JP2017085712A - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP2017085712A
JP2017085712A JP2015209318A JP2015209318A JP2017085712A JP 2017085712 A JP2017085712 A JP 2017085712A JP 2015209318 A JP2015209318 A JP 2015209318A JP 2015209318 A JP2015209318 A JP 2015209318A JP 2017085712 A JP2017085712 A JP 2017085712A
Authority
JP
Japan
Prior art keywords
semiconductor element
control circuit
region
upper arm
element group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015209318A
Other languages
Japanese (ja)
Other versions
JP6451591B2 (en
Inventor
裕介 村田
Yusuke Murata
裕介 村田
智貴 鈴木
Tomotaka Suzuki
智貴 鈴木
一範 渡邉
Kazunori Watanabe
一範 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015209318A priority Critical patent/JP6451591B2/en
Publication of JP2017085712A publication Critical patent/JP2017085712A/en
Application granted granted Critical
Publication of JP6451591B2 publication Critical patent/JP6451591B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a power converter capable of miniaturizing a control circuit board.SOLUTION: The power converter includes a plurality of semiconductor elements 20 and a control circuit board 3. On the control circuit board 3, a plurality of control circuits 4 for controlling switching operation of the semiconductor elements 20 are formed. The plurality of control circuits 4 are arranged in two rows. The control circuit board 3 is partitioned into a first region A1 and a second region A2 in which rows of the control circuit 4 are formed, respectively. The first region A1 and the second region A2 are adjacent to each other in the width direction (Y direction). A plurality of upper arm control circuits 4u are formed adjacent to each other in the arrangement direction (X direction) in each of the first region A1 and the second region A2. A plurality of lower arm control circuits 4d are formed adjacent to each other in the X direction.SELECTED DRAWING: Figure 1

Description

本発明は、複数の半導体素子と、該半導体素子の動作制御をする制御回路基板とを備える電力変換装置に関する。   The present invention relates to a power conversion device including a plurality of semiconductor elements and a control circuit board that controls the operation of the semiconductor elements.

直流電力と交流電力との間で電力変換を行う電力変換装置として、複数の半導体素子と、該半導体素子の動作制御をする制御回路基板とを備えるものが知られている(下記特許文献1参照)。制御回路基板には、制御端子を介して半導体素子に電気接続した、複数の制御回路が形成されている。個々の制御回路によって、個々の半導体素子のスイッチング動作を制御している。これにより、直流電源から供給される直流電力を交流電力に変換している。   2. Description of the Related Art As a power conversion device that performs power conversion between DC power and AC power, a device that includes a plurality of semiconductor elements and a control circuit board that controls the operation of the semiconductor elements is known (see Patent Document 1 below). ). The control circuit board is formed with a plurality of control circuits that are electrically connected to the semiconductor element via the control terminals. Switching operations of individual semiconductor elements are controlled by individual control circuits. Thereby, the DC power supplied from the DC power source is converted into AC power.

上記制御回路には、上アーム側の半導体素子に接続した上アーム制御回路と、下アーム側の半導体素子に接続した下アーム制御回路とがある。上記電力変換装置では、全ての上アーム制御回路を、所定方向(配列方向)に一列に配列している(図13参照)。同様に、全ての下アーム制御回路を上記配列方向に一列に配列している。上アーム制御回路と下アーム制御回路とは、制御回路基板の厚さ方向と配列方向との双方に直交する幅方向において、互いに隣り合っている。   The control circuit includes an upper arm control circuit connected to a semiconductor element on the upper arm side and a lower arm control circuit connected to a semiconductor element on the lower arm side. In the power converter, all upper arm control circuits are arranged in a line in a predetermined direction (arrangement direction) (see FIG. 13). Similarly, all the lower arm control circuits are arranged in a line in the arrangement direction. The upper arm control circuit and the lower arm control circuit are adjacent to each other in the width direction orthogonal to both the thickness direction and the arrangement direction of the control circuit board.

後述するように、上アーム半導体素子は、オンしたときに、制御端子の電位が数百V程度まで上昇することがある。そのため、上記配列方向に隣り合う2つの上アーム制御回路の間には、充分に長い絶縁距離を設ける必要がある。   As will be described later, when the upper arm semiconductor element is turned on, the potential of the control terminal may rise to about several hundred volts. Therefore, it is necessary to provide a sufficiently long insulation distance between the two upper arm control circuits adjacent in the arrangement direction.

また、上記下アーム半導体素子は、オンしたときに、制御端子の電位が十数V程度までしか上昇しない。そのため、配列方向に隣り合う2つの下アーム制御回路の間には、特に長い絶縁距離を設ける必要はなく、2つの下アーム制御回路は接近させることができる。   Further, when the lower arm semiconductor element is turned on, the potential of the control terminal rises only to about several tens of volts. Therefore, it is not necessary to provide a particularly long insulation distance between two lower arm control circuits adjacent in the arrangement direction, and the two lower arm control circuits can be brought close to each other.

特開2013−51747号公報JP 2013-51747 A

しかしながら、上記電力変換装置は、制御回路基板を小型化しにくいという問題がある。すなわち、上述したように、上記電力変換装置では、全ての上アーム制御回路を配列方向に一列に配列してある。また、配列方向に隣り合う2つの上アーム制御回路の間には、充分に長い絶縁距離を設ける必要がある。そのため、上記構成にすると、2つの上アーム制御回路間の絶縁距離が配列方向に累積してしまい、制御回路基板の配列方向長さが長くなってしまう。したがって、制御回路基板を小型化しにくい。   However, the power conversion device has a problem that it is difficult to reduce the size of the control circuit board. That is, as described above, in the power converter, all the upper arm control circuits are arranged in a line in the arrangement direction. Further, it is necessary to provide a sufficiently long insulation distance between two upper arm control circuits adjacent in the arrangement direction. Therefore, with the above configuration, the insulation distance between the two upper arm control circuits is accumulated in the arrangement direction, and the arrangement direction length of the control circuit board becomes long. Therefore, it is difficult to reduce the size of the control circuit board.

本発明は、かかる背景に鑑みてなされたものであり、制御回路基板を小型化できる電力変換装置を提供しようとするものである。   The present invention has been made in view of such a background, and an object of the present invention is to provide a power conversion device capable of downsizing a control circuit board.

本発明の一態様は、複数の半導体素子(20)と、
該半導体素子のスイッチング動作を制御する制御回路基板(3)とを備え、
該制御回路基板には、制御端子(22)を介して上記半導体素子に電気接続した複数の制御回路(4)が形成され、個々の該制御回路によって個々の上記半導体素子のスイッチング動作を制御しており、
上記複数の制御回路は少なくとも2列に配列しており、上記制御回路基板は、上記制御回路の列(41)がそれぞれ形成された第1領域(A1)と第2領域(A2)とに区画され、上記第1領域と上記第2領域とは、上記制御回路の配列方向と上記制御回路基板の厚さ方向との双方に直交する幅方向において互いに隣り合っており、
上記制御回路には、上アーム側の上記半導体素子に接続した上アーム制御回路(4u)と、下アーム側の上記半導体素子に接続した下アーム制御回路(4d)とがあり、上記第1領域と上記第2領域とのそれぞれに、複数の上記上アーム制御回路が上記配列方向に互いに隣り合うように形成されると共に、複数の上記下アーム制御回路が上記配列方向に互いに隣り合うように形成されている、電力変換装置(1)にある。
One embodiment of the present invention includes a plurality of semiconductor elements (20),
A control circuit board (3) for controlling the switching operation of the semiconductor element,
The control circuit board is formed with a plurality of control circuits (4) electrically connected to the semiconductor elements via control terminals (22), and the switching operations of the individual semiconductor elements are controlled by the individual control circuits. And
The plurality of control circuits are arranged in at least two rows, and the control circuit board is divided into a first region (A1) and a second region (A2) in which the control circuit row (41) is formed. The first region and the second region are adjacent to each other in the width direction orthogonal to both the arrangement direction of the control circuits and the thickness direction of the control circuit board,
The control circuit includes an upper arm control circuit (4u) connected to the semiconductor element on the upper arm side, and a lower arm control circuit (4d) connected to the semiconductor element on the lower arm side, and the first region And a plurality of upper arm control circuits are formed adjacent to each other in the arrangement direction, and a plurality of lower arm control circuits are formed adjacent to each other in the arrangement direction. Is in the power converter (1).

上記電力変換装置においては、上記第1領域と上記第2領域とのそれぞれに、複数の上アーム制御回路を配列方向に互いに隣り合うように形成してあると共に、複数の下アーム制御回路を配列方向に互いに隣り合うように形成してある。
そのため、制御回路基板を小型化できる。すなわち、上記構成にすると、上アーム制御回路が、第1領域と第2領域とに分けて配されるため、全ての上アーム制御回路が一列に配列しなくなる。そのため、2つの上アーム制御回路間の絶縁距離が配列方向に累積することを抑制できる。したがって、制御回路基板の配列方向長さを短くすることができ、制御回路基板を小型化できる。
In the power converter, a plurality of upper arm control circuits are formed adjacent to each other in the arrangement direction in each of the first region and the second region, and a plurality of lower arm control circuits are arranged. They are formed adjacent to each other in the direction.
Therefore, the control circuit board can be reduced in size. That is, with the above configuration, the upper arm control circuit is divided into the first region and the second region, so that all the upper arm control circuits are not arranged in a line. Therefore, it is possible to suppress the insulation distance between the two upper arm control circuits from accumulating in the arrangement direction. Therefore, the length of the control circuit board in the arrangement direction can be shortened, and the control circuit board can be downsized.

以上のごとく、上記態様によれば、制御回路基板を小型化できる電力変換装置を提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。
As mentioned above, according to the said aspect, the power converter device which can reduce a control circuit board in size can be provided.
In addition, the code | symbol in the parenthesis described in the means to solve a claim and a subject shows the correspondence with the specific means as described in embodiment mentioned later, and limits the technical scope of this invention. It is not a thing.

実施形態1における、電力変換装置の断面図であって、図3のI-I断面図。It is sectional drawing of the power converter device in Embodiment 1, Comprising: It is II sectional drawing of FIG. 実施形態1における、電力変換装置の断面図であって、図3のII-II断面図。It is sectional drawing of the power converter device in Embodiment 1, Comprising: II-II sectional drawing of FIG. 図1のIII-III断面図。III-III sectional drawing of FIG. 実施形態1における、電力変換装置の回路図。The circuit diagram of the power converter device in Embodiment 1. FIG. 実施形態1における、制御回路基板の概念図。FIG. 3 is a conceptual diagram of a control circuit board in the first embodiment. 実施形態1における、上アーム半導体素子間に高い電圧が加わる理由を説明するための図。FIG. 3 is a diagram for explaining the reason why a high voltage is applied between upper arm semiconductor elements in the first embodiment. 実施形態1における、電源回路の概念図。1 is a conceptual diagram of a power supply circuit in Embodiment 1. FIG. 実施形態2における、電力変換装置の断面図。Sectional drawing of the power converter device in Embodiment 2. FIG. 実施形態2における、電力変換装置の回路図。The circuit diagram of the power converter device in Embodiment 2. FIG. 実施形態3における、電力変換装置の断面図。Sectional drawing of the power converter device in Embodiment 3. FIG. 実施形態4における、電力変換装置の断面図。Sectional drawing of the power converter device in Embodiment 4. FIG. 実施形態5における、電力変換装置の断面図。Sectional drawing of the power converter device in Embodiment 5. FIG. 比較形態における、電力変換装置の断面図。Sectional drawing of the power converter device in a comparison form.

上記電力変換装置は、電気自動車やハイブリッド車に搭載するための、車載用電力変換装置とすることができる。   The said power converter device can be used as the vehicle-mounted power converter device mounted in an electric vehicle or a hybrid vehicle.

(実施形態1)
上記電力変換装置に係る実施形態について、図1〜図7を参照して説明する。図2、図3に示すごとく、本形態の電力変換装置1は、複数の半導体素子20と、該半導体素子20のスイッチング動作を制御する制御回路基板3とを備える。
図1に示すごとく、制御回路基板3には、制御端子22を介して半導体素子20に電気接続した複数の制御回路4が形成されている。個々の制御回路4によって個々の半導体素子20のスイッチング動作を制御している。
(Embodiment 1)
An embodiment according to the power conversion device will be described with reference to FIGS. As shown in FIGS. 2 and 3, the power conversion device 1 of this embodiment includes a plurality of semiconductor elements 20 and a control circuit board 3 that controls the switching operation of the semiconductor elements 20.
As shown in FIG. 1, a plurality of control circuits 4 that are electrically connected to the semiconductor element 20 via the control terminals 22 are formed on the control circuit board 3. Switching operations of the individual semiconductor elements 20 are controlled by the individual control circuits 4.

複数の制御回路4は2列に配列している。制御回路基板3は、制御回路4の列41がそれぞれ形成された第1領域A1と第2領域A2とに区画されている。第1領域A1と第2領域A2とは、制御回路4の配列方向(X方向)と制御回路基板3の厚さ方向(Z方向)との双方に直交する幅方向(Y方向)において互いに隣り合っている。   The plurality of control circuits 4 are arranged in two rows. The control circuit board 3 is partitioned into a first area A1 and a second area A2 in which the columns 41 of the control circuit 4 are respectively formed. The first region A1 and the second region A2 are adjacent to each other in the width direction (Y direction) orthogonal to both the arrangement direction (X direction) of the control circuits 4 and the thickness direction (Z direction) of the control circuit board 3. Matching.

制御回路4には、上アーム側の半導体素子20u(図4参照)に接続した上アーム制御回路4uと、下アーム側の半導体素子20dに接続した下アーム制御回路4dとがある。第1領域A1と第2領域A2とのそれぞれに、複数の上アーム制御回路4uをX方向に互いに隣り合うように形成してあると共に、複数の下アーム制御回路4dをX方向に互いに隣り合うように形成してある。   The control circuit 4 includes an upper arm control circuit 4u connected to the upper arm side semiconductor element 20u (see FIG. 4) and a lower arm control circuit 4d connected to the lower arm side semiconductor element 20d. A plurality of upper arm control circuits 4u are formed adjacent to each other in the X direction in each of the first region A1 and the second region A2, and a plurality of lower arm control circuits 4d are adjacent to each other in the X direction. It is formed as follows.

図2、図3に示すごとく、半導体素子20は、半導体モジュール2の本体部21に内蔵されている。この本体部21から上記制御端子22が突出し、制御回路4に接続している。また、図2に示すごとく、本形態では、半導体モジュール2と冷却管12とを積層して、積層体10を構成してある。積層体10の積層方向は、上記配列方向(X方向)と一致している。   As shown in FIGS. 2 and 3, the semiconductor element 20 is built in the main body 21 of the semiconductor module 2. The control terminal 22 protrudes from the main body 21 and is connected to the control circuit 4. Further, as shown in FIG. 2, in this embodiment, the stacked body 10 is configured by stacking the semiconductor module 2 and the cooling pipe 12. The stacking direction of the stacked body 10 coincides with the arrangement direction (X direction).

本形態の電力変換装置1は、電気自動車やハイブリッド車等の車両に搭載するための、車載用電力変換装置である。図4に示すごとく、本形態では、半導体素子20としてIGBT素子を用いている。個々の半導体素子20は、正側バスバー6p又は負側バスバー6nに電気接続している。また、電力変換装置1は、昇圧用のリアクトル72と、平滑用のコンデンサ71とを備える。   The power conversion device 1 of this embodiment is a vehicle-mounted power conversion device to be mounted on a vehicle such as an electric vehicle or a hybrid vehicle. As shown in FIG. 4, in this embodiment, an IGBT element is used as the semiconductor element 20. Each semiconductor element 20 is electrically connected to the positive bus bar 6p or the negative bus bar 6n. Further, the power conversion apparatus 1 includes a boosting reactor 72 and a smoothing capacitor 71.

図4に示すごとく、電力変換装置1は、第1半導体素子群5aと第2半導体素子群5bとを有する。第1半導体素子群5aは、複数の上アーム半導体素子20uと複数の下アーム半導体素子20dとからなり、第1交流負荷8aに接続している。第2半導体素子群5bは、複数の上アーム半導体素子20uと複数の下アーム半導体素子20dとからなり、第2交流負荷8bに接続している。これらの半導体素子群5a,5bは、それぞれインバータ回路101,102を構成している。   As shown in FIG. 4, the power conversion device 1 includes a first semiconductor element group 5a and a second semiconductor element group 5b. The first semiconductor element group 5a includes a plurality of upper arm semiconductor elements 20u and a plurality of lower arm semiconductor elements 20d, and is connected to the first AC load 8a. The second semiconductor element group 5b includes a plurality of upper arm semiconductor elements 20u and a plurality of lower arm semiconductor elements 20d, and is connected to the second AC load 8b. These semiconductor element groups 5a and 5b constitute inverter circuits 101 and 102, respectively.

また、図4に示すごとく、上アーム半導体素子20uと下アーム半導体20dとによって、昇圧回路103を構成する第3半導体素子群5cが形成されている。本形態では、第3半導体素子群5cに含まれる半導体素子20をスイッチング動作させることにより、直流電源81の電圧を昇圧している。また、昇圧後の直流電圧を、コンデンサ71によって平滑化している。そして、第1半導体素子群5a又は第2半導体素子群5bに含まれる半導体素子20をスイッチング動作させることにより、昇圧後の直流電力を交流電力に変換している。これにより、交流負荷8(三相交流モータ)を駆動し、上記車両を走行させている。   As shown in FIG. 4, the upper arm semiconductor element 20u and the lower arm semiconductor 20d form a third semiconductor element group 5c constituting the booster circuit 103. In this embodiment, the voltage of the DC power supply 81 is boosted by switching the semiconductor elements 20 included in the third semiconductor element group 5c. Further, the boosted DC voltage is smoothed by the capacitor 71. The boosted DC power is converted to AC power by switching the semiconductor elements 20 included in the first semiconductor element group 5a or the second semiconductor element group 5b. As a result, the AC load 8 (three-phase AC motor) is driven to drive the vehicle.

図3に示すごとく、半導体モジュール2は、上記本体部21から突出したパワー端子23を備える。パワー端子23には、正側バスバー6p(図4参照)に接続する正極端子23pと、負側バスバー6nに接続する負極端子23nと、交流負荷8に接続する交流端子23cとがある。   As shown in FIG. 3, the semiconductor module 2 includes a power terminal 23 protruding from the main body 21. The power terminal 23 includes a positive terminal 23p connected to the positive bus bar 6p (see FIG. 4), a negative terminal 23n connected to the negative bus bar 6n, and an AC terminal 23c connected to the AC load 8.

図2に示すごとく、積層体10はケース17内に配されている。X方向に隣り合う複数の冷却管12は、Y方向における両端にて、連結管16によって連結されている。また、複数の冷却管12のうち、X方向における一端に位置する端部冷却管12aには、冷媒15を導入するための導入管13と、冷媒15を導出するための導出管14とが形成されている。冷媒15を導入管13から導入すると、冷媒15は連結管16を通って全ての冷却管12内を流れ、導出管14から導出する。これにより、半導体モジュール2を冷却している。   As shown in FIG. 2, the laminated body 10 is disposed in the case 17. The plurality of cooling pipes 12 adjacent to each other in the X direction are connected by connecting pipes 16 at both ends in the Y direction. Further, among the plurality of cooling pipes 12, an end cooling pipe 12a positioned at one end in the X direction is formed with an introduction pipe 13 for introducing the refrigerant 15 and a lead-out pipe 14 for leading out the refrigerant 15. Has been. When the refrigerant 15 is introduced from the introduction pipe 13, the refrigerant 15 flows through all the cooling pipes 12 through the connecting pipe 16 and is led out from the outlet pipe 14. Thereby, the semiconductor module 2 is cooled.

また、積層体10とケース17の壁部170との間には、加圧部材18(板ばね)が配されている。この加圧部材18によって、積層体10をコンデンサ71に向けて加圧している。これにより、冷却管12と半導体モジュール2との接触圧を確保しつつ、積層体10をケース17内に固定している。   Further, a pressure member 18 (leaf spring) is disposed between the laminate 10 and the wall portion 170 of the case 17. The pressurizing member 18 presses the laminated body 10 toward the capacitor 71. Thereby, the laminated body 10 is fixed in the case 17 while ensuring a contact pressure between the cooling pipe 12 and the semiconductor module 2.

図1に示すごとく、制御回路基板3には、制御回路4に電力を供給するための電源回路31が形成されている。また、上述したように、制御回路4には、上アーム半導体素子20u(図2参照)に接続する上アーム制御回路4uと、下アーム半導体素子20dに接続する下アーム制御回路4dとがある。第1領域A1と第2領域A2とのそれぞれに、X方向に互いに隣り合う複数の上アーム制御回路4uと、X方向に互いに隣り合う複数の下アーム制御回路4dとが形成されている。   As shown in FIG. 1, a power supply circuit 31 for supplying power to the control circuit 4 is formed on the control circuit board 3. As described above, the control circuit 4 includes the upper arm control circuit 4u connected to the upper arm semiconductor element 20u (see FIG. 2) and the lower arm control circuit 4d connected to the lower arm semiconductor element 20d. A plurality of upper arm control circuits 4u adjacent to each other in the X direction and a plurality of lower arm control circuits 4d adjacent to each other in the X direction are formed in each of the first region A1 and the second region A2.

X方向に隣り合う2つの上アーム制御回路4uの間には、相対的に幅が広い絶縁領域(幅広絶縁領域48)が形成されている。上アーム制御回路4uと下アーム制御回路4dとの間にも、幅広絶縁領域48が形成されている。また、X方向に隣り合う2つの下アーム制御回路4dの間には、幅広絶縁領域48よりも幅が狭い絶縁領域(幅狭絶縁領域49)が形成されている。   A relatively wide insulating region (wide insulating region 48) is formed between two upper arm control circuits 4u adjacent in the X direction. A wide insulating region 48 is also formed between the upper arm control circuit 4u and the lower arm control circuit 4d. In addition, an insulating region (narrow insulating region 49) narrower than the wide insulating region 48 is formed between two lower arm control circuits 4d adjacent in the X direction.

上述したように、本形態では、複数の半導体素子20によって、第1半導体素子群5aと第2半導体素子群5bとを形成してある。図1に示すごとく、第1半導体素子群5aに接続した全ての上アーム制御回路4uaと、第2半導体素子群5bに接続した全ての下アーム制御回路4dbとが第1領域A1に形成されている。また、第1半導体素子群5aに接続した全ての下アーム制御回路4daと、第2半導体素子群5bに接続した全ての上アーム制御回路4ubとが第2領域A2に形成されている。 As described above, in this embodiment, the plurality of semiconductor elements 20 form the first semiconductor element group 5a and the second semiconductor element group 5b. As shown in FIG. 1, the arm control circuit 4u a on all connected to the first semiconductor element group 5a, all the lower arm control circuit 4d b connected to the second semiconductor element group 5b is formed in the first region A1 Has been. Also, all of the lower arm control circuit 4d a connected to the first semiconductor element group 5a, all the upper arm control circuit 4u b connected to the second semiconductor element group 5b are formed in the second region A2.

又、図1に示すごとく、制御回路基板3には、第1電源回路31aと第2電源回路31bとの2個の電源回路31が形成されている。これらの電源回路31a,31bは、第1領域A1と第2領域A2との間に形成されている。第1電源回路31aは、第1半導体素子群5a用の制御回路4ua,4daに電力を供給している。また、他方の電源回路31bは、第2半導体素子群5b用の制御回路4ub,4db、及び第3半導体素子群5c用の制御回路4uc,4dcに電力を供給している。 As shown in FIG. 1, the control circuit board 3 is formed with two power supply circuits 31 including a first power supply circuit 31a and a second power supply circuit 31b. These power supply circuits 31a and 31b are formed between the first region A1 and the second region A2. The first power supply circuit 31a, the control circuit 4u a for the first semiconductor element group 5a, and supplies power to 4d a. The other of the power supply circuit 31b, the control circuit 4u b for the second semiconductor element group 5b, 4d b, and the third control circuit 4u c for semiconductor element group 5c, and supplies power to 4d c.

図1に示すごとく、第1領域A1と第2領域A2との2つの領域Aのうち、一方の領域Aに、同一の電源回路31に接続した全ての上アーム制御回路4uが形成され、他方の領域Aに、上記同一の電源回路31に接続した全ての下アーム制御回路4uが形成されている。例えば、第1領域A1に、第1電源回路31aに接続した全ての上アーム制御回路4uaが形成され、第2領域A2に、第1電源回路31aに接続した全ての下アーム制御回路4daが形成されている。また、第1領域A1に、第2電源回路31bに接続した全ての下アーム制御回路4d,4dcが形成され、第2領域A2に、第2電源回路31bに接続した全ての上アーム制御回路4ub,4ucが形成されている。 As shown in FIG. 1, all upper arm control circuits 4 u connected to the same power supply circuit 31 are formed in one area A of the two areas A of the first area A <b> 1 and the second area A <b> 2. In the region A, all the lower arm control circuits 4u connected to the same power supply circuit 31 are formed. For example, the first region A1, all the upper arm control circuit 4u a connected to the first power supply circuit 31a is formed, the second region A2, all of the lower arm control circuit connected to the first power supply circuit 31a 4d a Is formed. Further, in the first area A1, the second power supply circuit 31b all the lower arm control circuit 4d connected to b, 4d c is formed, the second region A2, all of the upper arm control connected to the second power supply circuit 31b circuit 4u b, 4u c are formed.

次に、X方向に隣り合う2つの上アーム制御回路4u間に幅広絶縁領域48を形成する必要がある理由について説明する。図6に示すごとく、上アーム半導体素子20uと下アーム半導体素子20dとは直列に接続されている。また、2つの上アーム半導体素子20u,20uは隣り合っており、2つの下アーム半導体素子20d,20dは隣り合っている。 Next, the reason why it is necessary to form the wide insulating region 48 between two upper arm control circuits 4u adjacent in the X direction will be described. As shown in FIG. 6, the upper arm semiconductor element 20u and the lower arm semiconductor element 20d are connected in series. Further, two upper arm semiconductor devices 20u x, 20u y are adjacent, the two lower arm semiconductor element 20d x, 20d y are adjacent.

ここで、一方のレグ9xに含まれる上アーム半導体素子20uがオンになり、下アーム半導体素子20dがオフなると共に、他方のレグ9yに含まれる上アーム半導体素子20uがオフになり、下アーム半導体素子20dがオンになった状態を考える。半導体素子20のゲート端子22gは、エミッタ端子Eを基準にして、電圧が加えられる。すなわち、エミッタ端子Eに対して例えば十数V高い電圧を加えると、半導体素子20はオンになる。 Here, arm semiconductor devices 20u x on included in one leg 9x is turned on, the lower arm semiconductor element 20d x is turned off, the arm semiconductor devices 20u y on included in the other leg 9y off, Given the state in which the lower arm semiconductor element 20d y is turned on. A voltage is applied to the gate terminal 22g of the semiconductor element 20 with reference to the emitter terminal E. That is, when a voltage higher by, for example, several tens of volts is applied to the emitter terminal E, the semiconductor element 20 is turned on.

一方の上アーム半導体素子20uがオンになると、エミッタ端子Eは正側バスバー6pと略同じ電位になる。そのため、このエミッタ端子Eの電位は、例えば200V程度になる。したがって、一方の上アーム半導体素子20uのゲート端子22gの電位は、200Vにオン電圧(10数V)を加えた値になる。また、他方の上アーム半導体素子20uはオフしているため、他方の上アーム半導体素子20uのゲート端子22gの電位は殆ど0Vである。したがって、これらのゲート端子22g間に200V以上の電圧が発生することになる。したがって、上アーム半導体素子20のゲート端子22gに接続する制御回路4(上アーム制御回路4a)は、隣の上アーム制御回路4aと充分に絶縁する必要があり、幅広絶縁領域48を形成する必要が生じる。 When one of the upper arm semiconductor element 20u x is turned on, the emitter terminal E is substantially the same potential as the positive side bus bar 6p. Therefore, the potential of the emitter terminal E is, for example, about 200V. Therefore, the potential of the gate terminal 22g of one of the upper arm semiconductor element 20u x is a value obtained by adding the ON voltage (10 several V) to 200V. Further, the arm semiconductor devices 20u y above the other for off, the potential of the gate terminal 22g of the other upper arm semiconductor element 20u y is almost 0V. Therefore, a voltage of 200 V or more is generated between these gate terminals 22g. Therefore, the control circuit 4 (upper arm control circuit 4a) connected to the gate terminal 22g of the upper arm semiconductor element 20 needs to be sufficiently insulated from the adjacent upper arm control circuit 4a, and the wide insulating region 48 needs to be formed. Occurs.

また、他方の下アーム半導体素子20dyがオンすると、エミッタ端子Eは、負側バスバー6nと同じ電位、すなわちGND電位になる。そのため、下アーム半導体素子20dyのゲート端子22gの電位は、オン電圧、すなわち10数V程度しか上昇しない。また、隣の下アーム半導体素子20dxはオフしているため、この下アーム半導体素子20dxのゲート端子22gの電位は、殆ど0Vである。したがって、隣り合う下アーム半導体素子20のゲート端子22g間には、最大でも10数V程度しか電圧が加わらない。したがって、下アーム半導体素子20のゲート端子22gに接続する制御回路4(下アーム制御回路4d)は、隣の下アーム制御回路4dとの間に、幅狭絶縁領域49を設ければ足りる。 Further, when the other of the lower arm semiconductor element 20d y is turned on, the emitter terminal E is the same potential, that is, the GND potential and the negative side bus bar 6n. Therefore, the potential of the gate terminal 22g of the lower arm semiconductor element 20d y, ON voltage, i.e. only about 10 number V not rise. Further, since the adjacent lower arm semiconductor element 20d x is off, the potential of the gate terminal 22g of the lower arm semiconductor element 20d x is almost 0V. Therefore, a voltage of only about a few tens of volts is applied between the gate terminals 22g of the adjacent lower arm semiconductor elements 20 at the maximum. Therefore, it is sufficient that the control circuit 4 (lower arm control circuit 4d) connected to the gate terminal 22g of the lower arm semiconductor element 20 is provided with the narrow insulating region 49 between the adjacent lower arm control circuit 4d.

次に、制御回路基板3の構成について説明する。図5に示すごとく、制御回路基板3には、上述した制御回路4と電源回路31との他に、低電位回路400が形成されている。低電位回路400と制御回路4との間には、絶縁用のフォトカプラ32が設けられている。また、制御回路4は、ゲートIC43と、温度検出回路44と、プリドライブ回路45と、短絡保護回路46と、過電流保護回路47とを備える。   Next, the configuration of the control circuit board 3 will be described. As shown in FIG. 5, a low potential circuit 400 is formed on the control circuit board 3 in addition to the control circuit 4 and the power supply circuit 31 described above. An insulating photocoupler 32 is provided between the low potential circuit 400 and the control circuit 4. The control circuit 4 includes a gate IC 43, a temperature detection circuit 44, a predrive circuit 45, a short circuit protection circuit 46, and an overcurrent protection circuit 47.

ゲートIC43は、緊急時に半導体素子20を遮断するか否かの判断を行う。ECU91から送信された駆動信号は、フォトカプラ32を介してゲートIC43に入力され、その後、プリドライブ回路45に入力される。本形態では、プリドライブ回路45によって駆動電圧を増幅し、半導体素子20をスイッチング動作させている。また、短絡保護回路46及び過電流保護回路47は、半導体素子20のセンスエミッタSEに接続している。センスエミッタSEから、エミッタ電流Iの一部を取り出して、短絡保護回路46及び過電流保護回路47によって検出している。半導体素子20が短絡した場合、短絡保護回路46がプリドライブ回路45を遮断する。また、過電流保護回路47が過電流を検出した場合、ゲートIC43が、半導体素子20のスイッチング動作を停止させる。また、温度検出回路44は、半導体モジュール2内の感温ダイオード29に接続している。温度検出回路44によって、半導体モジュール2が過熱していると判断した場合も、ゲートIC43が、半導体素子20のスイッチング動作を停止させる。 The gate IC 43 determines whether or not to interrupt the semiconductor element 20 in an emergency. The drive signal transmitted from the ECU 91 is input to the gate IC 43 via the photocoupler 32 and then input to the predrive circuit 45. In this embodiment, the drive voltage is amplified by the pre-drive circuit 45 and the semiconductor element 20 is switched. Further, the short circuit protection circuit 46 and the overcurrent protection circuit 47 are connected to the sense emitter SE of the semiconductor element 20. A part of the emitter current IE is taken out from the sense emitter SE and detected by the short-circuit protection circuit 46 and the overcurrent protection circuit 47. When the semiconductor element 20 is short-circuited, the short-circuit protection circuit 46 interrupts the pre-drive circuit 45. When the overcurrent protection circuit 47 detects an overcurrent, the gate IC 43 stops the switching operation of the semiconductor element 20. The temperature detection circuit 44 is connected to the temperature sensitive diode 29 in the semiconductor module 2. Even when the temperature detection circuit 44 determines that the semiconductor module 2 is overheated, the gate IC 43 stops the switching operation of the semiconductor element 20.

過電流を検出した場合等には、ゲートIC43からフェール信号が発生し、このフェール信号が、フォトカプラ32及び保持回路401を介してECU91に送信される。また、温度検出回路44から発生した温度信号は、フォトカプラ32及び温度信号I/F回路402を介して、ECU91に送信される。   When an overcurrent is detected, a fail signal is generated from the gate IC 43, and this fail signal is transmitted to the ECU 91 via the photocoupler 32 and the holding circuit 401. The temperature signal generated from the temperature detection circuit 44 is transmitted to the ECU 91 via the photocoupler 32 and the temperature signal I / F circuit 402.

次に、電源回路31について説明する。図7に示すごとく、電源回路31は、トランス310と、スイッチング回路311と、整流回路312と、平滑コンデンサ313とを備える。スイッチング回路311は、トランス310の一次コイル318に接続している。トランス310は、複数の二次コイル319を備える。個々の二次コイル319には、整流回路312及び平滑コンデンサ313が接続している。上アーム制御回路4uに電力を供給する二次コイル319は、U,V,W相、及び昇圧回路ごとに分かれている。これは、上述したように上アーム半導体素子20uのゲート端子22g間には高い電圧が発生するため、充分に絶縁分離できるようにするためである。また、下アーム制御回路4dに電力を供給する二次コイル319は、U,V,W相、及び昇圧回路について共通化されている。下アーム半導体素子20dのゲート端子22g間には高い電圧が発生しないため、下アーム制御回路4d用の二次コイル319は共通化できる。   Next, the power supply circuit 31 will be described. As shown in FIG. 7, the power supply circuit 31 includes a transformer 310, a switching circuit 311, a rectifier circuit 312, and a smoothing capacitor 313. The switching circuit 311 is connected to the primary coil 318 of the transformer 310. The transformer 310 includes a plurality of secondary coils 319. A rectifier circuit 312 and a smoothing capacitor 313 are connected to each secondary coil 319. The secondary coil 319 that supplies power to the upper arm control circuit 4u is divided into U, V, W phase, and booster circuits. This is because, as described above, a high voltage is generated between the gate terminals 22g of the upper arm semiconductor element 20u, so that sufficient isolation can be achieved. The secondary coil 319 that supplies power to the lower arm control circuit 4d is shared by the U, V, W phase, and the booster circuit. Since a high voltage is not generated between the gate terminals 22g of the lower arm semiconductor element 20d, the secondary coil 319 for the lower arm control circuit 4d can be shared.

次に、本形態の作用効果について説明する。図1に示すごとく、本形態では、第1領域A1と第2領域A2とのそれぞれに、複数の上アーム制御回路4uをX方向に互いに隣り合うように形成してあると共に、複数の下アーム制御回路4dをX方向に互いに隣り合うように形成してある。
そのため、制御回路基板3を小型化できる。すなわち、上記構成にすると、上アーム制御回路4uが、第1領域A1と第2領域A2とに分けて配されるため、全ての上アーム制御回路4uが一列に配列しなくなる。そのため、2つの上アーム制御回路4u間の絶縁距離がX方向に累積することを抑制できる。したがって、制御回路基板3のX方向長さを短くすることができ、制御回路基板3を小型化できる。
Next, the effect of this form is demonstrated. As shown in FIG. 1, in this embodiment, a plurality of upper arm control circuits 4u are formed adjacent to each other in the X direction in each of the first region A1 and the second region A2, and a plurality of lower arms. The control circuits 4d are formed so as to be adjacent to each other in the X direction.
Therefore, the control circuit board 3 can be reduced in size. That is, with the above configuration, the upper arm control circuit 4u is divided into the first area A1 and the second area A2, so that all the upper arm control circuits 4u are not arranged in a line. Therefore, accumulation of the insulation distance between the two upper arm control circuits 4u in the X direction can be suppressed. Therefore, the length of the control circuit board 3 in the X direction can be shortened, and the control circuit board 3 can be downsized.

仮に、図13に示すごとく、2つの領域A(A1,A2)のうち一方の領域A(第1領域A1)に、全ての上アーム制御回路4uを形成したとすると、全ての上アーム制御回路4uが一列に配列してしまう。そのため、そのため、上アーム制御回路4u間の絶縁距離WがX方向に累積し、制御回路基板3のX方向長さが長くなりやすい。したがって、制御回路基板3が大型化しやすくなる。これに対して、図1に示すごとく、本形態の構成を採用すれば、上アーム制御回路4uが一列に配列しなくなる。そのため、2つの上アーム制御回路4u間の絶縁距離WがX方向に累積することを抑制でき、制御回路基板3のX方向長さを短くすることができる。   If all upper arm control circuits 4u are formed in one area A (first area A1) of the two areas A (A1, A2) as shown in FIG. 4u are arranged in a line. Therefore, the insulation distance W between the upper arm control circuits 4u accumulates in the X direction, and the length of the control circuit board 3 in the X direction tends to be long. Therefore, the control circuit board 3 is easily increased in size. On the other hand, as shown in FIG. 1, if the configuration of this embodiment is adopted, the upper arm control circuits 4u are not arranged in a line. Therefore, accumulation of the insulation distance W between the two upper arm control circuits 4u in the X direction can be suppressed, and the length of the control circuit board 3 in the X direction can be shortened.

また、本形態では、図2、図4に示すごとく、複数の半導体素子20によって、第1半導体素子群5aと第2半導体素子群5bとを構成している。そして、図1に示すごとく、第1半導体素子群5aに接続した全ての上アーム制御回路4uaと、第2半導体素子群5bに接続した全ての下アーム制御回路4dbとを第1領域A1に形成し、第1半導体素子群5aに接続した全ての下アーム制御回路4daと、第2半導体素子群5bに接続した全ての上アーム制御回路4ubとを第2領域A2に形成してある。
このようにすると、同一の半導体素子群5に接続する全ての上アーム制御回路4uをY方向における同じ側にまとめて形成しているため、これらの上アーム制御回路4uの配置レイアウトを簡素化できる。同様に、同一の半導体素子群5に接続する全ての下アーム制御回路4dをY方向における同じ側にまとめて形成しているため、これらの下アーム制御回路4dの配置レイアウトを簡素化できる。
Further, in this embodiment, as shown in FIGS. 2 and 4, the first semiconductor element group 5 a and the second semiconductor element group 5 b are constituted by a plurality of semiconductor elements 20. Then, as shown in FIG. 1, all the upper arm control circuit connected to the first semiconductor element group 5a 4u a and all of the lower arm control circuit connected to the second semiconductor element group 5b 4d b and the first area A1 to form, all the lower arm control circuit 4d a connected to the first semiconductor element group 5a, and a second all the upper arm control circuit connected to the semiconductor element groups 5b 4u b formed in the second region A2 is there.
In this way, since all the upper arm control circuits 4u connected to the same semiconductor element group 5 are collectively formed on the same side in the Y direction, the layout of these upper arm control circuits 4u can be simplified. . Similarly, since all the lower arm control circuits 4d connected to the same semiconductor element group 5 are collectively formed on the same side in the Y direction, the layout of these lower arm control circuits 4d can be simplified.

また、図1に示すごとく、本形態では、第1領域A1と第2領域A2との2つの領域Aのうち、一方の領域Aに、同一の電源回路31に接続した全ての上アーム制御回路4uを形成し、他方の領域Aに、上記同一の電源回路31に接続した全ての下アーム制御回路4dを形成してある。
そのため、制御回路基板3のレイアウトを簡素にすることができる。すなわち、上述しように、電源回路31に含まれるトランス310は、上アーム制御回路4uに接続する二次コイル319uを相ごとに分ける必要があり(図7参照)、下アーム制御回路4dに接続する二次コイル319dは共通化できる。そのため、同一の電源回路31に接続する全ての下アーム制御回路4dを、まとめて同じ領域Aに形成すれば、下アーム制御回路4dを、共通化された二次コイル319dに容易に接続することが可能になる。同様に、同一の電源回路31に接続する全ての上アーム制御回路4uを、まとめて同じ領域Aに形成すれば、個々の上アーム制御回路4uを、上アーム用の二次コイル319uに接続しやすい。
As shown in FIG. 1, in this embodiment, all upper arm control circuits connected to the same power supply circuit 31 in one area A of the two areas A of the first area A1 and the second area A2. 4u is formed, and all the lower arm control circuits 4d connected to the same power supply circuit 31 are formed in the other region A.
Therefore, the layout of the control circuit board 3 can be simplified. That is, as described above, the transformer 310 included in the power supply circuit 31 needs to divide the secondary coil 319u connected to the upper arm control circuit 4u for each phase (see FIG. 7), and is connected to the lower arm control circuit 4d. The secondary coil 319d can be shared. Therefore, if all the lower arm control circuits 4d connected to the same power supply circuit 31 are collectively formed in the same region A, the lower arm control circuit 4d can be easily connected to the common secondary coil 319d. Is possible. Similarly, if all the upper arm control circuits 4u connected to the same power supply circuit 31 are collectively formed in the same region A, each upper arm control circuit 4u is connected to the secondary coil 319u for the upper arm. Cheap.

以上のごとく、本形態によれば、制御回路基板を小型化できる電力変換装置を提供することができる。   As described above, according to this embodiment, it is possible to provide a power conversion device that can reduce the size of the control circuit board.

なお、本形態では、図3、図4に示すごとく、1個の半導体モジュール2に1個の半導体素子20を内蔵しているが、本発明はこれに限るものではなく、1個の半導体モジュール2に2個以上の半導体素子20を内蔵していてもよい。   In this embodiment, as shown in FIG. 3 and FIG. 4, one semiconductor element 20 is built in one semiconductor module 2, but the present invention is not limited to this, and one semiconductor module. 2 may incorporate two or more semiconductor elements 20.

(実施形態2)
以下の実施形態においては、図面に用いた符号のうち、実施形態1において用いた符号と同一のものは、特に示さない限り、実施形態1と同様の構成要素等を表す。
(Embodiment 2)
In the following embodiments, the same reference numerals used in the drawings among the reference numerals used in the drawings represent the same constituent elements as those in the first embodiment unless otherwise indicated.

本形態は、半導体素子20の数を変更した例である。図9に示すごとく、本形態では、実施形態1と同様に、第1半導体素子群5aと、第2半導体素子群5bと、第3半導体素子群5cとが形成されている。第1半導体素子群5aを構成する半導体素子20の総数(12個)は、第2半導体素子群5bを構成する半導体素子20の数(6個)と、第3半導体素子群5cを構成する半導体素子20の数(2個)との和(8個)よりも多い。   This embodiment is an example in which the number of semiconductor elements 20 is changed. As shown in FIG. 9, in this embodiment, as in the first embodiment, a first semiconductor element group 5a, a second semiconductor element group 5b, and a third semiconductor element group 5c are formed. The total number (12) of the semiconductor elements 20 constituting the first semiconductor element group 5a is equal to the number (6) of the semiconductor elements 20 constituting the second semiconductor element group 5b and the semiconductor constituting the third semiconductor element group 5c. More than the sum (8) of the number of elements 20 (2).

第1半導体素子群5aでは、2個の半導体素子20を互いに並列接続してある。これにより、交流負荷8aに多くの電流を流せるようにしている。   In the first semiconductor element group 5a, two semiconductor elements 20 are connected in parallel to each other. As a result, a large amount of current can flow through the AC load 8a.

図8に示すごとく、第1半導体素子群5a用の上アーム制御回路4uaは、X方向に隣り合う2列の制御端子22を介して、2個の上アーム半導体素子20uに接続している。 As shown in FIG. 8, the arm control circuit 4u a top for the first semiconductor element group 5a via the control terminal 22 of the two rows adjacent in the X direction, are connected to the two upper arms semiconductor element 20u .

本形態では、第1領域A1に、第1半導体素子群5aに接続する上アーム制御回路4uaを形成してある。また、第2領域A2に、第2半導体素子群5b及び第3半導体素子群5cに接続する上アーム制御回路4ub,4ucを形成してある。
このようにすると、制御回路基板3を小型化しやすい。すなわち、第1半導体素子群5a用の上アーム制御回路4uaのX方向長さL1は、他の上アーム制御回路4ub,4ucのX方向長さL2よりも長くなりやすい。したがって、仮に、第1領域A1に、第1半導体素子群5a用の上アーム制御回路4uaと、他の上アーム制御回路4ucとを形成したとすると、X方向長さが長くなりやすい第1半導体素子群5a用の上アーム制御回路4uaと、別の上アーム制御回路4ucを絶縁するための幅広絶縁領域48とが第1領域A1に形成されることになり、制御回路基板3のX方向長さが過度に長くなるおそれがある。これに対して、本形態のように、第1半導体素子群5a用の上アーム制御回路4uaを第1領域A1に形成し、他の上アーム制御回路4ub,4ucを第2領域A2に形成すれば、第1領域A1に形成される上アーム制御回路4uの数を減らすことができ、制御回路基板3のX方向長さを短くしやすくなる。
その他、実施形態1と同様の構成および作用効果を備える。
In this embodiment, the first region A1, is formed with arm control circuit 4u a top connected to the first semiconductor element group 5a. Further, in the second region A2, arm control circuit 4u b on connected to the second semiconductor element group 5b and the third semiconductor element group 5c, is formed with 4u c.
In this way, the control circuit board 3 can be easily downsized. That, X direction length L1 of the arm control circuit 4u a top for the first semiconductor element group 5a, the other upper arm control circuit 4u b, tends to be longer than the X-direction length L2 of the 4u c. Therefore, if, in the first region A1, and the arm control circuit 4u a top for the first semiconductor element group 5a, assuming that form an arm control circuit 4u c on the other, tends to be longer X direction length first 1 and the arm control circuit 4u a on the semiconductor element group 5a, will be a wide insulating region 48 for insulating the separate upper arm control circuit 4u c is formed in the first region A1, the control circuit board 3 There is a possibility that the length in the X direction becomes excessively long. In contrast, as in this embodiment, the arm control circuit 4u a top for the first semiconductor element group 5a formed in the first region A1, the arm control circuit on the other 4u b, the 4u c second region A2 In this case, the number of upper arm control circuits 4u formed in the first region A1 can be reduced, and the length of the control circuit board 3 in the X direction can be easily shortened.
In addition, the same configuration and operational effects as those of the first embodiment are provided.

(実施形態3)
本形態は、制御端子22が制御回路基板3に接続する位置を変更した例である。図10に示すごとく、本形態では、X方向に互いに隣り合う2つの半導体素子20を、Y方向において互いにずれた位置に形成してある。
このようにすると、X方向に隣り合う2個の半導体素子20にそれぞれ接続する制御端子22間の距離L3を長くすることができる。そのため、幅広絶縁領域48のX方向長さを短くしやすい。したがって、制御回路基板3のX方向長さを短くすることができ、制御回路基板3をより小型化できる。
その他、実施形態1と同様の構成および作用効果を備える。
(Embodiment 3)
In this embodiment, the position where the control terminal 22 is connected to the control circuit board 3 is changed. As shown in FIG. 10, in this embodiment, two semiconductor elements 20 adjacent to each other in the X direction are formed at positions shifted from each other in the Y direction.
In this way, the distance L3 between the control terminals 22 connected to the two semiconductor elements 20 adjacent to each other in the X direction can be increased. Therefore, it is easy to shorten the length of the wide insulating region 48 in the X direction. Therefore, the length of the control circuit board 3 in the X direction can be shortened, and the control circuit board 3 can be further downsized.
In addition, the same configuration and operational effects as those of the first embodiment are provided.

(実施形態4)
本形態は、上アーム制御回路4uの配置位置を変更した例である。図11に示すごとく、本形態では、第1半導体素子群5a及び第2半導体素子群5bに接続する上アーム制御回路4ua,4ubを、それぞれ第1領域A1に形成し、下アーム制御回路4da,4dbを、それぞれ第2領域A2に形成してある。また、第3半導体素子群5cに接続する上アーム制御回路4ucを第2領域A2に形成し、下アーム制御回路4dcを第1領域A1に形成してある。
その他、実施形態1と同様の構成および作用効果を備える。
(Embodiment 4)
In this embodiment, the arrangement position of the upper arm control circuit 4u is changed. As shown in FIG. 11, in this embodiment, the arm control circuit 4u a top connected to the first semiconductor element group 5a and the second semiconductor element group 5b, the 4u b, respectively formed in the first region A1, the lower arm control circuit 4d a, the 4d b, Aru each formed in the second region A2. Furthermore, the arm control circuit 4u c over to be connected to the third semiconductor element group 5c is formed in the second region A2, it is formed with the lower arm control circuit 4d c in the first region A1.
In addition, the same configuration and operational effects as those of the first embodiment are provided.

(実施形態5)
本形態は、制御回路4の配置位置を変更した例である。図12に示すごとく、本形態では、第1領域A1に、第2半導体素子群5b用の上アーム制御回路4ubと、第3半導体素子群5c用の下アーム制御回路4dcと、第1半導体素子群5a用の下アーム制御回路4daとを形成してある。また、第2領域A2に、第1半導体素子群5a用の上アーム制御回路4uaと、第3半導体素子群5c用の上アーム制御回路4ucと、第2半導体素子群5b用の下アーム制御回路4dbとを形成してある。
その他、実施形態1と同様の構成および作用効果を備える。
(Embodiment 5)
In this embodiment, the arrangement position of the control circuit 4 is changed. As shown in FIG. 12, in this embodiment, the first region A1, and the arm control circuit 4u b on for the second semiconductor element group 5b, and the lower arm control circuit 4d c for the third semiconductor element group 5c, first It is formed with the lower arm control circuit 4d a for semiconductor element group 5a. Further, in the second region A2, and the arm control circuit 4u a top for the first semiconductor element group 5a, the arm control circuit 4u c on for the third semiconductor element group 5c, the lower arm for the second semiconductor element group 5b It is formed with a control circuit 4d b.
In addition, the same configuration and operational effects as those of the first embodiment are provided.

1 電力変換装置
20 半導体素子
3 制御回路基板
4 制御回路
4u 上アーム制御回路
4d 下アーム制御回路
A1 第1領域
A2 第2領域
DESCRIPTION OF SYMBOLS 1 Power converter 20 Semiconductor element 3 Control circuit board 4 Control circuit 4u Upper arm control circuit 4d Lower arm control circuit A1 1st area | region A2 2nd area | region

Claims (5)

複数の半導体素子(20)と、
該半導体素子のスイッチング動作を制御する制御回路基板(3)とを備え、
該制御回路基板には、制御端子(22)を介して上記半導体素子に電気接続した複数の制御回路(4)が形成され、個々の該制御回路によって個々の上記半導体素子のスイッチング動作を制御しており、
上記複数の制御回路は少なくとも2列に配列しており、上記制御回路基板は、上記制御回路の列(41)がそれぞれ形成された第1領域(A1)と第2領域(A2)とに区画され、上記第1領域と上記第2領域とは、上記制御回路の配列方向と上記制御回路基板の厚さ方向との双方に直交する幅方向において互いに隣り合っており、
上記制御回路には、上アーム側の上記半導体素子に接続した上アーム制御回路(4u)と、下アーム側の上記半導体素子に接続した下アーム制御回路(4d)とがあり、上記第1領域と上記第2領域とのそれぞれに、複数の上記上アーム制御回路が上記配列方向に互いに隣り合うように形成されると共に、複数の上記下アーム制御回路が上記配列方向に互いに隣り合うように形成されている、電力変換装置(1)。
A plurality of semiconductor elements (20);
A control circuit board (3) for controlling the switching operation of the semiconductor element,
The control circuit board is formed with a plurality of control circuits (4) electrically connected to the semiconductor elements via control terminals (22), and the switching operations of the individual semiconductor elements are controlled by the individual control circuits. And
The plurality of control circuits are arranged in at least two rows, and the control circuit board is divided into a first region (A1) and a second region (A2) in which the control circuit row (41) is formed. The first region and the second region are adjacent to each other in the width direction orthogonal to both the arrangement direction of the control circuits and the thickness direction of the control circuit board,
The control circuit includes an upper arm control circuit (4u) connected to the semiconductor element on the upper arm side, and a lower arm control circuit (4d) connected to the semiconductor element on the lower arm side, and the first region And a plurality of upper arm control circuits are formed adjacent to each other in the arrangement direction, and a plurality of lower arm control circuits are formed adjacent to each other in the arrangement direction. A power conversion device (1).
複数の上記上アーム側の半導体素子及び複数の上記下アーム側の半導体素子からなると共に第1の交流負荷(8a)に接続された第1半導体素子群(5a)と、複数の上記上アーム側の半導体素子及び複数の上記下アーム側の半導体素子からなると共に第2の交流負荷(8b)に接続された第2半導体素子群(5b)とを有し、上記第1半導体素子群に接続した全ての上記上アーム制御回路と、上記第2半導体素子群に接続した全ての上記下アーム制御回路とが上記第1領域に形成され、上記第1半導体素子群に接続した全ての上記下アーム制御回路と、上記第2半導体素子群に接続した全ての上記上アーム制御回路とが上記第2領域に形成されている、請求項1に記載の電力変換装置。   A first semiconductor element group (5a) comprising a plurality of semiconductor elements on the upper arm side and a plurality of semiconductor elements on the lower arm side and connected to a first AC load (8a); and a plurality of the upper arm side And a second semiconductor element group (5b) connected to the second AC load (8b) and connected to the first semiconductor element group. All the upper arm control circuits and all the lower arm control circuits connected to the second semiconductor element group are formed in the first region, and all the lower arm controls connected to the first semiconductor element group are formed. The power conversion device according to claim 1, wherein a circuit and all the upper arm control circuits connected to the second semiconductor element group are formed in the second region. 上記上アーム側の半導体素子と上記下アーム側の半導体素子とからなり、昇圧回路(103)を構成する第3半導体素子群(5c)が形成され、上記第1半導体素子群を構成する上記半導体素子の数は、上記第2半導体素子群を構成する半導体素子の数と上記第3半導体素子群を構成する上記半導体素子の数との和よりも多く、上記第1領域に、上記第1半導体素子群に接続する上記上アーム制御回路が形成され、上記第2領域に、上記第2半導体素子群及び上記第3半導体素子群に接続する上記上アーム制御回路が形成されている、請求項2に記載の電力変換装置。   The third semiconductor element group (5c), which is composed of the upper arm side semiconductor element and the lower arm side semiconductor element and constitutes the booster circuit (103), is formed, and the semiconductor constitutes the first semiconductor element group. The number of elements is larger than the sum of the number of semiconductor elements constituting the second semiconductor element group and the number of semiconductor elements constituting the third semiconductor element group, and the first semiconductor includes the first semiconductor in the first region. The upper arm control circuit connected to an element group is formed, and the upper arm control circuit connected to the second semiconductor element group and the third semiconductor element group is formed in the second region. The power converter device described in 1. 上記第1領域と上記第2領域との2つの領域の間に、上記制御回路に電力を供給する電源回路(31)が複数個形成され、上記2つの領域のうち一方の領域に、同一の上記電源回路に接続した全ての上記上アーム制御回路が形成され、他方の上記領域に、上記同一の上記電源回路に接続した全ての上記下アーム制御回路が形成されている、請求項1〜請求項3のいずれか一項に記載の電力変換装置。   A plurality of power supply circuits (31) for supplying power to the control circuit are formed between the two regions, the first region and the second region, and the same region is formed in one of the two regions. All the upper arm control circuits connected to the power supply circuit are formed, and all the lower arm control circuits connected to the same power supply circuit are formed in the other region. Item 4. The power conversion device according to any one of Items 3 to 3. 上記配列方向に隣り合う2つの上記半導体素子を、上記幅方向において、互いにずれた位置に配置してある、請求項1〜請求項4のいずれか一項に記載の電力変換装置。   5. The power conversion device according to claim 1, wherein the two semiconductor elements adjacent to each other in the arrangement direction are arranged at positions shifted from each other in the width direction.
JP2015209318A 2015-10-23 2015-10-23 Power converter Active JP6451591B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015209318A JP6451591B2 (en) 2015-10-23 2015-10-23 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015209318A JP6451591B2 (en) 2015-10-23 2015-10-23 Power converter

Publications (2)

Publication Number Publication Date
JP2017085712A true JP2017085712A (en) 2017-05-18
JP6451591B2 JP6451591B2 (en) 2019-01-16

Family

ID=58712217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015209318A Active JP6451591B2 (en) 2015-10-23 2015-10-23 Power converter

Country Status (1)

Country Link
JP (1) JP6451591B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206932A (en) * 2009-03-03 2010-09-16 Fuji Electric Systems Co Ltd Motor drive unit and electric vehicle
JP2011155838A (en) * 2011-05-19 2011-08-11 Hitachi Automotive Systems Ltd Power converter
JP2012222847A (en) * 2011-04-04 2012-11-12 Denso Corp Electric power conversion system
US20150364984A1 (en) * 2014-06-12 2015-12-17 Denso Corporation Power supply apparatus for power converters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206932A (en) * 2009-03-03 2010-09-16 Fuji Electric Systems Co Ltd Motor drive unit and electric vehicle
JP2012222847A (en) * 2011-04-04 2012-11-12 Denso Corp Electric power conversion system
JP2011155838A (en) * 2011-05-19 2011-08-11 Hitachi Automotive Systems Ltd Power converter
US20150364984A1 (en) * 2014-06-12 2015-12-17 Denso Corporation Power supply apparatus for power converters

Also Published As

Publication number Publication date
JP6451591B2 (en) 2019-01-16

Similar Documents

Publication Publication Date Title
US9467086B2 (en) Vehicle-mounted motor driving control board
JP6291899B2 (en) Rotating electrical machine control device
JP2010200406A (en) Semiconductor switching device
JP2009130967A (en) Motor controller
JP5639978B2 (en) Automotive power conversion control device
US20170005570A1 (en) Power converter
US20150108844A1 (en) Hybrid energy storage system
JP2012050265A (en) Motor controller
CN107624217B (en) Power conversion device
US20140055888A1 (en) Power module and method of operating a power module
EP2843822B1 (en) Inverter with power cell of dual structure
KR102117719B1 (en) Power semiconductor circuit
JP6668937B2 (en) Inverter control board
JP5241421B2 (en) Power converter
JP3793700B2 (en) Power converter
JP2009213214A (en) Power drive power supply
US10164530B2 (en) Boost chopper circuit including switching device circuit and backflow prevention diode circuit
JP6451591B2 (en) Power converter
US11336188B2 (en) Power conversion circuit
JP2010283934A (en) Controller for three-phase ac motor
JP6432381B2 (en) Power converter
JPWO2017216914A1 (en) Power converter and power supply system
JP6440772B2 (en) Power converter
JP6838297B2 (en) Power converter
JP6499066B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181126

R151 Written notification of patent or utility model registration

Ref document number: 6451591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250