JP2017076743A - Silicon carbide semiconductor device manufacturing method - Google Patents
Silicon carbide semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2017076743A JP2017076743A JP2015204626A JP2015204626A JP2017076743A JP 2017076743 A JP2017076743 A JP 2017076743A JP 2015204626 A JP2015204626 A JP 2015204626A JP 2015204626 A JP2015204626 A JP 2015204626A JP 2017076743 A JP2017076743 A JP 2017076743A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- conductive film
- semiconductor device
- electrode
- carbide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本開示は、炭化珪素半導体装置の製造方法に関する。 The present disclosure relates to a method for manufacturing a silicon carbide semiconductor device.
特開2012−99598号公報(特許文献1)には、炭化珪素基板と電極とをレーザアニールによってオーミック接合させる工程を備える炭化珪素(SiC)半導体装置の製造方法が開示されている。 Japanese Patent Laying-Open No. 2012-99598 (Patent Document 1) discloses a method for manufacturing a silicon carbide (SiC) semiconductor device including a step of ohmic bonding a silicon carbide substrate and an electrode by laser annealing.
本開示の目的は、炭化珪素基板全体にわたって、炭化珪素基板と電極とを低い接触抵抗でオーミック接合させることができる炭化珪素半導体装置の製造方法を提供することである。 An object of the present disclosure is to provide a method for manufacturing a silicon carbide semiconductor device capable of ohmic bonding a silicon carbide substrate and an electrode with low contact resistance over the entire silicon carbide substrate.
本開示に係る炭化珪素半導体装置の製造方法は、第1の主面と第1の主面と反対側の第2の主面とを有する炭化珪素基板の第2の主面上に第1導電膜を形成する工程と、第1導電膜上に第2導電膜を形成する工程と、第1導電膜及び第2導電膜にレーザ光を照射することにより、炭化珪素基板とオーミック接合する第1電極を形成する工程とを備える。第1電極は、第1導電膜を構成する材料と第2導電膜を構成する材料とを含む。第2導電膜は、レーザ光の波長において、第1導電膜よりも低い反射率を有する。 A method for manufacturing a silicon carbide semiconductor device according to the present disclosure includes a first conductive surface formed on a second main surface of a silicon carbide substrate having a first main surface and a second main surface opposite to the first main surface. A step of forming a film, a step of forming a second conductive film on the first conductive film, and a first ohmic junction with the silicon carbide substrate by irradiating the first conductive film and the second conductive film with laser light. Forming an electrode. The first electrode includes a material constituting the first conductive film and a material constituting the second conductive film. The second conductive film has a lower reflectance than the first conductive film at the wavelength of the laser light.
本開示によれば、炭化珪素基板全体にわたって、炭化珪素基板と第1電極とを低い接触抵抗でオーミック接合させることができる炭化珪素半導体装置の製造方法を提供することができる。 According to the present disclosure, it is possible to provide a method for manufacturing a silicon carbide semiconductor device capable of ohmic bonding the silicon carbide substrate and the first electrode with low contact resistance over the entire silicon carbide substrate.
[本開示の実施の形態の概要]
(1)本開示に係る炭化珪素半導体装置1の製造方法は以下の工程を備えている。第1の主面11と第1の主面11と反対側の第2の主面12とを有する炭化珪素基板10の第2の主面12上に第1導電膜25を形成する。第1導電膜25上に第2導電膜27を形成する。第1導電膜25及び第2導電膜27にレーザ光52を照射することにより、炭化珪素基板10とオーミック接合する第1電極30を形成する。第1電極30は、第1導電膜25を構成する材料と第2導電膜27を構成する材料とを含む。第2導電膜27は、レーザ光52の波長において、第1導電膜25よりも低い反射率を有する。
[Outline of Embodiment of the Present Disclosure]
(1) The method for manufacturing the silicon
第2導電膜27は、レーザ光52の波長において、第1導電膜25よりも低い反射率を有する。そのため、レーザ光源51へ戻るレーザ光52の強度を減少させることができる。炭化珪素基板10と第1電極30とをオーミック接合するためにレーザ光52を炭化珪素基板10全体にわたって照射する間、レーザ光52の強度が低下することを抑制することができる。その結果、炭化珪素基板10全体にわたって、炭化珪素基板10と第1電極30とを低い接触抵抗でオーミック接合させることができる。
The second
(2)上記(1)に係る炭化珪素半導体装置1の製造方法において、第1電極30は、金、銀、銅、炭素、チタン、セリウム、亜鉛、インジウム、錫、酸素からなる群から選択される少なくとも1つの元素を含んでもよい。
(2) In the method for manufacturing silicon
(3)上記(1)または(2)に係る炭化珪素半導体装置1の製造方法において、第1導電膜25は、ニッケル、ニッケルシリサイドまたはチタンアルミニウムシリサイドのいずれかからなってもよい。そのため、炭化珪素基板10と第1電極30との間の接触抵抗を低減させることができる。
(3) In the method for manufacturing silicon
(4)上記(1)から(3)のいずれかに係る炭化珪素半導体装置1の製造方法において、第2導電膜27は、金、銀、銅、グラファイト、ダイアモンドライクカーボン、酸化チタン、酸化セリウム、酸化亜鉛、酸化インジウム錫からなる群から選択される少なくとも1つの材料を含んでもよい。
(4) In the method for manufacturing silicon
(5)上記(1)から(3)のいずれかに係る炭化珪素半導体装置1の製造方法において、第2導電膜27は、多層膜(28,29)であってもよい。そのため、レーザ光源51へ戻るレーザ光52の強度を減少させることができる。その結果、炭化珪素基板10全体にわたって、炭化珪素基板10と第1電極30とを低い接触抵抗でオーミック接合させることができる。
(5) In the method for manufacturing silicon
(6)上記(5)に係る炭化珪素半導体装置1の製造方法において、多層膜(28,29)は、酸化チタンからなる第1の層28と、酸化シリコンからなる第2の層29とを含んでもよい。
(6) In the method for manufacturing silicon
(7)上記(5)に係る炭化珪素半導体装置1の製造方法において、多層膜(28,29)は、酸化インジウム錫からなる第1の層28と、銀及びニッケルの少なくとも1つからなる第2の層29とを含んでもよい。
(7) In the method for manufacturing silicon
(8)上記(1)から(7)のいずれかに係る炭化珪素半導体装置1の製造方法において、第2導電膜27は、50nm以上150nm以下の厚さを有してもよい。第2導電膜27は、150nm以下の厚さを有するため、レーザ光52の強度が第2導電膜27によって大きく減衰することなく、レーザ光52が炭化珪素基板10と第1導電膜25との界面に達する。そのため、炭化珪素基板10全体にわたって、炭化珪素基板10と第1電極30とを低い接触抵抗でオーミック接合させることができる。
(8) In the method for manufacturing silicon
(9)上記(1)から(8)のいずれかに係る炭化珪素半導体装置1の製造方法において、第2導電膜27は、第1導電膜25よりも低い電気抵抗率を有してもよい。第1導電膜25を構成する材料と第2導電膜27を構成する材料とが混ざり合って、炭化珪素基板10とオーミック接合する第1電極30が形成される。第2導電膜27は第1導電膜25よりも低い電気抵抗率を有するため、炭化珪素基板10と第1電極30との接触抵抗を低下させすることができる。
(9) In the method for manufacturing silicon
(10)上記(1)から(9)のいずれかに係る炭化珪素半導体装置1の製造方法において、レーザ光52は、150nmから400nmの波長を有してもよい。レーザ光52は、炭化珪素基板10を構成する炭化珪素のバンドギャップエネルギー付近のエネルギーまたは炭化珪素のバンドギャップエネルギーより大きなエネルギーを有するため、短い時間で、第1導電膜25及び第2導電膜27をアニールして第1電極30を形成することができる。
(10) In the method for manufacturing silicon
(11)上記(1)から(10)のいずれかに係る炭化珪素半導体装置1の製造方法において、炭化珪素基板10上に第1導電膜25を形成する工程の前に、炭化珪素基板10の第2の主面12を研削する工程をさらに備えてもよい。炭化珪素基板10の第2の主面12側を研削して炭化珪素基板10を薄くすることにより、炭化珪素基板10の厚さ方向の電気抵抗を小さくすることができ、例えば、炭化珪素半導体装置1のオン抵抗を減少させることができる。
(11) In the method for manufacturing silicon
(12)上記(1)から(11)のいずれかに係る炭化珪素半導体装置1の製造方法において、第1電極30上に第2電極40を形成する工程をさらに備えてもよい。レーザ光52によって第1導電膜25及び第2導電膜27がアニールされるため、ランプアニールよりも短時間で第1導電膜25及び第2導電膜27がアニールされ得る。そのため、炭化珪素基板10から炭素原子が第1電極30の表面に析出することを抑制することができ、第1電極30の表面における炭素の濃度を低くすることができる。その結果、第1電極30の表面上に形成される第2電極40が、第1電極30と剥離しにくくなる。
(12) The method for manufacturing silicon
(13)上記(12)に係る炭化珪素半導体装置1の製造方法において、第2電極40は、チタン、ニッケル、白金、金からなる群から選択される少なくとも1つの材料を含んでもよい。
(13) In the method for manufacturing silicon
[実施の形態の詳細]
次に、図面を参照しながら、本開示の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
[Details of the embodiment]
Next, embodiments of the present disclosure will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
(実施の形態1)
図1及び図2に示されるように、実施の形態1の炭化珪素半導体装置1の製造方法は、第1導電膜25を形成する工程(S40)と、第2導電膜27を形成する工程(S50)と、第1電極30を形成する工程(S60)とを主に備える。本実施の形態の炭化珪素半導体装置1の製造方法は、炭化珪素基板10を準備する工程(S10)と、炭化珪素基板10の第2の主面12を研削する工程(S20)と、ダメージ層を除去する工程(S30)と、第2電極40を形成する工程(S70)と、炭化珪素基板10をダイシングする工程(S80)とをさらに備えてもよい。以下、縦型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)を例に、本実施の形態に係る炭化珪素半導体装置1及びその製造方法を説明する。
(Embodiment 1)
As shown in FIGS. 1 and 2, the method for manufacturing silicon
図2に示されるように、本実施の形態の炭化珪素半導体装置1はプレーナ構造を有する縦型MOSFETである。炭化珪素半導体装置1は、第1の主面11と第1の主面11の反対側の第2の主面12とを有する炭化珪素基板10を備えている。炭化珪素基板10は、炭化珪素層13とエピタキシャル層14とを含む。炭化珪素層13及びエピタキシャル層14は、例えば、n型の導電型を有する。
As shown in FIG. 2, silicon
エピタキシャル層14は、炭化珪素層13上にエピタキシャル成長された半導体層である。エピタキシャル層14は、ボディ領域15、n+領域16、コンタクト領域18のような不純物領域を有している。エピタキシャル層14上に、ゲート絶縁膜20、ソース電極21、ゲート電極22及び表面側パッド電極23が形成されている。
第2の主面12上に、第2の主面12とオーミック接合する第1電極30と、第1電極30上に形成されかつ裏面側パッド電極として機能する第2電極40とが形成されている。炭化珪素半導体装置1において、第1電極30及び第2電極40は、ドレイン電極として機能している。以下、第1電極30の形成方法を中心に、本実施の形態に係る炭化珪素半導体装置1の製造方法を説明する。
A
〔炭化珪素基板準備工程(S10)〕
図3に示されるように、本実施の形態に係る炭化珪素半導体装置1の製造方法は、炭化珪素基板10を準備する工程(S10)を備えてもよい。炭化珪素基板10は、炭化珪素ウエハであってもよい。炭化珪素基板10は、第1の主面11と第1の主面11の反対側の第2の主面12とを有する。第2の主面12は、後に第1電極30が形成される主面である。この工程では、第1の主面11側に、ボディ領域15、n+領域16、コンタクト領域18のような不純物領域、ソース電極21、ゲート電極22及び表面側パッド電極23のような電極、ゲート絶縁膜20等が形成されてもよい。
[Silicon Carbide Substrate Preparation Step (S10)]
As shown in FIG. 3, the method for manufacturing silicon
〔基板研削工程(S20)〕
本実施の形態に係る炭化珪素半導体装置1の製造方法は、炭化珪素基板10の第2の主面12を研削する工程(S20)を備えてもよい。炭化珪素基板10の第2の主面12を研削して炭化珪素基板10を薄くすることにより、炭化珪素基板10の厚さ方向の電気抵抗を小さくすることができ、例えば、炭化珪素半導体装置1のオン抵抗を減少させることができる。グラインダのような研削装置を用いて、炭化珪素基板10の第2の主面12を研削してもよい。
[Substrate grinding step (S20)]
The method for manufacturing silicon
〔ダメージ層除去工程(S30)〕
第2の主面12を研削すると、第2の主面12から一定の深さにわたって結晶構造が変質したダメージ層(「加工変質層」ともいう。)が生成され得る。このダメージ層は、炭化珪素基板10を構成する炭化珪素と異なる物性を有し、炭化珪素基板10を構成する炭化珪素よりも第1電極30とオーミック接合し難い層である。本実施の形態に係る炭化珪素半導体装置1の製造方法は、ダメージ層を除去する工程(S30)を備えてもよい。ダメージ層は、例えば、反応性イオンエッチング(RIE)等のドライエッチングによって除去され得る。
[Damage layer removal step (S30)]
When the second
〔第1導電膜形成工程(S40)〕
図4に示されるように、本実施の形態に係る炭化珪素半導体装置1の製造方法は、第2の主面12上に第1導電膜25を形成する工程を備える。第1導電膜25は、例えば、スパッタリング法あるいは真空蒸着法等により形成され得る。第1導電膜25は、50nm以上150nm以下の厚さを有してもよい。
[First conductive film forming step (S40)]
As shown in FIG. 4, the method for manufacturing silicon
第1導電膜25を構成する元素として、例えば、ニッケル(Ni)、チタン(Ti)、タングステン(W)及びモリブデン(Mo)等を例示することができる。第1導電膜25は、ニッケル(Ni)、ニッケルシリサイド(NiSi)またはチタンアルミニウムシリサイド(TiAlSi)のいずれかからなってもよい。第1導電膜25がニッケルを含むと、第1導電膜25の電気抵抗を低減させることができる。第1導電膜25は、単一の元素から構成されていてもよいし、複数の元素から構成されていてもよい。第1導電膜25は、例えば、ニッケル(Ni)及び珪素(Si)から構成されてもよい。第1導電膜25が珪素を含むことにより、炭化珪素基板10から炭素原子が拡散することが抑制され、炭化珪素基板10と第1電極30との間の接触抵抗を低減させることができる。第1導電膜25において、ニッケル(Ni)及び珪素(Si)は混合物の状態でもよいし、ニッケルシリサイド(NiSi)のような金属間化合物を形成していてもよい。なお、第1導電膜25は、第1導電膜25を形成する際に不可避的に混入する不純物を含んでもよい。
Examples of elements constituting the first
〔第2導電膜形成工程(S50)〕
図5に示されるように、本実施の形態に係る炭化珪素半導体装置1の製造方法は、第1導電膜25上に第2導電膜27を形成する工程(S50)を備える。第2導電膜27は、例えば、スパッタリング法あるいは真空蒸着法等により形成されてもよい。第2導電膜27は、第1電極30を形成するために照射されるレーザ光52(図6参照)の波長において、第1導電膜25よりも低い反射率を有する。第2導電膜27は、レーザ光52の波長において、40%以下、好ましくは30%以下、さらに好ましくは20%以下の反射率を有してもよい。本明細書においてある膜の反射率は、この膜に垂直に入射する光の強度に対する、この膜に垂直に反射される光の強度の比として定義される。第2導電膜27は、金、銀、銅、グラファイト、ダイアモンドライクカーボン(DLC)、酸化チタン、酸化セリウム、酸化亜鉛、酸化インジウム錫(ITO)からなる群から選択される少なくとも1つの材料を含んでもよい。なお、第2導電膜27は、第2導電膜27を形成する際に不可避的に混入する不純物を含んでもよい。
[Second conductive film forming step (S50)]
As shown in FIG. 5, the method for manufacturing silicon
第2導電膜27は、50nm以上の厚さを有してもよい。第2導電膜27は、150nm以下の厚さを有してもよい。第2導電膜27は150nm以下の厚さを有するため、レーザ光52の強度が第2導電膜27によって大きく減衰されることなく、レーザ光52が炭化珪素基板10と第1導電膜25との界面に達する。そのため、炭化珪素基板10と第1電極30とを低い接触抵抗でオーミック接合させることができる。
The second
第2導電膜27は、第1導電膜25よりも低い電気抵抗率を有してもよい。第1電極形成工程(S60)において記載されているように、第1導電膜25を構成する材料と第2導電膜27を構成する材料とが混ざり合って、炭化珪素基板10とオーミック接合する第1電極30が形成される。第2導電膜27は第1導電膜25よりも低い電気抵抗率を有するため、炭化珪素基板10と第1電極30との接触抵抗を低下させることができる。
The second
〔第1電極形成工程(S60)〕
図6に示されるように、本実施の形態に係る炭化珪素半導体装置1の製造方法は、第1電極30を形成する工程(S60)を備える。第1電極30を形成する工程(S60)では、レーザ照射光学系50に含まれるレーザ光源51から放射されたレーザ光52を、炭化珪素基板10の第2の主面12上の第1導電膜25及び第2導電膜27に照射することにより、第1導電膜25及び第2導電膜27がアニールされる。このレーザアニールによって、第1導電膜25を構成する材料と第2導電膜27を構成する材料とが混ざり合って、炭化珪素基板10とオーミック接合する第1電極30が形成される。第1電極30は、第1導電膜25を構成する材料と第2導電膜27を構成する材料とを含む合金であってもよい。第1電極30は、例えば、金、銀、銅、炭素、チタン、セリウム、亜鉛、インジウム、錫、酸素からなる群から選択される少なくとも1つの元素を含んでもよい。第1電極30に含まれる元素の種類は、例えば、エネルギー分散型X線分析法(EDX)、二次イオン質量分析法(SIMS)等によって測定することができる。なお、第1電極30は、第1電極30を形成する際に不可避的に混入する不純物を含んでもよい。
[First electrode forming step (S60)]
As shown in FIG. 6, the method for manufacturing silicon
第2導電膜27は、レーザ光52の波長において、第1導電膜25よりも低い反射率を有する。レーザ光源51へ戻るレーザ光52の強度を減少させることができる。そのため、炭化珪素基板10と第1電極30とをオーミック接合するためにレーザ光52を炭化珪素基板10全体にわたって照射する間、レーザ光52の強度が低下することを抑制することができる。その結果、炭化珪素基板10全体にわたって、炭化珪素基板10と第1電極30とを低い接触抵抗でオーミック接合させることができる。また、レーザ光源51を含むレーザ照射光学系50に、光アイソレータのような光学素子を追加することなく、レーザ光源51へ戻るレーザ光52の強度を減少させることができる。本実施の形態に係る炭化珪素半導体装置1の製造方法によれば、コンパクトなレーザ照射光学系50を用いて、炭化珪素基板10全体にわたって、炭化珪素基板10と第1電極30とを低い接触抵抗でオーミック接合させることができる。
The second
レーザ光52は、150nmから400nmの波長を有してもよい。レーザ光52は、炭化珪素基板10を構成する炭化珪素のバンドギャップエネルギー付近のエネルギーまたは炭化珪素のバンドギャップエネルギーより大きなエネルギーを有するため、短い時間で、第1導電膜25及び第2導電膜27をアニールして第1電極30を形成することができる。レーザ光52は、好ましくは、炭化珪素基板10を構成する炭化珪素のバンドギャップエネルギーに対応する波長である380nm以下の波長を有する。レーザ光52が炭化珪素基板10に吸収されることにより、炭化珪素基板10の温度を上昇させることができる。そのため、さらに短い時間で、第1導電膜25及び第2導電膜27をアニールして第1電極30を形成することができる。レーザ光52として、例えば、YAGレーザまたはYVO4レーザの第3高調波である波長355nmのレーザ光を用いてもよい。
The
レーザ光52は、好ましくは、10ナノ秒以上10マイクロ秒以下、より好ましくは50ナノ秒以上1マイクロ秒以下のパルス幅を有する。これにより、実用的なパルス幅を有するレーザ光源51を用いつつ、短い時間で第1導電膜25及び第2導電膜27をアニールして第1電極30を形成することができる。レーザ光52は、好ましくは1.5J/cm2以上2.4J/cm2以下の出力密度を有してもよい。これにより、第1導電膜25及び第2導電膜27をアニールすることができるとともに、レーザ光52が炭化珪素基板10にダメージを与えることを防止することができる。
The
レーザ照射光学系50は、反射鏡55と、レンズ56とをさらに含んでもよい。反射鏡55は、ガルバノミラーのような走査ミラーであってもよい。走査ミラーである反射鏡55を用いて、レーザ光52を炭化珪素基板10全体にわたって照射してもよい。レンズ56は、レーザ光52を集光してもよく、レンズ56によって集光されたレーザ光52が第1導電膜25及び第2導電膜27に照射されてもよい。レーザ光52を照射する際の雰囲気は、不活性ガス(例えば、アルゴン)雰囲気が好ましい。
The laser irradiation
〔第2電極形成工程(S70)〕
図7に示されるように、本実施の形態に係る炭化珪素半導体装置1の製造方法は、第1電極30上に、第2電極40を形成する工程(S70)を備えてもよい。第2電極40は、裏面側パッド電極として機能してもよい。第2電極40は、例えば、スパッタリング法、真空蒸着法等により形成されてもよい。第2電極40は、例えば300〜900nmの厚さを有してもよい。
[Second Electrode Formation Step (S70)]
As shown in FIG. 7, the method for manufacturing silicon
第2電極40は、チタン(Ti)、ニッケル(Ni)、白金(Pt)、金(Au)からなる群から選択される少なくとも1つの材料を含んでもよい。第2電極40は、単一の元素から構成されてもよいし、複数の元素から構成されてもよい。第2電極40は、複数の層を含んでもよい。第2電極40は、例えば、第1電極30上のTi層と、Ti層上のNi層と、Ni層上のAu層とを含んでもよい。このような積層構造を採用することにより、第2電極40の電気抵抗を減少させることができる。各層の厚さは特に制限されないが、例えば、100〜300nm程度である。なお、第2電極40は、第2電極40を形成する際に不可避的に混入する不純物を含んでもよい。
The
レーザ光52によって第1導電膜25及び第2導電膜27がアニールされるため、ランプアニールよりも短時間で第1導電膜25及び第2導電膜27がアニールされ得る。そのため、炭化珪素基板10から炭素原子が第1電極30の表面に析出することを抑制することができ、第1電極30の表面における炭素の濃度を低くすることができる。その結果、第1電極30の表面上に形成される第2電極40が、第1電極30と剥離しにくくなる。
Since the first
〔ダイシング工程(S80)〕
本実施の形態に係る炭化珪素半導体装置1の製造方法は、炭化珪素基板10をダイシングする工程(S80)を備えてもよい。炭化珪素基板10の厚さ方向に炭化珪素基板10をダンシングすることによって、複数の炭化珪素半導体装置1が一括して製造され得る。
[Dicing process (S80)]
The method for manufacturing silicon
(実施の形態2)
実施の形態2に係る炭化珪素半導体装置1の製造方法について説明する。本実施の形態の炭化珪素半導体装置1の製造方法は、基本的には、図1から図7に示す実施の形態1の炭化珪素半導体装置1の製造方法と同様の工程を備えるが、主に以下の点で異なる。実施の形態1に係る炭化珪素半導体装置1の製造方法では、第1導電膜25上に、単一の層からなる第2導電膜27が形成されていた。これに対し、本実施の形態に係る炭化珪素半導体装置1の製造方法では、第2導電膜27は、多層膜(28,29)であってもよい。本実施の形態に係る炭化珪素半導体装置1の製造方法は、第1導電膜25上に、多層膜(28,29)である第2導電膜27を形成する工程(S50)を備えてもよい。多層膜(28,29)である第2導電膜27は、レーザ光52に対して反射防止膜として機能してもよい。
(Embodiment 2)
A method for manufacturing silicon
図1、図3、図4及び図6から図8を参照して、本実施の形態の炭化珪素半導体装置1の製造方法の一例について以下説明する。
An example of a method for manufacturing silicon
図3及び図4に示す工程によって、第2の主面12上に第1導電膜25を形成する。
図8に示されるように、第1導電膜25上に、多層膜(28,29)である第2導電膜27を形成する。第2導電膜27は、第1の層28と第2の層29とを含んでもよい。第1の層28及び第2の層29の少なくとも1つは、導電性を有する層である。第1の層28は、例えば、酸化チタン層であり、第2の層29は、例えば、酸化珪素層であってもよい。酸化チタン層である第1の層28は、例えば、85nmの厚さを有してもよい。酸化珪素層である第2の層29は、60nmの厚さを有してもよい。第1の層28は、例えば、酸化インジウム錫(ITO)層であり、第2の層29は、例えば、銀及びニッケルの少なくとも1つからなる層であってもよい。図8では、第2の層29は第1の層28上に形成されているが、第1の層28は第2の層29上に形成されてもよい。第1の層28が導電性を有する層であり、第2の層29が導電性を有しない層であってもよい。第1の層28は第2の層29よりも厚くてもよい。第1の層28が第2の層29よりも厚いため、導電性を有する層の体積を導電性を有しない層の体積よりも大きくすることができる。そのため、第1電極30と炭化珪素基板10との接触抵抗を小さくすることができる。第2導電膜27は、3層以上の層を含んでもよい。第2導電膜27は、互いに異なる材料または組成を有する3層以上の層を含んでもよい。第2導電膜27は、ITO/Ag/Ni層であってもよいし、ITO/Ni/Ag層であってもよいし、ITO/Ni/Ag/Ni層であってもよい。
The first
As shown in FIG. 8, a second
図6に示されるように、本実施の形態に係る炭化珪素半導体装置1の製造方法は、第1電極30を形成する工程(S60)を備える。第1電極30を形成する工程(S60)では、レーザ光源51から放射されたレーザ光52を、炭化珪素基板10の第2の主面12上の第1導電膜25と多層膜(28,29)である第2導電膜27とに照射することにより、第1導電膜25と多層膜(28,29)である第2導電膜27とがアニールされる。このレーザアニールによって、第1導電膜25を構成する材料と、第1の層28を構成する材料と、第2の層29を構成する材料とが混ざり合って、炭化珪素基板10とオーミック接合する第1電極30が形成される。第1電極30は、第1導電膜25を構成する材料と、第1の層28を構成する材料と、第2の層29を構成する材料とを含む合金であってもよい。第1電極30は、例えば、銀、チタン、インジウム、錫、酸素からなる群から選択される少なくとも1つの元素を含んでもよい。
As shown in FIG. 6, the method for manufacturing silicon
続いて、図7に示されるように、本実施の形態に係る炭化珪素半導体装置1の製造方法は、第1電極30上に、第2電極40を形成する工程(S70)を備えてもよい。本実施の形態に係る炭化珪素半導体装置1の製造方法は、炭化珪素基板10をダイシングする工程(S80)をさらに備えてもよい。
Subsequently, as shown in FIG. 7, the method for manufacturing silicon
多層膜(28,29)である第2導電膜27は、レーザ光52の波長において、第1導電膜25よりも低い反射率を有する。そのため、レーザ光源51へ戻るレーザ光52の強度を減少させることができる。炭化珪素基板10と第1電極30とをオーミック接合するためにレーザ光52を炭化珪素基板10全体にわたって照射する間、レーザ光52の強度が低下することを抑制することができる。その結果、炭化珪素基板10全体にわたって、炭化珪素基板10と第1電極30とを低い接触抵抗でオーミック接合させることができる。また、レーザ光源51を含むレーザ照射光学系50に、光アイソレータのような光学素子を追加することなく、レーザ光源51へ戻るレーザ光52の強度を減少させることができる。本実施の形態に係る炭化珪素半導体装置1の製造方法によれば、コンパクトなレーザ照射光学系50を用いて、炭化珪素基板10全体にわたって、炭化珪素基板10と第1電極30とを低い接触抵抗でオーミック接合させることができる。
The second
実施の形態1及び2の炭化珪素半導体装置1はMOSFETに限定されず、例えば、絶縁ゲートバイポーラトランジスタ(IGBT)、ショットキーバリアダイオード(SBD)等の炭化珪素半導体装置に広く適用され得る。また炭化珪素半導体装置1はプレーナ構造のみならず、トレンチ構造を有するものであってもよい。
Silicon
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 炭化珪素半導体装置
10 炭化珪素基板
11 第1の主面
12 第2の主面
13 炭化珪素層
14 エピタキシャル層
15 ボディ領域
16 n+領域
18 コンタクト領域
20 ゲート絶縁膜
21 ソース電極
22 ゲート電極
23 表面側パッド電極
25 第1導電膜
27 第2導電膜
28 第1の層
29 第2の層
30 第1電極
40 第2電極
50 レーザ照射光学系
51 レーザ光源
52 レーザ光
55 反射鏡
56 レンズ
DESCRIPTION OF
Claims (13)
前記第1導電膜上に第2導電膜を形成する工程と、
前記第1導電膜及び前記第2導電膜にレーザ光を照射することにより、前記炭化珪素基板とオーミック接合する第1電極を形成する工程とを備え、
前記第1電極は、前記第1導電膜を構成する材料と前記第2導電膜を構成する材料とを含み、
前記第2導電膜は、前記レーザ光の波長において、前記第1導電膜よりも低い反射率を有する、炭化珪素半導体装置の製造方法。 Forming a first conductive film on the second main surface of the silicon carbide substrate having a first main surface and a second main surface opposite to the first main surface;
Forming a second conductive film on the first conductive film;
Irradiating the first conductive film and the second conductive film with laser light to form a first electrode that is in ohmic contact with the silicon carbide substrate,
The first electrode includes a material constituting the first conductive film and a material constituting the second conductive film,
The method for manufacturing a silicon carbide semiconductor device, wherein the second conductive film has a lower reflectance than the first conductive film at a wavelength of the laser light.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015204626A JP6459894B2 (en) | 2015-10-16 | 2015-10-16 | Method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015204626A JP6459894B2 (en) | 2015-10-16 | 2015-10-16 | Method for manufacturing silicon carbide semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017076743A true JP2017076743A (en) | 2017-04-20 |
JP6459894B2 JP6459894B2 (en) | 2019-01-30 |
Family
ID=58551553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015204626A Expired - Fee Related JP6459894B2 (en) | 2015-10-16 | 2015-10-16 | Method for manufacturing silicon carbide semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6459894B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069798A (en) * | 2010-09-24 | 2012-04-05 | Toyota Motor Corp | Method of manufacturing semiconductor device |
JP2014116365A (en) * | 2012-12-06 | 2014-06-26 | Mitsubishi Electric Corp | Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device |
-
2015
- 2015-10-16 JP JP2015204626A patent/JP6459894B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069798A (en) * | 2010-09-24 | 2012-04-05 | Toyota Motor Corp | Method of manufacturing semiconductor device |
JP2014116365A (en) * | 2012-12-06 | 2014-06-26 | Mitsubishi Electric Corp | Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP6459894B2 (en) | 2019-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10361274B2 (en) | Silicon carbide semiconductor device having metal silicide surrounds a peripheral of metal carbide | |
JP5436231B2 (en) | Semiconductor element manufacturing method, semiconductor element, and semiconductor device | |
JP6616691B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2013211503A (en) | Sic semiconductor device | |
JP2014053393A (en) | Wide gap semiconductor device and method for manufacturing the same | |
WO2015025625A1 (en) | Silicon carbide semiconductor device and manufacturing method for same | |
JP5962475B2 (en) | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
KR102549581B1 (en) | Method for manufacturing light emitting element | |
JP2014078660A (en) | Wide gap semiconductor device and method for manufacturing the same | |
JP2014063948A (en) | Silicon carbide semiconductor device manufacturing method | |
JP2018170305A (en) | Semiconductor device | |
US9842738B2 (en) | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
JP5802333B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6459894B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2014241345A (en) | Method of manufacturing silicon carbide semiconductor device | |
CN106575610B (en) | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
JP2021064672A (en) | Silicon carbide semiconductor device and manufacturing method of the same | |
US9887086B2 (en) | Method for manufacturing a wide bandgap junction barrier schottky diode | |
JP2018174164A (en) | Method of manufacturing light-emitting element | |
JP2017224694A (en) | Sic semiconductor device and manufacturing method therefor | |
JP6034694B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6013817B2 (en) | Junction Barrier Schottky Diode Manufacturing Method | |
JP2015002315A (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
JP2022102445A (en) | Silicon carbide semiconductor wafer and manufacturing method of silicon carbide semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6459894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |