JP2017069424A - Crystalline semiconductor film and semiconductor device - Google Patents
Crystalline semiconductor film and semiconductor device Download PDFInfo
- Publication number
- JP2017069424A JP2017069424A JP2015194330A JP2015194330A JP2017069424A JP 2017069424 A JP2017069424 A JP 2017069424A JP 2015194330 A JP2015194330 A JP 2015194330A JP 2015194330 A JP2015194330 A JP 2015194330A JP 2017069424 A JP2017069424 A JP 2017069424A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- plane
- crystalline semiconductor
- angle
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、半導体装置に有用な結晶性半導体膜、および前記結晶性半導体膜を用いた半導体装置に関する。 The present invention relates to a crystalline semiconductor film useful for a semiconductor device and a semiconductor device using the crystalline semiconductor film.
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。 A semiconductor device using gallium oxide (Ga 2 O 3 ) having a large band gap has been attracting attention as a next-generation switching element that can achieve high breakdown voltage, low loss, and high heat resistance. Application is expected. Moreover, application as a light emitting / receiving device such as an LED or a sensor is also expected from a wide band gap. According to Non-Patent Document 1, the gallium oxide can control the band gap by mixing crystals of indium and aluminum, respectively, or in combination, and constitutes an extremely attractive material system as an InAlGaO-based semiconductor. . Here, the InAlGaO-based semiconductor means In X Al Y Ga Ga Z O 3 (0 ≦ X ≦ 2, 0 ≦ Y ≦ 2, 0 ≦ Z ≦ 2, X + Y + Z = 1.5 to 2.5). It can be overlooked as the same material system to be included.
特許文献１には、ガリウム又はインジウムの臭化物又はヨウ化物を用いて、ミストＣＶＤ法により、ＩｎＡｌＧａＯ系半導体の酸化物結晶薄膜を製造する方法が記載されており、基板として、ｃ面サファイアが用いられている。しかしながら、このような方法で製造した場合、結晶性に優れた酸化物結晶薄膜が得られるものの、電気特性において満足のいくものではなかった。 Patent Document 1 describes a method of manufacturing an InAlGaO-based semiconductor oxide crystal thin film by mist CVD using gallium or indium bromide or iodide, and c-plane sapphire is used as a substrate. ing. However, when manufactured by such a method, an oxide crystal thin film having excellent crystallinity can be obtained, but the electrical characteristics are not satisfactory.
また、非特許文献２には、α−Ｇａ２Ｏ３薄膜がＭＢＥ法によってサファイア上に成膜できることが記載されている。しかしながら、４５０℃以下の温度で膜厚１００ｎｍまで結晶成長するが、膜厚がそれ以上になると結晶の品質が悪くなり、さらに、膜厚１μｍ以上の膜は得ることができず、移動度も測定できる状態ではなかった。
そのため、膜厚が１μｍ以上であり、電気特性に優れたα−Ｇａ２Ｏ３薄膜が待ち望まれていた。
Non-Patent Document 2 describes that an α-Ga 2 O 3 thin film can be formed on sapphire by MBE. However, the crystal grows up to a film thickness of 100 nm at a temperature of 450 ° C. or lower. However, when the film thickness exceeds that, the quality of the crystal deteriorates, and further, a film with a film thickness of 1 μm or more cannot be obtained, and the mobility is also measured. It wasn't ready.
Therefore, an α-Ga 2 O 3 thin film having a thickness of 1 μm or more and excellent electrical characteristics has been awaited.
本発明は、膜厚が１μｍ以上の厚膜であり、電気特性に優れた結晶性半導体膜を提供することを目的とする。 An object of the present invention is to provide a crystalline semiconductor film having a thickness of 1 μm or more and excellent electrical characteristics.
本発明者らは、上記目的を達成すべく鋭意検討した結果、オフ角を有しているサファイア基板上に結晶性半導体膜を成膜すると、驚くべきことに、膜厚が１μｍであり、さらに電気特性に優れた結晶性半導体膜が得られることを見出し、この結晶性半導体膜が上記した従来の問題を一挙に解決できるものであることを知見した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
As a result of intensive studies to achieve the above object, the present inventors have surprisingly found that when a crystalline semiconductor film is formed on a sapphire substrate having an off angle, the film thickness is 1 μm, The inventors have found that a crystalline semiconductor film having excellent electrical characteristics can be obtained, and have found that this crystalline semiconductor film can solve the above-described conventional problems all at once.
In addition, after obtaining the above knowledge, the present inventors have further studied and completed the present invention.
すなわち、本発明は、以下の発明に関する。
［１］ コランダム構造を有する酸化物半導体を主成分として含む結晶性半導体膜であって、膜厚が１μｍ以上であり、さらにオフ角を有していることを特徴とする結晶性半導体膜。
［２］ 酸化物半導体が、インジウム、ガリウムまたはアルミニウムを含む前記［１］記載の結晶性半導体膜。
［３］ 酸化物半導体が、ガリウムを含む前記［１］または［２］に記載の結晶性半導体膜。
［４］ 膜厚が１．５μｍ以上である前記［１］〜［３］のいずれかに記載の結晶性半導体膜。
［５］ ドーパントを含んでいる前記［１］〜［４］のいずれかに記載の結晶性半導体膜。
［６］ 前記オフ角が、ｃ面に対して３°〜９０°であることを特徴とする前記［１］〜［５］のいずれかに記載の結晶性半導体膜。
［７］ 前記オフ角の傾斜方向が、ｃ面よりｍ面方向またはａ面方向であることを特徴とする前記［１］〜［６］のいずれかに記載の結晶性半導体膜。
［８］ コランダム構造を有する結晶基板上に、直接または別の層を介して、結晶性半導体膜が積層されている積層構造体において、前記結晶基板がオフ角を有しており、前記結晶性半導体膜が、前記［１］〜［７］のいずれかに記載の結晶性半導体膜であることを特徴とする積層構造体。
［９］ 前記結晶基板が、インジウム、ガリウム、またはアルミニウムを含む材料で構成されている前記［８］記載の積層構造体。
［１０］ 前記結晶基板におけるオフ角が、ｃ面に対して３°〜９０°であることを特徴とする前記［８］または［９］に記載の積層構造体。
［１１］ 前記結晶基板におけるオフ角の傾斜方向が、ｃ面よりｍ面方向またはａ面方向であることを特徴とする前記［８］〜［１０］のいずれかに記載の積層構造体。
［１２］ 前記［１］〜［７］のいずれかに記載の結晶性半導体膜または前記［８］〜［１１］のいずれかに記載の積層構造体を含む半導体装置。
［１３］ ダイオードまたはトランジスタである、前記［１２］記載の半導体装置。
That is, the present invention relates to the following inventions.
[1] A crystalline semiconductor film containing an oxide semiconductor having a corundum structure as a main component, having a thickness of 1 μm or more and further having an off angle.
[2] The crystalline semiconductor film according to [1], wherein the oxide semiconductor contains indium, gallium, or aluminum.
[3] The crystalline semiconductor film according to [1] or [2], wherein the oxide semiconductor contains gallium.
[4] The crystalline semiconductor film according to any one of [1] to [3], wherein the film thickness is 1.5 μm or more.
[5] The crystalline semiconductor film according to any one of [1] to [4], which contains a dopant.
[6] The crystalline semiconductor film according to any one of [1] to [5], wherein the off angle is 3 ° to 90 ° with respect to the c-plane.
[7] The crystalline semiconductor film according to any one of [1] to [6], wherein the off-angle inclination direction is an m-plane direction or an a-plane direction from the c-plane.
[8] In a stacked structure in which a crystalline semiconductor film is stacked directly or via another layer on a crystal substrate having a corundum structure, the crystal substrate has an off-angle, and the crystallinity A laminated structure, wherein the semiconductor film is the crystalline semiconductor film according to any one of [1] to [7].
[9] The stacked structure according to [8], wherein the crystal substrate is made of a material containing indium, gallium, or aluminum.
[10] The laminated structure according to [8] or [9], wherein an off angle in the crystal substrate is 3 ° to 90 ° with respect to the c-plane.
[11] The laminated structure according to any one of [8] to [10], wherein an off-angle inclination direction of the crystal substrate is an m-plane direction or an a-plane direction from the c-plane.
[12] A semiconductor device including the crystalline semiconductor film according to any one of [1] to [7] or the stacked structure according to any one of [8] to [11].
[13] The semiconductor device according to [12], which is a diode or a transistor.
本発明の結晶性半導体膜は膜厚１μｍ以上の厚膜であり、電気特性、特に移動度に優れている。 The crystalline semiconductor film of the present invention is a thick film having a thickness of 1 μm or more, and is excellent in electrical characteristics, particularly mobility.
本発明の結晶性半導体膜は、コランダム構造を有する結晶性酸化物半導体を主成分として含む結晶性半導体膜であって、前記結晶性半導体膜が、オフ角を有しており、膜厚が１μｍ以上であることを特徴とする。前記オフ角の傾斜方向は特に限定されないが、ｃ面よりｍ面方向またはａ面方向であるのが好ましく、ｃ面よりａ面方向であるのがより好ましい。ここでオフ角とは、所定の結晶面を基準面として形成される傾斜角をいい、例えば、ｃ面、ｍ面、ａ面、ｒ面、ｎ面、Ｒ面、Ｓ面を基準面として形成される傾斜角をいう。本発明においては、前記オフ角が、ｃ面を基準面として形成される傾斜角であるのが好ましい。前記オフ角の大きさは特に限定されないが、ｃ面に対して０．１°〜９０°であるのが好ましく、ｃ面に対して３°〜９０°であるのがより好ましく、ｃ面よりｍ面方向またはａ面方向に３°〜９０°傾斜しているのが最も好ましい。例えば、オフ角の傾斜方向がｃ面よりｍ面方向である場合には、オフ角の大きさは、ｃ面に対して３°〜６°、１７．６°±６°の範囲内、３２．４°±６°の範囲内、３８．２°±６°の範囲内、５１．８°±６°の範囲内、５７．６°±６°の範囲内、７２．４°±６°の範囲内、または８４°〜９０°であるのが好ましく、４°〜６°、３２．４°±６°の範囲内、５７．６°±６°の範囲内または８４°〜９０°であるのがより好ましく、４°〜６°、３２．４°、５７．６°または９０°であるのが最も好ましい。また、オフ角の傾斜方向がｃ面よりａ面方向である場合には、オフ角の大きさは、ｃ面に対して３°〜６°、２８．８°±６°の範囲内、６１．２°±６°の範囲内、または８４°〜９０°であるのが好ましく、３°〜６°または９０°であるのがより好ましい。好ましいオフ角を有することにより、結晶性半導体膜の半導体特性、特に移動度がさらにより優れたものになる。なお、各結晶面の記号（ｃ面の「ｃ」、ｍ面の「ｍ」、ａ面の「ａ」、ｒ面の「ｒ」、ｎ面の「ｎ」、Ｒ面の「Ｒ」、Ｓ面の「Ｓ」）は、ＳＥＭＩ Ｍ６５−０３０６にて規定される記号である。 The crystalline semiconductor film of the present invention is a crystalline semiconductor film containing a crystalline oxide semiconductor having a corundum structure as a main component, and the crystalline semiconductor film has an off angle and has a thickness of 1 μm. It is the above. The inclination direction of the off angle is not particularly limited, but is preferably the m-plane direction or the a-plane direction from the c-plane, and more preferably the a-plane direction from the c-plane. Here, the off-angle refers to an inclination angle formed with a predetermined crystal plane as a reference plane. For example, c-plane, m-plane, a-plane, r-plane, n-plane, R-plane, and S-plane are formed as reference planes. The tilt angle to be used. In the present invention, the off-angle is preferably an inclination angle formed with the c-plane as a reference plane. The size of the off-angle is not particularly limited, but is preferably 0.1 ° to 90 ° with respect to the c-plane, more preferably 3 ° to 90 ° with respect to the c-plane, and more than the c-plane. Most preferably, it is inclined 3 ° to 90 ° in the m-plane direction or the a-plane direction. For example, when the inclination direction of the off-angle is the m-plane direction from the c-plane, the magnitude of the off-angle is in the range of 3 ° to 6 °, 17.6 ° ± 6 ° with respect to the c-plane, 32 Within 4 ° ± 6 °, within 38.2 ° ± 6 °, within 51.8 ° ± 6 °, within 57.6 ° ± 6 °, and 72.4 ° ± 6 ° Or within the range of 84 ° to 90 °, preferably 4 ° to 6 °, 32.4 ° ± 6 °, 57.6 ° ± 6 °, or 84 ° to 90 °. More preferred is 4 ° to 6 °, 32.4 °, 57.6 ° or 90 °. When the off-angle inclination direction is a-plane direction with respect to the c-plane, the off-angle magnitude is in the range of 3 ° to 6 °, 28.8 ° ± 6 ° with respect to the c-plane, 61 It is preferably within the range of 2 ° ± 6 °, or 84 ° to 90 °, more preferably 3 ° to 6 ° or 90 °. By having a preferable off angle, the semiconductor characteristics of the crystalline semiconductor film, particularly the mobility, are further improved. In addition, the symbol of each crystal plane (“c” on the c plane, “m” on the m plane, “a” on the a plane, “r” on the r plane, “n” on the n plane, “R” on the R plane, “S” in the S plane is a symbol defined by SEMI M65-0306.
また、前記結晶性半導体膜の膜厚は、１μｍ以上であれば特に限定されないが、本発明においては、前記膜厚が、１．５μｍ以上であるのが好ましく、１．８μｍ以上であるのがより好ましい。このような厚さで形成することにより、前記結晶性半導体膜の半導体特性、特に移動度がさらにより優れたものになる。また、前記結晶性半導体膜の形状等は特に限定されず、四角形状であっても、円形状であっても、多角形状であってもよい。前記結晶性半導体膜の表面積は、特に限定されず、本発明においては、３ｍｍ角以上であるのが好ましく、５ｍｍ角以上であるのがより好ましく、直径５０ｍｍ以上であるのが最も好ましい。 The thickness of the crystalline semiconductor film is not particularly limited as long as it is 1 μm or more, but in the present invention, the film thickness is preferably 1.5 μm or more, and is 1.8 μm or more. More preferred. By forming with such a thickness, the semiconductor characteristics, particularly mobility, of the crystalline semiconductor film can be further improved. Further, the shape of the crystalline semiconductor film is not particularly limited, and may be a quadrangular shape, a circular shape, or a polygonal shape. The surface area of the crystalline semiconductor film is not particularly limited, and in the present invention, it is preferably 3 mm square or more, more preferably 5 mm square or more, and most preferably 50 mm square or more.
前記結晶性半導体膜は、ＩｎＡｌＧａＯ系半導体を主成分とするのが好ましく、ガリウムまたはインジウムを少なくとも含むのがより好ましく、ガリウムを少なくとも含むのが最も好ましい。なお、「主成分」とは、例えば酸化物半導体がα−Ｇａ２Ｏ３である場合、膜中の金属元素中のガリウムの原子比が０．５以上の割合でα−Ｇａ２Ｏ３が含まれていればそれでよい。本発明においては、前記膜中の金属元素中のガリウムの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。なお、前記酸化物半導体は、通常、単結晶であるが、多結晶であってもよい。 The crystalline semiconductor film preferably contains an InAlGaO-based semiconductor as a main component, more preferably contains at least gallium or indium, and most preferably contains at least gallium. Here, the "main component", for example, when an oxide semiconductor is α-Ga 2 O 3, the atomic ratio of gallium in a metal element in the film is α-Ga 2 O 3 at a ratio of more than 0.5 If included, that's fine. In the present invention, the atomic ratio of gallium in the metal element in the film is preferably 0.7 or more, and more preferably 0.8 or more. Note that the oxide semiconductor is usually single crystal, but may be polycrystalline.
前記結晶性半導体膜は、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはｐ型ドーパントなどが挙げられる。本発明においては、前記ドーパントが、Ｓｎであるのが好ましい。ドーパントの含有量は、前記結晶性半導体膜の組成中、０．００００１原子％以上であるのが好ましく、０．００００１原子％〜２０原子％であるのがより好ましく、０．００００１原子％〜１０原子％であるのが最も好ましい。 The crystalline semiconductor film preferably contains a dopant. The dopant is not particularly limited and may be a known one. Examples of the dopant include n-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium or niobium, or p-type dopants. In the present invention, the dopant is preferably Sn. The dopant content is preferably 0.00001 atomic% or more, more preferably 0.00001 atomic% to 20 atomic%, and more preferably 0.00001 atomic% to 10 in the composition of the crystalline semiconductor film. Most preferred is atomic percent.
本発明の結晶性半導体膜は、例えば、原料溶液を霧化または液滴化し（霧化・液滴化工程）、得られたミストまたは液滴をキャリアガスでもって成膜室内に搬送し（搬送工程）、ついで、成膜室内で前記ミストまたは液滴を熱反応させることによって、結晶基板上に、結晶成長により、前記酸化物半導体を主成分として含む結晶性半導体膜を積層する（成膜工程）ことにより好適に得られる。 The crystalline semiconductor film of the present invention, for example, atomizes or drops a raw material solution (atomization / droplet forming step), and transfers the obtained mist or droplets into a film forming chamber with a carrier gas (transfer) Step), and then, by thermally reacting the mist or droplets in the deposition chamber, a crystalline semiconductor film containing the oxide semiconductor as a main component is stacked on the crystal substrate by crystal growth (deposition step). ) Can be suitably obtained.
前記結晶基板は、主面の全部または一部にコランダム構造を有している基板であるのが好ましく、結晶成長面側の主面の全部または一部にコランダム構造を有している基板であるのがより好ましく、結晶成長面側の主面の全部にコランダム構造を有しているのが最も好ましい。また、本発明においては、前記主面がオフ角を有しているが、前記オフ角の傾斜方向は特に限定されない。本発明においては、前記オフ角の傾斜方向が、ｃ面よりｍ面方向またはａ面方向であるのが好ましく、ｃ面よりａ面方向であるのがより好ましい。ここで、前記結晶基板におけるオフ角は、前記結晶性半導体膜におけるオフ角と同じ意義であってもよく、例えば、所定の結晶面を基準面として形成される傾斜角をいい、より具体的に例えば、ｃ面、ｍ面、ａ面、ｒ面、ｎ面、Ｒ面、Ｓ面を基準面として形成される傾斜角をいう。本発明においては、前記オフ角が、ｃ面を基準面として形成される傾斜角であるのが好ましい。前記オフ角の大きさは特に限定されないが、ｃ面に対して０．１°〜９０°であるのが好ましく、ｃ面に対して３°〜９０°であるのがより好ましく、ｃ面よりｍ面方向またはａ面方向に３°〜９０°傾斜しているのが最も好ましい。例えば、オフ角の傾斜方向がｃ面よりｍ面方向である場合には、オフ角の大きさは、ｃ面に対して３°〜６°、１７．６°±６°の範囲内、３２．４°±６°の範囲内、３８．２°±６°の範囲内、５１．８°±６°の範囲内、５７．６°±６°の範囲内、７２．４°±６°の範囲内、または８４°〜９０°であるのが好ましく、４°〜６°、３２．４°±６°の範囲内、５７．６°±６°の範囲内または８４°〜９０°であるのがより好ましく、４°〜６°、３２．４°、５７．６°または９０°であるのが最も好ましい。また、オフ角の傾斜方向がｃ面よりａ面方向である場合には、オフ角の大きさは、ｃ面に対して３°〜６°、２８．８°±６°の範囲内、６１．２°±６°の範囲内、または８４°〜９０°であるのが好ましく、３°〜６°または９０°であるのがより好ましい。好ましいオフ角を有することにより、前記結晶基板上に形成される結晶性半導体膜の半導体特性、特に移動度がさらにより優れたものになる。なお、前記結晶基板における各結晶面の記号（ｃ面の「ｃ」、ｍ面の「ｍ」、ａ面の「ａ」、ｒ面の「ｒ」、ｎ面の「ｎ」、Ｒ面の「Ｒ」、Ｓ面の「Ｓ」）は、前記結晶性半導体膜における各結晶面の記号と同じ意義であってもよく、例えば、ＳＥＭＩ Ｍ６５−０３０６にて規定される記号である。前記基板形状は、板状であって、前記結晶性半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記結晶基板の基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板の構成材料としては、例えば、インジウム、ガリウム、またはアルミニウムを含む材料が好適な例として挙げられ、α−Ａｌ２Ｏ３（サファイア基板）またはα−Ｇａ２Ｏ３がより好適な例として挙げられる。 The crystal substrate is preferably a substrate having a corundum structure on all or part of the main surface, and is a substrate having a corundum structure on all or part of the main surface on the crystal growth surface side. It is more preferable that the main surface on the crystal growth surface side has a corundum structure. In the present invention, the main surface has an off angle, but the inclination direction of the off angle is not particularly limited. In the present invention, the inclination direction of the off angle is preferably the m-plane direction or the a-plane direction from the c-plane, and more preferably the a-plane direction from the c-plane. Here, the off angle in the crystal substrate may have the same meaning as the off angle in the crystalline semiconductor film, for example, an inclination angle formed with a predetermined crystal plane as a reference plane, and more specifically For example, it refers to an inclination angle formed with the c-plane, m-plane, a-plane, r-plane, n-plane, R-plane, and S-plane as the reference plane. In the present invention, the off-angle is preferably an inclination angle formed with the c-plane as a reference plane. The size of the off-angle is not particularly limited, but is preferably 0.1 ° to 90 ° with respect to the c-plane, more preferably 3 ° to 90 ° with respect to the c-plane, and more than the c-plane. Most preferably, it is inclined 3 ° to 90 ° in the m-plane direction or the a-plane direction. For example, when the inclination direction of the off-angle is the m-plane direction from the c-plane, the magnitude of the off-angle is in the range of 3 ° to 6 °, 17.6 ° ± 6 °, 32 Within 4 ° ± 6 °, within 38.2 ° ± 6 °, within 51.8 ° ± 6 °, within 57.6 ° ± 6 °, and 72.4 ° ± 6 ° Or within the range of 84 ° to 90 °, preferably 4 ° to 6 °, 32.4 ° ± 6 °, 57.6 ° ± 6 °, or 84 ° to 90 °. More preferred is 4 ° to 6 °, 32.4 °, 57.6 ° or 90 °. When the off-angle inclination direction is a-plane direction with respect to the c-plane, the off-angle magnitude is in the range of 3 ° to 6 °, 28.8 ° ± 6 ° with respect to the c-plane, 61 It is preferably within the range of 2 ° ± 6 °, or 84 ° to 90 °, more preferably 3 ° to 6 ° or 90 °. By having a preferable off angle, the semiconductor characteristics, particularly mobility, of the crystalline semiconductor film formed on the crystal substrate is further improved. It should be noted that the symbol of each crystal plane in the crystal substrate (“c” on the c plane, “m” on the m plane, “a” on the a plane, “r” on the r plane, “n” on the n plane, “R” and “S” in the S plane) may have the same meaning as the symbol of each crystal plane in the crystalline semiconductor film, for example, a symbol defined by SEMI M65-0306. The substrate shape is not particularly limited as long as it is a plate shape and serves as a support for the crystalline semiconductor film. The substrate may be an insulator substrate, a semiconductor substrate, or a conductive substrate, but the substrate is preferably an insulator substrate, and has a metal film on the surface. A substrate is also preferred. The substrate material of the crystal substrate is not particularly limited as long as the object of the present invention is not impaired, and may be a known material. As a constituent material of the substrate having the corundum structure, for example, a material containing indium, gallium, or aluminum can be cited as a suitable example, and α-Al 2 O 3 (sapphire substrate) or α-Ga 2 O 3 is used. A more preferable example is given.
本発明においては、オフ角を有する結晶基板を常法により製造することができる。例えば、研磨などの公知の手段を用いて結晶基板にオフ角を付与することなどが挙げられる。また、本発明においては、オフ角を結晶基板に付与した後、更に、公知の処理を施してもよい。このような処理としては、例えば、研磨後に、微小孔または微小突起を配列して、ついで熱処理することにより、マルチステップ構造を設けることなどが挙げられる。 In the present invention, a crystal substrate having an off angle can be produced by a conventional method. For example, an off angle may be given to the crystal substrate using a known means such as polishing. Moreover, in this invention, after giving an off angle to a crystal substrate, you may perform a well-known process further. Examples of such treatment include providing a multi-step structure by arranging micropores or microprotrusions after polishing and then performing heat treatment.
（霧化・液滴化工程）
霧化・液滴化工程は、原料溶液を霧化または液滴化する。原料溶液の霧化手段または液滴化手段は、原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段または液滴化手段が好ましい。超音波を用いて得られたミストまたは液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないためにより好ましい。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１〜１０μｍである。
(Atomization / droplet forming process)
In the atomization / droplet forming step, the raw material solution is atomized or dropletized. The atomizing means or the droplet forming means of the raw material solution is not particularly limited as long as the raw material solution can be atomized or formed into droplets, and may be a known means. In the present invention, the mist using ultrasonic waves is used. The forming means or the droplet forming means is preferred. Mist or droplets obtained using ultrasonic waves have a zero initial velocity and are preferable because they float in the air.For example, instead of spraying like a spray, they can be suspended in a space and transported as a gas. Since it is a possible mist, it is more preferable because it is not damaged by collision energy. The droplet size is not particularly limited and may be a droplet of about several mm, but is preferably 50 μm or less, and more preferably 1 to 10 μm.
原料溶液は、ミストＣＶＤにより、前記結晶性半導体が得られる溶液であれば特に限定されない。前記原料溶液としては、例えば、金属の有機金属錯体（例えばアセチルアセトナート錯体等）やハロゲン化物（例えばフッ化物、塩化物、臭化物またはヨウ化物等）の水溶液などが挙げられる。前記金属は、半導体を構成可能な金属であればそれでよく、このような金属としては、例えば、ガリウム、インジウム、アルミニウム、鉄等が挙げられる。本発明においては、前記金属が、ガリウムまたはインジウムを少なくとも含むのが好ましく、ガリウムを少なくとも含むのがより好ましい。原料溶液中の金属の含有量は、本発明の目的を阻害しない限り特に限定されないが、好ましくは、０．００１モル％〜５０モル％であり、より好ましくは０．０１モル％〜５０モル％である。 The raw material solution is not particularly limited as long as it is a solution from which the crystalline semiconductor can be obtained by mist CVD. Examples of the raw material solution include a metal organometallic complex (for example, acetylacetonate complex) and an aqueous solution of a halide (for example, fluoride, chloride, bromide, or iodide). The metal may be any metal that can form a semiconductor. Examples of such a metal include gallium, indium, aluminum, and iron. In the present invention, the metal preferably contains at least gallium or indium, and more preferably contains at least gallium. The content of the metal in the raw material solution is not particularly limited as long as the object of the present invention is not impaired, but is preferably 0.001 mol% to 50 mol%, more preferably 0.01 mol% to 50 mol%. It is.
また、原料溶液は、ドーパントが含まれているのが好ましい。ドーパントを含ませることにより、イオン注入等を行わずに、結晶性半導体膜を形成することができる。前記ドーパントとしては、例えば前記金属が少なくともガリウムを含む場合には、ケイ素、ゲルマニウム、スズ、鉛などのｎ型ドーパント等が挙げられる。本発明においては、前記ドーパントがスズであるのが電気特性をより向上させることができるので好ましい。なお、前記ドーパントを原料溶液に含ませる場合には、ハロゲン化物や錯体の形態にして含有させるのが好ましい。また、ドーピング量は、本発明の目的を阻害しない限り特に限定されないが、原料溶液中、体積比で、０．００１〜２０％であるのが好ましく、０．０１〜１０％であるのがより好ましい。また、本発明においては、ノンドープも好ましい。 The raw material solution preferably contains a dopant. By including the dopant, the crystalline semiconductor film can be formed without performing ion implantation or the like. Examples of the dopant include n-type dopants such as silicon, germanium, tin, and lead when the metal contains at least gallium. In the present invention, it is preferable that the dopant is tin because electrical characteristics can be further improved. In addition, when including the said dopant in a raw material solution, it is preferable to make it contain in the form of a halide or a complex. Further, the doping amount is not particularly limited as long as the object of the present invention is not impaired, but in the raw material solution, the volume ratio is preferably 0.001 to 20%, more preferably 0.01 to 10%. preferable. In the present invention, non-doping is also preferable.
また、原料溶液には、さらに、酸や塩基等のその他添加剤が含まれていてもよい。本発明においては、原料溶液に酸が含まれているのが好ましく、このような好ましい酸としては、例えば、塩酸、臭化水素酸、ヨウ化水素酸などが挙げられる。 The raw material solution may further contain other additives such as an acid and a base. In the present invention, it is preferable that the raw material solution contains an acid. Examples of such a preferable acid include hydrochloric acid, hydrobromic acid, hydroiodic acid, and the like.
原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。 The solvent of the raw material solution is not particularly limited, and may be an inorganic solvent such as water, an organic solvent such as alcohol, or a mixed solvent of an inorganic solvent and an organic solvent. In the present invention, the solvent preferably contains water, more preferably water or a mixed solvent of water and alcohol.
（搬送工程）
搬送工程では、キャリアガスでもって前記ミストまたは前記液滴を成膜室内に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１〜２０Ｌ／分であるのが好ましく、１〜１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１〜２Ｌ／分であるのが好ましく、０．１〜１Ｌ／分であるのがより好ましい。
(Conveying process)
In the transfer step, the mist or the droplets are transferred into the film forming chamber with a carrier gas. The carrier gas is not particularly limited as long as the object of the present invention is not impaired. For example, oxygen, ozone, an inert gas such as nitrogen or argon, or a reducing gas such as hydrogen gas or forming gas is preferable. Can be mentioned. Further, the type of carrier gas may be one, but it may be two or more, and a diluent gas with a reduced flow rate (for example, 10-fold diluted gas) is further used as the second carrier gas. Also good. Further, the supply location of the carrier gas is not limited to one location but may be two or more locations. The flow rate of the carrier gas is not particularly limited, but is preferably 0.01 to 20 L / min, and more preferably 1 to 10 L / min. In the case of a dilution gas, the flow rate of the dilution gas is preferably 0.001 to 2 L / min, and more preferably 0.1 to 1 L / min.
（成膜工程）
成膜工程では、成膜室内で前記ミストまたは液滴を熱反応させることによって、前記結晶基板上に、膜厚が１μｍ以上となるように結晶性半導体膜を成膜する。熱反応は、熱でもってミスト等が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６００℃以下がより好ましく、３００℃〜５５０℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。
(Film formation process)
In the film formation step, the crystalline semiconductor film is formed on the crystal substrate to have a film thickness of 1 μm or more by thermally reacting the mist or droplets in the film formation chamber. The thermal reaction may be performed as long as the mist reacts with heat, and the reaction conditions are not particularly limited as long as the object of the present invention is not impaired. In this step, the thermal reaction is usually performed at a temperature equal to or higher than the evaporation temperature of the solvent, but is preferably not too high (for example, 1000 ° C.) or less, more preferably 600 ° C. or less, and most preferably 300 ° C. to 550 ° C. preferable. Further, the thermal reaction may be performed in any atmosphere of a vacuum, a non-oxygen atmosphere, a reducing gas atmosphere, and an oxygen atmosphere as long as the object of the present invention is not impaired. Although it may be carried out under any conditions of reduced pressure and reduced pressure, it is preferably carried out under atmospheric pressure in the present invention. The film thickness can be set by adjusting the film formation time.
本発明においては、成膜工程において、供給管内で成膜する場合、サセプタを用いるのが好ましく、前記サセプタとして、例えば図２や図３に示されるサセプタを用いるのがより好ましい。 In the present invention, it is preferable to use a susceptor when forming a film in the supply pipe in the film forming step, and it is more preferable to use, for example, the susceptor shown in FIG. 2 or FIG. 3 as the susceptor.
図２は、サセプタの一態様を示している。図２に示されるサセプタ５１は、ミスト加速部５２、基板保持部５３および支持部５４を備えている。支持部５４は棒状であり、途中で角度を変えて、支持部５４の供給管５５との接触角を約９０°にするように構成されている。このような構成とすることにより、サセプタ５１の安定性が向上するが、本発明においては、支持部５４の形状については、特に限定されず、適宜、種々の形状を用いることができる。 FIG. 2 shows one embodiment of the susceptor. The susceptor 51 shown in FIG. 2 includes a mist acceleration unit 52, a substrate holding unit 53, and a support unit 54. The support portion 54 has a rod shape, and is configured to change the angle in the middle so that the contact angle of the support portion 54 with the supply pipe 55 is about 90 °. With such a configuration, the stability of the susceptor 51 is improved, but in the present invention, the shape of the support portion 54 is not particularly limited, and various shapes can be used as appropriate.
図２（ａ）は、ミストの上流から下流方向に向けて、結晶基板に至るまでの供給管内の断面を示しており、供給管の基板側表面の外周形状が、略半円状であり、前記供給管の内周に沿って略同一となるような形状であることが分かる。図２（ｂ）は、ミストの上流を左に、下流を右にしたときの、供給管、結晶基板およびサセプタの断面を示している。ミストはその性質上、供給管では沈降しやすいが、サセプタ５１では、ミスト加速部５２が傾斜して設けられており、沈降したミストを加速上昇させて結晶基板５３に搬送できるように構成されている。 FIG. 2 (a) shows a cross section inside the supply pipe from the upstream of the mist to the downstream direction up to the crystal substrate, and the outer peripheral shape of the substrate side surface of the supply pipe is substantially semicircular, It can be seen that the shapes are substantially the same along the inner circumference of the supply pipe. FIG. 2B shows a cross section of the supply tube, the crystal substrate, and the susceptor when the upstream of the mist is on the left and the downstream is on the right. Although mist tends to settle in the supply pipe due to its nature, the susceptor 51 is provided with an inclined mist accelerating portion 52 so that the sedimented mist can be accelerated and transported to the crystal substrate 53. Yes.
図３は、供給管５５内において、図２に示されるサセプタおよび結晶基板の領域を基板・サセプタ領域６１として、未反応のミストを排出する領域を、排出領域６２として示しており、サセプタと結晶基板との総面積と、排出領域の面積との関係が分かるようになっている。本発明では、図３に示されるように、前記サセプタが占めるサセプタ領域と、前記基板領域と、未反応のミストを排出する排出領域とに分けられる前記供給管内の断面において、前記サセプタ領域と前記結晶基板との総面積が、前記排出領域の面積よりも大きいことが好ましい。このような好ましいサセプタを用いることにより、結晶基板上でミストを加速させることができ、より均質でより厚い結晶膜を得ることができる。 FIG. 3 shows the region of the susceptor and crystal substrate shown in FIG. 2 as the substrate / susceptor region 61 and the region where unreacted mist is discharged as the discharge region 62 in the supply pipe 55. The relationship between the total area with the substrate and the area of the discharge region can be understood. In the present invention, as shown in FIG. 3, in the cross section in the supply pipe divided into a susceptor region occupied by the susceptor, the substrate region, and a discharge region for discharging unreacted mist, the susceptor region and the The total area with the crystal substrate is preferably larger than the area of the discharge region. By using such a preferable susceptor, mist can be accelerated on the crystal substrate, and a more uniform and thicker crystal film can be obtained.
また、本発明においては、前記結晶基板上にバッファ層や応力緩和層等の他の層を設けもよく、他の層の上に結晶性半導体膜が積層されていてもよい。このようにして得られた積層構造体も本発明の好適な態様の一つである。 In the present invention, other layers such as a buffer layer and a stress relaxation layer may be provided on the crystal substrate, and a crystalline semiconductor film may be stacked on the other layers. The laminated structure thus obtained is also one of the preferred embodiments of the present invention.
上記のようにして得られた結晶性半導体膜または積層構造体は、電気特性に優れており、半導体装置等に好適に用いることができる。また、本発明においては、前記結晶性半導体膜または積層構造体を、前記結晶基板等から剥離する等の公知の手段を用いた後に、半導体装置等に用いてもよい。 The crystalline semiconductor film or laminated structure obtained as described above has excellent electrical characteristics and can be suitably used for a semiconductor device or the like. In the present invention, the crystalline semiconductor film or the laminated structure may be used for a semiconductor device or the like after using a known means such as peeling from the crystal substrate or the like.
前記半導体装置としては、例えば、半導体レーザ、ダイオードまたはトランジスタなどが挙げられ、より具体的には例えば、ＭＩＳやＨＥＭＴ等のトランジスタやＴＦＴ、半導体‐金属接合を利用したショットキーバリアダイオード、他のＰ層と組み合わせたＰＮ又はＰＩＮダイオード、受発光素子等が挙げられる。 Examples of the semiconductor device include a semiconductor laser, a diode, or a transistor. More specifically, for example, a transistor or TFT such as MIS or HEMT, a Schottky barrier diode using a semiconductor-metal junction, or other P Examples thereof include a PN or PIN diode combined with a layer, a light emitting / receiving element, and the like.
本発明においては、前記半導体装置が、前記結晶性半導体膜と電極とを少なくとも含む半導体装置であるのが好ましい。前記電極は、例えば、前記半導体装置がショットキーダイオードである場合には、ショットキー電極やオーミック電極であってよく、また、例えば、前記半導体装置がＭＯＳＦＥＴである場合には、ゲート電極、ソース電極、ドレイン電極であってよい。前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の形成は、例えば、真空蒸着法、スパッタリング法、ＣＶＤ法などの公知の手段により行うことができる。 In the present invention, the semiconductor device is preferably a semiconductor device including at least the crystalline semiconductor film and an electrode. For example, when the semiconductor device is a Schottky diode, the electrode may be a Schottky electrode or an ohmic electrode. For example, when the semiconductor device is a MOSFET, a gate electrode or a source electrode may be used. The drain electrode may be used. Examples of the electrode material include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Metals such as Pd, Nd or Ag, or alloys thereof, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), metal oxide conductive films such as indium zinc oxide (IZO), polyaniline, polythiophene or polypyrrole Organic conductive compounds such as or a mixture thereof. The electrode can be formed by a known means such as a vacuum deposition method, a sputtering method, a CVD method, or the like.
以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。 Examples of the present invention will be described below, but the present invention is not limited thereto.
（実施例１）
１．成膜装置
図１を用いて、本実施例で用いたミストＣＶＤ装置１９を説明する。ミストＣＶＤ装置１９は、基板２０を載置するサセプタ２１と、キャリアガスを供給するキャリアガス供給手段２２ａと、キャリアガス供給手段２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給手段２２ｂと、キャリアガス（希釈）供給手段２２ｂから送り出されるキャリアガス（希釈）の流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる供給管２７と、供給管２７の周辺部に設置されたヒーター２８を備えている。サセプタ２１は、石英からなり、基板２０を載置する面が水平面から傾斜している。供給管２７とサセプタ２１をどちらも石英で作製することにより、基板２０上に形成される膜内に装置由来の不純物が混入することを抑制している。
なお、サセプタ２１として、図２に示されるサセプタ５１を用いた。なお、サセプタの傾斜角を４５°とし、供給管内の基板・サセプタの総面積を、図２に示される通り、サセプタ領域を徐々に大きくなるようにし、排出領域を徐々に狭くなるようにし、図３に示される通り、サセプタ領域６１を排出領域６２よりも大きくなるように構成した。
Example 1
1. Film Forming Apparatus A mist CVD apparatus 19 used in this example will be described with reference to FIG. The mist CVD apparatus 19 includes a susceptor 21 on which the substrate 20 is placed, a carrier gas supply means 22a for supplying a carrier gas, and a flow rate adjusting valve 23a for adjusting the flow rate of the carrier gas sent from the carrier gas supply means 22a. A carrier gas (dilution) supply means 22b for supplying a carrier gas (dilution), a flow rate adjusting valve 23b for adjusting the flow rate of the carrier gas (dilution) supplied from the carrier gas (dilution) supply means 22b, and a raw material solution A mist generating source 24 in which 24a is accommodated, a container 25 in which water 25a is placed, an ultrasonic transducer 26 attached to the bottom surface of the container 25, a supply pipe 27 made of a quartz tube having an inner diameter of 40 mm, and a supply pipe 27 Is provided with a heater 28 installed in the periphery of the. The susceptor 21 is made of quartz, and the surface on which the substrate 20 is placed is inclined from the horizontal plane. Both the supply pipe 27 and the susceptor 21 are made of quartz, so that impurities derived from the apparatus are prevented from being mixed into the film formed on the substrate 20.
Note that the susceptor 51 shown in FIG. 2 was used as the susceptor 21. In addition, the inclination angle of the susceptor is 45 °, the total area of the substrate and the susceptor in the supply pipe is set so that the susceptor region gradually increases and the discharge region gradually decreases as shown in FIG. 3, the susceptor region 61 is configured to be larger than the discharge region 62.
２．原料溶液と結晶基板の調整
ガリウムアセチルアセトナートと塩化第一スズ２水和物をガリウムに対してスズが０．２原子％およびガリウムアセチルアセトナート０．０５ｍｏｌ／Ｌとなるように水溶液を調整した。この際、３６％塩酸を体積比で１．５％を含有させた。
結晶基板２０として、ｃ面よりａ面方向に３°のオフ角を有するｃ面サファイア基板（１辺が１０ｍｍの正方形で厚さ６００μｍ）を用いた。
2. Preparation of raw material solution and crystal substrate Aqueous solution of gallium acetylacetonate and stannous chloride dihydrate was adjusted so that tin was 0.2 atomic% with respect to gallium and gallium acetylacetonate 0.05 mol / L. . At this time, 1.5% by volume of 36% hydrochloric acid was contained.
As the crystal substrate 20, a c-plane sapphire substrate having a 3 ° off-angle in the a-plane direction from the c-plane (a square with a side of 10 mm and a thickness of 600 μm) was used.
３．成膜準備
上記で得られた原料溶液２４ａをミスト発生源２４内に収容した。上記２で用意した結晶基板２０をサセプタ２１上に設置させ、ヒーター２８を作動させて供給管２７内の温度を４６０℃にまで昇温させた。次に、流量調節弁２３ａ、２３ｂを開いてキャリアガス源であるキャリアガス供給手段２２ａ、２２ｂからキャリアガスを供給管２７内に供給し、供給管２７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を１Ｌ／ｍｉｎに、キャリアガス（希釈）の流量を０．５Ｌ／ｍｉｎにそれぞれ調節した。キャリアガスとしては、窒素ガスを用いた。
3. Preparation of Film Formation The raw material solution 24a obtained above was accommodated in the mist generation source 24. The crystal substrate 20 prepared in 2 above was placed on the susceptor 21, and the heater 28 was operated to raise the temperature in the supply pipe 27 to 460 ° C. Next, after the flow rate control valves 23a and 23b are opened and the carrier gas is supplied from the carrier gas supply means 22a and 22b as the carrier gas source into the supply pipe 27, the atmosphere of the supply pipe 27 is sufficiently replaced with the carrier gas. The carrier gas flow rate was adjusted to 1 L / min, and the carrier gas (dilution) flow rate was adjusted to 0.5 L / min. Nitrogen gas was used as the carrier gas.
４．膜形成
次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを微粒子化させて、原料微粒子を生成した。
この原料微粒子が、キャリアガスによって供給管２７内に導入され、供給管２７内で反応して、結晶基板２０の成膜面でのＣＶＤ反応によって結晶基板２０上に膜を積層し、結晶性半導体膜を得た。
4). Film Formation Next, the ultrasonic vibrator 26 was vibrated at 2.4 MHz, and the vibration was propagated to the raw material solution 24a through the water 25a, whereby the raw material solution 24a was atomized to generate raw material fine particles.
The raw material fine particles are introduced into the supply pipe 27 by the carrier gas, react in the supply pipe 27, and a film is stacked on the crystal substrate 20 by the CVD reaction on the film formation surface of the crystal substrate 20. A membrane was obtained.
５．評価
得られた結晶性半導体膜は、白濁もなく、きれいな結晶であった。また、得られた結晶性半導体膜の相の同定をした。同定は、ＸＲＤ回折装置を用いて、１５度から９５度の角度で２θ／ωスキャンを行うことにより行った。測定は、ＣｕＫα線を用いて行った。その結果、得られた膜はα−Ｇａ２０３であった。また、得られた結晶性半導体膜の膜厚は２．０μｍであった。
5. Evaluation The obtained crystalline semiconductor film had no white turbidity and was a clean crystal. Moreover, the phase of the obtained crystalline semiconductor film was identified. Identification was performed by performing 2θ / ω scanning at an angle of 15 to 95 degrees using an XRD diffractometer. The measurement was performed using CuKα rays. As a result, the obtained film was α-Ga 2 O 3 . Moreover, the film thickness of the obtained crystalline semiconductor film was 2.0 μm.
得られた膜の電気特性の評価としてはｖａｎ ｄｅｒ ｐａｕｗ法により、ホール効果測定を行った。測定環境としては、室温で印加磁場の周波数は５０ｍＨｚとした。その結果、キャリア密度９．８×１０１８において、移動度は２４．６（ｃｍ２／Ｖ・ｓ）であった。 As an evaluation of the electrical characteristics of the obtained film, Hall effect measurement was performed by the van der pauw method. As a measurement environment, the frequency of the applied magnetic field was 50 mHz at room temperature. As a result, at a carrier density of 9.8 × 10 18 , the mobility was 24.6 (cm 2 / V · s).
（実施例２）
原料溶液として、ガリウムアセチルアセチナートと塩化スズを重水に混合し、ガリウムに対してスズが０．１原子％およびガリウムアセチルアセトナート０．０５ｍｏｌ／Ｌとなるように調整した水溶液を用いたこと、結晶基板として、ｃ面よりｍ面方向に４°のオフ角を有するサファイア基板を用いたこと、および成膜温度を５００℃としたこと以外は、実施例１と同様にして、結晶性半導体膜を得た。
得られた結晶性半導体膜は、白濁もなく、きれいな結晶であった。また、実施例１と同様にして、得られた結晶膜の相の同定を実施したところ、得られた膜はα−Ｇａ２０３であった。また、実施例１と同様にして、ホール効果測定を行ったところ、キャリア密度１．３×１０１９において、移動度は１９．７（ｃｍ２／Ｖ・ｓ）であった。また、得られた結晶性半導体膜の膜厚は４．０μｍであった。
(Example 2)
As the raw material solution, an aqueous solution prepared by mixing gallium acetylacetonate and tin chloride with heavy water and adjusting the gallium acetyl to 0.1 atomic% and gallium acetylacetonate 0.05 mol / L, The crystalline semiconductor film was the same as in Example 1 except that a sapphire substrate having an off angle of 4 ° in the m-plane direction from the c-plane was used as the crystal substrate, and the film formation temperature was 500 ° C. Got.
The obtained crystalline semiconductor film had no white turbidity and was a clean crystal. Further, when the phase of the obtained crystal film was identified in the same manner as in Example 1, the obtained film was α-Ga 2 O 3 . In addition, when the Hall effect measurement was performed in the same manner as in Example 1, the mobility was 19.7 (cm 2 / V · s) at a carrier density of 1.3 × 10 19 . The obtained crystalline semiconductor film had a thickness of 4.0 μm.
（実施例３）
結晶基板として、ｃ面よりｍ面方向に６°のオフ角を有するサファイア基板を用いたこと以外は、実施例１と同様にして、結晶性半導体膜を得た。
得られた結晶性半導体膜は、白濁もなく、きれいな結晶であった。また、実施例１と同様にして、得られた結晶性半導体膜の相の同定を実施したところ、得られた膜はα−Ｇａ２０３であった。また、実施例１と同様にして、ホール効果測定を行ったところ、キャリア密度１．１×１０１９において、移動度は２３．５（ｃｍ２／Ｖ・ｓ）であった。また、得られた結晶性半導体膜の膜厚は２．０μｍであった。
(Example 3)
A crystalline semiconductor film was obtained in the same manner as in Example 1 except that a sapphire substrate having an off angle of 6 ° in the m-plane direction from the c-plane was used as the crystal substrate.
The obtained crystalline semiconductor film had no white turbidity and was a clean crystal. Further, when the phase of the obtained crystalline semiconductor film was identified in the same manner as in Example 1, the obtained film was α-Ga 2 O 3 . Moreover, when the Hall effect measurement was performed in the same manner as in Example 1, the mobility was 23.5 (cm 2 / V · s) at a carrier density of 1.1 × 10 19 . Moreover, the film thickness of the obtained crystalline semiconductor film was 2.0 μm.
（実施例４）
原料溶液として、ガリウムアセチルアセチナートと塩化スズを超純水に混合し、ガリウムに対してスズが０．１原子％およびガリウムアセチルアセトナート０．０５ｍｏｌ／Ｌとなるように調整した水溶液を用いたこと、結晶基板として、ｃ面よりｍ面方向に５７．６°のオフ角を有するサファイア基板を用いたこと、および成膜温度を４５０℃としたこと以外は、実施例１と同様にして、結晶性半導体膜を得た。
得られた結晶性半導体膜は、白濁もなく、きれいな結晶であった。また、実施例１と同様にして、得られた結晶性半導体膜の相の同定を実施したところ、得られた膜はα−Ｇａ２０３であった。また、実施例１と同様にして、ホール効果測定を行ったところ、キャリア密度１．０×１０１９において、移動度は７．５（ｃｍ２／Ｖ・ｓ）であった。また、得られた結晶性半導体膜の膜厚は１．１μｍであった。
Example 4
As a raw material solution, an aqueous solution prepared by mixing gallium acetyl acetonate and tin chloride with ultrapure water and adjusting the content of gallium acetyl to 0.1 atomic% and gallium acetylacetonate 0.05 mol / L was used. In addition, except that a sapphire substrate having an off angle of 57.6 ° in the m-plane direction from the c-plane was used as the crystal substrate, and the film formation temperature was 450 ° C., the same as in Example 1, A crystalline semiconductor film was obtained.
The obtained crystalline semiconductor film had no white turbidity and was a clean crystal. Further, when the phase of the obtained crystalline semiconductor film was identified in the same manner as in Example 1, the obtained film was α-Ga 2 O 3 . In addition, when the Hall effect measurement was performed in the same manner as in Example 1, the mobility was 7.5 (cm 2 / V · s) at a carrier density of 1.0 × 10 19 . The obtained crystalline semiconductor film had a thickness of 1.1 μm.
（実施例５）
原料溶液として、ガリウムに対してスズが０．２原子％となるようにして調整した水溶液を用いたこと、結晶基板として、ｃ面よりａ面方向に９０°のオフ角を有するサファイア基板を用いたこと、および成膜温度を４６０℃としたこと以外は、実施例４と同様にして、結晶性半導体膜を得た。
また、実施例１と同様にして、得られた結晶性半導体膜の相の同定を実施したところ、得られた膜はα−Ｇａ２０３であった。また、実施例１と同様にして、ホール効果測定を行ったところ、キャリア密度１．７５×１０１９において、移動度は４８．１（ｃｍ２／Ｖ・ｓ）であった。また、得られた結晶性半導体膜の膜厚は１．８μｍであった。
(Example 5)
An aqueous solution prepared so that tin is 0.2 atomic% with respect to gallium was used as the raw material solution, and a sapphire substrate having an off angle of 90 ° in the a-plane direction from the c-plane was used as the crystal substrate. A crystalline semiconductor film was obtained in the same manner as in Example 4 except that the film formation temperature was 460 ° C.
Further, when the phase of the obtained crystalline semiconductor film was identified in the same manner as in Example 1, the obtained film was α-Ga 2 O 3 . In addition, when the Hall effect measurement was performed in the same manner as in Example 1, the mobility was 48.1 (cm 2 / V · s) at a carrier density of 1.75 × 10 19 . The obtained crystalline semiconductor film had a thickness of 1.8 μm.
（実施例６）
原料溶液として、ガリウムに対してスズが０．２原子％となるように調整した水溶液を用いたこと、結晶基板として、ｃ面よりｍ面方向に９０°のオフ角を有するサファイア基板を用いたこと以外は、実施例４と同様にして、結晶性半導体膜を得た。
また、実施例１と同様にして、得られた結晶性半導体膜の相の同定を実施したところ、得られた膜はα−Ｇａ２０３であった。また、実施例１と同様にして、ホール効果測定を行ったところ、キャリア密度２．４×１０１９において、移動度は１９．０（ｃｍ２／Ｖ・ｓ）であった。また、得られた結晶性半導体膜の膜厚は１．０μｍであった。
(Example 6)
The raw material solution used was an aqueous solution adjusted so that tin was 0.2 atomic% with respect to gallium, and the crystal substrate was a sapphire substrate having an off angle of 90 ° in the m-plane direction from the c-plane. A crystalline semiconductor film was obtained in the same manner as in Example 4 except that.
Further, when the phase of the obtained crystalline semiconductor film was identified in the same manner as in Example 1, the obtained film was α-Ga 2 O 3 . In addition, when the Hall effect measurement was performed in the same manner as in Example 1, the mobility was 19.0 (cm 2 / V · s) at a carrier density of 2.4 × 10 19 . Moreover, the film thickness of the obtained crystalline semiconductor film was 1.0 μm.
（実施例７）
結晶基板として、ｃ面よりａ面方向に４°のオフ角を有するｃ面サファイア基板を用いたこと、成膜温度を５００℃としたこと以外は、実施例１と同様にして、結晶性半導体膜を得た。
また、実施例１と同様にして、得られた結晶性半導体膜の相の同定を実施したところ、得られた膜はα−Ｇａ２０３であった。また、実施例１と同様にして、ホール効果測定を行ったところ、キャリア密度１．３×１０１９において、移動度は２３．９（ｃｍ２／Ｖ・ｓ）であった。また、得られた結晶性半導体膜の膜圧は、３．１μｍであった。
(Example 7)
The crystalline semiconductor is the same as in Example 1 except that a c-plane sapphire substrate having an off angle of 4 ° in the a-plane direction from the c-plane is used as the crystal substrate, and the film formation temperature is 500 ° C. A membrane was obtained.
Further, when the phase of the obtained crystalline semiconductor film was identified in the same manner as in Example 1, the obtained film was α-Ga 2 O 3 . In addition, when the Hall effect measurement was performed in the same manner as in Example 1, the mobility was 23.9 (cm 2 / V · s) at a carrier density of 1.3 × 10 19 . The film pressure of the obtained crystalline semiconductor film was 3.1 μm.
（比較例１）
結晶基板として、オフ角を有さないｃ面サファイア基板を用いたこと、ガリウムアセチルアセトナートに代えて臭化ガリウム（０．１ｍｏｌ／Ｌ）を用いたこと、塩化第一スズ二水和物に代えて酸化ゲルマニウムをガリウムに対するゲルマニウムの原子比が１：０．０５となるようにして用いたこと、キャリアガスとしての窒素に代えて酸素ガス（５．０Ｌ／分）を用いたこと、および成膜温度を６００℃にしたこと以外は、実施例１と同様にして、膜厚０．５μｍの結晶性半導体膜を得た。
得られた結晶性半導体膜は一部白濁が見られた。また、これ以上膜厚を厚くすることは困難であった。実施例１と同様にして、得られた結晶性半導体膜の相の同定を実施したところ、得られた膜は、オフ角を有さないα−Ｇａ２０３であった。また、実施例１と同様にして、ホール効果測定を実施したところ、移動度は測定不可であった。
(Comparative Example 1)
As a crystal substrate, a c-plane sapphire substrate having no off angle was used, gallium bromide (0.1 mol / L) was used instead of gallium acetylacetonate, and stannous chloride dihydrate was used. Instead, germanium oxide was used so that the atomic ratio of germanium to gallium was 1: 0.05, oxygen gas (5.0 L / min) was used instead of nitrogen as the carrier gas, and A crystalline semiconductor film having a thickness of 0.5 μm was obtained in the same manner as in Example 1 except that the film temperature was changed to 600 ° C.
The resulting crystalline semiconductor film was partially clouded. Moreover, it was difficult to increase the film thickness beyond this. When the phase of the obtained crystalline semiconductor film was identified in the same manner as in Example 1, the obtained film was α-Ga 2 O 3 having no off angle. Further, when the Hall effect measurement was performed in the same manner as in Example 1, the mobility was not measurable.
（比較例２）
原料溶液として、ガリウムアセチルアセトナートと塩化スズを超純水に混合し、ガリウムに対するスズの原子比が１：０．００２およびガリウムアセチルアセトナート０．０５モル／Ｌとなるように調整した水溶液を用いたこと、結晶基板として、オフ角を有さないｃ面サファイア基板を用いたこと以外は、実施例１と同様にして、結晶性半導体膜を得た。
実施例と同様にして相の同定を実施したところ、得られた膜は、オフ角を有さないα−Ｇａ２０３薄膜であった。また、実施例１と同様にして、ホール効果測定を実施したところ、キャリア密度１．０５×１０１９において、移動度が１．６５（ｃｍ２／Ｖ・ｓ）であった。
(Comparative Example 2)
As a raw material solution, an aqueous solution prepared by mixing gallium acetylacetonate and tin chloride in ultrapure water and adjusting the atomic ratio of tin to gallium to 1: 0.002 and gallium acetylacetonate 0.05 mol / L. A crystalline semiconductor film was obtained in the same manner as in Example 1 except that a c-plane sapphire substrate having no off-angle was used as the crystal substrate.
When the phase was identified in the same manner as in the example, the obtained film was an α-Ga 2 0 3 thin film having no off-angle. In addition, when the Hall effect measurement was performed in the same manner as in Example 1, the mobility was 1.65 (cm 2 / V · s) at a carrier density of 1.05 × 10 19 .
本発明の結晶性半導体膜は、電気特性に優れているので、半導体（例えば化合物半導体電子デバイス等）産業に好適に用いることができる。 Since the crystalline semiconductor film of the present invention is excellent in electrical characteristics, it can be suitably used in the semiconductor (eg, compound semiconductor electronic device) industry.
１９ ミストＣＶＤ装置
２０ 基板
２１ サセプタ
２２ａ キャリアガス供給手段
２２ｂ キャリアガス（希釈）供給手段
２３ａ 流量調節弁
２３ｂ 流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 供給管
２８ ヒーター
２９ 排管
５１ サセプタ
５２ ミスト加速手段
５３ 基板保持部
５４ 支持部
５５ 供給管
６１ 基板・サセプタ領域
６２ 排出領域
19 Mist CVD apparatus 20 Substrate 21 Susceptor 22a Carrier gas supply means 22b Carrier gas (dilution) supply means 23a Flow control valve 23b Flow control valve 24 Mist generation source 24a Raw material solution 25 Container 25a Water 26 Ultrasonic vibrator 27 Supply pipe 28 Heater 29 Exhaust pipe 51 Susceptor 52 Mist acceleration means 53 Substrate holding part 54 Support part 55 Supply pipe 61 Substrate / susceptor area 62 Discharge area
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015194330A JP6945121B2 (en) | 2015-09-30 | 2015-09-30 | Crystalline semiconductor membranes and semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015194330A JP6945121B2 (en) | 2015-09-30 | 2015-09-30 | Crystalline semiconductor membranes and semiconductor devices |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2017069424A true JP2017069424A (en) | 2017-04-06 |
| JP2017069424A5 JP2017069424A5 (en) | 2018-11-22 |
| JP6945121B2 JP6945121B2 (en) | 2021-10-06 |
Family
ID=58495321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015194330A Active JP6945121B2 (en) | 2015-09-30 | 2015-09-30 | Crystalline semiconductor membranes and semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6945121B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020098846A (en) * | 2018-12-18 | 2020-06-25 | 信越化学工業株式会社 | Manufacturing method of gallium oxide film |
| JP2020174153A (en) * | 2019-04-12 | 2020-10-22 | 信越化学工業株式会社 | Manufacturing method of gallium oxide semiconductor film |
| JP2020205303A (en) * | 2019-06-14 | 2020-12-24 | 信越化学工業株式会社 | Manufacturing method of oxide semiconductor film |
| WO2021044489A1 (en) * | 2019-09-02 | 2021-03-11 | 日本碍子株式会社 | Semiconductor film |
| WO2021172152A1 (en) * | 2020-02-27 | 2021-09-02 | 信越化学工業株式会社 | Atomizing apparatus for film formation and film forming apparatus using same, and semiconductor film |
| CN113677833A (en) * | 2019-04-24 | 2021-11-19 | 日本碍子株式会社 | Semiconductor film |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120045661A1 (en) * | 2010-08-19 | 2012-02-23 | Raveen Kumaran | Rare-earth-doped aluminum-gallium-oxide films in the corundum-phase and related methods |
| WO2013035843A1 (en) * | 2011-09-08 | 2013-03-14 | 株式会社タムラ製作所 | Ga2O3 SEMICONDUCTOR ELEMENT |
| WO2013035472A1 (en) * | 2011-09-08 | 2013-03-14 | 株式会社タムラ製作所 | Substrate for epitaxial growth, and crystal laminate structure |
| JP2013058637A (en) * | 2011-09-08 | 2013-03-28 | Tamura Seisakusho Co Ltd | Ga2O3-based semiconductor element |
| JP2014072463A (en) * | 2012-09-28 | 2014-04-21 | Roca Kk | Semiconductor device and crystal |
| JP2015017027A (en) * | 2013-10-17 | 2015-01-29 | 株式会社Flosfia | Semiconductor device and method of producing the same, and crystal and method of producing the same |
| JP2015164158A (en) * | 2014-02-28 | 2015-09-10 | 株式会社Flosfia | Semiconductor device laminated structure and semiconductor device |
| WO2016035696A1 (en) * | 2014-09-02 | 2016-03-10 | 株式会社Flosfia | Laminated structure, method for manufacturing same, semiconductor device, and crystalline film |
| JP2016201555A (en) * | 2015-04-10 | 2016-12-01 | 株式会社Flosfia | Crystalline oxide semiconductor film and semiconductor device |
-
2015
- 2015-09-30 JP JP2015194330A patent/JP6945121B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120045661A1 (en) * | 2010-08-19 | 2012-02-23 | Raveen Kumaran | Rare-earth-doped aluminum-gallium-oxide films in the corundum-phase and related methods |
| WO2013035843A1 (en) * | 2011-09-08 | 2013-03-14 | 株式会社タムラ製作所 | Ga2O3 SEMICONDUCTOR ELEMENT |
| WO2013035472A1 (en) * | 2011-09-08 | 2013-03-14 | 株式会社タムラ製作所 | Substrate for epitaxial growth, and crystal laminate structure |
| JP2013058637A (en) * | 2011-09-08 | 2013-03-28 | Tamura Seisakusho Co Ltd | Ga2O3-based semiconductor element |
| JP2014072463A (en) * | 2012-09-28 | 2014-04-21 | Roca Kk | Semiconductor device and crystal |
| JP2015017027A (en) * | 2013-10-17 | 2015-01-29 | 株式会社Flosfia | Semiconductor device and method of producing the same, and crystal and method of producing the same |
| JP2015164158A (en) * | 2014-02-28 | 2015-09-10 | 株式会社Flosfia | Semiconductor device laminated structure and semiconductor device |
| WO2016035696A1 (en) * | 2014-09-02 | 2016-03-10 | 株式会社Flosfia | Laminated structure, method for manufacturing same, semiconductor device, and crystalline film |
| JP2016201555A (en) * | 2015-04-10 | 2016-12-01 | 株式会社Flosfia | Crystalline oxide semiconductor film and semiconductor device |
Non-Patent Citations (2)
| Title |
|---|
| 奥村 次徳: "半導体への不純物ドーピング", 応用物理, vol. 68, no. 9, JPN6020031147, 1999, pages 1054 - 1059, ISSN: 0004333410 * |
| 田村 英雄，米山 宏: "酸化物半導体の電気化学特性", 電気化学および工業物理化学, vol. 48, no. 6, JPN6020031146, 1980, pages 335 - 343, ISSN: 0004333409 * |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020129625A1 (en) * | 2018-12-18 | 2020-06-25 | 信越化学工業株式会社 | Method for manufacturing gallium oxide film |
| JP2020098846A (en) * | 2018-12-18 | 2020-06-25 | 信越化学工業株式会社 | Manufacturing method of gallium oxide film |
| JP2020174153A (en) * | 2019-04-12 | 2020-10-22 | 信越化学工業株式会社 | Manufacturing method of gallium oxide semiconductor film |
| JP7432904B2 (en) | 2019-04-12 | 2024-02-19 | 信越化学工業株式会社 | Gallium oxide semiconductor film and raw material solution |
| JP7179294B2 (en) | 2019-04-12 | 2022-11-29 | 信越化学工業株式会社 | Method for producing gallium oxide semiconductor film |
| CN113677833A (en) * | 2019-04-24 | 2021-11-19 | 日本碍子株式会社 | Semiconductor film |
| JP2020205303A (en) * | 2019-06-14 | 2020-12-24 | 信越化学工業株式会社 | Manufacturing method of oxide semiconductor film |
| JP7066658B2 (en) | 2019-06-14 | 2022-05-13 | 信越化学工業株式会社 | Method for manufacturing oxide semiconductor film |
| CN114269972A (en) * | 2019-09-02 | 2022-04-01 | 日本碍子株式会社 | Semiconductor film |
| JP7289357B2 (en) | 2019-09-02 | 2023-06-09 | 日本碍子株式会社 | semiconductor film |
| WO2021044489A1 (en) * | 2019-09-02 | 2021-03-11 | 日本碍子株式会社 | Semiconductor film |
| JP2022037942A (en) * | 2020-02-27 | 2022-03-09 | 信越化学工業株式会社 | Semiconductor film and method for manufacturing the same |
| CN115210002A (en) * | 2020-02-27 | 2022-10-18 | 信越化学工业株式会社 | Film formation atomizing device, and film formation device and semiconductor film using same |
| WO2021172152A1 (en) * | 2020-02-27 | 2021-09-02 | 信越化学工業株式会社 | Atomizing apparatus for film formation and film forming apparatus using same, and semiconductor film |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6945121B2 (en) | 2021-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6936982B2 (en) | Semiconductor device | |
| JP6916426B2 (en) | Laminated structure and its manufacturing method, semiconductor device and crystal film | |
| JP2017069424A (en) | Crystalline semiconductor film and semiconductor device | |
| JP6701472B2 (en) | Crystalline oxide semiconductor film and semiconductor device | |
| JP6994181B2 (en) | Crystalline oxide semiconductor membranes and semiconductor devices | |
| JP6661124B2 (en) | Semiconductor film, laminated structure and semiconductor device | |
| JP7014355B2 (en) | Laminated structures and semiconductor devices | |
| JP7391290B2 (en) | Crystalline oxide semiconductor film and semiconductor device | |
| JP7404594B2 (en) | Semiconductor devices and semiconductor systems including semiconductor devices | |
| JP6586768B2 (en) | Deposition method | |
| JP7457366B2 (en) | Semiconductor devices and semiconductor systems including semiconductor devices | |
| JP2018060992A (en) | Semiconductor device | |
| JP2016157878A (en) | Crystal oxide semiconductor film, and semiconductor device | |
| JP7065440B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| JP2018035044A (en) | Crystalline oxide semiconductor film and semiconductor device | |
| JP6651685B2 (en) | Crystalline semiconductor film, laminated structure and semiconductor device | |
| JP7462143B2 (en) | Stacked structure, semiconductor device including stacked structure, and semiconductor system | |
| JP2017005146A (en) | Crystalline semiconductor film, lamination structure, and semiconductor device | |
| JP2017010967A (en) | Deposition method | |
| JP2017010966A (en) | Crystalline semiconductor film, laminate structure and semiconductor device | |
| JP2016157879A (en) | Crystalline oxide semiconductor film and semiconductor device | |
| JP6770674B2 (en) | Laminated structures and semiconductor devices | |
| JP6533982B2 (en) | Quantum well structure, laminated structure and semiconductor device | |
| JP2020047948A (en) | Crystalline oxide semiconductor film and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180928 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20190924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200327 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200901 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20201130 |
|
| C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20210407 |
|
| C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20210512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210608 |
|
| C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20210706 |
|
| C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20210810 |
|
| C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20210810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210817 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6945121 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |