JP2017045846A - Circuit board and method of manufacturing circuit board - Google Patents
Circuit board and method of manufacturing circuit board Download PDFInfo
- Publication number
- JP2017045846A JP2017045846A JP2015166898A JP2015166898A JP2017045846A JP 2017045846 A JP2017045846 A JP 2017045846A JP 2015166898 A JP2015166898 A JP 2015166898A JP 2015166898 A JP2015166898 A JP 2015166898A JP 2017045846 A JP2017045846 A JP 2017045846A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor
- circuit board
- layer
- heat transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、ガラスクロスを含む絶縁層を有する回路基板及びその製造方法に関する。 The present invention relates to a circuit board having an insulating layer containing glass cloth and a method for manufacturing the circuit board.
従来、この種の回路基板として、コア基板の絶縁性基材に縦糸と横糸とを織って形成されるガラスクロスを含むものが知られている(例えば、特許文献1参照)。 Conventionally, as this type of circuit board, one including a glass cloth formed by weaving warp yarns and weft yarns on an insulating base material of a core substrate is known (for example, see Patent Document 1).
しかしながら、上述した従来の回路基板では、コア基板の温度が昇降したときに、コア基板が反りやすいという問題が考えられる。 However, in the conventional circuit board described above, there is a problem that the core board tends to warp when the temperature of the core board rises and falls.
本発明は、上記事情に鑑みてなされたもので、ガラスクロスを含むコア基板の反りを抑制可能な回路基板及びその製造方法の提供を目的とする。 This invention is made | formed in view of the said situation, and aims at provision of the circuit board which can suppress the curvature of the core board containing a glass cloth, and its manufacturing method.
本発明に係る回路基板は、ガラスクロスを含む絶縁層と、前記絶縁層の表側と裏側の両方に形成される導体層と、前記絶縁層を貫通する貫通孔にめっきを充填してなり、前記絶縁層の表裏の前記導体層同士の間を接続するスルーホール導体と、前記導体層上に積層されるビルドアップ層と、表側の前記ビルドアップ層の最外部に設けられて、電子部品が実装される電子部品実装部と、を有する回路基板であって、前記貫通孔には、前記ガラスクロスを形成する縦糸及び横糸のうち少なくとも一方の糸と交差する方向に延びる第1貫通孔が含まれ、前記第1貫通孔には、前記回路基板の厚み方向から見たときに前記電子部品実装部の外側に配置される第1外側貫通孔が含まれる。 A circuit board according to the present invention comprises an insulating layer containing glass cloth, a conductor layer formed on both the front side and the back side of the insulating layer, and a through-hole penetrating the insulating layer filled with plating, A through-hole conductor that connects between the conductor layers on the front and back sides of the insulating layer, a buildup layer that is laminated on the conductor layer, and an electronic component mounted on the outermost part of the buildup layer on the front side A circuit board having an electronic component mounting portion, wherein the through hole includes a first through hole extending in a direction intersecting at least one of the warp and the weft forming the glass cloth. The first through hole includes a first outer through hole arranged outside the electronic component mounting portion when viewed from the thickness direction of the circuit board.
本発明に係る回路基板の製造方法は、ガラスクロスを含む絶縁層を貫通する複数の貫通孔を形成することと、前記貫通孔にめっきを充填してスルーホール導体を形成することと、前記絶縁層の表側と裏側とに、前記スルーホール導体によって互いに導通接続される導体層を形成することと、前記導体層上にビルドアップ層を積層することと、表側の前記ビルドアップ層の最外部に、電子部品が実装される電子部品実装部を形成することと、を行う回路基板の製造方法であって、前記貫通孔を形成するにあたり、前記ガラスクロスを形成する縦糸及び横糸の少なくとも一方と交差する方向に延びる第1貫通孔を形成し、前記第1貫通孔を形成するにあたり、前記回路基板の厚み方向から見て前記電子部品実装部の外側に配置される第1外側貫通孔を形成する。 The method for manufacturing a circuit board according to the present invention includes forming a plurality of through holes penetrating an insulating layer including a glass cloth, filling the through holes with plating to form a through hole conductor, and Forming a conductive layer conductively connected to each other by the through-hole conductor on the front side and the back side of the layer, laminating a buildup layer on the conductor layer, and on the outermost side of the buildup layer on the front side A method of manufacturing a circuit board for forming an electronic component mounting portion on which an electronic component is mounted, and intersecting at least one of warp and weft forming the glass cloth in forming the through hole Forming a first through hole extending in the direction of the first through hole, and in forming the first through hole, a first outer through hole disposed outside the electronic component mounting portion when viewed from the thickness direction of the circuit board. To form.
[第1実施形態]
以下、本発明の第1実施形態を図1〜図10に基づいて説明する。本実施形態の回路基板10は、図1の平面図に示されているように、例えば、外縁部に沿った枠状の捨て領域R1を有し、その捨て領域R1の内側が正方形の複数の製品領域R2に区画されている。図2には、1つの製品領域R2が拡大して示され、その製品領域R2をA−A線に沿って切断した回路基板10の断面構造が図3に拡大して示されている。
[First Embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. As shown in the plan view of FIG. 1, the
図3に示すように、回路基板10は、コア基板11の表裏の両面にビルドアップ層20A,20Bを有している。コア基板11は、本発明の「絶縁層」に相当する絶縁性基材11Kの表側の面であるF面11Fと裏側の面であるS面11Sとに導体回路層12A,12Bを有する構造になっている。絶縁性基材11Kは、図4に示すように、補強材としてのガラスクロス70に絶縁性樹脂75を含浸、硬化させてなる。ガラスクロス70は、その配合形態や製造時に受ける圧力などによりコア基板11の平面方向にほぼ沿った方向で絶縁性樹脂75中に埋設されている。図5に示すように、ガラスクロス70は、ガラス繊維で構成される縦糸71Aと横糸71Bとを織って形成されている。ここで、コア基板11の平面形状は、略正方形状又は略長方形状になっていて(図2参照)、縦糸71Aはコア基板11の外形線の一辺である第1外形辺H1(図5参照)に沿って配置され、横糸71Bは第1外形辺H1と直交する第2外形辺H2(図5参照)に沿って配置されている。なお、縦糸71A及び横糸71Bの太さは、共に、100〜400μmになっていて、隣り合う縦糸71A,71A同士の間隔及び隣り合う横糸71B,71B同士の間隔は、共に、200〜600μmになっている。
As shown in FIG. 3, the
図3に示すように、コア基板11の表側の面であるF面11Fには、導体層11Vが形成され、その導体層11Vは、同一面内に配置されて互いに離間している導体回路層12Aと導体伝熱層13Aとからなる。また、コア基板11の裏側の面であるS面11Sにも、導体層11Wが形成され、その導体層11Wも、同一面内に配置されて互いに離間している導体回路層12Bと導体伝熱層13Bとからなる。さらに、コア基板11には、複数の導電用貫通孔14と複数の伝熱用貫通孔16(図3には、3つの伝熱用貫通孔16が示されている)が形成されている。
As shown in FIG. 3, a
導電用貫通孔14は、コア基板11の厚み方向から見て円形状をなすと共に、コア基板11のF面11F及びS面11Sの両面からそれぞれ穿孔されかつ奥側に向かって徐々に縮径したテーパー孔14A,14Bの小径側端部を互いに連通させた中間括れ形状をなしている。これに対し、伝熱用貫通孔16は、導電用貫通孔14と同一形状の複数の小貫通孔90を横並びに配置しかつ隣り合う小貫通孔90,90同士の一部を重複させて相互に連通させた構造になっている。詳細には、中間括れ形状の複数の小貫通孔90が横並びに配置されかつ隣り合う小貫通孔90,90における軸方向両端の大径部同士が連通されると共に、隣り合う小貫通孔90,90における軸方向中間の小径部同士の間にコア基板11を構成する絶縁部材が残されている。
The conductive through-
伝熱用貫通孔16は、ガラスクロス70の縦糸71A及び横糸71Bのうち少なくとも一方の糸と交差する方向に延びている。具体的には、図5に示すように、伝熱用貫通孔16は、ガラスクロス70の縦糸71A及び横糸71Bの両方に対して交差する方向(即ち、コア基板11の第1外形辺H1と第2外形辺H2の両方に対して斜めの方向)に延びている。また、コア基板11の厚み方向から見て、伝熱用貫通孔16の長手方向の長さは1600〜2200μmであって、伝熱用貫通孔16の短手方向(幅方向)の長さは60〜100μmになっている。このような伝熱用貫通孔16の配置により、ガラスクロス70の縦糸71Aと横糸71Bが伝熱用貫通孔16によって効率よく分断されている。なお、図5に示す例では、伝熱用貫通孔16が延びる方向と縦糸71Aが延びる方向のなす角が約45度になっているが、30〜60度であればよい。また、図5の例では、伝熱用貫通孔16として、コア基板11の第1外形辺H1に対して時計方向に約45度傾斜するものと、第1外形辺H1に対して反時計方向に約45度傾斜するものの2種類が示されているが、何れか一方のみであってもよい。なお、伝熱用貫通孔16が本発明の「第1貫通孔」に相当し、上述した導電用貫通孔14は本発明の「第2貫通孔」に相当する。
The heat transfer through
図3に示すように、各導電用貫通孔14内にはめっきが充填されて複数のスルーホール導電導体15がそれぞれ形成され、それらスルーホール導電導体15によってF面11Fの導体回路層12AとS面11Sの導体回路層12Bとの間が接続されている。また、各伝熱用貫通孔16内にもめっきが充填されてスルーホール伝熱導体17がそれぞれ形成され、それらスルーホール伝熱導体17によってF面11Fの導体伝熱層13Aと、S面11Sの導体伝熱層13Bとが接続されている。なお、スルーホール伝熱導体17が本発明の「第1スルーホール導体」に相当し、スルーホール導電導体15が本発明の「第2スルーホール導体」に相当する。また、導体伝熱層13A,13Bが本発明の「第1導体層」の相当し、導体回路層12A,12Bが本発明の「第2導体層」に相当する。
As shown in FIG. 3, each conductive through
コア基板11のF面11F側のビルドアップ層20Aは、導体層11V上に積層されるビルドアップ絶縁層21Aと、そのビルドアップ絶縁層21A上に積層されるビルドアップ導体層22Aとからなる。また、ビルドアップ導体層22A上には、ソルダーレジスト層23Aが積層されている。なお、ビルドアップ層20Aとソルダーレジスト層23Aとにより本発明の「ビルドアップ層」が構成されている。
The
ビルドアップ導体層22Aは、同一面内に配置されて互いに離間しているビルドアップ導体回路層22A1とビルドアップ導体伝熱層22A2とからなる。また、ビルドアップ絶縁層21Aには、複数の導電用ビアホール24Aと複数の伝熱用ビアホール26Aが形成されている。各導電用ビアホール24A及び各伝熱用ビアホール26Aは、共にコア基板11側に向かって徐々に縮径したテーパー状になっている。
The
各導電用ビアホール24A内にはめっきが充填されて複数のビア導電導体25Aがそれぞれ形成され、それらビア導電導体25Aによりビルドアップ導体回路層22A1と導体回路層12Aとの間が接続されている。また、各伝熱用ビアホール26A内にはめっきが充填されて複数のビア伝熱導体27Aがそれぞれ形成され、それらビア伝熱導体27Aによりビルドアップ導体伝熱層22A2と導体伝熱層13Aとの間が接続されている。
Each conductive via
ソルダーレジスト層23Aには、複数のパッド用孔が形成され、ビルドアップ導体層22Aの一部がパッド用孔に位置してパッド31Aになっている。なお、パッド用孔内に位置するビルドアップ導体回路層22A1が導電用パッド31A1となり、パッド用孔内に位置するビルドアップ導体伝熱層22A2が伝熱用パッド31A2になっている。導電用パッド31A1は、導電用ビア25Aを介して導体回路層12Aに接続されている。また、伝熱用パッド31A2は、伝熱用ビア27Aを介して導体伝熱層13Aに接続されている。
A plurality of pad holes are formed in the
コア基板11のS面11S側のビルドアップ層20Bは、上述したF面11F側のビルドアップ層20Aと同様の層構造をなしている。また、ビルドアップ層20Aと同様に、ビルドアップ層20B上には、ソルダーレジスト層23Bが積層されている。ソルダーレジスト層23Bには、複数のパッド用孔が形成され、ビルドアップ導体層22Bの一部がパッド用孔に位置してパッド31Bになっている。なお、図3,図5〜図9におけるS面11S側のビルドアップ層20Bの各部位には、それら各部位に相当するF面11F側のビルドアップ層20Aの各部位の符号中の「A」を「B」に変更した符号が付されている。
The build-
図2に示すように、回路基板10におけるF面10F(表側面)の複数のパッド31Aは、製品領域R2の外縁部に沿って2列に並べられた中パッド31AM群と、それら中パッド31AM群に囲まれた内側の領域に縦横複数列に並べられた小パッド31AS群とからなる。図10に示すように、小パッド31AS群は、本発明に係る電子部品実装部80Jを構成し、小パッド31AS群の上には、電子部品としてのCPU80が実装される。そして、CPU80と回路基板10とで第1パッケージ基板10Pが形成される。また、F面10Fの中パッド31AM群は、本発明に係る上側回路基板実装部82Jを構成し、中パッド31AM群の上には、CPU80よりも外形が大きく且つCPU80を覆うように配置される上側回路基板としての第2パッケージ基板82が実装される。
As shown in FIG. 2, the plurality of
図3に示すように、回路基板10のS面10S(表側面)の複数のパッド31Bは、中パッド31Mより大きい大パッド31BLになっていて、それら大パッド31BLのうち回路基板10のF面10F側の伝熱用パッド31A2の真下又は真下近傍の大パッド31BLが伝熱用パッド31B2をなし、それ以外の大パッド31BLは、導電用パッド31B1になっている。導電用パッド31B2は、ビア導電導体25Bを介して導体回路層12Bに接続されている。また、伝熱用パッド31B2は、ビア伝熱導体27Bを介して導体伝熱層13Bに接続されている。
As shown in FIG. 3, the plurality of
図3に示すように、上述した伝熱用貫通孔16には、電子部品実装部81Jの内側に配置される内側伝熱用貫通孔16Uと、電子部品実装部81Jの外側に配置される外側伝熱用貫通孔16Sと、が設けられている。外側伝熱用貫通孔16Sの数は、内側伝熱用貫通孔16Uの数よりも多くなっている。図2の例では、外側伝熱用貫通孔16Sが9個設けられていて、内側伝熱用貫通孔16Uが2個設けられている。なお、外側伝熱用貫通孔16Sが本発明の「第1外側貫通孔」に相当し、内側伝熱用貫通孔16Uが本発明の「第1内側貫通孔」に相当する。
As shown in FIG. 3, the heat transfer through
図3及び図10に示すように、スルーホール伝熱導体17のうち外側伝熱用貫通孔16S内に形成される外側スルーホール伝熱導体17Sは、上側回路基板実装部82Jを構成する中パッド31AMを介して第2パッケージ基板82に接続される。また、スルーホール伝熱導体17のうち内側伝熱用貫通孔16U内に形成される内側スルーホール伝熱導体17Uは、電子部品実装部80Jを構成する小パッド31ASを介してCPU80に接続される。
As shown in FIGS. 3 and 10, the outer through-hole
本実施形態の回路基板10は、以下のようにして製造される。
(1)図6(A)に示すように、絶縁性基材11Kの表裏の両面に、銅箔11Cがラミネートされている銅張積層板11Zが用意される。絶縁性基材11Kは、絶縁性樹脂75としてのエポキシ樹脂又はBT(ビスマレイミドトリアジン)樹脂とガラスクロス70とからなる(図4参照)。
The
(1) As shown to FIG. 6 (A), the copper clad laminated
(2)図6(B)に示すように、銅張積層板11Zに絶縁性基材11KのF面11F側から例えばCO2レーザが照射されて導電用貫通孔14(図3参照)を形成するための上述したテーパー孔14Aが穿孔されると共に、伝熱用貫通孔16(図3参照)を形成するために、テーパー孔14Aと同一形状のテーパー孔90Aが複数横並びに並べて穿孔される。その際、隣り合ったテーパー孔90A,90Aの大径部同士の一部が重ね合わせされて連通するようにテーパー孔90Aが配置される。
(2) As shown in FIG. 6B, for example, a CO2 laser is irradiated on the copper-clad
(3)図6(C)に示すように、銅張積層板11Zのうち前述したF面11F側のテーパー孔14Aの真裏となる位置にCO2レーザが照射されてテーパー孔14Bが穿孔され、テーパー孔14A,14Bから導電用貫通孔14が形成される。また、コア基板11におけるS面11Sのうち前述したF面11F側のテーパー孔90Aの真裏となる位置にCO2レーザが照射されてテーパー孔14Bと同一形状のテーパー孔90Bが穿孔され、テーパー孔90A,90Bから複数の小貫通孔90が形成されかつそれら複数の小貫通孔90から伝熱用貫通孔16が形成される。
(3) As shown in FIG. 6C, the
(4)無電解めっき処理が行われ、銅箔11C上と導電用貫通孔14及び伝熱用貫通孔16の内面とに無電解めっき膜(図示せず)が形成される。
(5)図6(D)に示すように、銅箔11C上の無電解めっき膜上に、所定パターンのめっきレジスト33が形成される。
(4) An electroless plating process is performed, and an electroless plating film (not shown) is formed on the
(5) As shown in FIG. 6D, a predetermined pattern of plating resist 33 is formed on the electroless plating film on the
(6)図7(A)に示すように、電解めっき処理が行われ、電解めっきが導電用貫通孔14内に充填されてスルーホール導電導体15が形成されると共に、電解めっきが伝熱用貫通孔16内に充填されてスルーホール伝熱導体17が形成され、さらには、コア基板11のF面11FとS面11Sの無電解めっき膜(図示せず)のうちめっきレジスト33から露出している部分の上に電解めっき膜34,34が形成される。
(6) As shown in FIG. 7 (A), electrolytic plating is performed, and electrolytic plating is filled in the conductive through
(7)めっきレジスト33が剥離されると共に、めっきレジスト33の下方の無電解めっき膜(図示せず)及び銅箔11Cが除去され、図7(B)に示すように、残された電解めっき膜34、無電解めっき膜及び銅箔11Cにより、絶縁性基材11KのF面11F上に導体回路層12Aと導体伝熱層13Aとが形成されると共に、絶縁性基材11KのS面11S上に導体回路層12Bと導体伝熱層13Bとが形成される。そして、コア基板11のF面11F上の導体回路層12AとS面11S上の導体回路層12Bとがスルーホール導電導体15によって接続され、コア基板11のF面11F上の導体伝熱層13AとS面11S上の導体伝熱層13Bとがスルーホール伝熱導体17によって接続された状態になる。これにより、コア基板11が得られる。
(7) The plating resist 33 is peeled off, and the electroless plating film (not shown) and the
(8)図7(C)に示すように、コア基板11のF面11F上の導体回路層12A及び導体伝熱層13Aからなる導体層11V上にビルドアップ絶縁層21Aとして無機フィラーを含有するプリプレグ(心材に無機フィラーを含有する樹脂を含浸してなるBステージの樹脂シート)が積層されると共に銅箔37が積層され、コア基板11のS面11S上の導体回路層12B及び導体伝熱層13Bからなる導体層11W上にビルドアップ絶縁層21Bとして無機フィラーを含有するプリプレグが積層されると共に銅箔37が積層され、加熱プレスされる。その際、コア基板11のF面11F側の導体回路層12A,12A同士及び導体回路層12Aと導体伝熱層13Aとの間がプリプレグにて埋められ、コア基板11のS面11S側でも同様に導体回路層12B,12B同士及び導体回路層12Bと導体伝熱層13Bとの間がプリプレグにて埋められる。なお、ビルドアップ絶縁層21A,21Bとしてプリプレグの代わりに心材を含まず且つ無機フィラーを含有する樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体回路層を形成することができる。
(8) As shown in FIG. 7C, an inorganic filler is contained as a build-up insulating
(9)図8(A)に示すように、コア基板11のF面11F側の銅箔37にCO2レーザが照射されて、銅箔37及びビルドアップ絶縁層21Aを貫通するテーパー状の導電用ビアホール24A及び伝熱用ビアホール26Aが形成されると共に、コア基板11のS面11S側の銅箔37にCO2レーザが照射されて、銅箔37及びビルドアップ絶縁層21Bを貫通するテーパー状の導電用ビアホール24B及び伝熱用ビアホール26Bが形成される。そして、過マンガン酸塩等の酸化剤でそれら導電用ビアホール24A,24B内及び伝熱用ビアホール26A,26B内が洗浄(デスミア処理)される。
(9) As shown in FIG. 8A, the
(10)無電解めっき処理が行われ、コア基板11の表裏の銅箔37,37上と導電用ビアホール24A,24B及び伝熱用ビアホール26A,26Bの内面とに無電解めっき膜(図示せず)が形成される。
(10) An electroless plating process is performed, and an electroless plating film (not shown) is formed on the copper foils 37, 37 on the front and back surfaces of the
(11)図8(B)に示すように、銅箔37上の無電解めっき膜上に、所定パターンのめっきレジスト40が形成される。
(11) As shown in FIG. 8B, a predetermined pattern of plating resist 40 is formed on the electroless plating film on the
(12)電解めっき処理が行われ、図8(C)に示すように、電解めっきが導電用ビアホール24A,24B内に充填されてビア導電導体25A,25Bが形成されると共に、電解めっきが伝熱用ビアホール26A,26B内に充填されてビア伝熱導体27A,27Bが形成され、さらには、コア基板11のF面11FとS面11Sの無電解めっき膜(図示せず)のうちめっきレジスト40から露出している部分に電解めっき膜39,39が形成される。
(12) The electrolytic plating process is performed, and as shown in FIG. 8C, the electrolytic plating is filled in the conductive via
(13)めっきレジスト40が5%NaOHで除去されると共に、めっきレジスト40の下方の無電解めっき膜(図示せず)及び銅箔37が除去され、図9(A)に示すように、残された電解めっき膜39、無電解めっき膜及び銅箔37により、コア基板11のF面11F側にビルドアップ導体回路層22A1とビルドアップ導体伝熱層22A2とからなるビルドアップ導体層22Aが形成されると共に、コア基板11のS面11S側にビルドアップ導体回路層22B1とビルドアップ導体伝熱層22B2とからなるビルドアップ導電層22Bが形成される。そして、ビルドアップ導体回路層22A1,22B1と導体回路層12A,12Bとが、ビア導電導体25A,25Bによって接続され、ビルドアップ導体伝熱層22A2,22B2と導体伝熱層13A,13Bとが、ビア伝熱導体27A,27Bによって接続された状態になる。
(13) The plating resist 40 is removed with 5% NaOH, and the electroless plating film (not shown) and the
(14)図9(B)に示すように、ビルドアップ導体層22A,22B上にソルダーレジスト層23A,23Bが積層される。
(14) As shown in FIG. 9B, solder resist
(15)図9(C)に示すように、ソルダーレジスト層23A,23Bの所定箇所にテーパー状のパッド用孔が形成されてビルドアップ導体層22A,22Bの一部がパッド31A,31Bになる。このとき、ビルドアップ導体回路層22A1,22B1の一部がソルダーレジスト層23A,23Bから露出して上記した導電用パッド31A1,31B1になると共に、ビルドアップ導体層22A,22Bにおけるビルドアップ導体伝熱層22A2,22B2の一部がソルダーレジスト層23A,23Bから露出して上記した伝熱用パッド31A2,31B2になる。
(15) As shown in FIG. 9C, tapered pad holes are formed at predetermined locations of the solder resist
(15)図3に示すように、パッド31A,31B(導電用パッド31A1,31B1及び伝熱用パッド31A2,31B2)上に、ニッケル層、金層が順に積層されて金属膜41が形成される。以上で回路基板10が完成する。なお、金属膜41の形成の代わりに、OSP(プリフラックス)による表面処理が行われても良い。
(15) As shown in FIG. 3, a nickel layer and a gold layer are sequentially laminated on the
本実施形態の回路基板10の構造及び製造方法に関する説明は以上である。次に回路基板10の作用効果を、回路基板10の使用例と共に説明する。本実施形態の回路基板10は、例えば、以下のようにして使用される。即ち、図10に示すように、回路基板10の有する大パッド31BL、中パッド31AM、小パッド31AS上に、それら各パッド31BL,31AM,31ASの大きさに合った大、中、小の半田バンプ79A,79B,79Cが形成される。そして、例えば、回路基板10のF面10Fの小パッド31AS群と同様に配置されたパッド群を下面に有するCPU80が、各製品領域R2の小半田バンプ79C群上に搭載されて半田付けされて、第1パッケージ基板10Pが形成される。このときCPU80が有する例えばグランド用のパッドが回路基板10における伝熱用パッド31A2と半田付けされる。
This completes the description of the structure and manufacturing method of the
次いで、メモリ81を回路基板82のF面82Fに実装してなる第2パッケージ基板82Pが、CPU80の上方から第1パッケージ基板10P上に配されて、その第2パッケージ基板82Pにおける回路基板82のS面82Sに備えるパッド(図示しない)に第1パッケージ基板10Pにおける回路基板10の中半田バンプ79Bが半田付けされてPoP83(Package on Package83)が形成される。なお、PoP83における回路基板10,82の間には図示しない樹脂が充填される。
Next, a second package substrate 82P formed by mounting the
次いで、PoP83がマザーボード84上に配されて、そのマザーボード84が有するパッド群にPoP83における回路基板10の大半田バンプ79Aが半田付けされる。このとき、マザーボード84が有する例えばグランド用のパッドが回路基板10における伝熱用パッド31B2と半田付けされる。なお、CPU80及びマザーボード84が放熱専用のパッドを有している場合には、それら放熱専用のパッドと回路基板10の伝熱用パッド31A2,31B2とが半田付けされてもよい。
Next, the
さて、CPU80が稼働され、発熱すると、その熱は、CPU80が実装されている回路基板10のビルドアップ導体伝熱層22A2,22B2、ビア伝熱導体27A,27B、コア基板11上の導体伝熱層13A,13B及びスルーホール伝熱導体17を通して回路基板10の反対側のマザーボード84へと放熱される。
When the
ここで、回路基板10のコア基板11には、ガラスクロス70(図4及び図5参照)が含まれているため、コア基板11の温度が昇降したときに、ガラスクロス70と絶縁性樹脂75との熱膨張率の相違に起因するコア基板11の反りが問題となり得る。特に、回路基板10の外縁寄り部分では、コア基板11の反りの影響が大きくなるため、CPU80と回路基板10との接続不良や第2パッケージ基板82Pと回路基板10との接続不良も問題となり得る。しかしながら、本実施形態の回路基板10では、スルーホール伝熱導体17を形成するための伝熱用貫通孔16が、コア基板11に含まれるガラスクロス70の縦糸71Aと横糸71Nとを伝熱用貫通孔16で分断することが可能となり、コア基板11の反りを抑えることが可能となる。しかも、伝熱用貫通孔16のうち電子部品実装部80Jの外側に配置される外側伝熱用貫通孔16Sの数が、電子部品実装部80Jの内側に配置される内側伝熱用貫通孔16Uの数よりも多くなっているので、回路基板10の外縁寄り部分でのコア基板11の反りを小さくすることが可能となり、CPU80と回路基板10との接続不良及び第2パッケージ基板82Pと回路基板10との接続不良を改善することが可能となる。
Here, since the
また、スルーホール伝熱導体17は、コア基板11を貫通する伝熱用貫通孔16にめっきを充填してなるので、コア基板11の表裏の導体回路層12A,12B同士の間を接続するスルーホール導電導体15と同一のめっき工程で形成することができる。さらに、スルーホール伝熱導体17が収まっている伝熱用貫通孔16は、スルーホール導電導体15が収まっている導電用貫通孔14と同一形状の複数の小貫通孔90を横並びに配置しかつ隣り合う小貫通孔90同士の一部を重複させて相互に連通させた構造になっているので、導電用貫通孔14と伝熱用貫通孔16とを同一工程で形成することができる。また、伝熱用貫通孔16は、中間括れ形状の複数の小貫通孔90を横並びに配置しかつ隣り合う小貫通孔90の大径部同士を連通させて小径部同士の間にはコア基板11が残されているので、伝熱用貫通孔16内のめっきで構成されたスルーホール伝熱導体17とコア基板11との接触面積が広くなり、コア基板11の熱をスルーホール伝熱導体17へと効率よく排熱して、コア基板11の反りを抑えることが可能となる。
Further, since the through-hole
[第2実施形態]
以下、本発明の第2実施形態を図11に基づいて説明する。図11に示すように、本実施形態の回路基板10Vでは、ビルドアップ層20A,20Bが、複数のビルドアップ絶縁層21A,21Bと、複数のビルドアップ導体層22A,22Bとで構成されている。コア基板11の厚み方向と隣り合うビルドアップ導体回路層22A1,22A1同士は、それらビルドアップ導体回路層22A1,22A1の間に配置されるビルドアップ絶縁層21Aを貫通するビア導電導体25Aにより接続されている。また、コア基板11の厚み方向で隣り合うビルドアップ導体伝熱層22A2,22A2同士は、それらビルドアップ導体伝熱層22A2,22A2の間に配置されるビルドアップ絶縁層21Aを貫通するビア伝熱導体27Aにより接続されている。複数のビルドアップ絶縁層21Aに形成される複数のビア伝熱導体27Aは、コア基板11の厚み方向で直線状に配置されて伝熱用スタックビア27SAを構成している。
[Second Embodiment]
Hereinafter, a second embodiment of the present invention will be described with reference to FIG. As shown in FIG. 11, in the
コア基板11のS面11S側のビルドアップ層20Bは、上述したF面11F側のビルドアップ層20Aと同様の層構造をなしている。なお、図11におけるS面11S側のビルドアップ層20Bの各部位には、それら各部位に相当するF面11F側のビルドアップ層20Aの各部位の符号中の「A」を「B」に変更した符号が付されている。
The build-
回路基板10Vのその他の構成については、上記第1実施形態の回路基板10と同様になっているので説明を省略する。回路基板10Vは、上記第1実施形態の回路基板10の製造方法において、ビルドアップ層20A,20Bの形成工程(図7(C)〜図9(A)に示す工程)が繰り返されることにより製造される。本実施形態の回路基板10Vによれば、上記第1実施形態と同様の効果を奏することが可能となる。また、回路基板10Vでは、スルーホール伝熱導体17に接続される複数のビア伝熱導体27A,27Bが伝熱用スタックビア27SA,27SBを形成しているので、コア基板11の厚み方向での伝熱を効率よく行うことが可能となる。
Since other configurations of the
[第3実施形態]
以下、本発明の第3実施形態を図12〜図13に基づいて説明する。本実施形態の回路基板10Wは、上記第1実施形態の回路基板10を変形したものであり、F面10Fに、小パッド31AS群のみを備え、中パッド31AM群(上記第1実施形態の図2及び図3を参照)を備えていない。小パッド31AS群は、回路基板10のF面10Fの中央部に配置されている。また、回路基板10WのS面10Sには、上記第1実施形態と同様の大パッド31BL群が備えられている。
[Third Embodiment]
Hereinafter, a third embodiment of the present invention will be described with reference to FIGS. The
スルーホール伝熱導体17は、小パッド31AS群の真下位置だけでなく、小パッド31AS群より外側部分の真下位置にも配置されている。即ち、スルーホール伝熱導体17は、回路基板10Wの厚み方向からみたときに電子部品実装部80Jの外側にも配置されている。電子部品実装部80Jの内側に配置されている内側スルーホール伝熱導体17Uは、F面10Fの小パッド31ASとS面10Sの大パッド31BLとに接続されている。また、電子部品実装部80Jの外側に配置されている外側スルーホール伝熱導体17Sは、S面10Sの大パッド31BLに接続されている。
The through-hole
回路基板10Wのその他の構成については、上記第1実施形態の回路基板10と同様になっているので、同一符号を付すことで説明を省略する。本実施形態の回路基板10Wによれば、上記第1実施形態の回路基板10と同様の効果を奏することが可能となる。
Since the other configuration of the
図13には、本実施形態の回路基板10Wの使用例が示されている。同図に示すように、回路基板10Wが有する大パッド31BLと小パッド31ASの上には、それら各パッド31BL,31ASの大きさに合った大、小の半田バンプ79A,79Cが形成される。そして、例えば、回路基板10WのF面10Fの小パッド31AS群と同様に配置されたパッド群を下面に有する実装部品80Wが、各製品領域R2の小半田バンプ79C群上に搭載されて半田付けされる。このとき実装部品80Wが有する例えばグランド用のパッドが回路基板10Wにおける伝熱用パッド31Aと半田付けされる。
FIG. 13 shows a usage example of the
次いで、回路基板10Wがマザーボード84上に配されて、そのマザーボード84が有するパッド群に回路基板10Wの大半田バンプ79Aが半田付けされる。このとき、マザーボード84が有する例えばグランド用のパッドが回路基板10における伝熱用パッド31Bと半田付けされる。なお、実装部品80W及びマザーボード84が放熱専用のパッドを有している場合には、それら放熱専用のパッドと回路基板10の伝熱用パッド31AS,31BLとが半田付けされてもよい。
Next, the
[第4実施形態]
以下、本発明の第4実施形態を図14〜図16に基づいて説明する。本実施形態の回路基板10Xは、上記第1実施形態の回路基板10を変形したものであり、回路基板10とは、伝熱用貫通孔16及びスルーホール伝熱導体17の配置が異なっている。具体的には、図16(A)及び図16(B)に示すように、回路基板10Xは、スルーホール伝熱導体17として、互いに直交する第1スルーホール伝熱導体171及び第2スルーホール伝熱導体172を有している。また、回路基板10Xは、伝熱用貫通孔16として、互いに直交する第1伝熱用貫通孔161及び第2伝熱用貫通孔162を有している。なお、第1伝熱用貫通孔161と第2伝熱用貫通孔162には、それぞれ、回路基板10の厚み方向から見て電子部品実装部80Jの外側に配置される第1外側伝熱用貫通孔161Sと第2伝熱用貫通孔162Sが含まれる(図15参照)。
[Fourth Embodiment]
Hereinafter, a fourth embodiment of the present invention will be described with reference to FIGS. The
第1スルーホール伝熱導体171は、第1伝熱用貫通孔161にめっきが充填されて形成され、第2スルーホール伝熱導体172は、第2伝熱用貫通孔162にめっきが充填されて形成されている。従って、電子部品実装部80Jの外側に配置される外側スルーホール伝熱導体17Sには、第1外側伝熱用貫通孔161S内に形成される第1外側スルーホール伝熱導体171Sと、第2外側伝熱用貫通孔162S内に形成される第2外側スルーホール伝熱導体172Sとが含まれている(図15参照)。なお、第1伝熱用貫通孔161は、コア基板11の第1外形辺H1と平行に延びる形状になっていて、第2伝熱用貫通孔162は、コア基板11の第2外形辺H2と平行に延びる形状になっている(図16参照)。
The first through-hole
回路基板10Xのその他の構成については、上記第1実施形態の回路基板10と同様になっているので、同一符号を付すことで説明を省略する。本実施形態の回路基板10Xによっても、上記第1実施形態の回路基板10と同様の効果を奏することが可能となる。
Since other configurations of the
[第5実施形態]
以下、本発明の第5実施形態を図17〜図18に基づいて説明する。本実施形態の回路基板10Yは、上記第1実施形態の回路基板10を変形したものであり、回路基板10とは、伝熱用貫通孔16及びスルーホール伝熱導体17の配置が異なっている。具体的には、図17に示すように、スルーホール伝熱導体17のうち電子部品実装部80Jの外側に配置される外側スルーホール伝熱導体17Sは、回路基板10Yの厚み方向からみたときに、パッド31Aを避けた位置に配置されている。図18に示すように、外側スルーホール伝熱導体17Sにより互いに接続される導体伝熱層13A,13Bは、ビルドアップ導体伝熱層22A2,22B2には接続されていない。なお、外側スルーホール伝熱導体17Sは、上記第1実施形態と同様に、コア基板11の第1外形辺H1と第2外形辺H2の両方に対して斜めになっていて、ガラスクロスの縦糸71A及び横糸71Bと交差する方向に延びて、それら縦糸71A及び横糸71Bの両方を分断している(上記第1実施形態の図5を参照)。
[Fifth Embodiment]
Hereinafter, a fifth embodiment of the present invention will be described with reference to FIGS. The
回路基板10Yのその他の構成については、上記第1実施形態の回路基板10と同様になっているので、同一符号を付すことで説明を省略する。本実施形態の回路基板10Yによっても、上記第1実施形態の回路基板10と同様の効果を奏することが可能となる。また、回路基板10Yでは、導体回路層12A,12Bを接続する複数のスルーホール導電導体15の間のスペースに外側スルーホール伝熱導体17Sを形成されているので、回路基板10Y内のスペースを有効に活用してガラスクロス70の縦糸71及び横糸71Bを分断することが可能となる。
Since the other configuration of the
[他の実施形態]
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
[Other Embodiments]
The present invention is not limited to the above-described embodiment. For example, the embodiments described below are also included in the technical scope of the present invention, and various modifications are possible within the scope of the invention other than the following. It can be changed and implemented.
(1)上記第1、第5実施形態の回路基板10,10Yにおいて、第1外形辺H1又は第2外形辺H2と平行に延びる伝熱用貫通孔16が含まれていてもよい。
(1) The
(2)上記第4実施形態の回路基板10Xにおいて、第1外形辺H1と第2外形辺H2の両方に対して斜めに延びる伝熱用貫通孔16が含まれていてもよい。
(2) The
(3)上記第5実施形態の回路基板10Yにおいて、パッド31Aの直下に配置される外側スルーホール伝熱導体17S(外側伝熱用貫通孔16S)が含まれていてもよい。
(3) The
(4)上記第2実施形態の回路基板10Vにおいて、図19に示すように、伝熱用貫通孔16が、コア基板11とビルドアップ絶縁層21A,21Bとを貫通してもよい。
(4) In the
(5)図20に示すように、コア基板11には、図4で示したガラスクロス70よりも薄いガラスクロス70が複数枚用いられてもよい。
(5) As shown in FIG. 20, a plurality of
10,10V,10W,10X,10Y 回路基板
11 コア基板
12A,12B 導体回路層(第2導体層)
13A,13B 導体伝熱層(第1導体層)
14 導電用貫通孔(第2貫通孔)
15 スルーホール導電導体(第2スルーホール導体)
16 伝熱用貫通孔(第1貫通孔)
16S 外側伝熱用貫通孔(第1外側貫通孔)
16U 内側伝熱用貫通孔(第1内側貫通孔)
17 スルーホール伝熱導体(第1スルーホール導体)
17S 外側スルーホール伝熱導体
17U 内側スルーホール伝熱導体
20A,20B ビルドアップ層
80J 電子部品実装部
10, 10V, 10W, 10X,
13A, 13B Conductor heat transfer layer (first conductor layer)
14 Conductive through hole (second through hole)
15 Through-hole conductive conductor (second through-hole conductor)
16 Through hole for heat transfer (first through hole)
16S outer heat transfer through hole (first outer through hole)
16U inner heat transfer through hole (first inner through hole)
17 Through-hole heat transfer conductor (first through-hole conductor)
17S Outer through-hole
Claims (13)
前記絶縁層の表側と裏側の両方に形成される導体層と、
前記絶縁層を貫通する貫通孔にめっきを充填してなり、前記絶縁層の表裏の前記導体層同士の間を接続するスルーホール導体と、
前記導体層上に積層されるビルドアップ層と、
表側の前記ビルドアップ層の最外部に設けられて、電子部品が実装される電子部品実装部と、を有する回路基板であって、
前記貫通孔には、前記ガラスクロスを形成する縦糸及び横糸のうち少なくとも一方の糸と交差する方向に延びる第1貫通孔が含まれ、
前記第1貫通孔には、前記回路基板の厚み方向から見たときに前記電子部品実装部の外側に配置される第1外側貫通孔が含まれる。 An insulating layer including glass cloth;
A conductor layer formed on both the front side and the back side of the insulating layer;
A through-hole conductor formed by filling a through hole penetrating the insulating layer, and connecting between the conductor layers on the front and back of the insulating layer;
A buildup layer laminated on the conductor layer;
An electronic component mounting portion provided on the outermost side of the build-up layer on the front side, on which an electronic component is mounted,
The through-hole includes a first through-hole extending in a direction intersecting at least one of the warp and weft forming the glass cloth,
The first through hole includes a first outer through hole disposed outside the electronic component mounting portion when viewed from the thickness direction of the circuit board.
前記第1貫通孔には、前記外側貫通孔とは別に、前記回路基板の厚み方向から見たときに前記電子部品実装部の内側に配置される第1内側貫通孔が含まれ、
前記第1外側貫通孔の数が前記第1内側貫通孔の数よりも多い。 The circuit board according to claim 1,
In addition to the outer through hole, the first through hole includes a first inner through hole arranged inside the electronic component mounting portion when viewed from the thickness direction of the circuit board.
The number of the first outer through holes is larger than the number of the first inner through holes.
表側の前記ビルドアップ層の最外部に、前記電子部品実装部の外側に位置して、前記電子部品より外形が大きく且つ前記電子部品を覆うように配置される上側回路基板が実装される上側回路基板部品実装部が設けられ、
前記第1内側貫通孔に形成される前記スルーホール導体が前記電子部品実装部に接続されると共に、前記第1外側貫通孔に形成される前記スルーホール導体が前記上側回路基板実装部に接続されている。 The circuit board according to claim 2,
An upper circuit on which an upper circuit board is mounted on the outermost part of the build-up layer on the front side, outside the electronic component mounting portion, and having an outer shape larger than the electronic component and arranged to cover the electronic component Board component mounting part is provided,
The through-hole conductor formed in the first inner through hole is connected to the electronic component mounting portion, and the through-hole conductor formed in the first outer through hole is connected to the upper circuit board mounting portion. ing.
前記電子部品実装部に設けられて、前記導体層に重ねて配置されるパッドと、
表側の前記ビルドアップ層を貫通して、前記パッドと前記導体層とを接続するスタックビアと、を有する。 The circuit board according to claim 2 or 3,
A pad provided on the electronic component mounting portion and disposed on the conductor layer;
And a stack via that penetrates the build-up layer on the front side and connects the pad and the conductor layer.
前記第1外側貫通孔は、前記縦糸及び前記横糸の両方と交差する方向に延びる形状になっている。 A circuit board according to any one of claims 1 to 4,
The first outer through hole has a shape extending in a direction intersecting with both the warp and the weft.
前記絶縁層は、平面視長方形状又は平面視正方形状に形成され、
前記縦糸又は前記横糸は、前記絶縁層の厚み方向から見て前記絶縁層の外形の一辺である第1外形辺に沿って延び、
前記第1外側貫通孔は、前記第1外形辺に対して斜めに延びている。 The circuit board according to claim 5,
The insulating layer is formed in a rectangular shape in plan view or a square shape in plan view,
The warp yarn or the weft yarn extends along a first outer edge that is one side of the outer shape of the insulating layer when viewed from the thickness direction of the insulating layer,
The first outer through hole extends obliquely with respect to the first outer side.
前記第1外側貫通孔には、前記絶縁層の厚み方向から見たときに第1方向に沿って延びる前記第1外側貫通孔と、前記第1方向と直交する方向に沿って延びる前記第1外側貫通孔の少なくとも2種類が設けられている。 A circuit board according to any one of claims 1 to 4,
The first outer through-hole includes the first outer through-hole extending along the first direction when viewed from the thickness direction of the insulating layer, and the first extending along a direction orthogonal to the first direction. At least two types of outer through holes are provided.
前記貫通孔には、前記第1貫通孔とは別に、円形状の第2貫通孔が含まれ、
前記導体層には、前記第1貫通孔にめっきを充填してなる第1スルーホール導体により接続される第1導体層と、前記第1導体層と同一面内に配置され且つ前記第2貫通孔にめっきを充填してなる第2スルーホール導体により接続される第2導体層と、が含まれ、
前記第1貫通孔は、前記第2貫通孔と同一形状の複数の小貫通孔を横並びに配置しかつ隣り合う小貫通孔同士の一部が重複している構造になっている。 A circuit board according to any one of claims 1 to 7,
In addition to the first through hole, the through hole includes a circular second through hole,
The conductor layer has a first conductor layer connected by a first through-hole conductor formed by filling the first through hole with plating, and is disposed in the same plane as the first conductor layer and the second through-hole. And a second conductor layer connected by a second through-hole conductor formed by filling a hole with plating,
The first through-hole has a structure in which a plurality of small through-holes having the same shape as the second through-hole are arranged side by side and adjacent small through-holes partially overlap each other.
前記第2貫通孔は、前記絶縁層の表側と裏側とからそれぞれ穿孔したテーパー孔が重複してなる連結部を有し、該連結部で孔の径が最小になる。 The circuit board according to claim 8,
The second through hole has a connecting portion formed by overlapping tapered holes drilled from the front side and the back side of the insulating layer, and the diameter of the hole is minimized at the connecting portion.
前記外側貫通孔は、前記導電用貫通孔と同一形状の複数の小貫通孔が横並びに配置されかつ隣り合う前記小貫通孔における軸方向両端の大径部同士の一部が重複されると共に、隣り合う前記小貫通孔の前記連結部の間に前記絶縁層が残されている構造になっている。 The circuit board according to claim 9,
In the outer through hole, a plurality of small through holes having the same shape as the conductive through hole are arranged side by side, and a part of the large diameter portions at both ends in the axial direction in the adjacent small through holes are overlapped, The insulating layer is left between the connecting portions of the adjacent small through holes.
前記貫通孔にめっきを充填してスルーホール導体を形成することと、
前記絶縁層の表側と裏側とに、前記スルーホール導体によって互いに導通接続される導体層を形成することと、
前記導体層上にビルドアップ層を積層することと、
表側の前記ビルドアップ層の最外部に、電子部品が実装される電子部品実装部を形成することと、を行う回路基板の製造方法であって、
前記貫通孔を形成するにあたり、前記ガラスクロスを形成する縦糸及び横糸の少なくとも一方と交差する方向に延びる第1貫通孔を形成し、
前記第1貫通孔を形成するにあたり、前記回路基板の厚み方向から見て前記電子部品実装部の外側に配置される第1外側貫通孔を形成する。 Forming a plurality of through holes penetrating an insulating layer including a glass cloth;
Filling the through hole with plating to form a through hole conductor;
Forming a conductive layer electrically connected to each other by the through-hole conductor on the front side and the back side of the insulating layer;
Laminating a build-up layer on the conductor layer;
Forming an electronic component mounting part on which an electronic component is mounted on the outermost part of the build-up layer on the front side, and a method of manufacturing a circuit board,
In forming the through hole, a first through hole extending in a direction intersecting at least one of the warp and the weft forming the glass cloth is formed,
In forming the first through hole, a first outer through hole is formed which is disposed outside the electronic component mounting portion when viewed from the thickness direction of the circuit board.
前記第1貫通孔を形成するにあたり、前記回路基板の厚み方向から見て前記電子部品実装部の内側に配置され第1内側貫通孔を形成し、
前記第1外側貫通孔の数を前記第1内側貫通孔の数よりも多くする。 It is a manufacturing method of the circuit board according to claim 11,
In forming the first through hole, the first inner through hole is formed inside the electronic component mounting portion when viewed from the thickness direction of the circuit board,
The number of the first outer through holes is made larger than the number of the first inner through holes.
前記貫通孔を形成するにあたり、前記第1貫通孔とは別に、円形状の第2貫通孔を形成し、
前記スルーホール導体を形成するにあたり、前記第1貫通孔にめっきを充填して第1スルーホール導体を形成すると共に、前記第2貫通孔にめっきを充填して第2スルーホール導体を形成し、
前記導体層を形成するにあたり、前記第1スルーホール導体によって接続される第1導体層と、前記第1導体層と同一面内に配置され且つ前記第2スルーホール導体によって接続される第2導体層と、を形成することを含み、
前記第1スルーホール導体の形成と前記第2スルーホール導体の形成を同一のめっき工程で行う。 A method of manufacturing a circuit board according to claim 11 or 12,
In forming the through hole, a circular second through hole is formed separately from the first through hole,
In forming the through hole conductor, the first through hole is filled with plating to form a first through hole conductor, and the second through hole is filled with plating to form a second through hole conductor,
In forming the conductor layer, a first conductor layer connected by the first through-hole conductor and a second conductor disposed in the same plane as the first conductor layer and connected by the second through-hole conductor Forming a layer, and
The formation of the first through-hole conductor and the formation of the second through-hole conductor are performed in the same plating process.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015166898A JP2017045846A (en) | 2015-08-26 | 2015-08-26 | Circuit board and method of manufacturing circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015166898A JP2017045846A (en) | 2015-08-26 | 2015-08-26 | Circuit board and method of manufacturing circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017045846A true JP2017045846A (en) | 2017-03-02 |
Family
ID=58210076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015166898A Pending JP2017045846A (en) | 2015-08-26 | 2015-08-26 | Circuit board and method of manufacturing circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017045846A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111354683A (en) * | 2018-12-21 | 2020-06-30 | 深南电路股份有限公司 | Chip substrate and manufacturing method thereof, packaged chip and packaging method thereof |
CN114885524A (en) * | 2022-05-11 | 2022-08-09 | 梅州市志浩电子科技有限公司 | Manufacturing method of dense copper slurry hole circuit board and circuit board |
-
2015
- 2015-08-26 JP JP2015166898A patent/JP2017045846A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111354683A (en) * | 2018-12-21 | 2020-06-30 | 深南电路股份有限公司 | Chip substrate and manufacturing method thereof, packaged chip and packaging method thereof |
CN114885524A (en) * | 2022-05-11 | 2022-08-09 | 梅州市志浩电子科技有限公司 | Manufacturing method of dense copper slurry hole circuit board and circuit board |
CN114885524B (en) * | 2022-05-11 | 2024-05-07 | 梅州市志浩电子科技有限公司 | Manufacturing method of dense copper paste hole circuit board and circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102845141B (en) | Circuit board and manufacturing method therefor | |
US10090238B2 (en) | Wiring substrate and method for manufacturing the same | |
US8772646B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2016025143A (en) | Circuit board and manufacturing method of the same | |
KR101933311B1 (en) | Wiring board and method for manufacturing therefor | |
JP2014236188A (en) | Wiring board and manufacturing method therefor | |
JP2014127701A (en) | Wiring board and method of manufacturing the same | |
JP2015211204A (en) | Circuit board and manufacturing method thereof | |
JP2016096297A (en) | Metal block built-in wiring board and method of manufacturing the same | |
KR101431981B1 (en) | Printed wiring board | |
JP2018018936A (en) | Wiring board | |
JP2009246357A (en) | Multilayer wiring board and its production process | |
JP2016149475A (en) | Circuit board and method of manufacturing same | |
JP2016015432A (en) | Circuit board and method of manufacturing the same | |
JP2014072324A (en) | Printed wiring board and manufacturing method therefor | |
JP2016171119A (en) | Circuit board and method of manufacturing the same | |
JP2014049578A (en) | Wiring board and manufacturing method of wiring board | |
JP2014045071A (en) | Printed wiring board and manufacturing method of the same | |
JP2017045846A (en) | Circuit board and method of manufacturing circuit board | |
JP2017045844A (en) | Circuit board and method of manufacturing circuit board | |
JP2017045845A (en) | Circuit board and method of manufacturing circuit board | |
JP4961180B2 (en) | Printed wiring board | |
JP2017069474A (en) | Circuit board and manufacturing method therefor | |
JP2013080823A (en) | Printed wiring board and manufacturing method of the same | |
JP5223973B1 (en) | Printed wiring board and printed wiring board manufacturing method |