JP2017045846A - Circuit board and method of manufacturing circuit board - Google Patents

Circuit board and method of manufacturing circuit board Download PDF

Info

Publication number
JP2017045846A
JP2017045846A JP2015166898A JP2015166898A JP2017045846A JP 2017045846 A JP2017045846 A JP 2017045846A JP 2015166898 A JP2015166898 A JP 2015166898A JP 2015166898 A JP2015166898 A JP 2015166898A JP 2017045846 A JP2017045846 A JP 2017045846A
Authority
JP
Japan
Prior art keywords
hole
conductor
circuit board
layer
heat transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015166898A
Other languages
Japanese (ja)
Inventor
智一 渡邊
Tomokazu Watanabe
智一 渡邊
浅野 浩二
Koji Asano
浩二 浅野
孔太郎 高木
Kotaro Takagi
孔太郎 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2015166898A priority Critical patent/JP2017045846A/en
Publication of JP2017045846A publication Critical patent/JP2017045846A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a circuit board capable of suppressing warpage of a core substrate including a glass cloth, and a method of manufacturing the same.SOLUTION: A circuit board 10 of the present invention includes: a core substrate 11 including a glass cloth 70; conductor heat transfer layers 13A and 13B formed on both front and rear sides of the core substrate 11 respectively; through hole heat transfer conductors 17 which are formed by filling heat-transferring through holes 16 penetrating the core substrate 11 with plating and connect the conductor heat transfer layers 13A and 13B to each other; build-up layers 20A and 20B laminated on the conductor heat transfer layers 13A and 13B; and an electronic component mounting part 80J which is provided at the outermost part of the build-up layer 20A on the front side and on which an electronic component 80 is mounted. The heat-transferring through holes 16 include outside heat-transferring through holes 16S which are arranged outside the electronic component mounting part 80J when viewed from the thickness direction of the circuit board 10 and extend in a direction intersecting warp 71A and weft 71B forming the glass cloth 70.SELECTED DRAWING: Figure 2

Description

本発明は、ガラスクロスを含む絶縁層を有する回路基板及びその製造方法に関する。   The present invention relates to a circuit board having an insulating layer containing glass cloth and a method for manufacturing the circuit board.

従来、この種の回路基板として、コア基板の絶縁性基材に縦糸と横糸とを織って形成されるガラスクロスを含むものが知られている(例えば、特許文献1参照)。   Conventionally, as this type of circuit board, one including a glass cloth formed by weaving warp yarns and weft yarns on an insulating base material of a core substrate is known (for example, see Patent Document 1).

特開2012−69926号公報(段落[0010])JP2012-69926A (paragraph [0010])

しかしながら、上述した従来の回路基板では、コア基板の温度が昇降したときに、コア基板が反りやすいという問題が考えられる。   However, in the conventional circuit board described above, there is a problem that the core board tends to warp when the temperature of the core board rises and falls.

本発明は、上記事情に鑑みてなされたもので、ガラスクロスを含むコア基板の反りを抑制可能な回路基板及びその製造方法の提供を目的とする。   This invention is made | formed in view of the said situation, and aims at provision of the circuit board which can suppress the curvature of the core board containing a glass cloth, and its manufacturing method.

本発明に係る回路基板は、ガラスクロスを含む絶縁層と、前記絶縁層の表側と裏側の両方に形成される導体層と、前記絶縁層を貫通する貫通孔にめっきを充填してなり、前記絶縁層の表裏の前記導体層同士の間を接続するスルーホール導体と、前記導体層上に積層されるビルドアップ層と、表側の前記ビルドアップ層の最外部に設けられて、電子部品が実装される電子部品実装部と、を有する回路基板であって、前記貫通孔には、前記ガラスクロスを形成する縦糸及び横糸のうち少なくとも一方の糸と交差する方向に延びる第1貫通孔が含まれ、前記第1貫通孔には、前記回路基板の厚み方向から見たときに前記電子部品実装部の外側に配置される第1外側貫通孔が含まれる。   A circuit board according to the present invention comprises an insulating layer containing glass cloth, a conductor layer formed on both the front side and the back side of the insulating layer, and a through-hole penetrating the insulating layer filled with plating, A through-hole conductor that connects between the conductor layers on the front and back sides of the insulating layer, a buildup layer that is laminated on the conductor layer, and an electronic component mounted on the outermost part of the buildup layer on the front side A circuit board having an electronic component mounting portion, wherein the through hole includes a first through hole extending in a direction intersecting at least one of the warp and the weft forming the glass cloth. The first through hole includes a first outer through hole arranged outside the electronic component mounting portion when viewed from the thickness direction of the circuit board.

本発明に係る回路基板の製造方法は、ガラスクロスを含む絶縁層を貫通する複数の貫通孔を形成することと、前記貫通孔にめっきを充填してスルーホール導体を形成することと、前記絶縁層の表側と裏側とに、前記スルーホール導体によって互いに導通接続される導体層を形成することと、前記導体層上にビルドアップ層を積層することと、表側の前記ビルドアップ層の最外部に、電子部品が実装される電子部品実装部を形成することと、を行う回路基板の製造方法であって、前記貫通孔を形成するにあたり、前記ガラスクロスを形成する縦糸及び横糸の少なくとも一方と交差する方向に延びる第1貫通孔を形成し、前記第1貫通孔を形成するにあたり、前記回路基板の厚み方向から見て前記電子部品実装部の外側に配置される第1外側貫通孔を形成する。   The method for manufacturing a circuit board according to the present invention includes forming a plurality of through holes penetrating an insulating layer including a glass cloth, filling the through holes with plating to form a through hole conductor, and Forming a conductive layer conductively connected to each other by the through-hole conductor on the front side and the back side of the layer, laminating a buildup layer on the conductor layer, and on the outermost side of the buildup layer on the front side A method of manufacturing a circuit board for forming an electronic component mounting portion on which an electronic component is mounted, and intersecting at least one of warp and weft forming the glass cloth in forming the through hole Forming a first through hole extending in the direction of the first through hole, and in forming the first through hole, a first outer through hole disposed outside the electronic component mounting portion when viewed from the thickness direction of the circuit board. To form.

本発明の第1実施形態に係る回路基板の平面図The top view of the circuit board concerning a 1st embodiment of the present invention. 回路基板における製品領域の平面図Plan view of product area on circuit board 図2のA−A切断面における回路基板の断面図Sectional drawing of the circuit board in the AA cut surface of FIG. 図3におけるスルーホール伝熱導体周辺の拡大図Enlarged view around the through-hole heat transfer conductor in Fig. 3 回路基板の導体伝熱層端面における平断面図Plan sectional view of the end surface of the conductor heat transfer layer on the circuit board 回路基板の製造工程を示す断面図Sectional view showing the circuit board manufacturing process 回路基板の製造工程を示す断面図Sectional view showing the circuit board manufacturing process 回路基板の製造工程を示す断面図Sectional view showing the circuit board manufacturing process 回路基板の製造工程を示す断面図Sectional view showing the circuit board manufacturing process 回路基板を含むPoPの断面図Cross section of PoP including circuit board 第2実施形態の回路基板の断面図Sectional drawing of the circuit board of 2nd Embodiment 第3実施形態の回路基板の断面図Sectional drawing of the circuit board of 3rd Embodiment 回路基板の使用例を示す断面図Sectional view showing an example of circuit board use 第4実施形態の回路基板の平面図The top view of the circuit board of a 4th embodiment 図14のB−B切断面における回路基板の断面図Sectional drawing of the circuit board in the BB cut surface of FIG. 回路基板の導体伝熱層端面における平断面図Plan sectional view of the end surface of the conductor heat transfer layer on the circuit board 第5実施形態の回路基板の平面図The top view of the circuit board of a 5th embodiment 図17のC−C切断面における回路基板の断面図Sectional drawing of the circuit board in the CC cut surface of FIG. 他の実施形態に係る回路基板の断面図Sectional drawing of the circuit board which concerns on other embodiment 他の実施形態に係る回路基板のスルーホール伝熱導体周辺の断面図Sectional drawing around the through-hole heat transfer conductor of the circuit board according to another embodiment

[第1実施形態]
以下、本発明の第1実施形態を図1〜図10に基づいて説明する。本実施形態の回路基板10は、図1の平面図に示されているように、例えば、外縁部に沿った枠状の捨て領域R1を有し、その捨て領域R1の内側が正方形の複数の製品領域R2に区画されている。図2には、1つの製品領域R2が拡大して示され、その製品領域R2をA−A線に沿って切断した回路基板10の断面構造が図3に拡大して示されている。
[First Embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. As shown in the plan view of FIG. 1, the circuit board 10 according to the present embodiment has, for example, a frame-shaped discarding region R1 along the outer edge, and the inside of the discarding region R1 is a plurality of squares. It is partitioned into product areas R2. 2 shows one product region R2 in an enlarged manner, and FIG. 3 shows an enlarged cross-sectional structure of the circuit board 10 obtained by cutting the product region R2 along the line AA.

図3に示すように、回路基板10は、コア基板11の表裏の両面にビルドアップ層20A,20Bを有している。コア基板11は、本発明の「絶縁層」に相当する絶縁性基材11Kの表側の面であるF面11Fと裏側の面であるS面11Sとに導体回路層12A,12Bを有する構造になっている。絶縁性基材11Kは、図4に示すように、補強材としてのガラスクロス70に絶縁性樹脂75を含浸、硬化させてなる。ガラスクロス70は、その配合形態や製造時に受ける圧力などによりコア基板11の平面方向にほぼ沿った方向で絶縁性樹脂75中に埋設されている。図5に示すように、ガラスクロス70は、ガラス繊維で構成される縦糸71Aと横糸71Bとを織って形成されている。ここで、コア基板11の平面形状は、略正方形状又は略長方形状になっていて(図2参照)、縦糸71Aはコア基板11の外形線の一辺である第1外形辺H1(図5参照)に沿って配置され、横糸71Bは第1外形辺H1と直交する第2外形辺H2(図5参照)に沿って配置されている。なお、縦糸71A及び横糸71Bの太さは、共に、100〜400μmになっていて、隣り合う縦糸71A,71A同士の間隔及び隣り合う横糸71B,71B同士の間隔は、共に、200〜600μmになっている。   As shown in FIG. 3, the circuit board 10 has build-up layers 20 </ b> A and 20 </ b> B on both the front and back surfaces of the core board 11. The core substrate 11 has a structure having conductor circuit layers 12A and 12B on an F surface 11F which is a front surface and an S surface 11S which is a rear surface of an insulating base material 11K corresponding to the “insulating layer” of the present invention. It has become. As shown in FIG. 4, the insulating base material 11K is formed by impregnating and curing an insulating resin 75 in a glass cloth 70 as a reinforcing material. The glass cloth 70 is embedded in the insulating resin 75 in a direction substantially along the plane direction of the core substrate 11 due to its blending form, pressure received during manufacture, and the like. As shown in FIG. 5, the glass cloth 70 is formed by weaving warps 71A and wefts 71B made of glass fibers. Here, the planar shape of the core substrate 11 is a substantially square shape or a substantially rectangular shape (see FIG. 2), and the warp 71A is a first outer side H1 (see FIG. 5) which is one side of the outer shape line of the core substrate 11. ) And the weft thread 71B is arranged along the second outer side H2 (see FIG. 5) orthogonal to the first outer side H1. The thicknesses of the warp yarn 71A and the weft yarn 71B are both 100 to 400 μm, and the interval between the adjacent warp yarns 71A and 71A and the interval between the adjacent weft yarns 71B and 71B are both 200 to 600 μm. ing.

図3に示すように、コア基板11の表側の面であるF面11Fには、導体層11Vが形成され、その導体層11Vは、同一面内に配置されて互いに離間している導体回路層12Aと導体伝熱層13Aとからなる。また、コア基板11の裏側の面であるS面11Sにも、導体層11Wが形成され、その導体層11Wも、同一面内に配置されて互いに離間している導体回路層12Bと導体伝熱層13Bとからなる。さらに、コア基板11には、複数の導電用貫通孔14と複数の伝熱用貫通孔16(図3には、3つの伝熱用貫通孔16が示されている)が形成されている。   As shown in FIG. 3, a conductor layer 11 </ b> V is formed on an F surface 11 </ b> F that is a front side surface of the core substrate 11, and the conductor layers 11 </ b> V are arranged in the same plane and separated from each other. 12A and conductor heat transfer layer 13A. A conductor layer 11W is also formed on the S surface 11S which is the back surface of the core substrate 11, and the conductor layer 11W is also disposed in the same plane and separated from the conductor circuit layer 12B. Layer 13B. Further, the core substrate 11 is formed with a plurality of conductive through holes 14 and a plurality of heat transfer through holes 16 (three heat transfer through holes 16 are shown in FIG. 3).

導電用貫通孔14は、コア基板11の厚み方向から見て円形状をなすと共に、コア基板11のF面11F及びS面11Sの両面からそれぞれ穿孔されかつ奥側に向かって徐々に縮径したテーパー孔14A,14Bの小径側端部を互いに連通させた中間括れ形状をなしている。これに対し、伝熱用貫通孔16は、導電用貫通孔14と同一形状の複数の小貫通孔90を横並びに配置しかつ隣り合う小貫通孔90,90同士の一部を重複させて相互に連通させた構造になっている。詳細には、中間括れ形状の複数の小貫通孔90が横並びに配置されかつ隣り合う小貫通孔90,90における軸方向両端の大径部同士が連通されると共に、隣り合う小貫通孔90,90における軸方向中間の小径部同士の間にコア基板11を構成する絶縁部材が残されている。   The conductive through-holes 14 have a circular shape when viewed from the thickness direction of the core substrate 11 and are respectively perforated from both the F surface 11F and the S surface 11S of the core substrate 11 and gradually reduced in diameter toward the back side. It has an intermediate constriction shape in which the small-diameter side ends of the tapered holes 14A and 14B communicate with each other. On the other hand, in the heat transfer through hole 16, a plurality of small through holes 90 having the same shape as the conductive through hole 14 are arranged side by side and adjacent small through holes 90, 90 are partially overlapped with each other. It has a structure that is communicated with. Specifically, a plurality of small through-holes 90 having an intermediate constriction shape are arranged side by side and the large-diameter portions at both ends in the axial direction of the adjacent small through-holes 90, 90 are communicated with each other, and the adjacent small through-holes 90, 90 Insulating members constituting the core substrate 11 are left between the small-diameter portions in the middle in the axial direction at 90.

伝熱用貫通孔16は、ガラスクロス70の縦糸71A及び横糸71Bのうち少なくとも一方の糸と交差する方向に延びている。具体的には、図5に示すように、伝熱用貫通孔16は、ガラスクロス70の縦糸71A及び横糸71Bの両方に対して交差する方向(即ち、コア基板11の第1外形辺H1と第2外形辺H2の両方に対して斜めの方向)に延びている。また、コア基板11の厚み方向から見て、伝熱用貫通孔16の長手方向の長さは1600〜2200μmであって、伝熱用貫通孔16の短手方向(幅方向)の長さは60〜100μmになっている。このような伝熱用貫通孔16の配置により、ガラスクロス70の縦糸71Aと横糸71Bが伝熱用貫通孔16によって効率よく分断されている。なお、図5に示す例では、伝熱用貫通孔16が延びる方向と縦糸71Aが延びる方向のなす角が約45度になっているが、30〜60度であればよい。また、図5の例では、伝熱用貫通孔16として、コア基板11の第1外形辺H1に対して時計方向に約45度傾斜するものと、第1外形辺H1に対して反時計方向に約45度傾斜するものの2種類が示されているが、何れか一方のみであってもよい。なお、伝熱用貫通孔16が本発明の「第1貫通孔」に相当し、上述した導電用貫通孔14は本発明の「第2貫通孔」に相当する。   The heat transfer through hole 16 extends in a direction intersecting at least one of the warp yarn 71A and the weft yarn 71B of the glass cloth 70. Specifically, as shown in FIG. 5, the heat transfer through hole 16 intersects both the warp yarn 71 </ b> A and the weft yarn 71 </ b> B of the glass cloth 70 (that is, the first outer side H <b> 1 of the core substrate 11 and It extends in an oblique direction with respect to both of the second outer sides H2. Further, when viewed from the thickness direction of the core substrate 11, the length of the heat transfer through hole 16 in the longitudinal direction is 1600 to 2200 μm, and the length of the heat transfer through hole 16 in the short direction (width direction) is It is 60-100 micrometers. With the arrangement of the heat transfer through holes 16, the warp yarns 71 </ b> A and the weft yarns 71 </ b> B of the glass cloth 70 are efficiently divided by the heat transfer through holes 16. In the example shown in FIG. 5, the angle formed by the direction in which the heat transfer through hole 16 extends and the direction in which the warp yarn 71 </ b> A extends is about 45 degrees, but may be 30 to 60 degrees. Further, in the example of FIG. 5, the heat transfer through-hole 16 is inclined about 45 degrees clockwise with respect to the first outer side H1 of the core substrate 11, and counterclockwise with respect to the first outer side H1. Two types are shown, which are inclined at about 45 degrees, but only one of them may be provided. The heat transfer through hole 16 corresponds to the “first through hole” of the present invention, and the conductive through hole 14 described above corresponds to the “second through hole” of the present invention.

図3に示すように、各導電用貫通孔14内にはめっきが充填されて複数のスルーホール導電導体15がそれぞれ形成され、それらスルーホール導電導体15によってF面11Fの導体回路層12AとS面11Sの導体回路層12Bとの間が接続されている。また、各伝熱用貫通孔16内にもめっきが充填されてスルーホール伝熱導体17がそれぞれ形成され、それらスルーホール伝熱導体17によってF面11Fの導体伝熱層13Aと、S面11Sの導体伝熱層13Bとが接続されている。なお、スルーホール伝熱導体17が本発明の「第1スルーホール導体」に相当し、スルーホール導電導体15が本発明の「第2スルーホール導体」に相当する。また、導体伝熱層13A,13Bが本発明の「第1導体層」の相当し、導体回路層12A,12Bが本発明の「第2導体層」に相当する。   As shown in FIG. 3, each conductive through hole 14 is filled with plating to form a plurality of through-hole conductive conductors 15. The through-hole conductive conductors 15 form conductor circuit layers 12A and S on the F surface 11F. The surface 11S is connected to the conductor circuit layer 12B. The through-holes 16 for heat transfer are also filled with plating to form through-hole heat transfer conductors 17, respectively. The through-hole heat transfer conductors 17 form the conductor heat transfer layer 13 </ b> A on the F surface 11 </ b> F and the S surface 11 </ b> S. The conductor heat transfer layer 13B is connected. The through-hole heat transfer conductor 17 corresponds to the “first through-hole conductor” of the present invention, and the through-hole conductive conductor 15 corresponds to the “second through-hole conductor” of the present invention. The conductor heat transfer layers 13A and 13B correspond to the “first conductor layer” of the present invention, and the conductor circuit layers 12A and 12B correspond to the “second conductor layer” of the present invention.

コア基板11のF面11F側のビルドアップ層20Aは、導体層11V上に積層されるビルドアップ絶縁層21Aと、そのビルドアップ絶縁層21A上に積層されるビルドアップ導体層22Aとからなる。また、ビルドアップ導体層22A上には、ソルダーレジスト層23Aが積層されている。なお、ビルドアップ層20Aとソルダーレジスト層23Aとにより本発明の「ビルドアップ層」が構成されている。   The buildup layer 20A on the F surface 11F side of the core substrate 11 includes a buildup insulation layer 21A laminated on the conductor layer 11V and a buildup conductor layer 22A laminated on the buildup insulation layer 21A. A solder resist layer 23A is laminated on the buildup conductor layer 22A. The build-up layer 20A and the solder resist layer 23A constitute the “build-up layer” of the present invention.

ビルドアップ導体層22Aは、同一面内に配置されて互いに離間しているビルドアップ導体回路層22A1とビルドアップ導体伝熱層22A2とからなる。また、ビルドアップ絶縁層21Aには、複数の導電用ビアホール24Aと複数の伝熱用ビアホール26Aが形成されている。各導電用ビアホール24A及び各伝熱用ビアホール26Aは、共にコア基板11側に向かって徐々に縮径したテーパー状になっている。   The buildup conductor layer 22A includes a buildup conductor circuit layer 22A1 and a buildup conductor heat transfer layer 22A2 that are arranged in the same plane and are separated from each other. In the build-up insulating layer 21A, a plurality of conductive via holes 24A and a plurality of heat transfer via holes 26A are formed. Each of the conductive via holes 24A and each of the heat transfer via holes 26A has a tapered shape with a diameter gradually reduced toward the core substrate 11 side.

各導電用ビアホール24A内にはめっきが充填されて複数のビア導電導体25Aがそれぞれ形成され、それらビア導電導体25Aによりビルドアップ導体回路層22A1と導体回路層12Aとの間が接続されている。また、各伝熱用ビアホール26A内にはめっきが充填されて複数のビア伝熱導体27Aがそれぞれ形成され、それらビア伝熱導体27Aによりビルドアップ導体伝熱層22A2と導体伝熱層13Aとの間が接続されている。   Each conductive via hole 24A is filled with plating to form a plurality of via conductive conductors 25A, and the via conductive conductors 25A connect the build-up conductor circuit layer 22A1 and the conductor circuit layer 12A. Each of the heat transfer via holes 26A is filled with plating to form a plurality of via heat transfer conductors 27A, and the via heat transfer conductors 27A form the build-up conductor heat transfer layer 22A2 and the conductor heat transfer layer 13A. Are connected.

ソルダーレジスト層23Aには、複数のパッド用孔が形成され、ビルドアップ導体層22Aの一部がパッド用孔に位置してパッド31Aになっている。なお、パッド用孔内に位置するビルドアップ導体回路層22A1が導電用パッド31A1となり、パッド用孔内に位置するビルドアップ導体伝熱層22A2が伝熱用パッド31A2になっている。導電用パッド31A1は、導電用ビア25Aを介して導体回路層12Aに接続されている。また、伝熱用パッド31A2は、伝熱用ビア27Aを介して導体伝熱層13Aに接続されている。   A plurality of pad holes are formed in the solder resist layer 23A, and a part of the build-up conductor layer 22A is located in the pad hole to become a pad 31A. The buildup conductor circuit layer 22A1 located in the pad hole serves as the conductive pad 31A1, and the buildup conductor heat transfer layer 22A2 located in the pad hole serves as the heat transfer pad 31A2. The conductive pad 31A1 is connected to the conductor circuit layer 12A through the conductive via 25A. Further, the heat transfer pad 31A2 is connected to the conductor heat transfer layer 13A via the heat transfer via 27A.

コア基板11のS面11S側のビルドアップ層20Bは、上述したF面11F側のビルドアップ層20Aと同様の層構造をなしている。また、ビルドアップ層20Aと同様に、ビルドアップ層20B上には、ソルダーレジスト層23Bが積層されている。ソルダーレジスト層23Bには、複数のパッド用孔が形成され、ビルドアップ導体層22Bの一部がパッド用孔に位置してパッド31Bになっている。なお、図3,図5〜図9におけるS面11S側のビルドアップ層20Bの各部位には、それら各部位に相当するF面11F側のビルドアップ層20Aの各部位の符号中の「A」を「B」に変更した符号が付されている。   The build-up layer 20B on the S surface 11S side of the core substrate 11 has the same layer structure as the build-up layer 20A on the F surface 11F side described above. Similarly to the buildup layer 20A, a solder resist layer 23B is laminated on the buildup layer 20B. A plurality of pad holes are formed in the solder resist layer 23B, and a part of the build-up conductor layer 22B is located in the pad hole and becomes a pad 31B. 3 to 5, each part of the build-up layer 20B on the S surface 11S side has “A” in the reference numerals of the parts of the build-up layer 20A on the F surface 11F side corresponding to those parts. "Is changed to" B ".

図2に示すように、回路基板10におけるF面10F(表側面)の複数のパッド31Aは、製品領域R2の外縁部に沿って2列に並べられた中パッド31AM群と、それら中パッド31AM群に囲まれた内側の領域に縦横複数列に並べられた小パッド31AS群とからなる。図10に示すように、小パッド31AS群は、本発明に係る電子部品実装部80Jを構成し、小パッド31AS群の上には、電子部品としてのCPU80が実装される。そして、CPU80と回路基板10とで第1パッケージ基板10Pが形成される。また、F面10Fの中パッド31AM群は、本発明に係る上側回路基板実装部82Jを構成し、中パッド31AM群の上には、CPU80よりも外形が大きく且つCPU80を覆うように配置される上側回路基板としての第2パッケージ基板82が実装される。   As shown in FIG. 2, the plurality of pads 31A on the F surface 10F (front side surface) of the circuit board 10 include a group of middle pads 31AM arranged in two rows along the outer edge portion of the product region R2, and the middle pads 31AM. A group of small pads 31AS arranged in a plurality of vertical and horizontal rows in an inner region surrounded by the group. As shown in FIG. 10, the small pad 31AS group constitutes an electronic component mounting portion 80J according to the present invention, and a CPU 80 as an electronic component is mounted on the small pad 31AS group. The CPU 80 and the circuit board 10 form a first package substrate 10P. Further, the middle pad 31AM group of the F surface 10F constitutes the upper circuit board mounting portion 82J according to the present invention, and is arranged on the middle pad 31AM group so as to have an outer shape larger than the CPU 80 and to cover the CPU 80. A second package substrate 82 as an upper circuit board is mounted.

図3に示すように、回路基板10のS面10S(表側面)の複数のパッド31Bは、中パッド31Mより大きい大パッド31BLになっていて、それら大パッド31BLのうち回路基板10のF面10F側の伝熱用パッド31A2の真下又は真下近傍の大パッド31BLが伝熱用パッド31B2をなし、それ以外の大パッド31BLは、導電用パッド31B1になっている。導電用パッド31B2は、ビア導電導体25Bを介して導体回路層12Bに接続されている。また、伝熱用パッド31B2は、ビア伝熱導体27Bを介して導体伝熱層13Bに接続されている。   As shown in FIG. 3, the plurality of pads 31B on the S surface 10S (front side surface) of the circuit board 10 are large pads 31BL larger than the middle pad 31M, and the F surface of the circuit board 10 among the large pads 31BL. The large pad 31BL directly under or near the heat transfer pad 31A2 on the 10F side constitutes the heat transfer pad 31B2, and the other large pads 31BL are conductive pads 31B1. The conductive pad 31B2 is connected to the conductor circuit layer 12B through the via conductive conductor 25B. The heat transfer pad 31B2 is connected to the conductor heat transfer layer 13B via the via heat transfer conductor 27B.

図3に示すように、上述した伝熱用貫通孔16には、電子部品実装部81Jの内側に配置される内側伝熱用貫通孔16Uと、電子部品実装部81Jの外側に配置される外側伝熱用貫通孔16Sと、が設けられている。外側伝熱用貫通孔16Sの数は、内側伝熱用貫通孔16Uの数よりも多くなっている。図2の例では、外側伝熱用貫通孔16Sが9個設けられていて、内側伝熱用貫通孔16Uが2個設けられている。なお、外側伝熱用貫通孔16Sが本発明の「第1外側貫通孔」に相当し、内側伝熱用貫通孔16Uが本発明の「第1内側貫通孔」に相当する。   As shown in FIG. 3, the heat transfer through hole 16 described above includes an inner heat transfer through hole 16 </ b> U disposed inside the electronic component mounting portion 81 </ b> J and an outer surface disposed outside the electronic component mounting portion 81 </ b> J. Heat transfer through holes 16S are provided. The number of outer heat transfer through holes 16S is larger than the number of inner heat transfer through holes 16U. In the example of FIG. 2, nine outer heat transfer through holes 16 </ b> S are provided, and two inner heat transfer through holes 16 </ b> U are provided. The outer heat transfer through hole 16S corresponds to the “first outer through hole” of the present invention, and the inner heat transfer through hole 16U corresponds to the “first inner through hole” of the present invention.

図3及び図10に示すように、スルーホール伝熱導体17のうち外側伝熱用貫通孔16S内に形成される外側スルーホール伝熱導体17Sは、上側回路基板実装部82Jを構成する中パッド31AMを介して第2パッケージ基板82に接続される。また、スルーホール伝熱導体17のうち内側伝熱用貫通孔16U内に形成される内側スルーホール伝熱導体17Uは、電子部品実装部80Jを構成する小パッド31ASを介してCPU80に接続される。   As shown in FIGS. 3 and 10, the outer through-hole heat transfer conductor 17S formed in the outer heat transfer through hole 16S among the through-hole heat transfer conductors 17 is a middle pad that constitutes the upper circuit board mounting portion 82J. It is connected to the second package substrate 82 via 31AM. In addition, the inner through-hole heat transfer conductor 17U formed in the inner heat transfer through hole 16U among the through-hole heat transfer conductors 17 is connected to the CPU 80 via the small pad 31AS constituting the electronic component mounting portion 80J. .

本実施形態の回路基板10は、以下のようにして製造される。
(1)図6(A)に示すように、絶縁性基材11Kの表裏の両面に、銅箔11Cがラミネートされている銅張積層板11Zが用意される。絶縁性基材11Kは、絶縁性樹脂75としてのエポキシ樹脂又はBT(ビスマレイミドトリアジン)樹脂とガラスクロス70とからなる(図4参照)。
The circuit board 10 of this embodiment is manufactured as follows.
(1) As shown to FIG. 6 (A), the copper clad laminated board 11Z by which the copper foil 11C is laminated on the both surfaces of the front and back of the insulating base material 11K is prepared. The insulating substrate 11K is made of an epoxy resin or BT (bismaleimide triazine) resin as the insulating resin 75 and a glass cloth 70 (see FIG. 4).

(2)図6(B)に示すように、銅張積層板11Zに絶縁性基材11KのF面11F側から例えばCO2レーザが照射されて導電用貫通孔14(図3参照)を形成するための上述したテーパー孔14Aが穿孔されると共に、伝熱用貫通孔16(図3参照)を形成するために、テーパー孔14Aと同一形状のテーパー孔90Aが複数横並びに並べて穿孔される。その際、隣り合ったテーパー孔90A,90Aの大径部同士の一部が重ね合わせされて連通するようにテーパー孔90Aが配置される。   (2) As shown in FIG. 6B, for example, a CO2 laser is irradiated on the copper-clad laminate 11Z from the F surface 11F side of the insulating base material 11K to form a conductive through hole 14 (see FIG. 3). For the purpose of forming the heat transfer through hole 16 (see FIG. 3), a plurality of taper holes 90A having the same shape as the taper hole 14A are drilled side by side. At that time, the tapered hole 90A is arranged so that a part of the large diameter portions of the adjacent tapered holes 90A and 90A are overlapped and communicated with each other.

(3)図6(C)に示すように、銅張積層板11Zのうち前述したF面11F側のテーパー孔14Aの真裏となる位置にCO2レーザが照射されてテーパー孔14Bが穿孔され、テーパー孔14A,14Bから導電用貫通孔14が形成される。また、コア基板11におけるS面11Sのうち前述したF面11F側のテーパー孔90Aの真裏となる位置にCO2レーザが照射されてテーパー孔14Bと同一形状のテーパー孔90Bが穿孔され、テーパー孔90A,90Bから複数の小貫通孔90が形成されかつそれら複数の小貫通孔90から伝熱用貫通孔16が形成される。   (3) As shown in FIG. 6C, the taper hole 14B is perforated by irradiating the CO2 laser to the position directly behind the taper hole 14A on the F surface 11F side in the copper clad laminate 11Z. A conductive through hole 14 is formed from the holes 14A and 14B. Further, a CO2 laser is irradiated to a position directly behind the above-described tapered surface 90A on the F surface 11F side of the S surface 11S in the core substrate 11 to form a tapered hole 90B having the same shape as the tapered hole 14B, and the tapered hole 90A. 90B, a plurality of small through holes 90 are formed, and the plurality of small through holes 90 form the heat transfer through hole 16.

(4)無電解めっき処理が行われ、銅箔11C上と導電用貫通孔14及び伝熱用貫通孔16の内面とに無電解めっき膜(図示せず)が形成される。
(5)図6(D)に示すように、銅箔11C上の無電解めっき膜上に、所定パターンのめっきレジスト33が形成される。
(4) An electroless plating process is performed, and an electroless plating film (not shown) is formed on the copper foil 11C and the inner surfaces of the conductive through holes 14 and the heat transfer through holes 16.
(5) As shown in FIG. 6D, a predetermined pattern of plating resist 33 is formed on the electroless plating film on the copper foil 11C.

(6)図7(A)に示すように、電解めっき処理が行われ、電解めっきが導電用貫通孔14内に充填されてスルーホール導電導体15が形成されると共に、電解めっきが伝熱用貫通孔16内に充填されてスルーホール伝熱導体17が形成され、さらには、コア基板11のF面11FとS面11Sの無電解めっき膜(図示せず)のうちめっきレジスト33から露出している部分の上に電解めっき膜34,34が形成される。   (6) As shown in FIG. 7 (A), electrolytic plating is performed, and electrolytic plating is filled in the conductive through holes 14 to form the through-hole conductive conductors 15, and the electrolytic plating is used for heat transfer. A through-hole heat transfer conductor 17 is formed by filling the through-hole 16, and is further exposed from the plating resist 33 among the electroless plating films (not shown) on the F surface 11 F and the S surface 11 S of the core substrate 11. Electrolytic plating films 34, 34 are formed on the portions that are present.

(7)めっきレジスト33が剥離されると共に、めっきレジスト33の下方の無電解めっき膜(図示せず)及び銅箔11Cが除去され、図7(B)に示すように、残された電解めっき膜34、無電解めっき膜及び銅箔11Cにより、絶縁性基材11KのF面11F上に導体回路層12Aと導体伝熱層13Aとが形成されると共に、絶縁性基材11KのS面11S上に導体回路層12Bと導体伝熱層13Bとが形成される。そして、コア基板11のF面11F上の導体回路層12AとS面11S上の導体回路層12Bとがスルーホール導電導体15によって接続され、コア基板11のF面11F上の導体伝熱層13AとS面11S上の導体伝熱層13Bとがスルーホール伝熱導体17によって接続された状態になる。これにより、コア基板11が得られる。   (7) The plating resist 33 is peeled off, and the electroless plating film (not shown) and the copper foil 11C below the plating resist 33 are removed. As shown in FIG. The conductor circuit layer 12A and the conductor heat transfer layer 13A are formed on the F surface 11F of the insulating base material 11K by the film 34, the electroless plating film, and the copper foil 11C, and the S surface 11S of the insulating base material 11K. Conductive circuit layer 12B and conductive heat transfer layer 13B are formed on top. The conductor circuit layer 12A on the F surface 11F of the core substrate 11 and the conductor circuit layer 12B on the S surface 11S are connected by the through-hole conductive conductor 15, and the conductor heat transfer layer 13A on the F surface 11F of the core substrate 11 is connected. And the conductor heat transfer layer 13B on the S surface 11S are connected by the through-hole heat transfer conductor 17. Thereby, the core substrate 11 is obtained.

(8)図7(C)に示すように、コア基板11のF面11F上の導体回路層12A及び導体伝熱層13Aからなる導体層11V上にビルドアップ絶縁層21Aとして無機フィラーを含有するプリプレグ(心材に無機フィラーを含有する樹脂を含浸してなるBステージの樹脂シート)が積層されると共に銅箔37が積層され、コア基板11のS面11S上の導体回路層12B及び導体伝熱層13Bからなる導体層11W上にビルドアップ絶縁層21Bとして無機フィラーを含有するプリプレグが積層されると共に銅箔37が積層され、加熱プレスされる。その際、コア基板11のF面11F側の導体回路層12A,12A同士及び導体回路層12Aと導体伝熱層13Aとの間がプリプレグにて埋められ、コア基板11のS面11S側でも同様に導体回路層12B,12B同士及び導体回路層12Bと導体伝熱層13Bとの間がプリプレグにて埋められる。なお、ビルドアップ絶縁層21A,21Bとしてプリプレグの代わりに心材を含まず且つ無機フィラーを含有する樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体回路層を形成することができる。   (8) As shown in FIG. 7C, an inorganic filler is contained as a build-up insulating layer 21A on the conductor layer 11V including the conductor circuit layer 12A and the conductor heat transfer layer 13A on the F surface 11F of the core substrate 11. A prepreg (a B-stage resin sheet in which a core material is impregnated with a resin containing an inorganic filler) and a copper foil 37 are laminated, and the conductor circuit layer 12B and the conductor heat transfer on the S surface 11S of the core substrate 11 are laminated. A prepreg containing an inorganic filler is laminated as a build-up insulating layer 21B on the conductor layer 11W made of the layer 13B, and a copper foil 37 is laminated and heated and pressed. At that time, the conductor circuit layers 12A, 12A on the F surface 11F side of the core substrate 11 and between the conductor circuit layers 12A and the conductor heat transfer layer 13A are filled with the prepreg, and the S surface 11S side of the core substrate 11 is the same. The conductor circuit layers 12B and 12B and the space between the conductor circuit layer 12B and the conductor heat transfer layer 13B are filled with a prepreg. As the build-up insulating layers 21A and 21B, a resin film that does not include a core material and contains an inorganic filler may be used instead of the prepreg. In that case, a conductor circuit layer can be directly formed on the surface of the resin film by a semi-additive method without laminating a copper foil.

(9)図8(A)に示すように、コア基板11のF面11F側の銅箔37にCO2レーザが照射されて、銅箔37及びビルドアップ絶縁層21Aを貫通するテーパー状の導電用ビアホール24A及び伝熱用ビアホール26Aが形成されると共に、コア基板11のS面11S側の銅箔37にCO2レーザが照射されて、銅箔37及びビルドアップ絶縁層21Bを貫通するテーパー状の導電用ビアホール24B及び伝熱用ビアホール26Bが形成される。そして、過マンガン酸塩等の酸化剤でそれら導電用ビアホール24A,24B内及び伝熱用ビアホール26A,26B内が洗浄(デスミア処理)される。   (9) As shown in FIG. 8A, the copper foil 37 on the F surface 11F side of the core substrate 11 is irradiated with a CO2 laser, and the taper-shaped conductive material that penetrates the copper foil 37 and the build-up insulating layer 21A The via hole 24A and the heat transfer via hole 26A are formed, and the copper foil 37 on the S surface 11S side of the core substrate 11 is irradiated with a CO2 laser, so that the taper-like conductivity penetrating the copper foil 37 and the build-up insulating layer 21B. A via hole 24B and a heat transfer via hole 26B are formed. Then, the conductive via holes 24A and 24B and the heat transfer via holes 26A and 26B are cleaned (desmear treatment) with an oxidizing agent such as permanganate.

(10)無電解めっき処理が行われ、コア基板11の表裏の銅箔37,37上と導電用ビアホール24A,24B及び伝熱用ビアホール26A,26Bの内面とに無電解めっき膜(図示せず)が形成される。   (10) An electroless plating process is performed, and an electroless plating film (not shown) is formed on the copper foils 37, 37 on the front and back surfaces of the core substrate 11 and the inner surfaces of the conductive via holes 24A, 24B and the heat transfer via holes 26A, 26B. ) Is formed.

(11)図8(B)に示すように、銅箔37上の無電解めっき膜上に、所定パターンのめっきレジスト40が形成される。   (11) As shown in FIG. 8B, a predetermined pattern of plating resist 40 is formed on the electroless plating film on the copper foil 37.

(12)電解めっき処理が行われ、図8(C)に示すように、電解めっきが導電用ビアホール24A,24B内に充填されてビア導電導体25A,25Bが形成されると共に、電解めっきが伝熱用ビアホール26A,26B内に充填されてビア伝熱導体27A,27Bが形成され、さらには、コア基板11のF面11FとS面11Sの無電解めっき膜(図示せず)のうちめっきレジスト40から露出している部分に電解めっき膜39,39が形成される。   (12) The electrolytic plating process is performed, and as shown in FIG. 8C, the electrolytic plating is filled in the conductive via holes 24A and 24B to form the via conductive conductors 25A and 25B, and the electrolytic plating is transmitted. Via heat transfer conductors 27A and 27B are formed by filling the thermal via holes 26A and 26B, and further, a plating resist among electroless plating films (not shown) on the F surface 11F and the S surface 11S of the core substrate 11 Electroplated films 39 and 39 are formed on the portions exposed from 40.

(13)めっきレジスト40が5%NaOHで除去されると共に、めっきレジスト40の下方の無電解めっき膜(図示せず)及び銅箔37が除去され、図9(A)に示すように、残された電解めっき膜39、無電解めっき膜及び銅箔37により、コア基板11のF面11F側にビルドアップ導体回路層22A1とビルドアップ導体伝熱層22A2とからなるビルドアップ導体層22Aが形成されると共に、コア基板11のS面11S側にビルドアップ導体回路層22B1とビルドアップ導体伝熱層22B2とからなるビルドアップ導電層22Bが形成される。そして、ビルドアップ導体回路層22A1,22B1と導体回路層12A,12Bとが、ビア導電導体25A,25Bによって接続され、ビルドアップ導体伝熱層22A2,22B2と導体伝熱層13A,13Bとが、ビア伝熱導体27A,27Bによって接続された状態になる。   (13) The plating resist 40 is removed with 5% NaOH, and the electroless plating film (not shown) and the copper foil 37 below the plating resist 40 are removed. As shown in FIG. By the electroplated film 39, the electroless plated film and the copper foil 37, the buildup conductor layer 22A composed of the buildup conductor circuit layer 22A1 and the buildup conductor heat transfer layer 22A2 is formed on the F surface 11F side of the core substrate 11. At the same time, the buildup conductive layer 22B composed of the buildup conductor circuit layer 22B1 and the buildup conductor heat transfer layer 22B2 is formed on the S surface 11S side of the core substrate 11. The buildup conductor circuit layers 22A1, 22B1 and the conductor circuit layers 12A, 12B are connected by via conductive conductors 25A, 25B, and the buildup conductor heat transfer layers 22A2, 22B2 and the conductor heat transfer layers 13A, 13B are The via heat transfer conductors 27A and 27B are connected.

(14)図9(B)に示すように、ビルドアップ導体層22A,22B上にソルダーレジスト層23A,23Bが積層される。   (14) As shown in FIG. 9B, solder resist layers 23A and 23B are laminated on the build-up conductor layers 22A and 22B.

(15)図9(C)に示すように、ソルダーレジスト層23A,23Bの所定箇所にテーパー状のパッド用孔が形成されてビルドアップ導体層22A,22Bの一部がパッド31A,31Bになる。このとき、ビルドアップ導体回路層22A1,22B1の一部がソルダーレジスト層23A,23Bから露出して上記した導電用パッド31A1,31B1になると共に、ビルドアップ導体層22A,22Bにおけるビルドアップ導体伝熱層22A2,22B2の一部がソルダーレジスト層23A,23Bから露出して上記した伝熱用パッド31A2,31B2になる。   (15) As shown in FIG. 9C, tapered pad holes are formed at predetermined locations of the solder resist layers 23A and 23B, and parts of the build-up conductor layers 22A and 22B become pads 31A and 31B. . At this time, part of the buildup conductor circuit layers 22A1 and 22B1 is exposed from the solder resist layers 23A and 23B to become the above-described conductive pads 31A1 and 31B1, and the buildup conductor heat transfer in the buildup conductor layers 22A and 22B. Part of the layers 22A2 and 22B2 are exposed from the solder resist layers 23A and 23B to become the heat transfer pads 31A2 and 31B2.

(15)図3に示すように、パッド31A,31B(導電用パッド31A1,31B1及び伝熱用パッド31A2,31B2)上に、ニッケル層、金層が順に積層されて金属膜41が形成される。以上で回路基板10が完成する。なお、金属膜41の形成の代わりに、OSP(プリフラックス)による表面処理が行われても良い。   (15) As shown in FIG. 3, a nickel layer and a gold layer are sequentially laminated on the pads 31A and 31B (the conductive pads 31A1 and 31B1 and the heat transfer pads 31A2 and 31B2) to form the metal film 41. . Thus, the circuit board 10 is completed. Instead of forming the metal film 41, surface treatment by OSP (preflux) may be performed.

本実施形態の回路基板10の構造及び製造方法に関する説明は以上である。次に回路基板10の作用効果を、回路基板10の使用例と共に説明する。本実施形態の回路基板10は、例えば、以下のようにして使用される。即ち、図10に示すように、回路基板10の有する大パッド31BL、中パッド31AM、小パッド31AS上に、それら各パッド31BL,31AM,31ASの大きさに合った大、中、小の半田バンプ79A,79B,79Cが形成される。そして、例えば、回路基板10のF面10Fの小パッド31AS群と同様に配置されたパッド群を下面に有するCPU80が、各製品領域R2の小半田バンプ79C群上に搭載されて半田付けされて、第1パッケージ基板10Pが形成される。このときCPU80が有する例えばグランド用のパッドが回路基板10における伝熱用パッド31A2と半田付けされる。   This completes the description of the structure and manufacturing method of the circuit board 10 of the present embodiment. Next, the effect of the circuit board 10 will be described together with an example of use of the circuit board 10. The circuit board 10 of this embodiment is used as follows, for example. That is, as shown in FIG. 10, on the large pad 31BL, the middle pad 31AM, and the small pad 31AS of the circuit board 10, large, medium, and small solder bumps that match the sizes of the pads 31BL, 31AM, and 31AS are provided. 79A, 79B, 79C are formed. Then, for example, a CPU 80 having a pad group arranged on the lower surface in the same manner as the small pad 31AS group on the F surface 10F of the circuit board 10 is mounted on the small solder bump 79C group in each product region R2 and soldered. First package substrate 10P is formed. At this time, for example, a ground pad included in the CPU 80 is soldered to the heat transfer pad 31A2 in the circuit board 10.

次いで、メモリ81を回路基板82のF面82Fに実装してなる第2パッケージ基板82Pが、CPU80の上方から第1パッケージ基板10P上に配されて、その第2パッケージ基板82Pにおける回路基板82のS面82Sに備えるパッド(図示しない)に第1パッケージ基板10Pにおける回路基板10の中半田バンプ79Bが半田付けされてPoP83(Package on Package83)が形成される。なお、PoP83における回路基板10,82の間には図示しない樹脂が充填される。   Next, a second package substrate 82P formed by mounting the memory 81 on the F surface 82F of the circuit board 82 is disposed on the first package substrate 10P from above the CPU 80, and the circuit board 82 in the second package substrate 82P is disposed. PoP 83 (Package on Package 83) is formed by soldering the middle solder bumps 79B of the circuit board 10 of the first package substrate 10P to pads (not shown) provided on the S surface 82S. Note that a resin (not shown) is filled between the circuit boards 10 and 82 in the PoP 83.

次いで、PoP83がマザーボード84上に配されて、そのマザーボード84が有するパッド群にPoP83における回路基板10の大半田バンプ79Aが半田付けされる。このとき、マザーボード84が有する例えばグランド用のパッドが回路基板10における伝熱用パッド31B2と半田付けされる。なお、CPU80及びマザーボード84が放熱専用のパッドを有している場合には、それら放熱専用のパッドと回路基板10の伝熱用パッド31A2,31B2とが半田付けされてもよい。   Next, the PoP 83 is disposed on the mother board 84, and the large solder bumps 79A of the circuit board 10 in the PoP 83 are soldered to the pad group of the mother board 84. At this time, for example, a ground pad included in the motherboard 84 is soldered to the heat transfer pad 31B2 in the circuit board 10. When the CPU 80 and the mother board 84 have pads dedicated for heat dissipation, the pads dedicated for heat dissipation and the heat transfer pads 31A2 and 31B2 of the circuit board 10 may be soldered.

さて、CPU80が稼働され、発熱すると、その熱は、CPU80が実装されている回路基板10のビルドアップ導体伝熱層22A2,22B2、ビア伝熱導体27A,27B、コア基板11上の導体伝熱層13A,13B及びスルーホール伝熱導体17を通して回路基板10の反対側のマザーボード84へと放熱される。   When the CPU 80 is operated and generates heat, the heat is transferred to the buildup conductor heat transfer layers 22A2 and 22B2 of the circuit board 10 on which the CPU 80 is mounted, the via heat transfer conductors 27A and 27B, and the conductor heat transfer on the core board 11. Heat is radiated to the mother board 84 on the opposite side of the circuit board 10 through the layers 13A and 13B and the through-hole heat transfer conductor 17.

ここで、回路基板10のコア基板11には、ガラスクロス70(図4及び図5参照)が含まれているため、コア基板11の温度が昇降したときに、ガラスクロス70と絶縁性樹脂75との熱膨張率の相違に起因するコア基板11の反りが問題となり得る。特に、回路基板10の外縁寄り部分では、コア基板11の反りの影響が大きくなるため、CPU80と回路基板10との接続不良や第2パッケージ基板82Pと回路基板10との接続不良も問題となり得る。しかしながら、本実施形態の回路基板10では、スルーホール伝熱導体17を形成するための伝熱用貫通孔16が、コア基板11に含まれるガラスクロス70の縦糸71Aと横糸71Nとを伝熱用貫通孔16で分断することが可能となり、コア基板11の反りを抑えることが可能となる。しかも、伝熱用貫通孔16のうち電子部品実装部80Jの外側に配置される外側伝熱用貫通孔16Sの数が、電子部品実装部80Jの内側に配置される内側伝熱用貫通孔16Uの数よりも多くなっているので、回路基板10の外縁寄り部分でのコア基板11の反りを小さくすることが可能となり、CPU80と回路基板10との接続不良及び第2パッケージ基板82Pと回路基板10との接続不良を改善することが可能となる。   Here, since the core substrate 11 of the circuit board 10 includes the glass cloth 70 (see FIGS. 4 and 5), when the temperature of the core substrate 11 rises and falls, the glass cloth 70 and the insulating resin 75 are used. The warpage of the core substrate 11 due to the difference in the thermal expansion coefficient with respect to can be a problem. In particular, since the influence of the warp of the core substrate 11 is increased near the outer edge of the circuit board 10, a connection failure between the CPU 80 and the circuit board 10 and a connection failure between the second package substrate 82P and the circuit board 10 can be a problem. . However, in the circuit board 10 of the present embodiment, the heat transfer through hole 16 for forming the through-hole heat transfer conductor 17 uses the warp yarn 71A and the weft yarn 71N of the glass cloth 70 included in the core substrate 11 for heat transfer. It becomes possible to divide by the through-hole 16, and the warpage of the core substrate 11 can be suppressed. Moreover, the number of outer heat transfer through holes 16S arranged outside the electronic component mounting portion 80J in the heat transfer through holes 16 is equal to the number of inner heat transfer through holes 16U arranged inside the electronic component mounting portion 80J. Therefore, the warpage of the core substrate 11 near the outer edge of the circuit board 10 can be reduced, the connection failure between the CPU 80 and the circuit board 10, and the second package board 82P and the circuit board. 10 can be improved.

また、スルーホール伝熱導体17は、コア基板11を貫通する伝熱用貫通孔16にめっきを充填してなるので、コア基板11の表裏の導体回路層12A,12B同士の間を接続するスルーホール導電導体15と同一のめっき工程で形成することができる。さらに、スルーホール伝熱導体17が収まっている伝熱用貫通孔16は、スルーホール導電導体15が収まっている導電用貫通孔14と同一形状の複数の小貫通孔90を横並びに配置しかつ隣り合う小貫通孔90同士の一部を重複させて相互に連通させた構造になっているので、導電用貫通孔14と伝熱用貫通孔16とを同一工程で形成することができる。また、伝熱用貫通孔16は、中間括れ形状の複数の小貫通孔90を横並びに配置しかつ隣り合う小貫通孔90の大径部同士を連通させて小径部同士の間にはコア基板11が残されているので、伝熱用貫通孔16内のめっきで構成されたスルーホール伝熱導体17とコア基板11との接触面積が広くなり、コア基板11の熱をスルーホール伝熱導体17へと効率よく排熱して、コア基板11の反りを抑えることが可能となる。   Further, since the through-hole heat transfer conductor 17 is formed by filling the heat transfer through hole 16 penetrating the core substrate 11 with plating, the through-hole connecting the conductor circuit layers 12A and 12B on the front and back of the core substrate 11 is connected. It can be formed by the same plating process as the hole conductive conductor 15. Further, the heat transfer through hole 16 in which the through-hole heat transfer conductor 17 is accommodated has a plurality of small through holes 90 having the same shape as the conductive through hole 14 in which the through-hole conductive conductor 15 is accommodated side by side, and Since the adjacent small through holes 90 are partially overlapped to communicate with each other, the conductive through hole 14 and the heat transfer through hole 16 can be formed in the same process. The heat transfer through-hole 16 has a plurality of intermediate constricted small through-holes 90 arranged side by side and the large-diameter portions of the adjacent small through-holes 90 communicate with each other so that the core substrate is between the small-diameter portions. 11 remains, the contact area between the through-hole heat transfer conductor 17 formed by plating in the heat transfer through hole 16 and the core substrate 11 is widened, and the heat of the core substrate 11 is transferred to the through-hole heat transfer conductor. The heat can be efficiently exhausted to 17, and the warpage of the core substrate 11 can be suppressed.

[第2実施形態]
以下、本発明の第2実施形態を図11に基づいて説明する。図11に示すように、本実施形態の回路基板10Vでは、ビルドアップ層20A,20Bが、複数のビルドアップ絶縁層21A,21Bと、複数のビルドアップ導体層22A,22Bとで構成されている。コア基板11の厚み方向と隣り合うビルドアップ導体回路層22A1,22A1同士は、それらビルドアップ導体回路層22A1,22A1の間に配置されるビルドアップ絶縁層21Aを貫通するビア導電導体25Aにより接続されている。また、コア基板11の厚み方向で隣り合うビルドアップ導体伝熱層22A2,22A2同士は、それらビルドアップ導体伝熱層22A2,22A2の間に配置されるビルドアップ絶縁層21Aを貫通するビア伝熱導体27Aにより接続されている。複数のビルドアップ絶縁層21Aに形成される複数のビア伝熱導体27Aは、コア基板11の厚み方向で直線状に配置されて伝熱用スタックビア27SAを構成している。
[Second Embodiment]
Hereinafter, a second embodiment of the present invention will be described with reference to FIG. As shown in FIG. 11, in the circuit board 10V of the present embodiment, the buildup layers 20A and 20B are composed of a plurality of buildup insulating layers 21A and 21B and a plurality of buildup conductor layers 22A and 22B. . The buildup conductor circuit layers 22A1 and 22A1 adjacent to the thickness direction of the core substrate 11 are connected to each other by via conductive conductors 25A penetrating the buildup insulating layer 21A disposed between the buildup conductor circuit layers 22A1 and 22A1. ing. Also, the build-up conductor heat transfer layers 22A2 and 22A2 adjacent in the thickness direction of the core substrate 11 communicate with each other via heat transfer through the build-up insulating layer 21A disposed between the build-up conductor heat transfer layers 22A2 and 22A2. It is connected by a conductor 27A. The plurality of via heat transfer conductors 27 </ b> A formed in the plurality of buildup insulating layers 21 </ b> A are arranged linearly in the thickness direction of the core substrate 11 to constitute a heat transfer stack via 27 </ b> SA.

コア基板11のS面11S側のビルドアップ層20Bは、上述したF面11F側のビルドアップ層20Aと同様の層構造をなしている。なお、図11におけるS面11S側のビルドアップ層20Bの各部位には、それら各部位に相当するF面11F側のビルドアップ層20Aの各部位の符号中の「A」を「B」に変更した符号が付されている。   The build-up layer 20B on the S surface 11S side of the core substrate 11 has the same layer structure as the build-up layer 20A on the F surface 11F side described above. In addition, in each part of the build-up layer 20B on the S surface 11S side in FIG. 11, “A” in the reference numerals of the parts of the build-up layer 20A on the F surface 11F side corresponding to these parts is changed to “B”. The changed code is attached.

回路基板10Vのその他の構成については、上記第1実施形態の回路基板10と同様になっているので説明を省略する。回路基板10Vは、上記第1実施形態の回路基板10の製造方法において、ビルドアップ層20A,20Bの形成工程(図7(C)〜図9(A)に示す工程)が繰り返されることにより製造される。本実施形態の回路基板10Vによれば、上記第1実施形態と同様の効果を奏することが可能となる。また、回路基板10Vでは、スルーホール伝熱導体17に接続される複数のビア伝熱導体27A,27Bが伝熱用スタックビア27SA,27SBを形成しているので、コア基板11の厚み方向での伝熱を効率よく行うことが可能となる。   Since other configurations of the circuit board 10V are the same as those of the circuit board 10 of the first embodiment, the description thereof is omitted. The circuit board 10V is manufactured by repeating the steps of forming the build-up layers 20A and 20B (steps shown in FIGS. 7C to 9A) in the method for manufacturing the circuit board 10 of the first embodiment. Is done. According to the circuit board 10V of the present embodiment, it is possible to achieve the same effects as those of the first embodiment. In the circuit board 10V, the plurality of via heat transfer conductors 27A and 27B connected to the through-hole heat transfer conductor 17 form the heat transfer stack vias 27SA and 27SB. Heat transfer can be performed efficiently.

[第3実施形態]
以下、本発明の第3実施形態を図12〜図13に基づいて説明する。本実施形態の回路基板10Wは、上記第1実施形態の回路基板10を変形したものであり、F面10Fに、小パッド31AS群のみを備え、中パッド31AM群(上記第1実施形態の図2及び図3を参照)を備えていない。小パッド31AS群は、回路基板10のF面10Fの中央部に配置されている。また、回路基板10WのS面10Sには、上記第1実施形態と同様の大パッド31BL群が備えられている。
[Third Embodiment]
Hereinafter, a third embodiment of the present invention will be described with reference to FIGS. The circuit board 10W according to the present embodiment is a modification of the circuit board 10 according to the first embodiment. The F surface 10F includes only the small pads 31AS group, and the middle pad 31AM group (the diagram of the first embodiment described above). 2 and FIG. 3). The small pad 31AS group is disposed at the center of the F surface 10F of the circuit board 10. The S surface 10S of the circuit board 10W is provided with a group of large pads 31BL similar to those in the first embodiment.

スルーホール伝熱導体17は、小パッド31AS群の真下位置だけでなく、小パッド31AS群より外側部分の真下位置にも配置されている。即ち、スルーホール伝熱導体17は、回路基板10Wの厚み方向からみたときに電子部品実装部80Jの外側にも配置されている。電子部品実装部80Jの内側に配置されている内側スルーホール伝熱導体17Uは、F面10Fの小パッド31ASとS面10Sの大パッド31BLとに接続されている。また、電子部品実装部80Jの外側に配置されている外側スルーホール伝熱導体17Sは、S面10Sの大パッド31BLに接続されている。   The through-hole heat transfer conductor 17 is disposed not only at a position directly below the small pad 31AS group but also at a position directly below the outer portion of the small pad 31AS group. That is, the through-hole heat transfer conductor 17 is also disposed outside the electronic component mounting portion 80J when viewed from the thickness direction of the circuit board 10W. The inner through-hole heat transfer conductor 17U disposed inside the electronic component mounting portion 80J is connected to the small pad 31AS on the F surface 10F and the large pad 31BL on the S surface 10S. In addition, the outer through-hole heat transfer conductor 17S arranged outside the electronic component mounting portion 80J is connected to the large pad 31BL on the S surface 10S.

回路基板10Wのその他の構成については、上記第1実施形態の回路基板10と同様になっているので、同一符号を付すことで説明を省略する。本実施形態の回路基板10Wによれば、上記第1実施形態の回路基板10と同様の効果を奏することが可能となる。   Since the other configuration of the circuit board 10W is the same as that of the circuit board 10 of the first embodiment, description thereof is omitted by attaching the same reference numerals. According to the circuit board 10W of the present embodiment, the same effects as those of the circuit board 10 of the first embodiment can be obtained.

図13には、本実施形態の回路基板10Wの使用例が示されている。同図に示すように、回路基板10Wが有する大パッド31BLと小パッド31ASの上には、それら各パッド31BL,31ASの大きさに合った大、小の半田バンプ79A,79Cが形成される。そして、例えば、回路基板10WのF面10Fの小パッド31AS群と同様に配置されたパッド群を下面に有する実装部品80Wが、各製品領域R2の小半田バンプ79C群上に搭載されて半田付けされる。このとき実装部品80Wが有する例えばグランド用のパッドが回路基板10Wにおける伝熱用パッド31Aと半田付けされる。   FIG. 13 shows a usage example of the circuit board 10W of the present embodiment. As shown in the figure, large and small solder bumps 79A and 79C corresponding to the sizes of the pads 31BL and 31AS are formed on the large pad 31BL and the small pad 31AS of the circuit board 10W. Then, for example, a mounting component 80W having a pad group arranged on the lower surface in the same manner as the small pad 31AS group on the F surface 10F of the circuit board 10W is mounted on the small solder bump 79C group in each product region R2 and soldered. Is done. At this time, for example, a ground pad included in the mounting component 80W is soldered to the heat transfer pad 31A on the circuit board 10W.

次いで、回路基板10Wがマザーボード84上に配されて、そのマザーボード84が有するパッド群に回路基板10Wの大半田バンプ79Aが半田付けされる。このとき、マザーボード84が有する例えばグランド用のパッドが回路基板10における伝熱用パッド31Bと半田付けされる。なお、実装部品80W及びマザーボード84が放熱専用のパッドを有している場合には、それら放熱専用のパッドと回路基板10の伝熱用パッド31AS,31BLとが半田付けされてもよい。   Next, the circuit board 10W is disposed on the mother board 84, and the large solder bumps 79A of the circuit board 10W are soldered to the pad group included in the mother board 84. At this time, for example, a ground pad included in the mother board 84 is soldered to the heat transfer pad 31 </ b> B in the circuit board 10. When the mounting component 80W and the motherboard 84 have pads dedicated for heat dissipation, the pads dedicated for heat dissipation and the heat transfer pads 31AS and 31BL of the circuit board 10 may be soldered.

[第4実施形態]
以下、本発明の第4実施形態を図14〜図16に基づいて説明する。本実施形態の回路基板10Xは、上記第1実施形態の回路基板10を変形したものであり、回路基板10とは、伝熱用貫通孔16及びスルーホール伝熱導体17の配置が異なっている。具体的には、図16(A)及び図16(B)に示すように、回路基板10Xは、スルーホール伝熱導体17として、互いに直交する第1スルーホール伝熱導体171及び第2スルーホール伝熱導体172を有している。また、回路基板10Xは、伝熱用貫通孔16として、互いに直交する第1伝熱用貫通孔161及び第2伝熱用貫通孔162を有している。なお、第1伝熱用貫通孔161と第2伝熱用貫通孔162には、それぞれ、回路基板10の厚み方向から見て電子部品実装部80Jの外側に配置される第1外側伝熱用貫通孔161Sと第2伝熱用貫通孔162Sが含まれる(図15参照)。
[Fourth Embodiment]
Hereinafter, a fourth embodiment of the present invention will be described with reference to FIGS. The circuit board 10X of the present embodiment is a modification of the circuit board 10 of the first embodiment, and the arrangement of the heat transfer through holes 16 and the through-hole heat transfer conductors 17 is different from the circuit board 10. . Specifically, as illustrated in FIGS. 16A and 16B, the circuit board 10 </ b> X includes a first through-hole heat transfer conductor 171 and a second through-hole that are orthogonal to each other as the through-hole heat transfer conductor 17. A heat transfer conductor 172 is provided. In addition, the circuit board 10 </ b> X includes a first heat transfer through hole 161 and a second heat transfer through hole 162 that are orthogonal to each other as the heat transfer through hole 16. The first heat transfer through-hole 161 and the second heat transfer through-hole 162 are respectively disposed on the outer side of the electronic component mounting portion 80J as viewed from the thickness direction of the circuit board 10. The through hole 161S and the second heat transfer through hole 162S are included (see FIG. 15).

第1スルーホール伝熱導体171は、第1伝熱用貫通孔161にめっきが充填されて形成され、第2スルーホール伝熱導体172は、第2伝熱用貫通孔162にめっきが充填されて形成されている。従って、電子部品実装部80Jの外側に配置される外側スルーホール伝熱導体17Sには、第1外側伝熱用貫通孔161S内に形成される第1外側スルーホール伝熱導体171Sと、第2外側伝熱用貫通孔162S内に形成される第2外側スルーホール伝熱導体172Sとが含まれている(図15参照)。なお、第1伝熱用貫通孔161は、コア基板11の第1外形辺H1と平行に延びる形状になっていて、第2伝熱用貫通孔162は、コア基板11の第2外形辺H2と平行に延びる形状になっている(図16参照)。   The first through-hole heat transfer conductor 171 is formed by filling the first heat transfer through-hole 161 with plating, and the second through-hole heat transfer conductor 172 is filled with the second heat transfer through-hole 162 with plating. Is formed. Accordingly, the outer through-hole heat transfer conductor 17S disposed outside the electronic component mounting portion 80J includes a first outer through-hole heat transfer conductor 171S formed in the first outer heat transfer through-hole 161S, and a second A second outer through-hole heat transfer conductor 172S formed in the outer heat transfer through hole 162S is included (see FIG. 15). The first heat transfer through hole 161 has a shape extending in parallel with the first outer side H1 of the core substrate 11, and the second heat transfer through hole 162 has the second outer side H2 of the core substrate 11. (See FIG. 16).

回路基板10Xのその他の構成については、上記第1実施形態の回路基板10と同様になっているので、同一符号を付すことで説明を省略する。本実施形態の回路基板10Xによっても、上記第1実施形態の回路基板10と同様の効果を奏することが可能となる。   Since other configurations of the circuit board 10X are the same as those of the circuit board 10 of the first embodiment, description thereof is omitted by attaching the same reference numerals. Also with the circuit board 10X of the present embodiment, the same effects as those of the circuit board 10 of the first embodiment can be obtained.

[第5実施形態]
以下、本発明の第5実施形態を図17〜図18に基づいて説明する。本実施形態の回路基板10Yは、上記第1実施形態の回路基板10を変形したものであり、回路基板10とは、伝熱用貫通孔16及びスルーホール伝熱導体17の配置が異なっている。具体的には、図17に示すように、スルーホール伝熱導体17のうち電子部品実装部80Jの外側に配置される外側スルーホール伝熱導体17Sは、回路基板10Yの厚み方向からみたときに、パッド31Aを避けた位置に配置されている。図18に示すように、外側スルーホール伝熱導体17Sにより互いに接続される導体伝熱層13A,13Bは、ビルドアップ導体伝熱層22A2,22B2には接続されていない。なお、外側スルーホール伝熱導体17Sは、上記第1実施形態と同様に、コア基板11の第1外形辺H1と第2外形辺H2の両方に対して斜めになっていて、ガラスクロスの縦糸71A及び横糸71Bと交差する方向に延びて、それら縦糸71A及び横糸71Bの両方を分断している(上記第1実施形態の図5を参照)。
[Fifth Embodiment]
Hereinafter, a fifth embodiment of the present invention will be described with reference to FIGS. The circuit board 10Y of the present embodiment is a modification of the circuit board 10 of the first embodiment, and is different from the circuit board 10 in the arrangement of the heat transfer through holes 16 and the through-hole heat transfer conductors 17. . Specifically, as shown in FIG. 17, the outer through-hole heat transfer conductor 17 </ b> S arranged outside the electronic component mounting portion 80 </ b> J among the through-hole heat transfer conductors 17 is viewed from the thickness direction of the circuit board 10 </ b> Y. The pad 31A is disposed at a position avoiding the pad 31A. As shown in FIG. 18, the conductor heat transfer layers 13A and 13B connected to each other by the outer through-hole heat transfer conductor 17S are not connected to the build-up conductor heat transfer layers 22A2 and 22B2. The outer through-hole heat transfer conductor 17S is inclined with respect to both the first outer side H1 and the second outer side H2 of the core substrate 11 as in the first embodiment, and is a warp of glass cloth. It extends in a direction crossing 71A and weft yarn 71B, and both warp yarn 71A and weft yarn 71B are divided (see FIG. 5 of the first embodiment).

回路基板10Yのその他の構成については、上記第1実施形態の回路基板10と同様になっているので、同一符号を付すことで説明を省略する。本実施形態の回路基板10Yによっても、上記第1実施形態の回路基板10と同様の効果を奏することが可能となる。また、回路基板10Yでは、導体回路層12A,12Bを接続する複数のスルーホール導電導体15の間のスペースに外側スルーホール伝熱導体17Sを形成されているので、回路基板10Y内のスペースを有効に活用してガラスクロス70の縦糸71及び横糸71Bを分断することが可能となる。   Since the other configuration of the circuit board 10Y is the same as that of the circuit board 10 of the first embodiment, description thereof is omitted by attaching the same reference numerals. The circuit board 10Y according to the present embodiment can achieve the same effects as those of the circuit board 10 according to the first embodiment. Further, in the circuit board 10Y, the outer through-hole heat transfer conductor 17S is formed in the space between the plurality of through-hole conductive conductors 15 connecting the conductor circuit layers 12A and 12B, so that the space in the circuit board 10Y is effectively used. It is possible to divide the warp yarn 71 and the weft yarn 71B of the glass cloth 70 by utilizing them.

[他の実施形態]
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
[Other Embodiments]
The present invention is not limited to the above-described embodiment. For example, the embodiments described below are also included in the technical scope of the present invention, and various modifications are possible within the scope of the invention other than the following. It can be changed and implemented.

(1)上記第1、第5実施形態の回路基板10,10Yにおいて、第1外形辺H1又は第2外形辺H2と平行に延びる伝熱用貫通孔16が含まれていてもよい。   (1) The circuit boards 10 and 10Y of the first and fifth embodiments may include the heat transfer through hole 16 extending in parallel with the first outer side H1 or the second outer side H2.

(2)上記第4実施形態の回路基板10Xにおいて、第1外形辺H1と第2外形辺H2の両方に対して斜めに延びる伝熱用貫通孔16が含まれていてもよい。   (2) The circuit board 10X of the fourth embodiment may include the heat transfer through hole 16 extending obliquely with respect to both the first outer side H1 and the second outer side H2.

(3)上記第5実施形態の回路基板10Yにおいて、パッド31Aの直下に配置される外側スルーホール伝熱導体17S(外側伝熱用貫通孔16S)が含まれていてもよい。   (3) The circuit board 10Y of the fifth embodiment may include an outer through-hole heat transfer conductor 17S (outer heat transfer through-hole 16S) disposed immediately below the pad 31A.

(4)上記第2実施形態の回路基板10Vにおいて、図19に示すように、伝熱用貫通孔16が、コア基板11とビルドアップ絶縁層21A,21Bとを貫通してもよい。   (4) In the circuit board 10V of the second embodiment, as shown in FIG. 19, the heat transfer through hole 16 may penetrate the core substrate 11 and the build-up insulating layers 21A and 21B.

(5)図20に示すように、コア基板11には、図4で示したガラスクロス70よりも薄いガラスクロス70が複数枚用いられてもよい。   (5) As shown in FIG. 20, a plurality of glass cloths 70 thinner than the glass cloth 70 shown in FIG. 4 may be used for the core substrate 11.

10,10V,10W,10X,10Y 回路基板
11 コア基板
12A,12B 導体回路層(第2導体層)
13A,13B 導体伝熱層(第1導体層)
14 導電用貫通孔(第2貫通孔)
15 スルーホール導電導体(第2スルーホール導体)
16 伝熱用貫通孔(第1貫通孔)
16S 外側伝熱用貫通孔(第1外側貫通孔)
16U 内側伝熱用貫通孔(第1内側貫通孔)
17 スルーホール伝熱導体(第1スルーホール導体)
17S 外側スルーホール伝熱導体
17U 内側スルーホール伝熱導体
20A,20B ビルドアップ層
80J 電子部品実装部
10, 10V, 10W, 10X, 10Y Circuit board 11 Core board 12A, 12B Conductor circuit layer (second conductor layer)
13A, 13B Conductor heat transfer layer (first conductor layer)
14 Conductive through hole (second through hole)
15 Through-hole conductive conductor (second through-hole conductor)
16 Through hole for heat transfer (first through hole)
16S outer heat transfer through hole (first outer through hole)
16U inner heat transfer through hole (first inner through hole)
17 Through-hole heat transfer conductor (first through-hole conductor)
17S Outer through-hole heat transfer conductor 17U Inner through-hole heat transfer conductor 20A, 20B Build-up layer 80J Electronic component mounting part

Claims (13)

ガラスクロスを含む絶縁層と、
前記絶縁層の表側と裏側の両方に形成される導体層と、
前記絶縁層を貫通する貫通孔にめっきを充填してなり、前記絶縁層の表裏の前記導体層同士の間を接続するスルーホール導体と、
前記導体層上に積層されるビルドアップ層と、
表側の前記ビルドアップ層の最外部に設けられて、電子部品が実装される電子部品実装部と、を有する回路基板であって、
前記貫通孔には、前記ガラスクロスを形成する縦糸及び横糸のうち少なくとも一方の糸と交差する方向に延びる第1貫通孔が含まれ、
前記第1貫通孔には、前記回路基板の厚み方向から見たときに前記電子部品実装部の外側に配置される第1外側貫通孔が含まれる。
An insulating layer including glass cloth;
A conductor layer formed on both the front side and the back side of the insulating layer;
A through-hole conductor formed by filling a through hole penetrating the insulating layer, and connecting between the conductor layers on the front and back of the insulating layer;
A buildup layer laminated on the conductor layer;
An electronic component mounting portion provided on the outermost side of the build-up layer on the front side, on which an electronic component is mounted,
The through-hole includes a first through-hole extending in a direction intersecting at least one of the warp and weft forming the glass cloth,
The first through hole includes a first outer through hole disposed outside the electronic component mounting portion when viewed from the thickness direction of the circuit board.
請求項1に記載の回路基板であって、
前記第1貫通孔には、前記外側貫通孔とは別に、前記回路基板の厚み方向から見たときに前記電子部品実装部の内側に配置される第1内側貫通孔が含まれ、
前記第1外側貫通孔の数が前記第1内側貫通孔の数よりも多い。
The circuit board according to claim 1,
In addition to the outer through hole, the first through hole includes a first inner through hole arranged inside the electronic component mounting portion when viewed from the thickness direction of the circuit board.
The number of the first outer through holes is larger than the number of the first inner through holes.
請求項2に記載の回路基板であって、
表側の前記ビルドアップ層の最外部に、前記電子部品実装部の外側に位置して、前記電子部品より外形が大きく且つ前記電子部品を覆うように配置される上側回路基板が実装される上側回路基板部品実装部が設けられ、
前記第1内側貫通孔に形成される前記スルーホール導体が前記電子部品実装部に接続されると共に、前記第1外側貫通孔に形成される前記スルーホール導体が前記上側回路基板実装部に接続されている。
The circuit board according to claim 2,
An upper circuit on which an upper circuit board is mounted on the outermost part of the build-up layer on the front side, outside the electronic component mounting portion, and having an outer shape larger than the electronic component and arranged to cover the electronic component Board component mounting part is provided,
The through-hole conductor formed in the first inner through hole is connected to the electronic component mounting portion, and the through-hole conductor formed in the first outer through hole is connected to the upper circuit board mounting portion. ing.
請求項2又は3に記載の回路基板であって、
前記電子部品実装部に設けられて、前記導体層に重ねて配置されるパッドと、
表側の前記ビルドアップ層を貫通して、前記パッドと前記導体層とを接続するスタックビアと、を有する。
The circuit board according to claim 2 or 3,
A pad provided on the electronic component mounting portion and disposed on the conductor layer;
And a stack via that penetrates the build-up layer on the front side and connects the pad and the conductor layer.
請求項1乃至4のうち何れか1の請求項に記載の回路基板であって、
前記第1外側貫通孔は、前記縦糸及び前記横糸の両方と交差する方向に延びる形状になっている。
A circuit board according to any one of claims 1 to 4,
The first outer through hole has a shape extending in a direction intersecting with both the warp and the weft.
請求項5に記載の回路基板であって、
前記絶縁層は、平面視長方形状又は平面視正方形状に形成され、
前記縦糸又は前記横糸は、前記絶縁層の厚み方向から見て前記絶縁層の外形の一辺である第1外形辺に沿って延び、
前記第1外側貫通孔は、前記第1外形辺に対して斜めに延びている。
The circuit board according to claim 5,
The insulating layer is formed in a rectangular shape in plan view or a square shape in plan view,
The warp yarn or the weft yarn extends along a first outer edge that is one side of the outer shape of the insulating layer when viewed from the thickness direction of the insulating layer,
The first outer through hole extends obliquely with respect to the first outer side.
請求項1乃至4のうち何れか1の請求項に記載の回路基板であって、
前記第1外側貫通孔には、前記絶縁層の厚み方向から見たときに第1方向に沿って延びる前記第1外側貫通孔と、前記第1方向と直交する方向に沿って延びる前記第1外側貫通孔の少なくとも2種類が設けられている。
A circuit board according to any one of claims 1 to 4,
The first outer through-hole includes the first outer through-hole extending along the first direction when viewed from the thickness direction of the insulating layer, and the first extending along a direction orthogonal to the first direction. At least two types of outer through holes are provided.
請求項1乃至7のうち何れか1の請求項に記載の回路基板であって、
前記貫通孔には、前記第1貫通孔とは別に、円形状の第2貫通孔が含まれ、
前記導体層には、前記第1貫通孔にめっきを充填してなる第1スルーホール導体により接続される第1導体層と、前記第1導体層と同一面内に配置され且つ前記第2貫通孔にめっきを充填してなる第2スルーホール導体により接続される第2導体層と、が含まれ、
前記第1貫通孔は、前記第2貫通孔と同一形状の複数の小貫通孔を横並びに配置しかつ隣り合う小貫通孔同士の一部が重複している構造になっている。
A circuit board according to any one of claims 1 to 7,
In addition to the first through hole, the through hole includes a circular second through hole,
The conductor layer has a first conductor layer connected by a first through-hole conductor formed by filling the first through hole with plating, and is disposed in the same plane as the first conductor layer and the second through-hole. And a second conductor layer connected by a second through-hole conductor formed by filling a hole with plating,
The first through-hole has a structure in which a plurality of small through-holes having the same shape as the second through-hole are arranged side by side and adjacent small through-holes partially overlap each other.
請求項8に記載の回路基板において、
前記第2貫通孔は、前記絶縁層の表側と裏側とからそれぞれ穿孔したテーパー孔が重複してなる連結部を有し、該連結部で孔の径が最小になる。
The circuit board according to claim 8,
The second through hole has a connecting portion formed by overlapping tapered holes drilled from the front side and the back side of the insulating layer, and the diameter of the hole is minimized at the connecting portion.
請求項9に記載の回路基板であって、
前記外側貫通孔は、前記導電用貫通孔と同一形状の複数の小貫通孔が横並びに配置されかつ隣り合う前記小貫通孔における軸方向両端の大径部同士の一部が重複されると共に、隣り合う前記小貫通孔の前記連結部の間に前記絶縁層が残されている構造になっている。
The circuit board according to claim 9,
In the outer through hole, a plurality of small through holes having the same shape as the conductive through hole are arranged side by side, and a part of the large diameter portions at both ends in the axial direction in the adjacent small through holes are overlapped, The insulating layer is left between the connecting portions of the adjacent small through holes.
ガラスクロスを含む絶縁層を貫通する複数の貫通孔を形成することと、
前記貫通孔にめっきを充填してスルーホール導体を形成することと、
前記絶縁層の表側と裏側とに、前記スルーホール導体によって互いに導通接続される導体層を形成することと、
前記導体層上にビルドアップ層を積層することと、
表側の前記ビルドアップ層の最外部に、電子部品が実装される電子部品実装部を形成することと、を行う回路基板の製造方法であって、
前記貫通孔を形成するにあたり、前記ガラスクロスを形成する縦糸及び横糸の少なくとも一方と交差する方向に延びる第1貫通孔を形成し、
前記第1貫通孔を形成するにあたり、前記回路基板の厚み方向から見て前記電子部品実装部の外側に配置される第1外側貫通孔を形成する。
Forming a plurality of through holes penetrating an insulating layer including a glass cloth;
Filling the through hole with plating to form a through hole conductor;
Forming a conductive layer electrically connected to each other by the through-hole conductor on the front side and the back side of the insulating layer;
Laminating a build-up layer on the conductor layer;
Forming an electronic component mounting part on which an electronic component is mounted on the outermost part of the build-up layer on the front side, and a method of manufacturing a circuit board,
In forming the through hole, a first through hole extending in a direction intersecting at least one of the warp and the weft forming the glass cloth is formed,
In forming the first through hole, a first outer through hole is formed which is disposed outside the electronic component mounting portion when viewed from the thickness direction of the circuit board.
請求項11に記載の回路基板の製造方法であって、
前記第1貫通孔を形成するにあたり、前記回路基板の厚み方向から見て前記電子部品実装部の内側に配置され第1内側貫通孔を形成し、
前記第1外側貫通孔の数を前記第1内側貫通孔の数よりも多くする。
It is a manufacturing method of the circuit board according to claim 11,
In forming the first through hole, the first inner through hole is formed inside the electronic component mounting portion when viewed from the thickness direction of the circuit board,
The number of the first outer through holes is made larger than the number of the first inner through holes.
請求項11又は12の請求項に記載の回路基板の製造方法であって、
前記貫通孔を形成するにあたり、前記第1貫通孔とは別に、円形状の第2貫通孔を形成し、
前記スルーホール導体を形成するにあたり、前記第1貫通孔にめっきを充填して第1スルーホール導体を形成すると共に、前記第2貫通孔にめっきを充填して第2スルーホール導体を形成し、
前記導体層を形成するにあたり、前記第1スルーホール導体によって接続される第1導体層と、前記第1導体層と同一面内に配置され且つ前記第2スルーホール導体によって接続される第2導体層と、を形成することを含み、
前記第1スルーホール導体の形成と前記第2スルーホール導体の形成を同一のめっき工程で行う。
A method of manufacturing a circuit board according to claim 11 or 12,
In forming the through hole, a circular second through hole is formed separately from the first through hole,
In forming the through hole conductor, the first through hole is filled with plating to form a first through hole conductor, and the second through hole is filled with plating to form a second through hole conductor,
In forming the conductor layer, a first conductor layer connected by the first through-hole conductor and a second conductor disposed in the same plane as the first conductor layer and connected by the second through-hole conductor Forming a layer, and
The formation of the first through-hole conductor and the formation of the second through-hole conductor are performed in the same plating process.
JP2015166898A 2015-08-26 2015-08-26 Circuit board and method of manufacturing circuit board Pending JP2017045846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015166898A JP2017045846A (en) 2015-08-26 2015-08-26 Circuit board and method of manufacturing circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015166898A JP2017045846A (en) 2015-08-26 2015-08-26 Circuit board and method of manufacturing circuit board

Publications (1)

Publication Number Publication Date
JP2017045846A true JP2017045846A (en) 2017-03-02

Family

ID=58210076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015166898A Pending JP2017045846A (en) 2015-08-26 2015-08-26 Circuit board and method of manufacturing circuit board

Country Status (1)

Country Link
JP (1) JP2017045846A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354683A (en) * 2018-12-21 2020-06-30 深南电路股份有限公司 Chip substrate and manufacturing method thereof, packaged chip and packaging method thereof
CN114885524A (en) * 2022-05-11 2022-08-09 梅州市志浩电子科技有限公司 Manufacturing method of dense copper slurry hole circuit board and circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354683A (en) * 2018-12-21 2020-06-30 深南电路股份有限公司 Chip substrate and manufacturing method thereof, packaged chip and packaging method thereof
CN114885524A (en) * 2022-05-11 2022-08-09 梅州市志浩电子科技有限公司 Manufacturing method of dense copper slurry hole circuit board and circuit board
CN114885524B (en) * 2022-05-11 2024-05-07 梅州市志浩电子科技有限公司 Manufacturing method of dense copper paste hole circuit board and circuit board

Similar Documents

Publication Publication Date Title
CN102845141B (en) Circuit board and manufacturing method therefor
US10090238B2 (en) Wiring substrate and method for manufacturing the same
US8772646B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2016025143A (en) Circuit board and manufacturing method of the same
KR101933311B1 (en) Wiring board and method for manufacturing therefor
JP2014236188A (en) Wiring board and manufacturing method therefor
JP2014127701A (en) Wiring board and method of manufacturing the same
JP2015211204A (en) Circuit board and manufacturing method thereof
JP2016096297A (en) Metal block built-in wiring board and method of manufacturing the same
KR101431981B1 (en) Printed wiring board
JP2018018936A (en) Wiring board
JP2009246357A (en) Multilayer wiring board and its production process
JP2016149475A (en) Circuit board and method of manufacturing same
JP2016015432A (en) Circuit board and method of manufacturing the same
JP2014072324A (en) Printed wiring board and manufacturing method therefor
JP2016171119A (en) Circuit board and method of manufacturing the same
JP2014049578A (en) Wiring board and manufacturing method of wiring board
JP2014045071A (en) Printed wiring board and manufacturing method of the same
JP2017045846A (en) Circuit board and method of manufacturing circuit board
JP2017045844A (en) Circuit board and method of manufacturing circuit board
JP2017045845A (en) Circuit board and method of manufacturing circuit board
JP4961180B2 (en) Printed wiring board
JP2017069474A (en) Circuit board and manufacturing method therefor
JP2013080823A (en) Printed wiring board and manufacturing method of the same
JP5223973B1 (en) Printed wiring board and printed wiring board manufacturing method