JP2017045216A - トランジスタ駆動回路及びモータ駆動回路 - Google Patents

Abstract

【課題】コスト及び実装スペースを削減しつつ、ＭＯＳＦＥＴのスイッチング動作の高速化を実現する。【解決手段】トランジスタ駆動回路１０は、直流電源Ｅと直流モータＭとの間に接続されたＰチャネル型のＭＯＳＦＥＴ１１を駆動するトランジスタ駆動回路であって、ＭＯＳＦＥＴのゲート電圧を制御する第１のトランジスタ１２（第１のスイッチング素子）と、ダイオード１４（整流素子）と、第２のトランジスタ１３（第２のスイッチング素子）と、ツェナダイオード１５（定電圧ダイオード）とを具備する。第２のトランジスタ１３は、第１のトランジスタ１２がオフのとき、直流電源ＥとＭＯＳＦＥＴ１１のゲートとの間を導通させる。ツェナダイオード１５は、第１のトランジスタ１２がオンのとき、ダイオード１４側から第１のトランジスタ１２側への逆方向降伏が生じるように構成される。【選択図】図２

Description

本発明は、例えば、直流電源とモータ等の負荷との間に接続されたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を駆動するトランジスタ駆動回路及びこれを備えたモータ駆動回路に関する。

従来より、直流モータへの電力の供給及び遮断を切り替えるスイッチング素子として、Ｐチャネル型又はＮチャネル型のパワーＭＯＳＦＥＴが広く用いられており、電源と負荷との間に接続されたＭＯＳＦＥＴを駆動するハイサイド駆動と、負荷とグランドとの間に接続されたＭＯＳＦＥＴを駆動するローサイド駆動とが知られている。モータ電流が比較的大きい場合、典型的には、ハイサイド駆動方式が採用される（例えば特許文献１参照）。

特開平１１−３４１８６５号公報

しかしながら、ＮチャネルＭＯＳＦＥＴで直流モータをハイサイド駆動する場合、安定したスイッチング動作を実現するために、ＮチャネルＭＯＳＦＥＴのゲート電圧を調整するための専用ＩＣ（Integrated Circuit）あるいは複雑な回路（例えば、ブートストラップ回路やチャージポンプ回路）が別途必要になる。したがって、この方式では、部品点数の増加によるコストの上昇が避けられない。

また、ＰチャネルＭＯＳＦＥＴで直流モータをハイサイド駆動する場合、スイッチング動作の高速化を実現するためには、ソース・ゲート間に分圧用の抵抗素子を数多く並列接続させる必要がある。したがって、この方式では、回路の実装スペースが大型化し、更にはこれら抵抗素子からの発熱対策が別途必要となる。

以上のような事情に鑑み、本発明の目的は、コスト及び実装スペースを削減しつつ、ＭＯＳＦＥＴのスイッチング動作の高速化を実現することができるトランジスタ駆動回路及びこれを備えたモータ駆動回路を提供することにある。

上記目的を達成するため、本発明の一形態に係るトランジスタ駆動回路は、直流電源と負荷との間に接続されたＰチャネル型のＭＯＳＦＥＴを駆動するトランジスタ駆動回路であって、第１のスイッチング素子と、整流素子と、第２のスイッチング素子と、定電圧ダイオードとを具備する。
上記第１のスイッチング素子は、上記ＭＯＳＦＥＴのゲート電圧を制御する。
上記整流素子は、上記ＭＯＳＦＥＴと上記第１のスイッチング素子との間に接続され、上記ＭＯＳＦＥＴから上記第１のスイッチング素子への電流の向きを順方向とする。
上記第２のスイッチング素子は、上記第１のスイッチング素子がオフ状態のとき、上記直流電源と上記ゲートとの間を導通させる。
上記定電圧ダイオードは、上記第１のスイッチング素子と上記整流素子との間もしくは前記第１のスイッチング素子とグランドとの間に接続され、上記第１のスイッチング素子がオン状態のとき、上記整流素子側から上記第１のスイッチング素子側への逆方向降伏が生じるように構成される。

上記トランジスタ駆動回路において、上記ＭＯＳＦＥＴをオフ状態からオン状態へ切り替えるときは、第１のスイッチング素子をオン状態にする。これにより、ＭＯＳＦＥＴのゲートに蓄積された電荷が、整流素子、定電圧ダイオード及び第１のスイッチング素子を介して放電される。その結果、ゲート電圧が低下し、ゲート・ソース間に一定以上の電位差が発生すると、ＭＯＳＦＥＴがオン状態に切り替わり、直流電源から負荷へ電力が供給される。

一方、上記ＭＯＳＦＥＴをオン状態からオフ状態へ切り替えるときは、第１のスイッチング素子をオフ状態にして、第２のスイッチング素子をオン状態に切り替え、直流電源と上記ゲートとの間を導通させる。これにより、ＭＯＳＦＥＴのゲート電圧が上昇し、ゲート・ソース間の電位差が一定以下となると、ＭＯＳＦＥＴがオフ状態に切り替わり、直流電源から負荷への電力供給が遮断される。

上記トランジスタ駆動回路によれば、ＭＯＳＦＥＴのターンオン動作の際に定電圧ダイオードが降伏するため、ＭＯＳＦＥＴの最大ゲート・ソース間電圧を超えることなく、ゲート入力容量の速やかな放電が可能となる。これにより、ＭＯＳＦＥＴのターンオン動作の高速化を実現することができる。一方、ターンオフ動作の際には第２のスイッチング素子を介して電源電圧をゲートに印加しているため、ゲート電圧の速やかな充電が可能となる。これにより、ＭＯＳＦＥＴのターンオフ動作の高速化を実現することができる。

さらに上記トランジスタ駆動回路によれば、ＭＯＳＦＥＴのゲート容量の放電ラインに定電圧ダイオードが介装されているため、放電後におけるＭＯＳＦＥＴのゲート電圧は、整流素子の動作電圧と定電圧ダイオードの降伏電圧との和に相当する電位に維持される。これにより、ＭＯＳＦＥＴのオンオフ動作に伴うゲート電圧の変動幅が、定電圧ダイオードがない場合と比較して小さくなる。その結果、直流電源の電源電位がＭＯＳＦＥＴのゲート・ソース間電圧の最大定格を超える場合においても、ＭＯＳＦＥＴの正常なスイッチング動作を確保することが可能となる。

上記負荷としては、典型的には、モータ等の電動機が挙げられるが、これに以外にもソレノイドバルブ等の他のアクチュエータにも適用可能である。

上記定電圧ダイオードは、典型的には、ツェナ―ダイオードで構成されるが、これ以外にも、ツェナ―効果を有する種々のダイオード、例えば、アバランシェダイオード等も適用可能である。

一方、本発明の一形態に係るモータ駆動回路は、Ｐチャネル型のＭＯＳＦＥＴと、第１のスイッチング素子と、整流素子と、第２のスイッチング素子と、定電圧ダイオードとを具備する。
上記ＭＯＳＦＥＴチング素子は、直流電源と直流モータとの間に接続される。
上記第１のスイッチング素子は、上記ＭＯＳＦＥＴのゲート電圧を制御する。
上記整流素子は、上記ＭＯＳＦＥＴと上記第１のスイッチング素子との間に接続され、上記ＭＯＳＦＥＴから上記第１のスイッチング素子への電流の向きを順方向とする。
上記第２のスイッチング素子は、上記第１のスイッチング素子がオフ状態のとき、上記直流電源と上記ゲートとの間を導通させる。
上記定電圧ダイオードは、上記第１のスイッチング素子と上記整流素子との間もしくは前記第１のスイッチング素子とグランドとの間に接続され、上記第１のスイッチング素子がオン状態のとき、上記整流素子側から上記第１のスイッチング素子側への逆方向降伏が生じるように構成される。

上記直流電源は、上記ＭＯＳＦＥＴのゲート・ソース間電圧の最大定格よりも大きい電源電圧を有していてもよい。
上記モータ駆動回路によれば、ＭＯＳＦＥＴのゲート容量の放電ラインに定電圧ダイオードが介装されているため、放電後におけるＭＯＳＦＥＴのゲート電圧は、整流素子の動作電圧と定電圧ダイオードの降伏電圧との和に相当する電圧に維持される。これにより、ＭＯＳＦＥＴの正常なスイッチング動作を確保することができる。

典型的には、上記直流電源の最大電圧をＶbat、上記ＭＯＳＦＥＴのゲート・ソース間の最大定格をＶmax、上記整流素子の動作電圧をＶf、上記定電圧ダイオードの降伏電圧をＶzとしたとき、Ｖmax≦Ｖz＋Ｖf−Ｖbatの関係を満たすように各素子の動作パラメータが設定される。

本発明によれば、コスト及び実装スペースを削減しつつ、ＭＯＳＦＥＴのスイッチング動作の高速化を実現することが可能となる。

本発明の一実施形態に係るモータ駆動回路を示す構成図である。 上記モータ駆動回路におけるトランジスタ駆動回路の動作を説明する図であり、ＡはＭＯＳＦＥＴのターンオン動作時、ＢはＭＯＳＦＥＴのターンオフ動作時をそれぞれ示す。 比較例に係るトランジスタ駆動回路を示す構成図である。

以下、図面を参照しながら、本発明の実施形態を説明する。

図１は、本発明の一実施形態に係るモータ駆動回路を示す構成図である。

［モータ駆動回路］
本実施形態のモータ駆動回路１００は、直流電源Ｅと直流モータＭとの間に接続されたＭＯＳＦＥＴ１１を駆動するトランジスタ駆動回路１０を有する。本実施形態において、モータ駆動回路１００は、例えば、ミキサ車に搭載されるが、勿論これに限られない。

直流電源Ｅは、リチウムイオン二次電池で構成され、その電源電圧は、例えば２４〜３０［Ｖ］である。直流電源Ｅは、ミキサ車のエンジンに連結された発電機と電気的に接続され、当該発電機で発電された電力を充電することが可能に構成される。

直流モータＭは、直流電源Ｅを電力源として駆動され、例えば、ミキサ車のミキサドラムを回転させる油圧ポンプの駆動源として用いられる。直流モータＭは、典型的には、ミキサ車のアイドリングストップ時に起動するように構成される。

トランジスタ駆動回路１０は、後述するように、直流電源Ｅと直流モータＭとの間に接続されたＭＯＳＦＥＴ１１をオンオフ制御することで、直流電源Ｅから直流モータＭへの電力供給及びその遮断を切り替えることが可能に構成される。

以下、トランジスタ駆動回路１０の詳細について説明する。

（トランジスタ駆動回路）
トランジスタ駆動回路１０は、第１のトランジスタ１２（第１のスイッチング素子）と、第２のトランジスタ１３（第２のスイッチング素子）と、ダイオード１４（整流素子）と、ツェナダイオード１５（定電圧ダイオード）とを有する。

本実施形態において、ＭＯＳＦＥＴ１１は、エンハンスメントＰチャネル型パワーＭＯＳＦＥＴで構成される。ＭＯＳＦＥＴ１１のゲートは、抵抗Ｒ２を介して第２のトランジスタ１３のエミッタとダイオード１４のアノードとにそれぞれ接続される。ＭＯＳＦＥＴ１１のソースは直流電源Ｅの正極に、ドレインは直流モータＭにそれぞれ接続される。ゲート及びソースは、ＭＯＳＦＥＴ１１の入力容量を構成し、そのゲート・ソース間の定格電圧（耐圧）は、直流電源Ｅの電源電圧よりも低く、例えば、±２０Ｖである。

第１のトランジスタ１２は、ＭＯＳＦＥＴ１１のゲート電圧を制御するためのもので、本実施形態ではＮＰＮバイポーラトランジスタで構成される。第１のトランジスタ１２のベースは信号生成回路２０に、コレクタは、ツェナダイオード１５、ダイオード１４及び抵抗Ｒ２を介して、ＭＯＳＦＥＴ１１のゲートに接続され、エミッタは、グランド（ＧＮＤ）に接続される。ＭＯＳＦＥＴ１１のゲートから抵抗Ｒ２、ダイオード１４及びツェナダイオード１５を介して第１のトランジスタ１２に至る経路は、ＭＯＳＦＥＴ１１のゲート容量の放電ラインを構成する。

信号生成回路２０は、図示しないコントローラからの制御信号に基づき直流モータＭへの印加電圧に対応するＰＷＭ（Pulse Width Modulation）信号を生成し、これを駆動信号として第１のトランジスタ１２へ出力する。本実施形態において信号生成回路２０は、直流モータＭの起動開始から所定時間にわたって所定のデューティの駆動信号（Ｈレベル、Ｌレベル）を出力し、直流モータＭの定常回転後は、連続通電となる駆動信号（Ｈレベル）を出力する。

第２のトランジスタ１３は、ＮＰＮバイポーラトランジスタで構成され、そのコレクタとベースとの間には抵抗Ｒ１が接続されている。抵抗Ｒ１（第１の抵抗素子）は、第２のトランジスタ１３のコレクタ（直流電源Ｅの正極）に接続される第１の端部と、ダイオード１４とツェナダイオード１５との間の放電ライン上に接続される第２の端部とを有する。抵抗Ｒ１は、第１のトランジスタ１２がオン状態のときに、ツェナダイオード１５及び第１のトランジスタ１２への電流を制限し、第１のトランジスタ１２がオフ状態のときに、第２のトランジスタ１３へのベース電流を制限する機能を果たす。

第２のトランジスタ１３のベースは、抵抗Ｒ１の第２の端部とダイオード１４との間の放電ライン上に接続される。第２のトランジスタ１３のコレクタは、ＭＯＳＦＥＴ１１のソース（直流電源Ｅの正極）に接続され、エミッタは、ＭＯＳＦＥＴ１１のゲートとダイオード１４との間の放電ライン上に接続される。このように第２のトランジスタ１３は、第１のトランジスタ１２がオフ状態のとき（駆動信号がＬレベルのとき）、抵抗Ｒ１とダイオード１４によってベース電流が供給されることでオン状態に切り替わり、直流電源ＥとＭＯＳＦＥＴ１１のゲートとの間を導通させることが可能に構成される。

本実施形態において、ＭＯＳＦＥＴ１１のゲートとダイオード１４との間には抵抗Ｒ２（第２の抵抗素子）が介装されており、第２のトランジスタ１３のエミッタは、抵抗Ｒ２を介して、ＭＯＳＦＥＴ１１のゲートと接続される。

ＭＯＳＦＥＴ１１のゲートとダイオード１４との間に抵抗Ｒ２を介装することで、ＭＯＳＦＥＴ１１のターンオン速度およびターンオフ速度の調整を行うことができ、さらには、ターンオフ時およびターンオン時の外乱（ノイズ）の影響を排除することが可能となる。

ダイオード１４は、ＭＯＳＦＥＴ１１のゲートと第１のトランジスタ１２のコレクタとの間に接続され、ＭＯＳＦＥＴ１１から第１のトランジスタ１２への電流の向きを順方向とする整流素子で構成される。ダイオード１４の順方向の動作電圧は、例えば、０．６［Ｖ］である。また、ダイオード１４は、抵抗Ｒ１の出力電流がＭＯＳＦＥＴ１１へ流入することを阻止する機能をも有する。

一方、ツェナダイオード１５は、抵抗Ｒ１の第２の端部（放電ラインとの接続点）と第１のトランジスタ１２のコレクタとの間に接続される。ツェナダイオード１５は、第１のトランジスタ１２からダイオード１４への電流の向きを順方向として設けられるが、第１のトランジスタ１２がオン状態のとき（駆動信号がＨレベルのとき）、ダイオード１４側から第１のトランジスタ１２側への逆方向電圧で降伏するように構成される。

上記逆方向電圧は、ＭＯＳＦＥＴ１１の最大定格（耐圧）以内に上記放電ラインを維持できる大きさに設定される。例えば、直流電源Ｅの最大電圧をＶbat、ＭＯＳＦＥＴ１１のゲート・ソース間の最大定格をＶmax、ダイオード１４の動作電圧をＶf、ツェナダイオード１５の降伏電圧をＶzとしたとき、
Ｖmax≦Ｖz＋Ｖf−Ｖbat
の関係を満たすように各素子の動作パラメータが選定あるいは設定される。これにより、ＭＯＳＦＥＴ１１のゲート・ソース間電圧が最大定格以内に抑えられ、ＭＯＳＦＥＴ１１の安定したスイッチング動作を確保することが可能となる。本実施形態において、ツェナダイオード１５の降伏電圧は約１２［ｖ］とされる。

上記の例において、Ｖmax＝−２０Ｖであり、Ｖbatが２４〜２９Ｖに変動するような場合、Ｖz＝１２Ｖ、Ｖf＝０．８Ｖのように設定される。このように各素子のパラメータを設定すれば、Ｖz＋Ｖf−Ｖbat＝−１１．２〜−１６．２Ｖとなり、Ｖbatが変動しても、Ｖmaxを下回ることはない。

［モータ駆動回路の動作］
次に、以上のように構成される本実施形態のモータ駆動回路１００の典型的な動作について、図２Ａ，Ｂを参照して説明する。
図２Ａは、ＭＯＳＦＥＴ１１のターンオン動作の説明図、図２Ｂは、ＭＯＳＦＥＴ１１のターンオフ動作を説明図である。

信号生成回路２０から第１のトランジスタ１２へＨレベルの駆動信号が入力されると、第１のトランジスタ１２がオン状態に設定され、そのコレクタ・エミッタ間が導通する。これにより、ツェナダイオード１５が降伏し、図２Ａの実線Ａ１で示す経路で電源電流が流れ、ＭＯＳＦＥＴ１１の入力容量が、図２Ａの破線Ｂ１で示す経路で放電される。その結果、ＭＯＳＦＥＴ１１のゲート電圧が低下し、ゲート・ソース間の電圧（Ｖgs）に一定以上の電位差が発生すると、ＭＯＳＦＥＴ１１がオンとなり、直流電源Ｅから直流モータＭへ電力が供給される。
なお、このときのＭＯＳＦＥＴ１１のゲート・ソース間の電圧（Ｖgs）は、以下のようになる。
Ｖgs＝Ｖz＋Ｖf−Ｖbat ≧Ｖmax

一方、信号生成回路２０から第１のトランジスタ１２へＬレベルの駆動信号が入力されると、第１のトランジスタ１２がオフ状態に設定され、そのコレクタ・エミッタ間の導通が遮断される。これにより、図２Ｂの実線Ａ２で示すように、抵抗Ｒ１の出力電流が第２のトランジスタ１３のベースへ供給され、第２のトランジスタ１３がオン状態に切り替えられる。このとき、ダイオード１４は、抵抗Ｒ１の出力電流のＭＯＳＦＥＴ１１側への流入を阻止する機能を果たす。また、第２のトランジスタ１３がオン状態に切り替えられることで、図２Ｂの破線Ｂ２で示すように、ＭＯＳＦＥＴ１１のソース（直流電源Ｅの正極）とゲートとの間が導通し、当該ゲートへ電荷（Ｑgs）が蓄積され、ゲート容量が充電される。そして、ゲート電圧が上昇し、ゲート・ソース間の電圧（Ｖgs）がなくなると、ＭＯＳＦＥＴ１１がオフとなり、直流電源Ｗから直流モータＭへの電力供給が遮断される。

本実施形態のトランジスタ駆動回路１０によれば、ＭＯＳＦＥＴ１１のターンオン動作の際にツェナダイオード１５の逆方向降伏が生じるため、ＭＯＳＦＥＴ１１の入力容量が速やかに放電され、ゲート・ソース間の電圧（Ｖgs）が急速に大きくなる。これにより、ＭＯＳＦＥＴ１１のターンオン動作の高速化を実現することができる。

一方、ＭＯＳＦＥＴ１１のターンオフ動作は、第２のトランジスタ１３を介してＭＯＳＦＥＴ１１のゲートにソース電位が印加されるため、ＭＯＳＦＥＴ１１のゲート容量の速やかな充電が可能となる。これによりＭＯＳＦＥＴ１１のターンオフ動作の高速化を実現することができる。

さらに、本実施形態のトランジスタ駆動回路１０によれば、ＭＯＳＦＥＴ１１の放電ラインにツェナダイオード１５が介装されているため、放電後におけるＭＯＳＦＥＴ１１のゲート電圧は、ダイオード１４の動作電圧（Ｖf）とツェナダイオード１５の降伏電圧（Ｖz）との和に相当する電位に維持される。これにより、ＭＯＳＦＥＴ１１のオンオフ動作に伴うゲート電圧の変動幅が、ツェナダイオード１５がない場合と比較して小さくなる。その結果、直流電源Ｅの電源電位がＭＯＳＦＥＴ１１のゲート・ソース間電圧の最大定格より大きい場合においても、ＭＯＳＦＥＴ１１の正常なスイッチング動作を確保することが可能となる。

しかも、本実施形態によれば、直流モータＭの起動開始時において、信号生成回路２０におけるＰＷＭ制御によりＭＯＳＦＥＴ１１を高速スイッチング動作させるようにしているため、スイッチング損失に起因する発熱による損傷から、ＭＯＳＦＥＴ１１を効果的に保護することが可能となる。

図３は、比較例に係るトランジスタ駆動回路５０を示す構成図である。
図３に示すように、比較例に係るトランジスタ駆動回路５０は、直流電源と直流モータとの間に接続されるＰチャネル型のＭＯＳＦＥＴ５１と、ＭＯＳＦＥＴ５１のゲート電圧を制御するトランジスタ５２と、ＭＯＳＦＥＴ１１のゲート・ソース間に接続された第１の抵抗群Ｒ１１と、ＭＯＳＦＥＴ５１のゲートとスイッチング素子５２との間に接続された第２の抵抗群Ｒ１２とを有する。
なお、トランジスタ５２は、Ｎチャネル型のＭＯＳＦＥＴで構成され、第１及び第２の抵抗群Ｒ１１，Ｒ１２は、それぞれ複数の抵抗素子の並列接続体で構成される。ＭＯＳＦＥＴ５１の放電時におけるゲート電圧は、第１及び第２の抵抗群Ｒ１１，Ｒ１２の分圧比で設定される。

上記構成のトランジスタ駆動回路５０においても同様に、トランジスタ５２へＨレベルの駆動信号が入力されると、ＭＯＳＦＥＴ５１はターンオン動作し、トランジスタ５２へＬレベルの駆動信号が入力されると、ＭＯＳＦＥＴ５１はターンオフ動作する。

しかしながら、比較例に係るトランジスタ駆動回路５０は、以下のような問題がある。
第１に、ＭＯＳＦＥＴ５１のターンオン動作に際しては、ＭＯＳＦＥＴ５１のゲートに蓄えられた電荷は、第２の抵抗群Ｒ１２を介して放電されるため、放電電流が小さく、したがって急速放電が困難である。同様に、ターンオフ動作に際しては、ＭＯＳＦＥＴ５１のゲートへは第１の抵抗群Ｒ１１を介して電源側から充電されるため、充電電流が小さく、したがって急速充電が困難である。このため、比較例に係る構成では、ＭＯＳＴＦＴ５１のスイッチング動作の高速化を実現することが非常に困難となる。
第２に、放電時あるいは充電時の電流量を確保するため、第１及び第２の抵抗群Ｒ１１，Ｒ１２を構成する抵抗素子の並列数を増加させると、回路基板の大型化を招くとともに、各抵抗群Ｒ１１，Ｒ１２からの発熱量も増加することから、基板の十分な放熱性を確保する必要がある。

これに対して、図１に示す本実施形態のトランジスタ駆動回路１０によれば、ＭＯＳＦＥＴ１１のターンオン動作時において、ツェナダイオード１５の逆方向降伏（ツェナ効果）を利用しているため、ＭＯＳＦＥＴ１１の放電電流が増加し、これによりＭＯＳＦＥＴ１１の急速放電が可能となる。一方、ＭＯＳＦＥＴ１１のターンオフ動作時において、オン状態に切り替えられた第２のトランジスタ１３を介してＭＯＳＦＥＴ１１のゲート容量へ電荷を充電するようにしているため、充電電流が増加し、これによりＭＯＳＦＥＴ１１の急速充電が可能となる。

したがって、本実施形態によれば、比較例において必要とされた第１，第２の抵抗群Ｒ１１，Ｒ１２がいずれも不要となり、これにより実装スペース及び発熱量を抑制できるとともに、ターンオン／ターンオフ双方のスイッチング動作の高速化を実現することができることになる。しかも、本実施形態によれば、第２のトランジスタ１３、ダイオード１４、ツェナダイオード１５等の汎用部品が用いられているため、専用部品が不要であり、したがって回路の製造コストの削減を図ることが可能となる。

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

例えば以上の実施形態では、定電圧ダイオードとして、ツェナダイオード１５が用いられたが、これ以外にも、ツェナ―効果を有する種々のダイオード、例えば、アバランシェダイオード等も適用可能である。

また、以上の実施形態では、ツェナダイオード１５は、第１のトランジスタ１２とダイオード１４との間に接続されたが、これに代えて、第１のトランジスタ１２とグランドとの間（第１のトランジスタ１２のエミッタとそれに接続されるグランド（ＧＮＤ）との間）に接続されてもよい。このような構成によっても、上述と同様の作用効果を得ることができる。

また、以上の実施形態では、直流モータの駆動回路を例に挙げて説明したが、例えばソレノイドバルブ等のアクチュエータの駆動回路にも本発明は適用可能である。

さらに以上の実施形態では、直流電源がＭＯＳＦＥＴ１１のゲート・ソース間電圧の最大定格（耐圧）よりも大きい電源電位を有する場合について説明したが、勿論これに限られず、上記最大定格よりも小さい電源電位を有する直流電源が用いられてもよい。

１０…トランジスタ駆動回路
１１…ＭＯＳＦＥＴ
１２…第１のトランジスタ（第１のスイッチング素子）
１３…第２のトランジスタ（第２のスイッチング素子）
１４…ダイオード（整流素子）
１５…ツェナダイオード（定電圧ダイオード）
２０…信号生成回路
１００…モータ駆動回路
Ｅ…直流電源
Ｍ…直流モータ（負荷）
Ｒ１…第１の抵抗素子
Ｒ２…第２の抵抗素子

Claims (5)

1. 直流電源と負荷との間に接続されたＰチャネル型のＭＯＳＦＥＴを駆動するトランジスタ駆動回路であって、
   前記ＭＯＳＦＥＴのゲート電圧を制御する第１のスイッチング素子と、
   前記ＭＯＳＦＥＴと前記第１のスイッチング素子との間に接続され、前記ＭＯＳＦＥＴから前記第１のスイッチング素子への電流の向きを順方向とする整流素子と、
   前記ＭＯＳＦＥＴのゲートとソースとの間に接続され、前記第１のスイッチング素子がオフ状態のとき、前記直流電源と前記ゲートとの間を導通させる第２のスイッチング素子と、
   前記第１のスイッチング素子と前記整流素子との間もしくは前記第１のスイッチング素子とグランドとの間に接続され、前記第１のスイッチング素子がオン状態のとき、前記整流素子側から前記第１のスイッチング素子側への逆方向降伏が生じるように構成された定電圧ダイオードと
   を具備するトランジスタ駆動回路。
2. 請求項１に記載のトランジスタ駆動回路であって、
   前記定電圧ダイオードは、ツェナダイオードである
   トランジスタ駆動回路。
3. 請求項１又は２に記載のトランジスタ駆動回路であって、
   前記直流電源に接続される第１の端部と、前記第１のスイッチング素子と前記整流素子との間に接続される第２の端部とを有する第１の抵抗素子をさらに具備する
   トランジスタ駆動回路。
4. 直流電源と直流モータとの間に接続されたＰチャネル型のＭＯＳＦＥＴと、
   前記ＭＯＳＦＥＴのゲート電圧を制御する第１のスイッチング素子と、
   前記ＭＯＳＦＥＴと前記第１のスイッチング素子との間に接続され、前記ＭＯＳＦＥＴから前記第１のスイッチング素子への電流の向きを順方向とする整流素子と、
   前記ＭＯＳＦＥＴのゲートとソースとの間に接続され、前記第１のスイッチング素子がオフ状態のとき、前記直流電源と前記ゲートとの間を導通させる第２のスイッチング素子と、
   前記第１のスイッチング素子と前記整流素子との間もしくは前記第１のスイッチング素子とグランドとの間に接続され、前記第１のスイッチング素子がオン状態のとき、前記整流素子側から前記第１のスイッチング素子側への逆方向降伏が生じるように構成された定電圧ダイオードと
   を具備するモータ駆動回路。
5. 請求項４に記載のモータ駆動回路であって、
   前記直流電源は、前記ＭＯＳＦＥＴのゲート・ソース間電圧の最大定格よりも大きい電源電圧を有し、
   前記直流電源の最大電圧をＶbat、前記ＭＯＳＦＥＴのゲート・ソース間の最大定格をＶmax、前記整流素子の動作電圧をＶf、前記定電圧ダイオードの降伏電圧をＶzとしたとき、Ｖmax≦Ｖz＋Ｖf−Ｖbatの関係を満たす
   モータ駆動回路。

Images