JP2017038005A - Method for manufacturing semiconductor device, and semiconductor device - Google Patents

Method for manufacturing semiconductor device, and semiconductor device Download PDF

Info

Publication number
JP2017038005A
JP2017038005A JP2015159389A JP2015159389A JP2017038005A JP 2017038005 A JP2017038005 A JP 2017038005A JP 2015159389 A JP2015159389 A JP 2015159389A JP 2015159389 A JP2015159389 A JP 2015159389A JP 2017038005 A JP2017038005 A JP 2017038005A
Authority
JP
Japan
Prior art keywords
semiconductor
resin composition
semiconductor device
adhesive member
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015159389A
Other languages
Japanese (ja)
Other versions
JP6617471B2 (en
Inventor
昌也 光田
Masaya Mitsuta
昌也 光田
格 渡部
Itaru Watabe
格 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2015159389A priority Critical patent/JP6617471B2/en
Priority to TW105124544A priority patent/TWI691004B/en
Priority to CN201610663255.5A priority patent/CN106449436B/en
Priority to KR1020160102810A priority patent/KR102582536B1/en
Publication of JP2017038005A publication Critical patent/JP2017038005A/en
Application granted granted Critical
Publication of JP6617471B2 publication Critical patent/JP6617471B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device with improved reliability, and to provide a method for manufacturing a semiconductor device that is excellent in reliability and productivity.SOLUTION: A method includes the following steps of: forming a plurality of slits each having a predetermined width, in a state where a first adhesive member 20 is adhered onto a surface at an opposite side to a circuit formation surface on which solder bumps 2 are provided, in a semiconductor wafer; adhering a second adhesive member 30 on the circuit formation surface of the semiconductor wafer; peeling the first adhesive member; preparing a structure 7 in which a plurality of individualized semiconductor chips 5 are arranged at predetermined intervals, and in which a part of the solder bump is adhered to the second adhesive member; making a semiconductor encapsulation resin composition 40 that is in a flow condition contact with the plurality of semiconductor chips to fill gaps and to encapsulate the circuit formation surface of the semiconductor chip, a surface at an opposite side to the circuit formation surface, and lateral faces; and hardening the semiconductor encapsulation resin composition.SELECTED DRAWING: Figure 3

Description

本発明は、半導体装置の製造方法および半導体装置に関する。   The present invention relates to a semiconductor device manufacturing method and a semiconductor device.

従来の代表的な半導体装置の製造プロセスにおいては、半導体ウエハの回路形成面とは反対側の面を研磨して当該半導体ウエハのシリコン基板を薄層化した後、半導体ウエハを個片化して複数の半導体チップを作製し、得られた半導体チップをコレットによりピックアップし、各半導体チップを個別に樹脂封止することが行われていた（特許文献１等）。   In a conventional representative semiconductor device manufacturing process, a surface opposite to a circuit forming surface of a semiconductor wafer is polished to thin a silicon substrate of the semiconductor wafer, and then the semiconductor wafer is divided into a plurality of pieces. The semiconductor chip was manufactured, the obtained semiconductor chip was picked up by a collet, and each semiconductor chip was individually resin-sealed (Patent Document 1, etc.).

こうした代表的な半導体装置の製造プロセスにおいては、歩留りを向上させる観点から、製造時に半導体チップが破損してしまうことを防止するため、これまでに種々の検討がなされている。   In such a typical semiconductor device manufacturing process, various studies have been made so far in order to prevent the semiconductor chip from being damaged during manufacturing from the viewpoint of improving the yield.

たとえば、特許文献２には、半導体ウエハを個片化する際に生じる半導体ウエハのチッピング（割れ）を防止するため、半導体ウエハの裏面に対して表面保護用粘着シートを貼り付けた後、半導体ウエハを個片化して複数の半導体チップを作製する技術が開示されている。   For example, in Patent Document 2, in order to prevent chipping (breaking) of a semiconductor wafer that occurs when a semiconductor wafer is singulated, a surface protective adhesive sheet is attached to the back surface of the semiconductor wafer, and then the semiconductor wafer A technique is disclosed in which a plurality of semiconductor chips are manufactured by dividing the chip into individual pieces.

特開平９−１０７０４６号公報JP 9-107046 A 特開２０１１−２１０９２７号公報JP 2011-210927 A

上記従来技術は、半導体ウエハを個片化する際に加わる衝撃により半導体ウエハのチッピング（割れ）を防止するという点では、ある程度の効果が期待できる。また、上記従来技術は、二次実装時に加わる衝撃により半導体チップのチッピング（割れ）を防止するという点においても、ある程度の効果が期待できる。しかし、本発明者らは、半導体ウエハを個片化する際や二次実装時に生じるチッピング（割れ）を防止する対策を施したとしてもなお、歩留りが十分に向上しないことを知見した。そこで、本発明者らは、従来の製造プロセスにおいて歩留りが十分に向上しない要因について鋭意検討した結果、たとえば、半導体チップをコレット等のハンドリング装置によりピックアップする際に加わる衝撃により、半導体チップが破損してしまう可能性があることを見出した。   The above prior art can be expected to have a certain effect in terms of preventing chipping (cracking) of the semiconductor wafer due to an impact applied when the semiconductor wafer is separated. In addition, the above-described prior art can be expected to have a certain effect in terms of preventing chipping (breaking) of the semiconductor chip due to an impact applied during secondary mounting. However, the present inventors have found that the yield is not sufficiently improved even if measures are taken to prevent chipping (cracking) that occurs when the semiconductor wafer is singulated or during secondary mounting. Therefore, the present inventors have intensively studied the factors that do not sufficiently improve the yield in the conventional manufacturing process.For example, the semiconductor chip is damaged by an impact applied when the semiconductor chip is picked up by a handling device such as a collet. It was found that there is a possibility that.

上述したコレット等のハンドリング装置によりピックアップする際に加わる衝撃により半導体チップが破損してしまうという問題は、特に、近年における半導体ウエハを薄層化したプロセスにおいてより顕在化する傾向にあることが確認された。近年では、半導体装置を搭載する電子機器に対して、小型化および軽量化等の要求が高まっている。こうした要求を満たすべく、近年の半導体装置の製造プロセスにおいては、半導体ウエハの回路形成面とは反対側の面を研磨する際に、たとえば、１００μｍ程度の厚みとなるように半導体ウエハを薄層化する傾向にある。このように半導体ウエハを薄層化した場合には、上述したように、コレット等のハンドリング装置によりピックアップする際に加わる衝撃により半導体チップが破損してしまうという問題が顕著になる。   It has been confirmed that the problem that the semiconductor chip is damaged by the impact applied when picking up by the handling device such as the collet described above tends to become more apparent particularly in the process of thinning the semiconductor wafer in recent years. It was. In recent years, there has been an increasing demand for downsizing and weight reduction of electronic devices equipped with semiconductor devices. In order to meet these requirements, in recent semiconductor device manufacturing processes, when the surface of the semiconductor wafer opposite to the circuit forming surface is polished, the semiconductor wafer is thinned to a thickness of, for example, about 100 μm. Tend to. When the semiconductor wafer is thinned in this way, as described above, the problem that the semiconductor chip is damaged due to an impact applied when picking up by a handling device such as a collet becomes significant.

また、従来の半導体装置の製造プロセスにおいては、各半導体チップを個別に封止していたため、生産性の点においても改善の余地を有していた。   Further, in the conventional semiconductor device manufacturing process, since each semiconductor chip is individually sealed, there is room for improvement in terms of productivity.

以上を踏まえ、本発明は、信頼性の点で改善された半導体装置を提供するとともに、信頼性および生産性に優れた半導体装置の製造方法を提供することを課題とする。   In light of the above, an object of the present invention is to provide a semiconductor device improved in terms of reliability and a method for manufacturing a semiconductor device excellent in reliability and productivity.

本発明によれば、半導体ウエハにおいて半田バンプが設けられている回路形成面とは反対側の面に第１の粘着部材を貼り付けた状態で、前記半導体ウエハのダイシング領域に沿って、前記半導体ウエハの回路形成面に対して所定幅の切れ込みを複数形成する工程と、
前記第１の粘着部材を、前記切れこみを形成した前記半導体ウエハに貼り付けた状態で、前記半導体ウエハの回路形成面に第２の粘着部材を貼り付ける工程と、
前記半導体ウエハの回路形成面に前記第２の粘着部材を貼り付けた状態で、前記第１の粘着部材を剥離する工程と、
前記第２の粘着部材を貼り付けた状態で、前記半導体ウエハを個片化することにより、前記第２の粘着部材と、前記第２の粘着部材の粘着面に貼り付けられた複数の半導体チップとを備え、複数の前記半導体チップは互いに所定の間隙をおいて配置され、かつ前記第２の粘着部材の粘着面に対して複数の前記半導体チップの回路形成面に設けられている半田バンプの一部が貼り付けられており、前記回路形成面が露出している構造体を準備する工程と、
流動状態にある半導体封止用樹脂組成物を複数の前記半導体チップに接触させて、前記間隙に前記半導体封止用樹脂組成物を充填するとともに、前記半導体チップの回路形成面と、前記回路形成面とは反対側の面および側面を前記半導体封止用樹脂組成物により覆い封止する工程と、
前記半導体封止用樹脂組成物を硬化させる工程と、
を含む、半導体装置の製造方法が提供される。 According to the present invention, the semiconductor wafer is disposed along the dicing region of the semiconductor wafer in a state where the first adhesive member is attached to the surface of the semiconductor wafer opposite to the circuit forming surface on which the solder bumps are provided. Forming a plurality of slits having a predetermined width on the circuit forming surface of the wafer;
Attaching the second adhesive member to the circuit forming surface of the semiconductor wafer in a state in which the first adhesive member is attached to the semiconductor wafer having the cuts;
Peeling the first adhesive member in a state where the second adhesive member is attached to the circuit forming surface of the semiconductor wafer;
A plurality of semiconductor chips attached to the second adhesive member and the adhesive surface of the second adhesive member by dividing the semiconductor wafer into pieces while the second adhesive member is attached. A plurality of the semiconductor chips arranged with a predetermined gap therebetween, and solder bumps provided on the circuit forming surfaces of the plurality of semiconductor chips with respect to the adhesive surface of the second adhesive member Preparing a structure in which a part is affixed and the circuit forming surface is exposed;
A semiconductor sealing resin composition in a fluidized state is brought into contact with a plurality of the semiconductor chips, the gap is filled with the semiconductor sealing resin composition, and a circuit formation surface of the semiconductor chip and the circuit formation Covering and sealing the surface and the side opposite to the surface with the resin composition for semiconductor encapsulation;
Curing the semiconductor sealing resin composition;
A method for manufacturing a semiconductor device is provided.

本発明の製造方法によれば、半導体チップの回路形成面にくわえて、反対側の面および側面を半導体封止用樹脂組成物の硬化体で覆い保護した状態で、コレットでピックアップすることができる半導体装置を得ることができる。これにより、コレット等のハンドリング装置で吸着してピックアップする際に、半導体チップに対して、直接ハンドリング装置が接触することを防止したり、コレット等のハンドリング装置が接触した時に半導体チップに対して加わる衝撃による影響を緩和することが可能となる。このため、本発明の製造方法によれば、半導体チップが破損してしまうことを未然に防ぐことができ、信頼性に優れた半導体装置を得ることができる。また、本発明の製造方法によれば、個片化した後に基板に配置することなく得られた複数の半導体チップを一括して樹脂封止することが可能となるため、生産効率を向上させることが可能である。   According to the manufacturing method of the present invention, in addition to the circuit formation surface of the semiconductor chip, the opposite surface and side surface can be picked up by a collet in a state where the opposite surface and side surface are covered and protected by the cured resin composition for semiconductor encapsulation. A semiconductor device can be obtained. This prevents the handling device from coming into direct contact with the semiconductor chip when picking it up with a handling device such as a collet, or adds to the semiconductor chip when the handling device such as a collet comes into contact. It is possible to mitigate the impact of impact. For this reason, according to the manufacturing method of the present invention, the semiconductor chip can be prevented from being damaged, and a semiconductor device having excellent reliability can be obtained. In addition, according to the manufacturing method of the present invention, it becomes possible to collectively encapsulate a plurality of semiconductor chips obtained without being placed on a substrate after being singulated, thereby improving production efficiency. Is possible.

さらに、本発明によれば、半導体チップと、前記半導体チップの回路形成面に設けられた半田バンプと、前記半導体チップの前記回路形成面とは反対側の面および前記回路形成面の側面にくわえて、前記半導体チップの前記回路形成面を覆う封止材と、
を備え、
前記半田バンプの一部分が露出している、半導体装置が提供される。 Further, according to the present invention, the semiconductor chip, the solder bump provided on the circuit forming surface of the semiconductor chip, the surface of the semiconductor chip opposite to the circuit forming surface, and the side surface of the circuit forming surface are added. A sealing material covering the circuit forming surface of the semiconductor chip,
With
A semiconductor device is provided in which a part of the solder bump is exposed.

本発明の半導体装置は、半導体チップの回路形成面にくわえて、上記回路形成面とは反対側の面および側面を半導体封止用樹脂組成物の硬化体で覆い保護した状態で、コレットによりピックアップされるものであるため、従来の半導体装置において生じていた、半導体チップをコレット等のハンドリング装置によりピックアップする際に、半導体チップが破損してしまうという問題を解決することができる。そのため、従来の半導体装置と比べて、信頼性という点において優れたものとすることができる。くわえて、本発明の半導体装置は、半導体チップの回路形成面とともに、反対側の面および側面が半導体封止用樹脂組成物の硬化体で覆い保護された状態であるが故、従来の半導体装置と比べて、チッピング耐性という点においても優れている。   The semiconductor device of the present invention is picked up by a collet in a state where the surface and side opposite to the circuit forming surface are covered and protected by a hardened body of the resin composition for semiconductor encapsulation in addition to the circuit forming surface of the semiconductor chip. Therefore, it is possible to solve the problem that the semiconductor chip is damaged when the semiconductor chip is picked up by a handling device such as a collet, which has occurred in the conventional semiconductor device. Therefore, compared with the conventional semiconductor device, it can be made superior in terms of reliability. In addition, the semiconductor device according to the present invention is in a state in which the opposite surface and side surfaces are covered and protected by the hardened body of the resin composition for semiconductor encapsulation together with the circuit formation surface of the semiconductor chip. Compared with, it is also excellent in terms of chipping resistance.

本発明の半導体装置は、封止材と基板とが接触することなく両者が離間した構造を実現できるものであるため、従来の半導体装置において生じていた樹脂基板と封止材との界面における密着不良の問題を解決することができる。そのため、従来の半導体装置と比べて、信頼性という点において優れたものとすることができる。また、本発明の半導体装置は、従来の半導体装置と比べて小型化することも可能である。さらに、本発明の半導体装置は、インターポーザを介することなくマザーボードに対して直接実装することも可能である。
また、本発明の半導体装置は、半田バンプの全体または一部分が露出したものであるため、ハンドリング性に優れたものであり、種々のプロセスに使用することが可能である。具体的には、本発明の半導体装置は、マザーボード、インターポーザおよびリードフレーム等の種々の基板に対して実装することが可能である。 Since the semiconductor device of the present invention can realize a structure in which the sealing material and the substrate are not in contact with each other without being in contact with each other, the adhesion at the interface between the resin substrate and the sealing material that has occurred in the conventional semiconductor device The problem of defects can be solved. Therefore, compared with the conventional semiconductor device, it can be made superior in terms of reliability. In addition, the semiconductor device of the present invention can be downsized as compared with a conventional semiconductor device. Furthermore, the semiconductor device of the present invention can be directly mounted on the motherboard without using an interposer.
Moreover, since the semiconductor device of the present invention is one in which the whole or a part of the solder bump is exposed, it has excellent handling properties and can be used in various processes. Specifically, the semiconductor device of the present invention can be mounted on various substrates such as a mother board, an interposer, and a lead frame.

本発明によれば、信頼性の点で改善された半導体装置を提供するとともに、信頼性および生産性に優れた半導体装置の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, while providing the semiconductor device improved in the point of reliability, the manufacturing method of the semiconductor device excellent in reliability and productivity can be provided.

本実施形態に係る半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of the semiconductor device which concerns on this embodiment. 本実施形態に係る半導体装置の製造方法の一例を説明するための図である。It is a figure for demonstrating an example of the manufacturing method of the semiconductor device which concerns on this embodiment. 本実施形態に係る半導体装置の製造方法の一例を説明するための図である。It is a figure for demonstrating an example of the manufacturing method of the semiconductor device which concerns on this embodiment. 本実施形態に係る半導体装置の製造方法の一例を説明するための図である。It is a figure for demonstrating an example of the manufacturing method of the semiconductor device which concerns on this embodiment.

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

図１は、本実施形態に係る半導体装置８の一例を示す断面図である。
図１に示すように、本実施形態に係る半導体装置８は、半導体チップ５と、半導体チップ５の回路形成面（下面）に設けられた半田バンプ２と、半導体チップ５の回路形成面とは反対側の面（天面）および回路形成面の側面にくわえて、半導体チップ５の回路形成面を覆う封止材４０と、を備え、半田バンプ２の一部分が露出している。このように、本実施形態に係る半導体装置８は、半導体チップ５の回路形成面とは反対側の面および側面にくわえて、半導体チップ５の回路形成面が封止材４０により覆われている半導体チップ５を備えている。こうすることで、半導体装置８を製造する際に、半導体チップ５をコレットによりピックアップしたとしても、当該半導体チップ５が破損してしまうことを未然に防ぐことができる。このため、本実施形態に係る製造プロセスにより得られた半導体装置８は、従来の半導体装置と比べて、信頼性に優れている。
本実施形態に係る半導体装置８によれば、当該半導体装置８を基板に実装した際に、封止材に基板が接合した従来の半導体装置の構造とは異なる、封止材４０と基板とが接触することのない、両者が離間した構造を実現できる。この結果、従来の半導体装置と比べて小型化された半導体装置８を提供することができる。また、半導体装置８は、封止材に基板が接合した従来の半導体装置の構造とは異なる構造であるが故、インターポーザを介することなくマザーボードに対して直接実装することも可能である。さらに、半導体装置８は、封止材４０と基板とが接触することなく両者が離間した構造を実現できるものであるため、従来の半導体装置において生じていた基板と封止材との界面における密着不良の問題を解決することができる。このため、従来の半導体装置と比べて、信頼性という点においても優れた半導体装置８を実現することができる。くわえて、半導体装置８は、半導体チップ５の回路形成面にくわえて、その反対側の面および側面を半導体封止用樹脂組成物の硬化体４０で覆い保護された状態の構成を備えたものであるが故、従来の半導体装置と比べて、チッピング耐性という点においても優れている。 FIG. 1 is a cross-sectional view showing an example of a semiconductor device 8 according to the present embodiment.
As shown in FIG. 1, the semiconductor device 8 according to this embodiment includes a semiconductor chip 5, solder bumps 2 provided on a circuit formation surface (lower surface) of the semiconductor chip 5, and a circuit formation surface of the semiconductor chip 5. In addition to the opposite surface (top surface) and the side surface of the circuit formation surface, a sealing material 40 that covers the circuit formation surface of the semiconductor chip 5 is provided, and a part of the solder bump 2 is exposed. As described above, in the semiconductor device 8 according to this embodiment, the circuit forming surface of the semiconductor chip 5 is covered with the sealing material 40 in addition to the surface and the side surface opposite to the circuit forming surface of the semiconductor chip 5. A semiconductor chip 5 is provided. By doing so, even when the semiconductor chip 5 is picked up by the collet when the semiconductor device 8 is manufactured, the semiconductor chip 5 can be prevented from being damaged. For this reason, the semiconductor device 8 obtained by the manufacturing process according to the present embodiment is excellent in reliability as compared with the conventional semiconductor device.
According to the semiconductor device 8 according to the present embodiment, when the semiconductor device 8 is mounted on the substrate, the sealing material 40 and the substrate are different from the structure of the conventional semiconductor device in which the substrate is bonded to the sealing material. It is possible to realize a structure in which the two parts are not in contact with each other. As a result, it is possible to provide a semiconductor device 8 that is smaller than the conventional semiconductor device. Further, since the semiconductor device 8 has a different structure from that of a conventional semiconductor device in which a substrate is bonded to a sealing material, it can be directly mounted on a motherboard without using an interposer. Furthermore, since the semiconductor device 8 can realize a structure in which the sealing material 40 and the substrate are not in contact with each other without being in contact with each other, the close contact at the interface between the substrate and the sealing material that has occurred in the conventional semiconductor device. The problem of defects can be solved. Therefore, it is possible to realize the semiconductor device 8 that is superior in terms of reliability as compared with the conventional semiconductor device. In addition, the semiconductor device 8 has a configuration in which the opposite surface and side surfaces of the semiconductor device 8 are covered and protected by the cured body 40 of the semiconductor sealing resin composition in addition to the circuit formation surface of the semiconductor chip 5. Therefore, it is excellent in chipping resistance as compared with the conventional semiconductor device.

また、本実施形態に係る半導体装置８は、半田バンプ２の一部分が露出したものであるため、ハンドリング性に優れたものであり、種々のプロセスに使用することが可能である。具体的には、本実施形態に係る半導体装置８は、マザーボード、インターポーザおよびリードフレーム等の種々の基板に対して実装することが可能である。   In addition, since the semiconductor device 8 according to the present embodiment has a part of the solder bump 2 exposed, the semiconductor device 8 has excellent handling properties and can be used in various processes. Specifically, the semiconductor device 8 according to the present embodiment can be mounted on various substrates such as a mother board, an interposer, and a lead frame.

本実施形態に係る半導体装置８において、半導体チップ５の回路形成面を覆う封止材４０の厚みは、半田バンプ２の平均高さをＲとした時、好ましくは、１／４Ｒ以上３／４Ｒ以下であり、さらに好ましくは、３／８Ｒ以上５／８Ｒ以下である。具体的には、半導体チップ５の回路形成面を覆う封止材４０の厚みは、好ましくは、１０μｍ以上２００μｍ以下であり、さらに好ましくは、２０μｍ以上１８０μｍ以下である。こうすることで、半導体装置８を製造する際に、半導体チップ５をコレットによりピックアップした際に当該半導体チップ５に加わる衝撃により当該半導体チップ５が破損してしまうことを未然に防ぐことができるとともに、電気的接続性および信頼性という観点において優れた半導体装置８を得ることができる。   In the semiconductor device 8 according to the present embodiment, the thickness of the sealing material 40 covering the circuit formation surface of the semiconductor chip 5 is preferably 1 / 4R or more and 3 / 4R, where R is the average height of the solder bumps 2. It is below, More preferably, they are 3 / 8R or more and 5 / 8R or less. Specifically, the thickness of the sealing material 40 covering the circuit formation surface of the semiconductor chip 5 is preferably 10 μm or more and 200 μm or less, and more preferably 20 μm or more and 180 μm or less. In this way, when the semiconductor device 8 is manufactured, the semiconductor chip 5 can be prevented from being damaged by an impact applied to the semiconductor chip 5 when the semiconductor chip 5 is picked up by the collet. In addition, the semiconductor device 8 excellent in terms of electrical connectivity and reliability can be obtained.

ここで、図１の半導体装置８は、半導体チップ５の回路形成面にくわえて、反対側の面および側面が封止材４０により覆われているとともに、半田バンプ２の一部分が露出したものである。図１の半導体装置８は、基板に実装した際に、封止材４０と基板とが接触することのなく両者が離間した構造を実現できるものである。   Here, the semiconductor device 8 of FIG. 1 is such that the opposite surface and side surfaces are covered with the sealing material 40 in addition to the circuit formation surface of the semiconductor chip 5 and a part of the solder bump 2 is exposed. is there. The semiconductor device 8 of FIG. 1 can realize a structure in which the sealing material 40 and the substrate are not in contact with each other when mounted on the substrate.

次に、半導体装置８の製造方法について説明する。
本実施形態に係る半導体装置８の製造方法は、半導体ウエハ１において半田バンプ２が設けられている回路形成面とは反対側の面に第１の粘着部材２０を貼り付けた状態で、半導体ウエハ１のダイシング領域に沿って、半導体ウエハ１の回路形成面に対して所定幅の切れ込み１００を複数形成する工程と、第１の粘着部材２０を、切れこみ１００を形成した半導体ウエハ１に貼り付けた状態で、半導体ウエハ１の回路形成面に第２の粘着部材３０を貼り付ける工程と、半導体ウエハ１の回路形成面に第２の粘着部材３０を貼り付けた状態で、第１の粘着部材２０を剥離する工程と、第２の粘着部材３０を貼り付けた状態で、半導体ウエハ１を個片化することにより、第２の粘着部材３０と、第２の粘着部材３０の粘着面に貼り付けられた複数の半導体チップ５とを備え、複数の半導体チップは互いに所定の間隙をおいて配置され、かつ前記第２の粘着部材の粘着面に対して複数の前記半導体チップ５の回路形成面に設けられている半田バンプの一部が貼り付けられており、回路形成面が露出している構造体７を準備する工程と、流動状態にある半導体封止用樹脂組成物４０を複数の半導体チップ５に接触させて、間隙に半導体封止用樹脂組成物４０を充填するとともに、半導体チップ５の回路形成面と、回路形成面とは反対側の面および側面を半導体封止用樹脂組成物４０により覆い封止する工程と、半導体封止用樹脂組成物４０を硬化させる工程と、を含むものである。こうすることで、半導体チップ５の回路形成面とともに、反対側の面および側面を半導体封止用樹脂組成物の硬化体４０で覆い保護した状態で、コレットによりピックアップすることができる半導体装置８を得ることができる。これにより、コレット等のハンドリング装置によりピックアップする際に半導体チップ５に対して直接ハンドリング装置が接触することを防止したり、コレット等のハンドリング装置が接触した時に半導体チップ５に対して加わる衝撃を半導体封止用樹脂組成物の硬化体４０で緩和することができる。このため、本実施形態に係る製造方法によれば、半導体チップ５をコレット等のハンドリング装置によりピックアップする際に加わる衝撃により、半導体チップ５が破損してしまうことを未然に防ぐことができる。それ故、従来の製造プロセスと比べて、信頼性に優れた半導体装置８を得ることができる。
また、本実施形態に係る半導体装置８の製造方法において、第２の粘着部材３０は、熱剥離性粘着層２１０を表面に有するものであることが好ましい。さらに、第２の粘着部材３０が、上述した熱剥離性粘着層２１０を表面に有する部材である場合、構造体７は、半田バンプ２の一部が熱剥離性粘着層２１０に埋設されたものであることが好ましい。 Next, a method for manufacturing the semiconductor device 8 will be described.
In the method for manufacturing the semiconductor device 8 according to the present embodiment, the semiconductor wafer 1 is bonded with the first adhesive member 20 on the surface of the semiconductor wafer 1 opposite to the circuit forming surface on which the solder bumps 2 are provided. A step of forming a plurality of notches 100 having a predetermined width with respect to a circuit forming surface of the semiconductor wafer 1 along one dicing region, and a first adhesive member 20 are attached to the semiconductor wafer 1 in which the notches 100 are formed. In the state where the second adhesive member 30 is affixed to the circuit formation surface of the semiconductor wafer 1 and the second adhesive member 30 is affixed to the circuit formation surface of the semiconductor wafer 1 In the state where the step 20 is peeled off and the second adhesive member 30 is pasted, the semiconductor wafer 1 is separated into individual pieces so that the second adhesive member 30 and the second adhesive member 30 are attached to the adhesive surface. Multiple attached The semiconductor chip 5 is provided, the plurality of semiconductor chips are arranged with a predetermined gap from each other, and provided on the circuit forming surface of the plurality of semiconductor chips 5 with respect to the adhesive surface of the second adhesive member. A step of preparing the structure body 7 in which a part of the solder bumps are affixed and the circuit forming surface is exposed, and the semiconductor sealing resin composition 40 in a fluidized state are brought into contact with the plurality of semiconductor chips 5. The semiconductor sealing resin composition 40 is filled in the gap, and the circuit forming surface of the semiconductor chip 5 and the surface and the side opposite to the circuit forming surface are covered with the semiconductor sealing resin composition 40 and sealed. And a step of curing the resin composition 40 for semiconductor encapsulation. In this way, the semiconductor device 8 that can be picked up by the collet in a state where the opposite surface and side surfaces of the semiconductor chip 5 are covered and protected by the cured body 40 of the semiconductor sealing resin composition, together with the circuit formation surface of the semiconductor chip 5. Can be obtained. This prevents the handling device from coming into direct contact with the semiconductor chip 5 when picking up by a handling device such as a collet, or the impact applied to the semiconductor chip 5 when the handling device such as a collet comes into contact with the semiconductor. It can relieve with the hardening body 40 of the resin composition for sealing. For this reason, according to the manufacturing method according to the present embodiment, it is possible to prevent the semiconductor chip 5 from being damaged by an impact applied when the semiconductor chip 5 is picked up by a handling device such as a collet. Therefore, it is possible to obtain the semiconductor device 8 having excellent reliability as compared with the conventional manufacturing process.
In the method for manufacturing the semiconductor device 8 according to the present embodiment, the second adhesive member 30 preferably has a heat-peelable adhesive layer 210 on the surface. Further, when the second pressure-sensitive adhesive member 30 is a member having the above-described heat-peelable pressure-sensitive adhesive layer 210 on the surface, the structure 7 has a part of the solder bump 2 embedded in the heat-peelable pressure-sensitive adhesive layer 210. It is preferable that

また、本実施形態に係る製造方法によれば、個片化した後に基板に配置することなく得られた複数の半導体チップ５を一括して樹脂封止することが可能となるため、半導体装置８の生産性を向上させることができる。なお、半導体ウエハ１は、シリコン基板上に単層または多層の配線層が形成されたものである。以下、半導体ウエハ１において、配線層が形成された側の面を回路形成面と称して説明する。   In addition, according to the manufacturing method according to the present embodiment, a plurality of semiconductor chips 5 obtained without being placed on a substrate after being singulated can be collectively sealed with a resin, so that the semiconductor device 8 Productivity can be improved. The semiconductor wafer 1 has a single layer or multiple wiring layers formed on a silicon substrate. Hereinafter, the surface of the semiconductor wafer 1 on which the wiring layer is formed will be referred to as a circuit formation surface.

ここで、第１の粘着部材２０と第２の粘着部材３０は、いずれも、粘着テープ単体であってもよいし、支持基材上に粘着層を形成した物であってもよい。以下、第２の粘着部材３０が支持基材２００上に熱剥離性粘着層２１０を形成したものである場合を例に挙げて、本実施形態に係る製造方法について、図２〜４を参照して説明する。
なお、本実施形態に係る製造方法の各工程において使用する保護フィルム１０、第１の粘着部材２０（ダイシングフィルム２０ともいう。）、第３の粘着部材３０（転写部材３０ともいう。）および離型フィルム５０の詳細については、後述する。 Here, the first pressure-sensitive adhesive member 20 and the second pressure-sensitive adhesive member 30 may both be a single pressure-sensitive adhesive tape or may be a material in which a pressure-sensitive adhesive layer is formed on a support base material. Hereinafter, the case where the second pressure-sensitive adhesive member 30 is obtained by forming the heat-peelable pressure-sensitive adhesive layer 210 on the support substrate 200 will be described as an example, and the manufacturing method according to this embodiment will be described with reference to FIGS. I will explain.
In addition, the protective film 10, the 1st adhesion member 20 (it is also called the dicing film 20), the 3rd adhesion member 30 (it is also called the transfer member 30) used in each process of the manufacturing method which concerns on this embodiment, and separation | separation. Details of the mold film 50 will be described later.

まず、図２（ａ）に示すように、回路形成面に複数の半田バンプ２が取り付けられた半導体ウエハ１を準備する。   First, as shown in FIG. 2A, a semiconductor wafer 1 having a plurality of solder bumps 2 attached to a circuit formation surface is prepared.

次に、図２（ｂ）に示すように、準備した半導体ウエハ１の回路形成面を保護するために、当該回路形成面に対して保護フィルム１０を貼り付けて、当該回路形成面を保護フィルム１０により覆う。こうすることで、後述する半導体ウエハ１の回路形成面とは反対側の面を研磨する際に、回路形成面に加わる衝撃により当該回路形成面に搭載された電子部品等が破損してしまうことを防ぐことができる。   Next, as shown in FIG. 2B, in order to protect the circuit formation surface of the prepared semiconductor wafer 1, a protective film 10 is attached to the circuit formation surface, and the circuit formation surface is protected. 10 to cover. By doing so, when polishing the surface opposite to the circuit formation surface of the semiconductor wafer 1 to be described later, an electronic component or the like mounted on the circuit formation surface is damaged by an impact applied to the circuit formation surface. Can be prevented.

次に、図２（ｃ）に示すように、保護フィルム１０を貼り付けた半導体ウエハ１の回路形成面とは反対側の面を研磨する。具体的には、保護フィルム１０を貼り付けた状態の半導体ウエハ１を研磨装置上に固定し、当該半導体ウエハ１の厚みが所定の厚みとなるように、回路形成面とは反対側の面を研磨する。   Next, as shown in FIG.2 (c), the surface on the opposite side to the circuit formation surface of the semiconductor wafer 1 which affixed the protective film 10 is grind | polished. Specifically, the semiconductor wafer 1 with the protective film 10 attached is fixed on a polishing apparatus, and the surface opposite to the circuit forming surface is arranged so that the thickness of the semiconductor wafer 1 becomes a predetermined thickness. Grind.

また、本実施形態に係る製造方法においては、上述したように保護フィルム１０を貼り付けた状態で半導体ウエハ１の回路形成面とは反対側の面を研磨するため、研磨時に発生する応力により半導体ウエハ１の回路形成面に搭載された電子部品等が破損してしまうことを効果的に防止することができる。   Further, in the manufacturing method according to the present embodiment, the surface opposite to the circuit forming surface of the semiconductor wafer 1 is polished with the protective film 10 attached as described above. It is possible to effectively prevent the electronic components mounted on the circuit forming surface of the wafer 1 from being damaged.

次に、図２（ｄ）に示すように、研磨して得られた半導体ウエハ１の回路形成面とは反対側の面に、保護フィルム１０を回路形成面に貼り付けた状態のままダイシングフィルム２０を貼り付ける。次いで、図２（ｅ）に示すように、半導体ウエハ１から保護フィルム１０を剥離する。このとき、保護フィルム１０は、当該保護フィルム１０と半導体ウエハ１との間の密着性を低減させてから半導体ウエハ１から剥離することが好ましい。具体的には、保護フィルム１０と半導体ウエハ１との接着部位に対して、たとえば、紫外線照射や熱処理を行うことにより、当該接着部位を形成している保護フィルム１０の粘着層を劣化させることで密着性を低減させる方法が挙げられる。   Next, as shown in FIG. 2 (d), the dicing film with the protective film 10 attached to the circuit forming surface on the surface opposite to the circuit forming surface of the semiconductor wafer 1 obtained by polishing. 20 is pasted. Next, as shown in FIG. 2 (e), the protective film 10 is peeled from the semiconductor wafer 1. At this time, the protective film 10 is preferably peeled from the semiconductor wafer 1 after reducing the adhesion between the protective film 10 and the semiconductor wafer 1. Specifically, for example, by performing ultraviolet irradiation or heat treatment on the adhesion part between the protective film 10 and the semiconductor wafer 1, the adhesive layer of the protective film 10 forming the adhesion part is deteriorated. The method of reducing adhesiveness is mentioned.

次に、図２（ｆ）に示すように、図２（ｅ）に示した回路形成面とは反対側の面にダイシングフィルム２０を貼り付けた状態のまま、半導体ウエハ１のダイシング領域に沿って、半導体ウエハ１の回路形成面に対して所定幅の切れ込み１００を複数形成する。すなわち、ダイシングフィルム２０を回路形成面とは反対側の面に貼り付けた状態のまま、半導体ウエハ１の回路形成面から、当該半導体ウエハ１をハーフカットする。切れこみ１００の形成には、ダイシングブレード、レーザ等を使用することができる。切れこみ１００の幅は、特に限定されないが、３０μｍ以上３００μｍ以下とすることが好ましく、５０μｍ以上２００μｍ以下であるとさらに好ましい。そして、切れこみ１００は、半導体ウエハ１の回路形成面に対して等間隔に形成することが好ましい。この切れ込み１００の幅は、当該切れ込み１００を形成した後の半導体ウエハ１の強度や回路配置等の条件を考慮して設定することが一般的である。そのため、切れ込み１００の幅は、半導体装置８の設計段階において上述した条件に鑑みて、上記数値範囲内となるよう適宜設定すればよい。
また、切れ込み１００の深さは、半導体ウエハ１のサイズや作製する半導体パッケージの厚みに応じて、適宜、調整すればよいが、作業性や半導体装置８の小型化の観点から、たとえば、３０μｍ以上３００μｍ以下とすればよい。 Next, as shown in FIG. 2F, along the dicing region of the semiconductor wafer 1, the dicing film 20 is stuck on the surface opposite to the circuit forming surface shown in FIG. Thus, a plurality of notches 100 having a predetermined width are formed on the circuit forming surface of the semiconductor wafer 1. That is, the semiconductor wafer 1 is half-cut from the circuit forming surface of the semiconductor wafer 1 with the dicing film 20 attached to the surface opposite to the circuit forming surface. A dicing blade, a laser, or the like can be used to form the cut 100. The width of the cut 100 is not particularly limited, but is preferably 30 μm or more and 300 μm or less, and more preferably 50 μm or more and 200 μm or less. The cuts 100 are preferably formed at equal intervals with respect to the circuit formation surface of the semiconductor wafer 1. In general, the width of the notch 100 is set in consideration of conditions such as the strength of the semiconductor wafer 1 and the circuit arrangement after the notch 100 is formed. Therefore, the width of the notch 100 may be set as appropriate within the above numerical range in view of the above-described conditions in the design stage of the semiconductor device 8.
Further, the depth of the notch 100 may be appropriately adjusted according to the size of the semiconductor wafer 1 and the thickness of the semiconductor package to be manufactured. From the viewpoint of workability and miniaturization of the semiconductor device 8, for example, 30 μm or more. What is necessary is just to be 300 micrometers or less.

ここで、切れこみ１００とは、ダイシングフィルム２０を回路形成面とは反対側の面に貼り付けた状態のまま、半導体ウエハ１のダイシング領域に沿って、たとえば、ダイシングブレードを挿入し、完全に半導体ウエハ１を切断しないように、上記ダイシングブレードの動作を止めることにより形成されたものを指す。すなわち、切れこみ１００とは、半導体ウエハ１の厚み方向において、半導体ウエハ１の回路形成面から、当該半導体ウエハ１をハーフカットして形成された溝を指す。なお、上述した半導体ウエハ１をハーフカットするとは、当該半導体ウエハ１を完全に切断分離することなく、切り残しが生じるように、半導体ウエハ１の厚みの５割から７割程度を切削することを指す。   Here, the notch 100 means that, for example, a dicing blade is inserted along the dicing region of the semiconductor wafer 1 while the dicing film 20 is adhered to the surface opposite to the circuit forming surface. It refers to one formed by stopping the operation of the dicing blade so as not to cut the semiconductor wafer 1. That is, the notch 100 refers to a groove formed by half-cutting the semiconductor wafer 1 from the circuit forming surface of the semiconductor wafer 1 in the thickness direction of the semiconductor wafer 1. The above-mentioned half-cutting of the semiconductor wafer 1 means cutting about 50% to 70% of the thickness of the semiconductor wafer 1 so that uncut portions are generated without completely cutting and separating the semiconductor wafer 1. Point to.

次いで、図３（ａ）に示すように、ダイシングフィルム２０を貼り付けた状態で、半導体ウエハ１の回路形成面すべてに対してまたがるように転写部材３０を貼り付ける。このとき、転写部材３０は、当該転写部材３０における熱剥離性粘着層２１０の表面が半導体ウエハ１における回路形成面と接触しないように、半田バンプ２の表面の一部分のみを覆うように貼り付ける。具体的には、半導体ウエハ１に転写部材３０を貼り付けた際に、上記半導体ウエハ１の回路形成面と、上記転写部材３０における熱剥離性粘着層２１０の表面との間の距離が、好ましくは１０μｍ以上２００μｍ以下となるように制御することがよく、さらに好ましくは、２０μｍ以上１８０μｍ以下となるように制御することがよい。また、上述した半導体ウエハ１に転写部材３０を貼り付ける工程について、半導体ウエハ１の回路形成面に設けられた半田バンプ２の埋設状態という観点から見た場合、当該半田バンプ２の平均高さをＲとしたとき、半田バンプ２の回路形成面と接している箇所とは反対側の先端部から１／４Ｒ以上３／４Ｒ以下の領域が転写部材３０における熱剥離性粘着層２１０中に埋設されていることが好ましく、３／８Ｒ以上５／８Ｒ以下の領域が転写部材３０における熱剥離性粘着層２１０中に埋設されているとさらに好ましい。本実施形態に係る製造方法においては、転写部材３０の貼り付けの程度を制御することによって、後述する半導体封止用樹脂組成物４０を用いて封止する工程において樹脂封止される領域を調節することができる。   Next, as illustrated in FIG. 3A, the transfer member 30 is attached so as to extend over the entire circuit formation surface of the semiconductor wafer 1 with the dicing film 20 attached. At this time, the transfer member 30 is attached so as to cover only a part of the surface of the solder bump 2 so that the surface of the heat-peelable adhesive layer 210 of the transfer member 30 does not come into contact with the circuit formation surface of the semiconductor wafer 1. Specifically, when the transfer member 30 is attached to the semiconductor wafer 1, the distance between the circuit forming surface of the semiconductor wafer 1 and the surface of the heat-peelable adhesive layer 210 in the transfer member 30 is preferably Is preferably controlled to be 10 μm or more and 200 μm or less, and more preferably 20 μm or more and 180 μm or less. In addition, regarding the process of attaching the transfer member 30 to the semiconductor wafer 1 described above, when viewed from the viewpoint of the embedded state of the solder bumps 2 provided on the circuit forming surface of the semiconductor wafer 1, the average height of the solder bumps 2 is determined. When R, a region from 1 / 4R to 3 / 4R is embedded in the heat-peelable adhesive layer 210 in the transfer member 30 from the tip of the solder bump 2 on the side opposite to the portion in contact with the circuit formation surface. It is preferable that the region of 3 / 8R or more and 5 / 8R or less is embedded in the heat-peelable adhesive layer 210 in the transfer member 30. In the manufacturing method according to the present embodiment, by controlling the degree of attachment of the transfer member 30, the region to be resin-sealed in the step of sealing using the semiconductor sealing resin composition 40 described later is adjusted. can do.

次いで、図３（ｂ）に示すように、ダイシングフィルム２０を半導体ウエハ１から剥離する。なお、ダイシングフィルム２０は、当該ダイシングフィルム２０と半導体ウエハ１との間の密着性を低減させた後に、当該半導体ウエハ１から剥離することが好ましい。具体的には、ダイシングフィルム２０と半導体ウエハ１との接着部位に対して、たとえば、紫外線照射や熱処理を行うことにより、当該接着部位を形成しているダイシングフィルム２０の粘着層を劣化させることで密着性を低減させる方法が挙げられる。   Next, as shown in FIG. 3B, the dicing film 20 is peeled from the semiconductor wafer 1. The dicing film 20 is preferably peeled from the semiconductor wafer 1 after reducing the adhesion between the dicing film 20 and the semiconductor wafer 1. Specifically, the adhesive layer of the dicing film 20 forming the bonding site is deteriorated by, for example, performing ultraviolet irradiation or heat treatment on the bonding site between the dicing film 20 and the semiconductor wafer 1. The method of reducing adhesiveness is mentioned.

次いで、図３（ｃ）に示すように、転写部材３０を貼り付けた状態で半導体ウエハ１を個片化して、転写部材３０が貼り付いた状態の複数の半導体チップ５を作製する。こうすることで、上述した切れこみ１００を形成した領域に沿って、半導体ウエハ１を個片化することができる。このとき、半導体ウエハ１は、半導体ウエハ１の回路形成面とは反対側の面側から、半導体ウエハ１のダイシング領域に沿って、当該半導体ウエハ１の回路形成面とは反対側の面を研削しての個片化してもよいし、ダイシングブレードやレーザ等を用いて個変化してもよい。ただし、作業性の観点から、半導体ウエハ１の個片化は、半導体ウエハ１の回路形成面とは反対側の面側から、半導体ウエハ１のダイシング領域に沿って、当該半導体ウエハ１の回路形成面とは反対側の面を研削する手法で実施することが好ましい。なお、半導体ウエハ１を個片化する際には、転写部材３０は切断されることなく、得られた複数の半導体チップ５が貼りついた状態を保持できるようにすることが好ましい。   Next, as shown in FIG. 3C, the semiconductor wafer 1 is separated into pieces with the transfer member 30 attached, and a plurality of semiconductor chips 5 with the transfer member 30 attached thereto are manufactured. By carrying out like this, the semiconductor wafer 1 can be separated into pieces along the area | region in which the above-mentioned notch 100 was formed. At this time, the surface of the semiconductor wafer 1 opposite to the circuit formation surface of the semiconductor wafer 1 is ground along the dicing area of the semiconductor wafer 1 from the surface opposite to the circuit formation surface of the semiconductor wafer 1. Or may be changed using a dicing blade, a laser, or the like. However, from the viewpoint of workability, the separation of the semiconductor wafer 1 is performed by forming the circuit of the semiconductor wafer 1 along the dicing region of the semiconductor wafer 1 from the surface opposite to the circuit formation surface of the semiconductor wafer 1. It is preferable to carry out by a method of grinding a surface opposite to the surface. Note that when the semiconductor wafer 1 is separated into individual pieces, it is preferable that the transfer member 30 is not cut so that the obtained semiconductor chip 5 can be kept attached.

次いで、図３（ｄ）に示すように、離型フィルム５０上に溶融したことにより、流動状態にある半導体封止用樹脂組成物４０を準備する。そして、図３（ｅ）に示すように、溶融したことにより、流動状態にある半導体封止用樹脂組成物４０を、複数の半導体チップ５の回路形成面とは反対側の面に圧接し、隣接する半導体チップ５間の間隙に半導体封止用樹脂組成物４０を充填するとともに、半導体封止用樹脂組成物４０により半導体チップ５の回路形成面とともに、その反対側の面および側面を覆い封止する。すなわち、流動状態の半導体封止用樹脂組成物４０で隣接する半導体チップ５間に形成された間隙を埋めるとともに、半田バンプ２の一部分が露出するように、半導体チップ５の回路形成面、その反対側の面および側面を半導体封止用樹脂組成物４０で封止する。こうすることで、作製した半導体チップ５をコレットでピックアップする際に、当該コレットにより吸着させる部位を半導体体封止用樹脂組成物の硬化体４０により保護することができる。これにより、半導体チップ５の回路形成面とともに、その反対側の面および側面を半導体封止用樹脂組成物４０の硬化体で覆い保護した状態で、得られた半導体チップ５をコレット等のハンドリング装置でピックアップすることができるようになる。このため、本実施形態に係る製造方法によれば、半導体チップ５をコレット等のハンドリング装置によりピックアップする際に加わる衝撃により、当該半導体チップ５が破損してしまう可能性を未然に防ぐことができる。   Subsequently, as shown in FIG.3 (d), the resin composition 40 for semiconductor sealing in a fluid state is prepared by fuse | melting on the release film 50. FIG. Then, as shown in FIG. 3 (e), by melting, the semiconductor sealing resin composition 40 in a fluidized state is pressed against the surface opposite to the circuit formation surface of the plurality of semiconductor chips 5, The semiconductor sealing resin composition 40 is filled in the gap between the adjacent semiconductor chips 5, and the semiconductor forming resin composition 40 covers and seals the circuit forming surface of the semiconductor chip 5 and the opposite surface and side surfaces thereof. Stop. That is, the circuit formation surface of the semiconductor chip 5 is opposite to the gap formed between the adjacent semiconductor chips 5 with the resin composition 40 for encapsulating the semiconductor in a fluidized state, and a part of the solder bump 2 is exposed. The side surface and the side surface are sealed with the resin composition 40 for semiconductor sealing. By doing so, when the produced semiconductor chip 5 is picked up by the collet, the part to be adsorbed by the collet can be protected by the cured body 40 of the semiconductor body sealing resin composition. Thus, the semiconductor chip 5 is handled with a collet or the like in a state where the circuit forming surface of the semiconductor chip 5 and the opposite surface and side surfaces thereof are covered and protected by the cured resin composition 40 for semiconductor encapsulation. You will be able to pick up at. For this reason, according to the manufacturing method which concerns on this embodiment, the possibility that the said semiconductor chip 5 may be damaged by the impact added when picking up the semiconductor chip 5 with handling apparatuses, such as a collet, can be prevented beforehand. .

ここで、流動状態にある半導体封止用樹脂組成物４０とは、溶融状態にある熱硬化性樹脂組成物であってもよいし、液状の樹脂組成物であってもよく、フィルム状に成形された樹脂組成物が軟化した状態にあるものであってよい。   Here, the semiconductor sealing resin composition 40 in a fluidized state may be a thermosetting resin composition in a molten state or a liquid resin composition, and is formed into a film shape. The obtained resin composition may be in a softened state.

以下、半導体チップ５を封止する工程について、半導体封止用樹脂組成物４０として固形の顆粒状樹脂組成物を用いる場合を例に挙げて詳説する。
半導体封止用樹脂組成物４０を用いて半導体チップ５を封止する方法は、特に限定されるわけではなく、トランスファー成形法、圧縮成形法、インジェクション成形法等が挙げられるが、固定された半導体チップ５の位置ずれが発生し難い圧縮成形法が好ましい。また、圧縮成形して半導体チップ５を封止する場合には、粉粒状の樹脂組成物を用いて樹脂封止してもよい。なお、半導体封止用樹脂組成物４０の詳細については、後述する。 Hereinafter, the step of sealing the semiconductor chip 5 will be described in detail by taking as an example the case of using a solid granular resin composition as the semiconductor sealing resin composition 40.
The method for sealing the semiconductor chip 5 using the resin composition 40 for semiconductor sealing is not particularly limited, and examples thereof include a transfer molding method, a compression molding method, and an injection molding method. A compression molding method in which the displacement of the tip 5 hardly occurs is preferable. Further, when the semiconductor chip 5 is sealed by compression molding, resin sealing may be performed using a granular resin composition. The details of the semiconductor sealing resin composition 40 will be described later.

具体的には、圧縮成形金型の上型と下型の間に、顆粒状の樹脂組成物が収容された樹脂材料供給容器を設置する。次いで、転写部材３０を貼り付けた半導体チップ５を、クランプ、吸着のような固定手段により圧縮成型金型の上型と下型の一方に固定する。以下では、半導体チップ５を、回路形成面とは反対側の面が樹脂材料供給容器に対面するように圧縮成型金型の上型に固定した場合を例に挙げて説明する。   Specifically, a resin material supply container containing a granular resin composition is installed between the upper mold and the lower mold of the compression mold. Next, the semiconductor chip 5 to which the transfer member 30 is attached is fixed to one of the upper mold and the lower mold of the compression mold by a fixing means such as clamping or suction. Below, the case where the semiconductor chip 5 is fixed to the upper mold of the compression mold so that the surface opposite to the circuit formation surface faces the resin material supply container will be described as an example.

次に、減圧下、金型の上型と下型の間隔を狭めながら、樹脂材料供給容器の底面を構成するシャッター等の樹脂材料供給機構により、秤量された顆粒状の樹脂組成物を下型が備える下型キャビティ内へ供給する。この金型キャビティ内には、事前に離型フィルム５０を静置しておく必要がある。これにより、顆粒状の樹脂組成物は、下型キャビティ内で所定温度に加熱され、その結果、離型フィルム５０上に溶融状態の半導体封止用樹脂組成物４０を準備することができる。次いで、金型の上型と下型を結合させることにより、溶融状態の半導体封止用樹脂組成物４０を上型に固定された半導体チップ５に対して押し当てる。こうすることで、隣接する半導体チップ５間に形成された間隙を溶融状態の半導体封止用樹脂組成物４０で埋めることができるとともに、半導体チップ５の回路形成面、その反対側の面および側面を半導体封止用樹脂組成物４０で覆うことができる。その後、金型の上型と下型を結合させた状態を保持しながら、半導体封止用樹脂組成物４０を硬化させる。
ここで、圧縮成形を行う場合には、金型内を減圧下にしながら樹脂封止を行うことが好ましく、真空条件下であるとさらに好ましい。こうすることで、隣接する半導体チップ５間に形成された間隙に対して半導体封止用樹脂組成物４０を、未充填部分を残すことなく良好に充填することができる。 Next, under reduced pressure, while the interval between the upper and lower molds of the mold is reduced, the weighed granular resin composition is removed from the lower mold by a resin material supply mechanism such as a shutter that constitutes the bottom surface of the resin material supply container. Into the lower mold cavity. It is necessary to leave the release film 50 in advance in the mold cavity. Thus, the granular resin composition is heated to a predetermined temperature in the lower mold cavity, and as a result, a molten semiconductor sealing resin composition 40 can be prepared on the release film 50. Next, by bonding the upper mold and the lower mold of the mold, the molten semiconductor sealing resin composition 40 is pressed against the semiconductor chip 5 fixed to the upper mold. By doing so, the gap formed between the adjacent semiconductor chips 5 can be filled with the molten resin composition 40 for semiconductor encapsulation, and the circuit formation surface of the semiconductor chip 5, the opposite surface, and the side surface Can be covered with the resin composition 40 for semiconductor encapsulation. Thereafter, the resin composition 40 for semiconductor encapsulation is cured while maintaining the state where the upper mold and the lower mold of the mold are bonded.
Here, when performing compression molding, it is preferable to perform resin sealing while reducing the pressure inside the mold, and it is more preferable to be under vacuum conditions. By doing so, it is possible to satisfactorily fill the gap between the adjacent semiconductor chips 5 with the semiconductor sealing resin composition 40 without leaving an unfilled portion.

圧縮成形における成形温度は、特に限定されるわけではないが、５０〜２００℃が好ましく、８０〜１８０℃が特に好ましい。また、成形圧力は、特に限定されるわけではないが、０．５〜１２ＭＰａであることが好ましく、１〜１０ＭＰａが特に好ましい。さらに、成形時間は３０秒〜１５分であることが好ましく、１〜１０分が特に好ましい。成形温度、圧力、時間を上記範囲とすることで、溶融状態の半導体封止用樹脂組成物４０が充填されない部分が発生することと半導体チップ５が位置ずれしてしまうことの両方を防止することができる。   The molding temperature in compression molding is not particularly limited, but is preferably 50 to 200 ° C, particularly preferably 80 to 180 ° C. The molding pressure is not particularly limited, but is preferably 0.5 to 12 MPa, and particularly preferably 1 to 10 MPa. Furthermore, the molding time is preferably 30 seconds to 15 minutes, and particularly preferably 1 to 10 minutes. By setting the molding temperature, pressure, and time within the above ranges, it is possible to prevent both the occurrence of a portion that is not filled with the molten semiconductor sealing resin composition 40 and the semiconductor chip 5 from being displaced. Can do.

次に、図４（ａ）に示すように、離型フィルム５０を剥離する。   Next, as shown to Fig.4 (a), the release film 50 is peeled.

次いで、図４（ｂ）に示すように、転写部材３０を半導体チップ５に貼り付けた状態で、当該半導体チップ５の回路形成面とは反対側に位置する面方向に配された半導体封止用樹脂組成物４０の硬化体に対して、ダイシングフィルム２０を貼り付ける。   Next, as shown in FIG. 4B, in a state where the transfer member 30 is attached to the semiconductor chip 5, the semiconductor sealing disposed in the surface direction located on the side opposite to the circuit formation surface of the semiconductor chip 5 The dicing film 20 is attached to the cured body of the resin composition 40 for use.

次いで、図４（ｃ）に示すように、転写部材３０を剥離する。このとき、転写部材３０の表面に形成された熱剥離性粘着層２１０は、主剤と発泡剤とを含む材料により形成されていることが好ましい。こうすることで、転写部材３０における熱剥離性粘着層２１０を形成する材料が発泡する温度まで加熱することにより、当該転写部材３０を半導体チップ５から容易に剥離することが可能となる。具体的には、熱剥離性粘着層２１０を上記材料により形成した場合、すなわち、熱剥離性粘着層２１０を形成する粘着剤を発泡性のものとした場合、かかる粘着剤が発泡する温度まで加熱することにより、当該粘着剤の接着力を実質的になくなることになる。それ故、熱剥離性粘着層２１０を有する転写部材３０を用いた場合には、加熱処理することにより、転写部材３０を半導体チップ５から容易に剥離することが可能となる。また、上記主剤としては、アクリル系粘着剤、ゴム系粘着剤、スチレン・共役ジエンブロック共重合体であり、好ましくはアクリル系粘着剤等が挙げられ、上記発泡剤としては、無機系、有機系等の各種発泡剤を使用することが可能である。   Next, as shown in FIG. 4C, the transfer member 30 is peeled off. At this time, the heat-peelable adhesive layer 210 formed on the surface of the transfer member 30 is preferably formed of a material containing a main agent and a foaming agent. By doing so, the transfer member 30 can be easily peeled from the semiconductor chip 5 by heating to a temperature at which the material forming the heat peelable adhesive layer 210 in the transfer member 30 is foamed. Specifically, when the heat-peelable pressure-sensitive adhesive layer 210 is formed of the above material, that is, when the pressure-sensitive adhesive forming the heat-peelable pressure-sensitive adhesive layer 210 is foamable, it is heated to a temperature at which the pressure-sensitive adhesive foams. By doing so, the adhesive force of the pressure-sensitive adhesive is substantially lost. Therefore, when the transfer member 30 having the heat-peelable adhesive layer 210 is used, the transfer member 30 can be easily peeled from the semiconductor chip 5 by heat treatment. The main agent is an acrylic pressure-sensitive adhesive, a rubber-based pressure-sensitive adhesive, or a styrene / conjugated diene block copolymer, preferably an acrylic pressure-sensitive adhesive, and the foaming agent is an inorganic or organic type. It is possible to use various foaming agents such as.

次いで、図４（ｄ）に示すように、例えば、ダイシングフィルム２０を半導体チップ５に貼り付けた状態で、間隙に充填された半導体封止用樹脂組成物４０の硬化体を切断し、半導体封止用樹脂組成物４０により封止された複数の半導体チップ５に個片化する。このとき、ダイシングフィルム２０は、半導体封止用樹脂組成物４０の硬化体とともに切断されてもよいし、切断されることなく複数の半導体チップ５にまたがって貼りついた状態を保持していてもよいが、半導体装置８の生産性を向上させる観点から、半導体チップ５を個片化する際には、ダイシングフィルム２０が切断されることなく半導体チップ５にまたがって貼りついた状態を保持できるようにすることが好ましい。なお、上述した半導体チップ５の個片化には、ダイシングブレード、レーザ等を使用することができる。   Next, as shown in FIG. 4D, for example, in a state where the dicing film 20 is attached to the semiconductor chip 5, the cured body of the semiconductor sealing resin composition 40 filled in the gap is cut, and the semiconductor sealing is performed. It divides into the several semiconductor chip 5 sealed with the resin composition 40 for fixation. At this time, the dicing film 20 may be cut together with the cured body of the resin composition 40 for semiconductor encapsulation, or may be held in a state of being stuck across the plurality of semiconductor chips 5 without being cut. Although it is good, from the viewpoint of improving the productivity of the semiconductor device 8, when the semiconductor chip 5 is separated, the dicing film 20 can be held in a state of being attached to the semiconductor chip 5 without being cut. It is preferable to make it. Note that a dicing blade, a laser, or the like can be used to separate the semiconductor chips 5 described above.

次に、図４（ｅ）に示すように、ダイシングフィルム２０を半導体装置８から剥離する。こうすることによって、本実施形態に係る半導体装置８を作製することが可能である。なお、ダイシングフィルム２０は、当該ダイシングフィルム２０と半導体装置８との間の密着性を低減させた後に、当該半導体チップ５から剥離することが好ましい。具体的には、ダイシングフィルム２０と半導体チップ５との接着部位に対して、たとえば、紫外線照射や熱処理を行うことにより、当該接着部位を形成しているダイシングフィルム２０の粘着層を劣化させることで密着性を低減させる方法が挙げられる。   Next, as shown in FIG. 4E, the dicing film 20 is peeled from the semiconductor device 8. By doing so, the semiconductor device 8 according to the present embodiment can be manufactured. The dicing film 20 is preferably peeled from the semiconductor chip 5 after reducing the adhesion between the dicing film 20 and the semiconductor device 8. Specifically, the adhesive layer of the dicing film 20 forming the bonding site is deteriorated by, for example, performing ultraviolet irradiation or heat treatment on the bonding site between the dicing film 20 and the semiconductor chip 5. The method of reducing adhesiveness is mentioned.

また、得られた半導体装置８は、必要に応じて、基板に実装することも可能である。なお、作製した半導体装置を基板に実装する際には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることが可能である。   Further, the obtained semiconductor device 8 can be mounted on a substrate as necessary. Note that a known device such as a flip chip bonder or a die bonder can be used when the manufactured semiconductor device is mounted on a substrate.

本実施形態に係る製造方法によれば、半導体チップ５の回路形成面とともに、反対側の面および側面を半導体封止用樹脂組成物の硬化体４０で覆い保護した状態で、コレット等のハンドリング装置によりピックアップすることができる半導体チップ５を得ることができる。これにより、コレット等のハンドリング装置が直接半導体チップ５に接触することを防ぐことができるとともに、コレット等のハンドリング装置でピックアップした際に半導体チップ５に対して加わる衝撃を半導体封止用樹脂組成物の硬化体４０で緩和することができる。そのため、本実施形態に係る製造方法によれば、コレット等のハンドリング装置によりピックアップする際に加わる衝撃により、半導体チップ５が破損してしまう可能性を未然に防ぐことができる。すなわち、本実施形態に係る製造方法によれば、コレット等のハンドリング装置で吸着してピックアップする際に半導体チップ５に対して加わる衝撃による影響を緩和することが可能である。よって、本実施形態に係る製造方法によれば、従来の製造方法と比べて、信頼性に優れた半導体装置を製造することができる。また、本実施形態に係る製造方法によれば、個片化した後に基板に配置することなく得られた複数の半導体チップ５を一括して樹脂封止することが可能となる。このため、従来の製造方法と比べて、生産効率を飛躍的に向上させることが可能となる。また、本実施形態に係る製造方法により得られた半導体装置８を基板に実装した場合には、封止材４０と基板とが離間した構造であるため、封止材４０と基板との間に生じる密着不良を抑制することも可能であり、信頼性をより一層向上させることができる。   According to the manufacturing method according to the present embodiment, in addition to the circuit forming surface of the semiconductor chip 5 and the opposite surface and side surfaces being covered and protected by the cured body 40 of the resin composition for semiconductor sealing, a handling device such as a collet. Thus, the semiconductor chip 5 that can be picked up can be obtained. Thereby, it is possible to prevent a handling device such as a collet from coming into direct contact with the semiconductor chip 5 and to apply an impact applied to the semiconductor chip 5 when picked up by the handling device such as a collet. The cured body 40 can be used for relaxation. Therefore, according to the manufacturing method according to the present embodiment, it is possible to prevent the possibility that the semiconductor chip 5 is damaged by an impact applied when picking up by a handling device such as a collet. That is, according to the manufacturing method according to the present embodiment, it is possible to mitigate the influence due to the impact applied to the semiconductor chip 5 when picking up by picking up with a handling device such as a collet. Therefore, according to the manufacturing method according to the present embodiment, it is possible to manufacture a semiconductor device having excellent reliability as compared with the conventional manufacturing method. Moreover, according to the manufacturing method according to the present embodiment, a plurality of semiconductor chips 5 obtained without being placed on a substrate after being separated into pieces can be collectively sealed with resin. For this reason, compared with the conventional manufacturing method, it becomes possible to improve production efficiency drastically. Further, when the semiconductor device 8 obtained by the manufacturing method according to the present embodiment is mounted on a substrate, the structure is a structure in which the sealing material 40 and the substrate are separated from each other. It is also possible to suppress the adhesion failure that occurs, and the reliability can be further improved.

本実施形態において保護フィルム１０は、半導体ウエハ１の回路形成面とは反対側の面を研磨する際に、当該半導体ウエハ１の回路形成面を保護する目的で使用しているが、本実施形態において半導体ウエハ１を個片化する際に使用したダイシングフィルム２０の機能、および本実施形態において半導体チップ５の回路形成面とは反対側の面および側面を覆い封止する際に使用した転写部材３０の機能をも有している。このため、生産効率という観点においては、ダイシングフィルム２０や転写部材３０に代えて保護フィルム１０のみを使用する方法の方が優れているが、本実施形態に係る製造方法によれば、各製造工程において異なる粘着部材（保護フィルム１０、ダイシングフィルム２０および転写部材３０）をそれぞれ使用した方が、当該粘着部材の強度を維持する等のために使い分けることができる等の長所もある。すなわち、本実施形態に係る製造方法によれば、信頼性に優れた半導体装置を精度よく作製することが可能である。   In this embodiment, the protective film 10 is used for the purpose of protecting the circuit forming surface of the semiconductor wafer 1 when the surface opposite to the circuit forming surface of the semiconductor wafer 1 is polished. The function of the dicing film 20 used for separating the semiconductor wafer 1 in FIG. 2 and the transfer member used for covering and sealing the surface and the side opposite to the circuit forming surface of the semiconductor chip 5 in this embodiment. It also has 30 functions. For this reason, in terms of production efficiency, the method using only the protective film 10 instead of the dicing film 20 or the transfer member 30 is superior, but according to the manufacturing method according to the present embodiment, each manufacturing process The use of different pressure-sensitive adhesive members (protective film 10, dicing film 20 and transfer member 30) has an advantage that they can be used separately for maintaining the strength of the pressure-sensitive adhesive member. That is, according to the manufacturing method according to the present embodiment, a highly reliable semiconductor device can be manufactured with high accuracy.

次に、各実施形態に係る半導体封止用樹脂組成物４０、ダイシングフィルム２０、転写部材３０、保護フィルム１０および離型フィルム５０の構成について説明する。   Next, the structure of the resin composition 40 for semiconductor sealing, the dicing film 20, the transfer member 30, the protective film 10, and the release film 50 which concern on each embodiment is demonstrated.

＜半導体封止用樹脂組成物４０＞
以下、半導体封止用樹脂組成物４０が、顆粒状の樹脂組成物である態様について詳細に説明するが、これに限定されるものではない。 <Semiconductor sealing resin composition 40>
Hereinafter, the semiconductor sealing resin composition 40 will be described in detail with respect to an embodiment in which it is a granular resin composition, but is not limited thereto.

本実施形態に係る顆粒状の樹脂組成物は、その構成材料として、エポキシ樹脂を含有するものであることが好ましい。エポキシ樹脂としては、例えば、１分子内にエポキシ基を２個以上有するモノマー、オリゴマー、ポリマー全般であり、その分子量および分子構造を特に限定するものではない。具体的には、ビフェニル型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂等の結晶性エポキシ樹脂；クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフトールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂；フェニレン骨格含有フェノールアラルキル型エポキシ樹脂、ビフェニレン骨格含有フェノールアラルキル型エポキシ樹脂、フェニレン骨格含有ナフトールアラルキル型エポキシ樹脂等のフェノールアラルキル型エポキシ樹脂；トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂等の３官能型エポキシ樹脂；ジシクロペンタジエン変性フェノール型エポキシ樹脂、テルペン変性フェノール型エポキシ樹脂等の変性フェノール型エポキシ樹脂；トリアジン核含有エポキシ樹脂等の複素環含有エポキシ樹脂等が挙げられ、これらのうち１種または２種以上を組み合わせて用いることができる。   The granular resin composition according to this embodiment preferably contains an epoxy resin as a constituent material. Examples of the epoxy resin include monomers, oligomers, and polymers in general having two or more epoxy groups in one molecule, and the molecular weight and molecular structure thereof are not particularly limited. Specifically, crystalline epoxy resins such as biphenyl type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, stilbene type epoxy resin, hydroquinone type epoxy resin; cresol novolac type epoxy resin, phenol novolac type epoxy resin, Novolac type epoxy resins such as naphthol novolak type epoxy resins; Phenol aralkyl type epoxy resins such as phenylene skeleton-containing phenol aralkyl type epoxy resins, biphenylene skeleton containing phenol aralkyl type epoxy resins, phenylene skeleton containing naphthol aralkyl type epoxy resins; Triphenolmethane type Trifunctional epoxy resins such as epoxy resins and alkyl-modified triphenolmethane epoxy resins; dicyclopentadiene-modified phenolic epoxy Modified phenol type epoxy resins such as cis-resin and terpene modified phenol type epoxy resins; heterocyclic ring-containing epoxy resins such as triazine nucleus-containing epoxy resins, and the like. Among these, one kind or two or more kinds can be used in combination. .

また、顆粒状の樹脂組成物を得る方法としては、特に限定されるものではないが、例えば、複数の小孔を有する円筒状外周部と円盤状の底面から構成される回転子の内側に、溶融混練された樹脂組成物を供給し、その樹脂組成物を、回転子を回転させて得られる遠心力によって小孔を通過させて得る方法（以下、「遠心製粉法」とも言う。）；各原料成分をミキサーで予備混合後、ロール、ニーダー又は押出機等の混練機により加熱混練後、冷却、粉砕工程を経て粉砕物としたものを、篩を用いて粗粒と微紛の除去を行って得る方法（以下、「粉砕篩分法」とも言う。）；各原料成分をミキサーで予備混合後、スクリュー先端部に小径を複数配置したダイを設置した押出機を用いて、加熱混練を行うとともに、ダイに配置された小孔からストランド状に押し出されてくる溶融樹脂をダイ面に略平行に摺動回転するカッターで切断して得る方法（以下、「ホットカット法」とも言う。）等が挙げられる。いずれの方法でも混練条件、遠心条件、篩分条件、切断条件等を選ぶことにより、所望の粒度分布や顆粒密度を得ることができる。特に好ましい製法としては、遠心製粉法であり、これにより得られる顆粒状の樹脂組成物は、所望の粒度分布や顆粒密度を安定して発現させることができるため、搬送路上での搬送性や固着防止の点で好ましい。また、遠心製粉法では、粒子表面をある程度滑らかにすることができるため、粒子同士が引っかかったり、搬送路面との摩擦抵抗が大きくなったりすることもなく、搬送路への供給口でのブリッジ（詰まり）の防止、搬送路上での滞留の防止の点でも好ましい。また、遠心製粉法では、溶融した状態から遠心力を用いて形成させるため、粒子内に空隙がある程度含まれた状態となり、顆粒密度をある程度低くできるため、圧縮成形における搬送性に関して有利である。   In addition, the method for obtaining a granular resin composition is not particularly limited.For example, on the inner side of a rotor composed of a cylindrical outer peripheral portion having a plurality of small holes and a disc-shaped bottom surface, A method in which a melt-kneaded resin composition is supplied and the resin composition is obtained by passing through small holes by centrifugal force obtained by rotating a rotor (hereinafter also referred to as “centrifugal milling method”); After premixing the raw material components with a mixer, heat kneading with a kneader such as a roll, kneader or extruder, cooling and crushing through a pulverized product, removing coarse particles and fine powder using a sieve (Hereinafter also referred to as “grinding and sieving method”): After premixing each raw material component with a mixer, heat kneading is carried out using an extruder equipped with a die having a plurality of small diameters at the screw tip. Along with a strike from a small hole located in the die. How the molten resin come extruded into command shape obtained by cutting with a cutter substantially parallel to slide and rotate on the die face (hereinafter, also referred to as "hot cut method".), And the like. In any method, desired particle size distribution and granule density can be obtained by selecting kneading conditions, centrifugal conditions, sieving conditions, cutting conditions and the like. A particularly preferable production method is a centrifugal milling method, and the granular resin composition obtained thereby can stably express a desired particle size distribution and granule density. It is preferable in terms of prevention. In addition, in the centrifugal milling method, the particle surface can be smoothed to some extent, so that the particles are not caught and the frictional resistance with the surface of the conveying path does not increase, and the bridge ( This is also preferable in terms of prevention of clogging) and prevention of retention on the conveyance path. Further, the centrifugal milling method is advantageous in terms of transportability in compression molding because the particles are formed using a centrifugal force from a melted state, so that the voids are included in the particles to some extent and the granule density can be lowered to some extent.

一方、粉砕篩分法は、篩分により発生する多量の微粉及び粗粒の処理方法を検討する必要はあるものの、篩分装置等は半導体封止用樹脂組成物４０の既存製造ラインで使用されているものであるため、従来の製造ラインをそのまま使用できる点で好ましい。また、粉砕篩分法は、粉砕前に溶融樹脂をシート化する際のシート厚の選択、粉砕時の粉砕条件やスクリーンの選択、篩分時の篩の選択等、本発明の粒度分布を発現させるための独立して制御可能な因子が多いため、所望の粒度分布に調整するための手段の選択肢が多い点で好ましい。また、ホットカット法も、例えば、押出機の先端にホットカット機構を付加する程度で、従来の製造ラインをそのまま利用できる点で好ましい。   On the other hand, in the pulverizing sieving method, it is necessary to examine a method for treating a large amount of fine powder and coarse particles generated by sieving, but the sieving device and the like are used in the existing production line of the resin composition 40 for semiconductor encapsulation. Therefore, it is preferable in that the conventional production line can be used as it is. The pulverization sieving method expresses the particle size distribution of the present invention, such as selection of sheet thickness when forming a molten resin sheet before pulverization, selection of pulverization conditions and screen during pulverization, selection of sieving during sieving, etc. Since there are many factors that can be controlled independently, it is preferable in that there are many choices of means for adjusting to a desired particle size distribution. The hot cut method is also preferable in that a conventional production line can be used as it is, for example, by adding a hot cut mechanism to the tip of the extruder.

半導体封止用樹脂組成物４０は、タブレット状の樹脂組成物であってもよい。かかるタブレット状の樹脂組成物を得る方法としては、たとえば各原料成分を、ミキサー等の混合機で混合し、さらにロール、ニーダーまたは押出機等の混練機で加熱溶融混練し、冷却した後に粉砕したものをタブレット状に打錠成型して得られる。   The semiconductor sealing resin composition 40 may be a tablet-like resin composition. As a method of obtaining such a tablet-like resin composition, for example, each raw material component is mixed with a mixer such as a mixer, and further heated and melt-kneaded with a kneader such as a roll, kneader or extruder, cooled, and then pulverized. It is obtained by tableting a product into a tablet.

上述したシート状の樹脂組成物を得る方法としては、例えば各原料成分または事前に各成分を混合した樹脂組成物を有機溶剤等に溶解又は分散したワニスを調整し、フィルム上に塗布・乾燥してシート状に形成する。塗布の方法は特に限定されず、コンマコーターやダイコーターのような塗工機を用いた塗工による方法、ステンシル印刷やグラビア印刷のような印刷による方法などが挙げられる。あるいは、樹脂組成物を直接ニーダー等で混練することにより混練物を調製し、このようにして得られた混練物を押し出してシート状に形成してもよい。   As a method for obtaining the above-described sheet-shaped resin composition, for example, each raw material component or a varnish obtained by dissolving or dispersing a resin composition in which each component is mixed in advance in an organic solvent is prepared, and applied to a film and dried. To form a sheet. The coating method is not particularly limited, and examples thereof include a coating method using a coating machine such as a comma coater and a die coater, and a printing method such as stencil printing and gravure printing. Alternatively, a kneaded material may be prepared by directly kneading the resin composition with a kneader or the like, and the kneaded material thus obtained may be extruded to form a sheet.

＜ダイシングフィルム２０（第１の粘着部材２０）＞
本実施形態に係るダイシングフィルム２０は、半導体ウエハ１を個片化する際に、切断されることなく得られた半導体チップ５に貼りついた状態を保持できるものである。このダイシングフィルム２０は、半導体ウエハ１に対して接着するものであれば、特に限定されないが、たとえば、支持フィルムと粘着剤層で構成されているものでもよい。 <Dicing film 20 (first adhesive member 20)>
The dicing film 20 according to the present embodiment can hold a state of being attached to the semiconductor chip 5 obtained without being cut when the semiconductor wafer 1 is separated. Although this dicing film 20 will not be specifically limited if it adhere | attaches with respect to the semiconductor wafer 1, For example, it may be comprised by the support film and the adhesive layer.

支持フィルムの構成材料は、例えば、ポリエチレン、ポリプロピレン、エチレン・プロピレン共重合体、ポリオレフィン、ポリブテン、ポリブタジエン、ポリメチルペンテン、ポリ塩化ビニル、ポリ塩化ビニリデン、塩化ビニル共重合体、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、ポリウレタン、エチレン・酢酸ビニル共重合体、アイオノマー、エチレン・（メタ）アクリル酸共重合体、エチレン・（メタ）アクリル酸エステル共重合体、ポリスチレン、ビニルポリイソプレン、ポリカーボネート、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、アクリロニトリル・ブタジエン・スチレン共重合体、ポリイミド、ポリエーテルイミド、ポリアミド、フッ素樹脂からなる群より選択される１種以上の樹脂を含有するものであることが好ましい。   The constituent material of the support film is, for example, polyethylene, polypropylene, ethylene / propylene copolymer, polyolefin, polybutene, polybutadiene, polymethylpentene, polyvinyl chloride, polyvinylidene chloride, vinyl chloride copolymer, polyethylene terephthalate, polybutylene terephthalate. , Polyethylene naphthalate, polyurethane, ethylene / vinyl acetate copolymer, ionomer, ethylene / (meth) acrylic acid copolymer, ethylene / (meth) acrylic acid ester copolymer, polystyrene, vinyl polyisoprene, polycarbonate, polyphenylene sulfide , Polyetheretherketone, acrylonitrile / butadiene / styrene copolymer, polyimide, polyetherimide, polyamide, fluororesin It preferably contains one or more resins.

また、支持フィルムの表面は粘着剤層との密着性を高めるため、化学的または物理的表面処理を施すことができる。なお、支持フィルムには、発明の効果を損なわない範囲で、各種添加剤（充填材、可塑剤、酸化防止剤、難燃剤、帯電防止剤）が含まれていてもよい。   Further, the surface of the support film can be subjected to chemical or physical surface treatment in order to enhance the adhesion with the pressure-sensitive adhesive layer. The support film may contain various additives (fillers, plasticizers, antioxidants, flame retardants, antistatic agents) as long as the effects of the invention are not impaired.

また、ダイシングテープの粘着剤層としては、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤等を含む第一樹脂組成物で構成されているものを用いることができ、これらの中でもアクリル系粘着剤が好ましい。   The pressure-sensitive adhesive layer of the dicing tape is composed of a first resin composition containing an acrylic pressure-sensitive adhesive, a rubber-based pressure-sensitive adhesive, a vinyl alkyl ether-based pressure-sensitive adhesive, a silicone-based pressure-sensitive adhesive, a polyester-based pressure-sensitive adhesive, and the like. A thing can be used and an acrylic adhesive is preferable among these.

＜転写部材３０（粘着部材３０）＞
次に、本実施形態に係る転写部材３０は、基材層２００と熱剥離性粘着層２１０とが積層されてなる構成であることが好ましい。 <Transfer member 30 (adhesive member 30)>
Next, the transfer member 30 according to this embodiment preferably has a configuration in which the base material layer 200 and the heat-peelable adhesive layer 210 are laminated.

熱剥離性粘着層２１０は、主剤と発泡剤とを含む材料により形成されていることが好ましい。かかる主剤としては、アクリル系粘着剤、ゴム系粘着剤、スチレン・共役ジエンブロック共重合体であり、好ましくはアクリル系粘着剤等が挙げられ、上記発泡剤としては、無機系、有機系等の各種発泡剤を使用することが可能である。   The heat-peelable adhesive layer 210 is preferably formed of a material containing a main agent and a foaming agent. Examples of the main agent include acrylic pressure-sensitive adhesives, rubber-based pressure-sensitive adhesives, and styrene / conjugated diene block copolymers, preferably acrylic pressure-sensitive adhesives, and the foaming agents include inorganic and organic types. Various foaming agents can be used.

また、基材層２００としては、例えばポリエチレン、ポリプロピレン等のポリオレフィン、エチレン酢酸ビニル共重合体、ポリエステル、ポリイミド、ポリエチレンテレフタレート、ポリ塩化ビニル、ポリアミド、ポリウレタン等により作製された耐熱性や耐薬品性の優れたフィルムであれば使用できる。基材層の厚さは、特に限定されないが、通常３０〜５００μｍが好ましい。   Further, as the base material layer 200, for example, heat resistance and chemical resistance made of polyolefin such as polyethylene and polypropylene, ethylene vinyl acetate copolymer, polyester, polyimide, polyethylene terephthalate, polyvinyl chloride, polyamide, polyurethane and the like. Any excellent film can be used. Although the thickness of a base material layer is not specifically limited, Usually, 30-500 micrometers is preferable.

＜保護フィルム１０＞
次に、保護フィルム１０は、半導体ウエハ１の回路形成面とは反対側の面を研磨する際に、回路形成面を保護するものである。この保護フィルム１０は、半導体ウエハ１に対して接着するものであればよく、たとえば、バックグラインドテープと、熱剥離性粘着層２１０とが積層されてなる構成であればよい。また、保護フィルム１０は、半導体ウエハ１を個片化する際の保護部材として使用することもあるし、当該保護フィルム１０を面内方向に拡張させることもあるし、半導体封止用樹脂組成物４０を硬化させるために熱を加えることもある。このため、保護フィルム１０は、ある程度の拡張性と、半導体封止用樹脂組成物４０を硬化させるために加える熱に耐えうる程度の耐熱性と、保護フィルム１０上に固定する半導体チップ５が脱離しない程度の粘着性とを兼ね備えた構成であることが好ましい。 <Protective film 10>
Next, the protective film 10 protects the circuit forming surface when the surface opposite to the circuit forming surface of the semiconductor wafer 1 is polished. The protective film 10 only needs to be adhered to the semiconductor wafer 1, and may be, for example, a configuration in which a back grind tape and a heat-peelable adhesive layer 210 are laminated. In addition, the protective film 10 may be used as a protective member when the semiconductor wafer 1 is singulated, the protective film 10 may be expanded in the in-plane direction, or a semiconductor sealing resin composition. Heat may be applied to cure 40. Therefore, the protective film 10 has a certain degree of expandability, heat resistance enough to withstand the heat applied to cure the semiconductor sealing resin composition 40, and the semiconductor chip 5 fixed on the protective film 10 is removed. It is preferable to have a configuration that has a degree of adhesiveness that does not separate.

保護フィルム１０は、バックグラインドテープと、熱剥離性粘着層２１０とで構成されている。なお、バックグラインドテープと熱剥離性粘着層２１０との間には、離型フィルム５０が設けられていてもよい。これにより、バックグラインドテープと熱剥離性粘着層２１０との間の剥離が容易となる。   The protective film 10 includes a back grind tape and a heat peelable adhesive layer 210. Note that a release film 50 may be provided between the back grind tape and the heat-peelable adhesive layer 210. Thereby, peeling between a back grind tape and the heat-peelable adhesive layer 210 becomes easy.

バックグラインドテープとしては、例えばポリエチレン、ポリプロピレン等のポリオレフィン、エチレン酢酸ビニル共重合体、ポリエステル、ポリイミド、ポリエチレンテレフタレート、ポリ塩化ビニル、ポリアミド、ポリウレタン等により作製された耐熱性や耐薬品性の優れたフィルムであれば使用できる。バックグラインドテープの厚さは、通常３０〜５００μｍであることが好ましい。   As a back grind tape, for example, a film having excellent heat resistance and chemical resistance made of polyolefin such as polyethylene and polypropylene, ethylene vinyl acetate copolymer, polyester, polyimide, polyethylene terephthalate, polyvinyl chloride, polyamide, polyurethane, etc. Can be used. The thickness of the back grind tape is usually preferably 30 to 500 μm.

＜離型フィルム５０＞
次に、本実施形態に係る離型フィルム５０は、優れた離型性を有する構成であればよく、たとえば、ポリエステル樹脂材料を含む離型層を有するものであると好ましい。 <Release film 50>
Next, the release film 50 according to the present embodiment only needs to have a configuration having excellent release properties. For example, the release film 50 preferably has a release layer containing a polyester resin material.

本実施形態に係る離型フィルム５０は、ポリエステル樹脂材料を含む離型層（第１離型層）を有する離型フィルム５０である。   The release film 50 according to this embodiment is a release film 50 having a release layer (first release layer) containing a polyester resin material.

本実施形態に係る離型フィルム５０において、離型層とは、少なくとも当該離型フィルム５０を対象物上に配置した際に、対象物に接する面（以下、「離型面」とも示す。）を形成する樹脂層であり、ポリエステル樹脂とは、多価カルボン酸（ジカルボン酸）とポリアルコール（ジオール）との重縮合体であって、カルボキシル基（−ＣＯＯＨ）を複数有する化合物である。   In the release film 50 according to the present embodiment, the release layer is a surface that contacts at least the release film 50 (hereinafter, also referred to as “release surface”) when the release film 50 is disposed on the object. The polyester resin is a polycondensate of polyvalent carboxylic acid (dicarboxylic acid) and polyalcohol (diol), and is a compound having a plurality of carboxyl groups (—COOH).

また、本実施形態においてポリエステル樹脂材料の具体例としては、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリトリメチレンテレフタレート樹脂、ポリヘキサメチレンテレフタレート樹脂等のポリアルキレンテレフタレート樹脂が挙げられる。これらの中でもポリブチレンテレフタレート樹脂を用いることが好ましい。   In the present embodiment, specific examples of the polyester resin material include polyalkylene terephthalate resins such as polyethylene terephthalate resin, polybutylene terephthalate resin, polytrimethylene terephthalate resin, and polyhexamethylene terephthalate resin. Among these, it is preferable to use polybutylene terephthalate resin.

本実施形態に係る離型フィルム５０は、単層構造を形成したものであっても、多層構造を形成したものであってもよい。   The release film 50 according to this embodiment may have a single layer structure or a multilayer structure.

以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
また、上記実施形態では、半導体チップ５を封止する際に、顆粒状の半導体封止用樹脂組成物４０を用いて圧縮成形する場合を例に挙げて説明したが、半導体チップ５の回路形成面とは反対側の面に対して液状の半導体封止用樹脂組成物４０を、スピンコート法、印刷法、ディスペンス法により塗布した後、乾燥させてもよいし、液状の半導体封止用樹脂組成物４０を隣接する半導体チップ５間の間隙に毛細管現象を利用して流れ込ませてもよい。 As mentioned above, although embodiment of this invention was described, these are illustrations of this invention and various structures other than the above are also employable.
Moreover, in the said embodiment, when sealing the semiconductor chip 5, the case where it compression-molded using the granular resin composition 40 for semiconductor sealing was demonstrated as an example, but the circuit formation of the semiconductor chip 5 was carried out. The liquid semiconductor sealing resin composition 40 may be applied to the surface opposite to the surface by spin coating, printing, or dispensing, and then dried, or the liquid semiconductor sealing resin The composition 40 may be caused to flow into the gap between the adjacent semiconductor chips 5 by utilizing capillary action.

また、上記実施形態では、半導体チップ５を封止する際に、顆粒状の半導体封止用樹脂組成物４０を用いて圧縮成形する場合を例に挙げて説明したが、シート状に加工された半導体封止用樹脂組成物４０を用いて以下の方法により圧縮成形してもよい。   Moreover, in the said embodiment, when encapsulating the semiconductor chip 5, it demonstrated as an example the case where it compression-molded using the granular semiconductor sealing resin composition 40, However, It processed into the sheet form You may compression-mold by the following methods using the resin composition 40 for semiconductor sealing.

転写部材３０を貼り付けた半導体チップ５を、クランプ、吸着のような固定手段により圧縮成形金型の上型と下型の一方に固定する。以下では、半導体チップ５を、回路形成面とは反対側の面が樹脂材料供給容器に対面するように圧縮成型金型の上型に固定した場合を例に挙げて説明する。   The semiconductor chip 5 to which the transfer member 30 is attached is fixed to one of the upper mold and the lower mold of the compression molding die by a fixing means such as clamping or suction. Below, the case where the semiconductor chip 5 is fixed to the upper mold of the compression mold so that the surface opposite to the circuit formation surface faces the resin material supply container will be described as an example.

次に、金型の上型に固定した半導体チップ５に対応する位置となるように、金型の下型キャビティ内にシート状の半導体封止用樹脂組成物４０を配置する。次いで、減圧下、金型の上型と下型の間隔を狭めることにより、シート状の半導体封止用樹脂組成物４０は、下型キャビティ内で所定温度に加熱され、溶融状態となる。その後、金型の上型と下型を結合させることにより、溶融状態の半導体封止用樹脂組成物４０を上型に固定された半導体チップ５に対して押し当てる。こうすることで、隣接する半導体チップ５間に形成された間隙を溶融状態の半導体封止用樹脂組成物４０で埋めることができるとともに、半導体チップ５の回路形成面、その反対側の面および側面を溶融状態の半導体封止用樹脂組成物４０で覆うことができる。その後、金型の上型と下型を結合させた状態を保持しながら、所定時間をかけて半導体封止用樹脂組成物４０を硬化させる。こうすることで、隣接する半導体チップ５間に形成された間隙に対して半導体封止用樹脂組成物４０を、未充填部分を残すことなく良好に充填することができる。   Next, a sheet-shaped semiconductor sealing resin composition 40 is disposed in the lower mold cavity of the mold so that the position corresponds to the semiconductor chip 5 fixed to the upper mold of the mold. Next, by reducing the distance between the upper mold and the lower mold of the mold under reduced pressure, the sheet-like resin composition 40 for semiconductor encapsulation is heated to a predetermined temperature in the lower mold cavity and becomes a molten state. Thereafter, the upper mold and the lower mold of the mold are combined to press the molten semiconductor sealing resin composition 40 against the semiconductor chip 5 fixed to the upper mold. By doing so, the gap formed between the adjacent semiconductor chips 5 can be filled with the molten resin composition 40 for semiconductor encapsulation, and the circuit formation surface of the semiconductor chip 5, the opposite surface, and the side surface Can be covered with a molten resin composition 40 for semiconductor encapsulation. Thereafter, the semiconductor sealing resin composition 40 is cured over a predetermined time while maintaining the state where the upper mold and the lower mold of the mold are bonded. By doing so, it is possible to satisfactorily fill the gap between the adjacent semiconductor chips 5 with the semiconductor sealing resin composition 40 without leaving an unfilled portion.

また、シート状に加工された半導体封止用樹脂組成物４０は例えば以下の方法によりラミネーションすることもできる。
まず、ロール形状で準備したシート状の半導体封止用樹脂組成物４０を、真空加圧式ラミネーターの巻き出し装置に取り付け、巻き取り装置まで接続する。次に、第１金属パターン５０を形成した下地基板１０をダイアフラム（弾性膜）式ラミネーター部まで搬送する。次いで、減圧下、プレスを開始するとシート状の半導体封止用樹脂組成物４０は、所定温度に加熱され、溶融状態となり、その後、溶融状態の半導体封止用樹脂組成物４０を、ダイアフラムを介してプレスすることにより半導体チップ５に対して押し当てることで、隣接する半導体チップ５間に形成された間隙を溶融状態の半導体封止用樹脂組成物４０で埋めることができるとともに、半導体チップ５の回路形成面、天面および側面を溶融状態の半導体封止用樹脂組成物４０で覆うことができる。その後、所定時間をかけて有機樹脂膜形成用樹脂組成物を硬化させる。こうすることで、隣接する半導体チップ５間に形成された間隙に対して半導体封止用樹脂組成物４０を、未充填部分を残すことなく良好に充填することができる。
なお、半導体封止用樹脂組成物４０に対し、より高精度な平坦性が要求される場合は、ダイアフラム式ラミネーターでのプレスの後に、高精度に調整された平坦プレス装置によるプレス工程を追加して成型することもできる。 Moreover, the resin composition 40 for semiconductor sealing processed into the sheet form can also be laminated by the following method, for example.
First, the sheet-shaped resin composition 40 for encapsulating a semiconductor prepared in a roll shape is attached to an unwinding device of a vacuum pressure laminator and connected to a winding device. Next, the base substrate 10 on which the first metal pattern 50 is formed is transported to a diaphragm (elastic film) laminator unit. Next, when pressing is started under reduced pressure, the sheet-shaped semiconductor sealing resin composition 40 is heated to a predetermined temperature to be in a molten state, and then the molten semiconductor sealing resin composition 40 is passed through a diaphragm. By pressing against the semiconductor chip 5 by pressing, the gap formed between the adjacent semiconductor chips 5 can be filled with the molten semiconductor sealing resin composition 40, and the semiconductor chip 5 The circuit forming surface, the top surface, and the side surfaces can be covered with a molten semiconductor sealing resin composition 40. Thereafter, the resin composition for forming an organic resin film is cured over a predetermined time. By doing so, it is possible to satisfactorily fill the gap between the adjacent semiconductor chips 5 with the semiconductor sealing resin composition 40 without leaving an unfilled portion.
In addition, when more precise flatness is required for the semiconductor sealing resin composition 40, a pressing process using a flat press machine adjusted with high precision is added after pressing with a diaphragm laminator. Can also be molded.

また、半導体チップ５を封止する際に、タブレット状に加工された半導体封止用樹脂組成物４０を用いて以下の方法によりトランスファー成形してもよい。   Moreover, when the semiconductor chip 5 is sealed, transfer molding may be performed by the following method using the semiconductor sealing resin composition 40 processed into a tablet shape.

まず、半導体チップ５を設置した成形金型を準備する。ここで準備する成形金型は、タブレット状の半導体封止用樹脂組成物４０を仕込むポットと、その後、圧力をかけて半導体封止用樹脂組成物４０を溶融させるためにポットに挿入する補助ラムを備えたプランジャーと、溶融させた半導体封止用樹脂組成物４０を成形空間内に送り込むスプルーとが設けられているものである。   First, a molding die on which the semiconductor chip 5 is installed is prepared. The molding die prepared here is a pot for charging the resin composition 40 for semiconductor sealing with a tablet, and then an auxiliary ram to be inserted into the pot to melt the resin composition 40 for semiconductor sealing by applying pressure. And a sprue for feeding the molten semiconductor sealing resin composition 40 into the molding space.

次いで、成形金型を閉じた状態で、ポット内にタブレット状の半導体封止用樹脂組成物４０を仕込む。ここで、ポット内に仕込む半導体封止用樹脂組成物４０の形態は、予め、プレヒーター等によって予熱することにより半溶融の状態にされていてもよい。次に、ポット内に仕込んだ半導体封止用樹脂組成物４０を溶融させるために、半導体封止用樹脂組成物４０に対して、補助ラムを備えたプランジャーをポットに挿入して圧力をかける。その後、溶融した半導体封止用樹脂組成物４０を、スプルーを介して成形空間内に導入する。次に、成形空間内に充填された半導体封止用樹脂組成物４０は、加熱加圧されることにより硬化する。半導体封止用樹脂組成物４０が硬化した後、成形金型を開くことにより、隣接する半導体チップ５間に形成された間隙を溶融状態の半導体封止用樹脂組成物４０で埋めることができるとともに、半導体チップ５の回路形成面、その反対側の面および側面を半導体封止用樹脂組成物４０で覆った半導体チップ５を形成することができる。   Next, with the molding die closed, a tablet-like resin composition 40 for semiconductor encapsulation is charged into the pot. Here, the semiconductor sealing resin composition 40 charged in the pot may be in a semi-molten state by preheating with a preheater or the like in advance. Next, in order to melt the semiconductor sealing resin composition 40 charged in the pot, a plunger having an auxiliary ram is inserted into the pot and pressure is applied to the semiconductor sealing resin composition 40. . Thereafter, the molten semiconductor sealing resin composition 40 is introduced into the molding space via a sprue. Next, the semiconductor sealing resin composition 40 filled in the molding space is cured by being heated and pressurized. After the semiconductor sealing resin composition 40 is cured, the molding die is opened to fill the gap formed between the adjacent semiconductor chips 5 with the molten semiconductor sealing resin composition 40. The semiconductor chip 5 in which the circuit forming surface of the semiconductor chip 5, the opposite surface and side surfaces thereof are covered with the semiconductor sealing resin composition 40 can be formed.

１ 半導体ウエハ
２ 半田バンプ
５ 半導体チップ
７ 構造体
８ 半導体装置
１０ 保護フィルム
２０ 第１の粘着部材（ダイシングフィルム）
３０ 第２の粘着部材（転写部材）
４０ 半導体封止用樹脂組成物（封止材、硬化体）
５０ 離型フィルム
１００ 切れ込み
２００ 基材層（支持基材）
２１０ 熱剥離性粘着層 DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 2 Solder bump 5 Semiconductor chip 7 Structure 8 Semiconductor device 10 Protective film 20 1st adhesive member (dicing film)
30 Second adhesive member (transfer member)
40 Resin composition for semiconductor encapsulation (sealing material, cured body)
50 Release film 100 Cut 200 Base material layer (support base material)
210 Heat-peelable adhesive layer

Claims (7)

半導体ウエハにおいて半田バンプが設けられている回路形成面とは反対側の面に第１の粘着部材を貼り付けた状態で、前記半導体ウエハのダイシング領域に沿って、前記半導体ウエハの回路形成面に対して所定幅の切れ込みを複数形成する工程と、
前記第１の粘着部材を、前記切れこみを形成した前記半導体ウエハに貼り付けた状態で、前記半導体ウエハの回路形成面に第２の粘着部材を貼り付ける工程と、
前記半導体ウエハの回路形成面に前記第２の粘着部材を貼り付けた状態で、前記第１の粘着部材を剥離する工程と、
前記第２の粘着部材を貼り付けた状態で、前記半導体ウエハを個片化することにより、前記第２の粘着部材と、前記第２の粘着部材の粘着面に貼り付けられた複数の半導体チップとを備え、複数の前記半導体チップは互いに所定の間隙をおいて配置され、かつ前記第２の粘着部材の粘着面に対して複数の前記半導体チップの前記回路形成面に設けられている半田バンプの一部が貼り付けられており、前記回路形成面が露出している構造体を準備する工程と、
流動状態にある半導体封止用樹脂組成物を複数の前記半導体チップに接触させて、前記間隙に前記半導体封止用樹脂組成物を充填するとともに、前記半導体チップの回路形成面と、前記回路形成面とは反対側の面および側面を前記半導体封止用樹脂組成物により覆い封止する工程と、
前記半導体封止用樹脂組成物を硬化させる工程と、
を含む、半導体装置の製造方法。 In a state where the first adhesive member is attached to the surface of the semiconductor wafer opposite to the circuit formation surface on which the solder bumps are provided, the circuit formation surface of the semiconductor wafer is formed along the dicing region of the semiconductor wafer. On the other hand, forming a plurality of notches of a predetermined width,
Attaching the second adhesive member to the circuit forming surface of the semiconductor wafer in a state in which the first adhesive member is attached to the semiconductor wafer having the cuts;
Peeling the first adhesive member in a state where the second adhesive member is attached to the circuit forming surface of the semiconductor wafer;
A plurality of semiconductor chips attached to the second adhesive member and the adhesive surface of the second adhesive member by dividing the semiconductor wafer into pieces while the second adhesive member is attached. And a plurality of the semiconductor chips arranged with a predetermined gap therebetween, and solder bumps provided on the circuit forming surfaces of the plurality of semiconductor chips with respect to the adhesive surface of the second adhesive member Part of which is affixed and preparing the structure in which the circuit forming surface is exposed;
A semiconductor sealing resin composition in a fluidized state is brought into contact with a plurality of the semiconductor chips, the gap is filled with the semiconductor sealing resin composition, and a circuit formation surface of the semiconductor chip and the circuit formation Covering and sealing the surface and the side opposite to the surface with the resin composition for semiconductor encapsulation;
Curing the semiconductor sealing resin composition;
A method for manufacturing a semiconductor device, comprising: 前記構造体を準備する工程において、前記第２の粘着部材を貼り付けた状態で、前記半導体ウエハの回路形成面とは反対側の面を研削して前記半導体ウエハを個片化する、請求項１に記載の半導体装置の製造方法。   In the step of preparing the structure, the semiconductor wafer is separated into pieces by grinding a surface opposite to a circuit forming surface of the semiconductor wafer with the second adhesive member attached. 2. A method for manufacturing a semiconductor device according to 1. 前記切れ込みを複数形成する工程において、前記切れ込みの幅が、３０μｍ以上３００μｍ以下である、請求項１または２に記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein, in the step of forming a plurality of the cuts, a width of the cuts is 30 μm or more and 300 μm or less. 前記第２の粘着部材が、熱剥離性粘着層を表面に有する、請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the second adhesive member has a heat-peelable adhesive layer on a surface thereof. 前記構造体が、前記半田バンプの一部が前記熱剥離性粘着層に埋設されたものである、請求項４に記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 4, wherein the structure has a part of the solder bump embedded in the heat-peelable adhesive layer. 6. 前記間隙に充填された半導体封止用樹脂組成物の硬化体を切断し、前記半導体封止用樹脂組成物により封止された複数の半導体チップに個片化する工程、
をさらに含む、請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。 Cutting the cured body of the semiconductor sealing resin composition filled in the gap, and separating the semiconductor chips into a plurality of semiconductor chips sealed with the semiconductor sealing resin composition;
The manufacturing method of the semiconductor device as described in any one of Claims 1 thru | or 5 further including these. 半導体チップと、前記半導体チップの回路形成面に設けられた半田バンプと、前記半導体チップの前記回路形成面とは反対側の面および前記回路形成面の側面にくわえて、前記半導体チップの前記回路形成面を覆う封止材と、
を備え、
前記半田バンプの一部分が露出している、半導体装置。 In addition to the semiconductor chip, the solder bumps provided on the circuit forming surface of the semiconductor chip, the surface of the semiconductor chip opposite to the circuit forming surface and the side surface of the circuit forming surface, the circuit of the semiconductor chip A sealing material covering the forming surface;
With
A semiconductor device in which a part of the solder bump is exposed.
JP2015159389A 2015-08-12 2015-08-12 Manufacturing method of semiconductor device Active JP6617471B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015159389A JP6617471B2 (en) 2015-08-12 2015-08-12 Manufacturing method of semiconductor device
TW105124544A TWI691004B (en) 2015-08-12 2016-08-03 Method for manufacturing semiconductor device and semiconductor device
CN201610663255.5A CN106449436B (en) 2015-08-12 2016-08-12 Method for manufacturing semiconductor device and semiconductor device
KR1020160102810A KR102582536B1 (en) 2015-08-12 2016-08-12 Method for manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015159389A JP6617471B2 (en) 2015-08-12 2015-08-12 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2017038005A true JP2017038005A (en) 2017-02-16
JP6617471B2 JP6617471B2 (en) 2019-12-11

Family

ID=58049546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015159389A Active JP6617471B2 (en) 2015-08-12 2015-08-12 Manufacturing method of semiconductor device

Country Status (4)

Country Link
JP (1) JP6617471B2 (en)
KR (1) KR102582536B1 (en)
CN (1) CN106449436B (en)
TW (1) TWI691004B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713099A (en) * 2019-10-25 2021-04-27 三菱电机株式会社 Method for manufacturing semiconductor device
WO2023007947A1 (en) * 2021-07-26 2023-02-02 昭和電工マテリアルズ株式会社 Mold release film and method for manufacturing semiconductor package

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI670779B (en) * 2018-11-16 2019-09-01 典琦科技股份有限公司 Method for manufacturing chip package
US12103288B2 (en) * 2019-03-27 2024-10-01 Mitsui Chemicals Tohcello, Inc. Affixing device
CN110085522A (en) * 2019-05-15 2019-08-02 强茂电子(无锡)有限公司 The production method of shaft type diode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100709A (en) * 2000-09-21 2002-04-05 Hitachi Ltd Semiconductor device and manufacturing method thereof
JP2003243344A (en) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor device
JP2004022656A (en) * 2002-06-13 2004-01-22 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2005285824A (en) * 2004-03-26 2005-10-13 Sharp Corp Process for manufacturing semiconductor chip, and process for manufacturing semiconductor device
JP2009049410A (en) * 2007-08-17 2009-03-05 Samsung Electronics Co Ltd Semiconductor chip package, manufacturing method thereof, and electronic element comprising the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107046A (en) 1995-10-11 1997-04-22 Hitachi Chem Co Ltd Semiconductor package
JP3456462B2 (en) * 2000-02-28 2003-10-14 日本電気株式会社 Semiconductor device and manufacturing method thereof
JP2002016022A (en) 2000-06-29 2002-01-18 Toshiba Corp Method of manufacturing semiconductor device
JP2007251098A (en) 2006-03-20 2007-09-27 Seiko Epson Corp Manufacturing method of semiconductor chip
JP5534594B2 (en) 2010-03-30 2014-07-02 リンテック株式会社 Sheet sticking method and wafer processing method
JP5728423B2 (en) * 2012-03-08 2015-06-03 株式会社東芝 Semiconductor device manufacturing method, semiconductor integrated device, and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100709A (en) * 2000-09-21 2002-04-05 Hitachi Ltd Semiconductor device and manufacturing method thereof
JP2003243344A (en) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor device
JP2004022656A (en) * 2002-06-13 2004-01-22 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2005285824A (en) * 2004-03-26 2005-10-13 Sharp Corp Process for manufacturing semiconductor chip, and process for manufacturing semiconductor device
JP2009049410A (en) * 2007-08-17 2009-03-05 Samsung Electronics Co Ltd Semiconductor chip package, manufacturing method thereof, and electronic element comprising the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713099A (en) * 2019-10-25 2021-04-27 三菱电机株式会社 Method for manufacturing semiconductor device
CN112713099B (en) * 2019-10-25 2024-04-16 三菱电机株式会社 Method for manufacturing semiconductor device
WO2023007947A1 (en) * 2021-07-26 2023-02-02 昭和電工マテリアルズ株式会社 Mold release film and method for manufacturing semiconductor package

Also Published As

Publication number Publication date
KR20170020277A (en) 2017-02-22
TWI691004B (en) 2020-04-11
KR102582536B1 (en) 2023-09-26
JP6617471B2 (en) 2019-12-11
TW201717292A (en) 2017-05-16
CN106449436B (en) 2021-02-09
CN106449436A (en) 2017-02-22

Similar Documents

Publication Publication Date Title
JP6459872B2 (en) Manufacturing method of semiconductor device
JP6617471B2 (en) Manufacturing method of semiconductor device
KR101968428B1 (en) Method of manufacturing semiconductor device, and semiconductor device
US6620649B2 (en) Method for selectively providing adhesive on a semiconductor device
US10483148B2 (en) Protective tape and method for manufacturing semiconductor device
TW201541577A (en) Manufacturing method of electronic component package
TW202107667A (en) Semiconductor device having dolmen structure and manufacturing method therefor, and support piece formation laminate film and manufacturing method therefor
TW201523719A (en) Semiconductor package manufacturing method
TWI698962B (en) Method for manufacturing semiconductor device
CN113574665A (en) Semiconductor device having stone support structure, method for manufacturing the same, laminated film for forming support sheet, and method for manufacturing the same
JP2015126129A (en) Method of manufacturing electronic component package
TWI830905B (en) Semiconductor device having a dolmen structure and its manufacturing method, and laminated film for supporting sheet formation and its manufacturing method
WO2022149277A1 (en) Adhesive composition, film adhesive, dicing/die-bonding all-in-one film, semiconductor device, and production method for semiconductor device
KR20170084015A (en) Separator-equipped sealing sheet and semiconductor device production method
TW202339954A (en) Multilayer film for individualized piece formation, method for producing same, and method for producing semiconductor device
TW202107671A (en) Method for manufacturing semiconductor device having dolmen structure, and method for manufacturing support piece
JP2015126131A (en) Method of manufacturing electronic component package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191028

R150 Certificate of patent or registration of utility model

Ref document number: 6617471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150