JP2017038005A - Method for manufacturing semiconductor device, and semiconductor device - Google Patents
Method for manufacturing semiconductor device, and semiconductor device Download PDFInfo
- Publication number
- JP2017038005A JP2017038005A JP2015159389A JP2015159389A JP2017038005A JP 2017038005 A JP2017038005 A JP 2017038005A JP 2015159389 A JP2015159389 A JP 2015159389A JP 2015159389 A JP2015159389 A JP 2015159389A JP 2017038005 A JP2017038005 A JP 2017038005A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- resin composition
- semiconductor device
- adhesive member
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 411
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000011342 resin composition Substances 0.000 claims abstract description 108
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 47
- 239000000853 adhesive Substances 0.000 claims abstract description 45
- 230000001070 adhesive effect Effects 0.000 claims abstract description 45
- 229910000679 solder Inorganic materials 0.000 claims abstract description 27
- 238000005538 encapsulation Methods 0.000 claims abstract description 19
- 238000007789 sealing Methods 0.000 claims description 75
- 239000012790 adhesive layer Substances 0.000 claims description 21
- 239000003566 sealing material Substances 0.000 claims description 17
- 238000005520 cutting process Methods 0.000 claims description 7
- 238000000227 grinding Methods 0.000 claims description 3
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 29
- 230000001681 protective effect Effects 0.000 description 26
- 239000003822 epoxy resin Substances 0.000 description 23
- 239000000463 material Substances 0.000 description 23
- 229920000647 polyepoxide Polymers 0.000 description 23
- 239000000758 substrate Substances 0.000 description 23
- 229920005989 resin Polymers 0.000 description 22
- 239000011347 resin Substances 0.000 description 22
- 239000010410 layer Substances 0.000 description 18
- -1 terpene modified phenol Chemical class 0.000 description 17
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 14
- 238000000465 moulding Methods 0.000 description 11
- 239000002245 particle Substances 0.000 description 8
- 238000007873 sieving Methods 0.000 description 8
- 238000000748 compression moulding Methods 0.000 description 7
- 239000004088 foaming agent Substances 0.000 description 6
- 238000003825 pressing Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000010298 pulverizing process Methods 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 229920001577 copolymer Polymers 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000004898 kneading Methods 0.000 description 4
- 238000003801 milling Methods 0.000 description 4
- 229920003986 novolac Polymers 0.000 description 4
- 229920001225 polyester resin Polymers 0.000 description 4
- 239000004645 polyester resin Substances 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 3
- 239000005977 Ethylene Substances 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 3
- 239000004698 Polyethylene Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920001971 elastomer Polymers 0.000 description 3
- 239000008187 granular material Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229920002647 polyamide Polymers 0.000 description 3
- 229920001707 polybutylene terephthalate Polymers 0.000 description 3
- 229920000728 polyester Polymers 0.000 description 3
- 229920000573 polyethylene Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920000098 polyolefin Polymers 0.000 description 3
- 229920002635 polyurethane Polymers 0.000 description 3
- 239000004814 polyurethane Substances 0.000 description 3
- 229920000915 polyvinyl chloride Polymers 0.000 description 3
- 239000004800 polyvinyl chloride Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000005060 rubber Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- KAKZBPTYRLMSJV-UHFFFAOYSA-N Butadiene Chemical compound C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 description 2
- QIGBRXMKCJKVMJ-UHFFFAOYSA-N Hydroquinone Chemical compound OC1=CC=C(O)C=C1 QIGBRXMKCJKVMJ-UHFFFAOYSA-N 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 2
- PXKLMJQFEQBVLD-UHFFFAOYSA-N bisphenol F Chemical compound C1=CC(O)=CC=C1CC1=CC=C(O)C=C1 PXKLMJQFEQBVLD-UHFFFAOYSA-N 0.000 description 2
- 229920001400 block copolymer Polymers 0.000 description 2
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 2
- 239000011362 coarse particle Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 150000001993 dienes Chemical class 0.000 description 2
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 125000000843 phenylene group Chemical group C1(=C(C=CC=C1)*)* 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 229920003067 (meth)acrylic acid ester copolymer Polymers 0.000 description 1
- FYADHXFMURLYQI-UHFFFAOYSA-N 1,2,4-triazine Chemical class C1=CN=NC=N1 FYADHXFMURLYQI-UHFFFAOYSA-N 0.000 description 1
- KJCVRFUGPWSIIH-UHFFFAOYSA-N 1-naphthol Chemical compound C1=CC=C2C(O)=CC=CC2=C1 KJCVRFUGPWSIIH-UHFFFAOYSA-N 0.000 description 1
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 description 1
- 229920002126 Acrylic acid copolymer Polymers 0.000 description 1
- NLHHRLWOUZZQLW-UHFFFAOYSA-N Acrylonitrile Chemical compound C=CC#N NLHHRLWOUZZQLW-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- OFOBLEOULBTSOW-UHFFFAOYSA-N Malonic acid Chemical compound OC(=O)CC(O)=O OFOBLEOULBTSOW-UHFFFAOYSA-N 0.000 description 1
- CERQOIWHTDAKMF-UHFFFAOYSA-N Methacrylic acid Chemical compound CC(=C)C(O)=O CERQOIWHTDAKMF-UHFFFAOYSA-N 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 229920001283 Polyalkylene terephthalate Polymers 0.000 description 1
- 239000005062 Polybutadiene Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229920001328 Polyvinylidene chloride Polymers 0.000 description 1
- PJANXHGTPQOBST-VAWYXSNFSA-N Stilbene Natural products C=1C=CC=CC=1/C=C/C1=CC=CC=C1 PJANXHGTPQOBST-VAWYXSNFSA-N 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 239000002216 antistatic agent Substances 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 125000002529 biphenylenyl group Chemical group C1(=CC=CC=2C3=CC=CC=C3C12)* 0.000 description 1
- 150000001732 carboxylic acid derivatives Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229930003836 cresol Natural products 0.000 description 1
- 150000002009 diols Chemical class 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- HQQADJVZYDDRJT-UHFFFAOYSA-N ethene;prop-1-ene Chemical group C=C.CC=C HQQADJVZYDDRJT-UHFFFAOYSA-N 0.000 description 1
- 125000005670 ethenylalkyl group Chemical group 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 229920001038 ethylene copolymer Polymers 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 125000000623 heterocyclic group Chemical group 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 229920000554 ionomer Polymers 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 150000002989 phenols Chemical class 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920002857 polybutadiene Polymers 0.000 description 1
- 229920001083 polybutene Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920001195 polyisoprene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000306 polymethylpentene Polymers 0.000 description 1
- 239000011116 polymethylpentene Substances 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920002215 polytrimethylene terephthalate Polymers 0.000 description 1
- 239000005033 polyvinylidene chloride Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- PJANXHGTPQOBST-UHFFFAOYSA-N stilbene Chemical compound C=1C=CC=CC=1C=CC1=CC=CC=C1 PJANXHGTPQOBST-UHFFFAOYSA-N 0.000 description 1
- 235000021286 stilbenes Nutrition 0.000 description 1
- 150000005846 sugar alcohols Polymers 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 235000007586 terpenes Nutrition 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体装置の製造方法および半導体装置に関する。 The present invention relates to a semiconductor device manufacturing method and a semiconductor device.
従来の代表的な半導体装置の製造プロセスにおいては、半導体ウエハの回路形成面とは反対側の面を研磨して当該半導体ウエハのシリコン基板を薄層化した後、半導体ウエハを個片化して複数の半導体チップを作製し、得られた半導体チップをコレットによりピックアップし、各半導体チップを個別に樹脂封止することが行われていた(特許文献1等)。
In a conventional representative semiconductor device manufacturing process, a surface opposite to a circuit forming surface of a semiconductor wafer is polished to thin a silicon substrate of the semiconductor wafer, and then the semiconductor wafer is divided into a plurality of pieces. The semiconductor chip was manufactured, the obtained semiconductor chip was picked up by a collet, and each semiconductor chip was individually resin-sealed (
こうした代表的な半導体装置の製造プロセスにおいては、歩留りを向上させる観点から、製造時に半導体チップが破損してしまうことを防止するため、これまでに種々の検討がなされている。 In such a typical semiconductor device manufacturing process, various studies have been made so far in order to prevent the semiconductor chip from being damaged during manufacturing from the viewpoint of improving the yield.
たとえば、特許文献2には、半導体ウエハを個片化する際に生じる半導体ウエハのチッピング(割れ)を防止するため、半導体ウエハの裏面に対して表面保護用粘着シートを貼り付けた後、半導体ウエハを個片化して複数の半導体チップを作製する技術が開示されている。
For example, in
上記従来技術は、半導体ウエハを個片化する際に加わる衝撃により半導体ウエハのチッピング(割れ)を防止するという点では、ある程度の効果が期待できる。また、上記従来技術は、二次実装時に加わる衝撃により半導体チップのチッピング(割れ)を防止するという点においても、ある程度の効果が期待できる。しかし、本発明者らは、半導体ウエハを個片化する際や二次実装時に生じるチッピング(割れ)を防止する対策を施したとしてもなお、歩留りが十分に向上しないことを知見した。そこで、本発明者らは、従来の製造プロセスにおいて歩留りが十分に向上しない要因について鋭意検討した結果、たとえば、半導体チップをコレット等のハンドリング装置によりピックアップする際に加わる衝撃により、半導体チップが破損してしまう可能性があることを見出した。 The above prior art can be expected to have a certain effect in terms of preventing chipping (cracking) of the semiconductor wafer due to an impact applied when the semiconductor wafer is separated. In addition, the above-described prior art can be expected to have a certain effect in terms of preventing chipping (breaking) of the semiconductor chip due to an impact applied during secondary mounting. However, the present inventors have found that the yield is not sufficiently improved even if measures are taken to prevent chipping (cracking) that occurs when the semiconductor wafer is singulated or during secondary mounting. Therefore, the present inventors have intensively studied the factors that do not sufficiently improve the yield in the conventional manufacturing process.For example, the semiconductor chip is damaged by an impact applied when the semiconductor chip is picked up by a handling device such as a collet. It was found that there is a possibility that.
上述したコレット等のハンドリング装置によりピックアップする際に加わる衝撃により半導体チップが破損してしまうという問題は、特に、近年における半導体ウエハを薄層化したプロセスにおいてより顕在化する傾向にあることが確認された。近年では、半導体装置を搭載する電子機器に対して、小型化および軽量化等の要求が高まっている。こうした要求を満たすべく、近年の半導体装置の製造プロセスにおいては、半導体ウエハの回路形成面とは反対側の面を研磨する際に、たとえば、100μm程度の厚みとなるように半導体ウエハを薄層化する傾向にある。このように半導体ウエハを薄層化した場合には、上述したように、コレット等のハンドリング装置によりピックアップする際に加わる衝撃により半導体チップが破損してしまうという問題が顕著になる。 It has been confirmed that the problem that the semiconductor chip is damaged by the impact applied when picking up by the handling device such as the collet described above tends to become more apparent particularly in the process of thinning the semiconductor wafer in recent years. It was. In recent years, there has been an increasing demand for downsizing and weight reduction of electronic devices equipped with semiconductor devices. In order to meet these requirements, in recent semiconductor device manufacturing processes, when the surface of the semiconductor wafer opposite to the circuit forming surface is polished, the semiconductor wafer is thinned to a thickness of, for example, about 100 μm. Tend to. When the semiconductor wafer is thinned in this way, as described above, the problem that the semiconductor chip is damaged due to an impact applied when picking up by a handling device such as a collet becomes significant.
また、従来の半導体装置の製造プロセスにおいては、各半導体チップを個別に封止していたため、生産性の点においても改善の余地を有していた。 Further, in the conventional semiconductor device manufacturing process, since each semiconductor chip is individually sealed, there is room for improvement in terms of productivity.
以上を踏まえ、本発明は、信頼性の点で改善された半導体装置を提供するとともに、信頼性および生産性に優れた半導体装置の製造方法を提供することを課題とする。 In light of the above, an object of the present invention is to provide a semiconductor device improved in terms of reliability and a method for manufacturing a semiconductor device excellent in reliability and productivity.
本発明によれば、半導体ウエハにおいて半田バンプが設けられている回路形成面とは反対側の面に第1の粘着部材を貼り付けた状態で、前記半導体ウエハのダイシング領域に沿って、前記半導体ウエハの回路形成面に対して所定幅の切れ込みを複数形成する工程と、
前記第1の粘着部材を、前記切れこみを形成した前記半導体ウエハに貼り付けた状態で、前記半導体ウエハの回路形成面に第2の粘着部材を貼り付ける工程と、
前記半導体ウエハの回路形成面に前記第2の粘着部材を貼り付けた状態で、前記第1の粘着部材を剥離する工程と、
前記第2の粘着部材を貼り付けた状態で、前記半導体ウエハを個片化することにより、前記第2の粘着部材と、前記第2の粘着部材の粘着面に貼り付けられた複数の半導体チップとを備え、複数の前記半導体チップは互いに所定の間隙をおいて配置され、かつ前記第2の粘着部材の粘着面に対して複数の前記半導体チップの回路形成面に設けられている半田バンプの一部が貼り付けられており、前記回路形成面が露出している構造体を準備する工程と、
流動状態にある半導体封止用樹脂組成物を複数の前記半導体チップに接触させて、前記間隙に前記半導体封止用樹脂組成物を充填するとともに、前記半導体チップの回路形成面と、前記回路形成面とは反対側の面および側面を前記半導体封止用樹脂組成物により覆い封止する工程と、
前記半導体封止用樹脂組成物を硬化させる工程と、
を含む、半導体装置の製造方法が提供される。
According to the present invention, the semiconductor wafer is disposed along the dicing region of the semiconductor wafer in a state where the first adhesive member is attached to the surface of the semiconductor wafer opposite to the circuit forming surface on which the solder bumps are provided. Forming a plurality of slits having a predetermined width on the circuit forming surface of the wafer;
Attaching the second adhesive member to the circuit forming surface of the semiconductor wafer in a state in which the first adhesive member is attached to the semiconductor wafer having the cuts;
Peeling the first adhesive member in a state where the second adhesive member is attached to the circuit forming surface of the semiconductor wafer;
A plurality of semiconductor chips attached to the second adhesive member and the adhesive surface of the second adhesive member by dividing the semiconductor wafer into pieces while the second adhesive member is attached. A plurality of the semiconductor chips arranged with a predetermined gap therebetween, and solder bumps provided on the circuit forming surfaces of the plurality of semiconductor chips with respect to the adhesive surface of the second adhesive member Preparing a structure in which a part is affixed and the circuit forming surface is exposed;
A semiconductor sealing resin composition in a fluidized state is brought into contact with a plurality of the semiconductor chips, the gap is filled with the semiconductor sealing resin composition, and a circuit formation surface of the semiconductor chip and the circuit formation Covering and sealing the surface and the side opposite to the surface with the resin composition for semiconductor encapsulation;
Curing the semiconductor sealing resin composition;
A method for manufacturing a semiconductor device is provided.
本発明の製造方法によれば、半導体チップの回路形成面にくわえて、反対側の面および側面を半導体封止用樹脂組成物の硬化体で覆い保護した状態で、コレットでピックアップすることができる半導体装置を得ることができる。これにより、コレット等のハンドリング装置で吸着してピックアップする際に、半導体チップに対して、直接ハンドリング装置が接触することを防止したり、コレット等のハンドリング装置が接触した時に半導体チップに対して加わる衝撃による影響を緩和することが可能となる。このため、本発明の製造方法によれば、半導体チップが破損してしまうことを未然に防ぐことができ、信頼性に優れた半導体装置を得ることができる。また、本発明の製造方法によれば、個片化した後に基板に配置することなく得られた複数の半導体チップを一括して樹脂封止することが可能となるため、生産効率を向上させることが可能である。 According to the manufacturing method of the present invention, in addition to the circuit formation surface of the semiconductor chip, the opposite surface and side surface can be picked up by a collet in a state where the opposite surface and side surface are covered and protected by the cured resin composition for semiconductor encapsulation. A semiconductor device can be obtained. This prevents the handling device from coming into direct contact with the semiconductor chip when picking it up with a handling device such as a collet, or adds to the semiconductor chip when the handling device such as a collet comes into contact. It is possible to mitigate the impact of impact. For this reason, according to the manufacturing method of the present invention, the semiconductor chip can be prevented from being damaged, and a semiconductor device having excellent reliability can be obtained. In addition, according to the manufacturing method of the present invention, it becomes possible to collectively encapsulate a plurality of semiconductor chips obtained without being placed on a substrate after being singulated, thereby improving production efficiency. Is possible.
さらに、本発明によれば、半導体チップと、前記半導体チップの回路形成面に設けられた半田バンプと、前記半導体チップの前記回路形成面とは反対側の面および前記回路形成面の側面にくわえて、前記半導体チップの前記回路形成面を覆う封止材と、
を備え、
前記半田バンプの一部分が露出している、半導体装置が提供される。
Further, according to the present invention, the semiconductor chip, the solder bump provided on the circuit forming surface of the semiconductor chip, the surface of the semiconductor chip opposite to the circuit forming surface, and the side surface of the circuit forming surface are added. A sealing material covering the circuit forming surface of the semiconductor chip,
With
A semiconductor device is provided in which a part of the solder bump is exposed.
本発明の半導体装置は、半導体チップの回路形成面にくわえて、上記回路形成面とは反対側の面および側面を半導体封止用樹脂組成物の硬化体で覆い保護した状態で、コレットによりピックアップされるものであるため、従来の半導体装置において生じていた、半導体チップをコレット等のハンドリング装置によりピックアップする際に、半導体チップが破損してしまうという問題を解決することができる。そのため、従来の半導体装置と比べて、信頼性という点において優れたものとすることができる。くわえて、本発明の半導体装置は、半導体チップの回路形成面とともに、反対側の面および側面が半導体封止用樹脂組成物の硬化体で覆い保護された状態であるが故、従来の半導体装置と比べて、チッピング耐性という点においても優れている。 The semiconductor device of the present invention is picked up by a collet in a state where the surface and side opposite to the circuit forming surface are covered and protected by a hardened body of the resin composition for semiconductor encapsulation in addition to the circuit forming surface of the semiconductor chip. Therefore, it is possible to solve the problem that the semiconductor chip is damaged when the semiconductor chip is picked up by a handling device such as a collet, which has occurred in the conventional semiconductor device. Therefore, compared with the conventional semiconductor device, it can be made superior in terms of reliability. In addition, the semiconductor device according to the present invention is in a state in which the opposite surface and side surfaces are covered and protected by the hardened body of the resin composition for semiconductor encapsulation together with the circuit formation surface of the semiconductor chip. Compared with, it is also excellent in terms of chipping resistance.
本発明の半導体装置は、封止材と基板とが接触することなく両者が離間した構造を実現できるものであるため、従来の半導体装置において生じていた樹脂基板と封止材との界面における密着不良の問題を解決することができる。そのため、従来の半導体装置と比べて、信頼性という点において優れたものとすることができる。また、本発明の半導体装置は、従来の半導体装置と比べて小型化することも可能である。さらに、本発明の半導体装置は、インターポーザを介することなくマザーボードに対して直接実装することも可能である。
また、本発明の半導体装置は、半田バンプの全体または一部分が露出したものであるため、ハンドリング性に優れたものであり、種々のプロセスに使用することが可能である。具体的には、本発明の半導体装置は、マザーボード、インターポーザおよびリードフレーム等の種々の基板に対して実装することが可能である。
Since the semiconductor device of the present invention can realize a structure in which the sealing material and the substrate are not in contact with each other without being in contact with each other, the adhesion at the interface between the resin substrate and the sealing material that has occurred in the conventional semiconductor device The problem of defects can be solved. Therefore, compared with the conventional semiconductor device, it can be made superior in terms of reliability. In addition, the semiconductor device of the present invention can be downsized as compared with a conventional semiconductor device. Furthermore, the semiconductor device of the present invention can be directly mounted on the motherboard without using an interposer.
Moreover, since the semiconductor device of the present invention is one in which the whole or a part of the solder bump is exposed, it has excellent handling properties and can be used in various processes. Specifically, the semiconductor device of the present invention can be mounted on various substrates such as a mother board, an interposer, and a lead frame.
本発明によれば、信頼性の点で改善された半導体装置を提供するとともに、信頼性および生産性に優れた半導体装置の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, while providing the semiconductor device improved in the point of reliability, the manufacturing method of the semiconductor device excellent in reliability and productivity can be provided.
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.
図1は、本実施形態に係る半導体装置8の一例を示す断面図である。
図1に示すように、本実施形態に係る半導体装置8は、半導体チップ5と、半導体チップ5の回路形成面(下面)に設けられた半田バンプ2と、半導体チップ5の回路形成面とは反対側の面(天面)および回路形成面の側面にくわえて、半導体チップ5の回路形成面を覆う封止材40と、を備え、半田バンプ2の一部分が露出している。このように、本実施形態に係る半導体装置8は、半導体チップ5の回路形成面とは反対側の面および側面にくわえて、半導体チップ5の回路形成面が封止材40により覆われている半導体チップ5を備えている。こうすることで、半導体装置8を製造する際に、半導体チップ5をコレットによりピックアップしたとしても、当該半導体チップ5が破損してしまうことを未然に防ぐことができる。このため、本実施形態に係る製造プロセスにより得られた半導体装置8は、従来の半導体装置と比べて、信頼性に優れている。
本実施形態に係る半導体装置8によれば、当該半導体装置8を基板に実装した際に、封止材に基板が接合した従来の半導体装置の構造とは異なる、封止材40と基板とが接触することのない、両者が離間した構造を実現できる。この結果、従来の半導体装置と比べて小型化された半導体装置8を提供することができる。また、半導体装置8は、封止材に基板が接合した従来の半導体装置の構造とは異なる構造であるが故、インターポーザを介することなくマザーボードに対して直接実装することも可能である。さらに、半導体装置8は、封止材40と基板とが接触することなく両者が離間した構造を実現できるものであるため、従来の半導体装置において生じていた基板と封止材との界面における密着不良の問題を解決することができる。このため、従来の半導体装置と比べて、信頼性という点においても優れた半導体装置8を実現することができる。くわえて、半導体装置8は、半導体チップ5の回路形成面にくわえて、その反対側の面および側面を半導体封止用樹脂組成物の硬化体40で覆い保護された状態の構成を備えたものであるが故、従来の半導体装置と比べて、チッピング耐性という点においても優れている。
FIG. 1 is a cross-sectional view showing an example of a
As shown in FIG. 1, the
According to the
また、本実施形態に係る半導体装置8は、半田バンプ2の一部分が露出したものであるため、ハンドリング性に優れたものであり、種々のプロセスに使用することが可能である。具体的には、本実施形態に係る半導体装置8は、マザーボード、インターポーザおよびリードフレーム等の種々の基板に対して実装することが可能である。
In addition, since the
本実施形態に係る半導体装置8において、半導体チップ5の回路形成面を覆う封止材40の厚みは、半田バンプ2の平均高さをRとした時、好ましくは、1/4R以上3/4R以下であり、さらに好ましくは、3/8R以上5/8R以下である。具体的には、半導体チップ5の回路形成面を覆う封止材40の厚みは、好ましくは、10μm以上200μm以下であり、さらに好ましくは、20μm以上180μm以下である。こうすることで、半導体装置8を製造する際に、半導体チップ5をコレットによりピックアップした際に当該半導体チップ5に加わる衝撃により当該半導体チップ5が破損してしまうことを未然に防ぐことができるとともに、電気的接続性および信頼性という観点において優れた半導体装置8を得ることができる。
In the
ここで、図1の半導体装置8は、半導体チップ5の回路形成面にくわえて、反対側の面および側面が封止材40により覆われているとともに、半田バンプ2の一部分が露出したものである。図1の半導体装置8は、基板に実装した際に、封止材40と基板とが接触することのなく両者が離間した構造を実現できるものである。
Here, the
次に、半導体装置8の製造方法について説明する。
本実施形態に係る半導体装置8の製造方法は、半導体ウエハ1において半田バンプ2が設けられている回路形成面とは反対側の面に第1の粘着部材20を貼り付けた状態で、半導体ウエハ1のダイシング領域に沿って、半導体ウエハ1の回路形成面に対して所定幅の切れ込み100を複数形成する工程と、第1の粘着部材20を、切れこみ100を形成した半導体ウエハ1に貼り付けた状態で、半導体ウエハ1の回路形成面に第2の粘着部材30を貼り付ける工程と、半導体ウエハ1の回路形成面に第2の粘着部材30を貼り付けた状態で、第1の粘着部材20を剥離する工程と、第2の粘着部材30を貼り付けた状態で、半導体ウエハ1を個片化することにより、第2の粘着部材30と、第2の粘着部材30の粘着面に貼り付けられた複数の半導体チップ5とを備え、複数の半導体チップは互いに所定の間隙をおいて配置され、かつ前記第2の粘着部材の粘着面に対して複数の前記半導体チップ5の回路形成面に設けられている半田バンプの一部が貼り付けられており、回路形成面が露出している構造体7を準備する工程と、流動状態にある半導体封止用樹脂組成物40を複数の半導体チップ5に接触させて、間隙に半導体封止用樹脂組成物40を充填するとともに、半導体チップ5の回路形成面と、回路形成面とは反対側の面および側面を半導体封止用樹脂組成物40により覆い封止する工程と、半導体封止用樹脂組成物40を硬化させる工程と、を含むものである。こうすることで、半導体チップ5の回路形成面とともに、反対側の面および側面を半導体封止用樹脂組成物の硬化体40で覆い保護した状態で、コレットによりピックアップすることができる半導体装置8を得ることができる。これにより、コレット等のハンドリング装置によりピックアップする際に半導体チップ5に対して直接ハンドリング装置が接触することを防止したり、コレット等のハンドリング装置が接触した時に半導体チップ5に対して加わる衝撃を半導体封止用樹脂組成物の硬化体40で緩和することができる。このため、本実施形態に係る製造方法によれば、半導体チップ5をコレット等のハンドリング装置によりピックアップする際に加わる衝撃により、半導体チップ5が破損してしまうことを未然に防ぐことができる。それ故、従来の製造プロセスと比べて、信頼性に優れた半導体装置8を得ることができる。
また、本実施形態に係る半導体装置8の製造方法において、第2の粘着部材30は、熱剥離性粘着層210を表面に有するものであることが好ましい。さらに、第2の粘着部材30が、上述した熱剥離性粘着層210を表面に有する部材である場合、構造体7は、半田バンプ2の一部が熱剥離性粘着層210に埋設されたものであることが好ましい。
Next, a method for manufacturing the
In the method for manufacturing the
In the method for manufacturing the
また、本実施形態に係る製造方法によれば、個片化した後に基板に配置することなく得られた複数の半導体チップ5を一括して樹脂封止することが可能となるため、半導体装置8の生産性を向上させることができる。なお、半導体ウエハ1は、シリコン基板上に単層または多層の配線層が形成されたものである。以下、半導体ウエハ1において、配線層が形成された側の面を回路形成面と称して説明する。
In addition, according to the manufacturing method according to the present embodiment, a plurality of
ここで、第1の粘着部材20と第2の粘着部材30は、いずれも、粘着テープ単体であってもよいし、支持基材上に粘着層を形成した物であってもよい。以下、第2の粘着部材30が支持基材200上に熱剥離性粘着層210を形成したものである場合を例に挙げて、本実施形態に係る製造方法について、図2〜4を参照して説明する。
なお、本実施形態に係る製造方法の各工程において使用する保護フィルム10、第1の粘着部材20(ダイシングフィルム20ともいう。)、第3の粘着部材30(転写部材30ともいう。)および離型フィルム50の詳細については、後述する。
Here, the first pressure-
In addition, the
まず、図2(a)に示すように、回路形成面に複数の半田バンプ2が取り付けられた半導体ウエハ1を準備する。
First, as shown in FIG. 2A, a
次に、図2(b)に示すように、準備した半導体ウエハ1の回路形成面を保護するために、当該回路形成面に対して保護フィルム10を貼り付けて、当該回路形成面を保護フィルム10により覆う。こうすることで、後述する半導体ウエハ1の回路形成面とは反対側の面を研磨する際に、回路形成面に加わる衝撃により当該回路形成面に搭載された電子部品等が破損してしまうことを防ぐことができる。
Next, as shown in FIG. 2B, in order to protect the circuit formation surface of the
次に、図2(c)に示すように、保護フィルム10を貼り付けた半導体ウエハ1の回路形成面とは反対側の面を研磨する。具体的には、保護フィルム10を貼り付けた状態の半導体ウエハ1を研磨装置上に固定し、当該半導体ウエハ1の厚みが所定の厚みとなるように、回路形成面とは反対側の面を研磨する。
Next, as shown in FIG.2 (c), the surface on the opposite side to the circuit formation surface of the
また、本実施形態に係る製造方法においては、上述したように保護フィルム10を貼り付けた状態で半導体ウエハ1の回路形成面とは反対側の面を研磨するため、研磨時に発生する応力により半導体ウエハ1の回路形成面に搭載された電子部品等が破損してしまうことを効果的に防止することができる。
Further, in the manufacturing method according to the present embodiment, the surface opposite to the circuit forming surface of the
次に、図2(d)に示すように、研磨して得られた半導体ウエハ1の回路形成面とは反対側の面に、保護フィルム10を回路形成面に貼り付けた状態のままダイシングフィルム20を貼り付ける。次いで、図2(e)に示すように、半導体ウエハ1から保護フィルム10を剥離する。このとき、保護フィルム10は、当該保護フィルム10と半導体ウエハ1との間の密着性を低減させてから半導体ウエハ1から剥離することが好ましい。具体的には、保護フィルム10と半導体ウエハ1との接着部位に対して、たとえば、紫外線照射や熱処理を行うことにより、当該接着部位を形成している保護フィルム10の粘着層を劣化させることで密着性を低減させる方法が挙げられる。
Next, as shown in FIG. 2 (d), the dicing film with the
次に、図2(f)に示すように、図2(e)に示した回路形成面とは反対側の面にダイシングフィルム20を貼り付けた状態のまま、半導体ウエハ1のダイシング領域に沿って、半導体ウエハ1の回路形成面に対して所定幅の切れ込み100を複数形成する。すなわち、ダイシングフィルム20を回路形成面とは反対側の面に貼り付けた状態のまま、半導体ウエハ1の回路形成面から、当該半導体ウエハ1をハーフカットする。切れこみ100の形成には、ダイシングブレード、レーザ等を使用することができる。切れこみ100の幅は、特に限定されないが、30μm以上300μm以下とすることが好ましく、50μm以上200μm以下であるとさらに好ましい。そして、切れこみ100は、半導体ウエハ1の回路形成面に対して等間隔に形成することが好ましい。この切れ込み100の幅は、当該切れ込み100を形成した後の半導体ウエハ1の強度や回路配置等の条件を考慮して設定することが一般的である。そのため、切れ込み100の幅は、半導体装置8の設計段階において上述した条件に鑑みて、上記数値範囲内となるよう適宜設定すればよい。
また、切れ込み100の深さは、半導体ウエハ1のサイズや作製する半導体パッケージの厚みに応じて、適宜、調整すればよいが、作業性や半導体装置8の小型化の観点から、たとえば、30μm以上300μm以下とすればよい。
Next, as shown in FIG. 2F, along the dicing region of the
Further, the depth of the
ここで、切れこみ100とは、ダイシングフィルム20を回路形成面とは反対側の面に貼り付けた状態のまま、半導体ウエハ1のダイシング領域に沿って、たとえば、ダイシングブレードを挿入し、完全に半導体ウエハ1を切断しないように、上記ダイシングブレードの動作を止めることにより形成されたものを指す。すなわち、切れこみ100とは、半導体ウエハ1の厚み方向において、半導体ウエハ1の回路形成面から、当該半導体ウエハ1をハーフカットして形成された溝を指す。なお、上述した半導体ウエハ1をハーフカットするとは、当該半導体ウエハ1を完全に切断分離することなく、切り残しが生じるように、半導体ウエハ1の厚みの5割から7割程度を切削することを指す。
Here, the
次いで、図3(a)に示すように、ダイシングフィルム20を貼り付けた状態で、半導体ウエハ1の回路形成面すべてに対してまたがるように転写部材30を貼り付ける。このとき、転写部材30は、当該転写部材30における熱剥離性粘着層210の表面が半導体ウエハ1における回路形成面と接触しないように、半田バンプ2の表面の一部分のみを覆うように貼り付ける。具体的には、半導体ウエハ1に転写部材30を貼り付けた際に、上記半導体ウエハ1の回路形成面と、上記転写部材30における熱剥離性粘着層210の表面との間の距離が、好ましくは10μm以上200μm以下となるように制御することがよく、さらに好ましくは、20μm以上180μm以下となるように制御することがよい。また、上述した半導体ウエハ1に転写部材30を貼り付ける工程について、半導体ウエハ1の回路形成面に設けられた半田バンプ2の埋設状態という観点から見た場合、当該半田バンプ2の平均高さをRとしたとき、半田バンプ2の回路形成面と接している箇所とは反対側の先端部から1/4R以上3/4R以下の領域が転写部材30における熱剥離性粘着層210中に埋設されていることが好ましく、3/8R以上5/8R以下の領域が転写部材30における熱剥離性粘着層210中に埋設されているとさらに好ましい。本実施形態に係る製造方法においては、転写部材30の貼り付けの程度を制御することによって、後述する半導体封止用樹脂組成物40を用いて封止する工程において樹脂封止される領域を調節することができる。
Next, as illustrated in FIG. 3A, the
次いで、図3(b)に示すように、ダイシングフィルム20を半導体ウエハ1から剥離する。なお、ダイシングフィルム20は、当該ダイシングフィルム20と半導体ウエハ1との間の密着性を低減させた後に、当該半導体ウエハ1から剥離することが好ましい。具体的には、ダイシングフィルム20と半導体ウエハ1との接着部位に対して、たとえば、紫外線照射や熱処理を行うことにより、当該接着部位を形成しているダイシングフィルム20の粘着層を劣化させることで密着性を低減させる方法が挙げられる。
Next, as shown in FIG. 3B, the dicing
次いで、図3(c)に示すように、転写部材30を貼り付けた状態で半導体ウエハ1を個片化して、転写部材30が貼り付いた状態の複数の半導体チップ5を作製する。こうすることで、上述した切れこみ100を形成した領域に沿って、半導体ウエハ1を個片化することができる。このとき、半導体ウエハ1は、半導体ウエハ1の回路形成面とは反対側の面側から、半導体ウエハ1のダイシング領域に沿って、当該半導体ウエハ1の回路形成面とは反対側の面を研削しての個片化してもよいし、ダイシングブレードやレーザ等を用いて個変化してもよい。ただし、作業性の観点から、半導体ウエハ1の個片化は、半導体ウエハ1の回路形成面とは反対側の面側から、半導体ウエハ1のダイシング領域に沿って、当該半導体ウエハ1の回路形成面とは反対側の面を研削する手法で実施することが好ましい。なお、半導体ウエハ1を個片化する際には、転写部材30は切断されることなく、得られた複数の半導体チップ5が貼りついた状態を保持できるようにすることが好ましい。
Next, as shown in FIG. 3C, the
次いで、図3(d)に示すように、離型フィルム50上に溶融したことにより、流動状態にある半導体封止用樹脂組成物40を準備する。そして、図3(e)に示すように、溶融したことにより、流動状態にある半導体封止用樹脂組成物40を、複数の半導体チップ5の回路形成面とは反対側の面に圧接し、隣接する半導体チップ5間の間隙に半導体封止用樹脂組成物40を充填するとともに、半導体封止用樹脂組成物40により半導体チップ5の回路形成面とともに、その反対側の面および側面を覆い封止する。すなわち、流動状態の半導体封止用樹脂組成物40で隣接する半導体チップ5間に形成された間隙を埋めるとともに、半田バンプ2の一部分が露出するように、半導体チップ5の回路形成面、その反対側の面および側面を半導体封止用樹脂組成物40で封止する。こうすることで、作製した半導体チップ5をコレットでピックアップする際に、当該コレットにより吸着させる部位を半導体体封止用樹脂組成物の硬化体40により保護することができる。これにより、半導体チップ5の回路形成面とともに、その反対側の面および側面を半導体封止用樹脂組成物40の硬化体で覆い保護した状態で、得られた半導体チップ5をコレット等のハンドリング装置でピックアップすることができるようになる。このため、本実施形態に係る製造方法によれば、半導体チップ5をコレット等のハンドリング装置によりピックアップする際に加わる衝撃により、当該半導体チップ5が破損してしまう可能性を未然に防ぐことができる。
Subsequently, as shown in FIG.3 (d), the
ここで、流動状態にある半導体封止用樹脂組成物40とは、溶融状態にある熱硬化性樹脂組成物であってもよいし、液状の樹脂組成物であってもよく、フィルム状に成形された樹脂組成物が軟化した状態にあるものであってよい。
Here, the semiconductor sealing
以下、半導体チップ5を封止する工程について、半導体封止用樹脂組成物40として固形の顆粒状樹脂組成物を用いる場合を例に挙げて詳説する。
半導体封止用樹脂組成物40を用いて半導体チップ5を封止する方法は、特に限定されるわけではなく、トランスファー成形法、圧縮成形法、インジェクション成形法等が挙げられるが、固定された半導体チップ5の位置ずれが発生し難い圧縮成形法が好ましい。また、圧縮成形して半導体チップ5を封止する場合には、粉粒状の樹脂組成物を用いて樹脂封止してもよい。なお、半導体封止用樹脂組成物40の詳細については、後述する。
Hereinafter, the step of sealing the
The method for sealing the
具体的には、圧縮成形金型の上型と下型の間に、顆粒状の樹脂組成物が収容された樹脂材料供給容器を設置する。次いで、転写部材30を貼り付けた半導体チップ5を、クランプ、吸着のような固定手段により圧縮成型金型の上型と下型の一方に固定する。以下では、半導体チップ5を、回路形成面とは反対側の面が樹脂材料供給容器に対面するように圧縮成型金型の上型に固定した場合を例に挙げて説明する。
Specifically, a resin material supply container containing a granular resin composition is installed between the upper mold and the lower mold of the compression mold. Next, the
次に、減圧下、金型の上型と下型の間隔を狭めながら、樹脂材料供給容器の底面を構成するシャッター等の樹脂材料供給機構により、秤量された顆粒状の樹脂組成物を下型が備える下型キャビティ内へ供給する。この金型キャビティ内には、事前に離型フィルム50を静置しておく必要がある。これにより、顆粒状の樹脂組成物は、下型キャビティ内で所定温度に加熱され、その結果、離型フィルム50上に溶融状態の半導体封止用樹脂組成物40を準備することができる。次いで、金型の上型と下型を結合させることにより、溶融状態の半導体封止用樹脂組成物40を上型に固定された半導体チップ5に対して押し当てる。こうすることで、隣接する半導体チップ5間に形成された間隙を溶融状態の半導体封止用樹脂組成物40で埋めることができるとともに、半導体チップ5の回路形成面、その反対側の面および側面を半導体封止用樹脂組成物40で覆うことができる。その後、金型の上型と下型を結合させた状態を保持しながら、半導体封止用樹脂組成物40を硬化させる。
ここで、圧縮成形を行う場合には、金型内を減圧下にしながら樹脂封止を行うことが好ましく、真空条件下であるとさらに好ましい。こうすることで、隣接する半導体チップ5間に形成された間隙に対して半導体封止用樹脂組成物40を、未充填部分を残すことなく良好に充填することができる。
Next, under reduced pressure, while the interval between the upper and lower molds of the mold is reduced, the weighed granular resin composition is removed from the lower mold by a resin material supply mechanism such as a shutter that constitutes the bottom surface of the resin material supply container. Into the lower mold cavity. It is necessary to leave the
Here, when performing compression molding, it is preferable to perform resin sealing while reducing the pressure inside the mold, and it is more preferable to be under vacuum conditions. By doing so, it is possible to satisfactorily fill the gap between the
圧縮成形における成形温度は、特に限定されるわけではないが、50〜200℃が好ましく、80〜180℃が特に好ましい。また、成形圧力は、特に限定されるわけではないが、0.5〜12MPaであることが好ましく、1〜10MPaが特に好ましい。さらに、成形時間は30秒〜15分であることが好ましく、1〜10分が特に好ましい。成形温度、圧力、時間を上記範囲とすることで、溶融状態の半導体封止用樹脂組成物40が充填されない部分が発生することと半導体チップ5が位置ずれしてしまうことの両方を防止することができる。
The molding temperature in compression molding is not particularly limited, but is preferably 50 to 200 ° C, particularly preferably 80 to 180 ° C. The molding pressure is not particularly limited, but is preferably 0.5 to 12 MPa, and particularly preferably 1 to 10 MPa. Furthermore, the molding time is preferably 30 seconds to 15 minutes, and particularly preferably 1 to 10 minutes. By setting the molding temperature, pressure, and time within the above ranges, it is possible to prevent both the occurrence of a portion that is not filled with the molten semiconductor sealing
次に、図4(a)に示すように、離型フィルム50を剥離する。
Next, as shown to Fig.4 (a), the
次いで、図4(b)に示すように、転写部材30を半導体チップ5に貼り付けた状態で、当該半導体チップ5の回路形成面とは反対側に位置する面方向に配された半導体封止用樹脂組成物40の硬化体に対して、ダイシングフィルム20を貼り付ける。
Next, as shown in FIG. 4B, in a state where the
次いで、図4(c)に示すように、転写部材30を剥離する。このとき、転写部材30の表面に形成された熱剥離性粘着層210は、主剤と発泡剤とを含む材料により形成されていることが好ましい。こうすることで、転写部材30における熱剥離性粘着層210を形成する材料が発泡する温度まで加熱することにより、当該転写部材30を半導体チップ5から容易に剥離することが可能となる。具体的には、熱剥離性粘着層210を上記材料により形成した場合、すなわち、熱剥離性粘着層210を形成する粘着剤を発泡性のものとした場合、かかる粘着剤が発泡する温度まで加熱することにより、当該粘着剤の接着力を実質的になくなることになる。それ故、熱剥離性粘着層210を有する転写部材30を用いた場合には、加熱処理することにより、転写部材30を半導体チップ5から容易に剥離することが可能となる。また、上記主剤としては、アクリル系粘着剤、ゴム系粘着剤、スチレン・共役ジエンブロック共重合体であり、好ましくはアクリル系粘着剤等が挙げられ、上記発泡剤としては、無機系、有機系等の各種発泡剤を使用することが可能である。
Next, as shown in FIG. 4C, the
次いで、図4(d)に示すように、例えば、ダイシングフィルム20を半導体チップ5に貼り付けた状態で、間隙に充填された半導体封止用樹脂組成物40の硬化体を切断し、半導体封止用樹脂組成物40により封止された複数の半導体チップ5に個片化する。このとき、ダイシングフィルム20は、半導体封止用樹脂組成物40の硬化体とともに切断されてもよいし、切断されることなく複数の半導体チップ5にまたがって貼りついた状態を保持していてもよいが、半導体装置8の生産性を向上させる観点から、半導体チップ5を個片化する際には、ダイシングフィルム20が切断されることなく半導体チップ5にまたがって貼りついた状態を保持できるようにすることが好ましい。なお、上述した半導体チップ5の個片化には、ダイシングブレード、レーザ等を使用することができる。
Next, as shown in FIG. 4D, for example, in a state where the dicing
次に、図4(e)に示すように、ダイシングフィルム20を半導体装置8から剥離する。こうすることによって、本実施形態に係る半導体装置8を作製することが可能である。なお、ダイシングフィルム20は、当該ダイシングフィルム20と半導体装置8との間の密着性を低減させた後に、当該半導体チップ5から剥離することが好ましい。具体的には、ダイシングフィルム20と半導体チップ5との接着部位に対して、たとえば、紫外線照射や熱処理を行うことにより、当該接着部位を形成しているダイシングフィルム20の粘着層を劣化させることで密着性を低減させる方法が挙げられる。
Next, as shown in FIG. 4E, the dicing
また、得られた半導体装置8は、必要に応じて、基板に実装することも可能である。なお、作製した半導体装置を基板に実装する際には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることが可能である。
Further, the obtained
本実施形態に係る製造方法によれば、半導体チップ5の回路形成面とともに、反対側の面および側面を半導体封止用樹脂組成物の硬化体40で覆い保護した状態で、コレット等のハンドリング装置によりピックアップすることができる半導体チップ5を得ることができる。これにより、コレット等のハンドリング装置が直接半導体チップ5に接触することを防ぐことができるとともに、コレット等のハンドリング装置でピックアップした際に半導体チップ5に対して加わる衝撃を半導体封止用樹脂組成物の硬化体40で緩和することができる。そのため、本実施形態に係る製造方法によれば、コレット等のハンドリング装置によりピックアップする際に加わる衝撃により、半導体チップ5が破損してしまう可能性を未然に防ぐことができる。すなわち、本実施形態に係る製造方法によれば、コレット等のハンドリング装置で吸着してピックアップする際に半導体チップ5に対して加わる衝撃による影響を緩和することが可能である。よって、本実施形態に係る製造方法によれば、従来の製造方法と比べて、信頼性に優れた半導体装置を製造することができる。また、本実施形態に係る製造方法によれば、個片化した後に基板に配置することなく得られた複数の半導体チップ5を一括して樹脂封止することが可能となる。このため、従来の製造方法と比べて、生産効率を飛躍的に向上させることが可能となる。また、本実施形態に係る製造方法により得られた半導体装置8を基板に実装した場合には、封止材40と基板とが離間した構造であるため、封止材40と基板との間に生じる密着不良を抑制することも可能であり、信頼性をより一層向上させることができる。
According to the manufacturing method according to the present embodiment, in addition to the circuit forming surface of the
本実施形態において保護フィルム10は、半導体ウエハ1の回路形成面とは反対側の面を研磨する際に、当該半導体ウエハ1の回路形成面を保護する目的で使用しているが、本実施形態において半導体ウエハ1を個片化する際に使用したダイシングフィルム20の機能、および本実施形態において半導体チップ5の回路形成面とは反対側の面および側面を覆い封止する際に使用した転写部材30の機能をも有している。このため、生産効率という観点においては、ダイシングフィルム20や転写部材30に代えて保護フィルム10のみを使用する方法の方が優れているが、本実施形態に係る製造方法によれば、各製造工程において異なる粘着部材(保護フィルム10、ダイシングフィルム20および転写部材30)をそれぞれ使用した方が、当該粘着部材の強度を維持する等のために使い分けることができる等の長所もある。すなわち、本実施形態に係る製造方法によれば、信頼性に優れた半導体装置を精度よく作製することが可能である。
In this embodiment, the
次に、各実施形態に係る半導体封止用樹脂組成物40、ダイシングフィルム20、転写部材30、保護フィルム10および離型フィルム50の構成について説明する。
Next, the structure of the
<半導体封止用樹脂組成物40>
以下、半導体封止用樹脂組成物40が、顆粒状の樹脂組成物である態様について詳細に説明するが、これに限定されるものではない。
<Semiconductor sealing
Hereinafter, the semiconductor sealing
本実施形態に係る顆粒状の樹脂組成物は、その構成材料として、エポキシ樹脂を含有するものであることが好ましい。エポキシ樹脂としては、例えば、1分子内にエポキシ基を2個以上有するモノマー、オリゴマー、ポリマー全般であり、その分子量および分子構造を特に限定するものではない。具体的には、ビフェニル型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂等の結晶性エポキシ樹脂;クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフトールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂;フェニレン骨格含有フェノールアラルキル型エポキシ樹脂、ビフェニレン骨格含有フェノールアラルキル型エポキシ樹脂、フェニレン骨格含有ナフトールアラルキル型エポキシ樹脂等のフェノールアラルキル型エポキシ樹脂;トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂等の3官能型エポキシ樹脂;ジシクロペンタジエン変性フェノール型エポキシ樹脂、テルペン変性フェノール型エポキシ樹脂等の変性フェノール型エポキシ樹脂;トリアジン核含有エポキシ樹脂等の複素環含有エポキシ樹脂等が挙げられ、これらのうち1種または2種以上を組み合わせて用いることができる。 The granular resin composition according to this embodiment preferably contains an epoxy resin as a constituent material. Examples of the epoxy resin include monomers, oligomers, and polymers in general having two or more epoxy groups in one molecule, and the molecular weight and molecular structure thereof are not particularly limited. Specifically, crystalline epoxy resins such as biphenyl type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, stilbene type epoxy resin, hydroquinone type epoxy resin; cresol novolac type epoxy resin, phenol novolac type epoxy resin, Novolac type epoxy resins such as naphthol novolak type epoxy resins; Phenol aralkyl type epoxy resins such as phenylene skeleton-containing phenol aralkyl type epoxy resins, biphenylene skeleton containing phenol aralkyl type epoxy resins, phenylene skeleton containing naphthol aralkyl type epoxy resins; Triphenolmethane type Trifunctional epoxy resins such as epoxy resins and alkyl-modified triphenolmethane epoxy resins; dicyclopentadiene-modified phenolic epoxy Modified phenol type epoxy resins such as cis-resin and terpene modified phenol type epoxy resins; heterocyclic ring-containing epoxy resins such as triazine nucleus-containing epoxy resins, and the like. Among these, one kind or two or more kinds can be used in combination. .
また、顆粒状の樹脂組成物を得る方法としては、特に限定されるものではないが、例えば、複数の小孔を有する円筒状外周部と円盤状の底面から構成される回転子の内側に、溶融混練された樹脂組成物を供給し、その樹脂組成物を、回転子を回転させて得られる遠心力によって小孔を通過させて得る方法(以下、「遠心製粉法」とも言う。);各原料成分をミキサーで予備混合後、ロール、ニーダー又は押出機等の混練機により加熱混練後、冷却、粉砕工程を経て粉砕物としたものを、篩を用いて粗粒と微紛の除去を行って得る方法(以下、「粉砕篩分法」とも言う。);各原料成分をミキサーで予備混合後、スクリュー先端部に小径を複数配置したダイを設置した押出機を用いて、加熱混練を行うとともに、ダイに配置された小孔からストランド状に押し出されてくる溶融樹脂をダイ面に略平行に摺動回転するカッターで切断して得る方法(以下、「ホットカット法」とも言う。)等が挙げられる。いずれの方法でも混練条件、遠心条件、篩分条件、切断条件等を選ぶことにより、所望の粒度分布や顆粒密度を得ることができる。特に好ましい製法としては、遠心製粉法であり、これにより得られる顆粒状の樹脂組成物は、所望の粒度分布や顆粒密度を安定して発現させることができるため、搬送路上での搬送性や固着防止の点で好ましい。また、遠心製粉法では、粒子表面をある程度滑らかにすることができるため、粒子同士が引っかかったり、搬送路面との摩擦抵抗が大きくなったりすることもなく、搬送路への供給口でのブリッジ(詰まり)の防止、搬送路上での滞留の防止の点でも好ましい。また、遠心製粉法では、溶融した状態から遠心力を用いて形成させるため、粒子内に空隙がある程度含まれた状態となり、顆粒密度をある程度低くできるため、圧縮成形における搬送性に関して有利である。 In addition, the method for obtaining a granular resin composition is not particularly limited.For example, on the inner side of a rotor composed of a cylindrical outer peripheral portion having a plurality of small holes and a disc-shaped bottom surface, A method in which a melt-kneaded resin composition is supplied and the resin composition is obtained by passing through small holes by centrifugal force obtained by rotating a rotor (hereinafter also referred to as “centrifugal milling method”); After premixing the raw material components with a mixer, heat kneading with a kneader such as a roll, kneader or extruder, cooling and crushing through a pulverized product, removing coarse particles and fine powder using a sieve (Hereinafter also referred to as “grinding and sieving method”): After premixing each raw material component with a mixer, heat kneading is carried out using an extruder equipped with a die having a plurality of small diameters at the screw tip. Along with a strike from a small hole located in the die. How the molten resin come extruded into command shape obtained by cutting with a cutter substantially parallel to slide and rotate on the die face (hereinafter, also referred to as "hot cut method".), And the like. In any method, desired particle size distribution and granule density can be obtained by selecting kneading conditions, centrifugal conditions, sieving conditions, cutting conditions and the like. A particularly preferable production method is a centrifugal milling method, and the granular resin composition obtained thereby can stably express a desired particle size distribution and granule density. It is preferable in terms of prevention. In addition, in the centrifugal milling method, the particle surface can be smoothed to some extent, so that the particles are not caught and the frictional resistance with the surface of the conveying path does not increase, and the bridge ( This is also preferable in terms of prevention of clogging) and prevention of retention on the conveyance path. Further, the centrifugal milling method is advantageous in terms of transportability in compression molding because the particles are formed using a centrifugal force from a melted state, so that the voids are included in the particles to some extent and the granule density can be lowered to some extent.
一方、粉砕篩分法は、篩分により発生する多量の微粉及び粗粒の処理方法を検討する必要はあるものの、篩分装置等は半導体封止用樹脂組成物40の既存製造ラインで使用されているものであるため、従来の製造ラインをそのまま使用できる点で好ましい。また、粉砕篩分法は、粉砕前に溶融樹脂をシート化する際のシート厚の選択、粉砕時の粉砕条件やスクリーンの選択、篩分時の篩の選択等、本発明の粒度分布を発現させるための独立して制御可能な因子が多いため、所望の粒度分布に調整するための手段の選択肢が多い点で好ましい。また、ホットカット法も、例えば、押出機の先端にホットカット機構を付加する程度で、従来の製造ラインをそのまま利用できる点で好ましい。
On the other hand, in the pulverizing sieving method, it is necessary to examine a method for treating a large amount of fine powder and coarse particles generated by sieving, but the sieving device and the like are used in the existing production line of the
半導体封止用樹脂組成物40は、タブレット状の樹脂組成物であってもよい。かかるタブレット状の樹脂組成物を得る方法としては、たとえば各原料成分を、ミキサー等の混合機で混合し、さらにロール、ニーダーまたは押出機等の混練機で加熱溶融混練し、冷却した後に粉砕したものをタブレット状に打錠成型して得られる。
The semiconductor sealing
上述したシート状の樹脂組成物を得る方法としては、例えば各原料成分または事前に各成分を混合した樹脂組成物を有機溶剤等に溶解又は分散したワニスを調整し、フィルム上に塗布・乾燥してシート状に形成する。塗布の方法は特に限定されず、コンマコーターやダイコーターのような塗工機を用いた塗工による方法、ステンシル印刷やグラビア印刷のような印刷による方法などが挙げられる。あるいは、樹脂組成物を直接ニーダー等で混練することにより混練物を調製し、このようにして得られた混練物を押し出してシート状に形成してもよい。 As a method for obtaining the above-described sheet-shaped resin composition, for example, each raw material component or a varnish obtained by dissolving or dispersing a resin composition in which each component is mixed in advance in an organic solvent is prepared, and applied to a film and dried. To form a sheet. The coating method is not particularly limited, and examples thereof include a coating method using a coating machine such as a comma coater and a die coater, and a printing method such as stencil printing and gravure printing. Alternatively, a kneaded material may be prepared by directly kneading the resin composition with a kneader or the like, and the kneaded material thus obtained may be extruded to form a sheet.
<ダイシングフィルム20(第1の粘着部材20)>
本実施形態に係るダイシングフィルム20は、半導体ウエハ1を個片化する際に、切断されることなく得られた半導体チップ5に貼りついた状態を保持できるものである。このダイシングフィルム20は、半導体ウエハ1に対して接着するものであれば、特に限定されないが、たとえば、支持フィルムと粘着剤層で構成されているものでもよい。
<Dicing film 20 (first adhesive member 20)>
The dicing
支持フィルムの構成材料は、例えば、ポリエチレン、ポリプロピレン、エチレン・プロピレン共重合体、ポリオレフィン、ポリブテン、ポリブタジエン、ポリメチルペンテン、ポリ塩化ビニル、ポリ塩化ビニリデン、塩化ビニル共重合体、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、ポリウレタン、エチレン・酢酸ビニル共重合体、アイオノマー、エチレン・(メタ)アクリル酸共重合体、エチレン・(メタ)アクリル酸エステル共重合体、ポリスチレン、ビニルポリイソプレン、ポリカーボネート、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、アクリロニトリル・ブタジエン・スチレン共重合体、ポリイミド、ポリエーテルイミド、ポリアミド、フッ素樹脂からなる群より選択される1種以上の樹脂を含有するものであることが好ましい。 The constituent material of the support film is, for example, polyethylene, polypropylene, ethylene / propylene copolymer, polyolefin, polybutene, polybutadiene, polymethylpentene, polyvinyl chloride, polyvinylidene chloride, vinyl chloride copolymer, polyethylene terephthalate, polybutylene terephthalate. , Polyethylene naphthalate, polyurethane, ethylene / vinyl acetate copolymer, ionomer, ethylene / (meth) acrylic acid copolymer, ethylene / (meth) acrylic acid ester copolymer, polystyrene, vinyl polyisoprene, polycarbonate, polyphenylene sulfide , Polyetheretherketone, acrylonitrile / butadiene / styrene copolymer, polyimide, polyetherimide, polyamide, fluororesin It preferably contains one or more resins.
また、支持フィルムの表面は粘着剤層との密着性を高めるため、化学的または物理的表面処理を施すことができる。なお、支持フィルムには、発明の効果を損なわない範囲で、各種添加剤(充填材、可塑剤、酸化防止剤、難燃剤、帯電防止剤)が含まれていてもよい。 Further, the surface of the support film can be subjected to chemical or physical surface treatment in order to enhance the adhesion with the pressure-sensitive adhesive layer. The support film may contain various additives (fillers, plasticizers, antioxidants, flame retardants, antistatic agents) as long as the effects of the invention are not impaired.
また、ダイシングテープの粘着剤層としては、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤等を含む第一樹脂組成物で構成されているものを用いることができ、これらの中でもアクリル系粘着剤が好ましい。 The pressure-sensitive adhesive layer of the dicing tape is composed of a first resin composition containing an acrylic pressure-sensitive adhesive, a rubber-based pressure-sensitive adhesive, a vinyl alkyl ether-based pressure-sensitive adhesive, a silicone-based pressure-sensitive adhesive, a polyester-based pressure-sensitive adhesive, and the like. A thing can be used and an acrylic adhesive is preferable among these.
<転写部材30(粘着部材30)>
次に、本実施形態に係る転写部材30は、基材層200と熱剥離性粘着層210とが積層されてなる構成であることが好ましい。
<Transfer member 30 (adhesive member 30)>
Next, the
熱剥離性粘着層210は、主剤と発泡剤とを含む材料により形成されていることが好ましい。かかる主剤としては、アクリル系粘着剤、ゴム系粘着剤、スチレン・共役ジエンブロック共重合体であり、好ましくはアクリル系粘着剤等が挙げられ、上記発泡剤としては、無機系、有機系等の各種発泡剤を使用することが可能である。
The heat-
また、基材層200としては、例えばポリエチレン、ポリプロピレン等のポリオレフィン、エチレン酢酸ビニル共重合体、ポリエステル、ポリイミド、ポリエチレンテレフタレート、ポリ塩化ビニル、ポリアミド、ポリウレタン等により作製された耐熱性や耐薬品性の優れたフィルムであれば使用できる。基材層の厚さは、特に限定されないが、通常30〜500μmが好ましい。
Further, as the
<保護フィルム10>
次に、保護フィルム10は、半導体ウエハ1の回路形成面とは反対側の面を研磨する際に、回路形成面を保護するものである。この保護フィルム10は、半導体ウエハ1に対して接着するものであればよく、たとえば、バックグラインドテープと、熱剥離性粘着層210とが積層されてなる構成であればよい。また、保護フィルム10は、半導体ウエハ1を個片化する際の保護部材として使用することもあるし、当該保護フィルム10を面内方向に拡張させることもあるし、半導体封止用樹脂組成物40を硬化させるために熱を加えることもある。このため、保護フィルム10は、ある程度の拡張性と、半導体封止用樹脂組成物40を硬化させるために加える熱に耐えうる程度の耐熱性と、保護フィルム10上に固定する半導体チップ5が脱離しない程度の粘着性とを兼ね備えた構成であることが好ましい。
<
Next, the
保護フィルム10は、バックグラインドテープと、熱剥離性粘着層210とで構成されている。なお、バックグラインドテープと熱剥離性粘着層210との間には、離型フィルム50が設けられていてもよい。これにより、バックグラインドテープと熱剥離性粘着層210との間の剥離が容易となる。
The
バックグラインドテープとしては、例えばポリエチレン、ポリプロピレン等のポリオレフィン、エチレン酢酸ビニル共重合体、ポリエステル、ポリイミド、ポリエチレンテレフタレート、ポリ塩化ビニル、ポリアミド、ポリウレタン等により作製された耐熱性や耐薬品性の優れたフィルムであれば使用できる。バックグラインドテープの厚さは、通常30〜500μmであることが好ましい。 As a back grind tape, for example, a film having excellent heat resistance and chemical resistance made of polyolefin such as polyethylene and polypropylene, ethylene vinyl acetate copolymer, polyester, polyimide, polyethylene terephthalate, polyvinyl chloride, polyamide, polyurethane, etc. Can be used. The thickness of the back grind tape is usually preferably 30 to 500 μm.
<離型フィルム50>
次に、本実施形態に係る離型フィルム50は、優れた離型性を有する構成であればよく、たとえば、ポリエステル樹脂材料を含む離型層を有するものであると好ましい。
<
Next, the
本実施形態に係る離型フィルム50は、ポリエステル樹脂材料を含む離型層(第1離型層)を有する離型フィルム50である。
The
本実施形態に係る離型フィルム50において、離型層とは、少なくとも当該離型フィルム50を対象物上に配置した際に、対象物に接する面(以下、「離型面」とも示す。)を形成する樹脂層であり、ポリエステル樹脂とは、多価カルボン酸(ジカルボン酸)とポリアルコール(ジオール)との重縮合体であって、カルボキシル基(−COOH)を複数有する化合物である。
In the
また、本実施形態においてポリエステル樹脂材料の具体例としては、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリトリメチレンテレフタレート樹脂、ポリヘキサメチレンテレフタレート樹脂等のポリアルキレンテレフタレート樹脂が挙げられる。これらの中でもポリブチレンテレフタレート樹脂を用いることが好ましい。 In the present embodiment, specific examples of the polyester resin material include polyalkylene terephthalate resins such as polyethylene terephthalate resin, polybutylene terephthalate resin, polytrimethylene terephthalate resin, and polyhexamethylene terephthalate resin. Among these, it is preferable to use polybutylene terephthalate resin.
本実施形態に係る離型フィルム50は、単層構造を形成したものであっても、多層構造を形成したものであってもよい。
The
以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
また、上記実施形態では、半導体チップ5を封止する際に、顆粒状の半導体封止用樹脂組成物40を用いて圧縮成形する場合を例に挙げて説明したが、半導体チップ5の回路形成面とは反対側の面に対して液状の半導体封止用樹脂組成物40を、スピンコート法、印刷法、ディスペンス法により塗布した後、乾燥させてもよいし、液状の半導体封止用樹脂組成物40を隣接する半導体チップ5間の間隙に毛細管現象を利用して流れ込ませてもよい。
As mentioned above, although embodiment of this invention was described, these are illustrations of this invention and various structures other than the above are also employable.
Moreover, in the said embodiment, when sealing the
また、上記実施形態では、半導体チップ5を封止する際に、顆粒状の半導体封止用樹脂組成物40を用いて圧縮成形する場合を例に挙げて説明したが、シート状に加工された半導体封止用樹脂組成物40を用いて以下の方法により圧縮成形してもよい。
Moreover, in the said embodiment, when encapsulating the
転写部材30を貼り付けた半導体チップ5を、クランプ、吸着のような固定手段により圧縮成形金型の上型と下型の一方に固定する。以下では、半導体チップ5を、回路形成面とは反対側の面が樹脂材料供給容器に対面するように圧縮成型金型の上型に固定した場合を例に挙げて説明する。
The
次に、金型の上型に固定した半導体チップ5に対応する位置となるように、金型の下型キャビティ内にシート状の半導体封止用樹脂組成物40を配置する。次いで、減圧下、金型の上型と下型の間隔を狭めることにより、シート状の半導体封止用樹脂組成物40は、下型キャビティ内で所定温度に加熱され、溶融状態となる。その後、金型の上型と下型を結合させることにより、溶融状態の半導体封止用樹脂組成物40を上型に固定された半導体チップ5に対して押し当てる。こうすることで、隣接する半導体チップ5間に形成された間隙を溶融状態の半導体封止用樹脂組成物40で埋めることができるとともに、半導体チップ5の回路形成面、その反対側の面および側面を溶融状態の半導体封止用樹脂組成物40で覆うことができる。その後、金型の上型と下型を結合させた状態を保持しながら、所定時間をかけて半導体封止用樹脂組成物40を硬化させる。こうすることで、隣接する半導体チップ5間に形成された間隙に対して半導体封止用樹脂組成物40を、未充填部分を残すことなく良好に充填することができる。
Next, a sheet-shaped semiconductor sealing
また、シート状に加工された半導体封止用樹脂組成物40は例えば以下の方法によりラミネーションすることもできる。
まず、ロール形状で準備したシート状の半導体封止用樹脂組成物40を、真空加圧式ラミネーターの巻き出し装置に取り付け、巻き取り装置まで接続する。次に、第1金属パターン50を形成した下地基板10をダイアフラム(弾性膜)式ラミネーター部まで搬送する。次いで、減圧下、プレスを開始するとシート状の半導体封止用樹脂組成物40は、所定温度に加熱され、溶融状態となり、その後、溶融状態の半導体封止用樹脂組成物40を、ダイアフラムを介してプレスすることにより半導体チップ5に対して押し当てることで、隣接する半導体チップ5間に形成された間隙を溶融状態の半導体封止用樹脂組成物40で埋めることができるとともに、半導体チップ5の回路形成面、天面および側面を溶融状態の半導体封止用樹脂組成物40で覆うことができる。その後、所定時間をかけて有機樹脂膜形成用樹脂組成物を硬化させる。こうすることで、隣接する半導体チップ5間に形成された間隙に対して半導体封止用樹脂組成物40を、未充填部分を残すことなく良好に充填することができる。
なお、半導体封止用樹脂組成物40に対し、より高精度な平坦性が要求される場合は、ダイアフラム式ラミネーターでのプレスの後に、高精度に調整された平坦プレス装置によるプレス工程を追加して成型することもできる。
Moreover, the
First, the sheet-shaped
In addition, when more precise flatness is required for the semiconductor sealing
また、半導体チップ5を封止する際に、タブレット状に加工された半導体封止用樹脂組成物40を用いて以下の方法によりトランスファー成形してもよい。
Moreover, when the
まず、半導体チップ5を設置した成形金型を準備する。ここで準備する成形金型は、タブレット状の半導体封止用樹脂組成物40を仕込むポットと、その後、圧力をかけて半導体封止用樹脂組成物40を溶融させるためにポットに挿入する補助ラムを備えたプランジャーと、溶融させた半導体封止用樹脂組成物40を成形空間内に送り込むスプルーとが設けられているものである。
First, a molding die on which the
次いで、成形金型を閉じた状態で、ポット内にタブレット状の半導体封止用樹脂組成物40を仕込む。ここで、ポット内に仕込む半導体封止用樹脂組成物40の形態は、予め、プレヒーター等によって予熱することにより半溶融の状態にされていてもよい。次に、ポット内に仕込んだ半導体封止用樹脂組成物40を溶融させるために、半導体封止用樹脂組成物40に対して、補助ラムを備えたプランジャーをポットに挿入して圧力をかける。その後、溶融した半導体封止用樹脂組成物40を、スプルーを介して成形空間内に導入する。次に、成形空間内に充填された半導体封止用樹脂組成物40は、加熱加圧されることにより硬化する。半導体封止用樹脂組成物40が硬化した後、成形金型を開くことにより、隣接する半導体チップ5間に形成された間隙を溶融状態の半導体封止用樹脂組成物40で埋めることができるとともに、半導体チップ5の回路形成面、その反対側の面および側面を半導体封止用樹脂組成物40で覆った半導体チップ5を形成することができる。
Next, with the molding die closed, a tablet-
1 半導体ウエハ
2 半田バンプ
5 半導体チップ
7 構造体
8 半導体装置
10 保護フィルム
20 第1の粘着部材(ダイシングフィルム)
30 第2の粘着部材(転写部材)
40 半導体封止用樹脂組成物(封止材、硬化体)
50 離型フィルム
100 切れ込み
200 基材層(支持基材)
210 熱剥離性粘着層
DESCRIPTION OF
30 Second adhesive member (transfer member)
40 Resin composition for semiconductor encapsulation (sealing material, cured body)
50
210 Heat-peelable adhesive layer
Claims (7)
前記第1の粘着部材を、前記切れこみを形成した前記半導体ウエハに貼り付けた状態で、前記半導体ウエハの回路形成面に第2の粘着部材を貼り付ける工程と、
前記半導体ウエハの回路形成面に前記第2の粘着部材を貼り付けた状態で、前記第1の粘着部材を剥離する工程と、
前記第2の粘着部材を貼り付けた状態で、前記半導体ウエハを個片化することにより、前記第2の粘着部材と、前記第2の粘着部材の粘着面に貼り付けられた複数の半導体チップとを備え、複数の前記半導体チップは互いに所定の間隙をおいて配置され、かつ前記第2の粘着部材の粘着面に対して複数の前記半導体チップの前記回路形成面に設けられている半田バンプの一部が貼り付けられており、前記回路形成面が露出している構造体を準備する工程と、
流動状態にある半導体封止用樹脂組成物を複数の前記半導体チップに接触させて、前記間隙に前記半導体封止用樹脂組成物を充填するとともに、前記半導体チップの回路形成面と、前記回路形成面とは反対側の面および側面を前記半導体封止用樹脂組成物により覆い封止する工程と、
前記半導体封止用樹脂組成物を硬化させる工程と、
を含む、半導体装置の製造方法。 In a state where the first adhesive member is attached to the surface of the semiconductor wafer opposite to the circuit formation surface on which the solder bumps are provided, the circuit formation surface of the semiconductor wafer is formed along the dicing region of the semiconductor wafer. On the other hand, forming a plurality of notches of a predetermined width,
Attaching the second adhesive member to the circuit forming surface of the semiconductor wafer in a state in which the first adhesive member is attached to the semiconductor wafer having the cuts;
Peeling the first adhesive member in a state where the second adhesive member is attached to the circuit forming surface of the semiconductor wafer;
A plurality of semiconductor chips attached to the second adhesive member and the adhesive surface of the second adhesive member by dividing the semiconductor wafer into pieces while the second adhesive member is attached. And a plurality of the semiconductor chips arranged with a predetermined gap therebetween, and solder bumps provided on the circuit forming surfaces of the plurality of semiconductor chips with respect to the adhesive surface of the second adhesive member Part of which is affixed and preparing the structure in which the circuit forming surface is exposed;
A semiconductor sealing resin composition in a fluidized state is brought into contact with a plurality of the semiconductor chips, the gap is filled with the semiconductor sealing resin composition, and a circuit formation surface of the semiconductor chip and the circuit formation Covering and sealing the surface and the side opposite to the surface with the resin composition for semiconductor encapsulation;
Curing the semiconductor sealing resin composition;
A method for manufacturing a semiconductor device, comprising:
をさらに含む、請求項1乃至5のいずれか一項に記載の半導体装置の製造方法。 Cutting the cured body of the semiconductor sealing resin composition filled in the gap, and separating the semiconductor chips into a plurality of semiconductor chips sealed with the semiconductor sealing resin composition;
The manufacturing method of the semiconductor device as described in any one of Claims 1 thru | or 5 further including these.
を備え、
前記半田バンプの一部分が露出している、半導体装置。 In addition to the semiconductor chip, the solder bumps provided on the circuit forming surface of the semiconductor chip, the surface of the semiconductor chip opposite to the circuit forming surface and the side surface of the circuit forming surface, the circuit of the semiconductor chip A sealing material covering the forming surface;
With
A semiconductor device in which a part of the solder bump is exposed.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015159389A JP6617471B2 (en) | 2015-08-12 | 2015-08-12 | Manufacturing method of semiconductor device |
TW105124544A TWI691004B (en) | 2015-08-12 | 2016-08-03 | Method for manufacturing semiconductor device and semiconductor device |
CN201610663255.5A CN106449436B (en) | 2015-08-12 | 2016-08-12 | Method for manufacturing semiconductor device and semiconductor device |
KR1020160102810A KR102582536B1 (en) | 2015-08-12 | 2016-08-12 | Method for manufacturing semiconductor device and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015159389A JP6617471B2 (en) | 2015-08-12 | 2015-08-12 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017038005A true JP2017038005A (en) | 2017-02-16 |
JP6617471B2 JP6617471B2 (en) | 2019-12-11 |
Family
ID=58049546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015159389A Active JP6617471B2 (en) | 2015-08-12 | 2015-08-12 | Manufacturing method of semiconductor device |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6617471B2 (en) |
KR (1) | KR102582536B1 (en) |
CN (1) | CN106449436B (en) |
TW (1) | TWI691004B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112713099A (en) * | 2019-10-25 | 2021-04-27 | 三菱电机株式会社 | Method for manufacturing semiconductor device |
WO2023007947A1 (en) * | 2021-07-26 | 2023-02-02 | 昭和電工マテリアルズ株式会社 | Mold release film and method for manufacturing semiconductor package |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI670779B (en) * | 2018-11-16 | 2019-09-01 | 典琦科技股份有限公司 | Method for manufacturing chip package |
US12103288B2 (en) * | 2019-03-27 | 2024-10-01 | Mitsui Chemicals Tohcello, Inc. | Affixing device |
CN110085522A (en) * | 2019-05-15 | 2019-08-02 | 强茂电子(无锡)有限公司 | The production method of shaft type diode |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100709A (en) * | 2000-09-21 | 2002-04-05 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
JP2003243344A (en) * | 2002-02-15 | 2003-08-29 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device |
JP2004022656A (en) * | 2002-06-13 | 2004-01-22 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2005285824A (en) * | 2004-03-26 | 2005-10-13 | Sharp Corp | Process for manufacturing semiconductor chip, and process for manufacturing semiconductor device |
JP2009049410A (en) * | 2007-08-17 | 2009-03-05 | Samsung Electronics Co Ltd | Semiconductor chip package, manufacturing method thereof, and electronic element comprising the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09107046A (en) | 1995-10-11 | 1997-04-22 | Hitachi Chem Co Ltd | Semiconductor package |
JP3456462B2 (en) * | 2000-02-28 | 2003-10-14 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
JP2002016022A (en) | 2000-06-29 | 2002-01-18 | Toshiba Corp | Method of manufacturing semiconductor device |
JP2007251098A (en) | 2006-03-20 | 2007-09-27 | Seiko Epson Corp | Manufacturing method of semiconductor chip |
JP5534594B2 (en) | 2010-03-30 | 2014-07-02 | リンテック株式会社 | Sheet sticking method and wafer processing method |
JP5728423B2 (en) * | 2012-03-08 | 2015-06-03 | 株式会社東芝 | Semiconductor device manufacturing method, semiconductor integrated device, and manufacturing method thereof |
-
2015
- 2015-08-12 JP JP2015159389A patent/JP6617471B2/en active Active
-
2016
- 2016-08-03 TW TW105124544A patent/TWI691004B/en active
- 2016-08-12 KR KR1020160102810A patent/KR102582536B1/en active IP Right Grant
- 2016-08-12 CN CN201610663255.5A patent/CN106449436B/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100709A (en) * | 2000-09-21 | 2002-04-05 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
JP2003243344A (en) * | 2002-02-15 | 2003-08-29 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device |
JP2004022656A (en) * | 2002-06-13 | 2004-01-22 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2005285824A (en) * | 2004-03-26 | 2005-10-13 | Sharp Corp | Process for manufacturing semiconductor chip, and process for manufacturing semiconductor device |
JP2009049410A (en) * | 2007-08-17 | 2009-03-05 | Samsung Electronics Co Ltd | Semiconductor chip package, manufacturing method thereof, and electronic element comprising the same |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112713099A (en) * | 2019-10-25 | 2021-04-27 | 三菱电机株式会社 | Method for manufacturing semiconductor device |
CN112713099B (en) * | 2019-10-25 | 2024-04-16 | 三菱电机株式会社 | Method for manufacturing semiconductor device |
WO2023007947A1 (en) * | 2021-07-26 | 2023-02-02 | 昭和電工マテリアルズ株式会社 | Mold release film and method for manufacturing semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
KR20170020277A (en) | 2017-02-22 |
TWI691004B (en) | 2020-04-11 |
KR102582536B1 (en) | 2023-09-26 |
JP6617471B2 (en) | 2019-12-11 |
TW201717292A (en) | 2017-05-16 |
CN106449436B (en) | 2021-02-09 |
CN106449436A (en) | 2017-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6459872B2 (en) | Manufacturing method of semiconductor device | |
JP6617471B2 (en) | Manufacturing method of semiconductor device | |
KR101968428B1 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
US6620649B2 (en) | Method for selectively providing adhesive on a semiconductor device | |
US10483148B2 (en) | Protective tape and method for manufacturing semiconductor device | |
TW201541577A (en) | Manufacturing method of electronic component package | |
TW202107667A (en) | Semiconductor device having dolmen structure and manufacturing method therefor, and support piece formation laminate film and manufacturing method therefor | |
TW201523719A (en) | Semiconductor package manufacturing method | |
TWI698962B (en) | Method for manufacturing semiconductor device | |
CN113574665A (en) | Semiconductor device having stone support structure, method for manufacturing the same, laminated film for forming support sheet, and method for manufacturing the same | |
JP2015126129A (en) | Method of manufacturing electronic component package | |
TWI830905B (en) | Semiconductor device having a dolmen structure and its manufacturing method, and laminated film for supporting sheet formation and its manufacturing method | |
WO2022149277A1 (en) | Adhesive composition, film adhesive, dicing/die-bonding all-in-one film, semiconductor device, and production method for semiconductor device | |
KR20170084015A (en) | Separator-equipped sealing sheet and semiconductor device production method | |
TW202339954A (en) | Multilayer film for individualized piece formation, method for producing same, and method for producing semiconductor device | |
TW202107671A (en) | Method for manufacturing semiconductor device having dolmen structure, and method for manufacturing support piece | |
JP2015126131A (en) | Method of manufacturing electronic component package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191028 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6617471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |