JP2017034869A - Ac-dc conversion circuit - Google Patents
Ac-dc conversion circuit Download PDFInfo
- Publication number
- JP2017034869A JP2017034869A JP2015153146A JP2015153146A JP2017034869A JP 2017034869 A JP2017034869 A JP 2017034869A JP 2015153146 A JP2015153146 A JP 2015153146A JP 2015153146 A JP2015153146 A JP 2015153146A JP 2017034869 A JP2017034869 A JP 2017034869A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- conversion circuit
- reverse
- current
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Rectifiers (AREA)
Abstract
Description
本発明は、交流−直流変換回路の小型化及び突入電流の抑制を可能にする技術に関するものである。 The present invention relates to a technique that enables downsizing of an AC-DC conversion circuit and suppression of inrush current.
図9は、従来の交流−直流変換回路を示しており、いわゆるPFC(Power Factor Correction)回路として良く知られているものである。図9において、1は交流電源、2〜5は整流回路を構成するダイオード、6はリアクトル、7は半導体スイッチング素子、8はダイオード、9はコンデンサ、10は負荷、11はリプル吸収用のコンデンサ、12は限流抵抗、13はリレー(リレー接点)である。
FIG. 9 shows a conventional AC-DC conversion circuit, which is well known as a so-called PFC (Power Factor Correction) circuit. In FIG. 9, 1 is an AC power source, 2 to 5 are diodes constituting a rectifier circuit, 6 is a reactor, 7 is a semiconductor switching element, 8 is a diode, 9 is a capacitor, 10 is a load, 11 is a capacitor for absorbing ripples,
ここで、リアクトル6、スイッチング素子7、ダイオード8、コンデンサ9からなる回路は、直流入力電圧をより高い直流電圧に変換して出力する、いわゆる昇圧チョッパとしても知られている。図9では、スイッチング素子7にIGBT(絶縁ゲート型バイポーラジャンクショントランジスタ)を用いているが、MOSFET(電界効果トランジスタ)やBJT(バイポーラジャンクショントランジスタ)を用いる場合もある。
なお、図9とほぼ同様に構成された交流−直流変換回路は、後述する特許文献1に記載されている。
Here, the circuit composed of the reactor 6, the
Note that an AC-DC conversion circuit configured almost in the same manner as in FIG. 9 is described in Patent Document 1 described later.
この従来技術の機能は、以下の通りである。
(1)交流入力電圧を所望の大きさの直流電圧に変換して出力し、かつ、交流入力電圧や負荷電流の変動に関わらず、直流出力電圧を一定に保つ。
(2)交流入力電流をほぼ力率1の正弦波とする。
The function of this prior art is as follows.
(1) The AC input voltage is converted into a DC voltage of a desired magnitude and output, and the DC output voltage is kept constant regardless of fluctuations in the AC input voltage and load current.
(2) The AC input current is a sine wave having a power factor of about 1.
上記の機能を実現するための動作を、図10を参照しつつ説明する。
図10に示すように、交流入力電圧Vinは正弦波状の波形であり、整流回路の出力電圧Vrは図示するような全波整流波形となる。ここで、電圧Vinが正極性の場合、スイッチング素子7をオンすると、交流電源1→ダイオード2→リアクトル6→スイッチング素子7→ダイオード5→交流電源1の経路で電流が流れ(なお、ここでは限流抵抗12及びリレー接点13を無視し、これらの機能については後述する)、電圧Vrがリアクトル6の両端に加わって電流ILが増加する。
An operation for realizing the above function will be described with reference to FIG.
As shown in FIG. 10, the AC input voltage V in is the sinusoidal waveform, the output voltage V r of the rectifier circuit is a full-wave rectified waveform as shown. Here, if the voltage V in the positive polarity, when turning on the
スイッチング素子7をオフすると、交流電源1→ダイオード2→リアクトル6→ダイオード8→コンデンサ9→ダイオード5→交流電源1の経路で電流が流れる。このとき、リアクトル6には、電圧Eと電圧Vrとの差電圧が印加される。後述するように、昇圧チョッパの動作により電圧EはVinまたはVrのピーク値より高く保たれているので、電流ILは減少する。
When the
このように電流ILが増加、減少を繰り返すことにより、電流ILの波形は図示するような鋸歯状の波形となり、スイッチング素子7のオン,オフの時比率を制御することにより、電流ILの波形及び大きさを任意に制御することができる。
電流ILを電圧Vrと相似の全波整流波形とすれば、コンデンサ11によってスイッチングリプル成分を除いた後の入力電流Iinは正弦波状の波形となる。なお、図10では、電流ILのリプル周波数は見易さを考慮して電圧Vinの周波数の18倍で表現されているが、実用上は、リアクトル6を小型化する要請から、スイッチング素子7のスイッチング周波数を、電圧Vinの周波数の数100〜数1000倍程度に高く設定することが多い。
Thus current I L increases, by repeating the reduction, the waveform of the current I L becomes sawtooth waveform as shown, on the
If the current I L and the voltage V r and the full-wave rectified waveform similarity, input current I in, after excluding the switching ripple component by the
図9に示した従来技術において、回路を起動した後の通常動作時は、負荷電力に応じて電流ILの振幅を制御することで出力電圧Eを所望の一定値に保つことができる。この一定値は、前述した動作が成立するように、入力電圧Vinまたは整流電圧Vrのピーク値より高い値である。
一方、回路の起動時にはコンデンサ9がまだ充電されていないため、電圧Eは0[V]または極めて低い値である。図示されていないスイッチ等を介して交流電源1から電圧Vinが投入されると、この時点ではVr>Eであるため、スイッチング素子7がオフしても電流ILは減少しない。従って、コンデンサ9にいわゆる突入電流が流入し、電流ILが過大になって回路や電源を損傷する危険がある。
In the prior art shown in FIG. 9, during normal operation after starting the circuit, it is possible to keep the output voltage E to the desired constant value by controlling the amplitude of the current I L in accordance with the load power. This constant value, so that the operation described above is satisfied, a value higher than the peak value of the input voltage V in and rectified voltage V r.
On the other hand, since the capacitor 9 is not yet charged at the start of the circuit, the voltage E is 0 [V] or an extremely low value. When the voltage V in from the AC power supply 1 via a switch or the like (not shown) is turned on, the order at the time is V r> E, current I L is not reduced even switching
図9の限流抵抗12は、上記突入電流を制限するためのものである。すなわち、回路の起動時には限流抵抗12を介して電流を制限しつつコンデンサ9を充電し、電圧Eが十分に上昇して前述した制御が可能になった時点でリレー13をオンすることにより限流抵抗12を短絡し、通常運転に切り替える。なお、限流抵抗12及びリレー接点13をまとめて初期充電回路という。
ここで、負荷10は、図示されていない制御手段により消費電力を制御できるものとし、コンデンサ9の充電中は消費電力を0とする。これは、負荷10が電力を消費している状態でコンデンサ9を充電しても、その電圧Eを所定値まで上昇させることができないためである。
The current limiting
Here, it is assumed that the
なお、図11は、交流電源1に数[ms]〜数サイクル程度の期間の電圧低下、いわゆる瞬時電圧低下(以下、瞬低という)が生じたときの動作を示す波形図である。
この場合には、コンデンサ9に残留したエネルギーを用いて負荷10に所定の電力を供給する必要があることから、電圧Eは次第に低下する。この状態で交流電源1が復電し、その後にVr>Eとなった場合には、回路の起動時と同様にコンデンサ9が急速に充電されることになり、突入電流が発生してしまう。
FIG. 11 is a waveform diagram showing an operation when a voltage drop of a period of several [ms] to several cycles, that is, a so-called instantaneous voltage drop (hereinafter referred to as a momentary drop) occurs in the AC power supply 1.
In this case, since it is necessary to supply predetermined power to the
図9や特許文献1に記載された従来技術において、限流抵抗12及びリレー13からなる初期充電回路は、通常運転時の性能、機能に何ら寄与するものではない一方、回路構成上、占有する体積が大きく、小型化の妨げとなっていた。また、交流電源1に瞬低が発生した場合、その後の復電時における突入電流の抑制も課題となっていた。
そこで、本発明の解決課題は、回路の小型化を図り、しかも突入電流を確実に抑制可能な交流−直流電力変換回路を提供することにある。
In the prior art described in FIG. 9 and Patent Document 1, the initial charging circuit including the current limiting
SUMMARY OF THE INVENTION An object of the present invention is to provide an AC-DC power conversion circuit that can reduce the size of a circuit and can reliably suppress an inrush current.
上記課題を解決するため、請求項1に係る発明は、交流電源の整流電圧または交流電源電圧が印加されるリアクトルと半導体スイッチング素子との直列回路と、前記半導体スイッチング素子に並列に接続された逆阻止型整流素子とコンデンサとの直列回路と、を備え、
前記半導体スイッチング素子のスイッチング動作により交流電源電圧をそのピーク値より高い直流電圧に変換して前記コンデンサの両端に接続された負荷に供給する交流−直流変換回路において、
前記逆阻止型整流素子は、順方向への導通を制御信号により制御可能であって逆方向の電流を阻止する機能を備え、かつ、順方向への導通状態から逆方向電流を阻止する状態に移行する際に発生する逆回復損失が、前記半導体スイッチング素子のスイッチング損失以下であることを特徴とする。
In order to solve the above-mentioned problem, an invention according to claim 1 is directed to a series circuit of a reactor and a semiconductor switching element to which a rectified voltage of an AC power supply or an AC power supply voltage is applied, and a reverse circuit connected in parallel to the semiconductor switching element. A series circuit of a blocking rectifier and a capacitor,
In an AC-DC conversion circuit that converts an AC power supply voltage into a DC voltage higher than its peak value by a switching operation of the semiconductor switching element and supplies the voltage to a load connected to both ends of the capacitor.
The reverse-blocking rectifier element is capable of controlling forward conduction by a control signal and has a function of blocking reverse current, and is in a state of blocking reverse current from the forward conduction state. The reverse recovery loss that occurs during the transition is less than or equal to the switching loss of the semiconductor switching element.
請求項2に係る発明は、請求項1に記載した交流−直流変換回路において、前記逆阻止型整流素子が、逆阻止型の絶縁ゲート型バイポーラジャンクショントランジスタであることを特徴とする。 According to a second aspect of the present invention, in the AC-DC converter circuit according to the first aspect, the reverse blocking rectifier element is a reverse blocking insulated gate bipolar junction transistor.
請求項3に係る発明は、請求項1または2に記載した交流−直流変換回路において、前記交流−直流変換回路の起動時に、前記コンデンサの電圧が交流電源電圧の瞬時値以上である場合に、前記逆阻止型整流素子を順方向に導通させることを特徴とする。 According to a third aspect of the present invention, in the AC-DC conversion circuit according to the first or second aspect, when the AC-DC conversion circuit is activated, the voltage of the capacitor is equal to or higher than the instantaneous value of the AC power supply voltage. The reverse blocking rectifier element is electrically connected in a forward direction.
請求項4に係る発明は、請求項3に記載した交流−直流変換回路において、前記逆阻止型整流素子が順方向に導通を開始するタイミングを、交流電源電圧のゼロクロス点を始点として次第に早めていくことを特徴とする。 According to a fourth aspect of the present invention, in the AC-DC converter circuit according to the third aspect, the timing at which the reverse blocking rectifier starts to conduct in the forward direction is gradually advanced from the zero cross point of the AC power supply voltage as a starting point. It is characterized by going.
請求項5に係る発明は、請求項1〜4の何れか1項に記載した交流−直流変換回路において、前記リアクトルを流れる電流を検出する電流検出手段を備え、前記電流検出手段による電流検出値が規定値以下である場合に前記逆阻止型整流素子の順方向電流を遮断することを特徴とする。
The invention according to
請求項6に係る発明は、請求項1〜5の何れか1項に記載した交流−直流変換回路において、前記スイッチング素子または前記逆阻止型整流素子の何れか一方またはその両方に、当該素子の両端電圧を前記コンデンサの電圧より高く当該素子の耐圧以下の所定値に制限可能な電圧制限手段を接続したことを特徴とする。 The invention according to claim 6 is the AC-DC converter circuit according to any one of claims 1 to 5, wherein either one or both of the switching element and the reverse blocking rectifier element are connected to the element. A voltage limiting means capable of limiting the voltage between both ends to a predetermined value higher than the voltage of the capacitor and lower than the withstand voltage of the element is connected.
請求項7に係る発明は、請求項1または2に記載した交流−直流変換回路において、前記交流−直流変換回路の通常動作中に前記コンデンサの電圧が低下した場合に、前記コンデンサの電圧が交流電源電圧の瞬時値を下回る期間にのみ前記逆阻止型整流素子をオフさせることを特徴とする。
The invention according to
請求項8に係る発明は、請求項7に記載した交流−直流変換回路において、前記逆阻止型整流素子に対して並列に、別の整流素子と抵抗との直列回路を接続したことを特徴とする。
The invention according to claim 8 is the AC-DC converter circuit according to
本発明によれば、従来の初期充電回路を用いずに突入電流を防止することができるため、部品数を減少させて回路の小型化が可能である。また、通常運転時における瞬低後の復電時にも、突入電流を確実に抑制することができる。 According to the present invention, since an inrush current can be prevented without using a conventional initial charging circuit, the number of parts can be reduced and the circuit can be downsized. In addition, the inrush current can be reliably suppressed even at the time of power recovery after a sag during normal operation.
以下、図に沿って本発明の実施形態を説明する。
図1は、本発明の第1実施形態を示す回路図であり、請求項1,2に係る発明に相当する。なお、図9と同一部分には同一符号を付してその説明を省略し、以下では図9と異なる部分を中心に説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing a first embodiment of the present invention and corresponds to the first and second aspects of the present invention. The same parts as those in FIG. 9 are denoted by the same reference numerals, and the description thereof will be omitted. Hereinafter, parts different from those in FIG. 9 will be mainly described.
図1において、交流電源1の両端にはリプル吸収用のコンデンサ11が直接接続されており、図9に示した限流抵抗12及びリレー13からなる初期充電回路は除去されている。また、リアクトル6とスイッチング素子7との接続点とコンデンサ9の一端との間には、図9におけるダイオード8に代えて、逆阻止型整流素子14が接続されている。
この逆阻止型整流素子14は、いわゆる逆阻止IGBTであり、順方向電流の導通・遮断をゲートにより制御可能であって、逆方向電流に対しては遮断性能を持ち、逆方向の電圧が印加された場合にも順方向の遮断時と同等の耐圧を有する素子である。
なお、図1では、スイッチング素子7及び逆阻止型整流素子14のオン・オフを制御する制御回路は図示を省略してある。
In FIG. 1, a
This reverse-blocking
In FIG. 1, the control circuit for controlling on / off of the
第1実施形態の起動時におけるコンデンサ9の充電動作を、図2の波形図を参照しつつ説明する。なお、この動作は、請求項3に係る発明に相当する。
まず、適宜な電圧検出手段等(図示せず)を用いて、電圧Vr,Eを検出する。電圧Vr(Vin)の位相が180°または360°の直前でのみ逆阻止型整流素子14をゲートオンすると、電圧Vrの瞬時値が低いため、突入電流を生じることなく、電流ILによってコンデンサ9がわずかに充電される。電圧Eの上昇によりVr<Eの期間が生じるので、この期間に逆阻止型整流素子14を導通させ、スイッチング素子7をスイッチングして昇圧動作を行いつつ、電圧EがVrのピーク値を上回る値になるまでコンデンサ9を充電する。なお、図2では、電圧Eがほぼ一定値に示されているが、実際には次第に上昇していくものであり、これは後述の図3においても同様である。
The charging operation of the capacitor 9 at the start-up of the first embodiment will be described with reference to the waveform diagram of FIG. This operation corresponds to the invention according to
First, the voltages V r and E are detected using appropriate voltage detection means (not shown). When the phase of the voltage V r (V in) to gate on a reverse blocking
ただし、リアクトル6の電流ILが流れているときに逆阻止型整流素子14をオフすると、リアクトル6の蓄積エネルギーにより逆阻止型整流素子14の両端に過電圧が発生する危険があるため、実用上は0°〜90°の期間、及び、180°〜270°の期間ではVr≒Eとなる前にスイッチング素子7をオフし、電流ILが0[A]となった後に逆阻止型整流素子14をオフして過電圧の発生を回避する。
However, when turning off the reverse blocking
コンデンサ9の他の充電動作として、請求項4に相当する例を図3に示す。
この例では、電圧Vr(Vin)の位相が90°〜180°の期間、及び、270°〜360°の期間において、電圧Vrのゼロクロス点を始点として逆阻止型整流素子14をオンするタイミングを次第に早めていく。例えば、Vr≒Eとなった時点で逆阻止型整流素子14をオンし、コンデンサ9の充電により電圧Eが上昇するに従って逆阻止型整流素子14をオンするタイミングを早めることにより、いわゆる位相制御を行う。逆阻止型整流素子14をオンするタイミングが90°または270°に達して電圧Eが概ね電圧Vrのピーク値と等しくなったら、逆阻止型整流素子14を常にオンさせて通常動作に移行する。
As another charging operation of the capacitor 9, an example corresponding to claim 4 is shown in FIG.
In this example, the
図1において、通常動作時は、逆阻止型整流素子14のゲートを常にオンしておくことにより、図9のダイオード8と同様の役割を担う。また、スイッチング素子7がオンする度に逆阻止型整流素子14には逆電圧が印加されて電流を遮断する、いわゆる逆回復動作を行う。
In FIG. 1, during the normal operation, the gate of the
スイッチング素子7が高周波スイッチングを行うため、逆阻止型整流素子14の特性としては、逆回復損失が小さいこと、具体的にはスイッチング素子7のスイッチング損失以下(スイッチング素子7のスイッチング損失と同程度またはそれ以下)の逆回復損失であることが必要であり、市販の逆阻止IGBTには、このような性能を満たすものが存在する。一般的な逆阻止能力を持たないIGBTと高周波用ダイオードとを直列接続することによっても同様の機能を得ることは可能であるが、両素子の直列接続により、この部分の導通損失がおよそ2倍になる欠点がある。また、サイリスタ等では逆回復損失が大きいため、この実施形態のような高周波スイッチング回路には適用することができない。
Since the
また、図1のような回路構成以外に、ダイオード2〜5の一部をサイリスタに置き換えて整流回路を構成し、この整流回路によって前述の制御を行うことも可能であるが、サイリスタは一般に整流用のダイオード2〜5よりも順電圧降圧下が大きく、逆阻止能力を持たないIGBTと高周波用ダイオードとを直列接続する場合と同様に、導通損失が増加する欠点がある。逆阻止IGBTはサイリスタより更に順電圧降下が大きいので、整流回路の一部を逆阻止IGBTによって置き換えることも非現実的である。
In addition to the circuit configuration as shown in FIG. 1, it is possible to replace the
ところで、リアクトル6の電流を遮断することによって発生する過電圧は、コンデンサ9の初期充電時以外の場合、例えば、回路の動作停止時にも発生し得る。
図4は、回路の動作停止時における過電圧を抑制するためのものであり、請求項5に対応する第2実施形態である。なお、図1と同一部分には同一符号を付してその説明を省略し、以下では図1と異なる部分を中心に説明する。
By the way, the overvoltage generated by cutting off the current of the reactor 6 can be generated when the capacitor 9 is not charged, for example, when the operation of the circuit is stopped.
FIG. 4 is a second embodiment corresponding to claim 5 for suppressing an overvoltage when the operation of the circuit is stopped. The same parts as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted. Hereinafter, parts different from those in FIG. 1 will be mainly described.
図4において、100はリアクトル6の電流ILを検出する電流検出器、101はスイッチング素子7及び逆阻止型整流素子14のオン・オフを制御する制御回路である。
回路の動作を停止する際には、制御回路101により、まずスイッチング素子7をオフし、電流検出器100により検出される電流ILが規定値を下回った後に逆阻止型整流素子14をオフする。ここで、上記の規定値は、リアクトル6のインダクタンス値と、逆阻止型整流素子14のターンオフ損失その他の回路損失要素から、電流ILを遮断しても過電圧には至らないような値とする。
本実施形態によれば、逆阻止型整流素子14をオフする際には電流ILが十分に小さい値になっているため、過電圧の発生を防止することができる。
4, 100 is a current detector for detecting a current I L of the
When stopping the operation of the circuit, the
According to the present embodiment, when the reverse blocking
更に、図5は請求項6に対応する第3実施形態であり、逆阻止型整流素子14をオフする際にリアクトル6の蓄積エネルギーを吸収して過電圧を抑制する部品を備えたものである。図1,図4と同一部分には同一符号を付してその説明を省略し、以下では図1,図4と異なる部分を中心に説明する。
なお、この第3実施形態を含む以下の実施形態では、スイッチング素子及び逆阻止型整流素子のオン・オフを制御する制御回路は図示を省略してある。
Further, FIG. 5 shows a third embodiment corresponding to claim 6 and includes a component that absorbs stored energy of the reactor 6 and suppresses overvoltage when the reverse blocking rectifying
In the following embodiments including the third embodiment, a control circuit for controlling on / off of the switching element and the reverse blocking rectifier element is not shown.
図5において、15は、スイッチング素子7に並列に接続された電圧制限手段としてのツェナーダイオードである。このツェナーダイオード15は、逆方向に導通する際に電流値に関わらず両端電圧が概ね一定となる特性を持つ。この電圧すなわちツェナー電圧は、この回路の通常動作で発生する電圧、すなわち電圧Eに配線インダクタンス(図示せず)によるサージ電圧が加算された電圧よりも高く、スイッチング素子7の耐圧以下の値とする。その理由は、スイッチング素子7の高周波スイッチング動作により発生するエネルギーをツェナーダイオード15によって処理しないようにし、損失の増加やツェナーダイオード15の大形化を防止するためである。
In FIG. 5,
図5では、スイッチング素子7に並列にツェナーダイオード15を接続してあるが、逆阻止型整流素子14に並列にツェナーダイオード15を接続しても良い。ただし、その場合には、スイッチング素子7がオンした際にツェナーダイオード15が順方向にオンしないように、ツェナーダイオード15に対して逆流防止ダイオードを直列に接続する必要がある。また、その場合、スイッチング素子7の両端電圧は、電圧Eとツェナー電圧との加算値になるので、これを考慮してツェナー電圧及びスイッチング素子7の耐圧を選定する必要がある。
In FIG. 5, the
この第3実施形態における電圧制限手段は、ツェナーダイオード15に限定されるわけではなく、いわゆる充放電形のC(コンデンサ)スナバ回路、RC(抵抗,コンデンサ)スナバ回路、RCD(抵抗,コンデンサ,ダイオード)スナバ回路として知られているものを用いることもできる。
ただし、本回路の目的から、電圧Eが確立していない状態での電流遮断を想定しているため、電圧Eをクランプ電圧として利用するタイプの電圧制限手段は使用することができない。
The voltage limiting means in the third embodiment is not limited to the
However, for the purpose of this circuit, since it is assumed that the current is interrupted in a state where the voltage E is not established, a voltage limiting means of the type using the voltage E as a clamp voltage cannot be used.
ここで、図4及び図5の回路は併用することが可能である。すなわち、図5の回路に図4における電流検出器100を追加し、リアクトル6の電流ILに応じて逆阻止型整流素子14を制御するように構成しても良い。この場合には、遮断するべきリアクトル6の電流ILとツェナーダイオード15のエネルギー容量とのトレードオフ関係から、逆阻止型整流素子14をオフする規定値等を設定すれば良い。
Here, the circuits of FIGS. 4 and 5 can be used together. That is, by adding the
次に、図6は、いわゆるブリッジレス形PFC回路に本発明を適用した第4実施形態を示している。
図6において、20,21は半導体スイッチング素子、22,23は逆阻止型整流素子であり、コンデンサ11とリアクトル6との直列回路の両端が、逆阻止型整流素子22とスイッチング素子20との直列接続点と、逆阻止型整流素子23とスイッチング素子21との直列接続点とにそれぞれ接続され、逆阻止型整流素子23とスイッチング素子21との直列回路の両端に、コンデンサ9及び負荷10が接続されている。
この実施形態において、リアクトル6,スイッチング素子20,逆阻止型整流素子22及びコンデンサ9の接続関係、並びに、リアクトル6,スイッチング素子21,逆阻止型整流素子23及びコンデンサ9の接続関係は、図1におけるリアクトル6,スイッチング素子7,逆阻止型整流素子14及びコンデンサ9の接続関係と実質的に同一であるため、その動作は第1実施形態と同様である。
Next, FIG. 6 shows a fourth embodiment in which the present invention is applied to a so-called bridgeless type PFC circuit.
In FIG. 6, 20 and 21 are semiconductor switching elements, and 22 and 23 are reverse blocking rectifiers. Both ends of the series circuit of the
In this embodiment, the connection relationship between the reactor 6, the switching
次いで、図7は、前述した第1実施形態の別の動作を示す波形図であり、請求項7に相当する。
第1実施形態において、通常動作中に、瞬低により電圧Vrが0になってコンデンサ9の電圧Eが低下した場合には、図7に示すごとく、Vr>Eの期間のみ逆阻止型整流素子14をオフし、電圧Vrが復帰した後は請求項1〜3と同様の動作を行わせても良い。
この実施形態によれば、図7と図11との比較から明らかなように、Vr>Eの期間における突入電流の発生を防止することができる。
Next, FIG. 7 is a waveform diagram showing another operation of the first embodiment described above, and corresponds to claim 7.
In the first embodiment, during normal operation, when the voltage V r becomes 0 and the voltage E of the capacitor 9 decreases due to the instantaneous drop, as shown in FIG. 7, the reverse blocking type is performed only during the period of V r > E. After the
According to this embodiment, as is apparent from a comparison between FIG. 7 and FIG. 11, it is possible to prevent an inrush current from occurring during a period of V r > E.
更に、図8は、本発明の第5実施形態を示す回路図であり、請求項8に相当する。この実施形態は、図1の回路において、逆阻止型整流素子14に並列に、別の整流素子としてのサイリスタ302と抵抗301との直列回路を接続したものである。
図7,図8から明らかなように、Vr>Eとなる期間、突入電流を防止するために逆阻止型整流素子14が間欠動作となることから、コンデンサ9を充電する電力が減少する。このため、負荷電力>充電電力となる場合があり、この条件において、図7の動作では電圧Eを規定値に復帰させることができないおそれがある。
Further, FIG. 8 is a circuit diagram showing a fifth embodiment of the present invention, and corresponds to claim 8. In this embodiment, a series circuit of a
As is apparent from FIGS. 7 and 8, the
そこで、負荷電力>充電電力となるような条件でも動作を継続させることを考慮して、図8に示すように、抵抗301とサイリスタ302との直列回路を逆阻止型整流素子14に並列に接続する。
この第5実施形態において、交流電源1の復電後にサイリスタ302をオンすることにより、図7におけるVr>Eの条件下で逆阻止型整流素子14をオフにした期間でも、抵抗301によって突入電流の最大値を制限しつつコンデンサ9を充電することができる。なお、コンデンサ9の初期充電時にはサイリスタ302をオフしておく。
また、初期充電時に抵抗301に流れる電流が許容範囲内であれば、図8のサイリスタ302をダイオードに置き代え、整流素子14をオフした状態で抵抗301とダイオードとを介してコンデンサ9を初期充電しても良い。
Therefore, considering that the operation is continued even under the condition of load power> charge power, a series circuit of a
In the fifth embodiment, the
Also, if the current flowing through the
1:交流電源
2〜5:ダイオード
6:リアクトル
7,20,21:半導体スイッチング素子
9,11:コンデンサ
10:負荷
14,22,23:逆阻止型整流素子
15:ツェナーダイオード
100:電流検出器
101:制御回路
301:抵抗
302:サイリスタ
1: AC power supply 2-5: Diode 6:
Claims (8)
前記半導体スイッチング素子のスイッチング動作により交流電源電圧をそのピーク値より高い直流電圧に変換して前記コンデンサの両端に接続された負荷に供給する交流−直流変換回路において、
前記逆阻止型整流素子は、順方向への導通を制御信号により制御可能であって逆方向の電流を阻止する機能を備え、かつ、順方向への導通状態から逆方向電流を阻止する状態に移行する際に発生する逆回復損失が、前記半導体スイッチング素子のスイッチング損失以下であることを特徴とする交流−直流変換回路。 A series circuit of a reactor and a semiconductor switching element to which a rectified voltage of an AC power supply or an AC power supply voltage is applied, and a series circuit of a reverse blocking rectifier and a capacitor connected in parallel to the semiconductor switching element,
In an AC-DC conversion circuit that converts an AC power supply voltage into a DC voltage higher than its peak value by a switching operation of the semiconductor switching element and supplies the voltage to a load connected to both ends of the capacitor.
The reverse-blocking rectifier element is capable of controlling forward conduction by a control signal and has a function of blocking reverse current, and is in a state of blocking reverse current from the forward conduction state. An AC-DC conversion circuit characterized in that a reverse recovery loss that occurs during transition is less than or equal to a switching loss of the semiconductor switching element.
前記逆阻止型整流素子が、逆阻止型の絶縁ゲート型バイポーラジャンクショントランジスタであることを特徴とする交流−直流変換回路。 In the AC-DC conversion circuit according to claim 1,
An AC-DC conversion circuit, wherein the reverse blocking rectifier element is a reverse blocking insulated gate bipolar junction transistor.
前記交流−直流変換回路の起動時に、前記コンデンサの電圧が交流電源電圧の瞬時値以上である場合に、前記逆阻止型整流素子を順方向に導通させることを特徴とする交流−直流変換回路。 The AC-DC converter circuit according to claim 1 or 2,
An AC-DC conversion circuit characterized in that, when the AC-DC conversion circuit is activated, the reverse blocking rectifier element is electrically connected in a forward direction when the voltage of the capacitor is equal to or higher than an instantaneous value of an AC power supply voltage.
前記逆阻止型整流素子が順方向に導通を開始するタイミングを、交流電源電圧のゼロクロス点を始点として次第に早めていくことを特徴とする交流−直流変換回路。 In the AC-DC conversion circuit according to claim 3,
2. An AC-DC conversion circuit characterized in that the timing at which the reverse blocking rectifier starts to conduct in the forward direction is gradually advanced from the zero cross point of the AC power supply voltage as a starting point.
前記リアクトルを流れる電流を検出する電流検出手段を備え、前記電流検出手段による電流検出値が規定値以下である場合に前記逆阻止型整流素子の順方向電流を遮断することを特徴とする交流−直流変換回路。 In the AC-DC converter circuit described in any one of Claims 1-4,
AC current characterized by comprising current detection means for detecting the current flowing through the reactor, wherein the forward current of the reverse blocking rectifier element is cut off when a current detection value by the current detection means is not more than a specified value. DC conversion circuit.
前記スイッチング素子または前記逆阻止型整流素子の何れか一方またはその両方に、当該素子の両端電圧を前記コンデンサの電圧より高く当該素子の耐圧以下の所定値に制限可能な電圧制限手段を接続したことを特徴とする交流−直流変換回路。 In the AC-DC converter circuit described in any one of Claims 1-5,
Voltage limiting means capable of limiting the voltage across the element to a predetermined value higher than the voltage of the capacitor and lower than the withstand voltage of the element is connected to one or both of the switching element and the reverse blocking rectifier element. AC-DC conversion circuit characterized by the above.
前記交流−直流変換回路の通常動作中に前記コンデンサの電圧が低下した場合に、前記コンデンサの電圧が交流電源電圧の瞬時値を下回る期間にのみ前記逆阻止型整流素子をオフさせることを特徴とする交流−直流変換回路。 The AC-DC converter circuit according to claim 1 or 2,
When the voltage of the capacitor decreases during normal operation of the AC-DC conversion circuit, the reverse blocking rectifier is turned off only during a period in which the voltage of the capacitor falls below the instantaneous value of the AC power supply voltage. AC-DC conversion circuit.
前記逆阻止型整流素子に対して並列に、別の整流素子と抵抗との直列回路を接続したことを特徴とする交流−直流変換回路。 In the AC-DC converter circuit according to claim 7,
An AC-DC conversion circuit, wherein a series circuit of another rectifying element and a resistor is connected in parallel to the reverse blocking rectifying element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015153146A JP2017034869A (en) | 2015-08-03 | 2015-08-03 | Ac-dc conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015153146A JP2017034869A (en) | 2015-08-03 | 2015-08-03 | Ac-dc conversion circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017034869A true JP2017034869A (en) | 2017-02-09 |
Family
ID=57989107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015153146A Withdrawn JP2017034869A (en) | 2015-08-03 | 2015-08-03 | Ac-dc conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017034869A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018155720A1 (en) | 2017-02-27 | 2018-08-30 | 高砂香料工業株式会社 | Novel spirosesquiterpene compound, flavoring composition and food/drink containing said compound, and method for producing said food/drink |
-
2015
- 2015-08-03 JP JP2015153146A patent/JP2017034869A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018155720A1 (en) | 2017-02-27 | 2018-08-30 | 高砂香料工業株式会社 | Novel spirosesquiterpene compound, flavoring composition and food/drink containing said compound, and method for producing said food/drink |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7489120B2 (en) | Method and apparatus for a high voltage power supply circuit | |
US9502963B2 (en) | Switching power supply device, switching power supply control method and electronic apparatus | |
US10530269B2 (en) | AC-DC converter | |
US9979286B2 (en) | Power converting device | |
US20170098993A1 (en) | Circuitry for power factor correction and methods of operation | |
JPWO2012105112A1 (en) | DC / DC converter | |
US11223275B2 (en) | Switching mode power supply circuit | |
US9876423B2 (en) | DC-to-DC converter | |
JP2010252451A (en) | Switching element drive circuit of power converter | |
JPWO2008090917A1 (en) | DC power supply and air conditioner equipped with the same | |
JP2013141409A (en) | Switching element drive circuit for electric power conversion system | |
JP2011024285A (en) | Power converter | |
JP6582175B2 (en) | DC-DC converter device | |
US20160013733A1 (en) | Rectifier with indicator switch | |
JP2016052222A (en) | Dc-dc converter apparatus | |
JP2014161195A (en) | Dc power supply device | |
JP2014050166A (en) | Dc power supply | |
US11368085B2 (en) | Power regeneration snubber circuit and power supply device | |
JP2007274818A (en) | Rectifying device | |
JP2017034869A (en) | Ac-dc conversion circuit | |
JP2006352959A (en) | Dc-dc converter | |
JP5578234B2 (en) | Switching power supply device, power supply system using the same, and electronic device | |
JP7024784B2 (en) | AC / DC conversion circuit and power factor improvement circuit | |
JP5930978B2 (en) | DC / DC converter | |
JP2001095256A (en) | Power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190410 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20190415 |