JP2017034146A - Manufacturing method of multilayer ceramic electronic component - Google Patents

Manufacturing method of multilayer ceramic electronic component Download PDF

Info

Publication number
JP2017034146A
JP2017034146A JP2015154007A JP2015154007A JP2017034146A JP 2017034146 A JP2017034146 A JP 2017034146A JP 2015154007 A JP2015154007 A JP 2015154007A JP 2015154007 A JP2015154007 A JP 2015154007A JP 2017034146 A JP2017034146 A JP 2017034146A
Authority
JP
Japan
Prior art keywords
electrode layer
base electrode
paste
laminate
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015154007A
Other languages
Japanese (ja)
Inventor
洋右 寺下
Yosuke Terashita
洋右 寺下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015154007A priority Critical patent/JP2017034146A/en
Publication of JP2017034146A publication Critical patent/JP2017034146A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer ceramic electronic component in which both moisture resistance reliability and compaction are made compatible by a base electrode layer, while suppressing occurrence of crack by a conductive resin layer.SOLUTION: In a manufacturing method of a multilayer ceramic capacitor 10 including a laminate 20, and a pair of external electrodes 140a, 140b including a base electrode layer 142 formed at the first and second end faces 26a, 26b of the laminate 20, and a conductive resin layer 144 formed on the surface of the base electrode layer 142, a step of applying a base electrode layer paste 280 includes a paste storage section 220 filled with a lower electrode layer paste 280, a plurality of recesses 230 are formed in the bottom face 222 of the paste storage section 220, and a step of preparing a platen 210, where a treatment film 240 is formed only on the inner surface of the plurality of recesses 230, is included.SELECTED DRAWING: Figure 7

Description

この発明は、積層セラミック電子部品の製造方法に関する。   The present invention relates to a method for manufacturing a multilayer ceramic electronic component.

近年、積層セラミック電子部品(例えば、積層セラミックコンデンサ)は、従来に比べてより過酷な環境下でも使用されるようになったため、そのような環境にも耐え得ることが求められる。例えば、携帯電話や携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミック電子部品は、落下時の衝撃を受けても実装基板から脱落しないことや、クラックが生じないことなどが求められる。また、EUCなどの車載機器に用いられる積層セラミック電子部品は、熱サイクル時に生じる衝撃(例えば、実装基板が線膨張・収縮することにより発生する撓み応力、外部電極にかかる引張り応力など)を受けても、クラックが生じないことなどが求められる。   In recent years, a multilayer ceramic electronic component (for example, a multilayer ceramic capacitor) has been used in a harsher environment as compared with the conventional one. Therefore, it is required to withstand such an environment. For example, multilayer ceramic electronic components used in mobile devices such as mobile phones and portable music players are required not to fall off the mounting substrate even when subjected to an impact at the time of dropping, and to be free from cracks. In addition, multilayer ceramic electronic components used in in-vehicle devices such as EUC are subjected to impacts (for example, bending stress generated by linear expansion / contraction of the mounting substrate, tensile stress applied to the external electrode, etc.) generated during thermal cycling. However, it is required that cracks do not occur.

上記した要求に応じることを目的として、導電性の熱硬化性樹脂層を含む外部電極を備えることにより、実装基板などから受ける応力を緩和させる技術が提案されている。このような積層セラミック電子部品として、例えば、特許文献1の積層セラミックコンデンサがある。   For the purpose of meeting the above-described requirements, a technique has been proposed in which an external electrode including a conductive thermosetting resin layer is provided to relieve stress received from a mounting substrate or the like. An example of such a multilayer ceramic electronic component is the multilayer ceramic capacitor disclosed in Patent Document 1.

特許文献1の積層セラミックコンデンサは、内部電極に接続される焼付け電極層と、焼付け電極層の表面に形成される熱硬化性樹脂層とを備える。そして、焼付け電極層が耐湿信頼性を確保する機能を担い、且つ熱硬化性樹脂層がクラックを抑制する機能を担う。   The multilayer ceramic capacitor of Patent Document 1 includes a baked electrode layer connected to an internal electrode and a thermosetting resin layer formed on the surface of the baked electrode layer. The baked electrode layer has a function of ensuring moisture resistance reliability, and the thermosetting resin layer has a function of suppressing cracks.

ここで、積層セラミック電子部品は、より一層の小型化が進んでいる。したがって、特許文献1のように熱硬化性樹脂層を備える積層セラミックコンデンサにおいても、チップサイズにおいて、良好な耐湿信頼性およびクラック抑制機能を有することが求められる。   Here, the size of the multilayer ceramic electronic component has been further reduced. Therefore, a multilayer ceramic capacitor having a thermosetting resin layer as in Patent Document 1 is also required to have good moisture resistance reliability and a crack suppression function in the chip size.

積層セラミック電子部品において小型化を図るとき、外部電極の厚みを薄くすることが考えられる。このような場合、特許文献1のような積層セラミックコンデンサは、メインとなる熱硬化性樹脂層の厚みをある程度確保する必要があるため、焼付け電極層を薄くすることになる。ここで、特許文献1のような積層セラミックコンデンサは、焼付け電極層の厚みを薄くするほどそのサイズは小さくなるが、一方で、耐湿信頼性が低下してしまうというトレードオフ関係がある。   When miniaturizing a multilayer ceramic electronic component, it is conceivable to reduce the thickness of the external electrode. In such a case, in the multilayer ceramic capacitor as in Patent Document 1, it is necessary to secure the thickness of the main thermosetting resin layer to some extent, so that the baking electrode layer is thinned. Here, the multilayer ceramic capacitor as in Patent Document 1 has a trade-off relationship that the size of the baked electrode layer decreases as the thickness of the baked electrode layer decreases, but the moisture resistance reliability decreases.

このようなトレードオフ関係を回避するために、積層体(特許文献1の「コンデンサ本体」に相当)の表面において水分が侵入し易い部分に、耐湿信頼性を確保できるだけの下地電極層(特許文献1の「焼付け電極層」に相当)を形成することが考えられる。図12は、従来の積層セラミック電子部品が備える積層体の表面に形成された下地電極層の厚みを示す断面図である。積層体1の端面2に形成された下地電極層3において最も水分が侵入し易い部分は、主面に最も近い内部電極6の位置する最外部4である。すなわち、最外部4と中央部5とが同じ厚みである平坦な下地電極層3を形成することが、耐湿信頼性および小型化を両立した理想的な状態である。   In order to avoid such a trade-off relationship, a base electrode layer capable of ensuring moisture resistance reliability at a portion where moisture easily enters on the surface of the laminate (corresponding to “capacitor body” in Patent Document 1) (Patent Document) 1) (corresponding to “baked electrode layer”). FIG. 12 is a cross-sectional view showing the thickness of a base electrode layer formed on the surface of a multilayer body included in a conventional multilayer ceramic electronic component. In the base electrode layer 3 formed on the end surface 2 of the multilayer body 1, the portion where moisture is most likely to enter is the outermost portion 4 where the internal electrode 6 closest to the main surface is located. That is, forming the flat base electrode layer 3 having the same thickness at the outermost portion 4 and the central portion 5 is an ideal state in which both moisture resistance reliability and miniaturization are achieved.

図13は、特許文献2に記載された浸漬法により、積層体の端面に下地電極層用ペーストを塗布する様子を示す概略図であり、(A)が下地電極層用ペーストに積層体を浸漬させた後に引き上げる途中の状態、(B)が下地電極層用ペーストに積層体を浸漬させた後に引き上げた状態を示す図である。従来から、外部電極を形成するために慣用されている方法として、特許文献2に記載されたような浸漬法がある。しかしながら、特許文献2のような浸漬法は、図13(A)に示すように、積層体1(特許文献2の「電子部品本体」に相当)を引き上げる際、積層体1の端面2の中央部5に向かう力が下地電極層用ペースト7(特許文献2の「導電性ペースト」に相当)に加わる。したがって、浸漬法により形成した外部電極は、図13(B)に示すように、端面2の中央部5が厚く、その他の部分は中央部5に比べて薄いドーム状になってしまう。すなわち、浸漬法により形成した外部電極は、上記したような耐湿信頼性および小型化を両立した状態にならない。   FIG. 13 is a schematic view showing a state in which the base electrode layer paste is applied to the end face of the laminate by the dipping method described in Patent Document 2, and (A) immerses the laminate in the base electrode layer paste. It is the state in the middle of pulling up after making it, and (B) is a figure which shows the state pulled up after making a laminated body immerse in the paste for base electrode layers. Conventionally, there is a dipping method as described in Patent Document 2 as a method conventionally used for forming an external electrode. However, in the dipping method as in Patent Document 2, as shown in FIG. 13A, when pulling up the laminated body 1 (corresponding to the “electronic component body” in Patent Document 2), the center of the end surface 2 of the laminated body 1 is used. A force toward the portion 5 is applied to the base electrode layer paste 7 (corresponding to “conductive paste” in Patent Document 2). Therefore, as shown in FIG. 13B, the external electrode formed by the dipping method has a thick dome shape at the central portion 5 of the end face 2 and a thin portion at the other portions as compared with the central portion 5. In other words, the external electrode formed by the dipping method does not achieve both the moisture resistance reliability and the downsizing as described above.

そこで、均一な膜厚の端子電極の形成を目的とした電子部品の製造方法が特許文献3に開示されている。図14は、特許文献3の電子部品の製造方法により積層体の端面に下地電極層用ペーストを塗布形成する様子を示す概略図であり、(A)が充填された下地電極層用ペーストに積層体の端面を浸漬させた状態、(B)が積層体を引き上げた状態を示す図である。特許文献3には、表面に凹凸加工を施した支持体に下地電極層用ペースト7(特許文献3の「金属化ペースト膜」に相当)を形成し、積層体1(特許文献3の「積層セラミックコンデンサ素子」に相当)をその端面2が支持体の凸部に当接するまで浸漬し、引き上げることにより、積層体1の端面2に下地電極層用ペースト7を塗布形成することが記載されている。   Therefore, Patent Document 3 discloses a method for manufacturing an electronic component for the purpose of forming a terminal electrode having a uniform film thickness. FIG. 14 is a schematic view showing a state in which a base electrode layer paste is applied and formed on the end face of the laminate by the method for manufacturing an electronic component of Patent Document 3, and the base electrode layer paste filled with (A) is laminated. It is a figure which shows the state where the end surface of the body was immersed, and the state where (B) pulled up the layered product. In Patent Document 3, a base electrode layer paste 7 (corresponding to the “metallized paste film” in Patent Document 3) is formed on a support having a roughened surface, and a laminate 1 (“Lamination” in Patent Document 3). It is described that the base electrode layer paste 7 is applied and formed on the end surface 2 of the laminate 1 by dipping the end surface 2 until the end surface 2 comes into contact with the convex portion of the support and pulling it up. Yes.

特開平11−162771号公報Japanese Patent Application Laid-Open No. 11-162771 特開2002−151367号公報JP 2002-151367 A 特開平8−273972号公報JP-A-8-273972

図15は、特許文献3の製造方法により積層体の端面に下地電極層用ペーストを塗布形成した様子を示す概略図であり、(A)が塗布形成した直後の状態、(B)が一定時間経過後の状態である。ここで、外部電極の形成に用いられるペーストは、一般に粘度が低い。したがって、特許文献3の製造方法により、図15(A)に示すように積層体1の端面2に均一な膜厚の下地電極層用ペースト7を塗布形成しても、ペースト自体の表面張力により端面2の中央部5が次第に厚くなっていく。そして、下地電極層用ペースト7は、一定時間経過すると、結局、図15(B)に示すように端面2の中央部5がその他の部分に比べて厚いドーム状になってしまう。   FIG. 15 is a schematic view showing a state in which the base electrode layer paste is applied and formed on the end face of the laminate by the manufacturing method of Patent Document 3, wherein (A) shows a state immediately after the application and formation, and (B) shows a fixed time. This is the state after elapse. Here, the paste used for forming the external electrode generally has a low viscosity. Therefore, even if the base electrode layer paste 7 having a uniform film thickness is applied and formed on the end face 2 of the laminate 1 as shown in FIG. The central portion 5 of the end face 2 becomes gradually thicker. Then, after a predetermined time has elapsed, the base electrode layer paste 7 eventually has a thick dome shape at the center portion 5 of the end face 2 as compared with other portions as shown in FIG.

図16は、特許文献3の製造方法により積層体の端面に粘度の高いペーストを塗布形成した様子を示す概略図である。上記のような表面張力による下地電極層用ペースト7の形状変化を抑制するため、下地電極層用ペースト7の粘度を高くすることが考えられる。しかしながら、下地電極層用ペースト7の粘度を高くすると、積層体1を引き上げるとき、下地電極層用ペースト7が落下したり、転写性が低下したりしてしまう。その結果、粘度の高い下地電極層用ペースト7が塗布された積層体1であっても、図16に示すように、均一な膜厚にならないことが懸念され、耐湿信頼性および小型化を両立した状態にならない。   FIG. 16 is a schematic view showing a state in which a paste having a high viscosity is applied and formed on the end face of the laminate by the manufacturing method of Patent Document 3. In order to suppress the shape change of the base electrode layer paste 7 due to the surface tension as described above, it is conceivable to increase the viscosity of the base electrode layer paste 7. However, if the viscosity of the base electrode layer paste 7 is increased, when the laminate 1 is pulled up, the base electrode layer paste 7 falls or the transferability is lowered. As a result, there is a concern that even the laminated body 1 to which the high-viscosity base electrode layer paste 7 is applied may not have a uniform film thickness, as shown in FIG. It will not be in the state.

それゆえに、この発明の主たる目的は、導電性樹脂層によりクラックが生じることを抑制しつつ、下地電極層により耐湿信頼性および小型化を両立した積層セラミック電子部品を提供することである。   SUMMARY OF THE INVENTION Therefore, a main object of the present invention is to provide a multilayer ceramic electronic component that is compatible with moisture resistance reliability and miniaturization by a base electrode layer while suppressing the generation of cracks by a conductive resin layer.

この発明に係る積層セラミック電子部品の製造方法は、複数のセラミック層および複数の内部電極が交互に積層されることにより直方体状に形成され、積層方向において相対する第1の主面および第2の主面、積層方向に直交する幅方向において相対する第1の側面および第2の側面、並びに積層方向および幅方向に直交する長さ方向において相対する第1の端面および第2の端面を含む積層体と、積層体の第1および第2の端面において内部電極に電気的に接続されるように形成された下地電極層と、下地電極層の表面に形成され、熱硬化性樹脂および導電性金属を含む導電性樹脂層とを含む一対の外部電極とを備えた積層セラミック電子部品の製造方法であって、内部電極パターンの形成された複数のセラミックグリーンシートを積層することにより、積層体ブロックを形成し、積層体ブロックをカットして生の積層体を準備する工程と、生の積層体を焼成して、積層体を準備する工程と、積層体の少なくとも第1および第2の端面に下地電極層用ペーストを塗布する工程と、下地電極層用ペーストが塗布された積層体を焼き付けて下地電極層を形成する工程と、下地電極層の表面に導電性樹脂層を形成する工程とを備え、下地電極層用ペーストを塗布する工程は、下地電極層用ペーストが充填されたペースト貯蔵部を備え、ペースト貯蔵部の底面には複数の凹部が形成され、複数の凹部の内面にのみ処理膜が形成された、定盤を準備する工程と、ペースト貯蔵部の底面に、積層体の第1および第2の端面を押し付ける工程とを含むことを特徴とする。
好ましくは、導電性樹脂層を形成する工程は、下地電極層の表面に、熱硬化性樹脂および導電性金属を含む導電性樹脂層用ペーストを塗布する工程と、熱処理を行うことにより、熱硬化性樹脂を硬化させる工程とを含む。
好ましくは、処理膜は、凹部の内面のうち、その底面から側面の高さ寸法の20%以上80%以下まで形成される。
好ましくは、処理膜は、テフロン(登録商標)めっきによる膜、シランカップリング剤を含む膜、シリコーン系化合物またはフッ素系化合物を含む膜により形成される。
The method for manufacturing a multilayer ceramic electronic component according to the present invention is formed in a rectangular parallelepiped shape by alternately laminating a plurality of ceramic layers and a plurality of internal electrodes, and the first main surface and the second main surface facing each other in the laminating direction. A main surface, a first side surface and a second side surface facing each other in the width direction orthogonal to the stacking direction, and a stack including the first end surface and the second end surface facing each other in the length direction orthogonal to the stacking direction and the width direction A base electrode layer formed to be electrically connected to the internal electrode at the first and second end faces of the laminate, and a thermosetting resin and a conductive metal formed on the surface of the base electrode layer A method of manufacturing a multilayer ceramic electronic component comprising a pair of external electrodes including a conductive resin layer including a plurality of ceramic green sheets having internal electrode patterns formed thereon Forming a laminated body block, cutting the laminated body block to prepare a raw laminated body, firing the raw laminated body to prepare the laminated body, and at least a first of the laminated body And a step of applying a base electrode layer paste on the second end face, a step of baking a laminate coated with the base electrode layer paste to form a base electrode layer, and a conductive resin layer on the surface of the base electrode layer And the step of applying the base electrode layer paste includes a paste storage unit filled with the base electrode layer paste, and a plurality of recesses are formed on the bottom surface of the paste storage unit, and a plurality of recesses are formed. The method includes a step of preparing a surface plate in which a treatment film is formed only on the inner surface of the recess, and a step of pressing the first and second end surfaces of the laminated body against the bottom surface of the paste storage unit.
Preferably, the step of forming the conductive resin layer includes a step of applying a paste for a conductive resin layer containing a thermosetting resin and a conductive metal to the surface of the base electrode layer, and a thermosetting by performing a heat treatment. Curing the functional resin.
Preferably, the treatment film is formed from 20% to 80% of the height dimension of the side surface from the bottom surface of the inner surface of the recess.
Preferably, the treatment film is formed of a film made of Teflon (registered trademark), a film containing a silane coupling agent, a film containing a silicone compound or a fluorine compound.

この発明に係る積層セラミック電子部品の製造方法は、底面に形成された複数の凹部の内面にのみ処理膜が形成されたペースト貯蔵部を備える定盤を用いることにより、複数の凹部に撥油性を付与することができる。よって、下地電極層用ペーストの積層体への転写性が向上し、下地電極層用ペーストの粘度を変えることなく、積層体の第1および第2の端面に形成された下地電極層において最も水分が侵入し易い最外部(第1および第2の端面において主面に最も近い第1および第2の内部電極が位置する部分)の厚みを十分に確保することができる。すなわち、積層体の第1および第2の端面に下地電極層用ペーストを均一な厚みで塗布することができるため、下地電極層により耐湿信頼性および小型化を両立することができる。さらに、下地電極層の表面に導電性樹脂層が形成されることにより、積層セラミック電子部品にクラックが生じることも抑制することができる。   The method for manufacturing a multilayer ceramic electronic component according to the present invention provides oil repellency to a plurality of recesses by using a surface plate provided with a paste storage part in which a treatment film is formed only on the inner surfaces of the plurality of recesses formed on the bottom surface. Can be granted. Therefore, the transferability of the base electrode layer paste to the laminated body is improved, and the moisture content of the base electrode layer formed on the first and second end faces of the laminated body is the highest without changing the viscosity of the base electrode layer paste. Can sufficiently secure the thickness of the outermost portion (a portion where the first and second internal electrodes closest to the main surface at the first and second end faces are located). That is, since the base electrode layer paste can be applied to the first and second end faces of the laminate with a uniform thickness, the base electrode layer can achieve both moisture resistance reliability and miniaturization. Furthermore, the formation of a conductive resin layer on the surface of the base electrode layer can also suppress the occurrence of cracks in the multilayer ceramic electronic component.

この発明によれば、導電性樹脂層によりクラックが生じることを抑制しつつ、下地電極層により耐湿信頼性および小型化を両立した積層セラミック電子部品を製造することができる。   According to the present invention, it is possible to manufacture a multilayer ceramic electronic component that is compatible with moisture resistance reliability and downsizing by the base electrode layer while suppressing the generation of cracks by the conductive resin layer.

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。   The above-described object, other objects, features, and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.

この発明の一実施の形態に係る製造方法により製造された積層セラミックコンデンサを示す外観斜視図である。1 is an external perspective view showing a multilayer ceramic capacitor manufactured by a manufacturing method according to an embodiment of the present invention. この発明の一実施の形態に係る製造方法により製造された積層セラミックコンデンサを示す図1のII−II断面図である。It is II-II sectional drawing of FIG. 1 which shows the laminated ceramic capacitor manufactured by the manufacturing method which concerns on one embodiment of this invention. この発明の一実施の形態に係る製造方法で用いる定盤を示す断面図である。It is sectional drawing which shows the surface plate used with the manufacturing method which concerns on one embodiment of this invention. この発明の一実施の形態に係る製造方法で用いる定盤に形成された凹部の断面斜視図である。It is a cross-sectional perspective view of the recessed part formed in the surface plate used with the manufacturing method which concerns on one embodiment of this invention. この発明の一実施の形態に係る製造方法で用いる定盤に形成された凹部の内面に処理膜を形成した様子を示す断面図である。It is sectional drawing which shows a mode that the process film was formed in the inner surface of the recessed part formed in the surface plate used with the manufacturing method which concerns on one embodiment of this invention. この発明の一実施の形態に係る製造方法で用いる定盤に形成された凹部の内面に処理膜を形成した後、下地電極層用ペーストを充填した様子を示す断面図である。It is sectional drawing which shows a mode that after forming the process film in the inner surface of the recessed part formed in the surface plate used with the manufacturing method which concerns on one embodiment of this invention, it filled with the paste for base electrode layers. この発明の一実施の形態に係る製造方法で用いる定盤の上方に、複数の積層体を把持した冶具を配設した様子を示す断面図である。It is sectional drawing which shows a mode that the jig | tool holding the some laminated body was arrange | positioned above the surface plate used with the manufacturing method which concerns on one embodiment of this invention. この発明の一実施の形態に係る製造方法で用いる定盤が備えるペースト貯蔵部の底面に積層体の端面を押し付けた様子を示す断面図である。It is sectional drawing which shows a mode that the end surface of the laminated body was pressed on the bottom face of the paste storage part with which the surface plate used with the manufacturing method which concerns on one embodiment of this invention is equipped. この発明の一実施の形態に係る製造方法において、複数の積層体の端面に下地電極層用ペーストを塗布したときの様子を示す断面図である。In the manufacturing method which concerns on one embodiment of this invention, it is sectional drawing which shows a mode when the paste for base electrode layers is apply | coated to the end surface of a some laminated body. この発明の一実施の形態に係る製造方法において、積層体の端面に下地電極層用ペーストを塗布したときの積層体の端面近傍の拡大断面図である。In the manufacturing method which concerns on one embodiment of this invention, it is an expanded sectional view of the end surface vicinity when the paste for base electrode layers is apply | coated to the end surface of a laminated body. この発明の一実施の形態に係る製造方法において、ペースト貯蔵部に形成された凹部の内面全域に処理膜を形成した様子を示す断面図である。It is sectional drawing which shows a mode that the process film was formed in the inner surface whole region of the recessed part formed in the paste storage part in the manufacturing method which concerns on one embodiment of this invention. 従来の積層セラミック電子部品が備える積層体の表面に形成された下地電極層の厚みを示す断面図である。It is sectional drawing which shows the thickness of the base electrode layer formed in the surface of the laminated body with which the conventional multilayer ceramic electronic component is provided. 特許文献2に記載された浸漬法により、積層体の表面に下地電極層用ペーストを塗布する様子を示す概略図であり、(A)が下地電極層用ペーストに積層体を浸漬させた後に引き上げる途中の状態、(B)が下地電極層用ペーストに積層体を浸漬させた後に引き上げた状態を示す図である。It is the schematic which shows a mode that the paste for base electrode layers is apply | coated to the surface of a laminated body by the immersion method described in patent document 2, (A) pulls up after immersing a laminated body in the paste for base electrode layers It is a figure in the middle, (B) is a figure which shows the state pulled up, after immersing a laminated body in the paste for base electrode layers. 特許文献3の製造方法により積層体の端面に下地電極層用ペーストを塗布形成する様子を示す概略図であり、(A)が充填された下地電極層用ペーストに積層体の端面を浸漬させた状態、(B)が積層体を引き上げた状態を示す図である。It is the schematic which shows a mode that the paste for base electrode layers is applied and formed in the end surface of a laminated body by the manufacturing method of patent document 3, and the end surface of the laminated body was immersed in the paste for base electrode layers with which (A) was filled. It is a figure which shows the state which pulled up the laminated body in the state and (B). 特許文献3の製造方法により積層体の端面に下地電極層用ペーストを塗布した様子を示す概略図であり、(A)が塗布した直後の状態、(B)が塗布後一定時間経過した状態を示す図である。It is the schematic which shows a mode that the paste for base electrode layers was apply | coated to the end surface of a laminated body by the manufacturing method of patent document 3, (A) is the state immediately after apply | coating, (B) is the state which fixed time passed after application | coating. FIG. 特許文献3の製造方法により積層体の端面に粘度の高いペーストを塗布形成した様子を示す概略図である。It is the schematic which shows a mode that the paste with high viscosity was apply | coated and formed on the end surface of a laminated body by the manufacturing method of patent document 3. FIG.

1.積層セラミック電子部品
以下、図面を参照してこの発明の一実施の形態に係る製造方法により製造された積層セラミック電子部品について説明する。図1は、この発明の一実施の形態に係る製造方法により製造された積層セラミックコンデンサを示す外観斜視図である。図2は、この発明の一実施の形態に係る製造方法により製造された積層セラミックコンデンサを示す図1のII−II断面図である。
1. Multilayer Ceramic Electronic Component Hereinafter, a multilayer ceramic electronic component manufactured by a manufacturing method according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is an external perspective view showing a multilayer ceramic capacitor manufactured by a manufacturing method according to an embodiment of the present invention. 2 is a cross-sectional view taken along the line II-II of FIG. 1 showing the multilayer ceramic capacitor manufactured by the manufacturing method according to one embodiment of the present invention.

ここでは、この発明の一実施の形態に係る製造方法により製造された積層セラミックコンデンサ10について説明する。積層セラミックコンデンサ10は、積層体20と、第1の外部電極140aおよび第2の外部電極140b(一対の外部電極)とを備える。   Here, the multilayer ceramic capacitor 10 manufactured by the manufacturing method according to one embodiment of the present invention will be described. The multilayer ceramic capacitor 10 includes a multilayer body 20 and a first external electrode 140a and a second external electrode 140b (a pair of external electrodes).

(積層体20)
積層体20は、複数のセラミック層30と、複数の第1の内部電極40aおよび第2の内部電極40bとが積層されることにより直方体状に形成され、積層(T)方向において相対する第1の主面22aおよび第2の主面22b、T方向に直交する幅(W)方向において相対する第1の側面24aおよび第2の側面24b、並びにT方向およびW方向に直交する長さ(L)方向において相対する第1の端面26aおよび第2の端面26bを含む。
(Laminated body 20)
The multilayer body 20 is formed in a rectangular parallelepiped shape by laminating a plurality of ceramic layers 30, and a plurality of first internal electrodes 40a and second internal electrodes 40b, and is opposed to the first in the stacking (T) direction. Main surface 22a and second main surface 22b, first side surface 24a and second side surface 24b opposed in the width (W) direction orthogonal to the T direction, and length orthogonal to the T direction and W direction (L The first end face 26a and the second end face 26b are opposed in the direction).

ここで、積層体20の直方体状とは、第1および第2の主面22a,22b、第1および第2の側面24a,24b、並びに第1および第2の端面26a,26bを含む形状全般のことをいう。例えば、積層体20は、そのコーナー部および稜部に丸みを有することが好ましい。また、積層体20は、第1および第2の主面22a,22b、第1および第2の側面24a,24b、並びに第1および第2の端面26a,26bの一部または全部に凹凸が形成されてもよい。   Here, the rectangular parallelepiped shape of the laminate 20 is a general shape including the first and second main faces 22a and 22b, the first and second side faces 24a and 24b, and the first and second end faces 26a and 26b. I mean. For example, it is preferable that the laminated body 20 has roundness in the corner part and the ridge part. Further, the laminate 20 has irregularities formed on part or all of the first and second main surfaces 22a and 22b, the first and second side surfaces 24a and 24b, and the first and second end surfaces 26a and 26b. May be.

(セラミック層30)
セラミック層30は、第1の内部電極40aと第2の内部電極40bとの間に挟まれるようにT方向に積層される。セラミック層30の厚みは、0.5μm以上10μm以下程度であることが好ましい。
(Ceramic layer 30)
The ceramic layer 30 is laminated in the T direction so as to be sandwiched between the first internal electrode 40a and the second internal electrode 40b. The thickness of the ceramic layer 30 is preferably about 0.5 μm to 10 μm.

セラミック層30のセラミック材料としては、例えば、BaTiO3,CaTiO3,SrTiO3,CaZrO3などの主成分からなる誘電体セラミックを用いることができる。なお、これらの主成分に、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加してもよい。 As the ceramic material of the ceramic layer 30, for example, a dielectric ceramic made of a main component such as BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3 can be used. In addition, you may add subcomponents, such as a Mn compound, Fe compound, Cr compound, Co compound, Ni compound, to these main components.

なお、積層セラミック電子部品が、圧電部品である場合、積層体20を圧電セラミックスにより形成することができる。圧電セラミックスとしては、例えば、PZT(チタン酸ジルコン酸鉛)系セラミックなどが挙げられる。また、積層セラミック電子部品が、サーミスタである場合、積層体20を半導体セラミックスにより形成することができる。半導体セラミックスとしては、例えば、スピネル系セラミックなどが挙げられる。さらに、積層セラミック電子部品が、インダクタである場合、積層体20を磁性体セラミックスにより形成することができる。磁性体セラミックスとしては、例えば、フェライトセラミックなどが挙げられる。   When the multilayer ceramic electronic component is a piezoelectric component, the multilayer body 20 can be formed of piezoelectric ceramics. Examples of the piezoelectric ceramic include a PZT (lead zirconate titanate) ceramic. When the multilayer ceramic electronic component is a thermistor, the multilayer body 20 can be formed of semiconductor ceramics. Examples of semiconductor ceramics include spinel ceramics. Furthermore, when the multilayer ceramic electronic component is an inductor, the multilayer body 20 can be formed of magnetic ceramics. Examples of magnetic ceramics include ferrite ceramics.

(第1および第2の内部電極40a,40b)
第1の内部電極40aは、セラミック層30の界面を平板状に延び、且つその端部が積層体20の第1の端面26aに露出する。一方、第2の内部電極40bは、セラミック層30を介して第1の内部電極40aと対向するようにセラミック層30の界面を平板状に延び、且つその端部が第2の端面26bに露出する。したがって、第1および第2の内部電極40a,40bは、セラミック層30を介して互いに対向する対向部と、第1または第2の端面26a,26bに引き出された引出し部とを含む。第1の内部電極40aと第2の内部電極40bとがセラミック層30を介して対向することにより、静電容量が発生する。第1および第2の内部電極40a,40bの厚みは、0.2μm以上2.0μm以下程度であることが好ましい。
(First and second internal electrodes 40a and 40b)
The first internal electrode 40 a extends in a flat plate shape at the interface of the ceramic layer 30, and its end is exposed at the first end surface 26 a of the multilayer body 20. On the other hand, the second internal electrode 40b extends in a flat plate shape at the interface of the ceramic layer 30 so as to face the first internal electrode 40a via the ceramic layer 30, and its end is exposed to the second end face 26b. To do. Accordingly, the first and second internal electrodes 40a, 40b include a facing portion that faces each other with the ceramic layer 30 interposed therebetween, and a lead portion that is led out to the first or second end face 26a, 26b. The first internal electrode 40a and the second internal electrode 40b are opposed to each other with the ceramic layer 30 interposed therebetween, thereby generating a capacitance. The thickness of the first and second internal electrodes 40a, 40b is preferably about 0.2 μm or more and 2.0 μm or less.

第1および第2の内部電極40a,40bは、例えば、Ni,Cu,Ag,Pd,Auなどの金属、Ag−Pd合金、またはこれらの金属のうちの少なくとも一種を含む合金などの適宜な導電材料により構成することができる。   The first and second internal electrodes 40a and 40b are made of a suitable conductive material such as a metal such as Ni, Cu, Ag, Pd, or Au, an Ag—Pd alloy, or an alloy containing at least one of these metals. It can be made of a material.

(第1および第2の外部電極140a,140b)
第1の外部電極140aは、積層体20の第1の端面26aから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に至るように形成され、第1の端面26aにおいて第1の内部電極40aに電気的に接続される。一方、第2の外部電極140bは、積層体20の第2の端面26bから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に至るように形成され、第2の端面26bにおいて第2の内部電極40bに電気的に接続される。
(First and second external electrodes 140a and 140b)
The first external electrode 140a extends from the first end face 26a of the multilayer body 20 to a part of each of the first and second main faces 22a and 22b and a part of each of the first and second side faces 24a and 24b. And is electrically connected to the first internal electrode 40a at the first end face 26a. On the other hand, the second external electrode 140b extends from the second end surface 26b of the stacked body 20 to a part of each of the first and second main surfaces 22a and 22b and each of the first and second side surfaces 24a and 24b. It is formed so as to reach a part, and is electrically connected to the second internal electrode 40b at the second end face 26b.

(第1および第2の外部電極140a,140b)
第1および第2の外部電極140a,140bそれぞれは、下地電極層142と、導電性樹脂層144と、上層電極層146とを含む複層構造である。なお、第1および第2の外部電極140a,140bは、上層電極層146を含まなくてもよい。
(First and second external electrodes 140a and 140b)
Each of the first and second external electrodes 140a and 140b has a multilayer structure including a base electrode layer 142, a conductive resin layer 144, and an upper electrode layer 146. The first and second external electrodes 140a and 140b may not include the upper electrode layer 146.

(下地電極層142)
下地電極層142は、積層体20の第1または第2の端面26a,26bにおいて、第1および第2の内部電極40a,40bの引出し部に接続されるように形成される。下地電極層142は、積層体20の第1または第2の端面26a,26bから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に至るように形成されることが好ましい。なお、下地電極層142は、積層体20の第1または第2の端面26a,26bにのみ形成されてもよい。下地電極層142の最も厚い部分の厚みは、例えば、10μm以上50μm以下であることが好ましい。
(Base electrode layer 142)
The base electrode layer 142 is formed on the first or second end face 26a, 26b of the multilayer body 20 so as to be connected to the lead portions of the first and second internal electrodes 40a, 40b. The base electrode layer 142 is formed from the first or second end face 26a, 26b of the stacked body 20, a part of each of the first and second main faces 22a, 22b, and each of the first and second side faces 24a, 24b. It is preferable to be formed so as to reach a part of. The base electrode layer 142 may be formed only on the first or second end face 26a, 26b of the stacked body 20. The thickness of the thickest portion of the base electrode layer 142 is preferably, for example, 10 μm or more and 50 μm or less.

下地電極層142は、例えば、導電性金属およびガラスを含む導電性ペーストを塗布・焼き付けることにより形成される。導電性金属としては、例えば、Cu,Ni,Ag,Pd,Ag−Pd合金、Auなどを用いることができる。ガラスとしては、例えば、B,Si,Ba,Mg,Al,Liなどを含むガラスを用いることができる。下地電極層142は、積層体20に下地電極層用ペーストを塗布して焼き付けることにより形成される。   The base electrode layer 142 is formed, for example, by applying and baking a conductive paste containing a conductive metal and glass. As the conductive metal, for example, Cu, Ni, Ag, Pd, Ag-Pd alloy, Au, or the like can be used. As the glass, for example, glass containing B, Si, Ba, Mg, Al, Li, or the like can be used. The base electrode layer 142 is formed by applying and baking a base electrode layer paste on the laminate 20.

(導電性樹脂層144)
導電性樹脂層144は、下地電極層142を覆うようにその表面に形成される。具体的には、導電性樹脂層144は、積層体20の第1または第2の端面26a,26bに形成された下地電極層142の表面に形成され、そこから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に形成された下地電極層142の表面にも至るように形成されることが好ましい。なお、導電性樹脂層144は、積層体20の第1または第2の端面26a,26bに形成された下地電極層142の表面にのみ形成されてもよい。導電性樹脂層144の厚みは、例えば、10μm以上150μm以下であることが好ましい。
(Conductive resin layer 144)
The conductive resin layer 144 is formed on the surface so as to cover the base electrode layer 142. Specifically, the conductive resin layer 144 is formed on the surface of the base electrode layer 142 formed on the first or second end face 26a, 26b of the multilayer body 20, and from there, the first and second main layers are formed. It is preferably formed so as to reach the surface of the base electrode layer 142 formed on a part of each of the surfaces 22a and 22b and a part of each of the first and second side surfaces 24a and 24b. The conductive resin layer 144 may be formed only on the surface of the base electrode layer 142 formed on the first or second end face 26a, 26b of the stacked body 20. The thickness of the conductive resin layer 144 is preferably 10 μm or more and 150 μm or less, for example.

導電性樹脂層144は、熱硬化性樹脂および導電性金属を含む。   The conductive resin layer 144 includes a thermosetting resin and a conductive metal.

導電性樹脂層144に含まれる熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂など、公知の熱硬化性樹脂を用いることができる。なお、特にエポキシ樹脂は、耐熱性、耐湿性および密着性などに優れており、最も適切な樹脂のうちの一つである。   As the thermosetting resin included in the conductive resin layer 144, for example, a known thermosetting resin such as an epoxy resin, a phenol resin, a urethane resin, a silicone resin, or a polyimide resin can be used. In particular, the epoxy resin is excellent in heat resistance, moisture resistance, adhesion, and the like, and is one of the most suitable resins.

導電性樹脂層144は、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。エポキシ樹脂の硬化剤としては、例えば、フェノール系、アミン系、酸無水物系、イミダゾール系など、公知の化合物を用いることができる。   The conductive resin layer 144 preferably contains a curing agent together with the thermosetting resin. As a curing agent for the epoxy resin, for example, a known compound such as phenol, amine, acid anhydride, and imidazole can be used.

導電性樹脂層144は、樹脂を含むため、例えば、めっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富む。これにより、導電性樹脂層144は、積層セラミックコンデンサ10に物理的な衝撃や熱サイクルに起因する衝撃が加えられたとき、緩衝層として機能する。これにより、積層セラミックコンデンサ10にクラックが生じることを抑制することができる。   Since the conductive resin layer 144 includes a resin, the conductive resin layer 144 is more flexible than, for example, a conductive layer made of a fired product of a plating film or a conductive paste. Thereby, the conductive resin layer 144 functions as a buffer layer when a physical impact or an impact caused by a thermal cycle is applied to the multilayer ceramic capacitor 10. Thereby, it can suppress that a crack arises in the multilayer ceramic capacitor 10.

導電性樹脂層144に含まれる導電性金属は、粉状の導電性金属粉であることが好ましい。導電性金属粉の形状は、球状、扁平状などであってもよいが、特に限定されない。好ましくは、導電性金属粉は、その形状が球状のものと扁平状のものとを混合して用いる。導電性金属の平均粒径は、例えば、1.0μm以上10μm以下程度であってもよいが、特に限定されない。   The conductive metal contained in the conductive resin layer 144 is preferably powdered conductive metal powder. The shape of the conductive metal powder may be spherical or flat, but is not particularly limited. Preferably, the conductive metal powder is used by mixing a spherical shape and a flat shape. The average particle diameter of the conductive metal may be, for example, about 1.0 μm or more and 10 μm or less, but is not particularly limited.

導電性金属粉は、1種類からなる金属粉を用いても良く、複数種類、例えば、第1の金属成分と第2の金属成分からなる金属粉を用いても良い。導電性金属粉としては、1種類からなる金属粉を用いる場合は、Ag、Pd、Pt、Au、Cu、Ni等から選ばれる少なくとも1つの金属粉を用いることができる。また、複数種類の導電性金属粉を用いる場合は、導電性金属粉としては、Ag、Pd、Pt、Au、Cu、Ni等から選ばれる少なくとも1つの金属粉からなる第1の金属粉と、Sn、In、Bi等から選ばれる少なくとも1つの金属、もしくはそれらの合金からなる第2の金属粉とを用いることができる。   As the conductive metal powder, one type of metal powder may be used, or a plurality of types, for example, a metal powder consisting of a first metal component and a second metal component may be used. As the conductive metal powder, when one kind of metal powder is used, at least one metal powder selected from Ag, Pd, Pt, Au, Cu, Ni and the like can be used. Further, when using a plurality of types of conductive metal powder, as the conductive metal powder, a first metal powder made of at least one metal powder selected from Ag, Pd, Pt, Au, Cu, Ni, etc., At least one metal selected from Sn, In, Bi, or the like, or a second metal powder made of an alloy thereof can be used.

導電性金属粉は、主に導電性樹脂層144の通電性を担う。具体的には、導電性金属粉どうしが接触することにより、導電性樹脂層144の内部に通電経路が形成される。   The conductive metal powder is mainly responsible for the conductivity of the conductive resin layer 144. Specifically, a conductive path is formed inside the conductive resin layer 144 by contact between the conductive metal powders.

(上層電極層146)
上層電極層146は、めっき層により構成される。めっき層は、導電性樹脂層144を覆うようにその表面に形成される。具体的には、めっき層は、積層体20の第1または第2の端面26a,26bに形成された導電性樹脂層144の表面に形成され、そこから、第1および第2の主面22a,22bそれぞれの一部、並びに第1および第2の側面24a,24bそれぞれの一部に形成された導電性樹脂層144の表面にも至るように形成されることが好ましい。なお、めっき層は、積層体20の第1または第2の端面26a,26bに形成された導電性樹脂層144の表面にのみ形成されてもよい。
(Upper electrode layer 146)
The upper electrode layer 146 is composed of a plating layer. The plating layer is formed on the surface so as to cover the conductive resin layer 144. Specifically, the plating layer is formed on the surface of the conductive resin layer 144 formed on the first or second end face 26a, 26b of the laminate 20, and from there, the first and second main faces 22a are formed. , 22b and the surface of the conductive resin layer 144 formed on each of the first and second side surfaces 24a, 24b. The plating layer may be formed only on the surface of the conductive resin layer 144 formed on the first or second end face 26a, 26b of the stacked body 20.

めっき層としては、例えば、Cu,Ni,Sn,Ag,Pd,Ag−Pd合金、Auなどを用いることができる。めっき層は、複層構造であってもよい。好ましくは、めっき層は、導電性樹脂層144の表面に形成されたNiめっきと、Niめっきの表面に形成されたSnめっきとを含む2層構造である。Niめっきは、積層セラミックコンデンサ10を実装基板に実装する際、実装に用いられるはんだによって下地電極層142や導電性樹脂層144が侵食されることを防止することができる。また、Snめっきは、積層セラミックコンデンサ10を実装基板に実装する際、実装に用いられるはんだの外部電極140a,140bに対する濡れ性を向上させることができる。したがって、積層セラミックコンデンサ10は、NiめっきとSnめっきを備えることにより、基板などに対して容易に実装することができる。めっき層の1層あたりの厚みは、1μm以上15μm以下であることが好ましい。なお、めっき層は、単層構造であってもよいし、3層以上の複層構造であってもよい。   As the plating layer, for example, Cu, Ni, Sn, Ag, Pd, Ag—Pd alloy, Au, or the like can be used. The plating layer may have a multilayer structure. Preferably, the plating layer has a two-layer structure including Ni plating formed on the surface of the conductive resin layer 144 and Sn plating formed on the surface of the Ni plating. The Ni plating can prevent the base electrode layer 142 and the conductive resin layer 144 from being eroded by the solder used for mounting when the multilayer ceramic capacitor 10 is mounted on the mounting substrate. Moreover, Sn plating can improve the wettability with respect to the external electrodes 140a and 140b of the solder used for mounting when the multilayer ceramic capacitor 10 is mounted on the mounting substrate. Therefore, the multilayer ceramic capacitor 10 can be easily mounted on a substrate or the like by including Ni plating and Sn plating. The thickness of each plating layer is preferably 1 μm or more and 15 μm or less. The plating layer may have a single layer structure or a multilayer structure of three or more layers.

2.積層セラミックコンデンサの製造方法
つづいて、積層セラミックコンデンサの製造方法について説明する。
2. Manufacturing Method of Multilayer Ceramic Capacitor Next, a manufacturing method of the multilayer ceramic capacitor will be described.

(生の積層体を準備する工程)
まず、内部電極パターンの形成された複数のセラミックグリーンシートを積層することにより、積層体ブロックを形成し、積層体ブロックをカットして生の積層体を準備する工程について説明する。
(Process of preparing a raw laminate)
First, the process of forming a laminated body block by laminating a plurality of ceramic green sheets on which internal electrode patterns are formed and cutting the laminated body block to prepare a raw laminated body will be described.

まず、セラミック粉末、添加粉末およびバインダー樹脂の溶解液を分散混合することによりセラミックスラリーを得る。セラミックスラリーは、溶剤系であってもよいし、水系あってもよい。セラミックスラリーを水系塗料とする場合は、水溶性のバインダーや分散剤などを水に溶解させた溶液に、セラミック原料を混合すればよい。セラミックスラリーは、PETなどの支持フィルムの表面にシート状に成型され、セラミックグリーンシートとなる。セラミックスラリーは、支持フィルムに塗布後、乾燥される。シート状に成型する際は、種々の方法が採用される。例えば、セラミックスラリーは、支持フィルムを移動させながら、塗工ヘッドから押し出されることにより、シート状に成型されても良い。また、乾燥は、雰囲気乾燥、冷凍乾燥、遠赤外線などを組み合わせることにより行うことが好ましい。セラミックグリーンシートの厚みは、支持フィルムの移動速度およびセラミックスラリーの押し出し量により決定される。このようにして、セラミック層となるセラミックグリーンシートを得る。   First, a ceramic slurry is obtained by dispersing and mixing ceramic powder, additive powder and binder resin solution. The ceramic slurry may be solvent-based or water-based. When the ceramic slurry is used as a water-based paint, the ceramic raw material may be mixed with a solution in which a water-soluble binder or dispersant is dissolved in water. The ceramic slurry is formed into a sheet shape on the surface of a support film such as PET, and becomes a ceramic green sheet. The ceramic slurry is dried after being applied to the support film. When molding into a sheet, various methods are employed. For example, the ceramic slurry may be formed into a sheet by being extruded from the coating head while moving the support film. Moreover, it is preferable to perform drying by combining atmosphere drying, freeze drying, far-infrared rays, and the like. The thickness of the ceramic green sheet is determined by the moving speed of the support film and the extrusion amount of the ceramic slurry. Thus, the ceramic green sheet used as a ceramic layer is obtained.

次に、セラミックグリーンシートの表面に、内部電極形成用導電ペーストを、例えばスクリーン印刷法などにより所定のパターンで塗布し、内部電極パターンが形成されたセラミックグリーンシートを得る。また、内部電極パターンが形成されていないセラミックグリーンシートも得る。なお、セラミックペーストや、内部電極形成用導電ペーストは、例えば、公知のバインダーや溶媒を含んでもよい。   Next, the conductive paste for forming an internal electrode is applied to the surface of the ceramic green sheet in a predetermined pattern by, for example, a screen printing method to obtain a ceramic green sheet on which the internal electrode pattern is formed. Moreover, a ceramic green sheet on which no internal electrode pattern is formed is also obtained. The ceramic paste and the internal electrode forming conductive paste may contain, for example, a known binder or solvent.

そして、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その表面に、内部電極パターンが形成されたセラミックグリーンシートを順次積層し、さらに、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、積層体ブロックを得る。   Then, a predetermined number of ceramic green sheets on which no internal electrode pattern is formed are laminated, ceramic green sheets on which internal electrode patterns are formed are sequentially laminated on the surface, and further, ceramic green on which no internal electrode pattern is formed. A laminate block is obtained by laminating a predetermined number of sheets.

必要に応じて、積層体ブロックを積層方向にプレスしてもよい。例えば、積層体ブロックを金型に収め、静水圧プレスによりプレスしてもよい。これにより、セラミックグリーンシート間の密着力が向上する。なお、セラミックグリーンシートの表面に形成された内部電極の段差により、セラミックグリーンシート間の密着力に差が生じる場合がある。したがって、積層体ブロックと金型との間に弾性体を挟んでからプレスすることにより、均一な圧力をかけるようにしてもよい。   If necessary, the laminated body block may be pressed in the laminating direction. For example, the laminate block may be housed in a mold and pressed by an isostatic press. Thereby, the adhesive force between ceramic green sheets improves. Note that there may be a difference in the adhesion between the ceramic green sheets due to the steps of the internal electrodes formed on the surface of the ceramic green sheets. Therefore, a uniform pressure may be applied by pressing after pressing an elastic body between the laminate block and the mold.

さらに、積層体ブロックをカットすることにより、生の積層体を得る。具体的には、まず、積層体ブロックの主面に熱発泡剥離シートを貼り、熱発泡剥離シートをテーブルに固着することにより、積層体ブロックをテーブル上面に固定する。次に、積層体ブロックの端部を切除し、内部に埋設された電極を露出させ、位置合わせしながら、カット刃を積層体ブロックに押し当てて切断することにより、個々のチップに分割する。なお、ダイサーによる切削であっても良いし、レーザーによる分割であっても良い。   Furthermore, a raw laminated body is obtained by cutting a laminated body block. Specifically, first, a thermal foam release sheet is attached to the main surface of the laminate block, and the thermal foam release sheet is fixed to the table, thereby fixing the laminate block to the table upper surface. Next, the end of the laminated body block is cut out, the electrode embedded in the inside is exposed, and the cut blade is pressed against the laminated body block while being aligned, and is divided into individual chips. In addition, the cutting by a dicer may be sufficient and the division | segmentation by a laser may be sufficient.

このとき、生の積層体に対してバレル研磨などを施し、稜線部や角部を丸めてもよい。具体的には、生の積層体を研磨メディアとともに小型ポッドに収容し、小型ポッドに外力をかけることで、研磨メディアにより生の積層体を研磨し、一定の曲率半径を有するように角部を丸める。なお、バレル研磨は、生の積層体を焼成した後に行ってもよい。   At this time, the raw laminated body may be subjected to barrel polishing or the like to round the ridge line portion or the corner portion. Specifically, the raw laminate is accommodated in a small pod together with the polishing media, and an external force is applied to the small pod so that the raw laminate is polished by the polishing media and the corners are formed so as to have a certain radius of curvature. Round. In addition, you may perform barrel polishing after baking a raw laminated body.

(積層体を準備する工程)
次に、生の積層体を焼成して、積層体を準備する工程について説明する。
(Process of preparing a laminate)
Next, the process of baking a raw laminated body and preparing a laminated body is demonstrated.

まず、生の積層体に含まれるバインダーを除去する脱バインダー工程が行われる。具体的には、生の積層体を焼成用セッターに載置し、加熱することにより、生の積層体のセラミック層および内部電極に含まれる有機バインダーを除去する。炉内雰囲気は空気雰囲気で行われるが、N2,H2,H2Oなどのガス量を調整して行ってもよい。 First, the binder removal process which removes the binder contained in a raw laminated body is performed. Specifically, the raw laminate is placed on a setter for firing and heated to remove the organic binder contained in the ceramic layer and the internal electrode of the raw laminate. The atmosphere in the furnace is an air atmosphere, but may be performed by adjusting the amount of gas such as N 2 , H 2 , H 2 O or the like.

次に、生の積層体を焼結する。具体的には、生の積層体をセッターに載置し、炉内の温度900℃以上1300℃以下で所定時間加熱する。なお、このときの焼成温度は、用いたセラミック材料や導電材料に応じて適宜設定することができる。また、焼成の際は、炉内におけるN2,H2,H2Oなどのガス量を調整して行われる。 Next, the green laminate is sintered. Specifically, the raw laminate is placed on a setter and heated at a temperature in the furnace of 900 ° C. to 1300 ° C. for a predetermined time. Note that the firing temperature at this time can be set as appropriate according to the ceramic material and conductive material used. Further, the firing is performed by adjusting the amount of gas such as N 2 , H 2 , H 2 O in the furnace.

上記のようにして、第1および第2の内部電極40a,40bが内部に配され、第1および第2の内部電極40a,40bの端部が第1または第2の端面26a,26bに引き出された積層体20を準備する。なお、このようにして得られた積層体20は、(焼成後に)アニール処理されることが好ましい。アニール処理は、セラミック層30を再酸化させる処理である。これにより、積層体20は、絶縁抵抗の寿命を長くすることができ、信頼性が向上する。なお、アニール処理は、還元雰囲気より高い酸素分圧下において行うことが好ましい。ただし、酸素濃度が高すぎると内部電極が絶縁化してしまう傾向がある。   As described above, the first and second internal electrodes 40a and 40b are arranged inside, and the ends of the first and second internal electrodes 40a and 40b are drawn out to the first or second end surfaces 26a and 26b. The laminated body 20 prepared is prepared. The laminated body 20 thus obtained is preferably annealed (after firing). The annealing process is a process for reoxidizing the ceramic layer 30. Thereby, the laminated body 20 can lengthen the lifetime of insulation resistance, and reliability improves. Note that the annealing treatment is preferably performed under an oxygen partial pressure higher than that in the reducing atmosphere. However, if the oxygen concentration is too high, the internal electrodes tend to be insulated.

(下地電極層用ペーストを塗布する工程)
まず、下地電極層用ペーストが充填されたペースト貯蔵部を備え、ペースト貯蔵部の底面には複数の凹部が形成され、複数の凹部の内面にのみ処理膜が形成された、定盤を準備する工程について、図3〜6を参照して説明する。
(Process of applying the base electrode layer paste)
First, a surface plate is prepared, which includes a paste storage unit filled with a base electrode layer paste, a plurality of recesses are formed on the bottom surface of the paste storage unit, and a treatment film is formed only on the inner surfaces of the plurality of recesses. The process will be described with reference to FIGS.

図3は、この発明の一実施の形態に係る製造方法で用いる定盤を示す断面図である。図4は、この発明の一実施の形態に係る製造方法で用いる定盤に形成された凹部の断面斜視図である。図5は、この発明の一実施の形態に係る製造方法で用いる定盤に形成された凹部の内面に処理膜を形成した様子を示す断面図である。図6は、この発明の一実施の形態に係る製造方法で用いる定盤に形成された凹部の内面に処理膜を形成した後、下地電極層用ペーストを充填した様子を示す断面図である。   FIG. 3 is a sectional view showing a surface plate used in the manufacturing method according to the embodiment of the present invention. FIG. 4 is a cross-sectional perspective view of a recess formed in a surface plate used in the manufacturing method according to one embodiment of the present invention. FIG. 5 is a cross-sectional view showing a state in which a treatment film is formed on the inner surface of the recess formed in the surface plate used in the manufacturing method according to one embodiment of the present invention. FIG. 6 is a cross-sectional view showing a state in which a base film layer paste is filled after a treatment film is formed on the inner surface of a recess formed in a surface plate used in a manufacturing method according to an embodiment of the present invention.

下地電極層142の形成には、外部電極用ペースト貯蔵治具200を用いる。外部電極用ペースト貯蔵冶具200は、定盤210を備える。   For the formation of the base electrode layer 142, an external electrode paste storage jig 200 is used. The external electrode paste storage jig 200 includes a surface plate 210.

定盤210は、下地電極層用ペースト280が充填されるペースト貯蔵部220を備える。ペースト貯蔵部220の底面222には、複数の凹部230が形成される。複数の凹部230は、図3,4において、紙面の左右方向に並んで連続的に形成される。複数の凹部230それぞれは、図3,4において、紙面の手前から奥へと向かう方向に略直方体状に延びるように形成される。   The surface plate 210 includes a paste storage unit 220 that is filled with the base electrode layer paste 280. A plurality of recesses 230 are formed on the bottom surface 222 of the paste storage unit 220. The plurality of recesses 230 are continuously formed side by side in the left-right direction on the paper surface in FIGS. 3 and 4, each of the plurality of recesses 230 is formed so as to extend in a substantially rectangular parallelepiped shape in a direction from the front side to the back side of the sheet.

複数の凹部230それぞれの内面232には、図5に示すように、処理膜240が形成される。処理膜240により、複数の凹部230に撥油性を付与することができる。よって、下地電極層用ペースト280を積層体20へ塗布する際に転写性が向上し、下地電極層用ペースト280の粘度を変えることなく、積層体20の第1および第2の端面26a,26bに形成された下地電極層142において最も水分が侵入し易い最外部(第1および第2の端面26a,26bにおいて主面22a,22bに最も近い第1および第2の内部電極40a,40bが位置する部分)の厚みを十分に確保することができる。すなわち、積層体20の第1および第2の端面26a,26bに下地電極層用ペースト280を均一な厚みで塗布することができるため、下地電極層142により耐湿信頼性および小型化を両立することができる。さらに、下地電極層142の表面に導電性樹脂層144が形成されることにより、積層セラミックコンデンサ10(積層セラミック電子部品)にクラックが生じることも抑制することができる。   As shown in FIG. 5, a treatment film 240 is formed on the inner surface 232 of each of the plurality of recesses 230. The treatment film 240 can impart oil repellency to the plurality of recesses 230. Therefore, transferability is improved when the base electrode layer paste 280 is applied to the laminate 20, and the first and second end faces 26a and 26b of the laminate 20 are not changed without changing the viscosity of the base electrode layer paste 280. In the base electrode layer 142 formed on the outermost portion, the outermost portion where moisture can easily enter (the first and second inner electrodes 40a, 40b closest to the main surfaces 22a, 22b in the first and second end surfaces 26a, 26b are positioned). The thickness of the portion to be sufficiently ensured. That is, since the base electrode layer paste 280 can be applied to the first and second end faces 26a, 26b of the multilayer body 20 with a uniform thickness, both the moisture resistance reliability and the miniaturization can be achieved by the base electrode layer 142. Can do. Furthermore, the formation of the conductive resin layer 144 on the surface of the base electrode layer 142 can also suppress the occurrence of cracks in the multilayer ceramic capacitor 10 (multilayer ceramic electronic component).

ここで、処理膜240は、複数の凹部230それぞれの内面232にのみ形成され、ペースト貯蔵部220の底面222(複数の凹部230それぞれの上端と同じ高さに位置する面)やその他の部分には形成されない。これは、ペースト貯蔵部220の底面222に処理膜240が形成されていた場合、次のような問題が懸念されるためである。   Here, the treatment film 240 is formed only on the inner surface 232 of each of the plurality of recesses 230, and is applied to the bottom surface 222 (surface located at the same height as the upper ends of each of the plurality of recesses 230) and other portions of the paste storage unit 220. Is not formed. This is because the following problem is a concern when the treatment film 240 is formed on the bottom surface 222 of the paste storage unit 220.

すなわち、ペースト貯蔵部220の底面222全体が下地電極層用ペースト280を弾いてしまうため、ペースト貯蔵部220に充填された下地電極用ペースト280が玉化してしまう。これにより、ペースト貯蔵部220の底面222は、下地電極層用ペースト280の充填された部分と充填されない部分とが混在した、いわゆる海島状になってしまう。その結果、下地電極層用ペースト280は、厚みや形状にばらつきがある状態で塗布されてしまう。さらに、処理膜240が、下地電極層用ペースト280をかき取る際に用いるスキージや底面222に押し当てられる積層体20に直接接触しやすくなり、これらによって削り取られてしまう。そして、このように削り取られた処理膜240は、下地電極層用ペースト280に不純物(コンタミ)として混入することが懸念される。仮に、不純物の混入した下地電極層用ペースト280が積層体20に塗布された場合、焼き付けの際に不純物が焼き飛んで大きな欠陥となるため、耐湿信頼性の著しい低下が懸念される。   That is, since the entire bottom surface 222 of the paste storage unit 220 repels the base electrode layer paste 280, the base electrode paste 280 filled in the paste storage unit 220 is turned into a ball. As a result, the bottom surface 222 of the paste storage unit 220 has a so-called sea-island shape in which a portion filled with the base electrode layer paste 280 and a portion not filled are mixed. As a result, the base electrode layer paste 280 is applied with variations in thickness and shape. Furthermore, the treatment film 240 is easily brought into direct contact with the squeegee used when the base electrode layer paste 280 is scraped off and the laminated body 20 pressed against the bottom surface 222, and is thus scraped off. Then, there is a concern that the treatment film 240 scraped off in this way may be mixed as impurities (contamination) in the base electrode layer paste 280. If the base electrode layer paste 280 mixed with impurities is applied to the laminate 20, the impurities burn out during baking, resulting in a large defect, and there is a concern that the moisture resistance reliability may be significantly reduced.

なお、処理膜240は、凹部230の内面232のうち、その底面から側面の高さ寸法の20%以上80%以下まで形成されることが好ましい。処理膜240が凹部230の内面232のうちその底面から側面の高さ寸法の20%以上まで形成されることにより、下地電極層用ペースト280の積層体20に対する転写性が十分に得られ、且つ処理膜240が凹部230の内面232のうちその底面から側面の高さ寸法の80%を越えた部分には形成されないことにより、下地電極層用ペースト280の凹部230内部の充填性が十分に確保される。   In addition, it is preferable that the process film 240 is formed from 20% to 80% of the height dimension of the side surface from the bottom surface of the inner surface 232 of the recess 230. By forming the treatment film 240 to 20% or more of the height dimension of the side surface from the bottom surface of the inner surface 232 of the recess 230, sufficient transferability to the laminate 20 of the base electrode layer paste 280 is obtained, and Since the treatment film 240 is not formed on the inner surface 232 of the recess 230 at a portion exceeding 80% of the height dimension of the side surface from the bottom surface, the filling property of the base electrode layer paste 280 inside the recess 230 is sufficiently secured. Is done.

処理膜240は、例えば、テフロン(登録商標)めっきによる膜、シランカップリング剤を含む膜、シリコーン系化合物またはフッ素系化合物を含む膜などにより形成される。   The treatment film 240 is formed of, for example, a film made of Teflon (registered trademark), a film containing a silane coupling agent, a film containing a silicone compound or a fluorine compound, or the like.

上記のように処理膜240を形成したペースト貯蔵部220に、図6に示すように、下地電極層用ペースト280を充填する。   As shown in FIG. 6, the base electrode layer paste 280 is filled in the paste storage unit 220 on which the treatment film 240 is formed as described above.

次に、ペースト貯蔵部の底面に、積層体の第1および第2の端面を押し付ける工程について、図7〜10を参照して説明する。   Next, the process of pressing the first and second end faces of the laminate on the bottom surface of the paste storage unit will be described with reference to FIGS.

図7は、この発明の一実施の形態に係る製造方法で用いる定盤の上方に、複数の積層体を把持した冶具を配設した様子を示す断面図である。図8は、この発明の一実施の形態に係る製造方法で用いる定盤が備えるペースト貯蔵部の底面に積層体の端面を押し付けた様子を示す断面図である。図9は、この発明の一実施の形態に係る製造方法において、複数の積層体の端面に下地電極層用ペーストを塗布したときの様子を示す断面図である。図10は、この発明の一実施の形態に係る製造方法において、積層体の端面に下地電極層用ペーストを塗布したときの積層体の端面近傍の拡大断面図である。   FIG. 7 is a cross-sectional view showing a state in which a jig holding a plurality of laminated bodies is arranged above a surface plate used in the manufacturing method according to one embodiment of the present invention. FIG. 8 is a cross-sectional view showing a state in which the end surface of the laminate is pressed against the bottom surface of the paste storage section provided in the surface plate used in the manufacturing method according to the embodiment of the present invention. FIG. 9 is a cross-sectional view showing a state when the base electrode layer paste is applied to the end faces of a plurality of laminated bodies in the manufacturing method according to one embodiment of the present invention. FIG. 10 is an enlarged cross-sectional view of the vicinity of the end face of the laminate when the base electrode layer paste is applied to the end face of the laminate in the manufacturing method according to one embodiment of the present invention.

外部電極用ペースト貯蔵治具200は、定盤210の上方に冶具290をさらに備える。   The external electrode paste storage jig 200 further includes a jig 290 above the surface plate 210.

まず、冶具290に、図7に示すように、定盤210の上方で、第1または第2の端面26a,26bがペースト貯蔵部220と対向するように複数の積層体20それぞれを挟持させる。   First, as shown in FIG. 7, the jig 290 sandwiches each of the plurality of stacked bodies 20 above the surface plate 210 so that the first or second end surfaces 26 a and 26 b face the paste storage unit 220.

次に、冶具290を下方に移動させることにより、図8に示すように、下地電極層用ペースト280に積層体20の第1または第2の端面26a,26bを浸漬させる。そして、ペースト貯蔵部220の底面222に、積層体20の第1または第2の端面26a,26bを押し付ける。   Next, by moving the jig 290 downward, the first or second end face 26a, 26b of the laminate 20 is immersed in the base electrode layer paste 280 as shown in FIG. And the 1st or 2nd end surface 26a, 26b of the laminated body 20 is pressed against the bottom face 222 of the paste storage part 220. FIG.

そして、冶具290を上方に移動させることにより、図9,10に示すように、積層体20の第1または第2の端面26a,26b、第1および第2の主面22a,22bの一部、および第1および第2の側面24a,24bの一部に、下地電極層用ペースト280を塗布する。なお、下地電極層用ペースト280の充填する量を調整することにより、積層体20の第1または第2の端面26a,26bにのみ下地電極層用ペースト280を塗布するようにしてもよい。   Then, by moving the jig 290 upward, as shown in FIGS. 9 and 10, a part of the first or second end face 26a, 26b and the first and second main faces 22a, 22b of the laminate 20 The base electrode layer paste 280 is applied to a part of the first and second side surfaces 24a and 24b. The base electrode layer paste 280 may be applied only to the first or second end face 26a, 26b of the stacked body 20 by adjusting the amount of the base electrode layer paste 280 filled.

(下地電極層を形成する工程)
下地電極層用ペーストが塗布された積層体を焼き付けて下地電極層を形成する工程は、積層体20に塗布された下地電極層用ペーストを乾燥させた後、例えば、700℃以上900℃以下の温度で焼き付けることにより行われる。
(Step of forming the base electrode layer)
The step of baking the laminate on which the base electrode layer paste is applied to form the base electrode layer includes drying the base electrode layer paste applied to the laminate 20 and then, for example, 700 ° C. or more and 900 ° C. or less. This is done by baking at temperature.

(導電性樹脂層を形成する工程)
まず、下地電極層の表面に、熱硬化性樹脂および導電性金属を含む導電性樹脂層用ペーストを塗布する工程を行う。
(Process for forming conductive resin layer)
First, the process of apply | coating the paste for conductive resin layers containing a thermosetting resin and a conductive metal to the surface of a base electrode layer is performed.

最後に、熱処理を行うことにより、熱硬化性樹脂を硬化させる工程を行い、導電性樹脂層を形成する。具体的には、150℃以上300℃以下の温度で熱処理を行うことにより、樹脂を硬化させる。これにより、導電性樹脂層が形成される。なお、熱処理時の雰囲気は、空気雰囲気でもよいし、窒素ガス雰囲気でもよい。なお、Cu粉末を含む導電性樹脂層を形成する場合、金属成分が酸化してしまうことを防止するため、熱処理時の酸素濃度を100ppm以下にすることが好ましい。   Finally, a heat treatment is performed to cure the thermosetting resin, thereby forming a conductive resin layer. Specifically, the resin is cured by performing a heat treatment at a temperature of 150 ° C. or higher and 300 ° C. or lower. Thereby, a conductive resin layer is formed. Note that the atmosphere during the heat treatment may be an air atmosphere or a nitrogen gas atmosphere. In addition, when forming the conductive resin layer containing Cu powder, in order to prevent that a metal component will oxidize, it is preferable to make oxygen concentration at the time of heat processing into 100 ppm or less.

(上層電極層の形成)
必要に応じて、導電性樹脂層の表面に、上層電極層を形成する工程を行う。上層電極層は電解めっき法、または無電解めっき法により形成する。
(Formation of upper electrode layer)
If necessary, a step of forming an upper electrode layer on the surface of the conductive resin layer is performed. The upper electrode layer is formed by an electrolytic plating method or an electroless plating method.

(効果)
この発明の一実施の形態に係る積層セラミックコンデンサ10(積層セラミック電子部品)の製造方法は、底面222に形成された複数の凹部230の内面にのみ処理膜240が形成されたペースト貯蔵部220を備える定盤210を用いることにより、複数の凹部230に撥油性を付与することができる。よって、下地電極層用ペースト280の積層体20への転写性が向上し、下地電極層用ペースト280の粘度を変えることなく、積層体20の第1および第2の端面26a,26bに形成された下地電極層142において最も水分が侵入し易い最外部(第1および第2の端面26a,26bにおいて主面22a,22bに最も近い第1および第2の内部電極40a,40bが位置する部分)の厚みを十分に確保することができる。すなわち、積層体20の第1および第2の端面26a,26bに下地電極層用ペースト280を均一な厚みで塗布することができるため、下地電極層142により耐湿信頼性および小型化を両立することができる。さらに、下地電極層142の表面に導電性樹脂層144が形成されることにより、クラックが生じることも抑制することができる。以上の通りであるため、この発明の一実施の形態によれば、導電性樹脂層144によりクラックが生じることを抑制しつつ、下地電極層142により耐湿信頼性および小型化を両立した積層セラミックコンデンサ10を製造することができる。
(effect)
The method for manufacturing a multilayer ceramic capacitor 10 (multilayer ceramic electronic component) according to an embodiment of the present invention includes a paste storage unit 220 in which a treatment film 240 is formed only on the inner surfaces of a plurality of recesses 230 formed on a bottom surface 222. By using the surface plate 210 provided, oil repellency can be imparted to the plurality of recesses 230. Therefore, the transferability of the base electrode layer paste 280 to the laminate 20 is improved, and the base electrode layer paste 280 is formed on the first and second end faces 26a and 26b of the laminate 20 without changing the viscosity. In the base electrode layer 142, the outermost portion in which moisture is most likely to enter (portions where the first and second inner electrodes 40a, 40b closest to the main surfaces 22a, 22b are located on the first and second end surfaces 26a, 26b). Can be sufficiently secured. That is, since the base electrode layer paste 280 can be applied to the first and second end faces 26a, 26b of the multilayer body 20 with a uniform thickness, both the moisture resistance reliability and the miniaturization can be achieved by the base electrode layer 142. Can do. Furthermore, the formation of the conductive resin layer 144 on the surface of the base electrode layer 142 can also suppress the occurrence of cracks. As described above, according to one embodiment of the present invention, a multilayer ceramic capacitor that achieves both moisture resistance reliability and downsizing by the base electrode layer 142 while suppressing the generation of cracks by the conductive resin layer 144. 10 can be manufactured.

また、この発明の一実施の形態に係る積層セラミックコンデンサ10(積層セラミック電子部品)の製造方法は、導電性樹脂層を形成する工程が、下地電極層の表面に、熱硬化性樹脂および導電性金属を含む導電性樹脂層用ペーストを塗布する工程と、熱処理を行うことにより熱硬化性樹脂を硬化させる工程とを含むことにより、積層セラミックコンデンサ10に対するクラックの発生を適切に抑制するための導電性樹脂層144を形成することができる。   Further, in the method of manufacturing the multilayer ceramic capacitor 10 (multilayer ceramic electronic component) according to one embodiment of the present invention, the step of forming the conductive resin layer includes the step of forming a thermosetting resin and a conductive material on the surface of the base electrode layer. Conduction for appropriately suppressing the occurrence of cracks in the multilayer ceramic capacitor 10 by including a step of applying a conductive resin layer paste containing metal and a step of curing the thermosetting resin by performing a heat treatment. The conductive resin layer 144 can be formed.

なお、この発明の一実施の形態に係る積層セラミックコンデンサ10(積層セラミック電子部品)の製造方法では、処理膜240が、凹部230の内面232のうち、その底面から側面の高さ寸法の20%以上80%以下まで形成されることが好ましいとして説明した。処理膜240が凹部230の内面232のうちその底面から側面の高さ寸法の20%以上まで形成されることにより、下地電極層用ペースト280の積層体20に対する転写性が十分に得られ、且つ処理膜240が凹部230の内面232のうちその底面から側面の高さ寸法の80%を越えた部分には形成されないことにより、下地電極層用ペースト280の凹部230内部の充填性が十分に確保される。   In the method of manufacturing the multilayer ceramic capacitor 10 (multilayer ceramic electronic component) according to the embodiment of the present invention, the treatment film 240 is 20% of the height dimension of the inner surface 232 of the recess 230 from the bottom surface to the side surface. It has been described that it is preferably formed to 80% or less. By forming the treatment film 240 to 20% or more of the height dimension of the side surface from the bottom surface of the inner surface 232 of the recess 230, sufficient transferability to the laminate 20 of the base electrode layer paste 280 is obtained, and Since the treatment film 240 is not formed on the inner surface 232 of the recess 230 at a portion exceeding 80% of the height dimension of the side surface from the bottom surface, the filling property of the base electrode layer paste 280 inside the recess 230 is sufficiently secured. Is done.

なお、処理膜240は、図11に示すように、凹部230の内面232のうち、その底面から側面の上端(すなわち、側面の高さ寸法の100%)まで形成されてもよいし、その底面から80%を超えて100%未満まで形成されてもよいし、その底面から側面の高さ寸法の20%未満まで形成されてもよし、底面のみに形成され側面には形成されなくてもよい。   As shown in FIG. 11, the treatment film 240 may be formed from the bottom surface to the upper end of the side surface (that is, 100% of the height dimension of the side surface) of the inner surface 232 of the recess 230, or the bottom surface thereof. May be formed from over 80% to less than 100%, from the bottom surface to less than 20% of the height of the side surface, or only on the bottom surface and not on the side surface. .

また、この発明の一実施の形態に係る積層セラミックコンデンサ10(積層セラミック電子部品)の製造方法は、処理膜240が、テフロン(登録商標)めっきによる膜、シランカップリング剤を含む膜、シリコーン系化合物またはフッ素系化合物を含む膜により形成されることにより、複数の凹部230に十分な撥油性を付与することができる。これにより、下地電極層用ペースト280の積層体20への転写性が向上し、下地電極層用ペースト280の粘度を変えることなく、積層体20の第1および第2の端面26a,26bに形成された下地電極層142において最も水分が侵入し易い最外部(第1および第2の端面26a,26bにおいて主面22a,22bに最も近い第1および第2の内部電極40a,40bが位置する部分)の厚みを十分に確保することができる。   Further, in the method of manufacturing the multilayer ceramic capacitor 10 (multilayer ceramic electronic component) according to one embodiment of the present invention, the treatment film 240 is a film made of Teflon (registered trademark), a film containing a silane coupling agent, a silicone-based film By being formed of a film containing a compound or a fluorine-based compound, sufficient oil repellency can be imparted to the plurality of recesses 230. As a result, the transferability of the base electrode layer paste 280 to the laminate 20 is improved, and the base electrode layer paste 280 is formed on the first and second end faces 26a and 26b without changing the viscosity of the base electrode layer paste 280. The outermost portion where the moisture is most likely to enter in the underlying electrode layer 142 (the first and second end faces 26a and 26b where the first and second inner electrodes 40a and 40b closest to the main surfaces 22a and 22b are located). ) Can be sufficiently secured.

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。   In addition, this invention is not limited to the said embodiment, A various deformation | transformation is carried out within the range of the summary.

10 積層セラミックコンデンサ
20 積層体
22a 第1の主面
22b 第2の主面
24a 第1の側面
24b 第2の側面
26a 第1の端面
26b 第2の端面
30 セラミック層
40a 第1の内部電極
40b 第2の内部電極
140a 第1の外部電極
140b 第2の外部電極
142 下地電極層
144 導電性樹脂層
146 上層電極層
200 外部電極用ペースト貯蔵治具
210 定盤
220 ペースト貯蔵部
222 底面
230 凹部
232 内面
240 処理膜
280 下地電極層用ペースト
290 冶具
DESCRIPTION OF SYMBOLS 10 Multilayer ceramic capacitor 20 Laminated body 22a 1st main surface 22b 2nd main surface 24a 1st side surface 24b 2nd side surface 26a 1st end surface 26b 2nd end surface 30 Ceramic layer 40a 1st internal electrode 40b 1st Two internal electrodes 140a First external electrode 140b Second external electrode 142 Base electrode layer 144 Conductive resin layer 146 Upper electrode layer 200 External electrode paste storage jig 210 Surface plate 220 Paste storage portion 222 Bottom surface 230 Recessed portion 232 Inner surface 240 treatment film 280 base electrode layer paste 290 jig

Claims (4)

複数のセラミック層および複数の内部電極が交互に積層されることにより直方体状に形成され、積層方向において相対する第1の主面および第2の主面、積層方向に直交する幅方向において相対する第1の側面および第2の側面、並びに積層方向および幅方向に直交する長さ方向において相対する第1の端面および第2の端面を含む積層体と、
前記積層体の第1および第2の端面において前記内部電極に電気的に接続されるように形成された下地電極層と、前記下地電極層の表面に形成され、熱硬化性樹脂および導電性金属を含む導電性樹脂層とを含む一対の外部電極とを備えた積層セラミック電子部品の製造方法であって、
内部電極パターンの形成された複数のセラミックグリーンシートを積層することにより、積層体ブロックを形成し、前記積層体ブロックをカットして生の積層体を準備する工程と、
前記生の積層体を焼成して、前記積層体を準備する工程と、
前記積層体の少なくとも第1および第2の端面に下地電極層用ペーストを塗布する工程と、
前記下地電極層用ペーストが塗布された前記積層体を焼き付けて下地電極層を形成する工程と、
前記下地電極層の表面に導電性樹脂層を形成する工程とを備え、
前記下地電極層用ペーストを塗布する工程は、
前記下地電極層用ペーストが充填されたペースト貯蔵部を備え、前記ペースト貯蔵部の底面には複数の凹部が形成され、前記複数の凹部の内面にのみ処理膜が形成された、定盤を準備する工程と、
前記ペースト貯蔵部の底面に、前記積層体の第1および第2の端面を押し付ける工程とを含むことを特徴とする、積層セラミック電子部品の製造方法。
A plurality of ceramic layers and a plurality of internal electrodes are alternately stacked to form a rectangular parallelepiped shape. The first main surface and the second main surface are opposed to each other in the stacking direction, and are opposed in the width direction orthogonal to the stacking direction. A laminated body including a first side surface and a second side surface, and a first end surface and a second end surface facing each other in a length direction perpendicular to the laminating direction and the width direction;
A base electrode layer formed so as to be electrically connected to the internal electrode at the first and second end faces of the laminate, and a thermosetting resin and a conductive metal formed on the surface of the base electrode layer A method for manufacturing a multilayer ceramic electronic component comprising a pair of external electrodes including a conductive resin layer including:
By laminating a plurality of ceramic green sheets with internal electrode patterns formed thereon, forming a laminate block, cutting the laminate block to prepare a raw laminate, and
Firing the raw laminate and preparing the laminate;
Applying a base electrode layer paste to at least the first and second end faces of the laminate;
Baking the laminate on which the paste for the base electrode layer is applied to form a base electrode layer;
Forming a conductive resin layer on the surface of the base electrode layer,
The step of applying the base electrode layer paste includes
A surface plate is provided, comprising a paste storage unit filled with the base electrode layer paste, wherein a plurality of recesses are formed on a bottom surface of the paste storage unit, and a treatment film is formed only on the inner surfaces of the plurality of recesses. And a process of
And a step of pressing the first and second end faces of the multilayer body against the bottom surface of the paste storage unit.
前記導電性樹脂層を形成する工程は、
前記下地電極層の表面に、前記熱硬化性樹脂および前記導電性金属を含む導電性樹脂層用ペーストを塗布する工程と、
熱処理を行うことにより、前記熱硬化性樹脂を硬化させる工程とを含む、請求項1に記載の積層セラミック電子部品の製造方法。
The step of forming the conductive resin layer includes:
Applying a paste for a conductive resin layer containing the thermosetting resin and the conductive metal to the surface of the base electrode layer;
The manufacturing method of the multilayer ceramic electronic component of Claim 1 including the process of hardening the said thermosetting resin by performing heat processing.
前記処理膜は、前記凹部の内面のうち、その底面から側面の高さ寸法の20%以上80%以下まで形成される、請求項1または請求項2に記載の積層セラミック電子部品の製造方法。   3. The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the treatment film is formed from 20% to 80% of a height dimension of a side surface from a bottom surface of an inner surface of the concave portion. 前記処理膜は、テフロン(登録商標)めっきによる膜、シランカップリング剤を含む膜、シリコーン系化合物またはフッ素系化合物を含む膜により形成される、請求項1〜3に記載の積層セラミック電子備品の製造方法。   The multilayer ceramic electronic equipment according to claim 1, wherein the treatment film is formed of a film made of Teflon (registered trademark), a film containing a silane coupling agent, a film containing a silicone compound or a fluorine compound. Production method.
JP2015154007A 2015-08-04 2015-08-04 Manufacturing method of multilayer ceramic electronic component Pending JP2017034146A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015154007A JP2017034146A (en) 2015-08-04 2015-08-04 Manufacturing method of multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015154007A JP2017034146A (en) 2015-08-04 2015-08-04 Manufacturing method of multilayer ceramic electronic component

Publications (1)

Publication Number Publication Date
JP2017034146A true JP2017034146A (en) 2017-02-09

Family

ID=57989449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015154007A Pending JP2017034146A (en) 2015-08-04 2015-08-04 Manufacturing method of multilayer ceramic electronic component

Country Status (1)

Country Link
JP (1) JP2017034146A (en)

Similar Documents

Publication Publication Date Title
JP6806035B2 (en) Multilayer ceramic capacitors
US10074483B2 (en) Ceramic electronic component
KR101729295B1 (en) Ceramic electronic component and taped electronic component series
US9281120B2 (en) Multilayer ceramic electronic component and board having the same mounted thereon
KR101173420B1 (en) Ceramic electronic component
JP5777302B2 (en) Method for manufacturing ceramic electronic component, ceramic electronic component and wiring board
JP6780673B2 (en) Multilayer ceramic capacitors and their mounting structure
US11120943B2 (en) Method for manufacturing ceramic electronic component
JP2018101724A (en) Multilayer ceramic capacitor
US8988855B2 (en) Method of manufacturing ceramic electronic component including heating an electrode layer to form a conductive layer including an alloy particle
JP2017191837A (en) Multilayer ceramic capacitor
JP2017228757A (en) Multilayer ceramic electronic component and mounting board thereof
JP2015109411A (en) Ceramic electronic component
JP2015173292A (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2006210590A (en) Laminated ceramic capacitor and its manufacturing method
JP2017191869A (en) Mounting structure of multilayer ceramic capacitor
JP2019212727A (en) Multilayer ceramic capacitor and mounting structure of multilayer ceramic capacitor
CN113539681B (en) Laminated ceramic capacitor
JP2016072485A (en) Multilayer ceramic capacitor
JP2019040943A (en) Multilayer ceramic capacitor
JP2017034146A (en) Manufacturing method of multilayer ceramic electronic component
JP5879913B2 (en) Manufacturing method of ceramic electronic component
JP2022158987A (en) Ceramic electronic component, circuit board structure, and manufacturing method for ceramic electronic component
JP2023114038A (en) Manufacturing method for electronic component
JP2019179820A (en) Multilayer ceramic capacitor