JP2017022842A - Modulation method, and circuit using this modulation method - Google Patents
Modulation method, and circuit using this modulation method Download PDFInfo
- Publication number
- JP2017022842A JP2017022842A JP2015137501A JP2015137501A JP2017022842A JP 2017022842 A JP2017022842 A JP 2017022842A JP 2015137501 A JP2015137501 A JP 2015137501A JP 2015137501 A JP2015137501 A JP 2015137501A JP 2017022842 A JP2017022842 A JP 2017022842A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- circuit
- switch element
- modulation method
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、主にダイオードクランプ型３レベルコンバータに用いる変調方法、及び、この変調方法を用いた回路に関するものである。 The present invention relates to a modulation method mainly used for a diode clamp type three-level converter and a circuit using this modulation method.
ダイオードクランプ型３レベルコンバータの変調方法として、パルス幅変調と位相シフト変調を組み合わせた方式が非特許文献１と非特許文献２で開示されている。 Non-patent document 1 and non-patent document 2 disclose a method of combining pulse width modulation and phase shift modulation as a modulation method of a diode clamp type three-level converter.
図７に非特許文献１の回路図を示す。入力端子７と入力端子８の間にコンデンサ９とコンデンサ１０の直列回路、ＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４の直列回路、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６の直列回路が接続されている。コンデンサ１３と、ダイオード１１とダイオード１２の直列回路がＭＯＳＦＥＴ２とＭＯＳＦＥＴ３の直列回路に接続されている。ダイオード１１とダイオード１２の接続点はコンデンサ９とコンデンサ１０の接続点に接続されている。ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６の接続点とＭＯＳＦＥＴ２とＭＯＳＦＥＴ３の接続点の間にはチョーク１４とトランス１５の一次巻線の直列回路が接続されている。トランス１５の第一の二次巻線とダイオード１６の直列回路と、トランス１５の第二の二次巻線とダイオード１７の直列回路がチョーク１８とコンデンサ１９の直列回路に接続されており、コンデンサ１９の両端にそれぞれ出力端子２０と出力端子２１が接続されている。 FIG. 7 shows a circuit diagram of Non-Patent Document 1. Between the input terminal 7 and the input terminal 8, a series circuit of a capacitor 9 and a capacitor 10, a series circuit of MOSFET1, MOSFET2, MOSFET3, MOSFET4, and a series circuit of MOSFET5 and MOSFET6 are connected. The capacitor 13 and the series circuit of the diode 11 and the diode 12 are connected to the series circuit of the MOSFET 2 and the MOSFET 3. A connection point between the diode 11 and the diode 12 is connected to a connection point between the capacitor 9 and the capacitor 10. A series circuit of the primary winding of the choke 14 and the transformer 15 is connected between the connection point of the MOSFETs 5 and 6 and the connection point of the MOSFETs 2 and 3. The series circuit of the first secondary winding of the transformer 15 and the diode 16 and the series circuit of the second secondary winding of the transformer 15 and the diode 17 are connected to the series circuit of the choke 18 and the capacitor 19. An output terminal 20 and an output terminal 21 are connected to both ends of 19, respectively.
図８に非特許文献２の回路図を示す。図７と同一の部品には同じ番号をつけ、説明を省略する。一次側回路の相違点はチョーク１４とトランス１５の一次巻線の直列回路に直列にコンデンサ２３が挿入されている事と、トランス１５の一次巻線に並列にチョーク２２が接続されている事である。二次側ではダイオード２４、ダイオード２５、ダイオード２６、ダイオード２７でブリッジ回路が構成され、その交流入力にトランス１５の二次巻線が接続され、直流出力にコンデンサ１９が接続され、コンデンサ１９の両端にそれぞれ出力端子２０と出力端子２１が接続されている。 FIG. 8 shows a circuit diagram of Non-Patent Document 2. The same parts as those in FIG. The difference between the primary side circuit is that a capacitor 23 is inserted in series with the series circuit of the primary winding of the choke 14 and the transformer 15 and that the choke 22 is connected in parallel with the primary winding of the transformer 15. is there. On the secondary side, a bridge circuit is constituted by the diode 24, the diode 25, the diode 26, and the diode 27, the secondary winding of the transformer 15 is connected to the AC input, the capacitor 19 is connected to the DC output, and both ends of the capacitor 19 are connected. The output terminal 20 and the output terminal 21 are connected to each other.
非特許文献１と非特許文献２で開示されている変調方法は共通であり、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６に対してＭＯＳＦＥＴ２とＭＯＳＦＥＴ３を位相シフト変調する事と、ＭＯＳＦＥＴ１とＭＯＳＦＥＴ４をパルス幅変調する事を組み合わせている。位相シフト変調する動作モードは２レベルモードと呼ばれ、パルス幅変調する動作モードは３レベルモードと呼ばれている。 The modulation methods disclosed in Non-Patent Document 1 and Non-Patent Document 2 are common, and a combination of phase shift modulation of MOSFET 2 and MOSFET 3 for MOSFET 5 and MOSFET 6 and pulse width modulation of MOSFET 1 and MOSFET 4 is combined. Yes. The operation mode in which phase shift modulation is performed is called a two-level mode, and the operation mode in which pulse width modulation is performed is called a three-level mode.
図９に２レベルモードにおける各ＭＯＳＦＥＴの駆動信号と、ＭＯＳＦＥＴ１〜ＭＯＳＦＥＴ６で構成されるフルブリッジ回路の出力電圧ＶＦＢＯＵＴを示す。フルブリッジ回路の出力電圧ＶＦＢＯＵＴの回路図上の位置は図７に示した。 FIG. 9 shows the drive signal of each MOSFET in the two-level mode and the output voltage V FBOUT of the full bridge circuit composed of MOSFET 1 to MOSFET 6. The position of the output voltage V FBOUT of the full bridge circuit on the circuit diagram is shown in FIG.
２レベルモードには各ＭＯＳＦＥＴのオン、オフの組み合わせで四つの状態が存在する。これから図１０〜図１３を使って各状態の動作を説明するが、共通の構成として図の左側に駆動信号の図を、右側に回路図を記載している。駆動信号の図はハイレベルがオン、ローレベルがオフを表しており、また説明対象の部分を黒色で、それ以外を灰色で示している。回路図はＶＦＢＯＵＴの電圧がどうなるのかを容易に理解できる様に、図７に対して一部の部品を省略して記載しており、電流が流れる部品を黒色で、流れない部品を灰色で示している。
また前提条件としてコンデンサ９とコンデンサ１０の電圧はそれぞれ入力電圧の半分になる様に制御されているものとする。
In the two-level mode, there are four states depending on the combination of ON and OFF of each MOSFET. The operation in each state will be described below with reference to FIGS. 10 to 13. As a common configuration, a drive signal diagram is illustrated on the left side of the diagram, and a circuit diagram is illustrated on the right side. In the drive signal diagram, the high level is on and the low level is off, and the portion to be explained is shown in black, and the others are shown in gray. In order to easily understand what happens to the voltage of V FBOUT, the circuit diagram is shown with some parts omitted from FIG. 7, the parts through which current flows are black and the parts that do not flow are gray. Show.
Further, as a precondition, the voltages of the capacitor 9 and the capacitor 10 are controlled so as to be half of the input voltage.
図１０は２レベルモードの第一の状態の説明図である。この状態ではＭＯＳＦＥＴ３とＭＯＳＦＥＴ５がオンしている。すると回路図に黒色で示したようにコンデンサ９、ＭＯＳＦＥＴ５、チョーク１４、トランス１５、ＭＯＳＦＥＴ３、ダイオード１２のルートで電流が流れる。したがってＶＦＢＯＵＴの電圧はコンデンサ９の電圧と等しくなり、入力電圧をＶｉｎとすればＶｉｎ／２となる。 FIG. 10 is an explanatory diagram of the first state in the two-level mode. In this state, the MOSFET 3 and the MOSFET 5 are on. Then, as shown in black in the circuit diagram, a current flows through the route of the capacitor 9, the MOSFET 5, the choke 14, the transformer 15, the MOSFET 3, and the diode 12. Therefore, the voltage of V FBOUT becomes equal to the voltage of the capacitor 9, and becomes Vin / 2 if the input voltage is Vin.
図１１は２レベルモードの第二の状態の説明図である。この状態ではＭＯＳＦＥＴ２とＭＯＳＦＥＴ５がオンしている。すると回路図に黒色で示したようにＭＯＳＦＥＴ５、チョーク１４、トランス１５、ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ１のルートで電流が流れる。ＭＯＳＦＥＴ１の駆動信号はオフになっているが、ボディダイオードが導通する。したがってＶＦＢＯＵＴの電圧はゼロとなる。 FIG. 11 is an explanatory diagram of the second state of the two-level mode. In this state, MOSFET2 and MOSFET5 are on. Then, as shown in black in the circuit diagram, a current flows through the route of the MOSFET 5, the choke 14, the transformer 15, the MOSFET 2, and the MOSFET 1. The drive signal for MOSFET 1 is off, but the body diode is conducting. Therefore, the voltage of V FBOUT becomes zero.
図１２は２レベルモードの第三の状態の説明図である。この状態ではＭＯＳＦＥＴ２とＭＯＳＦＥＴ６がオンしている。すると回路図に黒色で示したようにコンデンサ１０、ダイオード１１、ＭＯＳＦＥＴ２、トランス１５、チョーク１４、ＭＯＳＦＥＴ６のルートで電流が流れる。したがってＶＦＢＯＵＴの電圧はコンデンサ１０の電圧と等しくなり、入力電圧をＶｉｎとすれば−Ｖｉｎ／２となる。 FIG. 12 is an explanatory diagram of the third state of the two-level mode. In this state, MOSFET 2 and MOSFET 6 are on. Then, as shown in black in the circuit diagram, a current flows through the route of the capacitor 10, the diode 11, the MOSFET 2, the transformer 15, the choke 14, and the MOSFET 6. Therefore, the voltage of V FBOUT becomes equal to the voltage of the capacitor 10, and becomes −Vin / 2 when the input voltage is Vin.
図１３は２レベルモードの第四の状態の説明図である。この状態ではＭＯＳＦＥＴ３とＭＯＳＦＥＴ６がオンしている。すると回路図に黒色で示したようにＭＯＳＦＥＴ６、チョーク１４、トランス１５、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４のルートで電流が流れる。ＭＯＳＦＥＴ４の駆動信号はオフになっているが、ボディダイオードが導通する。したがってＶＦＢＯＵＴの電圧はゼロとなる。 FIG. 13 is an explanatory diagram of the fourth state of the two-level mode. In this state, MOSFET 3 and MOSFET 6 are on. Then, a current flows through the route of the MOSFET 6, the choke 14, the transformer 15, the MOSFET 3, and the MOSFET 4 as shown in black in the circuit diagram. Although the drive signal for MOSFET 4 is off, the body diode is conducting. Therefore, the voltage of V FBOUT becomes zero.
以上より、２レベルモードではＭＯＳＦＥＴ２とＭＯＳＦＥＴ３の位相シフト量を変調する事によってＶＦＢＯＵＴの電圧が±Ｖｉｎ／２となるデューティとゼロとなるデューティを変えられる事がわかる。 From the above, it can be seen that in the two-level mode, the duty at which the voltage of V FBOUT becomes ± Vin / 2 and the duty at which it becomes zero can be changed by modulating the phase shift amount of MOSFET 2 and MOSFET 3.
同じ手法で３レベルモードの説明をする。図１４に３レベルモードにおける各ＭＯＳＦＥＴの駆動信号と、ＭＯＳＦＥＴ１〜ＭＯＳＦＥＴ６で構成されるフルブリッジ回路の出力電圧ＶＦＢＯＵＴを示す。
図１５は３レベルモードの第一の状態の説明図である。この状態ではＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、ＭＯＳＦＥＴ５がオンしている。すると回路図に黒色で示したようにコンデンサ９、ＭＯＳＦＥＴ５、チョーク１４、トランス１５、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、コンデンサ１０のルートで電流が流れる。したがってＶＦＢＯＵＴの電圧は入力電圧Ｖｉｎと等しくなる。
The three-level mode will be described using the same method. FIG. 14 shows the driving signal of each MOSFET in the three-level mode and the output voltage V FBOUT of the full bridge circuit composed of MOSFET1 to MOSFET6 .
FIG. 15 is an explanatory diagram of the first state in the three-level mode. In this state, MOSFET 3, MOSFET 4, and MOSFET 5 are on. Then, current flows through the route of the capacitor 9, the MOSFET 5, the choke 14, the transformer 15, the MOSFET 3, the MOSFET 4, and the capacitor 10 as shown in black in the circuit diagram. Therefore, the voltage of V FBOUT becomes equal to the input voltage Vin.
図１６は３レベルモードの第二の状態の説明図である。この状態ではＭＯＳＦＥＴ３、ＭＯＳＦＥＴ５がオンしている。すると回路図に黒色で示したようにコンデンサ９、ＭＯＳＦＥＴ５、チョーク１４、トランス１５、ＭＯＳＦＥＴ３、ダイオード１２のルートで電流が流れる。したがってＶＦＢＯＵＴの電圧はコンデンサ９の電圧と等しくなり、入力電圧をＶｉｎとすればＶｉｎ／２となる。 FIG. 16 is an explanatory diagram of the second state of the three-level mode. In this state, the MOSFET 3 and the MOSFET 5 are on. Then, as shown in black in the circuit diagram, a current flows through the route of the capacitor 9, the MOSFET 5, the choke 14, the transformer 15, the MOSFET 3, and the diode 12. Therefore, the voltage of V FBOUT becomes equal to the voltage of the capacitor 9, and becomes Vin / 2 if the input voltage is Vin.
図１７は３レベルモードの第三の状態の説明図である。この状態ではＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ６がオンしている。すると回路図に黒色で示したようにコンデンサ９、ＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２、トランス１５、チョーク１４、ＭＯＳＦＥＴ６、コンデンサ１０のルートで電流が流れる。したがってＶＦＢＯＵＴの電圧は入力電圧Ｖｉｎと等しくなる。 FIG. 17 is an explanatory diagram of the third state of the three-level mode. In this state, MOSFET1, MOSFET2, and MOSFET6 are on. Then, as shown in black in the circuit diagram, current flows through the route of the capacitor 9, MOSFET 1, MOSFET 2, transformer 15, choke 14, MOSFET 6, and capacitor 10. Therefore, the voltage of V FBOUT becomes equal to the input voltage Vin.
図１８は３レベルモードの第四の状態の説明図である。この状態ではＭＯＳＦＥＴ２、ＭＯＳＦＥＴ６がオンしている。すると回路図に黒色で示したようにコンデンサ１０、ダイオード１１、ＭＯＳＦＥＴ２、トランス１５、チョーク１４、ＭＯＳＦＥＴ６のルートで電流が流れる。したがってＶＦＢＯＵＴの電圧はコンデンサ１０の電圧と等しくなり、入力電圧をＶｉｎとすれば−Ｖｉｎ／２となる。 FIG. 18 is an explanatory diagram of the fourth state in the three-level mode. In this state, MOSFET 2 and MOSFET 6 are on. Then, as shown in black in the circuit diagram, a current flows through the route of the capacitor 10, the diode 11, the MOSFET 2, the transformer 15, the choke 14, and the MOSFET 6. Therefore, the voltage of V FBOUT becomes equal to the voltage of the capacitor 10, and becomes −Vin / 2 when the input voltage is Vin.
以上より、３レベルモードではＭＯＳＦＥＴ１とＭＯＳＦＥＴ４のパルス幅を変調する事によってＶＦＢＯＵＴの電圧が±Ｖｉｎとなるデューティと±Ｖｉｎ／２となるデューティを変えられる事がわかる。 From the above, it can be seen that in the three-level mode, by modulating the pulse widths of MOSFET1 and MOSFET4, the duty at which the voltage of V FBOUT becomes ± Vin and the duty at which ± Vin / 2 can be changed.
２レベルモードではＭＯＳＦＥＴ２とＭＯＳＦＥＴ３の位相シフト量を変調し、３レベルモードではＭＯＳＦＥＴ１とＭＯＳＦＥＴ４のパルス幅を変調すれば良いのだが、その全体像をグラフで表す方法を説明する。 In the two-level mode, the phase shift amount of the MOSFET 2 and the MOSFET 3 may be modulated, and in the three-level mode, the pulse widths of the MOSFET 1 and the MOSFET 4 may be modulated.
２レベルモードで最もパワーを絞った場合、ＶＦＢＯＵＴが±Ｖｉｎ／２となるデューティが０％、０となるデューティが１００％となる。３レベルモードで最もパワーを出力する場合、ＶＦＢＯＵＴが±Ｖｉｎ／２となるデューティが０％、±Ｖｉｎとなるデューティが１００％となる。そして２レベルモードで最もパワーを出力する場合と３レベルモードで最もパワーを絞る場合は共に±Ｖｉｎ／２となるデューティが１００％となる。
したがって２レベルモードと３レベルモードは統一して扱う事ができる。そこで両モードを統一して扱う為に、２レベルモードで最もパワーを絞った場合に０％、３レベルモードで最もパワーを出力する場合に１００％、そして２レベルモードで最もパワーを出力する場合と３レベルモードで最もパワーを絞る場合に５０％となる新しい量を導入する。
この新しい量が決まればＶＦＢＯＵＴが±Ｖｉｎ、±Ｖｉｎ／２、０％になるデューティがそれぞれ決まるので、この量をマスターデューティと呼ぶことにする。
When the power is reduced most in the two-level mode, the duty at which V FBOUT becomes ± Vin / 2 is 0%, and the duty at which 0 is 0 is 100%. When the most power is output in the three-level mode, the duty at which V FBOUT becomes ± Vin / 2 is 0%, and the duty at which ± Vin is 100%. When the power is output most in the 2-level mode and when the power is reduced most in the 3-level mode, the duty that becomes ± Vin / 2 is 100%.
Therefore, the 2-level mode and the 3-level mode can be handled in a unified manner. Therefore, in order to handle both modes in a unified manner, 0% when the power is reduced most in the 2 level mode, 100% when the most power is output in the 3 level mode, and the most power output in the 2 level mode Introducing a new amount of 50% when the power is reduced most in the 3-level mode.
If this new amount is determined, the duty at which V FBOUT becomes ± Vin, ± Vin / 2, 0% is determined, and this amount will be referred to as a master duty.
マスターデューティが０％から１００％まで変わった時に、各ＭＯＳＦＥＴ駆動信号の前縁と後縁の位置がどう変化するのかがわかれば、この変調方法を完全に表現できる。図１９にこの変調方法の全体像を示す。ここで横軸はマスターデューティ、縦軸は駆動信号となるパルス波形の前縁あるいは後縁の位置を表す。
位置０％はスイッチング周期の開始点を表し、位置１００％はスイッチング周期の終了点を表す。したがって後縁の位置から前縁の位置を引けば駆動信号のオンデューティがわかる。例えば前縁の位置が２０％、後縁の位置が５０％の場合、２０％の時点でオンして５０％の時点でオフするので、オンデューティは３０％となる。
If it is known how the positions of the leading edge and the trailing edge of each MOSFET drive signal change when the master duty changes from 0% to 100%, this modulation method can be completely expressed. FIG. 19 shows an overall view of this modulation method. Here, the horizontal axis represents the master duty, and the vertical axis represents the position of the leading edge or trailing edge of the pulse waveform serving as the drive signal.
The position 0% represents the start point of the switching cycle, and the position 100% represents the end point of the switching cycle. Therefore, the on-duty of the drive signal can be determined by subtracting the position of the front edge from the position of the rear edge. For example, when the position of the leading edge is 20% and the position of the trailing edge is 50%, the on-duty is 30% because it is turned on at 20% and turned off at 50%.
ＭＯＳＦＥＴ１は前縁の位置が５０％固定で、後縁の位置はマスターデューティが０％から５０％までは５０％固定、マスターデューティが５０％から１００％までは５０％から１００％までリニアに変化している。したがってマスターデューティが０％から５０％すなわち２レベルモードではオンデューティが０％、マスターデューティが５０％から１００％すなわち３レベルモードではパルス幅変調になっている事になる。 MOSFET1 has a fixed 50% leading edge position, a trailing edge position that is fixed to 50% when the master duty is 0% to 50%, and linearly changes from 50% to 100% when the master duty is 50% to 100%. doing. Therefore, when the master duty is 0% to 50%, that is, in the 2-level mode, the on-duty is 0%, and when the master duty is 50% to 100%, that is, in the 3-level mode, pulse width modulation is performed.
ＭＯＳＦＥＴ２はマスターデューティが０％から５０％までは前縁の位置が０％から５０％までリニアに変化し、後縁の位置の位置が５０％から１００％までリニアに変化する。マスターデューティが５０％から１００％では前縁の位置が５０％固定で、後縁の位置は１００％固定である。これはマスターデューティが０％から５０％すなわち２レベルモードではオンデューティ５０％で位相シフト変調され、マスターデューティが５０％から１００％すなわち３レベルモードでは位相シフト量が固定されている事を表している。 In the MOSFET 2, when the master duty is 0% to 50%, the position of the leading edge changes linearly from 0% to 50%, and the position of the trailing edge changes linearly from 50% to 100%. When the master duty is 50% to 100%, the position of the leading edge is fixed to 50%, and the position of the trailing edge is fixed to 100%. This means that the master duty is 0% to 50%, that is, the phase shift modulation is performed with the on-duty 50% in the 2-level mode, and the phase shift amount is fixed in the 50% to 100%, that is, the 3-level mode. Yes.
ＭＯＳＦＥＴ３はＭＯＳＦＥＴ２から位置が５０％ずれているだけで、動作は同じである。
ＭＯＳＦＥＴ４はＭＯＳＦＥＴ１から位置が５０％ずれているだけで、動作は同じである。
The operation of the MOSFET 3 is the same except that the position of the MOSFET 3 is shifted from the MOSFET 2 by 50%.
The operation of the MOSFET 4 is the same except that the position of the MOSFET 4 is shifted by 50% from the MOSFET 1.
ＭＯＳＦＥＴ５はマスターデューティによらず前縁の位置が０％に固定され、後縁の位置が５０％に固定されている。ＭＯＳＦＥＴ６はＭＯＳＦＥＴ５から位相が５０％ずれているだけで、動作は同じである。 MOSFET 5 has a leading edge position fixed at 0% and a trailing edge position fixed at 50% regardless of the master duty. The operation of the MOSFET 6 is the same except that it is 50% out of phase with the MOSFET 5.
以上の様に、２レベルモードではＭＯＳＦＥＴ２とＭＯＳＦＥＴ３の位相シフト量を変調し、３レベルモードではＭＯＳＦＥＴ１とＭＯＳＦＥＴ４のパルス幅を変調するという動作は図１９の様に視覚化する事ができる。 As described above, the operation of modulating the phase shift amount of the MOSFET 2 and the MOSFET 3 in the 2-level mode and modulating the pulse width of the MOSFET 1 and the MOSFET 4 in the 3-level mode can be visualized as shown in FIG.
非特許文献１と非特許文献２でフルブリッジ回路の出力に接続される回路は異なるが、パルス幅変調と位相シフト変調を組み合わせた変調方式を使ってフルブリッジ出力電圧の波形を制御すれば、どちらの回路方式でも出力電力を制御できる事になる。 Although the circuit connected to the output of the full bridge circuit is different between Non-Patent Document 1 and Non-Patent Document 2, if the waveform of the full bridge output voltage is controlled using a modulation method that combines pulse width modulation and phase shift modulation, Either circuit system can control the output power.
一方、二つのＭＯＳＦＥＴを直列接続する場合、ハイサイドの駆動回路用電源をローサイドの駆動用電源から作り出す方法がブートストラップ回路という名前で一般に知られている。一例を図２０に示す。 On the other hand, when two MOSFETs are connected in series, a method of creating a high-side drive circuit power supply from a low-side drive power supply is generally known as a bootstrap circuit. An example is shown in FIG.
図２０で駆動回路３１と駆動回路３２は、それぞれコンデンサ３０とコンデンサ２９を電源として動作する。ＭＯＳＦＥＴ３３は駆動回路３１によって駆動され、ＭＯＳＦＥＴ３４は駆動回路３２によって駆動される。ここでコンデンサ２９には図示しない外部電源から電力を供給する必要があるが、コンデンサ３０にはその必要はない。なぜならＭＯＳＦＥＴ３４がオンした時にコンデンサ２９、ダイオード２８、コンデンサ３０、ＭＯＳＦＥＴ３４のルートで電流が流れてコンデンサ３０が充電されるからである。これによりコンデンサ３０に電力を供給する回路を省略する事ができ、回路を簡素化できる。 In FIG. 20, the drive circuit 31 and the drive circuit 32 operate using the capacitor 30 and the capacitor 29 as power sources, respectively. The MOSFET 33 is driven by the drive circuit 31, and the MOSFET 34 is driven by the drive circuit 32. Here, it is necessary to supply power to the capacitor 29 from an external power source (not shown), but the capacitor 30 does not have to. This is because when the MOSFET 34 is turned on, a current flows through the route of the capacitor 29, the diode 28, the capacitor 30, and the MOSFET 34, and the capacitor 30 is charged. Thereby, a circuit for supplying power to the capacitor 30 can be omitted, and the circuit can be simplified.
しかしながらブートストラップ回路を図７、あるいは図８のＭＯＳＦＥＴ１とＭＯＳＦＥＴ２のペア、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ４のペア、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６のペアに適用した場合、ＭＯＳＦＥＴ３の駆動用電源にエネルギーが供給されない場合がある問題が生じる。 However, when the bootstrap circuit is applied to the pair of MOSFET 1 and MOSFET 2, the pair of MOSFET 3 and MOSFET 4, and the pair of MOSFET 5 and MOSFET 6 in FIG. 7 or FIG. 8, there is a problem that energy may not be supplied to the driving power source of MOSFET 3. .
この理由は図９の２レベルモードにおける各ＭＯＳＦＥＴ駆動信号を見ればわかる。ＭＯＳＦＥＴ１とＭＯＳＦＥＴ２のペアでは、ローサイドのＭＯＳＦＥＴ２にオン期間が確保されているため、ハイサイドのＭＯＳＦＥＴ１におけるコンデンサ３０に相当するコンデンサを充電する事ができる。ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６のペアでも、ローサイドのＭＯＳＦＥＴ６にオン期間が確保されているため、ハイサイドのＭＯＳＦＥＴ５におけるコンデンサ３０に相当するコンデンサを充電する事ができる。しかしながらＭＯＳＦＥＴ３とＭＯＳＦＥＴ４のペアでは、ローサイドのＭＯＳＦＥＴ４が常にオフとなっている為にハイサイドのＭＯＳＦＥＴ３におけるコンデンサ３０に相当するコンデンサを充電する事ができない。 The reason for this can be understood by looking at each MOSFET drive signal in the two-level mode of FIG. In the pair of MOSFET 1 and MOSFET 2, since the ON period is secured in the low-side MOSFET 2, a capacitor corresponding to the capacitor 30 in the high-side MOSFET 1 can be charged. Even in the pair of MOSFET 5 and MOSFET 6, since the ON period is secured in the low-side MOSFET 6, a capacitor corresponding to the capacitor 30 in the high-side MOSFET 5 can be charged. However, in the pair of MOSFET 3 and MOSFET 4, since the low-side MOSFET 4 is always off, the capacitor corresponding to the capacitor 30 in the high-side MOSFET 3 cannot be charged.
このように従来の変調方法とブートストラップ回路を組み合わせた場合、２レベルモードにおいてＭＯＳＦＥＴ３の駆動用電源にエネルギーを供給できない問題があった。 Thus, when the conventional modulation method and the bootstrap circuit are combined, there is a problem that energy cannot be supplied to the driving power source of the MOSFET 3 in the two-level mode.
本発明は変調方法の変更により、ブートストラップ回路を使ってＭＯＳＦＥＴ３の駆動用電源に常にエネルギーを供給できる様にする。 The present invention makes it possible to always supply energy to the power supply for driving the MOSFET 3 by using a bootstrap circuit by changing the modulation method.
従来の変調方法は２レベルモードに移行すると第四のスイッチ素子（ＭＯＳＦＥＴ４）のオンデューティが０％になるために、ブートストラップ回路を使って第三のスイッチ素子（ＭＯＳＦＥＴ３）の駆動用電源にエネルギーを供給できない問題がある。 Since the on-duty of the fourth switch element (MOSFET 4) becomes 0% when the conventional modulation method shifts to the two-level mode, energy is supplied to the power source for driving the third switch element (MOSFET 3) using the bootstrap circuit. There is a problem that can not supply.
本発明の第一の変調方法は、フルブリッジ回路の出力電圧ＶＦＢＯＵＴの電圧が実質的にゼロであり、かつ第三のスイッチ素子（ＭＯＳＦＥＴ３）がオンしている時に第四のスイッチ素子（ＭＯＳＦＥＴ４）をオンさせる事で課題を解決する。なお動作の対称性を維持するために、フルブリッジ回路の出力電圧ＶＦＢＯＵＴの電圧が実質的にゼロであり、かつ第一のスイッチ素子（ＭＯＳＦＥＴ１）がオンしている時に第二のスイッチ素子（ＭＯＳＦＥＴ２）をオンさせても良い。 In the first modulation method of the present invention, when the voltage of the output voltage V FBOUT of the full bridge circuit is substantially zero and the third switch element (MOSFET 3) is turned on, the fourth switch element (MOSFET 4). ) To solve the problem. In order to maintain the symmetry of operation, when the voltage of the output voltage V FBOUT of the full bridge circuit is substantially zero and the first switch element (MOSFET 1) is on, the second switch element ( The MOSFET 2) may be turned on.
本発明の第二の変調方法は、フルブリッジ回路の出力電圧ＶＦＢＯＵＴの電圧が±Ｖｉｎと±Ｖｉｎ／２となる３レベルモードと、ＶＦＢＯＵＴの電圧が±Ｖｉｎ／２と０となる２レベルモードとの間を相互に移行する際に、ＶＦＢＯＵＴの電圧が±Ｖｉｎと±Ｖｉｎ／２と０となる新たなモードを経由する事で課題を解決する。 The second modulation method of the present invention includes a three-level mode in which the output voltage V FBOUT of the full bridge circuit is ± Vin and ± Vin / 2, and two levels in which the voltage of V FBOUT is ± Vin / 2 and 0. When switching between modes, the problem is solved by passing through a new mode in which the voltage of V FBOUT becomes ± Vin, ± Vin / 2, and 0.
本発明の変調方法には、次の効果がある。 The modulation method of the present invention has the following effects.
第一に、第四のスイッチ素子（ＭＯＳＦＥＴ４）のボディダイオードに電流が流れる際の順方向電圧が、第四のスイッチ素子（ＭＯＳＦＥＴ４）のオン抵抗と通過電流の積よりも大きい場合は、損失を低減する効果がある。いわゆる同期整流による損失低減効果である。第二に、２レベルモードで第四のスイッチ素子（ＭＯＳＦＥＴ４）がオンできる様になる為、ブートストラップ回路を用いて第三のスイッチ素子（ＭＯＳＦＥＴ３）の駆動用電源にエネルギーを供給することができる。 First, if the forward voltage when the current flows through the body diode of the fourth switch element (MOSFET 4) is larger than the product of the on-resistance and the passing current of the fourth switch element (MOSFET 4), the loss is reduced. There is a reduction effect. This is a loss reduction effect by so-called synchronous rectification. Second, since the fourth switch element (MOSFET 4) can be turned on in the two-level mode, energy can be supplied to the driving power source of the third switch element (MOSFET 3) using the bootstrap circuit. .
第三に新たなモードを経由する事で、２レベルモードと３レベルモードの境界で第四のスイッチ素子（ＭＯＳＦＥＴ４）のオンデューティが０％になる問題を回避できる様になり、ブートストラップ回路で第三のスイッチ素子（ＭＯＳＦＥＴ３）の駆動用電源にエネルギーを供給できる効果がより顕著になる。 Third, by passing through the new mode, the problem that the on-duty of the fourth switch element (MOSFET 4) becomes 0% at the boundary between the 2-level mode and the 3-level mode can be avoided. The effect of supplying energy to the driving power source for the third switch element (MOSFET 3) becomes more prominent.
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかである。但し、図面はもっぱら解説のためのものであって、本発明の技術的範囲を限定するものではない。 The mode for carrying out the present invention will be apparent from the following description of the preferred embodiments when read with reference to the accompanying drawings. However, the drawings are for explanation only and do not limit the technical scope of the present invention.
（実施例１の変調方法）
図１に本発明の第一の変調方法の２レベルモードにおける各ＭＯＳＦＥＴの駆動信号とフルブリッジ回路の出力電圧ＶＦＢＯＵＴの波形を示す。従来との違いは、ＶＦＢＯＵＴがゼロでかつＭＯＳＦＥＴ３がオンする場合にＭＯＳＦＥＴ４をオンさせている事である。
この変更によって主回路の動作は変わらない。なぜなら従来の変調方法における動作を図１３で説明したが、この時ＭＯＳＦＥＴ４のボディダイオードに電流が流れているからである。よってこれは同期整流の動作となり、流れる電流は変わらない。
(Modulation method of Embodiment 1)
FIG. 1 shows the waveforms of the driving signals of the MOSFETs and the output voltage V FBOUT of the full bridge circuit in the two-level mode of the first modulation method of the present invention. The difference from the prior art is that MOSFET 4 is turned on when V FBOUT is zero and MOSFET 3 is turned on.
This change does not change the operation of the main circuit. This is because the operation in the conventional modulation method has been described with reference to FIG. 13, but current flows through the body diode of the MOSFET 4 at this time. Therefore, this is a synchronous rectification operation, and the flowing current does not change.
なお駆動用電源を確保するためには不要だが、回路動作の対称性を確保する、あるいは同期整流による損失低減効果を得る為にＶＦＢＯＵＴがゼロでかつＭＯＳＦＥＴ２がオンする場合にＭＯＳＦＥＴ１をオンさせても良い。図１は既にそのような図になっている。 Although not required to secure the driving power supply, MOSFET 1 is turned on when V FBOUT is zero and MOSFET 2 is turned on in order to ensure the symmetry of the circuit operation or to obtain the loss reduction effect by the synchronous rectification. Also good. FIG. 1 is already such a diagram.
図１は２レベルモードの動作を示すものであり、従来の変調方法とはＭＯＳＦＥＴ１とＭＯＳＦＥＴ４の駆動方法が異なるが、３レベルモードではＶＦＢＯＵＴがゼロになる期間が存在しないので従来通りで良い。 FIG. 1 shows the operation in the two-level mode. The driving method of the MOSFET 1 and the MOSFET 4 is different from the conventional modulation method. However, in the three-level mode, there is no period in which V FBOUT becomes zero, so that the conventional method may be used.
したがって第一の変調方法を図１９の様に表すと図２となる。従来の変調方法との相違点はＭＯＳＦＥＴ１とＭＯＳＦＥＴ４の前縁の位置である。位置１００％は次の周期の０％に相当する事を考慮すると、後縁の位置は変わっていない。 Therefore, when the first modulation method is expressed as shown in FIG. 19, FIG. 2 is obtained. The difference from the conventional modulation method is the position of the leading edge of MOSFET 1 and MOSFET 4. Considering that the position 100% corresponds to 0% of the next period, the position of the trailing edge has not changed.
後縁の位置から前縁の位置を引けばオンデューティが出るので、図２からオンデューティを計算すると図３となる。ブートストラップ回路でＭＯＳＦＥＴ３の駆動用電源を確保するにはＭＯＳＦＥＴ４のオンデューティが０％より大きければよいが、マスターデューティが５０％となる１点を除けば、その条件を満足している。したがってマスターデューティが５０％となる場合が短期間で済むような応用例では、第一の変調方法によってＭＯＳＦＥＴ３の駆動用電源を確保できる事になる。 If the position of the leading edge is subtracted from the position of the trailing edge, the on-duty is obtained. Therefore, when the on-duty is calculated from FIG. 2, FIG. 3 is obtained. In order to secure the power source for driving the MOSFET 3 by the bootstrap circuit, the on-duty of the MOSFET 4 should be larger than 0%, but the condition is satisfied except for one point where the master duty is 50%. Therefore, in an application example in which the master duty is 50% in a short period, the power source for driving the MOSFET 3 can be secured by the first modulation method.
（実施例１の効果）
以上の作用により、第一の変調方法によってブートストラップ回路でＭＯＳＦＥＴ３の駆動用電源を確保できるようになる。
(Effect of Example 1)
With the above operation, the power source for driving the MOSFET 3 can be secured by the bootstrap circuit by the first modulation method.
（実施例２の変調方法）
本発明の第二の変調方法は、フルブリッジ回路の出力電圧ＶＦＢＯＵＴの電圧が±Ｖｉｎと±Ｖｉｎ／２となる３レベルモードと、ＶＦＢＯＵＴの電圧が±Ｖｉｎ／２と０となる２レベルモードとの間を相互に移行する際に、ＶＦＢＯＵＴの電圧が±Ｖｉｎと±Ｖｉｎ／２と０となる新たなモードを経由する。このモードを以後、中間モードと呼ぶ。
図４に中間モードにおける各ＭＯＳＦＥＴ駆動信号と、フルブリッジ回路の出力電圧ＶＦＢＯＵＴの電圧波形を示す。
(Modulation method of Embodiment 2)
The second modulation method of the present invention includes a three-level mode in which the output voltage V FBOUT of the full bridge circuit is ± Vin and ± Vin / 2, and two levels in which the voltage of V FBOUT is ± Vin / 2 and 0. When switching between the modes, a new mode in which the voltage of V FBOUT becomes ± Vin, ± Vin / 2, and 0 is passed. This mode is hereinafter referred to as an intermediate mode.
FIG. 4 shows voltage waveforms of the MOSFET drive signals in the intermediate mode and the output voltage V FBOUT of the full bridge circuit.
中間モードを設ける事によって図２で示したマスターデューティと各駆動信号の前縁と後縁の関係は図５の様に変化する。図５ではマスターデューティ０％から４０％までが２レベルモード、４０％から６０％までが中間モード、６０％から１００％までが３レベルモードであるとした。 By providing the intermediate mode, the relationship between the master duty and the leading edge and trailing edge of each drive signal shown in FIG. 2 changes as shown in FIG. In FIG. 5, it is assumed that the master duty from 0% to 40% is the 2-level mode, from 40% to 60% is the intermediate mode, and from 60% to 100% is the 3-level mode.
中間モード挿入によりＭＯＳＦＥＴ１駆動信号の前縁は、マスターデューティ０％から６０％までの間で、０％の位置から５０％の位置までリニアに変化する様になる。マスターデューティ６０％から１００％までは５０％の位置に固定される。ＭＯＳＦＥＴ１駆動信号の後縁は、マスターデューティ０％から４０％までの間で、５０％の位置に固定され、マスターデューティ４０％から１００％までの間で、５０％の位置から１００％の位置までリニアに変化する様になる。 By inserting the intermediate mode, the leading edge of the MOSFET 1 drive signal changes linearly from the 0% position to the 50% position between 0% and 60% of the master duty. The master duty is fixed at 50% from 60% to 100%. The trailing edge of the MOSFET 1 drive signal is fixed at a position of 50% between the master duty 0% and 40%, and between the master duty 40% and 100%, from the 50% position to the 100% position. It will change linearly.
ＭＯＳＦＥＴ２駆動信号の前縁は、マスターデューティ０％から６０％までの間で、０％の位置から５０％の位置までリニアに変化する。マスターデューティ６０％から１００％までは５０％の位置に固定される。ＭＯＳＦＥＴ２駆動信号の後縁は、マスターデューティ０％から６０％までの間で、５０％の位置から１００％の位置までリニアに変化し、マスターデューティ６０％から１００％までの間で、１００％の位置に固定される。 The leading edge of the MOSFET 2 drive signal changes linearly from the 0% position to the 50% position between 0% and 60% of the master duty. The master duty is fixed at 50% from 60% to 100%. The trailing edge of the MOSFET 2 drive signal varies linearly from the 50% position to the 100% position between 0% and 60% of the master duty, and 100% between the master duty of 60% and 100%. Fixed in position.
ＭＯＳＦＥＴ３はＭＯＳＦＥＴ２から位置が５０％ずれているだけで、動作は同じである。
ＭＯＳＦＥＴ４はＭＯＳＦＥＴ１から位置が５０％ずれているだけで、動作は同じである。
ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６は第一の変調方法と変わらない。
The operation of the MOSFET 3 is the same except that the position of the MOSFET 3 is shifted from the MOSFET 2 by 50%.
The operation of the MOSFET 4 is the same except that the position of the MOSFET 4 is shifted by 50% from the MOSFET 1.
MOSFET 5 and MOSFET 6 are not different from the first modulation method.
後縁の位置から前縁の位置を引けばオンデューティが出るので、図５からオンデューティを計算すると図６となる。 Since the on-duty is obtained by subtracting the position of the leading edge from the position of the trailing edge, FIG. 6 is obtained when the on-duty is calculated from FIG.
第一の変調方法ではマスターデューティが５０％の時にＭＯＳＦＥＴ４駆動信号のオンデューティがゼロになる為、マスターデューティが５０％となる場合が短期間で済むような応用例に限定されたが、第二の変調方法では図６に示す様に最低オンデューティが確保されるため、応用例は限定されない。４０％から６０％までが中間モードの場合、ＭＯＳＦＥＴ１駆動信号とＭＯＳＦＥＴ４駆動信号の最低オンデューティは１６．７％となる。この値は（１−４０％÷６０％）÷２で計算できる。 In the first modulation method, when the master duty is 50%, the on-duty of the MOSFET 4 drive signal becomes zero, so the case where the master duty is 50% is limited to an application example in which a short period is sufficient. In this modulation method, the minimum on-duty is ensured as shown in FIG. 6, and the application example is not limited. When 40% to 60% is the intermediate mode, the minimum on-duty of the MOSFET1 drive signal and the MOSFET4 drive signal is 16.7%. This value can be calculated by (1-40% ÷ 60%) ÷ 2.
（実施例２の効果）
以上の作用により第二の変調方法を使う事でマスターデューティの値によらず、ブートストラップ回路でＭＯＳＦＥＴ３の駆動用電源を確保できるようになる。
(Effect of Example 2)
By using the second modulation method as described above, the power supply for driving the MOSFET 3 can be secured by the bootstrap circuit regardless of the master duty value.
これまでの説明で明らかなように、本発明の変調方法は、４つの直列接続されたスイッチ素子を含む、±Ｖｉｎ、±Ｖｉｎ／２、０を出力できるフルブリッジ回路に対して効果を発揮する。したがってフルブリッジ回路の出力に接続する回路として図７、図８の２例を示したが、応用例はこの回路に限定されるものではない。例えば図７の場合は二次側を倍電流整流回路にする、図８の場合は直列共振回路を並列共振回路にするなどの変形例が考えられる。 As is apparent from the above description, the modulation method of the present invention is effective for a full bridge circuit including four switch elements connected in series and capable of outputting ± Vin, ± Vin / 2, 0. . Therefore, although two examples of FIGS. 7 and 8 are shown as circuits connected to the output of the full bridge circuit, the application examples are not limited to this circuit. For example, in the case of FIG. 7, the secondary side may be a double current rectifier circuit, and in the case of FIG. 8, a series resonance circuit may be a parallel resonance circuit.
またコンデンサ１３を省略する等の軽微な変形をしてもよい。 In addition, minor modifications such as omitting the capacitor 13 may be made.
スイッチ素子としてＭＯＳＦＥＴを例として挙げて説明してきたが、本発明はこれに限定されるものではない。例えばＩＧＢＴに置き換えても同様の効果を奏する。 Although the MOSFET has been described as an example of the switch element, the present invention is not limited to this. For example, the same effect can be obtained by replacing the IGBT.
ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６の直列回路を、ＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、ダイオード１１、ダイオード１２、コンデンサ１３と同じ回路に置き換える変形例も考えられる。この場合、ＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２に相当するＭＯＳＦＥＴを同時にオンさせればＭＯＳＦＥＴ５がオンした時と同じ動作となり、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４に相当するＭＯＳＦＥＴを同時にオンさせればＭＯＳＦＥＴ６がオンした時と同じ動作となる。そしてＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、ダイオード１１、ダイオード１２、コンデンサ１３で構成されるアームと、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６の直列回路を置き換えたアームの役割を交互に入れ替えればよい。 A variation in which the series circuit of the MOSFET 5 and the MOSFET 6 is replaced with the same circuit as the MOSFET 1, MOSFET 2, MOSFET 3, MOSFET 4, diode 11, diode 12, and capacitor 13 is also conceivable. In this case, if the MOSFETs corresponding to MOSFET 1 and MOSFET 2 are simultaneously turned on, the operation is the same as when MOSFET 5 is turned on, and if the MOSFETs corresponding to MOSFET 3 and MOSFET 4 are simultaneously turned on, the operation is the same as when MOSFET 6 is turned on. The roles of the arm composed of MOSFET1, MOSFET2, MOSFET3, MOSFET4, diode 11, diode 12, and capacitor 13 and the arm replacing the series circuit of MOSFET5 and MOSFET6 may be alternately switched.
またＭＯＳＦＥＴ駆動信号の変形例としては、ＭＯＳＦＥＴ２とＭＯＳＦＥＴ３の同時オンを避ける為に、両方がオフする期間であるデッドタイムを設けるといった例が考えられる。ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６にデッドタイムを設けても良い。
これはパルス前縁の位置を後ろに移動するか、パルス後縁の位置を前に移動するといった操作で容易に変形できる。
この様な変形を施しても、例えばＭＯＳＦＥＴ３をデッドタイム分早めにオフしたところで、その後にＭＯＳＦＥＴ２のボディダイオードに電流が流れれば、ＭＯＳＦＥＴ２がデッドタイムなしでオンした場合と等価の動作となる。したがってフルブリッジ回路が±Ｖｉｎ、±Ｖｉｎ／２、０のいずれかを出力するという動作は何ら変わるところはなく等価な動作となる。
Further, as a modified example of the MOSFET drive signal, in order to avoid simultaneous turning-on of the MOSFET 2 and the MOSFET 3, an example in which a dead time that is a period in which both are turned off is provided. A dead time may be provided for the MOSFET 5 and the MOSFET 6.
This can be easily deformed by an operation such as moving the position of the leading edge of the pulse backward or moving the position of the trailing edge of the pulse forward.
Even if such a modification is applied, for example, if the MOSFET 3 is turned off earlier by the dead time and then a current flows through the body diode of the MOSFET 2, the operation is equivalent to the case where the MOSFET 2 is turned on without dead time. Therefore, the operation in which the full bridge circuit outputs any one of ± Vin, ± Vin / 2, and 0 is an equivalent operation without any change.
理解を容易にするために、これまでの説明ではフルブリッジ回路の出力電圧が±Ｖｉｎ、±Ｖｉｎ／２、０のいずれかであるとあえて単純化していた。しかし現実の回路ではダイオードの順方向電圧やＭＯＳＦＥＴのオン抵抗、トランスの巻線抵抗などの損失発生要因が存在するため、フルブリッジ回路の出力電圧は厳密に±Ｖｉｎ、±Ｖｉｎ／２、０になるわけではない。だがこのような損失発生要因によるずれは小さな値であるので、例えばゼロボルトが０．１Ｖになったとしても、実質的にはゼロボルトと考えることができる。 In order to facilitate understanding, in the description so far, the output voltage of the full bridge circuit has been simplified to be any one of ± Vin, ± Vin / 2, and 0. However, in the actual circuit, there are causes of loss such as the forward voltage of the diode, the on-resistance of the MOSFET, the winding resistance of the transformer, and the output voltage of the full bridge circuit is strictly ± Vin, ± Vin / 2, 0. It doesn't mean. However, since the deviation due to the loss generation factor is a small value, for example, even if the zero volt becomes 0.1 V, it can be considered to be substantially zero volt.
１〜６ ＭＯＳＦＥＴ
７，８ 入力端子
９，１０ コンデンサ
１１，１２ ダイオード
１３ コンデンサ
１４ チョーク
１５ トランス
１６，１７ ダイオード
１８ チョーク
１９ コンデンサ
２０，２１ 出力端子
２２ チョーク
２３ コンデンサ
２４〜２８ ダイオード
２９，３０ コンデンサ
３１，３２ 駆動回路
３３，３４ ＭＯＳＦＥＴ
1-6 MOSFET
7, 8 Input terminal 9, 10 Capacitor 11, 12 Diode 13 Capacitor 14 Choke 15 Transformer 16, 17 Diode 18 Choke 19 Capacitor 20, 21 Output terminal 22 Choke 23 Capacitor 24-28 Diode 29, 30 Capacitor 31, 32 Drive circuit 33 34 MOSFET
Claims (7)
第二の入力端子と、
前記第一の入力端子と前記第二の入力端子に接続された、第一のスイッチ素子と第二のスイッチ素子と第三のスイッチ素子と第四のスイッチ素子の直列回路と、
前記第一の入力端子と前記第二の入力端子に接続され、第一の入力端子と導通させるか、第二の入力端子と導通させるかを選択するスイッチング手段と、を有する回路において、
前記第二のスイッチ素子と前記第三のスイッチ素子の接続点を第一の接続点とし、
前記スイッチング手段の第一の入力端子あるいは第二の入力端子と導通する接続点を第二の接続点とすると、
前記第一の接続点と前記第二の接続点の間に生じる電圧が実質的にゼロであり、かつ前記第三のスイッチ素子が導通している時に、前記第四のスイッチ素子を導通させる変調方法。 A first input terminal;
A second input terminal;
A series circuit of a first switch element, a second switch element, a third switch element, and a fourth switch element connected to the first input terminal and the second input terminal,
In the circuit having the first input terminal and the second input terminal, and switching means for selecting whether to conduct with the first input terminal or to conduct with the second input terminal,
The connection point between the second switch element and the third switch element is the first connection point,
When the connection point that conducts with the first input terminal or the second input terminal of the switching means is the second connection point,
Modulation for conducting the fourth switch element when the voltage generated between the first connection point and the second connection point is substantially zero and the third switch element is conductive. Method.
前記第一の入力端子と前記第二の入力端子の間に存在する電圧の絶対値の１倍と０．５倍の二通りが存在する状態と、
前記第一の入力端子と前記第二の入力端子の間に存在する電圧の絶対値の０．５倍と０倍の二通りが存在する状態との間を相互に移行する際に、
前記第一の入力端子と前記第二の入力端子の間に存在する電圧の絶対値の１倍と０．５倍と０倍の三通りが存在する状態を経由する請求項１、請求項２のいずれか１項に記載の変調方法。 The absolute value of the voltage generated between the first connection point and the second connection point is
A state in which there are two ways of 1 and 0.5 times the absolute value of the voltage existing between the first input terminal and the second input terminal;
When transitioning between two states of 0.5 times and 0 times the absolute value of the voltage existing between the first input terminal and the second input terminal,
3. The process goes through a state in which there are three ways of 1 time, 0.5 time, and 0 times the absolute value of the voltage existing between the first input terminal and the second input terminal. The modulation method according to any one of the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015137501A JP6478848B2 (en) | 2015-07-09 | 2015-07-09 | Modulation method and circuit using the modulation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015137501A JP6478848B2 (en) | 2015-07-09 | 2015-07-09 | Modulation method and circuit using the modulation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017022842A true JP2017022842A (en) | 2017-01-26 |
| JP6478848B2 JP6478848B2 (en) | 2019-03-06 |
Family
ID=57888489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015137501A Active JP6478848B2 (en) | 2015-07-09 | 2015-07-09 | Modulation method and circuit using the modulation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6478848B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015027169A (en) * | 2013-07-26 | 2015-02-05 | 新電元工業株式会社 | Isolated multilevel converter |
-
2015
- 2015-07-09 JP JP2015137501A patent/JP6478848B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015027169A (en) * | 2013-07-26 | 2015-02-05 | 新電元工業株式会社 | Isolated multilevel converter |
Non-Patent Citations (2)
| Title |
|---|
| J. KE他１名: "Hybrid Full-Bridge Three-Level LLC Resonant Converter - A Novel DC-DC Converter Suitable for Fuel C", IEEE PESC'05, JPN6018041097, 2005, pages pp. 361-367 * |
| X. RUAN他２名: "Zero-Voltage-Switching PWM Hybrid Full-Bridge Three-Level Converter", IEEE TRANSACTIONS ON POWER ELECTRONICS, vol. Vol. 20, No.2, JPN6018041096, 2005, pages 395 - 404, XP011128573, DOI: doi:10.1109/TPEL.2004.842985 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6478848B2 (en) | 2019-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9819273B2 (en) | Power conversion apparatus | |
| JP5590124B2 (en) | DC-DC converter | |
| CN101111988B (en) | X ray tube modularized power supply and method | |
| US8804375B2 (en) | PWM-PSM controlled power supply with auxiliary switching circuit for soft-switching | |
| US20200366211A1 (en) | Control method of power conversion circuit, and related power conversion circuit | |
| JP2019503160A (en) | Control circuit and method for controlling resonant converter, and power inverter including resonant converter and control circuit | |
| US20150097507A1 (en) | Motor driving apparatus | |
| JP2013005547A (en) | Switching power supply device | |
| JP2012050264A (en) | Load driving device | |
| JP5849599B2 (en) | Forward type DC-DC converter | |
| US20050128772A1 (en) | Phase shift full bridge converter | |
| JP2017085808A (en) | Switching power supply device | |
| WO2013107198A1 (en) | Inverter circuit and control method therefor, and inverter circuit control device | |
| JP5892172B2 (en) | Inverter device | |
| US8111053B2 (en) | DC-DC converter | |
| US20060279968A1 (en) | DC/AC converter circuit and DC/AC conversion method | |
| JP6999387B2 (en) | Power converter | |
| JP6707003B2 (en) | Switch drive circuit and switching power supply device using the same | |
| JP7192889B2 (en) | Power conversion device and its control method | |
| TWI695573B (en) | Power converter device | |
| JP6478848B2 (en) | Modulation method and circuit using the modulation method | |
| US10615701B2 (en) | Hybrid resonant converter | |
| JP2010273501A (en) | Step-up/down switching power supply circuit | |
| JP2008048484A (en) | Driving method of dc/ac converter | |
| CN104935165A (en) | Power supply device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190205 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6478848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |