JP2016525839A - メモリコントローラのためのキー循環 - Google Patents
メモリコントローラのためのキー循環 Download PDFInfo
- Publication number
- JP2016525839A JP2016525839A JP2016529798A JP2016529798A JP2016525839A JP 2016525839 A JP2016525839 A JP 2016525839A JP 2016529798 A JP2016529798 A JP 2016529798A JP 2016529798 A JP2016529798 A JP 2016529798A JP 2016525839 A JP2016525839 A JP 2016525839A
- Authority
- JP
- Japan
- Prior art keywords
- key
- memory
- data
- address
- key change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0891—Revocation or update of secret information, e.g. encryption key update or rekeying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Storage Device Security (AREA)
Abstract
Description
Claims (20)
- メモリへのアクセスを制御し、複数のメモリアクセス要求を処理するように構成されるメモリコントローラと、
前記メモリコントローラがアイドルサイクル中であるときを判断して、前記アイドルサイクル中に前記メモリの一部にキー変更動作を実行すること、及び、
複数のメモリアクセス要求が実行されることを可能とするべく、前記メモリコントローラがアイドルサイクル中でないときに前記キー変更動作を一時停止して、次のアイドルサイクル中に前記キー変更動作を再開すること
により、前記メモリ内のデータをスクランブルするべく用いられていた第1のキーを循環させ、第2のキーを用いて前記データを再スクランブルするように構成されるキー変更ロジックと
を備える、メモリシステム。 - 境界アドレスレジスタを更に備え、
前記キー変更ロジックは、次の前記キー変更動作の位置を特定する境界アドレスを前記境界アドレスレジスタに格納するように構成される、請求項1に記載のメモリシステム。 - 前記メモリコントローラは、前記メモリコントローラが前記アイドルサイクル中であることを示すキー変更通知を前記キー変更ロジックに送信するように構成される、請求項1又は2に記載のメモリシステム。
- メモリアクセス要求で特定される位置で前記メモリをスクランブルするべく、どのキーが用いられていたかを示す境界アドレスに少なくとも部分的に基づいて、前記メモリアクセス要求を処理するために用いられる前記第1のキー又は前記第2のキーを選択するように構成されるセレクタロジックを更に備える、請求項1から3のいずれか一項に記載のメモリシステム。
- 前記キー変更ロジックは、複数のメモリアクセス要求間において前記キー変更動作を断続的に実行するように構成される、請求項1から4のいずれか一項に記載のメモリシステム。
- 前記メモリコントローラは、
前記キー変更動作の位置を示す境界アドレスに基づいて、要求されたアドレスが、前記メモリの、前記第1のキーを用いてスクランブルされている第1の部分、又は、前記第2のキーによりスクランブルされている第2の部分にあるかどうかを判断すること、
前記判断に基づいて前記第1のキー又は前記第2のキーを選択すること、及び、
前記選択されたキーを用いて前記要求されたアドレスからのデータをデスクランブルし、前記デスクランブルされたデータを戻すこと
により、前記要求されたアドレスのための読み出しアクセス要求を実行するように構成される、請求項1から5のいずれか一項に記載のメモリシステム。 - 前記メモリコントローラは、
前記キー変更動作の位置を示す境界アドレスに基づいて、要求されたアドレスが、前記メモリの、前記第1のキーを用いてスクランブルされている第1の部分、又は、前記第2のキーによりスクランブルされている第2の部分にあるかどうかを判断すること、
前記判断に基づいて、前記第1のキー又は前記第2のキーを選択すること、及び、
前記選択されたキーを用いて書き込みアクセス要求からの前記データをスクランブルし、前記メモリ内の前記要求されたアドレスに前記スクランブルされたデータを書き込むこと
により、前記要求されたアドレスで書き込まれるべきデータを示す前記書き込みアクセス要求を実行するように構成される、請求項1から6のいずれか一項に記載のメモリシステム。 - 境界アドレスの前記データが前記キー変更ロジックによりキー変更される前に、前記メモリにアクセスするためのアクセス要求が受信されたときに、前記境界アドレスからの前記データを格納するためのスクランブルレジスタを更に備える、請求項1から7のいずれか一項に記載のメモリシステム。
- 境界アドレスの前記データをキー変更するための複数の関数を生成する関数ロジックを更に備え、
前記複数の関数は、前記第1のキーを用いて前記データをデスクランブルするための第1の関数、及び、前記第2のキーを用いて前記データを再スクランブルするための第2の関数を含む、請求項1から8のいずれか一項に記載のメモリシステム。 - 前記第1のキー及び前記第2のキーを格納し、前記第1のキー及び前記第2のキーへのアクセスを制御するためのキー格納部を更に備える、請求項1から9のいずれか一項に記載のメモリシステム。
- 方法であって、
メモリ内のデータのための複数のキーを循環させるキー変更動作のために、前記メモリに境界アドレスを設定する段階と、
複数のメモリアクセス要求を受信することに応答して、メモリコントローラが、前記メモリへの前記複数のメモリアクセス要求を処理する段階と、
前記メモリコントローラがアイドルサイクル中であるときを判断する段階と
を備え、
前記アイドルサイクル中であることに応答して、前記方法は、
前記アイドルサイクル中に前記境界アドレスで前記メモリの一部に前記キー変更動作を実行する段階と、
前記境界アドレスをインクリメントして、前記キー変更動作を繰り返す段階と、
前記複数のメモリアクセス要求が実行されることを可能とするべく、前記メモリコントローラがアイドルサイクル中でないときに前記キー変更動作を一時停止し、次のアイドルサイクル中に前記キー変更動作を再開する段階と
を備える、方法。 - 前記キー変更動作を実行する段階は、前記データをスクランブルするために用いられていた第1のキーを用いて前記境界アドレスに格納されたデータをデスクランブルする段階と、第2のキーを用いて前記データを再スクランブルする段階と、前記境界アドレスで前記再スクランブルされたデータを前記メモリに格納する段階とを含む、請求項11に記載の方法。
- 前記メモリコントローラがアイドルサイクル中であるときを判断する段階は、前記メモリコントローラが前記アイドルサイクル中であることを示すキー変更通知を受信する段階を含む、請求項11又は12に記載の方法。
- 前記境界アドレスに少なくとも部分的に基づいて、メモリアクセス要求を処理するために用いられるべき、第1のキー又は第2のキーを選択する段階を更に備える、請求項11から13のいずれか一項に記載の方法。
- 前記キー変更動作は、前記複数のメモリアクセス要求の処理の間に断続的に実行される、請求項11から14のいずれか一項に記載の方法。
- 要求されたアドレスのための読み出しアクセス要求であるメモリアクセス要求について、前記方法は、
前記境界アドレスに基づいて、前記メモリの第1の部分又は第2の部分に前記要求されたアドレスがあるかどうかを判断する段階であって、前記第1の部分は、第1のキーを用いてスクランブルされており、前記第2の部分は、第2のキーによりスクランブルされている、段階と、
前記判断に基づいて前記第1のキー又は前記第2のキーを選択する段階と、
前記選択されたキーを用いて、前記要求されたアドレスからのデータをデスクランブルし、前記デスクランブルされたデータを戻す段階と
を更に備える、請求項11から15のいずれか一項に記載の方法。 - メモリ内のデータのための複数の暗号キーを循環させるキー変更動作のための境界アドレスを前記メモリに設定する段階であって、前記境界アドレスは、第1のキーを用いて暗号化される前記メモリの第1の部分と第2のキーを用いて暗号化される前記メモリの第2の部分との間の境界である、段階と、
前記メモリ内の要求されたアドレスのためのアクセス要求を受信することに応答して、
前記キー変更動作を一時停止し、
前記要求されたアドレスを前記境界アドレスと比較して、前記要求されたアドレスが前記メモリの前記第1の部分又は前記第2の部分にあるかどうかを判断し、
前記比較に基づいて、前記第1のキー又は前記第2のキーを選択し、
前記選択されたキーを用いて前記アクセス要求を処理する段階と
を備える、方法。 - 完了されるべき保留中のアクセス要求がないときにアイドルサイクルを判断する段階と、
前記アイドルサイクルに応答して、前記キー変更動作を再開して、前記複数の暗号キーを循環させる段階と
を更に備える、請求項17に記載の方法。 - 複数の前記アクセス要求の前記処理の間に、断続的に前記キー変更動作を実行する段階を
更に備える、請求項17又は18に記載の方法。 - 前記キー変更動作は、キー循環のインターバルに少なくとも部分的に基づいて開始され、前記キー変更動作は、前記メモリのアイドルサイクル中に、前記メモリ内の前記データのキー変更を実行する、請求項17から19のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361858007P | 2013-07-24 | 2013-07-24 | |
US61/858,007 | 2013-07-24 | ||
PCT/US2014/047215 WO2015013133A1 (en) | 2013-07-24 | 2014-07-18 | Key rotation for a memory controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016525839A true JP2016525839A (ja) | 2016-08-25 |
JP6452135B2 JP6452135B2 (ja) | 2019-01-16 |
Family
ID=51299005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016529798A Expired - Fee Related JP6452135B2 (ja) | 2013-07-24 | 2014-07-18 | メモリコントローラのためのキー置換 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9529732B2 (ja) |
EP (1) | EP3025271B1 (ja) |
JP (1) | JP6452135B2 (ja) |
KR (1) | KR102164425B1 (ja) |
CN (1) | CN105431862B (ja) |
WO (1) | WO2015013133A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10148430B1 (en) | 2013-04-17 | 2018-12-04 | Amazon Technologies, Inc | Revocable stream ciphers for upgrading encryption in a shared resource environment |
GB2514428B (en) * | 2013-08-19 | 2016-01-13 | Visa Europe Ltd | Enabling access to data |
US9710675B2 (en) * | 2015-03-26 | 2017-07-18 | Intel Corporation | Providing enhanced replay protection for a memory |
US10372948B2 (en) * | 2015-12-15 | 2019-08-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Scrambling apparatus and method thereof |
US10891083B2 (en) * | 2017-04-18 | 2021-01-12 | Microsemi Solutions (Us), Inc. | System and method for randomizing data |
CN108229215A (zh) * | 2017-12-06 | 2018-06-29 | 杭州中天微系统有限公司 | 一种地址加扰的存储装置及方法 |
CN108182371A (zh) * | 2017-12-22 | 2018-06-19 | 杭州中天微系统有限公司 | 一种片上系统的片外存储器地址加扰装置及方法 |
US11113409B2 (en) * | 2018-10-26 | 2021-09-07 | Pure Storage, Inc. | Efficient rekey in a transparent decrypting storage array |
US11818263B2 (en) * | 2018-10-26 | 2023-11-14 | Visa International Service Association | Computing key rotation period for block cipher-based encryption schemes system and method |
US11863670B2 (en) * | 2019-04-22 | 2024-01-02 | Cryptography Research, Inc. | Efficient side-channel-attack-resistant memory encryptor based on key update |
US11595204B2 (en) * | 2019-06-04 | 2023-02-28 | EMC IP Holding Company LLC | Adaptive re-keying in a storage system |
CN112243000B (zh) * | 2020-10-09 | 2023-04-25 | 北京达佳互联信息技术有限公司 | 应用数据的处理方法,装置、计算机设备及存储介质 |
US11972034B1 (en) * | 2020-10-29 | 2024-04-30 | Amazon Technologies, Inc. | Hardware-assisted obscuring of cache access patterns |
US11398291B2 (en) | 2020-11-20 | 2022-07-26 | Microchip Technology Inc. | Method and apparatus for determining when actual wear of a flash memory device differs from reliability states for the flash memory device |
US11514992B2 (en) | 2021-02-25 | 2022-11-29 | Microchip Technology Inc. | Method and apparatus for reading a flash memory device |
US11620238B1 (en) | 2021-02-25 | 2023-04-04 | Amazon Technologies, Inc. | Hardware blinding of memory access with epoch transitions |
US11567676B2 (en) * | 2021-04-30 | 2023-01-31 | Nxp B.V. | Inline encryption/decryption for a memory controller |
US11934696B2 (en) | 2021-05-18 | 2024-03-19 | Microchip Technology Inc. | Machine learning assisted quality of service (QoS) for solid state drives |
US11699493B2 (en) | 2021-05-24 | 2023-07-11 | Microchip Technology Inc. | Method and apparatus for performing a read of a flash memory using predicted retention-and-read-disturb-compensated threshold voltage shift offset values |
US11514994B1 (en) | 2021-05-28 | 2022-11-29 | Microchip Technology Inc. | Method and apparatus for outlier management |
DE112022002131T5 (de) | 2021-09-28 | 2024-04-11 | Microchip Technology Inc. | Ldpc-dekodierung mit trapped-block-management |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5987572A (en) * | 1997-09-29 | 1999-11-16 | Intel Corporation | Method and apparatus employing a dynamic encryption interface between a processor and a memory |
JP2005303981A (ja) * | 2004-03-11 | 2005-10-27 | Hitachi Ltd | データストレージシステムにおける暗号化変換の方法と装置 |
JP2007220211A (ja) * | 2006-02-16 | 2007-08-30 | Fujitsu Ltd | 半導体メモリ |
JP2007310601A (ja) * | 2006-05-18 | 2007-11-29 | Renesas Technology Corp | マイクロコンピュータおよびそのソフトウェア保護方法 |
JP2012507949A (ja) * | 2008-10-30 | 2012-03-29 | クゥアルコム・インコーポレイテッド | 短い待ち時間のブロック暗号 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5412722A (en) * | 1993-08-31 | 1995-05-02 | Motorola, Inc. | Encryption key management |
US7945914B2 (en) * | 2003-12-10 | 2011-05-17 | X1 Technologies, Inc. | Methods and systems for performing operations in response to detecting a computer idle condition |
US7602911B2 (en) * | 2005-03-14 | 2009-10-13 | Microsoft Corporation | Method and system for enhancing cryptography-based security |
JP2008269173A (ja) | 2007-04-18 | 2008-11-06 | Hitachi Ltd | 計算機システム、ストレージシステムおよびデータ管理方法 |
US9324361B2 (en) * | 2007-08-14 | 2016-04-26 | Seagate Technology Llc | Protecting stored data from traffic analysis |
US8489893B2 (en) * | 2010-01-29 | 2013-07-16 | Hewlett-Packard Development Company, L.P. | Encryption key rotation messages written and observed by storage controllers via storage media |
WO2013012435A1 (en) * | 2011-07-18 | 2013-01-24 | Hewlett-Packard Development Company, L.P. | Security parameter zeroization |
-
2014
- 2014-07-18 KR KR1020167004553A patent/KR102164425B1/ko active IP Right Grant
- 2014-07-18 US US14/335,310 patent/US9529732B2/en not_active Expired - Fee Related
- 2014-07-18 WO PCT/US2014/047215 patent/WO2015013133A1/en active Application Filing
- 2014-07-18 JP JP2016529798A patent/JP6452135B2/ja not_active Expired - Fee Related
- 2014-07-18 CN CN201480041644.3A patent/CN105431862B/zh not_active Expired - Fee Related
- 2014-07-18 EP EP14748400.0A patent/EP3025271B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5987572A (en) * | 1997-09-29 | 1999-11-16 | Intel Corporation | Method and apparatus employing a dynamic encryption interface between a processor and a memory |
JP2005303981A (ja) * | 2004-03-11 | 2005-10-27 | Hitachi Ltd | データストレージシステムにおける暗号化変換の方法と装置 |
JP2007220211A (ja) * | 2006-02-16 | 2007-08-30 | Fujitsu Ltd | 半導体メモリ |
JP2007310601A (ja) * | 2006-05-18 | 2007-11-29 | Renesas Technology Corp | マイクロコンピュータおよびそのソフトウェア保護方法 |
JP2012507949A (ja) * | 2008-10-30 | 2012-03-29 | クゥアルコム・インコーポレイテッド | 短い待ち時間のブロック暗号 |
Also Published As
Publication number | Publication date |
---|---|
CN105431862B (zh) | 2019-04-26 |
EP3025271A1 (en) | 2016-06-01 |
KR20160035009A (ko) | 2016-03-30 |
CN105431862A (zh) | 2016-03-23 |
JP6452135B2 (ja) | 2019-01-16 |
WO2015013133A1 (en) | 2015-01-29 |
EP3025271B1 (en) | 2020-04-01 |
US20150033037A1 (en) | 2015-01-29 |
US9529732B2 (en) | 2016-12-27 |
KR102164425B1 (ko) | 2020-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6452135B2 (ja) | メモリコントローラのためのキー置換 | |
US9842212B2 (en) | System and method for a renewable secure boot | |
AU2012204448B2 (en) | System and method for in-place encryption | |
US9191202B2 (en) | Information processing device and computer program product | |
US10536266B2 (en) | Cryptographically securing entropy for later use | |
US10771236B2 (en) | Defending against a side-channel information attack in a data storage device | |
US10599838B2 (en) | Crypto-ransomware compromise detection | |
AU2012204448A1 (en) | System and method for in-place encryption | |
US20140331061A1 (en) | Drive level encryption key management in a distributed storage system | |
WO2012047200A1 (en) | Scrambling an address and encrypting write data for storing in a storage device | |
US7272228B2 (en) | System and method for securing code and ensuring proper execution using state-based encryption | |
US20170359175A1 (en) | Support for changing encryption classes of files | |
US20140137263A1 (en) | Information processing apparatus with hibernation function, control method therefor, and storage medium storing control program therefor | |
EP4348468A1 (en) | Firmware-based secure tenancy transfer | |
CN112384914A (zh) | 使用虚拟安全模式保护人工智能模型 | |
WO2017067513A1 (zh) | 数据处理方法及存储网关 | |
US20220222384A1 (en) | Encrypted key management | |
US20130198528A1 (en) | Modifying a Length of an Element to Form an Encryption Key | |
US20170075825A1 (en) | Automatic memory security | |
CN114637996A (zh) | 用于以确保安全的方式启动计算单元的方法 | |
CN116028958B (zh) | 一种密钥加解密方法、装置、安全机以及介质 | |
KR101617089B1 (ko) | 인증을 이용하여 보안을 강화하는 비휘발성 메모리 칩 및 이를 이용한 데이터 보안 방법 | |
KR101810044B1 (ko) | 암호화 키 갱신 장치 및 방법 | |
JP2016045795A (ja) | 不揮発性メモリ初期化システム及び不揮発性メモリ初期化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6452135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
LAPS | Cancellation because of no payment of annual fees | ||
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |