JP2016525290A - NoCを構成するための方法及びシステム並びにコンピュータ可読記憶媒体 - Google Patents
NoCを構成するための方法及びシステム並びにコンピュータ可読記憶媒体 Download PDFInfo
- Publication number
- JP2016525290A JP2016525290A JP2016516030A JP2016516030A JP2016525290A JP 2016525290 A JP2016525290 A JP 2016525290A JP 2016516030 A JP2016516030 A JP 2016516030A JP 2016516030 A JP2016516030 A JP 2016516030A JP 2016525290 A JP2016525290 A JP 2016525290A
- Authority
- JP
- Japan
- Prior art keywords
- port
- noc
- host
- hosts
- ports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 36
- 230000006870 function Effects 0.000 claims description 106
- 238000013507 mapping Methods 0.000 claims description 11
- 238000005457 optimization Methods 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 37
- 230000015654 memory Effects 0.000 description 22
- AGJBKFAPBKOEGA-UHFFFAOYSA-M 2-methoxyethylmercury(1+);acetate Chemical compound COCC[Hg]OC(C)=O AGJBKFAPBKOEGA-UHFFFAOYSA-M 0.000 description 19
- 238000004891 communication Methods 0.000 description 19
- 235000008694 Humulus lupulus Nutrition 0.000 description 13
- 230000002829 reductive effect Effects 0.000 description 13
- 238000013461 design Methods 0.000 description 11
- 238000004422 calculation algorithm Methods 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 238000013459 approach Methods 0.000 description 7
- 230000003993 interaction Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000010801 machine learning Methods 0.000 description 4
- 239000000872 buffer Substances 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000008520 organization Effects 0.000 description 3
- 230000008707 rearrangement Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ODCKICSDIPVTRM-UHFFFAOYSA-N [4-[2-hydroxy-3-(propan-2-ylazaniumyl)propoxy]naphthalen-1-yl] sulfate Chemical compound C1=CC=C2C(OCC(O)CNC(C)C)=CC=C(OS(O)(=O)=O)C2=C1 ODCKICSDIPVTRM-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- NLYAJNPCOHFWQQ-UHFFFAOYSA-N kaolin Chemical group O.O.O=[Al]O[Si](=O)O[Si](=O)O[Al]=O NLYAJNPCOHFWQQ-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 238000002922 simulated annealing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 230000001755 vocal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/12—Discovery or management of network topologies
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0803—Configuration setting
- H04L41/0823—Configuration setting characterised by the purposes of a change of settings, e.g. optimising configuration for enhancing reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0803—Configuration setting
- H04L41/0823—Configuration setting characterised by the purposes of a change of settings, e.g. optimising configuration for enhancing reliability
- H04L41/0826—Configuration setting characterised by the purposes of a change of settings, e.g. optimising configuration for enhancing reliability for reduction of network costs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
- H04L45/06—Deflection routing, e.g. hot-potato routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/12—Shortest path evaluation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/38—Flow based routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
(cpua1, cpua2, cpua3, cpua4) <=> mema (1)
(cpub1, cpub2, cpub3, cpub4) <=> memb (2)
図5bは、例えば、Rmema及びRcpua1のようなNoCルータを描き、それぞれが対応するコンポーネントのポートと動作可能に関連付けられる。ルータ間の線は、NoCリンク又はチャネルであり、各ルータ/ノードは、対応するコンポーネント及び/又はポートからパケットを受信(又は、受信されたパケットを外部から目標ポートへ送信)する。各パケットに示されるアドレスに基づいて、ルータは、取り付けられたポート、又は、別の共有リンクのポートへ受信パケットを転送する。
weight(xi) = bandwidth(xi) / Σ bandwidth(xi) (3)
P(h1_i) = B(x1, h1_i) / Σ B(x1, h1_i) (4)
P(h1_i) = (B(x1, h1_i) / Σ B(x1, h1_i)) × (ΣL(x1, h1_i) / L(x1, h1_i)) (5)
P(relocation) = 1/(1 + exp((cost(old) - cost(new)) / cost(initial)×temp)) (6)
ここで、
P(relocation)は、再配置(relocation)が受理されるか否かの確率を示し、
cost(old)は再配置前の費用関数であり、
cost(new) は再配置後の費用関数であり、
cost(initial)は初期システム費用関数であり、
tempは、現在の温度レベルである。
初期温度レベルは、1又はいくつかの他の値で選択され、内部ループの全ての固定数のパスの後に等比数列で減少される。温度は、同様にいくつかの他の方法で低減され得る。内部ループは、温度がいくつかの所定の最低許可値T(min)に到達するまで続く。このアルゴリズムは、機械学習及び焼き鈍し法に基づくものであり、一般的に、システム内のポート及びホストについて最適な位置を決定する。
新たなホスト又はポートは、別の位置へ可能な再配置の評価のために選択される。新たなポート(例えば、x2)は、その重みに基づく再配置のために同定され得る(例えば、x2の重みは、全ての他のホスト及び/又はポートより低いがx1より高い)。
801では、最適な経路が同定されるべき全システムトラフィックフローを検索する。
802では、1以上のシステムトラフィックフローに重み関数が割り当てられ、重みは、例えば、遅延、帯域幅、その他のパラメータのようなトラフィックパラメータに基づいて各トラフィックフローに割り当てられ得る。例えば、正規化された遅延は、フロー最適化としてより低く正規化された遅延がより高く優先される前に、より高く正規化された遅延を有するフローが処理されるように、1以上のシステムトラフィックフローについて計算される。この例では、最大遅延を経験するフローが最も低い重みを有し、それ故、最初に処理される必要がある。
803では、1以上のシステムトラフィックフローが割り当てられた重みに基づきを順序付けされる。実装例では、順序付けは、最も低い重み(最高の遅延)を有するフローがリストの最上位にあるように行われ得る。
1)フローの遅延要求及びフローの送信元及び送信先コンポーネントの位置に依存する様々なクラスへ複数のシステムトラフィックフローを自動的に分類すること
2)複数のシステムトラフィックフローから同定される所与のトラフィックフローについて適格な経路を同定すること
3)その経路が、デッドロックの回避及び分離について利用可能な仮想チャネル、並びに、このフローについての利用可能な帯域幅を有するか否かを決定し、利用可能な帯域幅及び仮想チャネルを有するそれらの経路だけを考慮すること
4)全ての経路の中から、関係するトラフィックシステムフローについての経路を決定する際のホップ数及び遅延に加えて、帯域幅、仮想チャネルに関して、ロードバランスを実行すること
5)経路にフローをマッピングし、様々なチャネルの帯域幅、及び、仮想チャネルの依存関係及び使用を追跡するために全てのデータ構造を更新すること
P(relocation) = 1/(1 + exp((cost(old) - cost(new)) / cost(initial)×temp)) (7)
ここで、P(relocation)は、再配置が受理されるか否かの確率を示し、
cost(old)は、再配置前の費用関数であり、
cost(new)は、再配置後の費用関数であり、
cost(initial)は、初期のシステム費用関数であり、
tempは、現在の温度レベルである。
Claims (20)
- 複数のホスト及び複数のポートを備えるネットワークオンチップ(Network-on-Chip(NoC))を構成するための方法であって、
前記ポートに割り当てられた重みに基づき、前記複数のポートから一つのポートを選択し、
前記選択されたポートについて、前記複数のホストから一つのホストを同定し、
費用関数及び確率受理関数の少なくとも一つに基づき、前記同定されたホストへ前記選択されたポートを再配置する
ことを含む方法。 - 前記ポートに割り当てられた重みは、1以上のトラフィック属性に基づくものである
請求項1に記載の方法。 - 前記ポートを選択すること、前記ホストを同定すること、及び、前記選択されたポートを再配置することは、閾値に到達するまで反復的に繰り返され、
前記複数のポートに割り当てられた重みは、1以上の更新された確率関数に基づいて更新される
請求項1に記載の方法。 - 前記選択されたポートについて、前記複数のホストからホストを同定することは、別の確率受理関数に基づくものである
請求項1に記載の方法。 - 前記システムトラフィックフローに割り当てられた重みに基づいて複数のシステムトラフィックフローから一つのシステムトラフィックフローを選択し、
費用関数に基づき、前記NoC内の複数の経路から一つの経路を同定し、
前記同定された経路に前記選択されたシステムトラフィックフローをマッピングする
ことをさらに含む
請求項1に記載の方法。 - 前記費用関数は、遅延、帯域幅、及びホップ数の少なくとも一つに基づくものである
請求項1に記載の方法。 - 前記システムトラフィックフローを選択すること、前記経路を同定すること、及び、前記選択されたシステムトラフィックフローをマッピングすることは、前記NoCの全てのシステムトラフィックフローが処理されるまで反復的に繰り返される
請求項1に記載の方法。 - 複数のホスト及び複数のポートを備えるネットワークオンチップ(Network-on-Chip(NoC))を構成する命令を格納するコンピュータ可読記憶媒体であって、
前記命令は、
前記ポートに割り当てられた重みに基づき、前記複数のポートから一つのポートを選択し、
前記選択されたポートについて、前記複数のホストから一つのホストを同定し、
費用関数及び確率受理関数の少なくとも一つに基づき、前記同定されたホストへ前記選択されたポートを再配置すること、を含む
コンピュータ可読記憶媒体。 - 前記ポートに割り当てられた重みは、1以上のトラフィック属性に基づくものである
請求項8に記載のコンピュータ可読記憶媒体。 - 前記ポートを選択すること、前記ホストを同定すること、及び、前記選択されたポートを再配置することは、閾値に到達するまで反復的に繰り返され、
前記複数のポートに割り当てられた重みは、1以上の更新された確率関数に基づいて更新される
請求項8に記載のコンピュータ可読記憶媒体。 - 前記選択されたポートについて、前記複数のホストからホストを同定することは、別の確率受理関数に基づくものである
請求項8に記載のコンピュータ可読記憶媒体。 - 前記命令は、
前記システムトラフィックフローに割り当てられた重みに基づいて複数のシステムトラフィックフローから一つのシステムトラフィックフローを選択し、
費用関数に基づき、前記NoC内の複数の経路から一つの経路を同定し、
前記同定された経路に前記選択されたシステムトラフィックフローをマッピングする
ことをさらに含む
請求項8に記載のコンピュータ可読記憶媒体。 - 前記費用関数は、遅延、帯域幅、及びホップ数の少なくとも一つに基づくものである
請求項8に記載のコンピュータ可読記憶媒体。 - 前記システムトラフィックフローを選択すること、前記経路を同定すること、及び、前記選択されたシステムトラフィックフローをマッピングすることは、前記NoCの全てのシステムトラフィックフローが処理されるまで反復的に繰り返される
請求項8に記載のコンピュータ可読記憶媒体。 - 複数のホスト及び複数のポートを備えるネットワークオンチップ(Network-on-Chip(NoC))を構成するためのシステムであって、
前記ポートに割り当てられた重みに基づき、前記複数のポートから一つのポートを選択し、前記選択されたポートについて、前記複数のホストから一つのホストを同定し、費用関数及び確率受理関数の少なくとも一つに基づき、前記同定されたホストへ前記選択されたポートを再配置する、システムオンチップ(System on Chip (SoC))トポロジモジュール
を備えるシステム。 - 前記ポートに割り当てられた重みは、1以上のトラフィック属性に基づくものである
請求項15に記載のシステム。 - 前記SoCトポロジモジュールは、前記ポートを選択すること、前記ホストを同定すること、及び、前記選択されたポートを再配置することを、閾値に到達するまで反復的に繰り返し、
前記SoCトポロジモジュールは、1以上の更新された確率関数に基づいて、前記複数のポートに割り当てられた重みを更新する
請求項15に記載のシステム。 - 前記SoCトポロジモジュールは、別の確率受理関数に基づいて、前記選択されたポートについて、前記複数のホストからホストを同定する
請求項15に記載のシステム。 - 前記システムトラフィックフローに割り当てられた重みに基づいて複数のシステムトラフィックフローから一つのシステムトラフィックフローを選択し、
費用関数に基づき、前記NoC内の複数の経路から一つの経路を同定し、
前記同定された経路に前記選択されたシステムトラフィックフローをマッピングする
NoCトポロジモジュールをさらに備える
請求項15に記載のシステム。 - 前記費用関数は、遅延、帯域幅、及びホップ数の少なくとも一つに基づくものである
請求項15に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/959,541 | 2013-08-05 | ||
US13/959,541 US9054977B2 (en) | 2013-08-05 | 2013-08-05 | Automatic NoC topology generation |
PCT/US2014/037902 WO2015020712A1 (en) | 2013-08-05 | 2014-05-13 | Automatic noc topology generation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016525290A true JP2016525290A (ja) | 2016-08-22 |
JP6060316B2 JP6060316B2 (ja) | 2017-01-11 |
Family
ID=52427588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016516030A Expired - Fee Related JP6060316B2 (ja) | 2013-08-05 | 2014-05-13 | NoCを構成するための方法及びシステム並びにコンピュータ可読記憶媒体 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9054977B2 (ja) |
JP (1) | JP6060316B2 (ja) |
KR (1) | KR101652490B1 (ja) |
WO (1) | WO2015020712A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021513241A (ja) * | 2018-02-01 | 2021-05-20 | ザイリンクス インコーポレイテッドXilinx Incorporated | ネットワーク・オン・チップにおけるエンド・ツー・エンドのサービス品質 |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8885510B2 (en) | 2012-10-09 | 2014-11-11 | Netspeed Systems | Heterogeneous channel capacities in an interconnect |
US9471726B2 (en) | 2013-07-25 | 2016-10-18 | Netspeed Systems | System level simulation in network on chip architecture |
US10291503B2 (en) * | 2013-09-26 | 2019-05-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | File block placement in a distributed network |
US9485168B2 (en) | 2013-10-03 | 2016-11-01 | International Business Machines Corporation | Temperature sensitive routing of data in a computer system |
ITTO20130824A1 (it) * | 2013-10-11 | 2015-04-11 | St Microelectronics Grenoble 2 | Sistema per progettare disposizioni di interconnessione network on chip |
US9699079B2 (en) | 2013-12-30 | 2017-07-04 | Netspeed Systems | Streaming bridge design with host interfaces and network on chip (NoC) layers |
US9762474B2 (en) * | 2014-04-07 | 2017-09-12 | Netspeed Systems | Systems and methods for selecting a router to connect a bridge in the network on chip (NoC) |
US9264932B2 (en) * | 2014-05-16 | 2016-02-16 | Verizon Patent And Licensing Inc. | Application-specific traffic multiplexing |
US9571341B1 (en) | 2014-10-01 | 2017-02-14 | Netspeed Systems | Clock gating for system-on-chip elements |
US9660942B2 (en) | 2015-02-03 | 2017-05-23 | Netspeed Systems | Automatic buffer sizing for optimal network-on-chip design |
US10050843B2 (en) * | 2015-02-18 | 2018-08-14 | Netspeed Systems | Generation of network-on-chip layout based on user specified topological constraints |
US10348563B2 (en) | 2015-02-18 | 2019-07-09 | Netspeed Systems, Inc. | System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology |
US9864728B2 (en) * | 2015-05-29 | 2018-01-09 | Netspeed Systems, Inc. | Automatic generation of physically aware aggregation/distribution networks |
US9825809B2 (en) | 2015-05-29 | 2017-11-21 | Netspeed Systems | Dynamically configuring store-and-forward channels and cut-through channels in a network-on-chip |
US10218580B2 (en) | 2015-06-18 | 2019-02-26 | Netspeed Systems | Generating physically aware network-on-chip design from a physical system-on-chip specification |
US20170063626A1 (en) * | 2015-06-18 | 2017-03-02 | Netspeed Systems | System and method for grouping of network on chip (noc) elements |
FR3040575B1 (fr) * | 2015-09-02 | 2017-08-18 | Bull Sas | Procede de determination automatisee de topologies d'interconnexion optimales de systemes comprenant des nœuds de service, et dispositif de traitement associe |
US9940423B2 (en) * | 2015-12-20 | 2018-04-10 | Arteris, Inc. | Editing a NoC topology on top of a floorplan |
CN105844014B (zh) * | 2016-03-22 | 2019-04-23 | 广东工业大学 | 基于芯片设计流程和应用设计流程的片上网络编码优化方法 |
US10452124B2 (en) | 2016-09-12 | 2019-10-22 | Netspeed Systems, Inc. | Systems and methods for facilitating low power on a network-on-chip |
US20180159786A1 (en) | 2016-12-02 | 2018-06-07 | Netspeed Systems, Inc. | Interface virtualization and fast path for network on chip |
US10313269B2 (en) | 2016-12-26 | 2019-06-04 | Netspeed Systems, Inc. | System and method for network on chip construction through machine learning |
US20180183726A1 (en) * | 2016-12-27 | 2018-06-28 | Netspeed Systems, Inc. | Traffic mapping of a network on chip through machine learning |
US10063496B2 (en) * | 2017-01-10 | 2018-08-28 | Netspeed Systems Inc. | Buffer sizing of a NoC through machine learning |
US10084725B2 (en) * | 2017-01-11 | 2018-09-25 | Netspeed Systems, Inc. | Extracting features from a NoC for machine learning construction |
US10469337B2 (en) | 2017-02-01 | 2019-11-05 | Netspeed Systems, Inc. | Cost management against requirements for the generation of a NoC |
US10298485B2 (en) | 2017-02-06 | 2019-05-21 | Netspeed Systems, Inc. | Systems and methods for NoC construction |
US11544441B2 (en) * | 2018-02-12 | 2023-01-03 | Arizona Board Of Regents On Behalf Of The University Of Arizona | Automated network-on-chip design |
US11144457B2 (en) | 2018-02-22 | 2021-10-12 | Netspeed Systems, Inc. | Enhanced page locality in network-on-chip (NoC) architectures |
US10547514B2 (en) | 2018-02-22 | 2020-01-28 | Netspeed Systems, Inc. | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation |
US10983910B2 (en) | 2018-02-22 | 2021-04-20 | Netspeed Systems, Inc. | Bandwidth weighting mechanism based network-on-chip (NoC) configuration |
US10896476B2 (en) | 2018-02-22 | 2021-01-19 | Netspeed Systems, Inc. | Repository of integration description of hardware intellectual property for NoC construction and SoC integration |
US11023377B2 (en) | 2018-02-23 | 2021-06-01 | Netspeed Systems, Inc. | Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA) |
US11176302B2 (en) | 2018-02-23 | 2021-11-16 | Netspeed Systems, Inc. | System on chip (SoC) builder |
KR102110335B1 (ko) * | 2018-12-12 | 2020-05-14 | 성균관대학교산학협력단 | 네트워크 온 칩 및 그의 데이터 압축 방법 및 장치 |
US10700964B1 (en) * | 2019-01-04 | 2020-06-30 | Dropbox, Inc. | Centralized application-layer routing at the edge of an online application service provider network |
US11290375B2 (en) * | 2019-01-18 | 2022-03-29 | Rise Research Institutes of Sweden AB | Dynamic deployment of network applications having performance and reliability guarantees in large computing networks |
KR102059548B1 (ko) * | 2019-02-13 | 2019-12-27 | 성균관대학교산학협력단 | Vfi 네트워크 온칩에 대한 구역간 라우팅 방법, vfi 네트워크 온칩에 대한 구역내 라우팅 방법, vfi 네트워크 온칩에 대한 구역내 및 구역간 라우팅 방법 및 이를 실행하기 위한 프로그램이 기록된 기록매체 |
US11223667B2 (en) | 2019-04-30 | 2022-01-11 | Phantom Auto Inc. | Low latency wireless communication system for teleoperated vehicle environments |
US11223556B2 (en) * | 2019-06-04 | 2022-01-11 | Phantom Auto Inc. | Platform for redundant wireless communications optimization |
US11657203B2 (en) * | 2019-12-27 | 2023-05-23 | Arteris, Inc. | Multi-phase topology synthesis of a network-on-chip (NoC) |
US11665776B2 (en) | 2019-12-27 | 2023-05-30 | Arteris, Inc. | System and method for synthesis of a network-on-chip for deadlock-free transformation |
US11558259B2 (en) | 2019-12-27 | 2023-01-17 | Arteris, Inc. | System and method for generating and using physical roadmaps in network synthesis |
US10990724B1 (en) * | 2019-12-27 | 2021-04-27 | Arteris, Inc. | System and method for incremental topology synthesis of a network-on-chip |
US11418448B2 (en) | 2020-04-09 | 2022-08-16 | Arteris, Inc. | System and method for synthesis of a network-on-chip to determine optimal path with load balancing |
US11601357B2 (en) | 2020-12-22 | 2023-03-07 | Arteris, Inc. | System and method for generation of quality metrics for optimization tasks in topology synthesis of a network |
US11281827B1 (en) | 2020-12-26 | 2022-03-22 | Arteris, Inc. | Optimization of parameters for synthesis of a topology using a discriminant function module |
US11449655B2 (en) | 2020-12-30 | 2022-09-20 | Arteris, Inc. | Synthesis of a network-on-chip (NoC) using performance constraints and objectives |
US12112113B2 (en) | 2021-03-05 | 2024-10-08 | Apple Inc. | Complementary die-to-die interface |
US11956127B2 (en) * | 2021-03-10 | 2024-04-09 | Arteris, Inc. | Incremental topology modification of a network-on-chip |
US11481343B1 (en) * | 2021-04-02 | 2022-10-25 | Micron Technology, Inc. | Transporting request types with different latencies |
US11675722B2 (en) * | 2021-04-16 | 2023-06-13 | Apple Inc. | Multiple independent on-chip interconnect |
US12010009B2 (en) * | 2021-07-23 | 2024-06-11 | EMC IP Holding Company LLC | Method for distributing content, electronic device, and computer program product |
US12007895B2 (en) | 2021-08-23 | 2024-06-11 | Apple Inc. | Scalable system on a chip |
US11853669B2 (en) * | 2021-11-22 | 2023-12-26 | Achronix Semiconductor Corporation | Relocatable FPGA modules |
CN114374651B (zh) * | 2021-12-31 | 2023-01-20 | 海光信息技术股份有限公司 | 传输流量控制方法、片上网络、电子装置及存储介质 |
US12067335B2 (en) | 2022-04-11 | 2024-08-20 | Arteris, Inc. | Automatic configuration of pipeline modules in an electronics system |
CN116055386B (zh) * | 2023-03-07 | 2023-06-02 | 燧原智能科技(成都)有限公司 | 一种端口权重更新方法、装置、芯片及存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011148583A1 (ja) * | 2010-05-27 | 2011-12-01 | パナソニック株式会社 | バス制御装置およびバス制御装置に指示を出力する制御装置 |
Family Cites Families (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4933933A (en) | 1986-12-19 | 1990-06-12 | The California Institute Of Technology | Torus routing chip |
US5355455A (en) | 1991-11-19 | 1994-10-11 | International Business Machines Corporation | Method and apparatus for avoiding deadlock in a computer system with two or more protocol-controlled buses interconnected by a bus adaptor |
WO1994009576A1 (en) | 1992-10-21 | 1994-04-28 | Bell Communications Research, Inc. | A broadband virtual private network service and system |
US5764740A (en) | 1995-07-14 | 1998-06-09 | Telefonaktiebolaget Lm Ericsson | System and method for optimal logical network capacity dimensioning with broadband traffic |
US5991308A (en) | 1995-08-25 | 1999-11-23 | Terayon Communication Systems, Inc. | Lower overhead method for data transmission using ATM and SCDMA over hybrid fiber coax cable plant |
US5961623A (en) | 1996-08-29 | 1999-10-05 | Apple Computer, Inc. | Method and system for avoiding starvation and deadlocks in a split-response interconnect of a computer system |
US6003029A (en) | 1997-08-22 | 1999-12-14 | International Business Machines Corporation | Automatic subspace clustering of high dimensional data for data mining applications |
US6101181A (en) | 1997-11-17 | 2000-08-08 | Cray Research Inc. | Virtual channel assignment in large torus systems |
KR100250437B1 (ko) | 1997-12-26 | 2000-04-01 | 정선종 | 라운드로빈 중재 및 적응 경로 제어를 수행하는경로제어 장치 |
US6249902B1 (en) | 1998-01-09 | 2001-06-19 | Silicon Perspective Corporation | Design hierarchy-based placement |
US6415282B1 (en) | 1998-04-22 | 2002-07-02 | Nec Usa, Inc. | Method and apparatus for query refinement |
US6711152B1 (en) | 1998-07-06 | 2004-03-23 | At&T Corp. | Routing over large clouds |
US6968514B2 (en) | 1998-09-30 | 2005-11-22 | Cadence Design Systems, Inc. | Block based design methodology with programmable components |
US6456961B1 (en) * | 1999-04-30 | 2002-09-24 | Srinivas Patil | Method and apparatus for creating testable circuit designs having embedded cores |
US6356900B1 (en) | 1999-12-30 | 2002-03-12 | Decode Genetics Ehf | Online modifications of relations in multidimensional processing |
CA2359168A1 (en) | 2000-10-25 | 2002-04-25 | John Doucette | Design of meta-mesh of chain sub-networks |
US7000011B1 (en) | 2000-11-06 | 2006-02-14 | Hewlett-Packard Development Company, Lp. | Designing interconnect fabrics |
US7747165B2 (en) * | 2001-06-13 | 2010-06-29 | Alcatel-Lucent Usa Inc. | Network operating system with topology autodiscovery |
US6925627B1 (en) | 2002-12-20 | 2005-08-02 | Conexant Systems, Inc. | Method and apparatus for power routing in an integrated circuit |
WO2004072796A2 (en) | 2003-02-05 | 2004-08-26 | Arizona Board Of Regents | Reconfigurable processing |
US7065730B2 (en) | 2003-04-17 | 2006-06-20 | International Business Machines Corporation | Porosity aware buffered steiner tree construction |
US8020163B2 (en) | 2003-06-02 | 2011-09-13 | Interuniversitair Microelektronica Centrum (Imec) | Heterogeneous multiprocessor network on chip devices, methods and operating systems for control thereof |
US7318214B1 (en) | 2003-06-19 | 2008-01-08 | Invarium, Inc. | System and method for reducing patterning variability in integrated circuit manufacturing through mask layout corrections |
US7448010B1 (en) | 2003-08-01 | 2008-11-04 | Cadence Design Systems, Inc. | Methods and mechanisms for implementing virtual metal fill |
US7518990B2 (en) | 2003-12-26 | 2009-04-14 | Alcatel Lucent Usa Inc. | Route determination method and apparatus for virtually-concatenated data traffic |
US7159047B2 (en) * | 2004-04-21 | 2007-01-02 | Tezzaron Semiconductor | Network with programmable interconnect nodes adapted to large integrated circuits |
KR100674933B1 (ko) | 2005-01-06 | 2007-01-26 | 삼성전자주식회사 | 온 칩 버스(On Chip Bus)에서 최적화된코어-타일-스위치(core-tile-switch)맵핑(mapping) 구조를 결정하는 방법 및 그 방법을기록한 컴퓨터로 읽을 수 있는 기록 매체 |
US8059551B2 (en) | 2005-02-15 | 2011-11-15 | Raytheon Bbn Technologies Corp. | Method for source-spoofed IP packet traceback |
FR2883116B1 (fr) | 2005-03-08 | 2007-04-13 | Commissariat Energie Atomique | Architecture de communication globalement asynchrone pour systeme sur puce. |
DE602005009801D1 (de) | 2005-04-11 | 2008-10-30 | St Microelectronics Srl | Ein dynamisch rekonfigurierbares System auf einem Chip, welches eine Vielzahl rekonfigurierbarer Gate-Arrays beinhaltet. |
US7965725B2 (en) | 2005-05-31 | 2011-06-21 | Stmicroelectronics, Inc. | Hyper-ring-on-chip (HyRoC) architecture |
US20060281221A1 (en) | 2005-06-09 | 2006-12-14 | Sharad Mehrotra | Enhanced routing grid system and method |
US7603644B2 (en) | 2005-06-24 | 2009-10-13 | Pulsic Limited | Integrated circuit routing and compaction |
US7343581B2 (en) | 2005-06-27 | 2008-03-11 | Tela Innovations, Inc. | Methods for creating primitive constructed standard cells |
JP2009502080A (ja) | 2005-07-19 | 2009-01-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子装置及び通信リソース割り当て方法 |
JP2007149061A (ja) | 2005-10-31 | 2007-06-14 | Seiko Epson Corp | レイアウトシステムおよびレイアウトプログラム、並びにレイアウト方法 |
US7289933B2 (en) | 2005-11-04 | 2007-10-30 | Synopsys, Inc. | Simulating topography of a conductive material in a semiconductor wafer |
US20070244676A1 (en) | 2006-03-03 | 2007-10-18 | Li Shang | Adaptive analysis methods |
US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
US20070256044A1 (en) | 2006-04-26 | 2007-11-01 | Gary Coryer | System and method to power route hierarchical designs that employ macro reuse |
EP2076874A4 (en) | 2006-05-13 | 2011-03-09 | Sap Ag | DERIVED CONSISTENT SET OF INTERFACES DERIVED FROM A BUSINESS OBJECT MODEL |
JP2007311491A (ja) | 2006-05-17 | 2007-11-29 | Toshiba Corp | 半導体集積回路 |
EP1863232A1 (en) | 2006-05-29 | 2007-12-05 | Stmicroelectronics Sa | On-chip bandwidth allocator |
US20080072182A1 (en) | 2006-09-19 | 2008-03-20 | The Regents Of The University Of California | Structured and parameterized model order reduction |
EP2080128A1 (en) | 2006-10-10 | 2009-07-22 | Ecole Polytechnique Federale De Lausanne (Epfl) | Method to design network-on-chip (noc)-based communication systems |
KR100892344B1 (ko) * | 2006-12-05 | 2009-04-08 | 한국전자통신연구원 | 시스템 온칩 통신 구조 합성 방법 |
WO2008080122A2 (en) | 2006-12-22 | 2008-07-03 | The Trustees Of Columbia University In The City Of New York | Systems and method for on-chip data communication |
US7953994B2 (en) * | 2007-03-26 | 2011-05-31 | Stmicroelectronics Pvt. Ltd. | Architecture incorporating configurable controller for reducing on chip power leakage |
WO2008126516A1 (ja) | 2007-04-10 | 2008-10-23 | Naoki Suehiro | 送信方法、送信装置、受信方法及び受信装置 |
US7809006B2 (en) | 2007-08-16 | 2010-10-05 | D. E. Shaw Research, Llc | Routing with virtual channels |
US8136071B2 (en) | 2007-09-12 | 2012-03-13 | Neal Solomon | Three dimensional integrated circuits and methods of fabrication |
US8099757B2 (en) | 2007-10-15 | 2012-01-17 | Time Warner Cable Inc. | Methods and apparatus for revenue-optimized delivery of content in a network |
US20110022754A1 (en) | 2007-12-06 | 2011-01-27 | Technion Research & Development Foundation Ltd | Bus enhanced network on chip |
US8490110B2 (en) | 2008-02-15 | 2013-07-16 | International Business Machines Corporation | Network on chip with a low latency, high bandwidth application messaging interconnect |
TWI390869B (zh) | 2008-04-24 | 2013-03-21 | Univ Nat Taiwan | 網路資源分配系統及方法 |
US8203938B2 (en) | 2008-05-22 | 2012-06-19 | Level 3 Communications, Llc | Multi-router IGP fate sharing |
CN102017548B (zh) | 2008-06-12 | 2013-08-28 | 松下电器产业株式会社 | 网络监视装置、总线系统监视装置以及方法 |
US8050256B1 (en) | 2008-07-08 | 2011-11-01 | Tilera Corporation | Configuring routing in mesh networks |
US8312402B1 (en) | 2008-12-08 | 2012-11-13 | Cadence Design Systems, Inc. | Method and apparatus for broadband electromagnetic modeling of three-dimensional interconnects embedded in multilayered substrates |
US8065433B2 (en) | 2009-01-09 | 2011-11-22 | Microsoft Corporation | Hybrid butterfly cube architecture for modular data centers |
US8412795B2 (en) | 2009-04-29 | 2013-04-02 | Stmicroelectronics S.R.L. | Control device for a system-on-chip and corresponding method |
US8285912B2 (en) | 2009-08-07 | 2012-10-09 | Arm Limited | Communication infrastructure for a data processing apparatus and a method of operation of such a communication infrastructure |
US8276105B2 (en) | 2009-09-18 | 2012-09-25 | International Business Machines Corporation | Automatic positioning of gate array circuits in an integrated circuit design |
US8407647B2 (en) | 2009-12-17 | 2013-03-26 | Springsoft, Inc. | Systems and methods for designing and making integrated circuits with consideration of wiring demand ratio |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
CN103109248B (zh) | 2010-05-12 | 2016-03-23 | 松下知识产权经营株式会社 | 中继器以及芯片电路 |
US20130080073A1 (en) | 2010-06-11 | 2013-03-28 | Waters Technologies Corporation | Techniques for mass spectrometry peak list computation using parallel processing |
US8196086B2 (en) | 2010-07-21 | 2012-06-05 | Lsi Corporation | Granular channel width for power optimization |
US9396162B2 (en) | 2010-07-22 | 2016-07-19 | John APPLEYARD | Method and apparatus for estimating the state of a system |
JP5543894B2 (ja) | 2010-10-21 | 2014-07-09 | ルネサスエレクトロニクス株式会社 | NoCシステム及び入力切替装置 |
US8738860B1 (en) | 2010-10-25 | 2014-05-27 | Tilera Corporation | Computing in parallel processing environments |
CN102467582B (zh) | 2010-10-29 | 2014-08-13 | 国际商业机器公司 | 一种集成电路设计中优化连线约束的方法和系统 |
US8705368B1 (en) | 2010-12-03 | 2014-04-22 | Google Inc. | Probabilistic distance-based arbitration |
US9397933B2 (en) | 2010-12-21 | 2016-07-19 | Verizon Patent And Licensing Inc. | Method and system of providing micro-facilities for network recovery |
US8717875B2 (en) | 2011-04-15 | 2014-05-06 | Alcatel Lucent | Condensed core-energy-efficient architecture for WAN IP backbones |
US8711867B2 (en) | 2011-08-26 | 2014-04-29 | Sonics, Inc. | Credit flow control scheme in a router with flexible link widths utilizing minimal storage |
US9213788B2 (en) | 2011-10-25 | 2015-12-15 | Massachusetts Institute Of Technology | Methods and apparatus for constructing and analyzing component-based models of engineering systems |
US20130151215A1 (en) | 2011-12-12 | 2013-06-13 | Schlumberger Technology Corporation | Relaxed constraint delaunay method for discretizing fractured media |
JP2013125906A (ja) | 2011-12-15 | 2013-06-24 | Toshiba Corp | フレアマップ計算方法、フレアマップ算出プログラムおよび半導体装置の製造方法 |
US20130174113A1 (en) | 2011-12-30 | 2013-07-04 | Arteris SAS | Floorplan estimation |
US9070121B2 (en) | 2012-02-14 | 2015-06-30 | Silver Spring Networks, Inc. | Approach for prioritizing network alerts |
US9111151B2 (en) | 2012-02-17 | 2015-08-18 | National Taiwan University | Network on chip processor with multiple cores and routing method thereof |
US8756541B2 (en) | 2012-03-27 | 2014-06-17 | International Business Machines Corporation | Relative ordering circuit synthesis |
US8635577B2 (en) | 2012-06-01 | 2014-01-21 | International Business Machines Corporation | Timing refinement re-routing |
US9244880B2 (en) | 2012-08-30 | 2016-01-26 | Netspeed Systems | Automatic construction of deadlock free interconnects |
US20140092740A1 (en) | 2012-09-29 | 2014-04-03 | Ren Wang | Adaptive packet deflection to achieve fair, low-cost, and/or energy-efficient quality of service in network on chip devices |
US8885510B2 (en) | 2012-10-09 | 2014-11-11 | Netspeed Systems | Heterogeneous channel capacities in an interconnect |
US8601423B1 (en) | 2012-10-23 | 2013-12-03 | Netspeed Systems | Asymmetric mesh NoC topologies |
US8667439B1 (en) | 2013-02-27 | 2014-03-04 | Netspeed Systems | Automatically connecting SoCs IP cores to interconnect nodes to minimize global latency and reduce interconnect cost |
-
2013
- 2013-08-05 US US13/959,541 patent/US9054977B2/en active Active
-
2014
- 2014-05-13 JP JP2016516030A patent/JP6060316B2/ja not_active Expired - Fee Related
- 2014-05-13 WO PCT/US2014/037902 patent/WO2015020712A1/en active Application Filing
- 2014-05-13 KR KR1020167002722A patent/KR101652490B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011148583A1 (ja) * | 2010-05-27 | 2011-12-01 | パナソニック株式会社 | バス制御装置およびバス制御装置に指示を出力する制御装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021513241A (ja) * | 2018-02-01 | 2021-05-20 | ザイリンクス インコーポレイテッドXilinx Incorporated | ネットワーク・オン・チップにおけるエンド・ツー・エンドのサービス品質 |
JP7356988B2 (ja) | 2018-02-01 | 2023-10-05 | ザイリンクス インコーポレイテッド | ネットワーク・オン・チップにおけるエンド・ツー・エンドのサービス品質 |
Also Published As
Publication number | Publication date |
---|---|
KR101652490B1 (ko) | 2016-08-30 |
JP6060316B2 (ja) | 2017-01-11 |
US9054977B2 (en) | 2015-06-09 |
KR20160021893A (ko) | 2016-02-26 |
US20150036536A1 (en) | 2015-02-05 |
WO2015020712A1 (en) | 2015-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6060316B2 (ja) | NoCを構成するための方法及びシステム並びにコンピュータ可読記憶媒体 | |
JP5936793B2 (ja) | 全体的なレイテンシを最小限に抑え、相互接続コストを削減するために、自動接続socs ipコアをノードに相互接続する方法 | |
US9529400B1 (en) | Automatic power domain and voltage domain assignment to system-on-chip agents and network-on-chip elements | |
US8819616B2 (en) | Asymmetric mesh NoC topologies | |
US9569579B1 (en) | Automatic pipelining of NoC channels to meet timing and/or performance | |
US9130856B2 (en) | Creating multiple NoC layers for isolation or avoiding NoC traffic congestion | |
US9160627B2 (en) | Multiple heterogeneous NoC layers | |
US10554496B2 (en) | Heterogeneous SoC IP core placement in an interconnect to optimize latency and interconnect performance | |
JP2016510549A5 (ja) | ||
US10547514B2 (en) | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation | |
US20180183728A1 (en) | Traffic mapping of a network on chip through machine learning | |
US10313269B2 (en) | System and method for network on chip construction through machine learning | |
US10298485B2 (en) | Systems and methods for NoC construction | |
US10469338B2 (en) | Cost management against requirements for the generation of a NoC | |
US20150288596A1 (en) | Systems and methods for selecting a router to connect a bridge in the network on chip (noc) | |
US20180198682A1 (en) | Strategies for NoC Construction Using Machine Learning |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160204 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20160204 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6060316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |