JP2016512908A - コンテキスト依存性命令のための性能最適化 - Google Patents
コンテキスト依存性命令のための性能最適化 Download PDFInfo
- Publication number
- JP2016512908A JP2016512908A JP2016503240A JP2016503240A JP2016512908A JP 2016512908 A JP2016512908 A JP 2016512908A JP 2016503240 A JP2016503240 A JP 2016503240A JP 2016503240 A JP2016503240 A JP 2016503240A JP 2016512908 A JP2016512908 A JP 2016512908A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- entry
- current value
- write
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005457 optimization Methods 0.000 title 1
- 238000012545 processing Methods 0.000 claims abstract description 38
- 230000001419 dependent effect Effects 0.000 claims abstract description 14
- 239000013598 vector Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 54
- 230000008569 process Effects 0.000 claims description 11
- 238000011010 flushing procedure Methods 0.000 claims 6
- 239000000872 buffer Substances 0.000 description 21
- 230000009471 action Effects 0.000 description 14
- 238000004891 communication Methods 0.000 description 11
- 238000011084 recovery Methods 0.000 description 6
- 230000006399 behavior Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 2
- 230000010267 cellular communication Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3863—Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
102 パイプライン
104 命令フェッチステージ
106 命令デコードステージ
108 レジスタリネームステージ
110 命令待ち行列およびディスパッチステージ
112 コントローラ
114 メモリ階層
116 物理的なレジスタファイル、機能ユニット
118 実行ユニット
120 リオーダバッファ
122 投機的命令情報待ち行列、SIIQ
124 FPSCR
125 フィールド、設定フィールド
126 命令VMSR
127 命令Vopp
128 矢印
130 矢印
132 エントリ
133 コンテキストフィールド
134 プログラムカウンタ
136 エントリ
302 ワイヤレス通信ネットワーク
304A 基地局
304B 基地局
304C 基地局
306 通信デバイス
308 矢印
310 矢印
Claims (35)
- レジスタフィールドの現在値により決定されるコンテキスト内で命令を処理するステップであって、前記命令が書込み命令に依存し、前記書込み命令が前記レジスタフィールドに設定値を書き込むためのものであり、前記書込み命令を実行する前に前記命令が処理される、ステップと、
前記命令を待ち行列の中のエントリに記憶するステップと、
前記レジスタフィールドの前記現在値を前記エントリに記憶するステップと、
前記書込み命令を実行した後で、前記エントリを求めて前記待ち行列を検索するステップと、
前記書込み命令を実行した後で、前記エントリに記憶された前記現在値を前記設定値と比較するステップと
を含む、方法。 - 前記エントリに記憶された前記現在値が前記設定値と一致しない場合に、すべてのインフライト命令のパイプラインをフラッシュするステップと、プログラムカウンタを、プログラムの順番で前記書込み命令後の次の命令のアドレスに設定するステップと
をさらに含む、請求項1に記載の方法。 - 前記命令を処理するステップが
前記現在値が第1の値である場合、前記命令を定義済みとして処理するステップと、
前記現在値が前記第1の値でない場合、前記命令を未定義として処理するステップと
をさらに含む、請求項2に記載の方法。 - 前記エントリに記憶された前記現在値が前記設定値と一致しない場合に、前記命令およびプログラムの順番で前記命令に続くすべてのインフライト命令のパイプラインをフラッシュするステップと、プログラムカウンタを前記命令のアドレスに設定するステップと
をさらに含む、請求項1に記載の方法。 - プロセッサの状態情報を前記エントリに記憶するステップであって、前記状態情報が前記命令が処理される時点のものである、ステップと、
前記エントリに記憶される前記現在値が前記設定値と一致しない場合、前記エントリから前記状態情報を取り出して、前記状態情報により示される状態に前記プロセッサを回復するステップと
をさらに含む、請求項4に記載の方法。 - 前記命令がベクトル命令である、請求項1に記載の方法。
- 前記レジスタフィールドが1つまたは複数のフィールドを含む、請求項1に記載の方法。
- 前記命令を処理するステップが
前記現在値が第1の値である場合、前記命令を定義済みとして処理するステップと、
前記現在値が前記第1の値でない場合、前記命令を未定義として処理するステップと
をさらに含む、請求項1に記載の方法。 - 前記命令がコミットするとき、前記エントリを前記待ち行列から除去するステップ
をさらに含む、請求項1に記載の方法。 - フィールドを有するレジスタと、
待ち行列と、
パイプラインと、
前記パイプラインに、前記パイプラインが書込み命令を実行する前に、レジスタフィールドの現在値により決定されるコンテキスト内で命令を処理させることであって、前記命令が前記書込み命令に依存し、前記書込み命令が前記レジスタフィールドに設定値を書き込むためのものである、処理させることと、
前記命令を前記待ち行列中のエントリに記憶することと、
前記レジスタフィールドの前記現在値を前記エントリに記憶することと、
前記パイプラインが前記書込み命令を実行した後で、前記エントリを求めて前記待ち行列を検索することと、
前記パイプラインが前記書込み命令を実行した後で、前記エントリに記憶された前記現在値を前記設定値と比較することと
を行うようにに構成されるコントローラと
を備える、プロセッサ。 - プログラムカウンタをさらに備え、
前記コントローラが、前記エントリに記憶された前記現在値が前記設定値と一致しない場合に、
すべてのインフライト命令の前記パイプラインをフラッシュし、
前記プログラムカウンタを、プログラムの順番で前記書込み命令後の次の命令のアドレスに設定する
ようにさらに構成される、請求項10に記載のプロセッサ。 - 前記コントローラが、前記パイプラインに
前記現在値が第1の値である場合、前記命令を定義済みとして実行し、
前記現在値が前記第1の値でない場合、前記命令を未定義として実行する
ようにさらに構成される、請求項11に記載のプロセッサ。 - プログラムカウンタをさらに備え、前記コントローラが、前記エントリに記憶された前記現在値が前記設定値と一致しない場合に、
前記命令およびプログラムの順番で前記命令に続くすべてのインフライト命令の前記パイプラインをフラッシュし、
前記プログラムカウンタを前記命令のアドレスに設定する
ように構成される、請求項10に記載のプロセッサ。 - 前記コントローラが、
プロセッサの状態情報を前記エントリに記憶することであって、前記状態情報が前記パイプラインが前記命令を処理する時点のものである、記憶することと、
前記エントリに記憶される前記現在値が前記設定値と一致しない場合、前記エントリから前記状態情報を取り出して、前記状態情報により示される状態に前記プロセッサを回復することとを行うように構成される、請求項13に記載のプロセッサ。 - 前記コントローラが、前記パイプラインに
前記現在値が第1の値である場合、前記命令を定義済みとして実行させ、
前記現在値が前記第1の値でない場合、前記命令を未定義として実行させる
ように構成される、請求項13に記載のプロセッサ。 - 前記コントローラが、前記パイプラインに
前記現在値が第1の値である場合、前記命令を定義済みとして実行させ、
前記現在値が前記第1の値でない場合、前記命令を未定義として実行させる
ように構成される、請求項10に記載のプロセッサ。 - 前記パイプラインが前記命令をコミットするとき、前記エントリを前記待ち行列から除去するように前記コントローラが構成される、請求項10に記載のプロセッサ。
- 前記命令がベクトル命令である、請求項10に記載のプロセッサ。
- 前記レジスタフィールドが1つまたは複数のフィールドを含む、請求項10に記載のプロセッサ。
- レジスタフィールドの現在値により決定されるコンテキスト内で命令を処理するための手段であって、前記命令が書込み命令に依存し、前記書込み命令が前記レジスタフィールドに設定値を書き込むためのものであり、前記書込み命令を実行する前に前記命令が処理される手段と、
前記命令を待ち行列の中のエントリに記憶するための手段と、
前記レジスタフィールドの前記現在値を前記エントリに記憶するための手段と、
前記書込み命令を実行した後で、前記エントリを求めて前記待ち行列を検索するための手段と、
前記書込み命令を実行した後で、前記エントリに記憶された前記現在値を前記設定値と比較するための手段と
を備える、方法。 - 前記エントリに記憶された前記現在値が前記設定値と一致しない場合に、すべてのインフライト命令のパイプラインをフラッシュするための手段と、プログラムカウンタを、プログラムの順番で前記書込み命令後の次の命令のアドレスに設定するための手段と
をさらに備える、請求項20に記載の方法。 - 前記エントリに記憶された前記現在値が前記設定値と一致しない場合に、前記命令およびプログラムの順番で前記命令に続くすべてのインフライト命令のパイプラインをフラッシュするための手段と、プログラムカウンタを前記命令のアドレスに設定するための手段と
をさらに備える、請求項20に記載の方法。 - プロセッサの状態情報を前記エントリに記憶するための手段であって、前記状態情報が前記命令が処理される時点のものである、手段と、
前記エントリに記憶される前記現在値が前記設定値と一致しない場合、前記エントリから前記状態情報を取り出すための手段と、前記状態情報により示される状態に前記プロセッサを回復するための手段と
をさらに備える、請求項22に記載の方法。 - 前記命令を処理するための前記手段が
前記現在値が第1の値である場合、前記命令を定義済みとして処理するための手段と、
前記現在値が前記第1の値でない場合、前記命令を未定義として処理するための手段と
をさらに備える、請求項20に記載の方法。 - 前記命令がコミットするとき、前記エントリを前記待ち行列から除去するための手段
をさらに備える、請求項20に記載の方法。 - 前記レジスタフィールドが1つまたは複数のフィールドを含む、請求項20に記載の方法。
- 前記命令がベクトル命令である、請求項20に記載の方法。
- コントローラに以下の方法を実施させる命令を記憶した非一時的なコンピュータ可読記録媒体であって、前記方法が、
レジスタフィールドの現在値により決定されるコンテキスト内で命令を処理するステップであって、前記命令が書込み命令に依存し、前記書込み命令が前記レジスタフィールドに設定値を書き込むためのものであり、前記書込み命令を実行する前に前記命令が処理される、ステップと、
前記命令を待ち行列の中のエントリに記憶するステップと、
前記レジスタフィールドの前記現在値を前記エントリに記憶するステップと、
前記書込み命令を実行した後で、前記エントリを求めて前記待ち行列を検索するステップと、
前記書込み命令を実行した後で、前記エントリに記憶された前記現在値を前記設定値と比較するステップと
を含む、非一時的なコンピュータ可読記録媒体。 - 前記方法が、
前記エントリに記憶された前記現在値が前記設定値と一致しない場合に、すべてのインフライト命令のパイプラインをフラッシュするステップと、プログラムカウンタを、プログラムの順番で前記書込み命令後の次の命令のアドレスに設定するステップと
をさらに含む、請求項28に記載の非一時的なコンピュータ可読記録媒体。 - 前記処理が、
前記エントリに記憶された前記現在値が前記設定値と一致しない場合に、前記命令およびプログラムの順番で前記命令に続くすべてのインフライト命令のパイプラインをフラッシュするステップと、プログラムカウンタを前記命令のアドレスに設定するステップと
をさらに含む、請求項28に記載の非一時的なコンピュータ可読記録媒体。 - 前記方法が、
プロセッサの状態情報を前記エントリに記憶するステップであって、前記状態情報が前記命令が処理される時点のものである、ステップと、
前記エントリに記憶される前記現在値が前記設定値と一致しない場合、前記エントリから前記状態情報を取り出すステップと、前記状態情報により示される状態に前記プロセッサを回復するステップと
をさらに含む、請求項30に記載の非一時的なコンピュータ可読記録媒体。 - 前記命令を処理するステップが、
前記現在値が第1の値である場合、前記命令を定義済みとして処理するステップと、
前記現在値が前記第1の値でない場合、前記命令を未定義として処理するステップと
をさらに含む、請求項28に記載の非一時的なコンピュータ可読記録媒体。 - 前記方法が、
前記命令がコミットするとき、前記エントリを前記待ち行列から除去するステップ
をさらに含む、請求項28に記載の非一時的なコンピュータ可読記録媒体。 - 前記レジスタフィールドが1つまたは複数のフィールドを含む、請求項28に記載の非一時的なコンピュータ可読記録媒体。
- 前記命令がベクトル命令である、請求項28に記載の非一時的なコンピュータ可読記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/841,576 | 2013-03-15 | ||
US13/841,576 US9823929B2 (en) | 2013-03-15 | 2013-03-15 | Optimizing performance for context-dependent instructions |
PCT/US2014/029876 WO2014145160A1 (en) | 2013-03-15 | 2014-03-14 | Optimizing performance for context-dependent instructions |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016512908A true JP2016512908A (ja) | 2016-05-09 |
JP2016512908A5 JP2016512908A5 (ja) | 2017-03-30 |
Family
ID=50629006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016503240A Pending JP2016512908A (ja) | 2013-03-15 | 2014-03-14 | コンテキスト依存性命令のための性能最適化 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9823929B2 (ja) |
EP (1) | EP2972790A1 (ja) |
JP (1) | JP2016512908A (ja) |
KR (1) | KR20150132242A (ja) |
CN (1) | CN105190540B (ja) |
WO (1) | WO2014145160A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9298456B2 (en) * | 2012-08-21 | 2016-03-29 | Apple Inc. | Mechanism for performing speculative predicated instructions |
US9348589B2 (en) | 2013-03-19 | 2016-05-24 | Apple Inc. | Enhanced predicate registers having predicates corresponding to element widths |
US9817663B2 (en) | 2013-03-19 | 2017-11-14 | Apple Inc. | Enhanced Macroscalar predicate operations |
US10684859B2 (en) * | 2016-09-19 | 2020-06-16 | Qualcomm Incorporated | Providing memory dependence prediction in block-atomic dataflow architectures |
US10592246B2 (en) | 2017-07-12 | 2020-03-17 | International Business Machines Corporation | Low latency execution of floating-point record form instructions |
US10360036B2 (en) | 2017-07-12 | 2019-07-23 | International Business Machines Corporation | Cracked execution of move-to-FPSCR instructions |
US11068612B2 (en) | 2018-08-01 | 2021-07-20 | International Business Machines Corporation | Microarchitectural techniques to mitigate cache-based data security vulnerabilities |
US20220206855A1 (en) * | 2020-12-29 | 2022-06-30 | Advanced Micro Devices, Inc. | Offloading computations from a processor to remote execution logic |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050033946A1 (en) * | 2003-08-06 | 2005-02-10 | Abadallah Mohammad A. | Virtual prediction for control registers in a speculatively executing machine |
US20100205406A1 (en) * | 2009-02-11 | 2010-08-12 | Via Technologies, Inc.. | Out-of-order execution microprocessor that speculatively executes dependent memory access instructions by predicting no value change by older instructions that load a segment register |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0649086B1 (en) | 1993-10-18 | 2000-07-19 | National Semiconductor Corporation | Microprocessor with speculative execution |
US5742840A (en) * | 1995-08-16 | 1998-04-21 | Microunity Systems Engineering, Inc. | General purpose, multiple precision parallel operation, programmable media processor |
US5854921A (en) | 1995-08-31 | 1998-12-29 | Advanced Micro Devices, Inc. | Stride-based data address prediction structure |
US6405305B1 (en) | 1999-09-10 | 2002-06-11 | Advanced Micro Devices, Inc. | Rapid execution of floating point load control word instructions |
US6983358B2 (en) * | 2001-10-23 | 2006-01-03 | Ip-First, Llc | Method and apparatus for maintaining status coherency between queue-separated functional units |
US7093111B2 (en) | 2003-07-31 | 2006-08-15 | International Business Machines Corporation | Recovery of global history vector in the event of a non-branch flush |
US7500087B2 (en) | 2004-03-09 | 2009-03-03 | Intel Corporation | Synchronization of parallel processes using speculative execution of synchronization instructions |
JP5326374B2 (ja) * | 2008-06-19 | 2013-10-30 | 富士通セミコンダクター株式会社 | プロセッサ、性能プロファイリング装置、性能プロファイリングプログラムおよび性能プロファイリング方法 |
JP5526626B2 (ja) * | 2009-06-30 | 2014-06-18 | 富士通株式会社 | 演算処理装置およびアドレス変換方法 |
US20110047358A1 (en) | 2009-08-19 | 2011-02-24 | International Business Machines Corporation | In-Data Path Tracking of Floating Point Exceptions and Store-Based Exception Indication |
US8819397B2 (en) | 2011-03-01 | 2014-08-26 | Advanced Micro Devices, Inc. | Processor with increased efficiency via control word prediction |
-
2013
- 2013-03-15 US US13/841,576 patent/US9823929B2/en not_active Expired - Fee Related
-
2014
- 2014-03-14 KR KR1020157027770A patent/KR20150132242A/ko not_active Application Discontinuation
- 2014-03-14 CN CN201480013934.7A patent/CN105190540B/zh not_active Expired - Fee Related
- 2014-03-14 EP EP14720845.8A patent/EP2972790A1/en not_active Withdrawn
- 2014-03-14 WO PCT/US2014/029876 patent/WO2014145160A1/en active Application Filing
- 2014-03-14 JP JP2016503240A patent/JP2016512908A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050033946A1 (en) * | 2003-08-06 | 2005-02-10 | Abadallah Mohammad A. | Virtual prediction for control registers in a speculatively executing machine |
US20100205406A1 (en) * | 2009-02-11 | 2010-08-12 | Via Technologies, Inc.. | Out-of-order execution microprocessor that speculatively executes dependent memory access instructions by predicting no value change by older instructions that load a segment register |
Also Published As
Publication number | Publication date |
---|---|
WO2014145160A1 (en) | 2014-09-18 |
CN105190540B (zh) | 2018-04-03 |
CN105190540A (zh) | 2015-12-23 |
KR20150132242A (ko) | 2015-11-25 |
US9823929B2 (en) | 2017-11-21 |
US20140281405A1 (en) | 2014-09-18 |
EP2972790A1 (en) | 2016-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9823929B2 (en) | Optimizing performance for context-dependent instructions | |
US9436470B2 (en) | Restoring a register renaming map | |
US9672044B2 (en) | Space efficient checkpoint facility and technique for processor with integrally indexed register mapping and free-list arrays | |
US9678758B2 (en) | Coprocessor for out-of-order loads | |
US20160350116A1 (en) | Mitigating wrong-path effects in branch prediction | |
US20140006752A1 (en) | Qualifying Software Branch-Target Hints with Hardware-Based Predictions | |
US20170123798A1 (en) | Hardware-based run-time mitigation of blocks having multiple conditional branches | |
US11861365B2 (en) | Macro-op fusion | |
CN108920190B (zh) | 用于确定从其恢复指令执行的恢复点的装置和方法 | |
US11803388B2 (en) | Apparatus and method for predicting source operand values and optimized processing of instructions | |
JP6352386B2 (ja) | 定数キャッシュを使用してより効率的にリテラル生成データを従属命令に転送するための方法および装置 | |
US9268575B2 (en) | Flush operations in a processor | |
CN107209662B (zh) | 指令的相依性预测 | |
WO2016093975A1 (en) | Providing early instruction execution in an out-of-order (ooo) processor, and related apparatuses, methods, and computer-readable media | |
US9588769B2 (en) | Processor that leapfrogs MOV instructions | |
US20190004805A1 (en) | Multi-tagged branch prediction table | |
US11086626B2 (en) | Circuitry and methods | |
US10963253B2 (en) | Varying micro-operation composition based on estimated value of predicate value for predicated vector instruction | |
CN113703842B (zh) | 一种基于分支预测的值预测方法、装置及介质 | |
US10310862B2 (en) | Data processing | |
KR20140070308A (ko) | 병렬 처리를 위한 재구성형 프로세서 및 재구성형 프로세서의 동작 방법 | |
WO2017072615A1 (en) | Hardware-based run-time mitigation of conditional branches |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180409 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181105 |