JP2016509782A - 物理レイヤレート整合および時分割複信のためのアイドル挿入 - Google Patents

物理レイヤレート整合および時分割複信のためのアイドル挿入 Download PDF

Info

Publication number
JP2016509782A
JP2016509782A JP2015552644A JP2015552644A JP2016509782A JP 2016509782 A JP2016509782 A JP 2016509782A JP 2015552644 A JP2015552644 A JP 2015552644A JP 2015552644 A JP2015552644 A JP 2015552644A JP 2016509782 A JP2016509782 A JP 2016509782A
Authority
JP
Japan
Prior art keywords
bitstream
idle
coaxial
phy
coaxial phy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015552644A
Other languages
English (en)
Inventor
ガラバグリア、アンドレア
シュトゥパル、パトリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2016509782A publication Critical patent/JP2016509782A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0067—Provisions for optical access or distribution networks, e.g. Gigabit Ethernet Passive Optical Network (GE-PON), ATM-based Passive Optical Network (A-PON), PON-Ring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0071—Provisions for the electrical-optical layer interface
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0086—Network resource allocation, dimensioning or optimisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/009—Topology aspects
    • H04Q2011/0096—Tree

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

方法は、１つまたは複数のメディアアクセス制御（ＭＡＣ）エンティティと、同軸物理レイヤ（ＰＨＹ）と、前記１つまたは複数のＭＡＣを前記同軸ＰＨＹに結合するメディア独立インターフェースとを備える通信デバイスにおいて実行される。方法では、ビットストリームは、前記同軸ＰＨＹが信号を送信しない時間ウィンドウに対応する特徴およびデータフレームを含むように生成される。ビットストリームは、メディア独立インターフェースを通じて同軸ＰＨＹに提供される。データフレームに対応する信号は、送信モードの間に同軸ＰＨＹから送信される。ビットストリームが時間ウィンドウに対応する特徴を含む場合、同軸ＰＨＹは、受信モードに入る。【選択図】図９

Description

[0001]本実施形態は、一般に、通信システムに関し、特に、イーサネット（登録商標）通信システムに関する。
[0002]イーサネット受動光ネットワーク（ＥＰＯＮ）プロトコルは、ケーブル設備における同軸（ｃｏａｘ）リンクにわたって拡張されうる。同軸リンクにわたって実装されるようなＥＰＯＮプロトコルは、ＥＰＯＮプロトコルオーバＣｏａｘ（ＥＰｏＣ：EPON Protocol over Coax）と呼ばれる。同軸ケーブル設備にわたってＥＰｏＣネットワークまたは同様のネットワークを実装することは、重大な挑戦を示す。例えば、ケーブル設備にわたる通信は、時分割複信（ＴＤＤ）を使用しうる。更に、同軸物理レイヤ（ＰＨＹ）は、メディアアクセス制御（ＭＡＣ）エンティティにＰＨＹを接続するメディア独立インターフェースより低いデータレートを有しうる。
[0003]本実施形態は、例の目的として例示され、添付する図面の図によって制限されるように意図されない。
いくつかの実施形態にしたがう同軸ネットワークのブロック図。 いくつかの実施形態にしたがう光リンクと同軸リンクとの両方を含むネットワークのブロック図。 いくつかの実施形態にしたがう同軸ネットワークユニットと同軸回線端末におけるデータ通信プロトコルスタックを示すブロック図。 いくつかの実施形態にしたがうメディア独立インターフェースによって搬送された送信または受信ビットストリームの例を示す。 いくつかの実施形態にしたがう同軸回線端末で測定されるようなアップストリームおよびダウンストリーム時間ウィンドウのタイミングを説明する図。 いくつかの実施形態にしたがう、デレーティングアイドル特徴挿入を実行するステートマシンの機能性を例証する擬似コードでのフローチャート。 いくつかの実施形態にしたがう、デレーティングアイドル特性挿入を実行するステートマシンの機能性を例証する擬似コードでのフローチャート。 ＥＰＯＮ標準にしたがう、ダウンストリーム送信のためのＦＥＣアイドル特徴削除を実行するステートマシンの機能性を説明する擬似コードでのフローチャート。 いくつかの実施形態にしたがう、ダウンストリーム送信のためのデレーティングアイドル特徴削除を実行するステートマシンの機能性を説明する擬似コードでのフローチャート。 いくつかの実施形態にしたがうダウンストリーム送信のための図４Ａおよび図４Ｂのステートマシンの機能性を組み合わせたステートマシンの機能性を説明する擬似コードでのフローチャート。 いくつかの実施形態にしたがうダウンストリーム受信アイドル挿入のためのステートマシンの機能性を説明する擬似コードでのフローチャート。 いくつかの実施形態にしたがうアップストリーム送信のためのデレーティングアイドル挿入を実行するためのステートマシンの機能性を説明する擬似コードでのフローチャート。 いくつかの実施形態にしたがうアップストリーム送信のためのデレーティングアイドル挿入を実行するためのステートマシンの機能性を説明する擬似コードでのフローチャート。 いくつかの実施形態にしたがうアップストリーム送信のためのアイドル特徴を削除するステートマシンの機能性を説明する擬似コードでのフローチャート。 いくつかの実施形態にしたがうアップストリーム受信のためのステートマシンの機能性を説明する擬似コードでのフローチャート。 いくつかの実施形態にしたがう通信方法を示すフローチャート。 いくつかの実施形態にしたがうファイバー同軸ユニットのブロック図。 いくつかの実施形態にしたがう同軸ネットワークユニットのブロック図。
[0020]同様の参照番号は、図面および明細書の全体を通して対応する部分を指す。
発明の詳細な説明
[0021]実施形態は、特徴が、時分割複信および／またはレート整合を受け入れるために、ビットストリームに挿入されることである。
[0022]いくつかの実施形態では、方法は、１つまたは複数のメディアアクセス制御（ＭＡＣ）エンティティと、同軸物理レイヤ（ＰＨＹ）と、同軸ＰＨＹを持つ１つまたは複数のＭＡＣエンティティを結合するメディア独立インターフェースとを含む通信デバイスにおいて実行される。同軸ＰＨＹが信号を送信しない時間ウィンドウに対応する特徴およびデータフレームを含むビットストリームが生成される。ビットストリームは、メディア独立インターフェースを通じて同軸ＰＨＹに提供される。データフレームに対応する信号は、送信モードの間に同軸ＰＨＹから送信される。ビットストリームが時間ウィンドウに対応する特徴を含む場合、同軸ＰＨＹは、受信モードに入る。
[0023]いくつかの実施形態では、通信デバイスは、送信モードの間にデータフレームに対応する信号を送信し、受信モードの間に送信をやめる同軸ＰＨＹおよびデータフレームを提供する１つまたは複数のＭＡＣエンティティを含む。通信デバイスはさらに、同軸ＰＨＹが信号を送信しない、時間ウィンドウに対応する特徴およびデータフレームを含むビットストリームを同軸ＰＨＹに提供するメディア独立インターフェースを含む。同軸ＰＨＹは、ビットストリームが時間ウィンドウに対応する特徴を含む場合に、受信モードに入る。
[0024]いくつかの実施形態では、非一時的コンピュータ可読記憶媒体は、通信デバイスにおける１つまたは複数のプロセッサによって実行されるように構成された１つまたは複数のプログラムを記憶する。１つまたは複数のプログラムは、通信デバイスにおける同軸ＰＨＹが信号を送信しない、時間ウィンドウに対応する特徴およびデータフレームを含むビットストリームを生成する命令を含む。１つまたは複数のプログラムはさらに、通信デバイスにおけるメディア独立インターフェースを通じて同軸ＰＨＹにビットストリームを供給する命令を含む。同軸ＰＨＹは、送信モードの間にデータフレームに対応する信号を送信し、ビットストリームが時間ウィンドウに対応する特徴を含む場合、受信モードに入るためのものである。
[0025]以下の説明では、本開示の完全な理解を提供するために、特定のコンポーネント、回路、および処理の例などの、多数の特定の詳細が説明される。また、以下の説明では、説明の目的で、本実施形態の完全な理解を提供するために、特定の専門用語が記載される。しかしながら、これらの特定の詳細が本実施形態を実現するために必要とされない場合もあることは、当業者にとって明らかであろう。他の事例では、周知の回路およびデバイスは、本開示を不明瞭にすることを避けるために、ブロック図形式で示される。本明細書で使用される「結合された」という用語は、直接接続されること、または、１つまたは複数の介在するコンポーネントまたは回路を通じて接続されることを意味する。本明細書で記述される様々なバスにわたって供給される任意の信号は、他の信号と時間多重されて、１つまたは複数の共通バスにわたって供給されうる。さらに、回路要素またはソフトウェアブロック間の相互接続は、バスまたは単一の信号線として示されうる。各々のバスは、代替として単一の信号線であることができ、各々の単一の信号線は、代替としてバスであることができ、単一の信号線またはバスは、コンポーネント間の通信のための無数の物理的または論理的メカニズムのうちの任意の１つまたは複数を表すことができる。本実施形態は、本明細書で説明される特定の例に限定されるようには解釈されるべきではなく、添付の特許請求の範囲によって定義されるすべての実施形態をその範囲内に含むように解釈されるべきである。
[0026]図１Ａは、いくつかの実施形態による、同軸ネットワーク１００（例えば、ＥＰｏＣネットワーク）のブロック図である。ネットワーク１００は、同軸リンクを介して複数の同軸ネットワークユニット（ＣＮＵ）１４０−１、１４０−２、および１４０−３に結合された同軸線端末（ＣＬＴ）１６２を含む。それぞれの同軸リンクは、受動同軸ケーブルであることができ、または、１つまたは複数の増幅器および／または等化器を含むこともできる。同軸リンクは、ケーブル設備１５０を構成する。いくつかの実施形態では、ＣＬＴ１６２は、ケーブル設備１５０のヘッドエンド（headend）に位置し、ＣＮＵ１４０は、それぞれのユーザの敷地（premises）に位置する。
[0027]ＣＬＴ１６２は、ＣＮＵ１４０−１、１４０−２、および１４０−３にダウンストリーム信号を送信し、ＣＮＵ１４０−１、１４０−２、および１４０−３からアップストリーム信号を受信する。いくつかの実施形態では、各ＣＮＵ１４０は、ＣＬＴ１６２によって送信されたすべてのパケットを受信し、それにアドレス指定されていないパケットを破棄する。ＣＮＵ１４０−１、１４０−２、および１４０−３は、ＣＬＴ１６２によって指定された、スケジュールされた時間において（例えば、スケジュールされたタイムスロットで）アップストリーム信号を送信する。例えば、ＣＬＴ１６２は、それぞれのＣＮＵ１４０がアップストリーム信号を送信することができるそれぞれの将来の時間を指定する、ＣＮＵ１４０−１、１４０−２、および１４０−３への制御メッセージ（例えば、ＧＡＴＥメッセージ）を送信する。
[0028]いくつかの実施形態では、ＣＬＴ１６２は、図１Ｂに示されるように、光回線終端装置（ＯＬＴ：optical line terminal）１１０にさらに結合されたファイバー同軸ユニット（ＯＣＵ：fiber-coax unit）１３０の一部である。図１Ｂは、いくつかの実施形態による、光リンクと同軸リンクとの両方を含むネットワーク１０５のブロック図である。ネットワーク１０５は、それぞれの光ファイバーリンクを介して複数の光ネットワークユニット（ＯＮＵ：optical network units）１２０−１および１２０−２に結合された光回線終端装置（ＯＬＴ）１１０を含む。ＯＬＴ１１０はまた、それぞれの光ファイバーリンクを介して複数のファイバー同軸ユニット（ＯＣＵ）１３０−１および１３０−２に結合される。（ＦＣＵは、光同軸ユニットまたはＯＣＵとも称される）。
[0029]いくつかの実施形態では、各ＦＣＵ１３０−１および１３０−２は、ＣＬＴ１６２に結合されたＯＮＵ１６０を含む。ＯＮＵ１６０は、ＯＬＴ１１０からダウンストリームパケット送信を受信し、そのケーブル設備１５０上のＣＮＵ１４０へパケットを転送する、ＣＬＴ１６２にそれらを提供する。いくつかの実施形態では、ＣＬＴ１６２は、そのケーブル設備１５０上のＣＮＵ１４０にアドレス指定されないパケットを除去し、そのケーブル設備１５０上のＣＮＵ１４０へ残りのパケットを転送する。ＣＬＴ１６２はさらに、そのケーブル設備１５０上のＣＮＵ１４０からアップストリームパケット送信を受信し、ＯＬＴ１１０にそれらを送信する、ＯＮＵ１６０にそれらを提供する。したがって、ＯＮＵ１６０は、ＯＬＴ１１０から光信号を受信し、ＯＬＴに光信号を送信し、ＣＬＴ１６２は、ＣＮＵから電気信号を受信し、ＣＮＵ１４０に電気信号を送信する。
[0030]図１Ｂの例では、第１のＦＣＵ１３０−１は、ＣＮＵ １４０−４および１４０−５と通信し、第２のＦＣＵ１３０−２はＣＮＵ１４０−６、１４０−７、および１４０−８と通信する。ＣＮＵ１４０−４および１４０−５と第１のＦＣＵ１３０−１を結合する同軸リンクは、第１のケーブル設備１５０−１を構成する。ＣＮＵ１４０−６から１４０−８と第２のＦＣＵ１３０−２を結合する同軸リンクは、第２のケーブル設備１５０−２を構成する。それぞれの同軸リンクは、受動同軸ケーブルである、または代替として、１つまたは複数の増幅器および／または等化器を含みうる。いくつかの実施形態では、ＯＬＴ１１０、ＯＮＵ１２０−１および１２０−２、ならびにＦＣＵ１３０−１および１３０−２の光学の一部は、イーサネット受動光ネットワーク（ＥＰＯＮ）にしたがって実装される。
[0031]いくつかの実施形態では、ＯＬＴ１１０は、ネットワークオペレータのヘッドエンドに位置し、ＯＮＵ１２０およびＣＮＵ１４０は、それぞれのユーザの敷地に位置し、ＦＣＵ１３０は、それらそれぞれのケーブル設備１５０のヘッドエンドまたはそれらそれぞれのケーブル設備内に位置する。
[0032]図２Ａは、いくつかの実施形態にしたがって（例えば、図１Ａまたは図１Ｂに示されるように）ＣＬＴ１６２に結合されたＣＬＴ１６２およびＣＮＵ１４０中のデータ通信プロトコルスタックを示すブロック図である。ＣＬＴ１６２は、調停サブレイヤ（ＲＳ：reconciliation sublayer）２１２および１０ギガビットメディア独立インターフェース（ＸＧＭＩＩ）２１４（または他のメディア独立インターフェース）を通じて同軸物理レイヤ（ＰＨＹ）の例示（つまり実装）に結合されるデータリンクレイヤ２０２の例示（つまり、実装）を含む。データリンクレイヤ２０２の例示は、複数のメディアアクセス制御（ＭＡＣ）クライアント２０４を含む。いくつかの実施形態では、各ＭＡＣクライアント２０４は、別個の論理リンク識別子（ＬＬＩＤ）に対応する。ＭＡＣクライアント２０４は、オプションとして省略することができる、それぞれの動作、管理、および運営（ＯＡＭ：operations, administration, and management）サブレイヤ２０６に結合されうる。マルチポイントＭＡＣ制御サブレイヤ２０８は、マルチポイント制御プロトコル（ＭＰＣＰ）を実装し、従って、ＭＰＣＰサブレイヤ２０８と称されうる。マルチポイント制御プロトコルは、複数の全二重ＭＡＣエンティティ２１０（ＭＡＣ制御とも称される）に適用される。いくつかの実施形態では、各ＭＡＣエンティティ２１０は、別個のＬＬＩＤに対応する。同軸ＰＨＹ２１６は、物理コーディングサブレイヤ（ＰＣＳ）２１８、（ＰＣＳ２１８中に実装されうる）順方向誤り修正（ＦＥＣ）コーデック２２０、物理メディア接続サブレイヤ（ＰＭＡ：physical medium attachment sublayer）２２２、および物理メディア従属サブレイヤ（ＰＭＤ：physical medium dependent sublayer）２２４を含む。
[0033]送信について、ＲＳ２１２は、ＸＧＭＩＩ２１４を通じてＰＣＳ２１８に送信ビットストリームを提供する。受信について、ＰＣＳ２１８は、ＸＧＭＩＩ２１４を通じてＲＳ２１２に受信ビットストリームを提供する。いくつかの実施形態では、送信および受信ビットストリームは、固定データレート（例えば、１０Ｇｂｐｓ）の連続的なビットストリームである。ＸＧＭＩＩ２１４のレートは、同軸ＰＨＹ２１６のレートより高い。
[0034]ＣＮＵ１４０は、ＲＳ２４０およびＸＧＭＩＩ（または他のメディア独立インターフェース）２４２を通じて同軸ＰＨＹ２４４の例示（つまり、実装）に結合されるデータリンクレイヤ２３０の例示（つまり、実装）を含む。データリンクレイヤ２３０の例示は、ＭＡＣクライアント２３２、ＯＡＭサブレイヤ２３４、ＭＰＣＰサブレイヤ２３６、および全二重ＭＡＣエンティティ２３８（ＭＡＣ制御とも称される）を含む。同軸ＰＨＹ２４４は、ＰＣＳ２４６、（ＰＣＳ２４６において実装されうる）ＦＥＣコーデック２４８、ＰＭＡ２５０、およびＰＭＤ２５２を含む。送信に対して、ＲＳ２４０は、ＸＧＭＩＩ２４２を通じてＰＣＳ２４６に送信ビットストリームを提供する。受信に対して、ＰＣＳ２４６は、ＸＧＭＩＩ２４２を通じてＲＳ２４０に受信ビットストリームを提供する。いくつかの実施形態では、送信および受信ビットストリームは、固定されたデータレート（例えば、１０Ｇｂｐｓ）の連続的なビットストリームである。ＸＧＭＩＩ２４２のレートは、同軸ＰＨＹ２４４のレートより高い。
[0035]ＸＧＭＩＩ２１４および／または２４２（または他のメディア独立インターフェース）によって搬送される送信ビットストリームおよび受信ストリームは、ベクトルと称されるビットのグループに分割されうる。
[0036]図２Ｂは、いくつかの実施形態にしたがって、ＸＧＭＩＩ２１４または２４２（または他のメディア独立インターフェース）によって搬送される送信または受信ビットストリーム２６０の例を示す。ビットストリーム２６０は、データフレーム２６２およびアイドル特徴２６４を含む。データフレーム２６２および／またはアイドル特徴２６４は、多重データおよび／またはアイドルベクトルをそれぞれ含みうる。ＣＬＴ１６２では、送信ビットストリームにおけるアイドル特徴２６４は、ＭＡＣエンティティ２１０および／またはＲＳ２１２によって追加されうる。ＣＮＵ１４０では、送信ビットストリームにおけるアイドル特徴２６４は、ＭＡＣエンティティ２３８および／またはＲＳ２４０によって追加されうる。
[0037]ビットストリーム２６０におけるアイドル特徴２６４は、様々な目的に役立ちうる。例えば、送信ビットストリームは、パケット間ギャップのための空間を提供するアイドル特徴を含みうる。これらのアイドル特徴はＰＣＳ２１８および／またはＰＣＳ ２４６において符号化され、フレーム間の区分けとして送信される。送信ビットストリームは、ＦＥＣパリティビットのための空間を提供するアイドル特徴を含むことがある。ＰＣＳ２１８および／またはＰＣＳ２４６は、（例えば、ＲＳ（２５５，２２３）コードのようなリード−ソロモンコードを使用して）ＦＥＣコーデック２２０および／または２４８によって生成されるようなパリティビットでこれらのアイドル特徴を置き替える。送信ビットストリームは、トラフィックの不足を示すアイドル特徴を含みうる。これらのアイドル特徴は、ＰＣＳ２１８および／またはＰＣＳ ２４６において符号化され、同期を維持するために使用される。
[0038]送信ビットストリームはさらに、時分割複信（ＴＤＤ）を実装するために使用されるアイドル特徴を含みうる。時分割複信では、同じ周波数帯域（または帯域のセット）が、ＣＬＴ１６２からＣＮＵ１４０へのダウンストリーム送信と、ＣＮＵ１４０からＣＬＴ１６２へのアップストリーム送信との両方に使用される。ダウンストリーム時間ウィンドウは、ＣＬＴ１６２からＣＮＵ１４０への送信のために定義される。アップストリーム時間ウィンドウは、ＣＮＵ１４０からＣＬＴ１６２への送信のために定義される；ＣＮＵ１４０は、（例えば、ＧＡＴＥメッセージによって）アップストリーム時間ウィンドウの間のタイムスロットが割り当てられている場合、アップストリーム時間ウィンドウの間に送信しうる。
[0039]ＣＬＴ１６２では、送信ビットストリームは、アップストリーム時間ウィンドウに対応するアイドル特徴を含みうる。ＰＣＳ２１８（したがって同軸ＰＨＹ２１６）は、アップストリームアイドル特徴を受信する間に受信モードに切り替え、したがって、アップストリーム時間ウィンドウの間に送信することを妨げられる。したがって、これらのアイドル特徴は送信されない。いくつかの実施形態では、制御信号は、これらのアイドル特徴と共にＸＧＭＩＩインターフェース２１４を横断して送信される；制御信号は、受信モードを入るようにＰＣＳ２１８に命令する。他のいくつかの実施形態では、専用アイドル特徴は、これらのアイドル特徴のために使用される；ＰＣＳ２１８は、専用アイドル特徴に応じて受信モードに入る。
[0040]ＣＮＵ１４０では、送信ビットストリームは、ダウンストリーム時間ウィンドウに対応するアイドル特徴を含みうる。ＰＣＳ２４６（したがって同軸ＰＨＹ２４４）は、これらのアイドル特徴を受信する間、受信モードに切り替え、したがって、ダウンストリーム時間ウィンドウの間に送信することを妨げられる。したがって、これらのアイドル特徴は、送信されない。いくつかの実施形態では、制御信号は、これらのアイドル特徴と共にＸＧＭＩＩインターフェース２４２を横断して送信される；制御信号は、受信モードに入るようにＰＣＳ２４６に命令する。他のいくつかの実施形態では、専用アイドル特徴は、これらのアイドル特徴のために使用される；ＰＣＳ２４６は、専用アイドル特徴に応じて受信モードに入る。
[0041]図２Ｃは、いくつかの実施形態に従ってＣＬＴ１６２で測定されるようなダウンストリーム時間ウィンドウおよびアップストリーム時間ウィンドウのタイミングを説明する。図２Ｃに示されるように、交互の時間ウィンドウが、アップストリーム送信とダウンストリーム送信のために割り振られる。ダウンストリーム時間ウィンドウ２７２の間に、ＣＬＴ１６２は、ＣＮＵ１４０にダウンストリーム信号を送信する。ダウンストリームウィンドウ２７２の後にガードインターバル２７４が続き、その後、ＣＬＴ１６２は、アップストリーム時間ウィンドウ２７６の間にＣＮＵ１４０のうちの１つまたは複数からアップストリーム信号を受信する。ガードインターバル２７４は、同軸リンクの伝播時間および送信モードから受信モードへ切り替えるためにＣＬＴ１６２における切り替え時間を占める。したがって、ガードインターバル２７４は、ＣＮＵ１４０での個別のアップストリーム時間ウィンドウおよびダウンストリーム時間ウィンドウを保証する。アップストリーム時間ウィンドウ２７６の後に別のダウンストリーム時間ウィンドウ２７８、別のガードインターバル２８０および別のアップストリーム時間ウィンドウ２８２がすぐに続く。図２Ｃに示されるように、ガードインターバルによって分離されるダウンストリーム時間ウィンドウおよびアップストリーム時間ウィンドウと、アップストリーム時間ウィンドウのすぐ後に続くダウンストリーム時間ウィンドウを持つように、交互にダウンストリーム時間ウィンドウとアップストリーム時間ウィンドウが続く。時間ウィンドウ２７２、２７６、２７８、および２８２の間のアップストリーム送信およびダウンストリーム送信は、同じ周波数帯を使用する。アップストリーム時間ウィンドウ（例えば時間ウィンドウ２６および２８２）のために割り振られた時間は、ダウンストリーム時間ウィンドウ（例えば、時間ウィンドウ２７２および２７８）に割り振られた時間と異なりうる。図２Ｃは、より多くの時間（したがってより多くの帯域幅）がアップストリーム時間ウィンドウ２７６および２８２よりダウンストリーム時間ウィンドウ２７２および２７８に割り振られる例を説明する。
[0042]送信ビットストリームは、同軸ＰＨＹ２１６および／または２４４のレートをそれぞれのＸＧＭＩＩインターフェース２１４および／または２４２のレートと一致させるデレーティングのために使用されるアイドル特徴をさらに含みうる。ＰＣＳ２１８および／またはＰＣＳ２４６は、符号化の前にこれらのアイドル特徴を取り除く。これらのアイドル特徴は、同軸２１６および２４４と比較してより高いレートのＣＧＭＩＩ２１４および２４２の結果として同軸ＰＨＹ２１６および／または２４４に負荷を掛け過ぎることを防ぐ。
[0043]いくつかの実施形態では、（例えば、ＩＥＥＥ８０２．３ａｖ ＥＰＯＮ標準（「ＥＰＯＮ標準」）において定義されるような）ＥＰＯＮのために使用されるステートマシンは、デレーティングのために送信ビットストリームにアイドル特徴を挿入するように修正されうる。ＥＰＯＮにおいて使用されるのと同じＦＥＣ機能が調整されたパラメータと共に使用されうる：
FEC_DSize + FEC_PSize = CW_Size （１）
FEC_DSize / (FEC_DSize + FEC_PSize) = coding_rate ≦ 1 （２）
ここで、FEC_DSizeは、ＦＥＣコードワードにおける（パリティビットを含まない）データペイロードビットの数であり、FEC_PSizeは、ＦＥＣコードワードにおけるパリティビットの数であり、CW_Sizeは、ＦＥＣコードワードにおける全ビット数である。
[0044]デレーティングのためのアイドル特徴は、ＸＧＭＩＩ２１４または２４２のデータレートＲxについて同軸ＰＨＹ２１６または２４４の実効レートＲcに比例して加えられる。Ｒcは、（たとえば、サイクリックプリフィック、パイロットシンボル、ガードインターバル、プリアンブル、等を含む）すべてのオーバーヘッドを前もって考慮した後の実効同軸ＰＨＹレートである。その後、アイドルバイトとデータバイト（ここでデータバイトは、ペイロードバイトおよびパリティバイトを含む）との間の比率Ｒが決定される：
Figure 2016509782
[0045]パケットにおける（ペイロードバイトとパリティバイトとを含む）データバイトの数Ｄは、デレーティングのために送信ビットストリームに加えられるべきアイドルバイトの数を決定するように、Ｒだけ増やされる。例えば、Ｒc＝２ＧｂｐｓおよびＲx＝１０Ｇｂｐｓの場合、Ｒ＝４であり、４アイドルバイトが各データバイトのために加えられる。
[0046]関数deRate_Overhead(length)は、デレーティングのために加えられるべきアイドルの追加のバイト数を指定するために定義される：
deRate_Overhead(length) = ceiling(length * R / coding_rate) （４）
ここで、lengthは、ペイロードデータ長（つまり、情報ビットを含み、パリティビットを含まない）、ceiling関数は、次の整数に切り上げる。いくつかの実施形態では、デレーティングアイドル特徴は、ＭＡＣエンティティ２１０または２３８における、またはＲＳ２１２または２４０におけるパケット開始遅延（「パケット開始遅延」または「開始遅延」）を増加させることによって加えられる。
[0047]以下の図、図３Ａ−図８は、アイドル特徴挿入または削除を実行するための擬似コードでのフローチャートである。これらのフローチャートにおいて、矢印に隣接するテキストは、前の状態または動作から後の状態または生じる動作へ遷移するために満たされるべき条件を述べる。用語「ＵＣＴ」は、遷移が任意の条件を満たすこと無しに生じる、無条件遷移を指す。本明細書に別に定義されていない限り、これらの図における変数および関数は、ＥＰＯＮ標準にしたがって使用される。
[0048]図３Ａは、いくつかの実施形態にしたがって、ダウンリンクストリーム送信のための式（４）を使用してアイドル特徴挿入を実行するステートマシンの機能性を示す擬似コード３００でのフローチャートである。図３Ａのステートマシンは、例えば、ＣＬＴ１６２（図２Ａ）におけるＭＡＣエンティティ２１０またはＲＳ２１２中で、実装されうる。「フレームを送る（send frame）」状態３０２は、着信データまたは制御フレームに応じて入る。「フレームを送る（send frame）」状態３０２では、データまたは制御フレームは、ＰＨＹ（例えば、図２Ａの同軸ＰＨＹ２１４）にメディア独立インターフェース（例えば、図２ＡのＸＧＭＩＩ２１６）を横断して送られ、メディア独立インターフェースを横断するデータまたは制御の送信がシグナルされる。
[0049]無条件の遷移は、「フレームを送る（send frame）」状態３０２から「パケット開始タイマをスタートする（start packet initiate timer）」状態３０４に対して行われる。「パケット開始タイマをスタートする（start packet initiate timer）」状態３０４では、パケット開始遅延（「packet_initiate_delay」）は、送信プロトコルデータユニット（ＰＤＵ）のペイロード（「sizeof(data_tx)」）および（プリアンブル、フレームヘッダ、およびパケット間ギャップを占める、tailGuardによって指定されるような）ＰＤＵオーバーヘッドに基づいて計算されたＦＥＣオーバーヘッドに等しくなるように設定されるパケット開始遅延は、デレーティングを占めるために、式（４）のdeRate_Overhead関数を使用して決定された量によって増加される。タイマ（「packet_initiate_timer」）は、パケット開始遅延に対応する時間期間の間進む；この期間の間、アイドル特徴は、送信ビットストリームに挿入される。したがって、関数deRate_Overheadは、ＭＰＣＰサブレイヤ２０８におけるマルチプレクサがデレーティングに適合する、サイズlengthのフレームの次の送信を待つことを指定する。関数FEC_Overheadは、マルチプレクサがパリティビット挿入、パケット間ギャップ、および他のオーバーヘッドに適合する、サイズlengthのフレームの次の送信を待つ時間を指定する。変数m_sdu_txは、送信パケット長を指定する。ＩＮＩＴブロックに戻った後、変数transmitInProgressは、ＭＰＣＰサブレイヤ２０８中の送信制御器に制御を戻し、次のパケットの送信を許容するために、フォルス（false）にリセットされる。
[0050]代替として、パケット開始遅延は、メディア独立インターフェースと、対応するＰＨＹとの間（例えば、ＸＧＭＩＩ２１４と、同軸ＰＨＹ２１６との間）のレート差を占めるスケーリングファクタＲx／Ｒcによってスケールされる。図３Ｂは、図３Ａの擬似コード３００の代替として、このスケーリングファクタを使用するステートマシンのための擬似コード３１０を説明する。図３Ａの「パケット開始タイマをスタートする（start packet initiate timer）」状態３０４は、パケット開始遅延（「packet_initiate_delay」）が、スケーリングファクタＲx／Ｒcが掛けられる、ＰＤＵオーバーヘッド（「tailGuard」）とペイロードサイズ（「sizeof(data_tx)」）とに基づいて決定されるＦＥＣオーバーヘッドに等しくなるように設定される、「パケット開始タイマをスタートする（start packet initiate timer）」状態３１２と置き換えられる。
[0051]図３Ａおよび図３Ｂの例にしたがって実装されるシステムでは、（例えば、ＥＰＯＮ標準で定義されるような）変数fecOffsetは、レートＲxの代わりにレートＲcでカウントする。
[0052]デレーティングのために送信ビットストリームに加えられたアイドル特徴は、ＰＣＳ２１８または２４６（図２Ａ）において削除される。デレーティングのために加えられたアイドル特徴をすべて取り除くために削除されるアイドル特徴の数は、式（３）で定義されるような、Ｒに基づいて決定される：（ペイロードおよびパリティバイトを含む）Ｄデータバイト毎に、Ｒ * Ｄアイドルバイトが削除される。パラメータは：
deRate_Size = R / coding_rate （５）
のように定義され、ＸＧＭＩＩインターフェース２１４または２４２（あるいは他のメディア独立インターフェース）にわたって送信される各データベクトルのために削除されるアイドル状態の数を指定する。さらに、ＦＥＣパリティビットのためのルームを作成するために加えられるアイドルは、取り除かれ、ＦＥＣパリティビットと置き替えられる。
[0053]図４Ａは、ＥＰＯＮ標準にしたがって、ダウンストリーム送信のためのＦＥＣアイドル特徴削除を実行するステートマシンの機能性を説明する擬似コード４００でのフローチャートである。図４Ａのステートマシンは、ＣＬＴ１６２のＰＣＳ２１８（図２Ａ）において実装されうる。初期化（「Init」）状態４０２では、送信されるべき（「VectorCount」）および削除されるべき（「DelCount」）ベクトルのためのカウンタがリセットされる。その後、無条件遷移が、「ベクトルタイプを分類する（classify vector type）」状態４０４に向けて生じる。「ベクトルタイプを分類する（classify vector type）」状態４０４では、ステートマシンは、送信ビットストリーム中のベクトルがアイドルベクトルであるか否かを決定する。T_Type(tx_raw)がＣまたはＥと等しい場合、ベクトルは、アイドルベクトルであり、そうでなければ、ベクトルは、アイドルベクトルではない。ベクトルがアイドルベクトルでない、またはベクトルがアイドルベクトルではあるがDelCountが０である場合、ベクトルは、「ベクトルを送る（send vector）」状態４０８において出力として送られる。「ベクトルを送る（send vector）」状態４０８は、ベクトルの数がＦＥＣコードワードのための情報の量と等しくなるまで（つまり、VectorCount = FEC_DSizeまで）ベクトルを出力する。その時点で、カウンタは、「カウンタを更新する（update counters）」状態４１０において更新される：DelCountは、FEC_PSizeによって増加され、VectorCountは、ゼロに等しくなるように設定される。その後、無条件遷移が「ベクトルタイプを分類する（classify vector type）」状態４０４に向けて生じる。
[0054]ベクトルがアイドルベクトルであると「ベクトルタイプを分類する（classify vector type）」状態４０４において決定され、DelCountがゼロより大きい場合、その後、ベクトルは、「アイドルを削除する（delete idle）」状態４０６において削除され、DelCountが１だけデクリメントされる。その後、無条件遷移は、「ベクトルタイプを分類する（classify vector type）」状態４０４に向けて生じる。このように、「カウンタを更新する（update counters）」状態４１０における削除のために識別される数まで（つまり、FEC_PSizeまで）アイドルベクトルは削除される。その結果、図４Ａのステートマシンは、ＦＥＣパリティビットのための空間を予約するために、ビットストリーム（例えば、図２Ｂのビットストリーム２６０）中に挿入されたアイドル特徴を削除する。ＦＥＣパリティビットは、削除されたアイドル特徴と置き換える。
[0055]図４Ｂは、いくつかの実施形態にしたがって、ダウンストリーム送信のためのデレーティングアイドル特徴削除を実行するステートマシンの機能性を説明する擬似コード４２０でのフローチャートである。図４Ｂのステートマシンは、例えば、ＣＬＴ１６２のＰＣＳ２１８（図２Ａ）において実装される。初期化（「Init」）状態４２２では、DelCountがリセットされる。その後、無条件遷移が、図４Ａに関連して記述されるように動作する、「ベクトルタイプを分類する（classify vector type）」状態４０４に向けて生じる。ベクトルがアイドルベクトルでない、またはベクトルがアイドルベクトルであるがDelCountが０である場合、ベクトルは、「ベクトルを送る（send vector）」状態４２４において送られる。出力として送られる各ベクトルに対して、DelCountは、式（５）において定義されるように、deRate_Sizeだけインクリメントされる。したがって、出力として送られる各ベクトルに対して、deRate_Sizeと等しい多数のアイドルベクトルが削除のために識別される。デレーティングのために加えられたこれらを超える任意のアイドル特徴は、データとして扱われ、さらに処理されるために送られる。
[0056]ベクトルがアイドルベクトルであると、「ベクトルタイプを分類する（classify vector type）」状態４０４において決定され、DelCountが０より大きい場合、その後、アイドルベクトルは、「アイドルを削除する（delete idle）」状態４０６において削除され、DelCountが１だけデクリメントされる。その後、無条件遷移が「ベクトルタイプを分類する（classify vector type）」状態４０４に向けて生じる。この方法では、「ベクトルを送る（send vector）」状態４２４において削除のために識別された数までアイドルベクトルが削除される。その結果、図４Ｂのステートマシンは、デレーティングのために送信ビットストリーム（例えば、図２Ｂのビットストリーム２６０）中に挿入されたアイドル特徴を削除する。
[0057]図４Ｃは、いくつかの実施形態にしたがってダウンストリーム送信のための図４Ａおよび４Ｂのステートマシンの機能性を組み合わせるステートマシンの機能性を説明する擬似コード４４０でのフローチャートである。ベクトルが送られるたびに、「ベクトルを送る（send vector）」状態４４２は、「ベクトルを送る（send vector）」状態４０８（図４Ａ）におけるのと同様に、１だけVectorCountをインクリメントし、「ベクトルを送る（send vector）」状態４２４（図４Ｂ）におけるのと同様に、deRate_SizeだけDelCountをインクリメントする。したがって、ＰＣＳ２１８中で実装されうる、図４Ｃのステートマシンは、ＦＥＣパリティビットのために空間を予約するために、そして、デレーティングのために送信ビットストリーム（例えば、図２Ｂのビットストリーム２６０）に加えられたアイドル特徴を削除する。
[0058]図５は、いくつかの実施形態にしたがってダウンストリーム受信の一部分として実行されるアイドル特徴挿入のためのステートマシンの機能性を説明する擬似コード５００でのフローチャートである。ＣＮＵ１４０のＰＣＳ２４６（図２）において実装される、図５のステートマシンは、ＰＣＳ２４６がＸＧＭＩＩ２４２を通じてＲＳ２４０に提供する受信ビットストリームにアイドル特徴を挿入する。図５の状態５０２、５０４、５０６、５０８、５１０、および５１４は、キューのサイズ（「FIFO_IIキュー」を示す、FIFO_II_SIZEの値が、最低の同軸レートおよび最大のパリティサイズでの最も大きいフレームサイズに基づいて決定されるような、デレーティングとＦＥＣの組み合わせに起因する最大限可能なギャップに適合するようにリサイズされることを除いて、ＥＰＯＮ標準にしたがって動作する。FIFO_II_SIZEは、ＥＰＯＮ標準において定義された定数の代わりに変数でありうる。FIFO_IIキューは、ＰＣＳ２４６からＲＳ２４０へのＸＧＭＩＩ２４２を横断する送信のためのベクトルを待ち行列にいれる。
[0059]擬似コード５００では、「ＸＧＭＩＩへのＬＢｌｏｃｋ（LBlock to XGMII）」状態５０４は、VectorCountが０と等しいという決定に基づいて、対応するリンクが動作しないことを示すエラーメッセージをＸＧＭＩＩ２４２に送る。「ＸＧＭＩＩにベクトルをパスする（pass vector to XGMII）」状態５０６は、VectorCountがゼロでない場合に到達し、この場合、データがFIFO_IIキュー中にある。「ＸＧＭＩＩにベクトルをパスする（pass vector to XGMII）」状態５０６では、FIFO_IIキューにおけるトップベクトルは、ＸＧＭＩＩ２４２に提供され、FIFO_IIキューは、それに応じてシフトされる。入来するベクトルがデータベクトル（または過度のアイドルベクトル）であると、「キューを満たす（fill queue）」状態５１０において決定される場合、入来するベクトルは、ＸＧＭＩＩ２４２を横断する後の送信のために、「ベクトルを受信する（receive vector）」状態５１４においてFIFO_IIキュー中に格納される。そうでなければ、FIFO_IIキューが十分ではないと仮定して、アイドルベクトルは、出力におけるギャップを補うために、「アイドルを挿入する（insert idle）」状態５１２においてFIFO_IIキューに加えられる。
[0060]図６Ａは、いくつかの実施形態にしたがってアップストリーム送信の一部分としてデレーティングのためのアイドル特徴挿入を実行するためのステートマシンの機能性を説明する擬似コード６００でのフローチャートである。図６Ａのステートマシンは、例えば、ＣＮＵ１４０のＭＡＣエンティティ２３８またはＲＳ２４０において実装され、図３Ａに関して記述されるように、式（４）のdeRate_Overhead関数の一部に基づいてパケット開始遅延（「packet_initiate_delay」）を計算することによって、図３Ａのアイドル特徴挿入と同じ方法でアイドル特徴挿入を実行する。
[0061]図６Ａのステートマシンは、ＣＮＵ１４０が受信した（例えば、ゲートメッセージによって指定されるような）アップストリーム送信帯域幅の許可が現在のパケットを送信するために十分であるかどうか、「サイズをチェックする（check size）」状態６０２において、最初に決定する。CheckGrantSize関数は、ＦＥＣパリティオーバーヘッドを含む現在のフレームの送信が完了することになる将来の時間を計算するために使用される。この値は、送信のために必要なオクテットの数を決定する。要求されるオクテットの数（「OctetsRequired」）が現在の時間と許可の終わりとの間（「OctetsRemaining」）に送信することができるオクテットの数以下である場合、その後、現在のパケットは、送信され、ステートマシンは、「フレームを送信する（transmit frame）」状態６０４に進む。フレームが送られた後、無条件遷移が、「パケット開始タイマをスタートする（start packet initiate timer）」状態３０４（図３Ａ）と同じ方法で動作する、「パケット開始タイマをスタートする（start packet initiate timer）」状態６０６に向けて生じる。パケット開始タイマは、（例えば、図２ＡのＦＥＣコーデックにおける）同軸ＰＨＹ２４４に挿入されることになるＦＥＣパリティビットのためのスペースを予約するために、そして式（４）のdeRate_Overhead関数にしたがって、デレーティングのために実行されるアイドル特徴挿入のためのスペースを送信ビットストリーム中に作る。
[0062]図６Ｂは、いくつかの実施形態にしたがってアップストリーム送信のためのデレーティングアイドル挿入を実行するための別のステートマシンの機能性を説明する擬似コード６２０でのフローチャートである。図６Ｂのステートマシンは、例えば、ＣＮＵのＭＡＣエンティティ２３８またはＲＳ２４０において、実装される。図６Ｂのステートマシンのための擬似コード６２０は、「パケット開始タイマをスタートする（start packet initiate timer）」状態６０６が「パケット開始タイマをスタートする（start packet initiate timer）」状態６２２に置き替えられることを除いて、擬似コード６００（図６Ａ）に対応する。「パケット開始タイマをスタートする（start packet initiate timer）」状態６２２は、スケーリングファクタＲx／Ｒcとパケット開始遅延を掛け合わせることによって、図３Ｂのアイドル挿入と同じ方法でアイドル挿入を実行する。パケット開始タイマは、ＦＥＣパリティビットのための空間を予約するために、そしてデレーティングのためにアイドル特徴挿入のためのスペースを送信ビットストリーム中に作る。
[0063]図６Ａおよび６Ｂの例にしたがって実装されるシステムでは、（ＥＰＯＮ標準で定義されるように）変数fecOffsetは、レートＲxの代わりにレートＲcでカウントする。
[0064]図７は、いくつかの実施形態にしたがってアップストリーム送信のためのアイドル特徴を削除するステートマシン７００の機能性を説明する擬似コードでのフローチャートである。削除されたアイドル特徴は、ＦＥＣのためのそしてデレーティングのためのアイドル特徴を含む。図７のステートマシン７００は、例えば、ＣＮＵ１４０のＰＣＳ２４６（図２Ａ）において、実装される。
[0065]初期化（「Init」）状態７０２では、削除されることとは対照的に、送信されるアイドルベクトルのカウンタ（「IdleCount」）のように、VectorCountおよびDelCountはリセットされる。「次のベクトルが準備できている（next vector ready）」状態７０４は、IdleCountが遅延境界（「DelayBound」）を超えるかどうかを決定する。そうである場合、「アラインメントをリセットする（reset alignment）」状態７０６は、示されるようなカウンタ値に設定することによってアラインメントリセットを実行する。次に、「ベクトルタイプを分類する（classify vector type）」状態７０８では、送信ビットストリーム中のベクトルがアイドルベクトルであるかどうかが決定される。ベクトルがアイドルベクトルであり、DelCountがゼロより大きい場合、その後、アイドルベクトルは、「アイドルを削除する（delete idle）」状態７１０において削除され、DelCountは、１だけデクリメントされ、無条件遷移が「次のベクトルが準備できている（next vector ready）」状態７０４に向けて生じる。「アイドルを削除する（delete idle）」状態７１０は、「アイドルを削除する（delete idle）」状態４０６（図４Ａ−４Ｃ）と類似する。ベクトルがアイドルベクトルでない場合、IdleCountは、「データを送る（send data）」状態７１２においてゼロにリセットされる。ベクトルがアイドルベクトルであるが、DelCountがゼロ（「その他（else）」）に等しい場合、IdleCountは、「アイドルを送る（send data）」状態７１４において１だけインクリメントされる。DelayBoundは、「アイドルを送る（send data）」状態７１４にしたがって送信されうるアイドルの数を制限する。
[0066]「データを送る（send data）」状態７１２および「アイドルを送る（send data）」状態７１４は、ベクトルの数がＦＥＣコードワードのための情報の量に等しくなる（つまり、VectorCount = FEC_DSize）までベクトルを出力する、「ベクトルを送る（send vector）」状態７１６への無条件遷移によってその後に続く。ベクトルが送られるたびに、「ベクトルを送る（send vector）」状態７１６は、１だけVectorCountをインクリメントし、deRate_SizeだけDelCountをインクリメントする。一旦、VectorCount = FEC_DSizeになると、カウンタは、「カウンタをアップデートする（update counters）」状態７１８にアップデートされる：DelCountは、FEC_PSizeだけ増加し、VectorCountは、ゼロに等しくなるように設定される。その後、無条件遷移が「次のベクトルが準備できている（next vector ready）」状態７０４に向けて生じる。状態７１６および７１８は、状態４４２および４１０（図４Ｃ）とそれぞれ類似する。
[0067]従って、図７のアイドル特徴削除は、削除されるＦＥＣパリティビットのための空間を予約するために、そしてデレーティングのために送信ビットストリーム（例えば、図２Ｂのビットストリーム２６０）に加えられたアイドル特徴を持つ、図４Ｃのアイドル特徴削除と類似の方法で実行される。
[0068]図８は、いくつかの実施形態にしたがってアップフロー受信の一部分として実行されるアイドル特徴挿入のためのステートマシンの機能性を説明する擬似コード８００でのフローチャートである。例えば、ＣＬＴ１６２のＰＣＳ２１８（図２）において実装される、図８のステートマシンは、ＰＣＳ２１８がＸＧＭＩＩ２１４を通じてＲＳ２１２に提供する受信ビットストリームにアイドル特徴を挿入する。状態８０２、８０４、８０６、８０８、８１０、および８１４は、ＰＣＳ２１８におけるFIFO_IIキューのサイズを示す、FIFO_II_SIZEの値が、最低の同軸レートと最大のパリティサイズでの最大限のフレームサイズに基づいて決定されるような、デレーティングおよびＦＥＣの組み合わせに起因する最大限起こりうるギャップに適合するためにリサイズすることを除いて、ＥＰＯＮ標準にしたがって動作する。FIFO_II_SIZEは、ＥＰＯＮ標準において定義された定数の代わりに変数になりうる。FIFO_IIキューは、ＰＣＳ２１８からＲＳ２１２へのＸＧＭＩＩ２１４を横断する送信のためのベクトルを待ち行列に入れる。
[0069]擬似コード８００では、「ＸＧＭＩＩへのＬＢｌｏｃｋ（LBlock to XGMII）」状態８０４は、VectorCountが０と等しいという決定に基づいて、対応するリンクが動作していないことを示すエラーメッセージをＸＧＭＩＩ２１４に送る。「ＸＧＭＩＩへのベクトルをパスする（pass vector to XGMII）」状態８０６は、VectorCountがゼロでない場合に到達し、この場合、データがFIFO_IIキュー中にある。「ＸＧＭＩＩへのベクトルをパスする（pass vector to XGMII）」状態８０６では、FIFO_IIキュー中のトップベクトルは、ＸＧＭＩＩ２１４に提供され、FIFO_IIキューは、それに応じてシフトされる。入来するベクトルがデータベクトル（または過度のアイドルベクトル）であると、「キューを満たす（fill queue）」状態８１０において決定される場合、入来するベクトルは、ＸＧＭＩＩ２４２を横断する後の送信のために、「ベクトルを受信する（receive vector）」状態８１４においてFIFO_IIキュー中に格納される。そうでなければ、FIFO_IIキューが十分ではないと仮定して、アイドルベクトルは、出力におけるギャップを補うために、「アイドルを挿入する（insert idle）」状態８１２においてFIFO_IIキューに加えられる。したがって、擬似コード８００は、擬似コード５００（図５）と同じように機能する。
[0070]図９は、いくつかの実施形態にしたがう通信方式９００を示すフローチャートである。方法９００は、１つまたは複数のＭＡＣエンティティと、同軸ＰＨＹと、１つまたは複数のＭＡＣエンティティを同軸ＰＨＹに結合するメディア独立インターフェース（例えば、ＸＧＭＩＩ）とを含む通信デバイスにおいて実行される（９０２）。例えば、方法９００は、ＣＬＴ１６２またはＣＮＵ１４０（図２Ａ）において実行される。
[0071]方法９００では、ビットストリーム（例えば、図２Ｂのビットストリーム２６０）は、データフレームを含み、さらに同軸ＰＨＹが信号を送信しない、時間ウィンドウに対応する特徴（例えばアイドル特徴）を含むように生成される（９０４）。いくつかの実施形態では、１つまたは複数のＭＡＣエンティティは、ビットストリームに特徴を挿入する。いくつかの実施形態では、通信デバイスはさらに、ビットストリームに特徴を挿入する、ＲＳ（例えば、図２のＲＳ２１２またはＲＳ２４０）を含む。
[0072]通信デバイスがＣＬＴ１６２である場合、同軸ＰＨＹが信号を送信しない時間ウィンドウは、アップストリーム時間ウィンドウ（例えば、図２Ｃのアップストリーム時間ウィンドウ２７６および２８２）を含む。通信デバイスがＣＮＵ１４０である場合、同軸ＰＨＹが信号を送信しない時間ウィンドウは、ダウンストリーム時間ウィンドウ（例えば、図２Ｃのダウンストリーム時間ウィンドウ２７２および２７８）を含む。いずれの場合も、同軸ＰＨＹが信号を送信しない時間ウィンドウはさらに、ガードインターバル（例えば、図２Ｃのガードインターバル２７４および２８０）を含みうる。
[0073]いくつかの実施形態では、ビットストリームを生成することは、メディア独立インターフェースと同軸ＰＨＹとの間のレートにおける差を調節するためにビットストリームに多数のアイドル特徴を挿入すること（９０６）を含む。同軸ＰＨＹは、メディア独立インターフェースより低いレートを有しうる。いくつかの実施形態では、ビットストリームを生成することは、パケット間ギャップと、ＦＥＣ符号化と、トラフィックの欠如とを調節するためにビットストームにアイドル特徴を挿入する（９０８）ことを含む。アイドル特徴は、例えば、１つまたは複数のＭＡＣエンティティによっておよび／またはＲＳによって、挿入される。
[0074]いくつかの実施形態では、レートの差を調節するためにビットストリームに多数のアイドル特徴を挿入することは、パケット開始遅延（例えば、図３Ａの状態３０４、図３Ｂの状態３１２、図６Ａの状態６０６、または図６Ｂの状態６２２における「パケット開始タイマ」のための「packet_initiate_delay」値）を増加させることを含む。例えば、レートの差を調節する値（例えば、式（４）のdeRate_Overhead）は、（例えば、図３Ａの状態３０４、または図６Ａの状態６０６における）パケット開始遅延に加えられる。別の例では、パケット開始遅延は、メディア独立インターフェースのレートと同軸ＰＨＹのレートとの比が（例えば、Ｒx／Ｒcを）（例えば、図３Ｂの状態３１２、または図６Ｂの状態６２２において）掛けられる。
[0075]ビットストリームは、メディア独立インターフェースを通じて同軸ＰＨＹに提供される（９１０）。
[0076]同軸ＰＨＹが送信モード（９１２−ＴＸ）中にある場合、データフレームに対応する信号は、同軸ＰＨＹから送信される（９１４）。いくつかの実施形態では、送信のための信号を準備する過程では、多数のアイドル特徴は、（例えば、図４Ｂ、図４Ｃおよび図７に示されるように）ビットストリームから取り除かれる（９１６）。取り除かれたアイドル特徴の数は、メディア独立インターフェースと同軸ＰＨＹとの間のレートの差を調節するために挿入された数と等しい。１つまたは複数の他の目的のために（例えば、ＦＥＣのために）挿入された数と等しい多数の追加のアイドル特徴はさらに、（例えば、図４Ｃおよび図７に示されるように）削除される。
[0077]同軸ＰＨＹが受信モード（９１２−ＲＸ）中にある場合、ビットストリームは、時間ウィンドウに対応する特徴を含む（９１８）：ビットストリームが時間ウィンドウに対応する特徴を含む場合、同軸ＰＨＹは、受信モードに入る。いくつかの実施形態では、同軸ＰＨＹは、ビットストリーム中の特徴の存在に応じて受信モードに入る。いくつかの実施形態では、同軸ＰＨＹは、特徴と共に（例えば、ＭＡＣエンティティによって）ＰＨＹに提供される制御信号に応じて受信モードに入る。
[0078]方法９００が特定の順序で生じるように見える多くの動作を含んでいるが、方法９００は、連続的にまたは並列して実行されることができるより多くのまたはより少ない動作を含むことができることは明白であるべきである。２つまたはそれ以上の動作の実行は、オーバーラップしうる。２つまたはそれ以上の動作は、単一の動作に組み合されうる。
[0079]いくつかの実施形態では、本明細書に記述されるようにデータリンクレイヤおよび／または調停サブレイヤは、ソフトウェア中に実装される。
[0080]例えば、図１０Ａは、いくつかの実施形態にしたがってネットワーク１０５（図１Ｂ）のようなネットワークにおけるＦＣＵ１０００のブロック図である。ＦＣＵ１０００は、ＦＣＵ１３０−１または１３０−２（図１Ｂ）の例であり、ＣＬＴ１６２（図１Ａ−１Ｂおよび２Ａ）を含みうる。ＦＣＵ１０００では、光学ＰＨＹ１０１２および同軸ＰＨＹ１０１４（例えば、図２の同軸ＰＨＹ２１６）は、メモリ１００４に結合される１つまたは複数のプロセッサに結合される。いくつかの実施形態では、メモリ１００４は、１つまたは複数のプロセッサによって実行されるための命令を記憶する、非一時的コンピュータ可読媒体（例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ，フラッシュメモリ、ハードディスクドライブ、等のような１つまたは複数の不揮発性メモリ要素）を含む。命令は、プロセッサ１００２によって実行されると、ＦＣＵ１０００に、ＭＡＣクライアント２０４、ＭＡＣサブレイヤ２０６、ＭＰＣＰ２０８、ＭＡＣエンティティ２１０、および／またはＲＳ２１２（図２Ａ）の機能性を実装させる命令を含む。例えば、命令は、プロセッサ１００２によって実行されると、ＦＣＵ１０００（例えば、ＦＣＵ１０００中のＣＬＴ１６２）に、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図４Ｃ、および／または図８のステートマシンの機能性を実装させる命令を含む。命令は、プロセッサ１００２によって実行されると、ＦＣＵ１０００（例えば、ＦＣＵ１０００中のＣＬＴ１６２）に、方法９００（図９）の全てまたは一部を実行させる命令を含む。
[0081]メモリ１００４は、プロセッサ１００２と分離して示されるが、メモリ１００４の全てまたは一部は、プロセッサ１００２に埋め込まれうる。いくつかの実施形態では、プロセッサ１００２および／またはメモリ１００４は、光学ＰＨＹ１０１２および／または同軸ＰＨＹ１０１４と同じ集積回路中に実装される。例えば、メモリ１００４および光学ＰＨＹ１０１２が別個のチップ中に実装される一方、同軸ＰＨＹ１０１４は、シングルチップ中のプロセッサ１００２に統合されうる。別の例では、要素１０１２、１０１４、１００４、および１００２は、単一チップ中にすべて統合される。
[0082]図１０Ｂは、いくつかの実施形態にしたがうＣＮＵ１０２０のブロック図である。ＣＮＵ１０２０は、ＣＮＵ１４０（図１Ａ−図１Ｂおよび図２Ａ）の例である。ＣＮＵ１０２０では、同軸ＰＨＹ１０２６（例えば、図２ＡのＰＨＹ２４４）は、メモリ１０２４に結合される、１つまたは複数のプロセッサ１０２２に結合される。いくつかの実施形態では、メモリ１０２４は、１つまたは複数のプロセッサ１０２２による実行のための命令を記憶する非一時的コンピュータ可読媒体（例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、ハードディスクドライブ、等のような、１つまたは複数の不揮発性メモリ要素）を含む。命令は、プロセッサ１０２２によって実行されると、ＦＣＵ１０２０に、ＭＡＣクライアント２３２、ＯＡＭサブレイヤ２３４、ＭＰＣＰ２３６、ＭＡＣエンティティ２３８、および／またはＲＳ２４０の機能性を実装させる命令を含む。例えば、命令は、プロセッサ１０２２によって実行されると、ＦＣＵ１０２０に、図５、図６Ａ、図６Ｂ、および／または図７のステートマシンの機能性を実装させる命令を含む。命令は、プロセッサ１０２２によって実行されると、ＦＣＵ１０２０に、方法９００（図９）の全てまたは一部を実行させる命令を含む。
[0083]メモリ１０２４は、プロセッサ１０２２と分離して示されるが、メモリ１０２４の全てまたは一部は、プロセッサ１０２２に埋め込まれうる。いくつかの実施形態では、プロセッサ１０２２および／またはメモリ１０２４は、同軸ＰＨＹ１０２６と同じ集積回路中に実装される。例えば、同軸ＰＨＹ１０２６は、メモリを含むまたは含まない単一チップにおけるプロセッサ１０２２に統合されうる。
[0084]前述の明細書では、本実施形態は、その特定の例示的な実施形態に関して記述された。しかしながら、添付の特許請求の範囲に記載される本開示のより広い趣旨および範囲から逸脱することなく、それらに対する様々な修正および変更がなされうることは明らかであろう。したがって、本明細書および図面は、限定的な意味ではなく、例示的な意味において考慮されるべきである。

Claims (33)

  1. １つまたは複数のメディアアクセス制御（ＭＡＣ）エンティティと、同軸物理レイヤ（ＰＨＹ）と、前記１つまたは複数のＭＡＣを前記同軸ＰＨＹに結合するメディア独立インターフェースとを備える、通信デバイスにおいて、
    前記同軸ＰＨＹが信号を送信しない時間ウィンドウに対応する、特徴およびデータフレームを備えるビットストリームを生成することと、
    前記メディア独立インターフェースを通じて前記同軸ＰＨＹに前記ビットストリームを提供することと、
    送信モードの間に前記同軸ＰＨＹから前記データフレームに対応する信号を送信することと、
    前記ビットストリームが前記時間ウィンドウに対応する前記特徴を含む場合、前記同軸ＰＨＹにおいて受信モードに入ることと
    を備える、方法。
  2. 前記特徴は、アイドル特徴を備える、
    請求項１に記載の方法。
  3. 前記同軸ＰＨＹは、前記特徴に応じて前記受信モードに入る、
    請求項１に記載の方法。
  4. 前記同軸ＰＨＹに前記受信モードに入るように命令する制御信号を前記同軸ＰＨＹに提供することをさらに備える、
    請求項１に記載の方法。
  5. 前記ビットストリームを生成することは、前記１つまたは複数のＭＡＣエンティティ中の前記ビットストリームに前記特徴を挿入することを備える、
    請求項１に記載の方法。
  6. 前記通信デバイスは、前記１つまたは複数のＭＡＣエンティティと前記メディア独立インターフェースとの間に結合された調停サブレイヤ（ＲＳ）をさらに備え、
    前記ビットストリームを生成することは、前記ＲＳにおいて前記ビットストリームに前記特徴を挿入することを備える、
    請求項１に記載の方法。
  7. 前記ビットストリームを生成することは、前記メディア独立インターフェースと前記同軸ＰＨＹとの間のレートの差を調節するために前記ビットストリームに多数のアイドル特徴を挿入することを備え、前記同軸ＰＨＹは、前記メディア独立インターフェースより低いレートを有し、
    前記方法は、前記同軸ＰＨＹにおいて、前記メディア独立インターフェースと前記同軸ＰＨＹとの間の前記レートの差を調節するために前記ビットストリームに挿入された前記多数のアイドル特徴に等しい多数のアイドル特徴を前記ビットストリームから取り除くことをさらに備える、
    請求項１に記載の方法。
  8. 前記レートの差を調節するために前記ビットストリームに前記多数のアイドル特徴を挿入することは、パケット開始遅延を増加することを備える、
    請求項７に記載の方法。
  9. 前記パケット開始遅延を増加することは、前記レートの差を調節する値を前記パケット開始遅延に加えることを備える、
    請求項８に記載の方法。
  10. 前記パケット開始遅延を増加することは、前記パケット開始遅延に、前記メディア独立インターフェースの前記レートと前記同軸ＰＨＹの前記レートとの比を掛けることを備える、
    請求項８に記載の方法。
  11. 前記ビットストリームを生成することは、パケット間ギャップと、順方向誤り修正（ＦＥＣ）符号化と、トラフィックの欠如とを調節するために前記ビットストリームにアイドル特徴を挿入することをさらに備える、
    請求項７に記載の方法。
  12. 前記通信デバイスは、同軸ライン端末を備え、
    前記同軸ＰＨＹが信号を送信しない前記時間ウィンドウは、アップストリーム時間ウィンドウを備える、
    請求項１に記載の方法。
  13. 前記通信デバイスは、同軸ネットワークユニットを備え、
    前記同軸ＰＨＹが信号を送信しない前記時間ウィンドウは、ダウンストリーム時間ウィンドウを備える、
    請求項１に記載の方法。
  14. データフレームを提供する１つまたは複数のＭＡＣエンティティと、
    送信モードの間に前記データフレームに対応する信号を送信し、受信モードの間に送信を止める同軸ＰＨＹと、
    前記同軸ＰＨＹが信号を送信しない時間ウィンドウに対応する特徴と前記データフレームとを備えるビットストリームを前記同軸ＰＨＹに提供するメディア独立インターフェースと
    を備え、前記同軸ＰＨＹは、前記ビットストリームが前記時間ウィンドウに対応する前記特徴を含む場合、前記受信モードに入る、
    通信デバイス。
  15. 前記同軸ＰＨＹは、前記特徴に応じて前記受信モードに入る、
    請求項１４に記載の通信デバイス。
  16. 前記同軸ＰＨＹは、制御信号に応じて前記受信モードに入るためのものである、
    請求項１４に記載の通信デバイス。
  17. 前記１つまたは複数のＭＡＣエンティティは、前記ビットストリームに前記特徴を挿入するためのものである、
    請求項１４に記載の通信デバイス。
  18. 前記ビットストリームに前記特徴を挿入するために、前記１つまたは複数のＭＡＣエンティティと前記メディア独立インターフェースとの間に結合された調停サブレイヤをさらに備える、
    請求項１４に記載の通信デバイス。
  19. 前記同軸ＰＨＹは、メディア独立インターフェースより低いレートを有し、
    前記ビットストリームは、前記メディア独立インターフェースと前記同軸ＰＨＹとの間のレートの差を調節する多数のアイドル特徴を備え、
    前記同軸ＰＨＹは、前記メディア独立インターフェースと前記同軸ＰＨＹとの間の前記レートの差を調節する前記多数のアイドル特徴と等しい多数のアイドル特徴を前記ビットストリームから取り除くためのものである、
    請求項１４に記載の通信デバイス。
  20. 前記メディア独立インターフェースと前記同軸ＰＨＹとの間の前記レートの差を調節する前記多数のアイドル特徴の前記ビットストリームへの挿入を可能にするためにパケット開始を遅延するタイマをさらに備える、
    請求項１９に記載の通信デバイス。
  21. 前記メディア独立インターフェースは、１０ギガビットメディア独立インターフェース（ＸＧＭＩＩ）を備える、
    請求項１４に記載の通信デバイス。
  22. 通信デバイスにおける１つまたは複数のプロセッサによって実行されるように構成された１つまたは複数のプログラムを記憶する非一時的コンピュータ可読記憶媒体であって、前記１つまたは複数のプログラムは、
    前記通信デバイス中の同軸ＰＨＹが信号を送信しない時間ウィンドウに対応する特徴およびデータフレームを備えるビットストリームを生成する命令と、
    前記通信デバイス中のメディア独立インターフェースを通じて前記同軸ＰＨＹに前記ビットストリームを提供する命令と
    を備え、前記同軸ＰＨＹは、送信モードの間に前記データフレームに対応する信号を送信し、前記ビットストリームが前記時間ウィンドウに対応する前記特徴を含む場合、受信モードに入るためのものである、
    非一時的コンピュータ可読記憶媒体。
  23. 前記１つまたは複数のプログラムは、前記同軸ＰＨＹに前記受信モードに入るように命令する制御信号を前記同軸ＰＨＹに提供する命令をさらにさらに備える、
    請求項２２に記載の非一時的コンピュータ可読記憶媒体。
  24. 前記ビットストリームを生成する前記命令は、前記メディア独立インターフェースと前記同軸ＰＨＹとの間のレートの差を調節するために前記ビットストリームにアイドル特徴を挿入する命令を備え、前記同軸ＰＨＹは、前記メディア独立インターフェースより遅いレートを有する、
    請求項２２に記載の非一時的コンピュータ可読記憶媒体。
  25. 前記ビットストリームにアイドル特徴を挿入する前記命令は、パケット開始遅延を増加する命令を備える、
    請求項２４に記載の非一時的コンピュータ可読記憶媒体。
  26. 前記パケット開始遅延を増加する前記命令は、前記レートの差を調節する値を前記パケット開始遅延に加える命令を備える、
    請求項２５に記載の非一時的コンピュータ可読記憶媒体。
  27. 前記パケット開始遅延を増加させる前記命令は、前記パケット開始遅延に、前記メディア独立インターフェースの前記レートと前記同軸ＰＨＹの前記レートとの比を掛ける命令を備える、
    請求項２５に記載の非一時的コンピュータ可読記憶媒体。
  28. 前記ビットストリームを生成する前記命令は、パケット間ギャップと、順方向誤り修正（ＦＥＣ）符号化と、トラフィックの欠如とを調節するために前記ビットストリームにアイドル特徴を挿入する命令をさらに備える、
    請求項２４に記載の非一時的コンピュータ可読記憶媒体。
  29. 送信モードの間にデータフレームに対応する信号を送信し、受信モードの間に前記信号を送信しないための第１の手段と、
    前記第１の手段が信号を送信しない時間ウィンドウに対応する特徴およびデータフレームを備えるビットストリームを前記第１の手段に提供する第２の手段と
    を備え、前記第１の手段は、前記ビットストリームが前記時間ウィンドウに対応する前記特徴を含む場合、前記受信モードに入る、
    通信デバイス。
  30. 前記第１の手段は、前記特徴に対応する前記受信モードに入るためのものである、
    請求項２９に記載の通信デバイス。
  31. 前記第１の手段は、制御信号に応じて前記受信モードにはいるためのものである、
    請求項２９に記載の通信デバイス。
  32. 前記ビットストリームに前記特徴を挿入するための手段をさらに備える、
    請求項２９に記載の通信デバイス。
  33. 前記第１の手段と前記第２の手段との間のレートの差を調節するために前記ビットストリームに多数のアイドル特徴を挿入するための手段をさらに備え、前記第１の手段は、前記第２の手段より低いレートを有し、
    前記第１の手段は、前記第１の手段と前記第２の手段との間の前記レートの差を調節するために前記ビットストリームに挿入された前記多数のアイドル特徴に等しい多数のアイドル特徴を前記ビットストリームから取り除くための手段を備える、
    請求項２９に記載の通信デバイス。
JP2015552644A 2013-01-15 2013-12-17 物理レイヤレート整合および時分割複信のためのアイドル挿入 Pending JP2016509782A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361752748P 2013-01-15 2013-01-15
US61/752,748 2013-01-15
US13/950,046 2013-07-24
US13/950,046 US20140199069A1 (en) 2013-01-15 2013-07-24 Idle insertion for physical layer rate adaption and time-division duplexing
PCT/US2013/075841 WO2014113170A1 (en) 2013-01-15 2013-12-17 Idle insertion for physical layer rate adaption and time-division duplexing

Publications (1)

Publication Number Publication Date
JP2016509782A true JP2016509782A (ja) 2016-03-31

Family

ID=51165218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015552644A Pending JP2016509782A (ja) 2013-01-15 2013-12-17 物理レイヤレート整合および時分割複信のためのアイドル挿入

Country Status (6)

Country Link
US (1) US20140199069A1 (ja)
EP (1) EP2946569A1 (ja)
JP (1) JP2016509782A (ja)
KR (1) KR20150107792A (ja)
CN (1) CN104919815A (ja)
WO (1) WO2014113170A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9473328B2 (en) * 2013-04-26 2016-10-18 Qualcomm Incorporated Wideband signal generation for channel estimation in time-division-duplexing communication systems
US10320678B2 (en) * 2014-03-21 2019-06-11 Avago Technologies International Sales Pte. Limited Mapping control protocol time onto a physical layer
US10164733B2 (en) * 2014-06-30 2018-12-25 International Business Machines Corporation Integrated physical coding sublayer and forward error correction in networking applications
US9755746B1 (en) * 2014-10-03 2017-09-05 Adtran, Inc. Systems and methods for digitally splitting an optical line terminal across multiple fibers
US20170302433A1 (en) * 2015-05-15 2017-10-19 Alcatel-Lucent Usa Inc. Method And Apparatus For Time Transport In A Communication Network
US20170026128A1 (en) * 2015-07-22 2017-01-26 Futurewei Technologies, Inc. Highly Efficient Method For Inverse Multiplexing In An Ethernet Access Network
US10009110B2 (en) * 2015-09-09 2018-06-26 Futurewei Technologies, Inc. Channel bonding in passive optical networks
CN108123813B (zh) * 2016-11-28 2020-06-02 华为技术有限公司 操作、管理和维护oam数据的传输方法和装置
CN110875796B (zh) * 2018-08-30 2021-02-23 华为技术有限公司 物理层端口通道化的方法和装置
CN110943783B (zh) 2018-09-25 2022-08-19 中兴通讯股份有限公司 光网络的测距方法、olt、onu、光网络系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7343540B2 (en) * 2002-04-25 2008-03-11 Pmc - Sierra Israel Ltd. Forward error correction coding in ethernet networks
US20040162037A1 (en) * 2003-02-18 2004-08-19 Eran Shpak Multi-channel WLAN transceiver with antenna diversity
US8259748B2 (en) * 2006-07-22 2012-09-04 Cisco Technologies, Inc. Multiple channels and flow control over a 10 Gigabit/second interface
US7720068B2 (en) * 2006-08-23 2010-05-18 Solarflare Communications, Inc. Method and system for a multi-rate gigabit media independent interface
CN101309258B (zh) * 2007-05-18 2012-11-21 华为技术有限公司 高速以太网介质无关接口码块的分发和接收方法及装置
CN101453408B (zh) * 2007-12-04 2012-03-07 杭州华三通信技术有限公司 一种以太网无源同轴网络系统中实现中继的方法和设备
US8201006B2 (en) * 2009-04-08 2012-06-12 Cisco Technology, Inc. Power consumption management in a network device
US20120188885A1 (en) * 2011-01-20 2012-07-26 Mehmet Tazebay Method and system for self-adapting dynamic power reduction mechanism for physical layer devices in packet data networks
US8649398B2 (en) * 2011-03-14 2014-02-11 Xilinx, Inc. Packet network interface apparatus and method
US8848523B2 (en) * 2011-04-05 2014-09-30 Broadcom Corporation Method for sub-rating an ethernet passive optical network (EPON) medium access control (MAC) based communication link
US8971352B2 (en) * 2012-09-28 2015-03-03 Thomas Jost High accuracy 1588 timestamping over high speed multi lane distribution physical code sublayers

Also Published As

Publication number Publication date
EP2946569A1 (en) 2015-11-25
US20140199069A1 (en) 2014-07-17
CN104919815A (zh) 2015-09-16
KR20150107792A (ko) 2015-09-23
WO2014113170A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
JP2016509782A (ja) 物理レイヤレート整合および時分割複信のためのアイドル挿入
US11750312B2 (en) Transmission rate adjustment method and network device
TWI455501B (zh) 用以延伸乙太網路被動光學網路（ｅｐｏｎ）中之媒體存取控制（ｍａｃ）控制訊息的設備
JP4169595B2 (ja) 可変長パケットを利用するポイントツーマルチポイント受動光ネットワーク
US8634431B1 (en) Quality of service and flow control architecture for a passive optical network
US7778545B2 (en) Methods and systems for bandwidths doubling in an ethernet passive optical network
EP2314002B1 (en) Upstream efficiency improvement method for passive optical networks
KR102171132B1 (ko) 수동형 광네트워크에서의 프레이밍 방법 및 장치, 그리고 시스템
WO2013133996A1 (en) Methods and systems for allocating resources in a network with optical and coaxial components
CN101946524B (zh) 用于在千兆位无源光网络上提供双速率传输的系统、方法和计算机可读介质
US9130890B2 (en) Frame scheduling for channel bonding
EP2621194A1 (en) Transparent protection switching operation in a pon
US20140003308A1 (en) Physical-layer device configurable for time-division duplexing and frequency-division duplexing
US8428034B2 (en) Encoding for efficient use of an upstream channel in burst mode
US9473328B2 (en) Wideband signal generation for channel estimation in time-division-duplexing communication systems
EP2974109B1 (en) Systems and methods to explicitly realign packets
JP2013074427A (ja) 局内光回線終端装置及び局内光回線終端装置の帯域付与方法
WO2018165893A1 (zh) 一种光网络单元发送光信号的方法及光网络单元
Jia et al. A hardware-based preemptive dynamic bandwidth allocation mechanism for real-time applications in EPONs
US20150163107A1 (en) System and Method for Reduced Latency Reporting in an Ethernet Passive Optical Network (EPON)
Radzi et al. Implementing static bandwidth allocation in EPON testbed
WO2013170479A1 (en) Methods and systems for scheduling transmissions in networks with optical and coaxial components