JP2016507842A - フィールド機器をプロセス制御装置に結合するためのプログラマブルインターフェイス回路 - Google Patents
フィールド機器をプロセス制御装置に結合するためのプログラマブルインターフェイス回路 Download PDFInfo
- Publication number
- JP2016507842A JP2016507842A JP2015556043A JP2015556043A JP2016507842A JP 2016507842 A JP2016507842 A JP 2016507842A JP 2015556043 A JP2015556043 A JP 2015556043A JP 2015556043 A JP2015556043 A JP 2015556043A JP 2016507842 A JP2016507842 A JP 2016507842A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- interface circuit
- field device
- signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Abstract
プログラマブルインターフェイス回路(100)は、プロセス制御装置ブロック(170)から制御信号を受け取るための端子(116e)、論理信号(111a、112a)を供給するための端子(111、112)、及びプロセス信号データを受け取るための端子を有するデジタル論理ブロック(110)を含んだチャンネルを含む。アナログ論理ブロック(120)は、電流出力デジタルアナログコンバータ(DAC)(121)を含む。出力回路ブロック(140)は、第1及び第2フィールド端子(S1、S2)並びにセンス抵抗(146)を含み、DACからの電流はS1に結合され、センス抵抗はS2に結合される。アナログ論理ブロックは、第1及び第2マルチチャンネルマルチプレクサ(MUX)(131、132)と、演算増幅器(135)と、アナログデジタルコンバータ(ADC)(122)とを含む。制御信号は、アナログ出力(AO)モード、デジタル出力(DO)モード、アナログ入力(AI)モード、デジタル入力(DI)モード、及びAIモード又はDIモードに副モードを付加することによって与えられる少なくとも1つの追加の信号モードを含む信号モードから自動的に選択する。【選択図】図1
Description
[0001] 開示される実施態様は、工業又は製造プラントにおけるプロセス制御装置をフィールド機器に接続するためのインターフェイス回路に関する。
[0002] 石油精製用などの工業(又は製造)設備では、一般に制御システムと1又は複数のフィールド機器(例えばセンサ又はアクチュエータ)との間でデータ、測定値、制御信号等が伝送され、多数のインターフェイス回路を必要とする。工業環境と通信する従来のインターフェイス回路の接続ピン即ち入出力(I/O)ピンは、通常、概してそのI/Oピンの機能に基づいて指定される。一般的に、I/Oピンの機能は、信号の物理的属性、上流又は下流の上位システムの機能、及びシステムの構成によって決定される。フィールド機器は、一般に4つの入出力(I/O)機能カテゴリ、即ちアナログ入力(AI)、デジタル入力(DI)、アナログ出力(AO)、又はデジタル出力(DO)のうちの1つに分類されるインターフェイスを呈する。
[0003] 既存のインターフェイス回路の実装の限界は数多くある。そのようなインターフェイス回路は、たった1つの又は非常に限られた数のI/O機能を提供し、そして時には広範な機能を満足するために3つ以上の配線接続部(ねじ端子)を必要としてきた。そのうえ、そのようなインターフェイス回路は、配線接続を行う時点でフィールド機器の特質について決定することをユーザに要求し、もしユーザが制御対象機器の特質を変更させたら(回路内の)配線の変更を必要とし、電圧入力タイプをサポートせず、差動入力タイプをサポートせず、接地への電流短絡を通常動作と区別することができなかった。
[0004] この概要は、提供図面を含む詳細な説明において更に後述される開示概念の簡潔な選抜を、簡略な形で導入するために提供される。この概要は、請求された主題の範囲を限定することを意図したものではない。
[0005] 開示される実施態様は、プログラマブルインターフェイス回路とそれに付随する通信/信号送信プロトコルソフトウェアとを含み、それらはプロセス制御装置を工業又は製造プラント設備に配置されたフィールド機器(センサ又はアクチュエータ)へ接続することを可能にする。インターフェイス回路の各チャンネルは、所与のプラント用途に存在する入出力(I/O)機能のタイプに基づいて、予め計画しておく必要性なしに、アナログ又はデジタル、入力/出力、電流式又は電圧式、差動式又は接地式にユーザによってプログラムされることが可能である。開示されるソフトウェアは、各IOポイント/チャンネルを設定する。したがって、開示されるプログラマブルインターフェイス回路は、配線/デバイスを予め計画しておく必要性を取り除き、I/Oポイントのタイプ/割り当て/役割の事後的な設置変更に関するユーザ(例えば顧客)への不利益を排除する。
[0006] 一実施態様は、プロセス制御装置から制御信号を受け取るための端子、論理信号を供給するための端子、及びプロセス信号データを受け取るための端子を有するデジタル論理ブロックを含んだチャンネルを含むプログラマブルインターフェイス回路を備える。アナログ論理ブロックは、電流出力デジタルアナログコンバータ(DAC)を含む。出力回路ブロックは、第1及び第2フィールド端子(S1、S2)並びにセンス抵抗を含み、DACからの電流はS1に結合され、センス抵抗はS2に結合される。アナログ論理ブロックは、第1及び第2マルチチャンネルマルチプレクサ(MUX)と、演算増幅器と、アナログデジタルコンバータ(ADC)とを含む。制御信号は、アナログ出力(AO)モード、デジタル出力(DO)モード、アナログ入力(AI)モード、デジタル入力(DI)モード、及びAIモード又はDIモードに副モードを付加することによって与えられる少なくとも1つの追加の信号モードを含む信号モードから自動的に選択する。プロセッサ及び開示される通信/信号送信プロトコルのアルゴリズムを格納したメモリを含んだプロセス制御装置と、開示されるプログラマブルインターフェイス回路とを含む制御装置/インターフェイスの結合も開示される。
[0010] 開示される実施態様は、添付図を参照して説明され、図面において、同様の符号は、類似の又は等価な要素を指し示すように図の全体を通して用いられる。図は縮尺通りには描かれておらず、ある開示態様を例示するためだけに提供されている。いくつかの開示態様は、説明のための例示的な応用を参照して後述される。数多くの具体的な詳細、関係、及び方法が、開示される実施態様の完全な理解を提供するために記載されるということが理解されるべきである。しかしながら、当業者は、本明細書に開示される主題は当該具体的な詳細のうちの1つ又は複数がなくても、又は他の方法と共に実施されることが可能である、ということを容易に認識するだろう。他の実例では、よく知られた構造又は動作は、ある態様を不明瞭にするのを避けるために詳細には示されない。この開示は、説明された動作又は事象の順序によっては限定されない。いくつかの動作は異なる順序で、及び/又は他の動作若しくは事象と同時に行われてもよいからである。更にまた、本明細書に開示された実施態様による方法論を実現するには、説明された全ての動作又は事象が必要とされるわけではない。
[0011] 例示的な実施態様にしたがって、図1は、複数のフィールド機器をプロセス制御装置ブロック170に結合するための例示的なマルチチャンネル(Nチャンネル)プログラマブルインターフェイス回路100のブロック図であり、図2は、マルチチャンネルプログラマブルインターフェイス回路100のNチャンネルのうちの1つに対する例示的な回路図である。図1に示されたN個のI/Oチャンネルは、チャンネル1、チャンネル2、チャンネル3、…チャンネルNとして示されている。図1にはマルチチャンネルプログラマブルインターフェイス回路100が示されているが、開示されるプログラマブルインターフェイス回路は、わずか1チャンネルだけ、又は数百若しくは数千ものチャンネルを有することが可能である。各チャンネルの信号モードは、S1及びS2として示された2つの端子ねじのところでフィールド機器(例えばセンサ又はアクチュエータ)へ接続するために、プロセス制御装置ブロック170からの制御信号によって個別に電子的に設定可能である。
[0012] Nチャンネルは、例えば図示されたユーザキーボード173を用いて、ユーザによってそれぞれ個別にプログラムされることが可能であり、その結果としてプロセス制御装置ブロック170は、プログラマブルインターフェイス回路100に結合されるとデジタル論理ブロック110がプログラマブルインターフェイス回路100のノードへ論理信号を送信するようにさせる制御信号を発生させることになる。プロセス制御装置ブロック170は、ホストプロセッサ(即ちプロセス制御装置)174(例えばデジタル信号プロセッサ又はマイクロコンピュータ)を含み、ホストプロセッサ174は、プロセッサ174によって実装される開示された通信/信号送信プロトコルを格納する関連メモリ176を有する。
[0013] 信号モードは、全て端子S1及びS2を通じて供給され、AOモード、DOモード、AIモード、DIモード、及びAIモード又はDIモードに副モードを付加することによって与えられる少なくとも1つの追加の信号モードを含む。これらの副モードは、フィールド機器が電流による信号送信である場合に設定される第5モード、フィールド機器が電圧による信号送信である場合に設定される第6モード、及びフィールド機器が独自の内部接地基準を有している場合に差動接地に設定される第7モードを含む。
[0014] プログラマブルインターフェイス回路100は、プロセス制御装置ブロック170から制御信号通信を受け取るように構成された端子116a−gを含む複数の端子を有したデジタル論理ブロック110を含む。デジタル論理ブロック110は、アナログコモンリソースブロック120によって提供される電流出力DAC121へ複数の論理信号111a及び112aを供給するための端子111及び112を含む。電流出力DAC121は、可変電流源を提供する。アナログコモンリソースブロック120はまた、ADC122を含む。アナログコモンリソースブロック120の電流出力DAC121とADC122のいずれか又は両方は、任意選択的に、Nチャンネルによって共有されてよい。
[0015] アナログコモンリソースブロック120は、図2にも示されており、HART復調器123として示された復調器を更に備える。HART復調器123は、ハイウェイアドレス可能遠隔トランスデューサ(Highway Addressable Remote Transducer)(HART)通信プロトコル(HART通信協会)を利用するように構成されて示されている。他の通信プロトコルが、開示される実施態様によって用いられてもよい。デジタル論理ブロック110の端子116a−dが、シリアル周辺機器インターフェイス(SPI)バスとして図1及び2に例示された通信バスに含まれている。当該技術分野において知られているように、SPIは、全二重モードで動作する同期シリアルデータリンク標準である。しかしながら、パラレルインターフェイスバスを含む他のバスインターフェイスが、開示される実施態様と共に用いられてもよい。
[0016] デジタル論理ブロック110は、ADC122からプロセス信号データ113aを受け取るための第1プロセスデータ端子113を少なくとも含む。図2に示されるように、HART復調器123は、デジタル論理ブロック110の端子114からデータ(RxD)を受け取って、復調後のデータ(CD)をデジタル論理ブロック110の端子115へ供給する。
[0017] アナログコモンリソースブロック120は、アナログMUXブロック130に結合される。MUXブロック130は、電流出力DAC121から電流を受け取るための入力133と、ADC122の入力へ電圧信号を供給する出力134とを含む。図2に示されるように、MUXブロック130は、演算増幅器(オペアンプ)135のそれぞれの入力に結合された出力を有するMUX131及びMUX132を含む。オペアンプ135の出力は、ADC122の入力に結合される。
[0018] パワートランジスタとセンス抵抗を含んだ出力回路ブロック140が、終端ブロック150に結合される。終端ブロック150は、Nチャンネルのそれぞれについて、フィールド機器を接続するための第1及び第2フィールド端子(S1及びS2)を含む。出力回路ブロック140は、抵抗149として示されたチャンネル毎のセンス抵抗を備え、図2において抵抗149は、高電位側R+と低電位側R−を有する。電流出力DAC121によって提供される可変電流源はS1に結合され、抵抗149のR+はS2に結合され、抵抗149の低電圧側(R−)はMUX132の入力2に結合される。抵抗149は、低い抵抗温度係数(TCR)の抵抗を意味する高精度抵抗であり得る。出力回路ブロック140はまた、MUXブロック130と出力回路ブロック140に供給されるDC電源(V+)と直列の例えば0.5オームであるとして示されたセンス抵抗(SR)146を含む。
[0019] 図2に示されるように、出力回路ブロック140のパワートランジスタは全て、SR146とS1の間に結合されたFET141、S2とアナログ接地との間に結合されたFET142、R−とアナログ接地との間に結合されたFET143、及びS1とR−との間に結合されたFET144を含むパワー金属酸化物半導体電界効果トランジスタ(MOSFET)として示されている。しかしながら、バイポーラ型のパワートランジスタが用いられてもよい。
[0020] プログラマブルインターフェイス回路100の動作において、FET143は、プロセス制御装置ブロック170からの制御信号に起因するデジタル論理ブロック110からの論理信号に基づいてオン又はオフのいずれかの状態にあり、用意されたアナログ接地がプログラマブルインターフェイス回路100によって使用されるかどうかを決定する。したがって、FET143のオン又はオフ状態は、フィールド機器(入力ソース)がアナログ接地に接続されることになる(FET143がオン)か否か(FET143がオフ)を決定する。たとえFET143がオフであっても、プログラマブルインターフェイス回路100のアナログ接地は、一般にプログラマブルインターフェイス回路100の機能において何らかの役割を有する。プログラマブルインターフェイス回路100によって提供される複数の利用可能な信号モードの全ては、フィールド機器に信号送信するために電流出力DACを利用し、フィールド機器から受信された信号のために第1及び前記第2MUX、オペアンプ、及びADCを利用する。
[0021] 本明細書で用いられる際、「信号送信タイプ」は、様々なフィールド機器(入力ソース)が2つの広いカテゴリ、電流と電圧に分類されることを示す。プログラマブルインターフェイス回路100は、電圧に応答する。もしフィールド機器が電圧タイプであるなら、抵抗149は必要とされない。もしフィールド機器が電流タイプであるなら、その電流を抵抗149、例えば100乃至300オーム抵抗を通して流すことによって電圧が発生する。フィールド機器が独自の電力を有する場合、DAC121は常にオフである。
[0022] 開示される実施態様の利点は、単一で共通のデジタル通信インターフェイスがフィールド機器によって提供される少なくとも10個の別々の入出力(I/O)機能(後述)を制御することを可能にするプログラム可能なプロセス制御装置のためのプログラマブルインターフェイス回路100と通信/信号送信プロトコルを含む。開示される実施態様は、工業又は製造プロセスの制御、建物及び住宅の環境、データ収集システム、アナログ測定、機器を制御するためのアナログ/デジタル出力等の問題に対処することが可能である。上述されたように、プログラマブルインターフェイス回路は、利用される通信プロトコルを通じて特定のI/O機能(機器)向けに設定可能なソフトウェアである。
[0023] プログラマブルインターフェイス回路100は、2つの配線接続(S1及びS2)だけを用いて、機器の特質に依存せず広範な機器にインターフェイスする。プログラマブルインターフェイス回路100は、機器のタイプ(例えば、アナログ対デジタル、入力対出力)、信号送信タイプ(電流対電圧)、及び接地(差動式機器又は接地済み機器の許容)に関する決定を、配線接続を行う時点でユーザ/設置者の一部に要求しない。I/O機能のタイプについての決定は、配線を完了した後に、その配線を妨げる又は変更することなく行われることが可能である。加えて、開示されるプログラマブルインターフェイス回路は、少なくとも2つの故障の種類を検出する新たな方法で配線の診断を(設定毎に)可能にする。即ち、断線した配線接続、及びユーザの意図したフィールド機器から電流(電力)を逸らす接地(又は他の電圧レール)に短絡された配線が、検知されることが可能である。開示されるプログラマブルインターフェイス回路とプロトコルは、1:1冗長性によって高可用性の動作モードをサポートする。
[0024] 本実装は、高可用性へ向けたいくつかのアプローチを与えることが可能である。例えば、高可用性は、1:1冗長性、1:N冗長性、投票等によって提供されることが可能である。
[0025] 開示されるプログラマブルインターフェイス回路及びプロトコルは、様々な異なる機能をサポートすることが可能である。例えば、「自動検出」の設定可能モードを有したアナログ入力及びアナログ出力タイプの機器には、HART7がサポートされる。プログラマブルインターフェイス回路は、(様々なタイプの)デジタル入力の状態変化までの社会的時間(social time)をイベント列(Sequence of Events)(SOE)に関連付けることが可能である。この回路はまた、(様々なタイプの)デジタル入力の状態変化を計数(積算)することも可能である。デジタル出力は、伝統的なヒューズの必要性を排除する電子的短絡保護を有する。
[0026] 初期のパワーオンリセット時、及び/又は、外部信号(ウォッチドッグタイマー)が周辺回路の健全性欠如若しくはホストプロセス制御装置がないことを示す場合、セーフ状態に入ることが可能である。開示される通信プロトコルはセキュアで堅牢な方法であり、(ノイズ又は他の外乱による)通信エラーが不正確な測定値又は出力を生じさせないことを確実にする。
<例>
[0027] 開示される実施態様は、以下の具体例によって更に説明されるが、この開示の範囲又は内容をいかなる形であっても限定するものと解されるべきではない。
[0027] 開示される実施態様は、以下の具体例によって更に説明されるが、この開示の範囲又は内容をいかなる形であっても限定するものと解されるべきではない。
[0028] プログラマブルインターフェイス回路100は、大部分が混合信号特定用途向け集積回路(ASIC)として実現されることが可能であり、ASICは、デジタル論理ブロック110、アナログコモンリソースブロック120、及びMUXブロック130を提供する。出力回路ブロック140は、プリント回路基板(PCB)技術を用いてその上に個別デバイスを搭載することによって実現されることが可能である。プログラマブルインターフェイス回路100のN個のI/Oチャンネルのそれぞれは、プロセス制御装置ブロック170などのホストプロセッサによって、その特定機能(AI/DI/AO/DO)向けにシリアル又はパラレルインターフェイスバスによって制御及び設定される。開示されるプログラマブルインターフェイス回路100のユーザの観点から、各チャンネルのサポートされるI/O機能は、限定されないが以下を含む。
1.プログラマブルインターフェイス回路から電力を必要とするフィールド機器から受け取られるAI(典型的には0−20mAの電流ループによる)。
2.独自に電流を供給し、プログラマブルインターフェイス回路に参照付けられたフィールド機器からのAI(典型的には0−20mAの電流ループによる)。
3.独自に電流を供給し、プログラマブルインターフェイス回路の電圧/接地とは異なる電圧/接地に参照付けられることのできるフィールド機器からのAI(典型的には0−20mAの電流ループによる)。
4.(バッテリのように)電圧を供給し、プログラマブルインターフェイス回路に参照付けられたフィールド機器からのAI(典型的には0−5VDC)。
5.(バッテリのように)電圧を供給し、プログラマブルインターフェイス回路の電圧/接地とは異なる電圧/接地に参照付けられることのできるフィールド機器からのAI(典型的には0−5VDC)。
6.インターフェイス回路から電力を必要とするDI(ドライ接点)。
7.独自の電力によって信号を供給し、プログラマブルインターフェイス回路の電圧/接地とは異なる電圧/接地に参照付けられることのできるDI(バッテリに類似した電圧入力)。
8.AO(0−20mA)(プログラマブルインターフェイス回路がアナログ電流をフィールド機器へ供給する)。
9.DO(500mA以上)(プログラマブルインターフェイス回路がデジタル電流をフィールド機器へ供給する)。
10.プログラマブルインターフェイス回路に誤って接続されたフィールド機器にダメージ又はエネルギーを与えることができないセーフ状態。
1.プログラマブルインターフェイス回路から電力を必要とするフィールド機器から受け取られるAI(典型的には0−20mAの電流ループによる)。
2.独自に電流を供給し、プログラマブルインターフェイス回路に参照付けられたフィールド機器からのAI(典型的には0−20mAの電流ループによる)。
3.独自に電流を供給し、プログラマブルインターフェイス回路の電圧/接地とは異なる電圧/接地に参照付けられることのできるフィールド機器からのAI(典型的には0−20mAの電流ループによる)。
4.(バッテリのように)電圧を供給し、プログラマブルインターフェイス回路に参照付けられたフィールド機器からのAI(典型的には0−5VDC)。
5.(バッテリのように)電圧を供給し、プログラマブルインターフェイス回路の電圧/接地とは異なる電圧/接地に参照付けられることのできるフィールド機器からのAI(典型的には0−5VDC)。
6.インターフェイス回路から電力を必要とするDI(ドライ接点)。
7.独自の電力によって信号を供給し、プログラマブルインターフェイス回路の電圧/接地とは異なる電圧/接地に参照付けられることのできるDI(バッテリに類似した電圧入力)。
8.AO(0−20mA)(プログラマブルインターフェイス回路がアナログ電流をフィールド機器へ供給する)。
9.DO(500mA以上)(プログラマブルインターフェイス回路がデジタル電流をフィールド機器へ供給する)。
10.プログラマブルインターフェイス回路に誤って接続されたフィールド機器にダメージ又はエネルギーを与えることができないセーフ状態。
[0029] 初期のパワーオンリセット時、及び/又は、外部信号(ウォッチドッグタイマー)が周辺回路の健全性欠如若しくはプロセス制御装置ブロック170がないことを示す場合、「セーフ状態」に入ることが可能である。AI及びAO機能は、HART7通信をサポートすることが可能である。当該技術分野において知られているように、HARTデータは、アナログ電流信号又はアナログ電圧信号に低レベルの周波数偏移変調(FSK)キャリアを重畳することによって送信され、モデム及び簡易型の汎用非同期送受信器(Universal Asynchronous Receiver/Transmitter)(UART)を用いて受信される。
[0030] これらの例において用いられる際、A乃至Eは、それ自体がプログラム可能なプロセス制御装置から受け取られる制御信号に応答して生成される、デジタル論理ブロック110からの論理信号によって制御されるプログラマブルインターフェイス回路100に含まれる様々なデバイスの動作状態を表す。AはMUX131を表し、BはMUX132を表す。C、D、E(それぞれFET143、141、及び144)、及びDAC121の値は、そのI/Oチャンネルの意図されたユーザのユースケースに適した値のままであるべきである。フィールド機器は、全体を通して符号348として示されている。
[0031] 機能/ケース1:プログラマブルインターフェイス回路100から電力を必要とするフィールド機器348からのアナログ入力(典型的には0−20mAの電流ループによる)。図3A及び3Bを参照されたい。
[0032] このケースでは、DAC121は最大出力に設定され、25mAの電流リミットのある(24VのV+レベルの)24ボルトソースとして効率良く動作する。ねじS1とS2の間に接続されたフィールド機器348は、フィールド機器が測定しているパラメータの値(例えば、温度、圧力、レベル等)を示すように、それを通って流れる電流を変化させる。S2を介して、変調された電流が、図示された250オーム抵抗のような抵抗149を通って流れ、その変調電流に応答した電圧を発生させる。この電圧は、経路2上のMUX131、132を介してADC122によって測定される。
[0033] ユーザは、オプションとしてLMを設定することが可能である。設定された場合、プロセス制御装置ブロック170は、もしADC122の変換がユーザのフィールド機器348への/を通る電流がないことを反映していれば、断線した配線(断線ライン)の状況を制御システムへ報告する。
[0034] これらのケースの大部分において、LMは、プログラマブルインターフェイス回路100がプログラマブルインターフェイス回路100の設計とは異なってプロセス制御装置ブロック170によって用いられる方法を表す。後述される機能/ケース8は、あり得る例外である。このケースでは、アナログループは、プログラマブルインターフェイス回路100と同じ接地に参照付けられる(FET143はオンである)。HARTはオプションとしてサポートされる。
機能/ケース1は、図3Aの描写305及び図3Bの描写310に提示されたユーザの視点からのシナリオを解決する。
機能/ケース2:独自に電流を供給し、プログラマブルインターフェイス回路100に参照付けられたフィールド機器348からのアナログ入力(典型的には0−20mAの電流ループによる)。図3C及び3Dを参照されたい。
機能/ケース1は、図3Aの描写305及び図3Bの描写310に提示されたユーザの視点からのシナリオを解決する。
機能/ケース2:独自に電流を供給し、プログラマブルインターフェイス回路100に参照付けられたフィールド機器348からのアナログ入力(典型的には0−20mAの電流ループによる)。図3C及び3Dを参照されたい。
[0035] このケースでは、フィールド機器348は、0から20mAの電流を生じさせる。この電流はピンS1においてプログラマブルインターフェイス回路100に入り、FET144を通って次いで抵抗149へ運ばれる。当該電流はS2を介してフィールド機器へ戻る。MUX131及び132は、抵抗149をまたがる電圧を(反転電圧を補正する効果を有する)マルチプレクサ経路3を用いてADC122へ渡す。ユーザは、オプションとしてLMを設定することが可能である。このケースでは、フィールド機器のアナログ回路は、プログラマブルインターフェイス回路100と同じ接地に参照付けられる(FET143はオンである)。HARTはオプションとしてサポートされる。ケース2は、図3Cの描写315及び図3Dの描写320に示されたユーザの視点からの次のシナリオを解決する。
機能/ケース3:独自に電流を供給し、プログラマブルインターフェイス回路100の電圧/接地とは異なる電圧/接地に参照付けられることのできるフィールド機器348からのアナログ入力(典型的には0−20mAの電流ループによる)。図3Eの描写325を参照されたい。
機能/ケース3:独自に電流を供給し、プログラマブルインターフェイス回路100の電圧/接地とは異なる電圧/接地に参照付けられることのできるフィールド機器348からのアナログ入力(典型的には0−20mAの電流ループによる)。図3Eの描写325を参照されたい。
[0036] このケースでは、フィールド機器348は、0から20mAの電流を生じさせる。当該電流は、ピンS1においてプログラマブルインターフェイス回路100に入る。当該電流は、FET144を通って次いで抵抗149(例えば250オーム抵抗)へ運ばれる。当該電流は、S2を介してフィールド機器348へ戻る。MUX131及び132は、抵抗149をまたがる電圧を(反転電圧を補正する効果を有する)MUX経路3を用いてADC122へ渡す。ユーザは、オプションとしてLMを設定することが可能である。
[0037] このケースでは、ユーザのフィールド機器348は、プログラマブルインターフェイス回路100の接地とは異なる接地に参照付けられることが可能である。目標は、ねじ信号S1及びS2のいずれか又は両方がプログラマブルインターフェイス回路100のアナログ接地に対して12V(最大)から−7V(最小)となり得ることであろう。HARTはオプションとしてサポートされることが可能である。ケース3は、ユーザの視点からの図3Eの描写325に示されたシナリオを解決する。
機能/ケース4:(バッテリのように)電圧を供給し、プログラマブルインターフェイス回路100に参照付けられたフィールド機器348からのアナログ入力(典型的には0−5VDC)。図3Fの描写330を参照されたい。
機能/ケース4:(バッテリのように)電圧を供給し、プログラマブルインターフェイス回路100に参照付けられたフィールド機器348からのアナログ入力(典型的には0−5VDC)。図3Fの描写330を参照されたい。
このケースでは、フィールド機器348は、0から10Vの電圧を生じさせる。当該電圧は、ピンS1とS2をまたがってプログラマブルインターフェイス回路100に与えられる。MUX131、132は、MUX経路1を用いてフィールド機器の電圧をADC122へ渡す。
[0038] ユーザは、オプションとしてLMを設定することが可能である。LMは、ユーザが0Vまでは広がらない通常の入力電圧範囲を有したフィールド機器を使用している場合に意味を持つ。例えば、1から5Vの出力を有するフィールド機器が、LMに適しているであろう。このケースでは、アナログ値は、プログラマブルインターフェイス回路100と同じアナログ接地に参照付けられる(FET143はオンである)。このケースにとって重要なのは、DAC121が電圧の測定に何ら貢献しないことである。ケース4は、ユーザの視点からの図3Fの描写330におけるシナリオを解決する。
機能/ケース5:(バッテリのように)電圧を供給し、プログラマブルインターフェイス回路100の電圧/接地とは異なる電圧/接地に参照付けられることのできるフィールド機器からのアナログ入力(典型的には0−5VDC)。図3Gを参照されたい。
機能/ケース5:(バッテリのように)電圧を供給し、プログラマブルインターフェイス回路100の電圧/接地とは異なる電圧/接地に参照付けられることのできるフィールド機器からのアナログ入力(典型的には0−5VDC)。図3Gを参照されたい。
[0039] このケースは、ユーザのフィールド機器がこのケースではプログラマブルインターフェイス回路100の接地とは異なる接地に参照付けられることが可能であることを除いて、機能/ケース4とほとんど同一である。よってFET143はオフである。このケースにとって重要なのは、DAC121が電圧の測定に何ら貢献しないことである。ケース5は、ユーザの視点からの図3Gの描写335に示されたシナリオを解決する。
機能/ケース6:プログラマブルインターフェイス回路100から電力を必要とするデジタル入力(ドライ接点)。
機能/ケース6:プログラマブルインターフェイス回路100から電力を必要とするデジタル入力(ドライ接点)。
[0040] このケースは、ケース1とほとんど同一である。このケースでは、プログラマブルインターフェイス回路100のDAC121が7mAを生じさせ、当該電流がピンS1においてプログラマブルインターフェイス回路100から出力される。この電流は、(フィールド機器348の)リレー接点の閉鎖を検知するのに用いられる。戻り電流がねじS2から入力され、抵抗149を通って流れる。MUX131、132は、抵抗149をまたがる電圧をMUX経路2を用いてADC122へ渡す。
[0041] ユーザは、オプションとしてLMを設定することが可能である。しかしながら、LMを使用する場合、ユーザは一般に、フィールド機器348のリレー接点がオープンである時に「誤検出」を防止するために個別外部抵抗を用いるべきである。このケースでは、ドライ接点は、抵抗149と同じ接地に参照付けられる(FET143はオンである)。その閉鎖は通常のADC変換として検出され、プロセス制御装置ブロック170は、ADC122が与える結果を1つのブーリアン値に還元するアルゴリズムを有することが可能である。フィールド機器348のリレーがオフからオンに遷移したとプロセス制御装置ブロック170が判定した場合、プロセス制御装置ブロック170は、電力を節約するために電流を減少させるようDAC121に命令することが可能である。リレーがオンからオフに遷移したとプロセス制御装置ブロック170が判定した場合、プロセス制御装置ブロック170は、そのリレー接点に十分な「ウェット電流(wetting current)」を供給するよう7mAまでDAC121に命令することが可能である。
機能/ケース7:独自の電力によって信号を供給し、プログラマブルインターフェイス回路100の電圧/接地とは異なる電圧/接地に参照付けられることのできるデジタル入力(バッテリに類似した電圧入力)。
機能/ケース7:独自の電力によって信号を供給し、プログラマブルインターフェイス回路100の電圧/接地とは異なる電圧/接地に参照付けられることのできるデジタル入力(バッテリに類似した電圧入力)。
[0042] このケースは、LMが提供されないことを除いてケース3と同一である。ケース3と同様に、このケースにとって重要なのは、DAC121が電圧の測定に何ら貢献しないことである。
機能/ケース8:アナログ出力(0−20mA)
機能/ケース8:アナログ出力(0−20mA)
[0043] このケースでは、プログラマブルインターフェイス回路100のDAC121が0−20mAを生じさせ、当該電流がピンS1においてプログラマブルインターフェイス回路100から出力される。この電流は、アクチュエータ(例えばバルブポジショナ)を調整するのに用いられる。戻り電流がS2から入力され、抵抗149を通って流れる。MUX131、132は、抵抗149をまたがる電圧をMUX経路2を用いてADC122へ渡す。
[0044] ユーザはオプションとして、時に「断線配線検出」又は「オープン配線検出」と称されるライン監視(line monitoring)(LM)を設定することが可能である。LMは、ユーザが0mAよりも大きい最小値を持つ通常の電流範囲を有したフィールド機器348を使用している場合に意味を持つ。例えば、4−20mAの通常の電流動作範囲を有するフィールド機器348が、LMに適しているであろう。このケースでは、LMの使用はプログラマブルインターフェイス回路100の設計に関係し得る、ということが留意される。具体的には、プログラマブルインターフェイス回路100は、ADC変換を行いながらアナログ出力値を維持することができる。それは、比較点を供給するDAC121を備えた逐次比較レジスタ方式を用いるようなADC122を実装するコストを節約することが可能である。これは満足できるが、ユーザのフィールド機器348へのアナログ出力電流は、中断なく維持されるべきである。このケースでは、アナログループは、プログラマブルインターフェイス回路100と同じ接地に参照付けられる(FET143はオンである)。HARTはオプションとしてサポートされる。プログラマブルインターフェイス回路100への命令は、FETにオン(エネルギーを与える)又はオフ(エネルギーを与えない)になるよう命令することが可能である。即ち、ホストは、制御方法、工場、作業シフト等の状態に応じて、オンとオフの両方を命令する。
機能/ケース9:デジタル出力。
機能/ケース9:デジタル出力。
このケースでは、プログラマブルインターフェイス回路100のデジタル論理110は、FETとして示されたスイッチ141及び142をオンにして、フィールド負荷(例えばリレー)にエネルギーを与える。
[0045] ユーザは、オプションとしてLMを設定することが可能である。DOがオフのケースは、負荷を通して(1つのADC変換に十分な)短時間の間、微小電流(1mA)を流すことによって有効となる。MUX131、132は、抵抗149をまたがる電圧をMUX経路2を用いてADC122へ渡す。このケースでは、ユーザのフィールド機器はプログラマブルインターフェイス回路100と同じ接地に参照付けられるが、DOがオフでLMが設定されている(FET143がオンである)場合は、フィールド機器の(負荷)電流のみがプログラマブルインターフェイス回路100へ入力される。
機能/ケース10:誤って接続されたフィールド機器348にダメージ又はエネルギーを与えることができないセーフ状態。
機能/ケース10:誤って接続されたフィールド機器348にダメージ又はエネルギーを与えることができないセーフ状態。
[0046] このケースでは、I/Oチャンネルは使用されず、フィールド機器は1つも接続されていないことが予期される。プログラマブルインターフェイス回路100は、DAC121から1mAを有することだけを除いて、ケース1と同じように設定される。これは、フィールド機器348の意図されない存在を検出することが可能な診断モードをサポートする。
診断機能/ケース1:3V3(デジタルVcc)
診断機能/ケース1:3V3(デジタルVcc)
このケースでは、ADC122は3V3を測定する。これはプログラマブルインターフェイス回路100の健全性/安全性のためであり、ユーザのユースケースには関係しない。MUX131、132は、MUX経路4を用いて電圧をADC122へ渡す。
[0047] これらはいくつかの例にすぎない。したがって、本発明の広がり及び範囲は、上述された実施態様のいずれによっても限定されるべきでない。そうではなく、本発明の範囲は、以下のクレームとその均等物に従って定義付けられるべきである。
[0048] 本発明が1又は複数の実装例に関して例示され説明されてきたが、この明細書及び添付図面を読んで理解すれば、均等な改変及び修正が当業者には思い付くだろう。特に上述された構成要素(アセンブリ、デバイス、回路、システム等)によって実施される様々な機能に関して、そのような構成要素を説明するのに用いられた(「手段」への言及を含む)用語は、たとえ本明細書に説明された本発明の例示的な実装例における機能を実施する開示された構造と構造的には均等でなかったとしても、そうではないことが指示されるのでない限り、開示された構成要素の特定の機能を実施する(例えば機能的に均等な)任意の構成要素に対応することが意図される。加えて、本発明の特定の特徴がいくつかの実装例のうちのたった1つに関して開示されてきたかもしれないが、そのような特徴は、所与の又は特定の用途にとって望ましくそして有利であるような他の実装例の1又は複数の他の特徴と組み合わせることができる。また、用語「含む(including)」、「含む(includes)」、「有する(having)」、「有する(has)」、「有する(with)」、又はそれらの変形が詳細な説明及び/又はクレームで用いられる限りにおいて、そのような用語は、用語「備える(comprising)」と同じような様式で包括的であることが意図される。
Claims (12)
- フィールド機器をプロセス制御装置ブロック(170)に結合するための少なくとも1つのチャンネルを含むプログラマブルインターフェイス回路(100)であって、前記チャンネルは、
前記プロセス制御装置ブロックから制御信号を受け取るように構成された端子(116e)、複数の論理信号(111a、112a)を供給するための端子(111、112)、及びプロセス信号データ(113a)を受け取るための少なくとも第1のプロセスデータ端子(113)を含む、複数の端子を有するデジタル論理ブロック(110)と、
可変電流源を提供する電流出力デジタルアナログコンバータ(DAC)(121)を含む、前記論理信号の第1部分を受け取るように結合されたアナログ論理ブロック(120)と、
前記フィールド機器を接続するための第1及び第2フィールド端子(S1及びS2)並びにセンス抵抗(146)を含み、前記可変電流源は前記S1に結合され、前記センス抵抗は前記S2に結合される、出力回路ブロック(140)と、
を備え、
前記アナログ論理ブロックは、更に、前記論理信号の第2部分を受け取るように結合された第1及び第2マルチチャンネルマルチプレクサ(MUX)(131、132)と、演算増幅器(オペアンプ)(135)と、アナログデジタルコンバータ(ADC)(122)とを備え、前記第1及び第2MUXは、前記センス抵抗にまたがっており、そのそれぞれの出力が前記オペアンプのそれぞれの入力に結合され、前記オペアンプの出力(134)は前記ADCの入力に結合され、前記ADCの出力は前記プロセス信号データ(113a)を前記デジタル論理ブロックの前記プロセスデータ端子(113)へ供給するように結合され、
前記制御信号は、アナログ出力(AO)モード、デジタル出力(DO)モード、アナログ入力(AI)モード、デジタル入力(DI)モード、及び前記AIモード又は前記DIモードに副モードを付加することによって与えられる少なくとも1つの追加の信号モードを含む、前記プログラマブルインターフェイス回路の複数の利用可能な信号モードから自動的に選択する、
プログラマブルインターフェイス回路。 - 前記追加の信号モードは、前記フィールド機器が電流による信号送信である場合に設定される第5モード、前記フィールド機器が電圧による信号送信である場合に設定される第6モード、及び前記フィールド機器が内部接地基準を有している場合に差動接地に設定される第7モードから選択される少なくとも1つである、請求項1に記載のプログラマブルインターフェイス回路(100)。
- 前記出力回路ブロックは、前記論理信号のうちの1つを受け取った時に、前記プログラマブルインターフェイス回路によって提供されるアナログ接地接続を選択又は選択解除するように動作可能なトランジスタ(143)を含む、請求項1に記載のプログラマブルインターフェイス回路(100)。
- 前記複数の利用可能な信号モードの全ては、前記S1と前記S2からなる端子をまたいで前記フィールド機器を接続することによって与えられる、請求項1に記載のプログラマブルインターフェイス回路(100)。
- 前記追加の信号モードは、前記フィールド機器が電流による信号送信である場合に設定される第5モード、前記フィールド機器が電圧による信号送信である場合に設定される第6モード、及び前記フィールド機器が内部接地基準を有している場合に差動接地に設定される第7モードから含む、請求項1に記載のプログラマブルインターフェイス回路。
- プロセス制御装置/インターフェイスの結合(170、100)であって、
プロセッサ(174)と通信/信号送信プロトコルのアルゴリズムを格納したメモリ(176)とを含み、制御信号を供給するプロセス制御装置ブロック(170)と、
フィールド機器を前記プロセス制御装置ブロックに結合するための少なくとも1つのチャンネルを含むプログラマブルインターフェイス回路であって、前記チャンネルは、
前記プロセス制御装置ブロックから制御信号を受け取るように構成された端子(116e)、複数の論理信号(111a、112a)を供給するための端子(111、112)、及びプロセス信号データ(113a)を受け取るための少なくとも第1のプロセスデータ端子(113)を含む、複数の端子を有するデジタル論理ブロック(110)と、
可変電流源を提供する電流出力デジタルアナログコンバータ(DAC)(121)を含む、前記論理信号の第1部分を受け取るように結合されたアナログ論理ブロック(120)と、
前記フィールド機器を接続するための第1及び第2フィールド端子(S1及びS2)並びにセンス抵抗(146)を含み、前記可変電流源は前記S1に結合され、前記センス抵抗は前記S2に結合される、出力回路ブロック(140)と、
を備え、
前記アナログ論理ブロックは、更に、前記論理信号の第2部分を受け取るように結合された第1及び第2マルチチャンネルマルチプレクサ(MUX)(131、132)と、演算増幅器(オペアンプ)(135)と、アナログデジタルコンバータ(ADC)(122)とを備え、前記第1及び第2MUXは、前記センス抵抗にまたがっており、そのそれぞれの出力が前記オペアンプのそれぞれの入力に結合され、前記オペアンプの出力(134)は前記ADCの入力に結合され、前記ADCの出力は前記プロセス信号データ(113a)を前記デジタル論理ブロックの前記プロセスデータ端子(113)へ供給するように結合され、
前記制御信号は、アナログ出力(AO)モード、デジタル出力(DO)モード、アナログ入力(AI)モード、デジタル入力(DI)モード、及び前記AIモード又は前記DIモードに副モードを付加することによって与えられる少なくとも1つの追加の信号モードを含む、前記プログラマブルインターフェイス回路の複数の利用可能な信号モードから自動的に選択する、
プログラマブルインターフェイス回路と、
を備えるプロセス制御装置/インターフェイスの結合。 - 前記追加の信号モードは、前記フィールド機器が電流による信号送信である場合に設定される第5モード、前記フィールド機器が電圧による信号送信である場合に設定される第6モード、及び前記フィールド機器が内部接地基準を有している場合に差動接地に設定される第7モードから選択される少なくとも1つである、請求項6に記載の制御装置/インターフェイスの結合(170、100)。
- 前記出力回路ブロックは、前記論理信号のうちの1つを受け取った時に、前記プログラマブルインターフェイス回路によって提供されるアナログ接地接続を選択又は選択解除するように動作可能なトランジスタ(143)を含む、請求項6に記載の制御装置/インターフェイスの結合(170、100)。
- 前記複数の利用可能な信号モードの全ては、前記S1と前記S2からなる端子をまたいで前記フィールド機器を接続することによって与えられる、請求項6に記載の制御装置/インターフェイスの結合(170、100)。
- 前記複数の利用可能な信号モードの全ては、前記フィールド機器に信号送信するために前記電流出力DACを利用し、前記フィールド機器から受信された信号のために前記第1及び前記第2MUX、前記オペアンプ、及び前記ADCを利用する、請求項6に記載の制御装置/インターフェイスの結合(170、100)。
- 前記追加の信号モードは、前記フィールド機器が電流による信号送信である場合に設定される第5モード、前記フィールド機器が電圧による信号送信である場合に設定される第6モード、及び前記フィールド機器が内部接地基準を有している場合に差動接地に設定される第7モードから含む、請求項6に記載の制御装置/インターフェイスの結合(170、100)。
- 前記プロセス制御装置ブロックと前記プログラマブルインターフェイス回路との通信は、シリアル周辺機器インターフェイス(SPI)データバスを利用する、請求項6に記載の制御装置/インターフェイスの結合(170、100)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/753,108 | 2013-01-29 | ||
US13/753,108 US8656065B1 (en) | 2013-01-29 | 2013-01-29 | Method and apparatus for automatically selecting a plurality of modes for programmable interface circuit by coupling field devices to process controllers |
PCT/US2014/011784 WO2014120452A1 (en) | 2013-01-29 | 2014-01-16 | Programmable interface circuit for coupling field devices to process controllers |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016507842A true JP2016507842A (ja) | 2016-03-10 |
Family
ID=50072283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015556043A Pending JP2016507842A (ja) | 2013-01-29 | 2014-01-16 | フィールド機器をプロセス制御装置に結合するためのプログラマブルインターフェイス回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8656065B1 (ja) |
EP (1) | EP2951707B1 (ja) |
JP (1) | JP2016507842A (ja) |
CN (1) | CN105051709B (ja) |
AU (1) | AU2014212834B2 (ja) |
CA (1) | CA2899042C (ja) |
WO (1) | WO2014120452A1 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9397855B2 (en) * | 2013-03-14 | 2016-07-19 | Rosemount Inc. | Communications unit for an industrial process network |
US9858805B2 (en) | 2013-09-24 | 2018-01-02 | Honeywell International Inc. | Remote terminal unit (RTU) with wireless diversity and related method |
US10248601B2 (en) | 2014-03-27 | 2019-04-02 | Honeywell International Inc. | Remote terminal unit (RTU) with universal input/output (UIO) and related method |
US9875207B2 (en) | 2014-08-14 | 2018-01-23 | Honeywell International Inc. | Remote terminal unit (RTU) hardware architecture |
US10678204B2 (en) * | 2014-09-30 | 2020-06-09 | Honeywell International Inc. | Universal analog cell for connecting the inputs and outputs of devices |
US9361247B1 (en) | 2014-11-18 | 2016-06-07 | Honeywell International Inc. | Intrinsic barrier device with software configurable IO type |
US10014872B2 (en) * | 2014-12-03 | 2018-07-03 | Ge Intelligent Platforms, Inc. | Universal input and output interface |
CN107407948B (zh) | 2015-02-23 | 2021-06-01 | 霍尼韦尔国际公司 | 支持提升的操作温度和减少的功耗的远程终端单元(rtu) |
US10002091B2 (en) | 2015-03-26 | 2018-06-19 | Honeywell International Inc. | Master/slave management for redundant process controller modules |
JP6653126B2 (ja) * | 2015-04-28 | 2020-02-26 | 太陽誘電株式会社 | 再構成可能な半導体装置 |
US10277719B2 (en) | 2015-06-17 | 2019-04-30 | Honeywell International Inc. | RTU serial communication mechanism |
US9874928B2 (en) | 2015-06-22 | 2018-01-23 | Honeywell International Inc. | DNP3 based Ethernet port power saving for solar power energized RTU system |
US9973447B2 (en) | 2015-07-23 | 2018-05-15 | Honeywell International Inc. | Built-in ethernet switch design for RTU redundant system |
US9836426B2 (en) | 2015-08-04 | 2017-12-05 | Honeywell International Inc. | SD card based RTU |
WO2017153847A1 (en) | 2016-03-11 | 2017-09-14 | Analog Devices Global | Configurable hardware platform for measurement or control |
US10825263B2 (en) | 2016-06-16 | 2020-11-03 | Honeywell International Inc. | Advanced discrete control device diagnostic on digital output modules |
GB2552558A (en) * | 2016-07-25 | 2018-01-31 | Cirrus Logic Int Semiconductor Ltd | Connectors for data transfer |
US10503491B2 (en) | 2016-09-16 | 2019-12-10 | Honeywell International Inc. | On-process migration of non-redundant input/output (I/O) firmware |
US20180101156A1 (en) * | 2016-10-06 | 2018-04-12 | Honeywell International Inc. | Energy limiting barrier for universal io in intrisically safe industrial applications |
US10338548B2 (en) | 2017-04-17 | 2019-07-02 | General Electric Company | Logic based simplex/dual/TMR driver for control outputs |
US10579027B2 (en) | 2017-05-24 | 2020-03-03 | Honeywell International Inc. | Redundant universal IO modules with integrated galvanically isolated (GI) and intrinsically safe (IS) barriers |
US10942499B2 (en) | 2017-08-16 | 2021-03-09 | Honeywell International Inc. | Intrinsic safety (IS) barrier with associated energy limiting apparatus |
US11063426B2 (en) | 2017-10-19 | 2021-07-13 | Honeywell International Inc. | Intrinsic safety (IS) barriers mountable on terminal blocks of input/output (I/O) modules or other devices |
CN109061249A (zh) * | 2018-10-23 | 2018-12-21 | 郑州轻工业学院 | 动力电池单体电压模拟装置及控制方法 |
US20210221122A1 (en) * | 2018-12-03 | 2021-07-22 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
CN111611196A (zh) * | 2019-02-26 | 2020-09-01 | 北京知存科技有限公司 | 一种存算一体芯片及其dac复用控制方法 |
US11327459B2 (en) * | 2019-02-28 | 2022-05-10 | Honeywell International Inc. | Multi-device connections for input/output (I/O) terminals |
US11165434B2 (en) | 2019-03-15 | 2021-11-02 | Analog Devices International Unlimited Company | Leakage reduction for multi-function configurable circuit |
DE102019123712A1 (de) * | 2019-09-04 | 2021-03-04 | WAGO Verwaltungsgesellschaft mit beschränkter Haftung | Vorrichtung mit einer fountain-code-dekodiereinheit zum rekonstruieren eines konfigurationsdatensatzes |
US11211940B2 (en) * | 2019-12-31 | 2021-12-28 | Texas Instruments Incorporated | Pinstrap detection circuit |
CN113282526A (zh) * | 2020-02-20 | 2021-08-20 | 博世汽车部件(苏州)有限公司 | 集成接口电路以及接口电路的制作方法 |
CN113890539B (zh) * | 2021-12-07 | 2022-03-15 | 深圳市爱普特微电子有限公司 | 用于adc模块的多通道模拟输入电路 |
CN114384841B (zh) * | 2021-12-31 | 2024-04-30 | 江苏天芯微半导体设备有限公司 | 一种用于衬底处理设备的信号调制模组 |
CN114815720B (zh) * | 2022-06-29 | 2022-09-09 | 天津飞旋科技股份有限公司 | 可编程控制器及其模拟量复用接口控制方法、存储介质 |
CN115021744B (zh) * | 2022-08-09 | 2022-12-27 | 南方电网数字电网研究院有限公司 | 一种可编程布线纳米继电器阵列、优化布线方法及系统 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6115654A (en) * | 1997-12-23 | 2000-09-05 | Simmonds Precision Products, Inc. | Universal sensor interface system and method |
US6654351B1 (en) * | 2000-03-08 | 2003-11-25 | Motorola Inc. | Configurable multi-protocol vehicle communication circuit and method |
US6567653B1 (en) * | 2000-04-12 | 2003-05-20 | Ericsson Inc. | Dual-mode communications transmitter |
WO2002008867A2 (en) * | 2000-07-25 | 2002-01-31 | Dutec, Inc. | System, device and method for comprehensive input/output interface between process or machine transducers and controlling device or system |
US6981090B1 (en) | 2000-10-26 | 2005-12-27 | Cypress Semiconductor Corporation | Multiple use of microcontroller pad |
US6724220B1 (en) * | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US6687072B2 (en) * | 2001-03-09 | 2004-02-03 | Hitachi, Ltd. | Disk apparatus and information processing system discriminative plural external electronic appliances |
US6973535B2 (en) * | 2001-09-14 | 2005-12-06 | Cornice, Inc. | Digital device configuration and method |
WO2003039001A1 (en) * | 2001-10-29 | 2003-05-08 | Leopard Logic, Inc. | Programmable interface for field programmable gate array cores |
DE10308027A1 (de) * | 2003-02-24 | 2004-09-09 | Brinkhus, Hartmut B., Dr. | Schnittstellenschaltkreis für Prozeßankopplungen |
US7800919B2 (en) * | 2006-03-24 | 2010-09-21 | Rockwell Automation Technologies, Inc. | Programmable routing module |
ATE486341T1 (de) * | 2006-05-12 | 2010-11-15 | Nxp Bv | Stromschnittstelle mit einem an einen zusätzlichen pin angeschlossenen sperrkondensator |
US8392626B2 (en) | 2008-04-24 | 2013-03-05 | Honeywell International Inc. | Programmable channel circuit for coupling signals between field devices and control systems |
US8135884B1 (en) * | 2009-05-04 | 2012-03-13 | Cypress Semiconductor Corporation | Programmable interrupt routing system |
US8054208B2 (en) * | 2010-03-30 | 2011-11-08 | Honeywell International Inc. | Re-configurable multipurpose analog interface |
-
2013
- 2013-01-29 US US13/753,108 patent/US8656065B1/en active Active
-
2014
- 2014-01-16 JP JP2015556043A patent/JP2016507842A/ja active Pending
- 2014-01-16 AU AU2014212834A patent/AU2014212834B2/en active Active
- 2014-01-16 WO PCT/US2014/011784 patent/WO2014120452A1/en active Application Filing
- 2014-01-16 CA CA2899042A patent/CA2899042C/en active Active
- 2014-01-16 EP EP14746776.5A patent/EP2951707B1/en active Active
- 2014-01-16 CN CN201480018289.8A patent/CN105051709B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
AU2014212834A1 (en) | 2015-08-06 |
CN105051709A (zh) | 2015-11-11 |
US8656065B1 (en) | 2014-02-18 |
EP2951707B1 (en) | 2018-10-24 |
WO2014120452A1 (en) | 2014-08-07 |
EP2951707A4 (en) | 2016-11-02 |
CA2899042A1 (en) | 2014-08-07 |
AU2014212834B2 (en) | 2019-10-03 |
CN105051709B (zh) | 2018-01-02 |
EP2951707A1 (en) | 2015-12-09 |
CA2899042C (en) | 2020-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016507842A (ja) | フィールド機器をプロセス制御装置に結合するためのプログラマブルインターフェイス回路 | |
JP6675378B2 (ja) | 汎用入力/出力(uio)を有する遠隔端末ユニット(rtu)及び関連する方法 | |
US8112565B2 (en) | Multi-protocol field device interface with automatic bus detection | |
US20140281048A1 (en) | Programmable universal io interface | |
EP2726997B1 (en) | Broadcast serial bus termination | |
US11372796B2 (en) | Bus subscriber and method for operating a bus subscriber | |
JP2020523684A (ja) | フィールド装置のための電流診断 | |
US20070126498A1 (en) | Automation device | |
US7694053B2 (en) | Slave assembly for determining source of data received over a two-wire master-slave communications bus | |
CN104158670A (zh) | 千兆以太网旁路器 | |
US20180172740A1 (en) | Arrangement Having Two Redundant Modules | |
WO2013025357A1 (en) | Two-wire process control loop current diagnostics | |
US7864675B2 (en) | Automation device | |
CN109639265B (zh) | 一种通用输入电路 | |
CN107024237B (zh) | 具有至少两个外围单元和一个传感器的装置 | |
JP4873220B2 (ja) | フィールド通信システム | |
US4460837A (en) | Fault tolerant analog selector circuit | |
CN104810783B (zh) | 模拟电流输出模块 | |
EP2966519B1 (en) | Programmable universal io interface | |
US11018459B2 (en) | Protection circuit against high voltages for USB type C receiver | |
WO2014085039A2 (en) | Signal interface system and method | |
US11581898B2 (en) | Circuit for analog/digital conversion | |
KR102436271B1 (ko) | 디지털 신호 입력 회로의 진단 기능을 구비한 계전 장치 | |
JP6059456B2 (ja) | 電気的接地故障を判定するためのシステムおよび方法 | |
US20220333964A1 (en) | Sensor diagnostics |