JP2016503938A - 不均一誤り保護を備えたヘッダ付サブ・データ・セットを復号するためのシステム、方法、及びプログラム - Google Patents
不均一誤り保護を備えたヘッダ付サブ・データ・セットを復号するためのシステム、方法、及びプログラム Download PDFInfo
- Publication number
- JP2016503938A JP2016503938A JP2015551231A JP2015551231A JP2016503938A JP 2016503938 A JP2016503938 A JP 2016503938A JP 2015551231 A JP2015551231 A JP 2015551231A JP 2015551231 A JP2015551231 A JP 2015551231A JP 2016503938 A JP2016503938 A JP 2016503938A
- Authority
- JP
- Japan
- Prior art keywords
- sds
- header
- codewords
- codeword
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/007—Arrangement of the information on the record carrier, e.g. form of tracks, actual track shape, e.g. wobbled, or cross-section, e.g. v-shaped; Sequential information structures, e.g. sectoring or header formats within a track
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
- H03M13/293—Decoding strategies with erasure setting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/356—Unequal error protection [UEP]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
- G11B2020/1836—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2921—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
- H03M13/2924—Cross interleaved Reed-Solomon codes [CIRC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/373—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with erasure correction and erasure determination, e.g. for packet loss recovery or setting of erasures for the decoding of Reed-Solomon codes
Abstract
Description
Claims (25)
- ヘッダ付サブ・データ・セット(SDS)を復号するためのシステムであって、前記システムは、
不均一誤り保護によって保護されるヘッダ付SDSを受信するように適合された論理であって、前記ヘッダ付SDSのヘッダは1レベルの誤り訂正コード(ECC)によって保護され、前記ヘッダ付SDSのデータは2レベルのECCによって保護される、論理と、
前記ヘッダ付SDSからヘッダを復号し、かつC1行パリティから前記ヘッダの影響を除去してSDSを得るように適合された論理と、
予め定められた数以下の反復に対して、
前記SDSに対するC2列復号を行い、かつ
前記SDSの各行におけるある数以下のインタリーブに対して、
前記SDSのある数の列を復号成功したC2コードワードで上書きし、
前記SDSのある数のC2コードワードを消去し、かつ
前記SDSの残りの列を未訂正のまま維持し、
前記SDSに対してC1行復号を行い、
前記SDSの各行におけるある数以下のインタリーブに対して、
前記SDSのある数の行を復号成功したC1コードワードで上書きし、
前記SDSのある数のC1コードワードを消去し、かつ
前記SDSの残りの行を未訂正のまま維持するように適合された論理と、
前記SDSのすべての行がC1コードワードのみを含み、かつ前記SDSのすべての列がC2コードワードのみを含むときに前記SDSを出力し、そうでないときには前記SDSが適切に復号され得ないという表示を出力するように適合された論理と
を含む、システム。 - 前記ヘッダに対して誤りチェックを行うように適合された論理と、
前記ヘッダが前記誤りチェックに失敗したときに、前記ヘッダに関連する行パリティを前記SDSから消去して、C1行パリティが未知であることを示すように適合された論理と
をさらに含む、請求項1に記載のシステム。 - 前記ヘッダ付SDSの前記ヘッダはC1符号化によって保護され、前記ヘッダ付SDSのデータはC1符号化およびC2符号化によって保護される、請求項1に記載のシステム。
- iが反復カウンタであり、jが行における現在のインタリーブであるときに、0≦E2(i,j)≦U2(i,j)かつ0≦E2(i,j)≦(N1−K1)となるように第1のパラメータE2(i,j)を選択するように適合された論理をさらに含み、ここでU2(i,j)は前記現在のインタリーブjにおける訂正不可能なC2コードワードの数であり、N1はC1コードワードにおけるシンボルの総数であり、K1はC1コードワードにおけるデータ・シンボルの数である、請求項1に記載のシステム。
- 所与の反復および所与のインタリーブにおいて上書きされる前記SDSの前記列の数はN1−U2(i,j)列であり、消去される前記C2コードワードの数はE2(i,j)C2コードワードである、請求項4に記載のシステム。
- iが反復カウンタであり、jが行における現在のインタリーブであるときに、0≦E1(i,j)≦U1(i,j)かつ0≦E1(i,j)≦(N2−K2)となるように第2のパラメータE1(i,j)を選択するように適合された論理をさらに含み、ここでU1(i,j)は前記現在のインタリーブjにおける訂正不可能なC1コードワードの数であり、N2は列におけるシンボルの総数であり、K2は列におけるデータ・シンボルの数である、請求項1に記載のシステム。
- 所与の反復および所与のインタリーブにおいて上書きされる前記SDSの前記C1コードワードの数はN2−U1(i,j)C1コードワードであり、消去される前記C1コードワードの数はE1(i,j)C1コードワードである、請求項6に記載のシステム。
- ヘッダ付サブ・データ・セット(SDS)を復号するためのシステムであって、前記システムは、
不均一誤り保護によって保護されるヘッダ付SDSを受信するように適合された論理であって、前記ヘッダ付SDSのヘッダは1レベルの誤り訂正コード(ECC)によって保護され、前記ヘッダ付SDSのデータは2レベルのECCによって保護される、論理と、
C1行パリティを得るためにC1’行パリティからヘッダの影響を除去することによって、前記ヘッダ付SDSの前記C1’行パリティを修正することによって、前記ヘッダ付SDSから前記ヘッダを復号するためのC1’行復号を行うように適合された論理と、
前記ヘッダ付SDSから前記ヘッダを抽出してSDS1(0)を得て、前記ヘッダに対して誤りチェックを行うように適合された論理と、
前記ヘッダが前記誤りチェックに失敗したときに、前記C1’行パリティを消去してC1行パリティが未知であることを示すように適合された論理と、
iが反復カウンタであり、i_maxが反復の最大数であるときに、予め定められた数以下の反復i≦i_maxに対して、
前記SDS1(i−1)に対するC2列復号を行うように適合された論理と、
行の現在のインタリーブjにおける訂正不可能なC2コードワードの数を定めるように適合された論理であって、前記訂正不可能なC2コードワードの数はU2(i,j)であり、0≦U2(i,j)≦N1であり、ここでN1はC1コードワードにおけるシンボルの総数である、論理と、
K1がC1コードワードにおけるデータ・シンボルの数であるときに、0≦E2(i,j)≦U2(i,j)かつ0≦E2(i,j)≦(N1−K1)となるように第1のパラメータE2(i,j)を選択するように適合された論理と、
j_maxがインタリーブの最大数であるときに、1≦j≦j_maxの反復に対して、
SDS1(i−1,j)のN1−U2(i,j)列を復号成功したC2コードワードで上書きするように適合された論理であって、ここでSDS1(i−1,j)はインタリーブjに対する第1の算出SDSである、論理と、
SDS1(i−1,j)における合計U2(i,j)のC2コードワードからE2(i,j)C2コードワードを消去するように適合された論理と、
SDS1(i−1,j)におけるU2(i,j)−E2(i,j)C2コードワードを未訂正のまま維持するように適合された論理と、
上書きおよび消去されたSDS1(i−1,j)の各インタリーブを組み合わせてSDS2(i)を形成するように適合された論理であって、ここでSDS2(i)は反復iに対する第1の算出SDSである、論理と、
SDS2(i)のすべての行がC1コードワードのみを含み、かつSDS2(i)のすべての列がC2コードワードのみを含むときに反復処理を停止して、復号されたSDSであるSDS2(i)を出力するように適合された論理と、
SDS2(i)に対してC1行復号を行うように適合された論理と、
前記現在のインタリーブjにおける訂正不可能なC1コードワードの数を定めるように適合された論理であって、前記訂正不可能なC1コードワードの数はU1(i,j)であり、0≦U1(i,j)≦N2であり、ここでN2は列におけるシンボルの総数である、論理と、
K2が列におけるデータ・シンボルの数であるときに、0≦E1(i,j)≦U1(i,j)かつ0≦E1(i,j)≦(N2−K2)となるように第2のパラメータE1(i,j)を選択するように適合された論理と、
j_maxがインタリーブの最大数であるときに、1≦j≦j_maxの反復に対して、
SDS2(i,j)のN2−U1(i,j)列を復号成功したC1コードワードで上書きするように適合された論理であって、ここでSDS2(i,j)はインタリーブjに対する第2の算出SDSである、論理と、
SDS2(i,j)における合計U1(i,j)のC1コードワードからE1(i,j)C1コードワードを消去するように適合された論理と、
SDS2(i,j)におけるU1(i,j)−E1(i,j)C1コードワードを未訂正のまま維持するように適合された論理と、
上書きおよび消去されたSDS2(i,j)の各インタリーブを組み合わせてSDS1(i)を形成するように適合された論理であって、ここでSDS1(i)は反復iに対する第2の算出SDSである、論理と、
SDS1(i)のすべての行がC1コードワードのみを含み、かつSDS1(i)のすべての列がC2コードワードのみを含むときに反復処理を停止して、復号されたSDSであるSDS1(i)を出力するように適合された論理と、
前記反復カウンタiを1だけ増分するように適合された論理と、
前記反復の最大数が到達され、かつすべての行がC1コードワードでないか、もしくはすべての列がC2コードワードでないか、またはその両方であるときに、前記ヘッダ付SDSが適切に復号され得ないという表示を出力するように適合された論理と
を含む、システム。 - 前記ヘッダ付SDSの前記ヘッダはC1符号化によって保護され、前記ヘッダ付SDSのデータはC1符号化およびC2符号化によって保護される、請求項8に記載のシステム。
- ヘッダ付サブ・データ・セット(SDS)を復号するための方法であって、前記方法は、
不均一誤り保護によって保護されるヘッダ付SDSを受信するステップであって、前記ヘッダ付SDSのヘッダは1レベルの誤り訂正コード(ECC)によって保護され、前記ヘッダ付SDSのデータは2レベルのECCによって保護される、ステップと、
前記ヘッダ付SDSからヘッダを復号し、かつC1行パリティから前記ヘッダの影響を除去してSDSを得るステップと、
予め定められた数以下の反復に対して、
前記SDSに対するC2列復号を行うステップと、
前記SDSの各行におけるある数以下のインタリーブに対して、
前記SDSのある数の列を復号成功したC2コードワードで上書きするステップと、
前記SDSのある数のC2コードワードを消去するステップと、
前記SDSの残りの列を未訂正のまま維持するステップと、
前記SDSに対してC1行復号を行うステップと、
前記SDSの各行におけるある数以下のインタリーブに対して、
前記SDSのある数の行を復号成功したC1コードワードで上書きするステップと、
前記SDSのある数のC1コードワードを消去するステップと、
前記SDSの残りの行を未訂正のまま維持するステップと、
前記SDSのすべての行がC1コードワードのみを含み、かつ前記SDSのすべての列がC2コードワードのみを含むときに前記SDSを出力するステップと、そうでないときには前記SDSが適切に復号され得ないという表示を出力するステップと
を含む、方法。 - 前記ヘッダに対して誤りチェックを行うステップと、
前記ヘッダが前記誤りチェックに失敗したときに、前記ヘッダに関連する行パリティを前記SDSから消去して、C1行パリティが未知であることを示すステップと
をさらに含む、請求項10に記載の方法。 - 前記ヘッダ付SDSの前記ヘッダはC1符号化によって保護され、前記ヘッダ付SDSのデータはC1符号化およびC2符号化によって保護される、請求項10に記載の方法。
- iが反復カウンタであり、jが行における現在のインタリーブであるときに、0≦E2(i,j)≦U2(i,j)かつ0≦E2(i,j)≦(N1−K1)となるように第1のパラメータE2(i,j)を選択するステップをさらに含み、ここでU2(i,j)は前記現在のインタリーブjにおける訂正不可能なC2コードワードの数であり、N1はC1コードワードにおけるシンボルの総数であり、K1はC1コードワードにおけるデータ・シンボルの数である、請求項10に記載の方法。
- 所与の反復および所与のインタリーブにおいて上書きされる前記SDSの前記列の数はN1−U2(i,j)列であり、消去される前記C2コードワードの数はE2(i,j)C2コードワードである、請求項13に記載の方法。
- iが反復カウンタであり、jが行における現在のインタリーブであるときに、0≦E1(i,j)≦U1(i,j)かつ0≦E1(i,j)≦(N2−K2)となるように第2のパラメータE1(i,j)を選択するステップをさらに含み、ここでU1(i,j)は前記現在のインタリーブjにおける訂正不可能なC1コードワードの数であり、N2は列におけるシンボルの総数であり、K2は列におけるデータ・シンボルの数である、請求項10に記載の方法。
- 所与の反復および所与のインタリーブにおいて上書きされる前記SDSの前記C1コードワードの数はN2−U1(i,j)C1コードワードであり、消去される前記C1コードワードの数はE1(i,j)C1コードワードである、請求項15に記載の方法。
- サブ・データ・セットを符号化するための方法であって、前記方法は、
不均一誤り保護によって保護されるヘッダ付サブ・データ・セット(SDS)を受信するステップであって、前記ヘッダ付SDSのヘッダは1レベルの誤り訂正コード(ECC)によって保護され、前記ヘッダ付SDSのデータは2レベルのECCによって保護される、ステップと、
C1行パリティを得るためにC1’行パリティからヘッダの影響を除去することによって、前記ヘッダ付SDSの前記C1’行パリティを修正することによって、前記ヘッダ付SDSから前記ヘッダを復号するためのC1’行復号を行うステップと、
前記ヘッダ付SDSから前記ヘッダを抽出してSDS1(0)を得て、前記ヘッダに対して誤りチェックを行うステップと、
前記ヘッダが前記誤りチェックに失敗したときに、前記C1’行パリティを消去してC1行パリティが未知であることを示すステップと、
iが反復カウンタであり、i_maxが反復の最大数であるときに、予め定められた数以下の反復i≦i_maxに対して、
前記SDS1(i−1)に対するC2列復号を行うステップと、
現在のインタリーブjにおける訂正不可能なC2コードワードの数を定めるステップであって、前記訂正不可能なC2コードワードの数はU2(i,j)であり、0≦U2(i,j)≦N1であり、ここでN1はC1コードワードにおけるシンボルの総数である、ステップと、
K1がC1コードワードにおけるデータ・シンボルの数であるときに、0≦E2(i,j)≦U2(i,j)かつ0≦E2(i,j)≦(N1−K1)となるように、iが反復カウンタであり、jが行における現在のインタリーブであるときの第1のパラメータE2(i,j)を選択するステップと、
j_maxがインタリーブの最大数であるときに、1≦j≦j_maxの反復に対して、
SDS1(i−1,j)のN1−U2(i,j)列を復号成功したC2コードワードで上書きするステップであって、ここでSDS1(i−1,j)はインタリーブjに対する第1の算出SDSである、ステップと、
SDS1(i−1,j)における合計U2(i,j)のC2コードワードからE2(i,j)C2コードワードを消去するステップと、
SDS1(i−1,j)におけるU2(i,j)−E2(i,j)C2コードワードを未訂正のまま維持するステップと、
上書きおよび消去されたSDS1(i−1,j)の各インタリーブを組み合わせてSDS2(i)を形成するステップであって、ここでSDS2(i)は反復iに対する第1の算出SDSである、ステップと、
SDS2(i)のすべての行がC1コードワードのみを含み、かつSDS2(i)のすべての列がC2コードワードのみを含むときに前記方法を停止して、復号されたSDSであるSDS2(i)を出力するステップと、
SDS2(i)に対してC1行復号を行うステップと、
前記現在のインタリーブjにおける訂正不可能なC1コードワードの数を定めるステップであって、前記訂正不可能なC1コードワードの数はU1(i,j)であり、0≦U1(i,j)≦N2であり、ここでN2は列におけるシンボルの総数である、ステップと、
K2が列におけるデータ・シンボルの数であるときに、0≦E1(i,j)≦U1(i,j)かつ0≦E1(i,j)≦(N2−K2)となるように第2のパラメータE1(i,j)を選択するステップと、
j_maxがインタリーブの最大数であるときに、1≦j≦j_maxの反復に対して、
SDS2(i,j)のN2−U1(i,j)列を復号成功したC1コードワードで上書きするステップであって、ここでSDS2(i,j)はインタリーブjに対する第2の算出SDSである、ステップと、
SDS2(i,j)における合計U1(i,j)のC1コードワードからE1(i,j)C1コードワードを消去するステップと、
SDS2(i,j)におけるU1(i,j)−E1(i,j)C1コードワードを未訂正のまま維持するステップと、
上書きおよび消去されたSDS2(i,j)の各インタリーブを組み合わせてSDS1(i)を形成するステップであって、ここでSDS1(i)は反復iに対する第2の算出SDSである、ステップと、
SDS1(i)のすべての行がC1コードワードのみを含み、かつSDS1(i)のすべての列がC2コードワードのみを含むときに前記方法を停止して、復号されたSDSであるSDS1(i)を出力するステップと、
反復カウンタiを1だけ増分するステップと、
前記反復の最大数が到達され、かつすべての行がC1コードワードでないか、もしくはすべての列がC2コードワードでないか、またはその両方であるときに、前記ヘッダ付SDSが適切に復号され得ないという表示を出力するステップと
を含む、方法。 - 前記ヘッダ付SDSの前記ヘッダはC1符号化によって保護され、前記ヘッダ付SDSのデータはC1符号化およびC2符号化によって保護される、請求項17に記載の方法。
- ヘッダ付サブ・データ・セット(SDS)を復号するためのコンピュータ・プログラム製品であって、前記コンピュータ・プログラム製品は、ともに具現化されるプログラム・コードを有するコンピュータ読取り可能記憶媒体を含み、前記プログラム・コードはテープ・ドライブによって読取り可能/実行可能であることによって、
前記テープ・ドライブによって、不均一誤り保護によって保護されるヘッダ付SDSを受信することであって、前記ヘッダ付SDSのヘッダは1レベルの誤り訂正コード(ECC)によって保護され、前記ヘッダ付SDSのデータは2レベルのECCによって保護される、受信することと、
前記テープ・ドライブによって、前記ヘッダ付SDSからヘッダを復号し、かつC1行パリティから前記ヘッダの影響を除去してSDSを得ることと、
予め定められた数以下の反復に対して、
前記テープ・ドライブによって前記SDSに対するC2列復号を行うことと、
前記SDSの各行におけるある数以下のインタリーブに対して、
前記テープ・ドライブによって前記SDSのある数の列を復号成功したC2コードワードで上書きすることと、
前記テープ・ドライブによって前記SDSのある数のC2コードワードを消去することと、
前記テープ・ドライブによって前記SDSの残りの列を未訂正のまま維持することと、
前記テープ・ドライブによって前記SDSに対してC1行復号を行うことと、
前記SDSの各行におけるある数以下のインタリーブに対して、
前記テープ・ドライブによって前記SDSのある数の行を復号成功したC1コードワードで上書きすることと、
前記テープ・ドライブによって前記SDSのある数のC1コードワードを消去することと、
前記テープ・ドライブによって前記SDSの残りの行を未訂正のまま維持することと、
前記SDSのすべての行がC1コードワードのみを含み、かつ前記SDSのすべての列がC2コードワードのみを含むときに、前記テープ・ドライブによって前記SDSを出力し、そうでないときには前記SDSが適切に復号され得ないという表示を出力することと
を行わせる、コンピュータ・プログラム製品。 - 前記プログラム・コードはさらに、
前記ヘッダに対して誤りチェックを行うことと、
前記ヘッダが前記誤りチェックに失敗したときに、前記ヘッダに関連する行パリティを前記SDSから消去して、C1行パリティが未知であることを示すことと
を前記テープ・ドライブに行わせる、請求項19に記載のコンピュータ・プログラム製品。 - 前記ヘッダ付SDSの前記ヘッダはC1符号化によって保護され、前記ヘッダ付SDSのデータはC1符号化およびC2符号化によって保護される、請求項19に記載のコンピュータ・プログラム製品。
- 前記プログラム・コードはさらに、iが反復カウンタであり、jが行における現在のインタリーブであるときに、0≦E2(i,j)≦U2(i,j)かつ0≦E2(i,j)≦(N1−K1)となるように第1のパラメータE2(i,j)を選択することを前記テープ・ドライブに行わせ、ここでU2(i,j)は前記現在のインタリーブjにおける訂正不可能なC2コードワードの数であり、N1はC1コードワードにおけるシンボルの総数であり、K1はC1コードワードにおけるデータ・シンボルの数である、請求項19に記載のコンピュータ・プログラム製品。
- 所与の反復および所与のインタリーブにおいて上書きされる前記SDSの前記列の数はN1−U2(i,j)列であり、消去される前記C2コードワードの数はE2(i,j)C2コードワードである、請求項22に記載のコンピュータ・プログラム製品。
- 前記プログラム・コードはさらに、iが反復カウンタであり、jが行における現在のインタリーブであるときに、0≦E1(i,j)≦U1(i,j)かつ0≦E1(i,j)≦(N2−K2)となるように第2のパラメータE1(i,j)を選択することを前記テープ・ドライブに行わせ、ここでU1(i,j)は前記現在のインタリーブjにおける訂正不可能なC1コードワードの数であり、N2は列におけるシンボルの総数であり、K2は列におけるデータ・シンボルの数である、請求項19に記載のコンピュータ・プログラム製品。
- 所与の反復および所与のインタリーブにおいて上書きされる前記SDSの前記C1コードワードの数はN2−U1(i,j)C1コードワードであり、消去される前記C1コードワードの数はE1(i,j)C1コードワードである、請求項24に記載のコンピュータ・プログラム製品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/733,847 | 2013-01-03 | ||
US13/733,847 US8869011B2 (en) | 2013-01-03 | 2013-01-03 | Unequal error protection scheme for headerized sub data sets |
PCT/IB2013/061025 WO2014106787A1 (en) | 2013-01-03 | 2013-12-17 | Unequal error protection scheme for headerized sub data sets |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016503938A true JP2016503938A (ja) | 2016-02-08 |
JP6388599B2 JP6388599B2 (ja) | 2018-09-12 |
Family
ID=51018784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015551231A Active JP6388599B2 (ja) | 2013-01-03 | 2013-12-17 | 不均一誤り保護を備えたヘッダ付サブ・データ・セットを復号するためのシステム、方法、及びプログラム |
Country Status (4)
Country | Link |
---|---|
US (2) | US8869011B2 (ja) |
JP (1) | JP6388599B2 (ja) |
GB (1) | GB2524426A (ja) |
WO (1) | WO2014106787A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018097908A (ja) * | 2016-12-15 | 2018-06-21 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | テープ・ドライブ、方法、およびプログラム |
JP2021508138A (ja) * | 2017-12-19 | 2021-02-25 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 順次記憶媒体へのデータ・オブジェクト書き換えのためのシステム、方法およびコンピュータ・プログラム |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8869011B2 (en) * | 2013-01-03 | 2014-10-21 | International Business Machines Corporation | Unequal error protection scheme for headerized sub data sets |
US9064541B2 (en) | 2013-08-26 | 2015-06-23 | International Business Machines Corporation | Tape header format having efficient and robust codeword interleave designation (CWID) protection |
US9407394B2 (en) * | 2014-02-03 | 2016-08-02 | Valens Semiconductor Ltd. | Frequent flow control by replacing certain idle words with bitwise complement words |
KR20160046467A (ko) * | 2014-10-21 | 2016-04-29 | 에스케이하이닉스 주식회사 | 컨트롤러, 반도체 메모리 시스템, 데이터 저장 시스템 및 그것의 동작 방법 |
US9712188B2 (en) | 2015-05-04 | 2017-07-18 | International Business Machines Corporation | Decoding data stored with three orthogonal codewords |
US9606868B2 (en) | 2015-05-04 | 2017-03-28 | International Business Machines Corporation | Encoding and writing of data on multitrack tape |
US11216196B2 (en) * | 2018-05-24 | 2022-01-04 | Quantum Corporation | Erasure coding magnetic tapes for minimum latency and adaptive parity protection feedback |
US10937453B1 (en) * | 2020-03-26 | 2021-03-02 | International Business Machines Corporation | Magnetic tape device capable of selecting codeword rewrite based on determined threshold |
US11967342B2 (en) | 2022-09-14 | 2024-04-23 | International Business Machines Corporation | Header decoding mechanism for tape storage |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0193933A (ja) * | 1987-10-06 | 1989-04-12 | Sony Corp | エラー訂正符号化装置 |
JP2000215619A (ja) * | 1999-01-26 | 2000-08-04 | Matsushita Electric Ind Co Ltd | デ―タ誤り訂正装置 |
JP2002509331A (ja) * | 1998-01-16 | 2002-03-26 | ヒューレット・パッカード・カンパニー | エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置 |
JP2013543159A (ja) * | 2010-12-01 | 2013-11-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 統合されたデータおよびヘッダ保護を含むコード化データをデコードするための方法および磁気テープ・ドライブ(統合されたデータおよびヘッダ保護を含むコード化データのデコード) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5392299A (en) * | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
US5991911A (en) * | 1997-11-14 | 1999-11-23 | Cirrus Logic, Inc. | Concurrent generation of ECC error syndromes and CRC validation syndromes in a DVD storage device |
US6484283B2 (en) * | 1998-12-30 | 2002-11-19 | International Business Machines Corporation | Method and apparatus for encoding and decoding a turbo code in an integrated modem system |
EP1067547A1 (en) * | 1999-06-28 | 2001-01-10 | Hewlett-Packard Company | Data set recovery by codeword overlay |
EP1146650A1 (en) * | 2000-04-10 | 2001-10-17 | Hewlett-Packard Company, A Delaware Corporation | Error detection for data storage and transmission |
US8370711B2 (en) * | 2008-06-23 | 2013-02-05 | Ramot At Tel Aviv University Ltd. | Interruption criteria for block decoding |
US7876516B2 (en) | 2009-01-09 | 2011-01-25 | International Business Machines Corporation | Rewrite-efficient ECC/interleaving for multi-track recording on magnetic tape |
US8144414B2 (en) * | 2009-03-11 | 2012-03-27 | International Business Machines Corporation | Data interleaving in tape drives |
US8479079B2 (en) | 2010-04-09 | 2013-07-02 | International Business Machines Corporation | Integrated data and header protection for tape drives |
US8869011B2 (en) | 2013-01-03 | 2014-10-21 | International Business Machines Corporation | Unequal error protection scheme for headerized sub data sets |
-
2013
- 2013-01-03 US US13/733,847 patent/US8869011B2/en not_active Expired - Fee Related
- 2013-12-17 WO PCT/IB2013/061025 patent/WO2014106787A1/en active Application Filing
- 2013-12-17 GB GB1511838.3A patent/GB2524426A/en not_active Withdrawn
- 2013-12-17 JP JP2015551231A patent/JP6388599B2/ja active Active
-
2014
- 2014-09-04 US US14/477,647 patent/US9542265B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0193933A (ja) * | 1987-10-06 | 1989-04-12 | Sony Corp | エラー訂正符号化装置 |
JP2002509331A (ja) * | 1998-01-16 | 2002-03-26 | ヒューレット・パッカード・カンパニー | エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置 |
JP2000215619A (ja) * | 1999-01-26 | 2000-08-04 | Matsushita Electric Ind Co Ltd | デ―タ誤り訂正装置 |
JP2013543159A (ja) * | 2010-12-01 | 2013-11-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 統合されたデータおよびヘッダ保護を含むコード化データをデコードするための方法および磁気テープ・ドライブ(統合されたデータおよびヘッダ保護を含むコード化データのデコード) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018097908A (ja) * | 2016-12-15 | 2018-06-21 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | テープ・ドライブ、方法、およびプログラム |
JP7062423B2 (ja) | 2016-12-15 | 2022-05-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | テープ・ドライブ、方法、およびプログラム |
JP2021508138A (ja) * | 2017-12-19 | 2021-02-25 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 順次記憶媒体へのデータ・オブジェクト書き換えのためのシステム、方法およびコンピュータ・プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP6388599B2 (ja) | 2018-09-12 |
US20140380118A1 (en) | 2014-12-25 |
US8869011B2 (en) | 2014-10-21 |
US20140189461A1 (en) | 2014-07-03 |
GB201511838D0 (en) | 2015-08-19 |
WO2014106787A1 (en) | 2014-07-10 |
GB2524426A (en) | 2015-09-23 |
US9542265B2 (en) | 2017-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6388599B2 (ja) | 不均一誤り保護を備えたヘッダ付サブ・データ・セットを復号するためのシステム、方法、及びプログラム | |
US9455749B2 (en) | Combination error and erasure decoding for product codes | |
US9985658B2 (en) | Decoding of product codes | |
US8910012B2 (en) | Block-interleaved and error correction code (ECC)-encoded sub data set (SDS) format | |
US9251846B2 (en) | Tape header protection scheme for use in a tape storage subsystem | |
US9564171B2 (en) | Reconstructive error recovery procedure (ERP) using reserved buffer | |
US9666225B2 (en) | Efficient recovery of the codeword interleave address | |
CN108370252B (zh) | 对乘积码诊断的后解码错误检查 | |
US10824346B2 (en) | Logical format utilizing lateral encoding of data for storage on magnetic tape | |
KR20130112897A (ko) | 통합된 데이터 및 헤더 보호를 포함하는 인코드된 데이터의 디코딩 | |
US20170315862A1 (en) | Detection of multiple bit errors in random access memories | |
US10120599B2 (en) | Low latency lateral decoding of data for retrieval from magnetic tape | |
US9477552B1 (en) | Priority-based decoding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180814 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6388599 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |