JP2016503195A5 - - Google Patents

Claims (15)

1. 置換ボックス(Sボックス)と関連付けられる暗号値を生成するための方法であって、
   入力値および第1の値を取得するステップと、
   (A)前記入力値および前記第1の値に対するビットごとの排他的OR(XOR)演算を実行して第1の中間値を生成することと、
   前記第1の中間値のハミング重みに等しいビットの数の分だけ前記第1の中間値に対するビットごとの回転演算を実行してSボックスの出力値を生成すること、
   (B)前記入力値のハミング重みに等しいビットの数の分だけ前記入力値に対するビットごとの回転演算を実行して前記第1の中間値を生成することと、
   前記第1の中間値および前記第1の値に対するビットごとのXOR演算を実行して前記Sボックスの出力値を生成すること、または、
   (C)前記入力値および前記第1の値に対するビットごとのXOR演算を実行して前記第1の中間値を生成することと、
   前記第1の中間値の前記ハミング重みに等しいビットの数の分だけ前記第1の中間値に対するビットごとの回転演算を実行して第2の中間値を生成することと、
   第2の値を取得することと、
   前記第2の中間値および前記第2の値に対するビットごとのXOR演算を実行して前記Sボックスの出力値を生成すること
   の1つによって、前記Sボックスの出力値を生成するステップとを含む、方法。
2. 提供される前記第1の値および/または第2の値の少なくとも1つが、50%以上の確率で前記入力値とは異なるハミング重みを有する前記Sボックスの出力値を生成するように構成される、請求項1に記載の方法。
3. 前記第1の値および/または前記第2の値の少なくとも1つが、0ではないハミング重みを有する定数である、請求項1に記載の方法。
4. 提供される前記第1の値および/または第2の値の少なくとも1つが変数であり、100*(1-2^-n)パーセント以上の0ではないハミング重みを有する確率を有し、nが前記第1の値および/または第2の値のビットの数である、請求項1に記載の方法。
5. 前記第1の値および/または前記第2の値の少なくとも1つが、暗号関数および/または暗号鍵の少なくとも1つから導出される、請求項1に記載の方法。
6. 前記第1の値および/または前記第2の値の少なくとも1つが、暗号モジュールのコンポーネント段階から導出される、請求項1に記載の方法。
7. 暗号モジュールがストリームモジュールである、請求項1に記載の方法。
8. メモリ回路において実行される、請求項1に記載の方法。
9. 前記入力値および前記Sボックスの出力値が同数のビットを有する、請求項1に記載の方法。
10. 主入力値を取得するステップと、
    前記主入力値のビットを分割して複数の非線形変換関数(NLTF)入力値を取得するステップであって、各NLTF入力値が、前記主入力値のビットの数より少ないビットの数を有する、ステップと、
    非線形演算を実行するNLTFに前記NLTF入力値の各々を提供して、前記NLTFに提供される前記NLTF入力値に各々対応する複数のNLTF出力値を生成するステップと、
    前記複数のNTLF出力値を連結して前記入力値を取得するステップとをさらに含む、請求項1に記載の方法。
11. 前記主入力値が、前記複数のNLTF入力値の各々が同数のビットを有するように分割される、請求項10に記載の方法。
12. 入力値および第1の値を取得するための手段と、
    (A)前記入力値および前記第1の値に対するビットごとの排他的OR(XOR)演算を実行して第1の中間値を生成するための手段と、
    前記第1の中間値のハミング重みに等しいビットの数の分だけ前記第1の中間値に対するビットごとの回転演算を実行してSボックスの出力値を生成するための手段、
    (B)前記入力値のハミング重みに等しいビットの数の分だけ前記入力値に対するビットごとの回転演算を実行して前記第1の中間値を生成するための手段と、
    前記第1の中間値および前記第1の値に対するビットごとのXOR演算を実行して前記Sボックスの出力値を生成するための手段、または、
    (C)前記入力値および前記第1の値に対するビットごとのXOR演算を実行して前記第1の中間値を生成するための手段と、
    前記第1の中間値の前記ハミング重みに等しいビットの数の分だけ前記第1の中間値に対するビットごとの回転演算を実行して第2の中間値を生成するための手段と、
    第2の値を取得するための手段と、
    前記第2の中間値および前記第2の値に対するビットごとのXOR演算を実行して前記Sボックスの出力値を生成するための手段
    の1つによって、前記Sボックスの出力値を生成するための手段とを含む、電子デバイス。
13. 提供される前記第1の値および/または第2の値の少なくとも1つが、50%以上の確率で前記入力値とは異なるハミング重みを有する前記Sボックスの出力値を生成するように構成される、請求項12に記載の電子デバイス。
14. 主入力値を取得するための手段と、
    前記主入力値のビットを分割して複数の非線形変換関数(NLTF)入力値を取得するための手段であって、各NLTF入力値が、前記主入力値のビットの数より少ないビットの数を有する、手段と、
    非線形演算を実行するNLTFに前記NLTF入力値の各々を提供して、前記NLTFに提供される前記NLTF入力値に各々対応する複数のNLTF出力値を生成するための手段と、
    前記複数のNTLF出力値を連結して前記入力値を取得するための手段とをさらに含む、請求項12に記載の電子デバイス。
15. その中に記憶された置換ボックス(Sボックス)と関連付けられる暗号値を生成するための命令を有するコンピュータ可読記憶媒体であって、前記命令が、少なくとも1つのプロセッサによって実行されると、前記プロセッサに、請求項１から１１のいずれか一項に記載の方法を実施させる、コンピュータ可読記憶媒体。