JP2016220483A - Resonance type power supply device - Google Patents

Resonance type power supply device Download PDF

Info

Publication number
JP2016220483A
JP2016220483A JP2015105983A JP2015105983A JP2016220483A JP 2016220483 A JP2016220483 A JP 2016220483A JP 2015105983 A JP2015105983 A JP 2015105983A JP 2015105983 A JP2015105983 A JP 2015105983A JP 2016220483 A JP2016220483 A JP 2016220483A
Authority
JP
Japan
Prior art keywords
power supply
voltage
conversion system
transformer
power conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015105983A
Other languages
Japanese (ja)
Inventor
卓也 石垣
Takuya Ishigaki
卓也 石垣
泰明 乗松
Yasuaki Norimatsu
泰明 乗松
叶田 玲彦
Tamahiko Kanouda
玲彦 叶田
馬淵 雄一
Yuichi Mabuchi
雄一 馬淵
尊衛 嶋田
Takae Shimada
尊衛 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2015105983A priority Critical patent/JP2016220483A/en
Publication of JP2016220483A publication Critical patent/JP2016220483A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a resonance type power supply device for achieving miniaturization and low cost and also to provide a power conversion system using the same.SOLUTION: Disclosed is a resonance type power supply device which includes: a transformer: a resonant element connected to a primary side of the transformer; a primary-side semiconductor element connected to an input side of the resonant element; and a secondary-side semiconductor element connected to the secondary side of the transformer. The resonance type power supply device also includes: a peak timing detector for detecting timing in which a time derivative value of the current flowing through a primary coil of the transformer; voltage detection means for detecting the primary-side voltage of the transformer in the timing; and a power supply controller for controlling the output voltage of a secondary-side circuit based on the detection voltage.SELECTED DRAWING: Figure 1

Description

本発明は、太陽光PCSや充電器などの絶縁型電力変換システムで用いられる共振形電源装置に関する。   The present invention relates to a resonant power supply device used in an insulating power conversion system such as a solar PCS or a charger.

太陽光PCSや充電器などに用いられる電力変換システムには,トランスを介して電力を変換することで一次側回路と二次側回路の絶縁を確保する絶縁型DCDCコンバータが存在する。本発明は絶縁型DCDCコンバータの一種である共振形電源装置に関する。   In power conversion systems used in solar PCSs and chargers, there is an isolated DCDC converter that ensures insulation between the primary side circuit and the secondary side circuit by converting power through a transformer. The present invention relates to a resonance type power supply device which is a kind of an insulated DCDC converter.

絶縁型DCDCコンバータは一次側半導体素子をスイッチングさせることにより二次側の電圧を制御する。二次側の電圧情報を一次側の制御回路に伝達する必要があり,これに対し,フォトカプラなどで情報を伝送する手段が知られている(例えば特許文献1)。   The isolated DCDC converter controls the voltage on the secondary side by switching the primary side semiconductor element. The secondary side voltage information needs to be transmitted to the primary side control circuit. On the other hand, means for transmitting information by a photocoupler or the like is known (for example, Patent Document 1).

WO12/105077公報WO12 / 105077 Publication

特許文献1のようにフォトカプラやトランスなどを用いることで二次側の電圧情報を一次側の制御回路に伝達できる。   By using a photocoupler, a transformer, or the like as in Patent Document 1, secondary side voltage information can be transmitted to the primary side control circuit.

しかしながら,一次側回路もしくは二次側回路が直列に段積みされている回路では各ノードの対地電位が大きくなるため,フォトカプラやトランスなどは大きな絶縁特性を要求され,大型化,高コスト化が懸念される。     However, in a circuit in which the primary side circuit or secondary side circuit is stacked in series, the ground potential of each node becomes large, so photocouplers, transformers, etc. are required to have large insulation characteristics, resulting in an increase in size and cost. Concerned.

上述の課題は、特許請求の範囲に記載された発明によって、解決される。   The above-mentioned problems are solved by the invention described in the claims.

本発明の共振形電力変換装置を用いることにより、小型で安価な電力変換装置とすることができる。   By using the resonant power converter of the present invention, a small and inexpensive power converter can be obtained.

実施例1の共振形電源装置の回路図。1 is a circuit diagram of a resonant power supply device according to Embodiment 1. FIG. 実施例1の共振形電源装置の動作波形図。FIG. 3 is an operation waveform diagram of the resonance type power supply device according to the first embodiment. 実施例2の共振形電源装置の回路図。FIG. 6 is a circuit diagram of a resonant power supply device according to a second embodiment. 実施例3の共振形電源装置の回路図。FIG. 6 is a circuit diagram of a resonant power supply device according to a third embodiment. 実施例4の共振形電源装置を用いた電力変換システムの回路図。FIG. 6 is a circuit diagram of a power conversion system using the resonant power supply device according to the fourth embodiment. 実施例5の共振形電源装置を用いた電力変換システムの回路図。FIG. 10 is a circuit diagram of a power conversion system using the resonant power supply device according to the fifth embodiment. 実施例5の共振形電源装置を用いた電力変換システムの制御アルゴリズム。7 is a control algorithm of a power conversion system using the resonance type power supply device according to the fifth embodiment. 実施例6の共振形電源装置を用いた電力変換システムの回路図。FIG. 10 is a circuit diagram of a power conversion system using the resonant power supply device according to the sixth embodiment. 実施例7の一次側半導体素子とギャップ付きトランスと二次側半導体素子の回路図の例。FIG. 16 is an example of a circuit diagram of a primary side semiconductor element, a transformer with a gap, and a secondary side semiconductor element in Example 7. 実施例4の共振形電源装置を用いた電力変換システムの回路図。FIG. 6 is a circuit diagram of a power conversion system using the resonant power supply device according to the fourth embodiment.

以下、本発明の実施例を図面に基づいて説明する。
なお、実施例で用いられる記号は以下のように定義する。 Q1, Q2, Q11, Q12, Q13, Q14はスイッチング素子である。 Rsnsは電圧検出手段15に用いる電圧検出用抵抗、 Lrは共振インダクタンス、 Crは共振キャパシタンス、 Llは漏れインダクタンス、 Lmは励磁インダクタンス、ILrは共振インダクタンスに流れる電流波形情報、Illは漏れインダクタンスに流れる電流波形情報、ILmは励磁インダクタンスに流れる電流波形情報、VLmは励磁インダクタンスの両端電圧、VLlは漏れインダクタンスの両端電圧、Idは二次側半導体素子からCoおよび電源負荷に供給する電流、Vsnsは電圧検出手段15によって検出された電圧波形情報、Vrefは電圧指令値、Nはトランス一次側巻数、nはトランス二次側巻数、Vg_q1はQ1のゲート信号、Vg_q2はQ2のゲート信号、Vo(a)は共振形電源装置(a)の出力電圧情報であり,インバータ(a)の入力電圧情報と同義、Vo(b)は、共振形電源装置(b)の出力電圧情報であり,インバータ(b)の入力電圧情報と同義、Vref(a)は共振形電源装置(a)の出力電圧指令値(誤差を補正した値)、Vref(b)は共振形電源装置(b)の出力電圧指令値(誤差を補正した値)、Vref(r)は共振形電源装置の出力電圧指令値(誤差を補正する前の値)、Vosは出力電圧検出器20から求められる共振形電源装置の出力電圧である。
Embodiments of the present invention will be described below with reference to the drawings.
The symbols used in the examples are defined as follows. Q1, Q2, Q11, Q12, Q13, and Q14 are switching elements. Rsns is a voltage detection resistor used in the voltage detection means 15, Lr is a resonance inductance, Cr is a resonance capacitance, Ll is a leakage inductance, Lm is an excitation inductance, ILr is current waveform information flowing through the resonance inductance, and Ill is a current flowing through the leakage inductance. Waveform information, ILm is the current waveform information flowing in the excitation inductance, VLm is the voltage across the excitation inductance, VLl is the voltage across the leakage inductance, Id is the current supplied from the secondary side semiconductor element to Co and the power load, and Vsns is the voltage detection Voltage waveform information detected by the means 15, Vref is a voltage command value, N is a transformer primary winding, n is a transformer secondary winding, Vg_q1 is a Q1 gate signal, Vg_q2 is a Q2 gate signal, and Vo (a) is Output voltage information of the resonance type power supply device (a), which is synonymous with the input voltage information of the inverter (a), and Vo (b) is output voltage information of the resonance type power supply device (b). Yes, synonymous with the input voltage information of the inverter (b), Vref (a) is the output voltage command value (corrected error) of the resonant power supply (a), and Vref (b) is the resonant power supply (b) Output voltage command value (value corrected for error), Vref (r) is the output voltage command value (value before error correction) of the resonance type power supply device, and Vos is the resonance type power supply obtained from the output voltage detector 20 The output voltage of the device.

図1は実施例1の共振形電源装置を示す。ここに示すように,共振形電源装置01は,電源主回路02と電源制御器03を備えている。また,共振形電源装置01は入力電圧源04と電源負荷05と接続されており,入力電圧源04から供給される電力を電源負荷05が必要とする電圧に変換し出力する。   FIG. 1 shows a resonant power supply device according to the first embodiment. As shown here, the resonant power supply device 01 includes a power supply main circuit 02 and a power supply controller 03. The resonant power supply device 01 is connected to an input voltage source 04 and a power supply load 05, and converts the power supplied from the input voltage source 04 into a voltage required by the power supply load 05 and outputs it.

電源主回路02は,入力電圧源04側の一次側回路06とギャップ付きトランス07と電源負荷05側の二次側回路08とで構成される。一次側回路06は入力キャパシタンス09と一次側半導体素子10と共振素子11と電流検出手段14と電圧検出手段15を有する。ギャップ付きトランス07は漏れインダクタンスLlと励磁インダクタンスLmを有し,一次側の巻数はN,二次側の巻数はnとする。なお、トランスのギャップに関してはギャップを設けた方がLlが大きいため本発明にとって有効であるために記載したが、ギャップを設けないトランスに関しても同様である。また、共振素子Lrは漏れインダクタンスLlが十分に大きい場合は無くてもよい。一次側半導体素子10は共振素子11へパルス状の電圧を印加する。二次側回路08は二次側半導体素子12と出力キャパシタンス13を有し,一次側回路06からギャップ付きトランス07を介し伝送されてくる電力を平滑する。電流検出手段14と電圧検出手段15から伝送される電流波形情報ILrと電圧波形情報Vsnsは電源制御器03に送られる。   The power supply main circuit 02 includes a primary circuit 06 on the input voltage source 04 side, a transformer 07 with a gap, and a secondary circuit 08 on the power supply load 05 side. The primary side circuit 06 includes an input capacitance 09, a primary side semiconductor element 10, a resonance element 11, a current detection unit 14, and a voltage detection unit 15. The transformer with gap 07 has a leakage inductance Ll and an excitation inductance Lm, and the number of turns on the primary side is N and the number of turns on the secondary side is n. The transformer gap is described as being effective for the present invention since L1 is larger when the gap is provided, but the same applies to the transformer without the gap. Further, the resonance element Lr may be omitted when the leakage inductance Ll is sufficiently large. The primary semiconductor element 10 applies a pulse voltage to the resonance element 11. The secondary side circuit 08 has the secondary side semiconductor element 12 and the output capacitance 13, and smoothes the electric power transmitted from the primary side circuit 06 through the transformer 07 with a gap. The current waveform information ILr and voltage waveform information Vsns transmitted from the current detection means 14 and the voltage detection means 15 are sent to the power supply controller 03.

なお,電流検出手段14はギャップ付きトランス07の一次巻き線に流れる電流を検出するものであり,図1に記載した電圧検出手段Rsnsのインピーダンスが十分高ければ,共振インダクタンスLrや共振キャパシタンスCrの電流を検出しても構わない。さらに後述するように,ギャップ付きトランス07の一次巻き線に流れる電流の時間微分値が0となるタイミングが必要であるため,そのタイミングを検出できる電流波形であれば,一次側半導体素子10のいずれかの素子に流れる電流などでも構わない。   The current detection means 14 detects the current flowing through the primary winding of the transformer with gap 07. If the impedance of the voltage detection means Rsns shown in FIG. 1 is sufficiently high, the current of the resonance inductance Lr or the resonance capacitance Cr is detected. May be detected. Further, as will be described later, since a timing at which the time differential value of the current flowing through the primary winding of the gapd transformer 07 becomes 0 is necessary, any current-source waveform of the primary-side semiconductor element 10 can be used as long as the current waveform can be detected. A current flowing through the element may be used.

電源制御器03は,電流波形情報ILrと電圧波形情報Vsnsと電圧指令値Vrefを受け取り,一次側半導体素子10の制御信号を電源主回路02に送る。上記制御信号とは各半導体素子のゲート信号であり,ここではQ1のゲート信号をVg_q1,Q2のゲート信号を Vg_q2と記す。電圧指令値Vrefは上位コントローラから送られてくるか,あらかじめ電源制御器03内に記録されている値である。   The power supply controller 03 receives the current waveform information ILr, the voltage waveform information Vsns, and the voltage command value Vref, and sends a control signal for the primary side semiconductor element 10 to the power supply main circuit 02. The control signal is the gate signal of each semiconductor element. Here, the gate signal of Q1 is denoted as Vg_q1, and the gate signal of Q2 is denoted as Vg_q2. The voltage command value Vref is a value sent from the host controller or recorded in the power controller 03 in advance.

電源制御器03のピークタイミング検出器23は電流検出手段14から送られてくる電流波形情報ILrのピークタイミングを検出する。なお,ここではピークタイミングを検出しているが,電流の時間微分値が0となるタイミングであればよい。ピークタイミング検出器は時間遅延が発生しないように微分回路などを用いた回路が望ましい。   The peak timing detector 23 of the power supply controller 03 detects the peak timing of the current waveform information ILr sent from the current detection means 14. Although the peak timing is detected here, any timing may be used as long as the time differential value of the current becomes zero. The peak timing detector is preferably a circuit using a differentiation circuit or the like so as not to cause a time delay.

ピークタイミング検出器23を微分回路で構成した場合はピークタイミング以外の電流の時間微分値の変極点が含まれるため,検出タイミング生成器24がピークタイミング以外の変極点に応答しないようにフィルタを掛ける。例えば,Q1のスイッチがオンとなった後の一つ目のタイミングを検出した後,Q2のスイッチがオンとなるまでのタイミングは検出しないようにフィルタを設ける。   When the peak timing detector 23 is configured by a differentiating circuit, since the inflection point of the time derivative value of the current other than the peak timing is included, a filter is applied so that the detection timing generator 24 does not respond to the inflection point other than the peak timing. . For example, after detecting the first timing after the switch of Q1 is turned on, a filter is provided so as not to detect the timing until the switch of Q2 is turned on.

このようにして生成した検出タイミングで電圧検出手段15によって送られる電圧波形情報をサンプリングするのが出力電圧検出器20である。ギャップ付きトランス07の一次巻き線に流れる電流の時間微分値が0となるタイミングであれば,漏れインダクタンスLlの両端にかかる電圧は0となり,そのタイミングでのギャップ付きトランス07の一次巻き線の両端電圧は励磁インダクタンスLmの両端電圧(VLm)と等しい。このタイミングのVLmは二次側半導体素子12に電流が流れ導通しているため,出力電圧(Vo)のN/n倍の電圧が発生している。そこで,出力電圧検出器20は検出した信号のn/N倍の値を出力電圧Voと認識し,VosとしてPI制御演算器21に送る。   The output voltage detector 20 samples the voltage waveform information sent by the voltage detection means 15 at the detection timing generated in this way. If the time differential value of the current flowing through the primary winding of the transformer with gap 07 becomes 0, the voltage applied to both ends of the leakage inductance Ll becomes 0, and both ends of the primary winding of the transformer 07 with gap at that timing. The voltage is equal to the voltage (VLm) across the excitation inductance Lm. Since VLm at this timing is conductive when a current flows through the secondary semiconductor element 12, a voltage N / n times the output voltage (Vo) is generated. Therefore, the output voltage detector 20 recognizes a value n / N times the detected signal as the output voltage Vo and sends it to the PI control calculator 21 as Vos.

PI制御演算器21は電圧指令値Vrefと出力電圧検出器20から送られてくる値Vosの差を0とするように一次側半導体素子10のゲート信号を調整する。図1の回路図の場合はQ1とQ2のスイッチング周波数を調整する。   The PI control arithmetic unit 21 adjusts the gate signal of the primary side semiconductor element 10 so that the difference between the voltage command value Vref and the value Vos sent from the output voltage detector 20 becomes zero. In the case of the circuit diagram of FIG. 1, the switching frequency of Q1 and Q2 is adjusted.

ゲート信号生成器22はPI制御演算器21が計算した周波数などの指令値に基づき一次側半導体素子10の駆動信号を生成する。 また,電源制御器03から送られる各半導体素子のゲート信号(Vg_q1,Vg_q2)で電源主回路02の半導体素子(Q1〜Q2)を駆動するために必要なドライバ回路,絶縁機能,ドライバを駆動するための補助電源などは図示していないが,これらは共振形電源装置01に含まれている。   The gate signal generator 22 generates a drive signal for the primary semiconductor element 10 based on a command value such as a frequency calculated by the PI control calculator 21. In addition, a driver circuit, an insulation function, and a driver necessary for driving the semiconductor elements (Q1 to Q2) of the power supply main circuit 02 are driven by the gate signals (Vg_q1, Vg_q2) of each semiconductor element sent from the power supply controller 03. Although an auxiliary power source for the purpose is not shown, these are included in the resonance type power supply device 01.

なお,電源制御回路03はアナログ回路で構成してもよいし,出力電圧検出器20,PI制御演算器21,ゲート信号生成器22,ピークタイミング検出器23,検出タイミング生成器24の機能はプロセッサを用いることもできるし,電源制御器03の機能を有するICとすることもできる。
このように電源制御器03が動作することで電源主回路02は電源負荷05の負荷電流値によらず出力電圧Voを電圧指令値Vrefに制御することができる。
The power supply control circuit 03 may be constituted by an analog circuit, and the functions of the output voltage detector 20, the PI control arithmetic unit 21, the gate signal generator 22, the peak timing detector 23, and the detection timing generator 24 are processor functions. Or an IC having the function of the power supply controller 03.
By operating the power supply controller 03 in this manner, the power supply main circuit 02 can control the output voltage Vo to the voltage command value Vref regardless of the load current value of the power supply load 05.

次に,スイッチング周波数1周期分の動作波形を示す図2を用いて,共振形電源装置01の基本動作を説明する。   Next, the basic operation of the resonant power supply device 01 will be described with reference to FIG.

Vg_q1とVg_q2はそれぞれQ1とQ2のソースとゲート間の電圧を示している。ILlとVLlは漏れインダクタンスLlに流れる電流波形と両端電圧波形である。   Vg_q1 and Vg_q2 indicate the voltages between the source and gate of Q1 and Q2, respectively. ILl and VLl are the current waveform flowing in the leakage inductance Ll and the voltage waveform at both ends.

VLmは励磁インダクタンスの両端電圧であり,Vsnsは電圧検出手段15が検出するトランスの一次側巻線電圧である。LmとLlはトランスを等価回路で表現した時の回路素子であるため実際に外部から電圧を測定することはできない。実際に検出できるのはVLmとVLlの和となるVsnsである。   VLm is the voltage across the excitation inductance, and Vsns is the primary winding voltage of the transformer detected by the voltage detection means 15. Since Lm and Ll are circuit elements when the transformer is expressed by an equivalent circuit, the voltage cannot actually be measured from the outside. What can actually be detected is Vsns, which is the sum of VLm and VLl.

実施例1に示す共振形電源装置01は一次側半導体素子10をスイッチングさせ,共振素子11にパルス状の電圧を印加することで二次側回路08および電源負荷05に電力を供給する。図2に示すようにQ1とQ2はほぼ等しい期間オン状態とオフ状態を繰り返す。   The resonance type power supply device 01 shown in the first embodiment supplies power to the secondary side circuit 08 and the power supply load 05 by switching the primary side semiconductor element 10 and applying a pulsed voltage to the resonance element 11. As shown in FIG. 2, Q1 and Q2 repeat the on state and the off state for substantially the same period.

Q1をオン状態にした時刻をt0とする。まずILlは負から始まるため,回路図の左向きに電流が流れている。この時Ciの電圧(Viとする)とほぼ等しい電圧が共振素子11に印加される。そのため,Crの電圧をVcrとすると,LrとLlとLmにはVi - Vcrの電圧が印加されており,Llに流れる電流は負の方向から正の方向へ増加する。ILlが負から正に変化するタイミングをt1とする。   The time when Q1 is turned on is t0. First, since ILl starts from negative, current flows to the left of the circuit diagram. At this time, a voltage substantially equal to the voltage of Ci (Vi) is applied to the resonant element 11. Therefore, if the Cr voltage is Vcr, the Vi-Vcr voltage is applied to Lr, Ll, and Lm, and the current flowing through Ll increases from the negative direction to the positive direction. Let t1 be the timing at which ILl changes from negative to positive.

電圧検出手段15のインピーダンスが十分に高く,流れる電流をほぼ無視できるものとすれば,ILlの流れるルートは二つ存在する。一つ目は,Ll → Lm → Cr → Ci →Q1→Lr→Llと流れる励磁電流(ILm)に関するルートである。ギャップを設けたトランスではLmのインダクタンスが小さくなるため,図2に示すようにILl波形に影響を与える。二つ目は,Ll から二次側半導体素子12を通り,Coを充電して帰還する二次側に電力を供給するルートである。二つ目のルートの電流波形は二次側半導体素子からCoおよび電源負荷に供給する電流(Id)に表れ,一つ目のルートと二つ目のルートの和がILlとして表れる。   If the impedance of the voltage detection means 15 is sufficiently high and the flowing current can be almost ignored, there are two routes through which ILl flows. The first is a route related to the exciting current (ILm) flowing from Ll → Lm → Cr → Ci → Q1 → Lr → Ll. A transformer with a gap reduces the inductance of Lm, which affects the ILl waveform as shown in FIG. The second is a route for supplying power from Ll to the secondary side that passes through the secondary-side semiconductor element 12 to charge and return Co. The current waveform of the second route appears in the current (Id) supplied from the secondary side semiconductor element to Co and the power supply load, and the sum of the first route and the second route appears as ILl.

この時,どちらのルートも必ずLrとLlとCrを流れるため,和であるILlにLrとCrの共振現象の共振周波数が反映される。この共振現象のピークタイミングをt2とする。   At this time, since both routes always flow through Lr, Ll, and Cr, the resonance frequency of the resonance phenomenon of Lr and Cr is reflected in ILl that is the sum. Let t2 be the peak timing of this resonance phenomenon.

t3の時刻で二つ目のルートに流れる電流が0となる。t3からt4は2次側に電力を送らず,ILl電流は一つ目の電流ルートを流れている。t4の時刻にILlに正の方向に励磁電流が流れているため,この電流を用いてQ1とQ2の出力容量をt4〜t5で充放電する。t5で充放電が完了し,t6でQ2をオンにする。この時Q2のドレインソース間電圧は0なので,スイッチング損失が発生しない。   The current flowing through the second route at time t3 becomes zero. From t3 to t4, power is not sent to the secondary side, and the ILl current flows through the first current route. Since the exciting current flows through ILl in the positive direction at time t4, the output capacity of Q1 and Q2 is charged and discharged from t4 to t5 using this current. Charging / discharging is completed at t5, and Q2 is turned on at t6. At this time, since the drain-source voltage of Q2 is 0, no switching loss occurs.

なお,t6以降は電流の向きが逆にはなるがt0からの逆相動作となるため,詳細な説明は省略する。   Since the current direction is reversed after t6, the detailed operation is omitted because the operation is in reverse phase from t0.

以上のようにILlが流れている時,Llの両端電圧はILlの時間微分の漏れインダクタンス倍の電圧となる(VLl = Ll・dILl/dt)。t1からt3までの期間は正弦波状の電流が流れているため,VLlは余弦波状の電圧波形となる。つまり,t2の時刻ではVLlは零となる。   As described above, when ILl flows, the voltage across Ll becomes a voltage that is double the leakage inductance of the time derivative of ILl (VLl = Ll · dILl / dt). Since a sine wave current flows during the period from t1 to t3, VLl has a cosine wave voltage waveform. That is, VLl becomes zero at time t2.

一方で,VLmはIdが流れている期間はCoの電圧(Vo)と二次側半導体素子12に印加される電圧の和をN/n倍した値となる。二次側半導体素子12に印加される電圧は電流が流れている時はほぼ零であるため,VLmはVoのN/n倍の電圧と近似できる。ここで,VsnsはVLlとVLmの和であり,t2の時にVLlは0である原理から,t2の時のVsns電圧はVoのN/n倍の電圧であることがわかる。   On the other hand, VLm is a value obtained by multiplying the sum of the voltage (Vo) of Co and the voltage applied to the secondary semiconductor element 12 by N / n during the period in which Id flows. Since the voltage applied to the secondary semiconductor element 12 is substantially zero when a current flows, VLm can be approximated to a voltage N / n times Vo. Here, Vsns is the sum of VLl and VLm, and from the principle that VLl is 0 at t2, it can be seen that the Vsns voltage at t2 is N / n times Vo.

従って,図1に示す共振形電源装置01は二次側の出力電圧(Vo)を一次側の電圧検出手段で検出することができるため,一次側と二次側間に出力電圧情報を転送する手段を設ける必要がなくなり,低コストで小型な共振形電源装置01を実現できる。   1 can detect the output voltage (Vo) on the secondary side with the voltage detection means on the primary side, so that the output voltage information is transferred between the primary side and the secondary side. There is no need to provide a means, and a small resonant power supply device 01 can be realized at low cost.

なお,今回は二次側半導体素子08に発生する両端電圧を零と近似したが,実際はIdに依存する二次側半導体素子08の両端電圧が存在するため,Idの電流を検出したり,負荷電流などからIdの電流を予測し,二次側半導体素子08の特性から発生する電圧を予測し,その電圧を計算に含めることも可能である。具体的には,二次側半導体素子12に発生する電圧をVdとした時,Vsns = N/n・(Vd+Vo)と計算する。   In this case, the voltage at both ends generated in the secondary side semiconductor element 08 is approximated as zero. However, since the voltage at both ends of the secondary side semiconductor element 08 depending on Id actually exists, the current of Id is detected or the load It is also possible to predict the current of Id from the current, etc., predict the voltage generated from the characteristics of the secondary-side semiconductor element 08, and include the voltage in the calculation. Specifically, Vsns = N / n · (Vd + Vo) is calculated when the voltage generated in the secondary semiconductor element 12 is Vd.

図3に実施例2の電源主回路02の回路図を示す。実施例1の電圧検出手段15をギャップ付きトランス07の一次側巻線間に発生する電圧と共振インダクタンスに発生する電圧を合わせて検出するように変更した形態であり,共通する点は説明を省略する。   FIG. 3 shows a circuit diagram of the power supply main circuit 02 of the second embodiment. In this embodiment, the voltage detection means 15 of the first embodiment is changed so as to detect the voltage generated between the primary windings of the transformer 07 with gap and the voltage generated in the resonance inductance. Description of common points is omitted. To do.

漏れインダクタンスLlと共振インダクタンスLrは等価回路図上では直列に接続されている。つまり,流れる電流が等しいためV=L・dI/dtの法則に従い発生する電圧比はLlとLrの値で分配されるが,波形は等しくなる。   The leakage inductance Ll and the resonance inductance Lr are connected in series on the equivalent circuit diagram. In other words, since the flowing currents are equal, the voltage ratio generated according to the law of V = L · dI / dt is distributed by the values of Ll and Lr, but the waveforms are equal.

本発明は電流の時間微分値が零となるタイミング,つまりインダクタンスの両端電圧が零となるタイミングで検出すればよいため,図3に示すように,トランスの一次側端子およびトランスの一次側端子に直列に接続された共振インダクタンスの両端電圧を電圧検出手段15は検出することもできる。   In the present invention, since it is only necessary to detect when the time differential value of the current becomes zero, that is, when the voltage across the inductance becomes zero, the transformer primary side terminal and the transformer primary side terminal are connected as shown in FIG. The voltage detection means 15 can also detect the voltage across the resonance inductance connected in series.

図4に実施例3の電源主回路02の回路図を示す。実施例1の共振素子11のCrをLrと直列に接続した形態であり,共通する点は説明を省略する。   FIG. 4 shows a circuit diagram of the power supply main circuit 02 of the third embodiment. In this embodiment, Cr of the resonance element 11 of the first embodiment is connected in series with Lr, and the description of common points is omitted.

入力キャパシタンス09の正側のノードをP1,負側のノードをN1とした時,実施例3のように共振キャパシタンスをLrと直列に配置することで電圧検出手段の一端をN1と同電位にすることができる。   When the positive node of the input capacitance 09 is P1 and the negative node is N1, the resonance capacitance is arranged in series with Lr as in the third embodiment, so that one end of the voltage detection means has the same potential as N1. be able to.

電源制御器03の基準電位をN1と等しくすると,実施例3のようにLrとCrと電圧検出手段15を接続することで検出が容易になる。   When the reference potential of the power supply controller 03 is made equal to N1, detection is facilitated by connecting Lr, Cr and the voltage detection means 15 as in the third embodiment.

図5に実施例4の共振形電源装置を用いた電力変換システム40の回路図を示す。実施例1から実施例3に記載した共振形電源装置01の入力が共通の,共振形電源装置(a)と共振形電源装置(b)とが並列に接続され,それぞれの後段にインバータ(a)とインバータ(b)を有し,各インバータの出力端子が直列に電源負荷05と接続された形態である。   FIG. 5 shows a circuit diagram of a power conversion system 40 using the resonance type power supply device according to the fourth embodiment. The resonance type power supply device (a) and the resonance type power supply device (b) having the same input of the resonance type power supply device 01 described in the first to third embodiments are connected in parallel, and an inverter (a ) And inverter (b), and the output terminal of each inverter is connected to the power load 05 in series.

図5のように接続した場合,インバータ(a)の入力ノードの高電位側をP2,低電位側をN2とすると,P2とN2間の電位は共振形電源装置(a)の出力電圧によって固定されるが,P2とN2のそれぞれの対地電圧はQ11,Q12,Q13,Q14のスイッチング状態によって大きく変動する。図5には2段の構成を示したが,2段以上の構成も可能であり,インバータの段数が多くなると対地電圧の変動幅が大きくなる。   When connected as shown in Fig. 5, if the high potential side of the input node of the inverter (a) is P2 and the low potential side is N2, the potential between P2 and N2 is fixed by the output voltage of the resonant power supply (a) However, the ground voltages of P2 and N2 vary greatly depending on the switching states of Q11, Q12, Q13, and Q14. Although a two-stage configuration is shown in FIG. 5, a configuration with two or more stages is possible, and the fluctuation range of the ground voltage increases as the number of inverter stages increases.

このように一次側と二次側の対地電圧差が大きい場合,各共振形電源装置毎に二次側の電圧を一次側に送信することは,絶縁距離の観点から高コスト化,大型化につながる。従って,一次側で検出が可能な本方式はこのような多段構成において特に有効である。   In this way, when the voltage difference between the primary and secondary sides is large, transmitting the secondary voltage to the primary side for each resonant power supply increases the cost and size from the standpoint of insulation distance. Connected. Therefore, the present system capable of detection on the primary side is particularly effective in such a multistage configuration.

なお,実施例4では入力側を並列に接続し,出力側を直列に接続したが,本電力変換システムは入力側を直列に接続した場合も,出力側を並列に接続した場合もいずれも同様の効果が得られる。   In Example 4, the input side is connected in parallel and the output side is connected in series. However, this power conversion system is the same both when the input side is connected in series and when the output side is connected in parallel. The effect is obtained.

さらに,実施例4では後段にインバータを記載したが,図10に示すようにインバータがない構成でも出力キャパシタの正端子と負端子を立て積みに接続した場合においても同様に対地電圧の変動が発生するため,本方式をとることで安価で小型の多段構成を実現することができる。   Further, in the fourth embodiment, the inverter is described in the latter stage. However, even when the output capacitor has a positive terminal and a negative terminal connected in a stacked manner as shown in FIG. Therefore, by adopting this method, an inexpensive and small multistage configuration can be realized.

図6に実施例5の電力変換システム40の回路図を示す。実施例4の電力変換システム40に電圧検出手段33とインバータ制御器(a)31とインバータ制御器(b)31と、上位コントローラである電力変換システム制御器32とを記載した形態であり,共通する点は説明を省略する。   FIG. 6 shows a circuit diagram of the power conversion system 40 of the fifth embodiment. In the power conversion system 40 of the fourth embodiment, the voltage detection means 33, the inverter controller (a) 31, the inverter controller (b) 31, and the power conversion system controller 32 which is a host controller are described. Description of the points to be performed is omitted.

実施例4の説明では省略したが,各インバータ30はそれぞれの入力電圧を検出する電圧検出手段33と,その電圧情報に基づきそれぞれのスイッチング素子を制御するインバータ制御器31が搭載されている。インバータを多段に積むことで,各段の状態を指令する上位の電力変換システム制御器32は必要であり,各インバータ制御器31は各インバータの入力電圧情報を電力変換システム制御器32に送信し,電力変換システム制御部32は各インバータ30に動作状態の指令を行う。     Although omitted in the description of the fourth embodiment, each inverter 30 is equipped with a voltage detection means 33 for detecting each input voltage and an inverter controller 31 for controlling each switching element based on the voltage information. By stacking inverters in multiple stages, an upper power conversion system controller 32 that commands the state of each stage is necessary, and each inverter controller 31 transmits input voltage information of each inverter to the power conversion system controller 32. The power conversion system control unit 32 instructs each inverter 30 of the operating state.

一方,共振形電源装置01で実施している電圧検出手段15から電源制御器03に送られる電圧情報Vsnsは,検出タイミングのずれなどで多少の誤差が発生する恐れがある。そこで,実施例5では電力変換システム制御部32が保持している各インバータの入力電圧情報Vo(a)を補正し電源制御器03に送信するアルゴリズムを追加している。   On the other hand, the voltage information Vsns sent from the voltage detection means 15 implemented in the resonance type power supply device 01 to the power supply controller 03 may cause some error due to a shift in detection timing. Thus, in the fifth embodiment, an algorithm for correcting the input voltage information Vo (a) of each inverter held by the power conversion system control unit 32 and transmitting it to the power supply controller 03 is added.

図7に具体的な制御アルゴリズム例を示す。真の電圧指令値をVref(r)に対し,各インバータの入力電圧情報Vo(a)をアウターループで制御する。差分相当の電圧を電圧指令値に上乗せした値がVref(a)となり,この値が電源制御器(a)03に送られる。電源制御器(a)03はVsnsから求められる出力電圧予測値Vos(a)をインナーループでフィードバック制御し,PI制御演算器21によって演算された結果から一次側半導体素子10のゲート信号を生成する。このとき,アウターループはインナーループと比較して十分周波数応答性を低く設定する必要がある。このように設計すれば,インナーループがあるため応答性もよく,アウターループがあるため誤差の少ない制御系を構築することができる。このようにインバータ制御器(b)や電源制御器(b)が動作することで2段以上の構成の場合も有効に制御できる。   FIG. 7 shows a specific control algorithm example. The true voltage command value is Vref (r), and the input voltage information Vo (a) of each inverter is controlled by the outer loop. A value obtained by adding a voltage corresponding to the difference to the voltage command value becomes Vref (a), and this value is sent to the power supply controller (a) 03. The power supply controller (a) 03 feedback-controls the predicted output voltage Vos (a) obtained from Vsns by an inner loop, and generates a gate signal of the primary side semiconductor element 10 from the result calculated by the PI control calculator 21. . At this time, the outer loop needs to have a sufficiently low frequency response as compared with the inner loop. By designing in this way, it is possible to construct a control system with good responsiveness due to the presence of the inner loop and less error due to the presence of the outer loop. As described above, the inverter controller (b) and the power supply controller (b) are operated, so that the control can be effectively performed even in the case of two or more stages.

なお、今回は電力変換システム32でVo(a)からVref(a)への変換処理を行ったが、Vref(a)への変換はインバータ制御器31で行ってもよいし、電源制御器03で行ってもよい。   In this case, the conversion process from Vo (a) to Vref (a) is performed by the power conversion system 32. However, the conversion from Vref (a) may be performed by the inverter controller 31 or the power controller 03. You may go on.

図8に実施例6の電力変換システム40の回路図を示す。実施例5のインバータ制御器31と電力変換システム制御器32間の通信と,電源制御器03と電力変換システム制御器32間の通信をデイジーチェーン接続に変更した形態であり,共通する点は説明を省略する。   FIG. 8 shows a circuit diagram of the power conversion system 40 of the sixth embodiment. The communication between the inverter controller 31 and the power conversion system controller 32 and the communication between the power supply controller 03 and the power conversion system controller 32 in the fifth embodiment are changed to daisy chain connection, and the common points are explained. Is omitted.

実施例6のように通信を変更することで,電力変換システム32の通信ポート数を減らすことができるため,低コスト化・小型化が実現できる。   By changing the communication as in the sixth embodiment, the number of communication ports of the power conversion system 32 can be reduced, so that the cost and size can be reduced.

また,実施例5では電力変換システム制御器32は共振形電源装置01の一次側と二次側との内に絶縁手段を設ける必要がある。共振形電源装置01の一次側と二次側それぞれに演算用のICを設け絶縁通信するか,電力変換システム制御器32の演算用ICを共振形電源装置01の二次側に配置し電源制御器03と同数の絶縁通信手段を用意する必要とする。または,電力変換システム制御器32の演算用ICを共振形電源装置01の一次側に配置すればインバータ制御器31と同数の絶縁通信手段を必要とする。   In the fifth embodiment, the power conversion system controller 32 needs to provide an insulating means between the primary side and the secondary side of the resonant power supply device 01. Calculation ICs are provided on the primary side and the secondary side of the resonance type power supply device 01 for insulation communication, or the calculation IC of the power conversion system controller 32 is arranged on the secondary side of the resonance type power supply unit 01 to control power supply. It is necessary to prepare the same number of insulated communication means as the number of units 03. Alternatively, if the calculation IC of the power conversion system controller 32 is arranged on the primary side of the resonant power supply device 01, the same number of insulation communication means as the inverter controller 31 are required.

一方,実施例6では電力変換システム制御器32の演算用ICを共振形電源装置01の二次側に配置すれば電源制御器03との絶縁通信手段は一つでよくなる。または,電力変換システム制御器32の演算用ICを共振形電源装置01の一次側に配置すればインバータ制御器31との絶縁通信手段は一つでよくなる   On the other hand, in the sixth embodiment, if the arithmetic IC of the power conversion system controller 32 is arranged on the secondary side of the resonant power supply device 01, only one insulated communication means with the power supply controller 03 is required. Alternatively, if the calculation IC of the power conversion system controller 32 is arranged on the primary side of the resonant power supply device 01, only one isolation communication means with the inverter controller 31 is required.

実施例7として,図9(a)に一次側半導体素子10をフルブリッジ構成とした場合と,図9(b)に一次側半導体素子10をハーフブリッジ構成とした場合と,図9(c)に二次側半導体素子12を同期整流素子で構成とした場合と,図9(d)にギャップ付きトランス07をフセンタータップで構成した場合の形態を示す。   As Example 7, FIG. 9A shows a case where the primary-side semiconductor element 10 has a full bridge configuration, FIG. 9B shows a case where the primary-side semiconductor element 10 has a half-bridge configuration, and FIG. FIG. 9 (d) shows a configuration in which the secondary semiconductor element 12 is configured with a synchronous rectifier, and FIG. 9 (d) illustrates a configuration in which the gap-equipped transformer 07 is configured with a center tap.

実施例1から実施例6に記載した共振形電源装置01の電源主回路02は共振素子11にパルス状の波形を入力し,二次側半導体素子12で整流する機能を有すればよい。よって,図9(a)または図9(b)のように一次側半導体素子10を構成してもよいし,図9(c)または図9(d)のようにギャップ付きトランス07と二次側半導体素子12を構成してもよい。   The power supply main circuit 02 of the resonant power supply device 01 described in the first to sixth embodiments may have a function of inputting a pulse waveform to the resonant element 11 and rectifying the secondary side semiconductor element 12. Therefore, the primary-side semiconductor element 10 may be configured as shown in FIG. 9 (a) or 9 (b), or the gap-equipped transformer 07 and the secondary transformer 10 as shown in FIG. 9 (c) or 9 (d). The side semiconductor element 12 may be configured.

なお,すべての図においてスイッチング素子はMOSFETを図示したが,これらはMOSFETに限定するものではなく,IGBTなどオン機能とオフ機能を切り替えられる素子であれば有効である。   In all the figures, MOSFETs are shown as switching elements. However, these elements are not limited to MOSFETs, and any element that can switch between an on function and an off function, such as an IGBT, is effective.

以上のように,トランスの一次側に流れる電流の時間微分値が零の時刻にトランス一次側の電圧を検出することで,小型,低コストな共振形電源装置を提供することができる。さらに,共振形電源装置の後段にインバータを有し,それらが直列または並列に接続されている電力変換システムにおいて,高精度な制御を低コスト化,小型化,軽量化が実現できる。   As described above, by detecting the voltage on the primary side of the transformer at the time when the time differential value of the current flowing on the primary side of the transformer is zero, a small-sized and low-cost resonant power supply device can be provided. Furthermore, in a power conversion system having an inverter in the subsequent stage of the resonance type power supply device and connecting them in series or in parallel, high-precision control can be realized at low cost, downsizing, and light weight.

01 共振形電源装置
02 電源主回路
03 電源制御器
04 入力電圧源
05 電源負荷
06 一次側回路
07 ギャップ付きトランス
08 二次側回路
09 入力キャパシタンス(Ci)
10 一次側半導体素子
11 共振素子
12 同期整流素子
13 出力キャパシタンス(Co)
14 電流検出手段
15 電圧検出手段
20 出力電圧検出器
21 PI制御演算器
22 ゲート信号生成器
23 ピークタイミング検出器
24 検出タイミング生成器
30 インバータ
31 インバータ制御器
32 電力変換システム制御器
33 電圧検出手段
40 電力変換システム
01 Resonance type power supply 02 Power supply main circuit 03 Power supply controller 04 Input voltage source 05 Power supply load 06 Primary side circuit 07 Transformer with gap
08 Secondary circuit 09 Input capacitance (Ci)
DESCRIPTION OF SYMBOLS 10 Primary side semiconductor element 11 Resonance element 12 Synchronous rectification element 13 Output capacitance (Co)
DESCRIPTION OF SYMBOLS 14 Current detection means 15 Voltage detection means 20 Output voltage detector 21 PI control calculator 22 Gate signal generator 23 Peak timing detector 24 Detection timing generator 30 Inverter 31 Inverter controller 32 Power conversion system controller 33 Voltage detection means 40 Power conversion system

Claims (11)

トランスと、前記トランスの一次側に接続される共振素子と、前期共振素子の入力側に接続される一次側半導体素子と、前記トランスの二次側に接続される二次側半導体素子と、を備えた共振形電源装置であって、
トランスの1次巻線に流れる電流の時間微分値が零となるタイミングを検出するピークタイミング検出器と、前記タイミングにおける前記トランスの1次側電圧を検出する電圧検出手段と、前記検出電圧に基づいて、2次側回路の出力電圧を制御する電源制御器と、を備える共振形電源装置。
A transformer, a resonant element connected to the primary side of the transformer, a primary semiconductor element connected to the input side of the previous resonant element, and a secondary semiconductor element connected to the secondary side of the transformer, A resonance type power supply device comprising:
Based on a peak timing detector that detects the timing when the time differential value of the current flowing through the primary winding of the transformer becomes zero, voltage detection means that detects the primary side voltage of the transformer at the timing, and the detection voltage And a power supply controller for controlling the output voltage of the secondary circuit.
トランスと、前記トランスの一次側に接続される共振素子と、前期共振素子の入力側に接続される一次側半導体素子と、前記トランスの二次側に接続される二次側半導体素子と、を備えた共振形電源装置であって、
トランスの1次巻線に流れる電流の時間微分値が零となるタイミングを検出するピークタイミング検出器と、前記タイミングにおける前記トランスの1次側と前記共振素子の共振インダクタンスの電圧を合わせて検出する電圧検出手段と、前記検出電圧に基づいて、2次側回路の出力電圧を制御する電源制御器と、を備える共振形電源装置。
A transformer, a resonant element connected to the primary side of the transformer, a primary semiconductor element connected to the input side of the previous resonant element, and a secondary semiconductor element connected to the secondary side of the transformer, A resonance type power supply device comprising:
A peak timing detector that detects the timing when the time differential value of the current flowing through the primary winding of the transformer becomes zero, and the voltage of the resonance inductance of the primary side of the transformer and the resonant element at the timing are detected together A resonance type power supply device comprising: a voltage detection unit; and a power supply controller that controls an output voltage of the secondary circuit based on the detection voltage.
請求項1または2に記載の共振形電源装置において、
前記一次側半導体素子の入力側に接続される入力キャパシタンスを有し、前記入力キャパシタンスの負側の端子と前記電圧検出手段の一端が接続されていることを特徴とする共振形電源装置。
The resonance type power supply device according to claim 1 or 2,
A resonance type power supply apparatus having an input capacitance connected to an input side of the primary side semiconductor element, wherein a negative terminal of the input capacitance is connected to one end of the voltage detecting means.
請求項1から3に記載した共振形電源装置の入力端子または出力端子が二つ以上直列に接続されていることを特徴とする電力変換システム。   4. A power conversion system, wherein two or more input terminals or output terminals of the resonance type power supply device according to claim 1 are connected in series. 請求項1から3に記載の共振形電源装置の後段にインバータを有する電力変換システムであって、
二つ以上のインバータの出力端子が直列に接続されていることを特徴とする電力変換システム。
It is a power conversion system which has an inverter in the back | latter stage of the resonance type power supply device of Claim 1 to 3,
A power conversion system, wherein output terminals of two or more inverters are connected in series.
請求項1から3に記載の共振形電源装置の後段にインバータを有する電力変換システムであって、
前記電圧制御器は前記電圧検出手段から送られる電圧情報を用いたインナーループの電圧制御系を有し、
前記インバータの入力電圧を用いたアウターループの電圧制御系を有する電力変換システム。
It is a power conversion system which has an inverter in the back | latter stage of the resonance type power supply device of Claim 1 to 3,
The voltage controller has an inner loop voltage control system using voltage information sent from the voltage detection means,
A power conversion system having an outer loop voltage control system using an input voltage of the inverter.
請求項6に記載の電力変換システムにおいて、
二つ以上のインバータの出力端子が直列に接続されていることを特徴とする電力変換システム。
The power conversion system according to claim 6, wherein
A power conversion system, wherein output terminals of two or more inverters are connected in series.
請求項7に記載の電力変換システムにおいて、
上位コントローラである電力変換システム制御器から各電源制御器に送信する各々の電圧指令値がデイジーチェーンで構成されていることを特徴とする電力変換システム。
The power conversion system according to claim 7, wherein
A power conversion system, wherein each voltage command value transmitted from a power conversion system controller, which is a host controller, to each power supply controller is configured in a daisy chain.
請求項6から請求項8に記載の電力変換システムにおいて、
前記電力変換システム制御器から各電源制御器に、各インバータの入力電圧に応じて値が上下する値を送信することを特徴とする電力変換システム。
The power conversion system according to any one of claims 6 to 8,
The power conversion system, wherein a value whose value increases or decreases according to an input voltage of each inverter is transmitted from the power conversion system controller to each power supply controller.
請求項1から9何れか一項に記載の共振形電源装置において、
前記電源制御器の機能を有する制御IC。
The resonance type power supply device according to any one of claims 1 to 9,
A control IC having the function of the power supply controller.
請求項1から10何れか一項に記載の電力変換システムにおいて、
前記電力変換システム制御器の機能を有するIC。
In the power conversion system according to any one of claims 1 to 10,
IC having the function of the power conversion system controller.
JP2015105983A 2015-05-26 2015-05-26 Resonance type power supply device Pending JP2016220483A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015105983A JP2016220483A (en) 2015-05-26 2015-05-26 Resonance type power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015105983A JP2016220483A (en) 2015-05-26 2015-05-26 Resonance type power supply device

Publications (1)

Publication Number Publication Date
JP2016220483A true JP2016220483A (en) 2016-12-22

Family

ID=57581907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015105983A Pending JP2016220483A (en) 2015-05-26 2015-05-26 Resonance type power supply device

Country Status (1)

Country Link
JP (1) JP2016220483A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019208191A (en) * 2018-05-30 2019-12-05 横河電機株式会社 Pulse signal output circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019208191A (en) * 2018-05-30 2019-12-05 横河電機株式会社 Pulse signal output circuit

Similar Documents

Publication Publication Date Title
US9608539B2 (en) Power supply device
US10097012B2 (en) Power supplying device and wireless power-supplying system
KR101405878B1 (en) Power transmission system
US8242754B2 (en) Resonant power converter with half bridge and full bridge operations and method for control thereof
EP2720365A2 (en) Bi-directional DC/DC converter
US20150295504A1 (en) Electric power conversion apparatus and method of controlling the same
JP2010142036A (en) Non-contact power transmission circuit
US20060120114A1 (en) Input to output isolated DC-DC converter
KR102136564B1 (en) Power supply apparatus and driving method thereof
JP2010263683A (en) Charger
US20110194317A1 (en) Stacked flyback converter with independent current loop control
US20220037926A1 (en) Wireless electrical power supply apparatus
WO2020129122A1 (en) Dc-dc converter
WO2016157963A1 (en) Switching power supply device
JP2006230104A (en) Charging equipment
JP4635584B2 (en) Switching power supply
JP2016220483A (en) Resonance type power supply device
TWI543513B (en) Resonant converter
US11296607B2 (en) DC-DC converter
WO2017105256A1 (en) Inductive power receiver
TW201840114A (en) Power converter and control method thereof
US10715047B1 (en) Resonant power conversion device
JP6090084B2 (en) Power converter
JP2008259378A (en) Voltage-resonance flyback converter
US11139741B2 (en) Resonant flyback converter with capacitor coupled to ground

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170111

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170113