JP2016212468A - 画像処理装置、画像処理方法および表示装置 - Google Patents
画像処理装置、画像処理方法および表示装置 Download PDFInfo
- Publication number
- JP2016212468A JP2016212468A JP2015092391A JP2015092391A JP2016212468A JP 2016212468 A JP2016212468 A JP 2016212468A JP 2015092391 A JP2015092391 A JP 2015092391A JP 2015092391 A JP2015092391 A JP 2015092391A JP 2016212468 A JP2016212468 A JP 2016212468A
- Authority
- JP
- Japan
- Prior art keywords
- block
- pixels
- color
- blocks
- coordinate system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/50—Lighting effects
- G06T15/80—Shading
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/04—Texture mapping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
Abstract
Description
図1は、比較例における画像処理装置の構成の一例を示すブロック図である。図1に示す画像処理装置100は、3次元の形状を所定の視点から見たときの2次元映像を生成する装置である。
以下、図5〜12Bを用いて、実施の形態1を説明する。本実施の形態では、画像処理装置が、3次元の形状を所定の視点から見たときの2次元映像を生成するGPU(Graphics Processing Unit)である場合について説明する。
実施の形態における画像処理装置の構成について、図5を用いて説明する。なお、詳細な動作については、後述する。
以上のように構成された画像処理装置10の動作(画像処理方法)を図6〜図12Bを用いて説明する。
頂点シェーダ11は、3次元の形状データを用いて頂点処理を行う(S11)。頂点シェーダの動作は、本実施の形態では、比較例の場合と同じである。
ラスタライザ12は、頂点処理(S12)後、図6に示すように、比較例の場合と同様に、裏面消去処理およびクリッピング処理を行う(S12)。裏面消去処理は、視点位置から見えない位置にある多角形の消去を行う処理である。クリッピング処理は、視点位置から一部領域が見えない位置にある多角形について、視点位置から見える部分の画素を特定する処理である。
ラスタライザ12は、ブロック単位での補間処理を実行する(S13)。ここで、図7に示すように、本実施の形態では、第一座標系図形に含まれる複数の第一座標系画素は、複数のブロックに分割される。ここでは、複数のブロック各々は、2行×2列の4つの画素で構成される。図7において、太線はブロックを、極太線は2×2の4つのブロックからなる拡張処理単位を示している。拡張処理単位は、拡張処理において用いられる最小の範囲を示している。なお、拡張処理単位および拡張処理については、拡張部16の説明において詳述する。
ラスタライザ12は、補間処理(S13)後、図6に示すように、陰になる部分(視点位置から見えない部分)の画素パラメータを消去する陰面消去処理を行う(S14)。ラスタライザ12は、陰面消去処理後、画素パラメータを画素シェーダ13に出力する。
次に、図5および図6に示すように、テクスチャ画像の読み込みが行われる(S16)。画素シェーダ13は、テクスチャ座標を判定部14に出力する。判定部14は、テクスチャ座標をテクスチャ読み込み部15に出力する。
判定部14は、ブロック単位でのシェーディング処理が可能であるか否かを判定する(S18)。ここでは、以下の3つの判定条件を全て満たしている場合に、ブロック単位でのシェーディング処理が可能であると判定する。
1つ目の判定条件は、参照するテクスチャ画像の模様の細かさを判定するための条件である。
+(max(TA0g、TA1g、TA2g、TA3g)−min(TA0g、TA1g、TA2g、TA3g))
+(max(TA0b、TA1b、TA2b、TA3b)−min(TA0b、TA1b、TA2b、TA3b)) ・・・ (式1)
2つ目の条件は、拡張部16における処理で画質の劣化が生じるか否かを判定するための条件である。
そのため、拡張部16における処理で画質の劣化が生じるブロックの場合、複数の第一座標系画素各々の色を決定することができない。つまり、拡張部16における処理で画質の劣化が生じるブロックは、ブロック単位でのシェーディング処理を実行できないブロックである。
+(max(PAg、PBg、PCg、PDg)−min(PAg、PBg、PCg、PDg))
+(max(PAb、PBb、PCb、PDb)−min(PAb、PBb、PCb、PDb)) ・・・ (式2)
図10は、本実施の形態において、第一閾値Tr1および第二閾値Tr2を変更した場合における2次元映像の一例を示す図である。図10では、説明のため、第一閾値Tr1および第二閾値Tr2を同じ値に設定している。
3つ目の条件は、ブロックが多角形の境界を示すポリゴンエッジを含んでいるか否かを判定するための条件である。
画像処理装置10は、図6に示すように、ブロック単位でのシェーディングが可能であると判定されたブロックについては、ブロック単位で複数の第一座標系画素各々の色を決めるための処理を実行する(S19)。
TA3=(3/4)PA+(1/4)PD ・・・ (式4)
TD0=(1/4)PA+(3/4)PD ・・・ (式5)
TD3=(−1/4)PA+(5/4)PD ・・・ (式6)
TB0=(1/3)TA0+(2/3)TB1 ・・・ (式8)
画像処理装置10は、図6に示すように、ブロック単位でのシェーディングが可能ではないと判定されたブロックについては、画素単位で複数の第一座標系画素各々の色を決めるための処理を実行する(S22)。当該処理は、比較例における処理と実質的に同じである。 ラスタライザ12は、画素単位で画素パラメータを求める。画素パラメータには、2次元座標、色を決定するための情報、透明度等が含まれる。色を決定するための情報には、テクスチャ座標、あるいは、色値が含まれる。ラスタライザ12は、画素パラメータを画素シェーダ13に出力する。(S23)。
ラスタライザ12は、ステップS19において画素シェーダ13および拡張部16により決定された複数の第一座標系画素各々の色値、および、ステップS22において画素シェーダ13により決定された複数の第一座標系画素各々の色値と、画素パラメータに含まれる透明度を用いて半透明合成処理を実行する(S26)。
以上のように、本実施の形態では、ブロック単位でのシェーディング処理が可能であるか否かを判定し、ブロック単位でのシェーディング処理が可能なブロックについては、ブロック単位でのシェーディング処理を実行する。
図14Aおよび図14Bは、本実施の形態の画像処理装置を用いて生成された2次元映像と比較例の画像処理装置を用いて生成された2次元映像との差異を説明するための図である。
図6では、マイクロコードによりテクスチャ画像の読み込みが指示されている場合について説明したが、これに限られるものではない。テクスチャ画像の読み込みが指示されていない場合は、テクスチャ画像の読み込み(S16)は実行しない。また、ステップS22において、画素単位でのテクスチャ画像における参照画像の位置の算出(S23)および参照画素の色値を取得(S24)に代えて、画素パラメータから色値を取得する。ステップS25では、画素パラメータの色値から第一座標系画素の色値を決定する。
上記実施の形態および変形例では、図6に示すステップ18の判定処理のうち、ブロックにポリゴンエッジが含まれているか否かの判定(3つ目の判定条件)において、拡張処理単位に含まれる全てのブロックの代表座標が多角形の内部に位置する場合は、ポリゴンエッジが含まれていないと判定したが、これに限られるものではない。
TA3=(1/2)PA+(1/2)P0 ・・・ (式11)
以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。
11、111 頂点シェーダ
12、112 ラスタライザ
13、113 画素シェーダ
14 判定部
15、114 テクスチャ読み込み部
16 拡張部
17、115 フレームバッファ読み込み/書き込み部
20 メモリ
21 テクスチャ画像
22 描画データ
LU、RU、LL、RL ブロック
P11、P12、P13 第二座標系頂点
P21、P22、P23 第一座標系頂点
POS 視点位置
Px テクスチャ座標
TA0、TA1、TA2、TA3、TB0、TB1、TB2、TB3、TC0、TC1、TC2、TC3、TD0、TD1、TD2、TD3 第一座標系画素
Claims (9)
- 2次元映像上の3個以上の第一座標系頂点で規定される図形を構成する複数の画素各々の色を決定する画素シェーダを備える画像処理装置であって、
前記複数の画素のうちの一部を含むブロックについて、ブロック単位でのシェーディング処理が可能であるか否かを判定する判定部を備え、
前記画素シェーダは、
前記判定部により前記ブロック単位でのシェーディング処理が可能であると判定された場合は、前記ブロックに対して前記ブロック単位でのシェーディング処理を実行することにより、前記ブロックの代表色を決定し、
前記判定部により前記ブロック単位でのシェーディング処理が可能ではないと判定された場合は、前記複数の画素の各々について画素単位でのシェーディング処理を実行することにより、前記複数の画素の各々の色を決定する、
画像処理装置。 - さらに、
前記画素シェーダにより前記ブロックの代表色が決定された後に、前記ブロックの代表色を用いて前記複数の画素の色を決定する拡張部を備える、
請求項1に記載の画像処理装置。 - 前記判定部は、テクスチャ画像を取得し、前記ブロックの代表座標に対応する前記テクスチャ画像上の複数の参照画像の間での色の差が第一範囲内の場合に、前記ブロック単位でのシェーディング処理が可能であると判定する、
請求項2に記載の画像処理装置。 - 前記判定部は、前記ブロックに隣接する隣接ブロックの代表色と前記ブロックの代表色との差が第二範囲内の場合に、前記ブロック単位でのシェーディング処理が可能であると判定する、
請求項2または3に記載の画像処理装置。 - 前記拡張部は、前記ブロックの代表色と前記隣接ブロックの代表色とで構成される画像を拡大処理することにより、前記複数の画素のうち前記ブロックおよび前記隣接ブロックに含まれる画素の色を決定する、
請求項4に記載の画像処理装置。 - 前記判定部は、前記ブロックがポリゴンエッジを含まない場合に、前記ブロック単位でのシェーディング処理が可能であると判定する、
請求項2〜5の何れか1項に記載の画像処理装置。 - 前記画像処理装置は、3次元の形状を所定の視点から見たときの前記2次元映像を生成する装置であり、
さらに、
前記3次元の形状を規定する3個以上の第二座標系頂点の3次元座標を、前記2次元映像上における前記3個以上の第一座標系頂点の座標に変換し、前記3個以上の第一座標系頂点の座標を含む頂点パラメータを生成する頂点シェーダと、
前記頂点パラメータを用いて、前記複数の画素の2次元座標を含む画素パラメータを生成する補間部とを備え、
前記判定部は、前記2次元映像の前記図形を含む領域を、複数の前記ブロックに分割し、当該複数の前記ブロックの各々について、ブロック単位でのシェーディング処理が可能であるか否かを判定する、
請求項2〜6の何れか1項に記載の画像処理装置。 - 2次元映像上の3個以上の第一座標系頂点で規定される図形を構成する複数の画素各々の色を決定する画像処理方法であって、
前記複数の画素のうちの一部を含むブロックについて、ブロック単位でのシェーディング処理が可能であるか否かを判定するステップと、
前記ブロック単位でのシェーディング処理が可能であると判定された場合に、前記ブロックに対して前記ブロック単位でのシェーディング処理を実行することにより、前記ブロックの代表色を決定するステップと、
前記ブロック単位でのシェーディング処理が可能ではないと判定された場合に、前記複数の画素の各々について画素単位でのシェーディング処理を実行することにより、前記複数の画素の各々の色を決定するステップとを含む、
画像処理方法。 - 請求項1〜7の何れか1項に記載の画像処理装置を備える、
表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015092391A JP6540949B2 (ja) | 2015-04-28 | 2015-04-28 | 画像処理装置、画像処理方法および表示装置 |
US15/089,418 US20160321835A1 (en) | 2015-04-28 | 2016-04-01 | Image processing device, image processing method, and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015092391A JP6540949B2 (ja) | 2015-04-28 | 2015-04-28 | 画像処理装置、画像処理方法および表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016212468A true JP2016212468A (ja) | 2016-12-15 |
JP6540949B2 JP6540949B2 (ja) | 2019-07-10 |
Family
ID=57205104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015092391A Active JP6540949B2 (ja) | 2015-04-28 | 2015-04-28 | 画像処理装置、画像処理方法および表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160321835A1 (ja) |
JP (1) | JP6540949B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4097681A4 (en) * | 2020-01-05 | 2024-05-15 | Magik Eye Inc. | TRANSFER OF THE COORDINATE SYSTEM OF A THREE-DIMENSIONAL CAMERA TO THE IMPACT POINT OF A TWO-DIMENSIONAL CAMERA |
CN112288846A (zh) * | 2020-09-22 | 2021-01-29 | 比特视界(北京)科技有限公司 | 用于制作三维物体表面顶层图案的方法及装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61201371A (ja) * | 1985-03-04 | 1986-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 画像生成装置 |
JPH0573259A (ja) * | 1991-09-10 | 1993-03-26 | Hitachi Ltd | 画像シエーデイング方法及び画像処理装置 |
JPH06259576A (ja) * | 1993-03-09 | 1994-09-16 | Matsushita Electric Ind Co Ltd | 画像生成装置 |
JPH08297749A (ja) * | 1995-02-28 | 1996-11-12 | Hitachi Ltd | シェーディング方法およびシェーディング装置 |
JP2008257127A (ja) * | 2007-04-09 | 2008-10-23 | Toppan Printing Co Ltd | 画像表示装置及び画像表示方法 |
US20130069943A1 (en) * | 2011-09-19 | 2013-03-21 | Qualcomm Incorporated | Optimizing resolve performance with tiling graphics architectures |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013021525A1 (ja) * | 2011-08-11 | 2013-02-14 | パナソニック株式会社 | 画像処理装置、画像処理方法、プログラム、及び集積回路 |
US9569862B2 (en) * | 2014-08-15 | 2017-02-14 | Qualcomm Incorporated | Bandwidth reduction using texture lookup by adaptive shading |
-
2015
- 2015-04-28 JP JP2015092391A patent/JP6540949B2/ja active Active
-
2016
- 2016-04-01 US US15/089,418 patent/US20160321835A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61201371A (ja) * | 1985-03-04 | 1986-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 画像生成装置 |
JPH0573259A (ja) * | 1991-09-10 | 1993-03-26 | Hitachi Ltd | 画像シエーデイング方法及び画像処理装置 |
JPH06259576A (ja) * | 1993-03-09 | 1994-09-16 | Matsushita Electric Ind Co Ltd | 画像生成装置 |
JPH08297749A (ja) * | 1995-02-28 | 1996-11-12 | Hitachi Ltd | シェーディング方法およびシェーディング装置 |
JP2008257127A (ja) * | 2007-04-09 | 2008-10-23 | Toppan Printing Co Ltd | 画像表示装置及び画像表示方法 |
US20130069943A1 (en) * | 2011-09-19 | 2013-03-21 | Qualcomm Incorporated | Optimizing resolve performance with tiling graphics architectures |
Also Published As
Publication number | Publication date |
---|---|
US20160321835A1 (en) | 2016-11-03 |
JP6540949B2 (ja) | 2019-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5232358B2 (ja) | アウトラインフォントのレンダリング | |
EP3748584B1 (en) | Gradient adjustment for texture mapping for multiple render targets with resolution that varies by screen location | |
JP6342513B2 (ja) | 高解像度表示バッファの効果的な構築方法 | |
EP2973423B1 (en) | System and method for display of a repeating texture stored in a texture atlas | |
US7742060B2 (en) | Sampling methods suited for graphics hardware acceleration | |
TWI581209B (zh) | 景深消隱方法、使用景深消隱的三維圖形處理方法及其裝置 | |
US20160379335A1 (en) | Graphics pipeline method and apparatus | |
JP2008511074A (ja) | グラフィックスハードウェアにおける幾何学的画像の細分割 | |
JP6333840B2 (ja) | 最適化ポリゴンに基づいたシェルメッシュを形成する方法 | |
US20180107271A1 (en) | Method and apparatus for processing image | |
CN115147579B (zh) | 一种扩展图块边界的分块渲染模式图形处理方法及系统 | |
CN115330986B (zh) | 一种分块渲染模式图形处理方法及系统 | |
KR20110016938A (ko) | 기하 셰이더를 사용하는 테셀레이션 엔진을 위한 시스템, 방법, 및 컴퓨터 프로그램 제품 | |
US7027047B2 (en) | 3D graphics rendering engine for processing an invisible fragment and a method therefor | |
WO2013021525A1 (ja) | 画像処理装置、画像処理方法、プログラム、及び集積回路 | |
US10388060B2 (en) | System and method for multi-view rendering | |
JP6540949B2 (ja) | 画像処理装置、画像処理方法および表示装置 | |
US20230298212A1 (en) | Locking mechanism for image classification | |
JP2018032301A (ja) | 画像処理プロセッサにおける画像データ処理方法及びそのプログラム | |
JP4691494B2 (ja) | 画像描画装置、頂点選出方法、頂点選出プログラム及び集積回路 | |
US10339704B2 (en) | Image data processing method in image processor and computer readable medium storing program therefor for rendering a texture based on a triangulation pattern | |
US20210104088A1 (en) | Method for efficient construction of high resolution display buffers | |
JP3872056B2 (ja) | 描画方法 | |
US20230298133A1 (en) | Super resolution upscaling | |
JP5661134B2 (ja) | 画像処理装置及び画像処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190528 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6540949 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |