JP2016200760A - Converter, optical semiconductor device, and optical semiconductor device manufacturing method - Google Patents

Converter, optical semiconductor device, and optical semiconductor device manufacturing method Download PDF

Info

Publication number
JP2016200760A
JP2016200760A JP2015082033A JP2015082033A JP2016200760A JP 2016200760 A JP2016200760 A JP 2016200760A JP 2015082033 A JP2015082033 A JP 2015082033A JP 2015082033 A JP2015082033 A JP 2015082033A JP 2016200760 A JP2016200760 A JP 2016200760A
Authority
JP
Japan
Prior art keywords
layer
core layer
converter
upper cladding
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015082033A
Other languages
Japanese (ja)
Inventor
和彦 堀野
Kazuhiko Horino
和彦 堀野
務 石川
Tsutomu Ishikawa
務 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015082033A priority Critical patent/JP2016200760A/en
Publication of JP2016200760A publication Critical patent/JP2016200760A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a converter, an optical semiconductor device, and an optical semiconductor device manufacturing method capable of reducing optical loss.SOLUTION: A converter connected to an optical semiconductor device including a waveguide having a p-type semiconductor layer provided on a first core layer, comprises: a second core layer connected to the first core layer; an end surface; and an upper cladding layer provided on the second core layer, the second core layer including a thinned section which is in at least a portion from a connection section with the first core layer toward the end surface and where a layer thickness decreases, the first core layer and the second core layer being identical in composition and thickness near the connection section, and the upper cladding layer being an i-type or n-type upper cladding layer thicker than the p-type semiconductor layer.SELECTED DRAWING: Figure 6

Description

本発明は、変換器、光半導体装置および光半導体装置の製造方法に関するものである。   The present invention relates to a converter, an optical semiconductor device, and an optical semiconductor device manufacturing method.

光の集光または分散のために、膜厚変調の構造を有するスポットサイズ変換器（ＳＳＣ）が光半導体素子に対してモノリシックに接続された構成が開示されている（例えば、特許文献１および非特許文献１参照）。   A configuration in which a spot size converter (SSC) having a film thickness modulation structure is monolithically connected to an optical semiconductor element for light collection or dispersion is disclosed (for example, Patent Document 1 and Non-Patent Document 1). Patent Document 1).

米国特許出願公開第２０１０／０１５０４９４号明細書US Patent Application Publication No. 2010/0150494

Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ，１４５，ｐｐ８７５−８８０（１９９４）J. et al. Cryst. Growth, 145, pp 875-880 (1994)

しかしながら、上記技術では、変換器において光ロスが大きくなる。   However, in the above technique, optical loss increases in the converter.

そこで、光ロスを低減することができる変換器、光半導体装置および光半導体装置の製造方法を提供することを目的とする。   Then, it aims at providing the manufacturing method of the converter which can reduce an optical loss, an optical semiconductor device, and an optical semiconductor device.

本発明に係る変換器は、第１コア層の上にｐ型半導体層が設けられた導波路を有する光半導体素子に接続された変換器であって、前記変換器は、前記第１コア層に接続された第２コア層と、端面と、前記第２コア層上に設けられた上クラッド層とを備え、前記第２コア層は、前記第１コア層との接続部から前記端面に向かう少なくとも一部において層厚が減少する縮層部を備え、前記第１コア層と前記第２コア層とは前記接続部近傍において同一の組成と厚さとを備え、前記上クラッド層は、前記ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層である変換器である。   A converter according to the present invention is a converter connected to an optical semiconductor element having a waveguide in which a p-type semiconductor layer is provided on a first core layer, and the converter includes the first core layer. A second core layer connected to the first core layer, an end surface, and an upper cladding layer provided on the second core layer, wherein the second core layer is connected to the first end surface from the connection portion with the first core layer. The first core layer and the second core layer have the same composition and thickness in the vicinity of the connection portion, and the upper cladding layer The converter is an i-type or n-type upper cladding layer that is thicker than the p-type semiconductor layer.

本発明に係る光半導体装置の製造方法は、一端から他端に向かう少なくとも一部において層厚が減少する縮層部を備えるコア層を形成する工程と、前記縮層部よりも前記一端側において、前記コア層上にｐ型半導体層を形成する工程と、前記縮層部よりも前記他端側及び前記縮層部において、前記コア層上に、前記ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層を形成する工程と、を含む光半導体装置の製造方法である。   The method of manufacturing an optical semiconductor device according to the present invention includes a step of forming a core layer including a contracted layer portion whose layer thickness decreases in at least a part from one end to the other end, and on the one end side from the contracted layer portion. A step of forming a p-type semiconductor layer on the core layer, and an i-type thicker than the p-type semiconductor layer on the core layer at the other end side and the reduced layer portion with respect to the reduced layer portion. forming an n-type upper cladding layer.

上記発明によれば、光ロスを低減することができる。   According to the above invention, optical loss can be reduced.

（ａ）は比較例に係る変換器がモノリシックに接続される光半導体素子の断面図であり、（ｂ）は比較例に係る変換器の導波路部分の断面図である。(A) is sectional drawing of the optical semiconductor element to which the converter which concerns on a comparative example is connected monolithically, (b) is sectional drawing of the waveguide part of the converter which concerns on a comparative example. 実施形態に係る変換器がマッハツェンダ変調器にモノリシックに接続された光変調器の模式的な上面図である。FIG. 2 is a schematic top view of an optical modulator in which a converter according to an embodiment is monolithically connected to a Mach-Zehnder modulator. 変換器の導波路付近における上面拡大図である。It is an upper surface enlarged view in the waveguide vicinity of a converter. 図３のＡ−Ａ線断面図である。FIG. 4 is a sectional view taken along line AA in FIG. 3. （ａ）は図３のＢ−Ｂ線断面図であり、（ｂ）は図３のＣ−Ｃ線断面図である。(A) is the BB sectional drawing of FIG. 3, (b) is CC sectional view taken on the line of FIG. 図３のＤ−Ｄ線断面図である。It is the DD sectional view taken on the line of FIG. コア層の最薄部の層厚とクラッド層の層厚との関係を例示する図である。It is a figure which illustrates the relationship between the layer thickness of the thinnest part of a core layer, and the layer thickness of a clad layer. （ａ）はクラッド層の層厚と縦方向のモードフィールド径との関係を例示する図であり、（ｂ）はメサ幅と横方向のモードフィールド径との関係を例示する図である。(A) is a figure which illustrates the relationship between the layer thickness of a clad layer, and the mode field diameter of a vertical direction, (b) is a figure which illustrates the relationship between a mesa width and the mode field diameter of a horizontal direction. （ａ）および（ｂ）は断面のＳＥＭ写真を模式的に描いた図である。(A) And (b) is the figure which drawn the SEM photograph of the cross section typically. （ａ）〜（ｈ）は光変調器の製造方法を説明するための模式的な図である。(A)-(h) is a schematic diagram for demonstrating the manufacturing method of an optical modulator. （ａ）〜（ｈ）は光変調器の製造方法を説明するための模式的な図である。(A)-(h) is a schematic diagram for demonstrating the manufacturing method of an optical modulator. （ａ）〜（ｄ）は光変調器の製造方法を説明するための模式的な図である。(A)-(d) is a schematic diagram for demonstrating the manufacturing method of an optical modulator.

[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。 [Description of Embodiment of Present Invention]
First, the contents of the embodiments of the present invention will be listed and described.

本願発明は、（１）第１コア層の上にｐ型半導体層が設けられた導波路を有する光半導体素子に接続された変換器であって、前記変換器は、前記第１コア層に接続された第２コア層と、端面と、前記第２コア層上に設けられた上クラッド層とを備え、前記第２コア層は、前記第１コア層との接続部から前記端面に向かう少なくとも一部において層厚が減少する縮層部を備え、前記第１コア層と前記第２コア層とは前記接続部近傍において同一の組成と厚さとを備え、前記上クラッド層は、前記ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層である変換器である。ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層が第２コア層の縮層部上に設けられていることから、変換器の光ロスを低減することができる。また、第１コア層と第２コア層との接続部近傍にバットジョイント界面のような急峻な組成変化を持つ界面が存在しないので、光ロスを抑制することができる。
（２）前記第２コア層は、井戸層とバリア層とを含む多重量子井戸構造を備え、前記縮層部において、前記第１コア層との接続部から前記端面に向かって、前記井戸層および前記バリア層の層厚が連続的に減少することが好ましい。井戸層の層厚の減少に伴って、多重量子井戸（ＭＱＷ）構造のバンドギャップ波長が大きくなり、ＭＱＷの屈折率が連続的に小さくなるからである。
（３）前記上クラッド層は、前記ｐ型半導体層の上面で終端する上クラッド終端部を有し、前記上クラッド終端部が前記ｐ型半導体層の上面となす傾斜角度は、７５度以上９０度以下であることが好ましい。短い距離で上クラッド層の厚さの変換を行うことができるからである。
（４）前記ｐ型半導体層は、前記接続部において終端するｐ層終端部を有し、前記ｐ層終端部が前記第１コア層の上面となす傾斜角度は、１２．８度以上５２．６度以下であることが好ましい。ｐ層終端部の上に延在する上クラッド層の上面を平坦にできるからである。
（５）前記上クラッド層の上面は、ＬＴＶ（１００μｍ）≦１μｍかつＬＴＶ（２μｍ）≦１００ｎｍの平坦性を有することが好ましい。
（６）本願発明は、（１）〜（５）のいずれか一項に記載の変換器と、前記光半導体素子と、を備える、光半導体装置である。ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層が第２コア層上に設けられていることから、光ロスを低減することができる。
（７）本願発明は、一端から他端に向かう少なくとも一部において層厚が減少する縮層部を備えるコア層を形成する工程と、前記縮層部よりも前記一端側において前記コア層上にｐ型半導体層を形成する工程と、前記縮層部よりも前記他端側及び前記縮層部において、前記コア層上に、前記ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層を形成する工程と、を含む光半導体装置の製造方法である。ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層がコア層の縮層部上に設けられていることから、光ロスを低減することができる。
（８）前記コア層を形成する工程において、前記コア層が形成される面と離間して前記コア層が形成される面を覆う半導体マスクを用いて前記コア層を形成し、前記半導体マスクは、前記一端から前記他端に向かう少なくとも一部を覆うパターンを備え、前記パターンは前記一端側から前記他端側に向かって幅が変化する拡幅部を備えることが好ましい。コア層の縮層部と非縮層部との間に非連続な界面を設けることなく、コア層の厚さを連続的に変化させることができるからである。
（９）前記ｐ型半導体層を形成する工程において、前記縮層部を絶縁膜マスクで覆い、塩素系ガスを含む雰囲気でＭＯＣＶＤ法により前記ｐ型半導体層を形成することが好ましい。ｐ型半導体層の終端部に緩やかな傾斜を設けることができるからである。
（１０）前記上クラッド層を形成する工程において、塩素系ガスを含む雰囲気でＭＯＣＶＤ法により前記上クラッド層を形成することが好ましい。上クラッド層の上面を平坦にできるからである。 The present invention is (1) a converter connected to an optical semiconductor element having a waveguide in which a p-type semiconductor layer is provided on a first core layer, wherein the converter is connected to the first core layer. A second core layer connected to the second core layer; and an upper cladding layer provided on the second core layer, wherein the second core layer is directed from the connecting portion with the first core layer toward the end surface. The first core layer and the second core layer have the same composition and thickness in the vicinity of the connecting portion, and the upper cladding layer has the p layer This is a converter that is an i-type or n-type upper cladding layer that is thicker than the type semiconductor layer. Since the i-type or n-type upper cladding layer thicker than the p-type semiconductor layer is provided on the reduced layer portion of the second core layer, the optical loss of the converter can be reduced. In addition, since there is no interface having a steep composition change such as a butt joint interface in the vicinity of the connection portion between the first core layer and the second core layer, optical loss can be suppressed.
(2) The second core layer has a multiple quantum well structure including a well layer and a barrier layer, and the well layer extends from the connection portion with the first core layer toward the end surface in the contracted layer portion. It is preferable that the thickness of the barrier layer is continuously reduced. This is because as the thickness of the well layer decreases, the band gap wavelength of the multiple quantum well (MQW) structure increases and the refractive index of MQW decreases continuously.
(3) The upper clad layer has an upper clad termination portion that terminates at the upper surface of the p-type semiconductor layer, and an inclination angle between the upper clad termination portion and the upper surface of the p-type semiconductor layer is 75 degrees or more 90 Or less. This is because the thickness of the upper cladding layer can be converted at a short distance.
(4) The p-type semiconductor layer has a p-layer termination that terminates at the connection portion, and an inclination angle formed by the p-layer termination with the upper surface of the first core layer is 12.8 degrees or more and 52. It is preferably 6 degrees or less. This is because the upper surface of the upper cladding layer extending on the p-layer termination can be made flat.
(5) The upper surface of the upper cladding layer preferably has a flatness of LTV (100 μm) ≦ 1 μm and LTV (2 μm) ≦ 100 nm.
(6) This invention is an optical semiconductor device provided with the converter as described in any one of (1)-(5), and the said optical semiconductor element. Since an i-type or n-type upper cladding layer thicker than the p-type semiconductor layer is provided on the second core layer, optical loss can be reduced.
(7) The present invention includes a step of forming a core layer including a reduced layer portion whose layer thickness decreases in at least a part from one end to the other end, and on the core layer on the one end side from the reduced layer portion. a step of forming a p-type semiconductor layer, and an i-type or n-type upper cladding layer thicker than the p-type semiconductor layer on the core layer at the other end side and the reduced layer portion with respect to the reduced layer portion Forming an optical semiconductor device. Since the i-type or n-type upper clad layer thicker than the p-type semiconductor layer is provided on the reduced layer portion of the core layer, optical loss can be reduced.
(8) In the step of forming the core layer, the core layer is formed using a semiconductor mask that covers the surface on which the core layer is formed apart from the surface on which the core layer is formed. It is preferable that a pattern covering at least a part from the one end toward the other end is provided, and the pattern includes a widened portion whose width changes from the one end side toward the other end side. This is because the thickness of the core layer can be continuously changed without providing a discontinuous interface between the reduced layer portion and the non-reduced layer portion of the core layer.
(9) In the step of forming the p-type semiconductor layer, it is preferable that the reduced layer portion is covered with an insulating film mask, and the p-type semiconductor layer is formed by MOCVD in an atmosphere containing a chlorine-based gas. This is because a gentle slope can be provided at the terminal portion of the p-type semiconductor layer.
(10) In the step of forming the upper clad layer, the upper clad layer is preferably formed by MOCVD in an atmosphere containing a chlorine-based gas. This is because the upper surface of the upper cladding layer can be made flat.

［本願発明の実施形態の詳細］
本発明の実施形態に係る変換器、光半導体装置およびそれらの製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 [Details of the embodiment of the present invention]
Specific examples of the converter, the optical semiconductor device, and the manufacturing method thereof according to the embodiment of the present invention will be described below with reference to the drawings. In addition, this invention is not limited to these illustrations, is shown by the claim, and intends that all the changes within the meaning and range equivalent to a claim are included.

まず、比較例に係る変換器について説明する。図１（ａ）は、比較例に係る変換器２００がモノリシックに接続される光半導体素子３００の断面図である。図１（ａ）の例では、光半導体素子３００は光変調器である。また、図１（ａ）は、光半導体素子３００の導波路部分の断面図である。図１（ｂ）は、比較例に係る変換器２００の導波路部分の断面図である。   First, the converter according to the comparative example will be described. FIG. 1A is a cross-sectional view of an optical semiconductor element 300 to which a converter 200 according to a comparative example is connected monolithically. In the example of FIG. 1A, the optical semiconductor element 300 is an optical modulator. FIG. 1A is a cross-sectional view of the waveguide portion of the optical semiconductor element 300. FIG. 1B is a cross-sectional view of the waveguide portion of the converter 200 according to the comparative example.

図１（ａ）に示すように、光半導体素子３００の導波路は、ＩｎＰ基板３０１上に、ｎ−ＩｎＰクラッド層３０２、コア層３０３、ｉ−ＩｎＰクラッド層３０４、ｐ−ＩｎＰクラッド層３０５、およびｐ−ＩｎＧａＡｓコンタクト層３０６が積層された構造を有する。ｎ−ＩｎＰクラッド層３０２、コア層３０３、ｉ−ＩｎＰクラッド層３０４、ｐ−ＩｎＰクラッド層３０５、およびｐ−ＩｎＧａＡｓコンタクト層３０６は、ＩｎＰ基板３０１上においてメサを構成することで、導波路として機能する。   As shown in FIG. 1A, the waveguide of the optical semiconductor element 300 includes an n-InP clad layer 302, a core layer 303, an i-InP clad layer 304, a p-InP clad layer 305, on an InP substrate 301. And a p-InGaAs contact layer 306 are stacked. The n-InP clad layer 302, the core layer 303, the i-InP clad layer 304, the p-InP clad layer 305, and the p-InGaAs contact layer 306 function as a waveguide by forming a mesa on the InP substrate 301. To do.

例えば、ｎ−ＩｎＰクラッド層３０２の層厚は２μｍであり、コア層３０３の層厚は４００ｎｍであり、ｉ−ＩｎＰクラッド層３０４の層厚は５００ｎｍであり、ｐ−ＩｎＰクラッド層３０５の層厚は８００ｎｍであり、ｐ−ＩｎＧａＡｓコンタクト層３０６の層厚は２００ｎｍである。また、メサ幅は、１．５μｍである。図１（ａ）において、円形の点線は、導波する光の分布範囲を表す。   For example, the layer thickness of the n-InP cladding layer 302 is 2 μm, the layer thickness of the core layer 303 is 400 nm, the layer thickness of the i-InP cladding layer 304 is 500 nm, and the layer thickness of the p-InP cladding layer 305. Is 800 nm, and the thickness of the p-InGaAs contact layer 306 is 200 nm. The mesa width is 1.5 μm. In FIG. 1A, a circular dotted line represents a distribution range of guided light.

次に、図１（ｂ）に示すように、変換器２００の導波路は、ＩｎＰ基板３０１上に、ｎ−ＩｎＰクラッド層３０２、コア層３０３ｂ、ｉ−ＩｎＰクラッド層３０４ｂ、ｐ−ＩｎＰクラッド層３０５ｂ、およびｐ−ＩｎＧａＡｓコンタクト層３０６ｂが積層された構造を有する。光半導体素子３００と比べて、コア層３０３ｂが薄く（層厚：８０ｎｍ）、ｉ−ＩｎＰクラッド層３０４ｂが薄く（層厚４２０ｎｍ）、ｐ−ＩｎＰクラッド層３０５ｂが厚く（層厚：３．２μｍ）、ｐ−ＩｎＧａＡｓコンタクト層３０６ｂが厚く（層厚：８００ｎｍ）なっている。また、メサ幅が大きく（メサ幅：５μｍ）なっている。この変換器は、変換器２００の先端でコア層が薄くなるようにコア層を成長したあとに、ｉ−ＩｎＰクラッド層の一部、ｐ−ＩｎＰクラッド層、およびｐ−ＩｎＧａＡｓコンタクト層を、変換器２００の先端で厚くなるように選択マスク成長して作製されている。   Next, as illustrated in FIG. 1B, the waveguide of the converter 200 includes an n-InP clad layer 302, a core layer 303 b, an i-InP clad layer 304 b, and a p-InP clad layer on an InP substrate 301. 305b and a p-InGaAs contact layer 306b are stacked. Compared to the optical semiconductor element 300, the core layer 303b is thin (layer thickness: 80 nm), the i-InP clad layer 304b is thin (layer thickness 420 nm), and the p-InP clad layer 305b is thick (layer thickness: 3.2 μm). The p-InGaAs contact layer 306b is thick (layer thickness: 800 nm). Also, the mesa width is large (mesa width: 5 μm). In this converter, after growing the core layer so that the core layer becomes thin at the tip of the converter 200, a part of the i-InP cladding layer, the p-InP cladding layer, and the p-InGaAs contact layer are converted. The selective mask is grown so as to be thick at the tip of the vessel 200.

図１（ｂ）の断面では、コア層３０３ｂが薄くなっていることから、光の閉じ込め作用が弱くなっている。それにより、導波する光の分布範囲も広がっている。この構成では、変換器２００を導波する光の分布がｉ−ＩｎＰクラッド層３０４ｂ上のｐ−ＩｎＰクラッド層３０５ｂまで広がる。ｐ−ＩｎＰクラッド層３０５ｂでは光の一部が吸収されるため、光ロスが大きくなる。   In the cross section of FIG. 1B, since the core layer 303b is thin, the light confinement action is weak. Thereby, the distribution range of the guided light is also widened. In this configuration, the distribution of light guided through the converter 200 extends to the p-InP cladding layer 305b on the i-InP cladding layer 304b. The p-InP cladding layer 305b absorbs part of the light, so that the optical loss increases.

以下の実施形態においては、光ロスを抑制することができる変換器、光半導体装置およびそれらの製造方法について説明する。   In the following embodiments, a converter capable of suppressing optical loss, an optical semiconductor device, and a manufacturing method thereof will be described.

（実施形態）
図２は、実施形態に係る変換器１０ａおよび変換器１０ｂがマッハツェンダ変調器２０にモノリシックに接続された光変調器１００の模式的な上面図である。マッハツェンダ変調器２０は、光半導体素子の一例である。光変調器１００は、光半導体装置の一例である。変換器１０ａおよび変換器１０ｂは、スポットサイズ変換器である。変換器１０ａは、マッハツェンダ変調器２０へ光を集光するための構造を有する。変換器１０ｂは、マッハツェンダ変調器２０の出力光を分散させるための構造を有する。 (Embodiment)
FIG. 2 is a schematic top view of the optical modulator 100 in which the converter 10 a and the converter 10 b according to the embodiment are monolithically connected to the Mach-Zehnder modulator 20. The Mach-Zehnder modulator 20 is an example of an optical semiconductor element. The optical modulator 100 is an example of an optical semiconductor device. The converter 10a and the converter 10b are spot size converters. The converter 10 a has a structure for condensing light to the Mach-Zehnder modulator 20. The converter 10b has a structure for dispersing the output light of the Mach-Zehnder modulator 20.

マッハツェンダ変調器２０は、２本の入力導波路２１ａ，２１ｂから入力された光を分岐する光カプラ２２と、分岐された光を伝搬させる２本の変調導波路（アーム）２３ａ，２３ｂと、変調導波路２３ａ，２３ｂを伝搬した光を合波させる光カプラ２４と、光カプラ２４からの出力光を外部へと導く２本の出力導波路２５ａ，２５ｂと、を含む。図２の例では、光カプラ２２，２４として２×２カプラを用いている。２本の変調導波路２３ａ，２３ｂが延びる方向がマッハツェンダ変調器２０の長手方向である。変換器１０ａは、マッハツェンダ変調器２０の光入力側にモノリシックに接続されている。変換器１０ｂは、マッハツェンダ変調器２０の光出力側にモノリシックに接続されている。   The Mach-Zehnder modulator 20 includes an optical coupler 22 that branches light input from the two input waveguides 21a and 21b, two modulation waveguides (arms) 23a and 23b that propagate the branched light, and modulation. It includes an optical coupler 24 that combines the light propagated through the waveguides 23a and 23b, and two output waveguides 25a and 25b that guide the output light from the optical coupler 24 to the outside. In the example of FIG. 2, 2 × 2 couplers are used as the optical couplers 22 and 24. The direction in which the two modulation waveguides 23 a and 23 b extend is the longitudinal direction of the Mach-Zehnder modulator 20. The converter 10 a is monolithically connected to the optical input side of the Mach-Zehnder modulator 20. The converter 10 b is monolithically connected to the light output side of the Mach-Zehnder modulator 20.

入力導波路２１ａは、変換器１０ａの方に曲がり、変換器１０ａの導波路に接続される。入力導波路２１ｂは、マッハツェンダ変調器２０の一方の端部に延びている。出力導波路２５ａは、変換器１０ｂの方に曲がり、変換器１０ｂの導波路に接続される。出力導波路２５ｂは、マッハツェンダ変調器２０の他方の端部に延びている。入力導波路２１ａ，２１ｂ、光カプラ２２、変調導波路２３ａ，２３ｂ、光カプラ２４、および出力導波路２５ａ，２５ｂは、樹脂などで覆われている。   The input waveguide 21a bends toward the converter 10a and is connected to the waveguide of the converter 10a. The input waveguide 21 b extends to one end of the Mach-Zehnder modulator 20. The output waveguide 25a bends towards the converter 10b and is connected to the waveguide of the converter 10b. The output waveguide 25 b extends to the other end of the Mach-Zehnder modulator 20. The input waveguides 21a and 21b, the optical coupler 22, the modulation waveguides 23a and 23b, the optical coupler 24, and the output waveguides 25a and 25b are covered with resin or the like.

入力導波路２１ａから入力された光は、光カプラ２２で分岐して２本の変調導波路２３ａ，２３ｂを導波し、光カプラ２４で光結合し、出力導波路２５ａ，２５ｂから出力される。その際に、変調導波路２３ａ，２３ｂ上の信号電極に高周波の電気信号が供給されると、信号電極と基準電位電極との間で高周波の電気信号が流れる。この場合、変調導波路２３ａ，２３ｂの屈折率が変化し、変調導波路２３ａ，２３ｂを通過する光の位相が変化する。それにより、出力導波路２５ａ，２５ｂから出力される光がオン・オフし、変調信号が得られる。   The light input from the input waveguide 21a is branched by the optical coupler 22, guided through the two modulation waveguides 23a and 23b, optically coupled by the optical coupler 24, and output from the output waveguides 25a and 25b. . At this time, when a high-frequency electric signal is supplied to the signal electrodes on the modulation waveguides 23a and 23b, a high-frequency electric signal flows between the signal electrode and the reference potential electrode. In this case, the refractive indexes of the modulation waveguides 23a and 23b change, and the phase of light passing through the modulation waveguides 23a and 23b changes. Thereby, the light output from the output waveguides 25a and 25b is turned on / off, and a modulation signal is obtained.

図３は、変換器１０ａとマッハツェンダ変調器２０の接続部付近における上面拡大図である。図３に示すように、変換器１０ａは導波路３０と端面ＦＡＣＥＴを有する。導波路３０は、入力導波路２１ａとの接続部の近傍においては入力導波路２１ａと同じメサ幅Ｗ１を有する。また導波路３０は、少なくとも一部において、端面ＦＡＣＥＴに向かってメサ幅が連続的にまたは段階的に大きくなる拡幅部３０ａを備える。本実施形態においては、入力導波路２１ａとの接続箇所付近においては、導波路３０のメサ幅は、入力導波路２１ａの幅と同じであり、端面ＦＡＣＥＴに向かって連続的に大きくなり、端面ＦＡＣＥＴ付近においては一定となる。例えば、変換器１０ａの長さは５００μｍであり、拡幅部３０ａの長さは２００μｍ〜３００μｍである。   FIG. 3 is an enlarged top view of the vicinity of the connection between the converter 10a and the Mach-Zehnder modulator 20. As shown in FIG. As shown in FIG. 3, the converter 10a includes a waveguide 30 and an end face FACET. The waveguide 30 has the same mesa width W1 as that of the input waveguide 21a in the vicinity of the connection portion with the input waveguide 21a. Further, the waveguide 30 includes at least a widened portion 30a in which the mesa width increases continuously or stepwise toward the end face FACET. In the present embodiment, in the vicinity of the connection location with the input waveguide 21a, the mesa width of the waveguide 30 is the same as the width of the input waveguide 21a, and continuously increases toward the end face FACET, and the end face FACET. It is constant in the vicinity. For example, the length of the converter 10a is 500 μm, and the length of the widened portion 30a is 200 μm to 300 μm.

図４は、図３のＡ−Ａ線断面図である。図４に示すように、入力導波路２１ａにおいては、ＩｎＰ基板１１上に、下クラッド層１２、コア層１３、第１上クラッド層１４、第２上クラッド層１５、およびコンタクト層１６がこの順に積層された構造を有する。   4 is a cross-sectional view taken along line AA in FIG. As shown in FIG. 4, in the input waveguide 21a, the lower cladding layer 12, the core layer 13, the first upper cladding layer 14, the second upper cladding layer 15, and the contact layer 16 are arranged on the InP substrate 11 in this order. It has a laminated structure.

ＩｎＰ基板１１は、一例として半絶縁性のＩｎＰである。下クラッド層１２は、一例としてｎ−ＩｎＰであり、コア層１３よりも低い屈折率を有する。コア層１３は、一例としてバリア層がＡｌＧａＩｎＡｓ、井戸層がＡｌＧａＩｎＡｓの多重量子井戸（ＭＱＷ）構造を有する。第１上クラッド層１４は、一例としてｉ−ＩｎＰであり、コア層１３よりも小さい屈折率を有する。第２上クラッド層１５は、一例としてｐ−ＩｎＰ上にｐ−ＩｎＧａＡｓＰが積層されたｐ型半導体層であり、コア層１３よりも小さい屈折率を有する。コア層１３に電界を印加するために、第２上クラッド層１５は、ｐドープされている。コンタクト層１６は、一例としてｐ−ＩｎＧａＡｓである。コア層１３に電界を印加するために、コンタクト層１６上にＡｕなどの金属電極（図示せず）などが設けられている。   As an example, the InP substrate 11 is semi-insulating InP. The lower cladding layer 12 is n-InP as an example, and has a lower refractive index than the core layer 13. For example, the core layer 13 has a multiple quantum well (MQW) structure in which the barrier layer is AlGaInAs and the well layer is AlGaInAs. The first upper cladding layer 14 is, for example, i-InP, and has a refractive index smaller than that of the core layer 13. The second upper cladding layer 15 is a p-type semiconductor layer in which p-InGaAsP is stacked on p-InP as an example, and has a refractive index smaller than that of the core layer 13. In order to apply an electric field to the core layer 13, the second upper cladding layer 15 is p-doped. The contact layer 16 is, for example, p-InGaAs. In order to apply an electric field to the core layer 13, a metal electrode (not shown) such as Au is provided on the contact layer 16.

例えば、下クラッド層１２の層厚は２μｍであり、コア層１３の層厚は４００ｎｍであり、第１上クラッド層１４の層厚は５００ｎｍであり、第２上クラッド層１５の層厚は８００ｎｍであり、コンタクト層１６の層厚は２００ｎｍである。   For example, the layer thickness of the lower cladding layer 12 is 2 μm, the layer thickness of the core layer 13 is 400 nm, the layer thickness of the first upper cladding layer 14 is 500 nm, and the layer thickness of the second upper cladding layer 15 is 800 nm. The contact layer 16 has a thickness of 200 nm.

下クラッド層１２、コア層１３、第１上クラッド層１４、第２上クラッド層１５、およびコンタクト層１６は、基板１１上においてメサを構成することで、入力導波路２１ａとして機能する。コア層１３に効率よく電界を印加するために、光の広がりを断面内で小さくしてコア層１３内に閉じ込めることが好ましい。そこで、メサ幅を狭く（例えばメサ幅１．５μｍ）してある。また、コア層１３を厚くしてある。コア層１３に効率よく電界を印加するために、第１上クラッド層１４および第２上クラッド層１５の合計の層厚は小さい方がよい。図４の例では、当該合計の層厚は１．３μｍである。   The lower cladding layer 12, the core layer 13, the first upper cladding layer 14, the second upper cladding layer 15, and the contact layer 16 constitute a mesa on the substrate 11 and function as the input waveguide 21 a. In order to efficiently apply an electric field to the core layer 13, it is preferable to confine the light in the core layer 13 by reducing the spread of light in the cross section. Therefore, the mesa width is narrowed (for example, the mesa width is 1.5 μm). Further, the core layer 13 is thickened. In order to efficiently apply an electric field to the core layer 13, the total thickness of the first upper cladding layer 14 and the second upper cladding layer 15 is preferably small. In the example of FIG. 4, the total layer thickness is 1.3 μm.

図５（ａ）は、図３のＢ−Ｂ線断面図である。図３のＢ−Ｂ線は、変換器１０ａにおいてメサ幅が入力導波路２１ａのメサ幅と同じ箇所を通る。図５（ｂ）は、図３のＣ−Ｃ線断面図である。図３のＣ−Ｃ線は、変換器１０ａにおいて、端面ＦＡＣＥＴの近傍の断面であり、メサ幅が最も大きい箇所を通る。図６は、図３のＤ−Ｄ線断面図である。図３のＤ−Ｄ線は、入力導波路２１ａから変換器１０ａにかけてメサが延びる方向に沿ってメサを通る。   Fig.5 (a) is the BB sectional drawing of FIG. The BB line in FIG. 3 passes through the converter 10a where the mesa width is the same as the mesa width of the input waveguide 21a. FIG.5 (b) is CC sectional view taken on the line of FIG. A line CC in FIG. 3 is a cross section in the vicinity of the end face FACET in the converter 10a and passes through a portion having the largest mesa width. 6 is a cross-sectional view taken along the line DD of FIG. 3 passes through the mesa along the direction in which the mesa extends from the input waveguide 21a to the converter 10a.

図５（ａ）および図５（ｂ）に示すように、変換器１０ａの導波路３０は、基板１１上に、下クラッド層１２、コア層１３、第１上クラッド層１４および上クラッド層１７がこの順で積層された構造を有する。下クラッド層１２、コア層１３および上クラッド層１７は、基板１１上でメサを構成することにより、変換器１０ａの導波路３０として機能する。   As shown in FIGS. 5A and 5B, the waveguide 30 of the converter 10 a is formed on the substrate 11 with the lower cladding layer 12, the core layer 13, the first upper cladding layer 14, and the upper cladding layer 17. Are stacked in this order. The lower cladding layer 12, the core layer 13, and the upper cladding layer 17 function as the waveguide 30 of the converter 10a by forming a mesa on the substrate 11.

変換器１０ａの基板１１は、入力導波路２１ａと共通である。変換器１０ａの下クラッド層１２、コア層１３、および第１上クラッド層１４については、入力導波路２１ａと共通の層（同一成長工程で成長させた層）である。変換器１０ａの上クラッド層１７は、ｉ型またはｎ型（例えばｎ型ドーパント濃度：２×１０１７／ｃｍ３以下）の半導体層であり、本実施形態においては一例としてｉ−ＩｎＰである。ここでｉ−ＩｎＰとは、意図的に添加したｎ型やｐ型の不純物を含まず、ホール測定で測られるキャリア濃度が１×１０１５／ｃｍ３以下であるような層のことを言う。また、上クラッド層１７は、第２上クラッド層１５よりも厚く、コア層１３よりも小さい屈折率を有する。図５（ａ）では、メサ幅および下クラッド層１２およびコア層１３の層厚は入力導波路２１ａと同じである。 The substrate 11 of the converter 10a is common to the input waveguide 21a. The lower cladding layer 12, the core layer 13, and the first upper cladding layer 14 of the converter 10a are layers common to the input waveguide 21a (layers grown in the same growth process). The upper cladding layer 17 of the converter 10a is an i-type or n-type (for example, n-type dopant concentration: 2 × 10 17 / cm 3 or less) semiconductor layer, and is i-InP as an example in the present embodiment. Here, i-InP refers to a layer that does not contain an intentionally added n-type or p-type impurity and has a carrier concentration measured by hole measurement of 1 × 10 15 / cm 3 or less. The upper cladding layer 17 is thicker than the second upper cladding layer 15 and has a refractive index smaller than that of the core layer 13. In FIG. 5A, the mesa width and the layer thicknesses of the lower cladding layer 12 and the core layer 13 are the same as those of the input waveguide 21a.

図６に示すように、導波路３０の拡幅部３０ａにおいては、メサ幅が大きくなるにつれて、コア層１３が連続的または段階的に薄くなる。すなわち、拡幅部３０ａは、層厚が連続的または段階的に薄くなる縮層部である。それにより、図５（ｂ）に示す端面近傍の断面では、コア層１３の層厚が薄く（層厚：８０μｍ）なっている。本実施形態においては、縮層部において、コア層１３は、メサ幅が大きくなるにつれて連続的に薄くなる。変換器１０ａの端面ＦＡＣＥＴにおいて、コア層１３の層厚は、入力導波路２１ａのコア層１３の層厚の１／５〜１／２程度となっている。ＭＱＷを構成する井戸層およびバリア層の層厚は、メサ幅が大きくなるにつれて、等しい割合で連続的に小さくなっている。井戸層の層厚の減少に伴って、ＭＱＷのバンドギャップ波長が大きくなり、ＭＱＷの屈折率が連続的に小さくなる。屈折率の低下は光の分布を広げることに寄与する。したがって、層厚が薄くなると共に屈折率が低下するＭＱＷをコア層１３に用いることは、変換器１０ａにおいて有利である。本実施形態においては、変換器１０ａとマッハツェンダ変調器２０のコア層１３が共通の層（ＭＱＷ）からなり、変換器１０ａと入力導波路２１ａの接続点においてコア層１３の不連続な境界面は存在しない。これにより、変換器１０ａと入力導波路２１ａとの間で光が滑らかに伝搬し、光ロスを低減することができる。   As shown in FIG. 6, in the widened portion 30a of the waveguide 30, the core layer 13 becomes thinner continuously or stepwise as the mesa width increases. That is, the widened portion 30a is a contracted layer portion whose layer thickness decreases continuously or stepwise. Thereby, in the cross section near the end face shown in FIG. 5B, the layer thickness of the core layer 13 is thin (layer thickness: 80 μm). In the present embodiment, the core layer 13 is continuously thinned as the mesa width increases in the reduced layer portion. In the end face FACET of the converter 10a, the layer thickness of the core layer 13 is about 1/5 to 1/2 of the layer thickness of the core layer 13 of the input waveguide 21a. The layer thicknesses of the well layer and the barrier layer constituting the MQW are continuously reduced at an equal rate as the mesa width is increased. As the thickness of the well layer decreases, the band gap wavelength of MQW increases and the refractive index of MQW decreases continuously. The decrease in refractive index contributes to widening the light distribution. Therefore, it is advantageous in the converter 10a to use the MQW in which the layer thickness is reduced and the refractive index is lowered for the core layer 13. In this embodiment, the core layer 13 of the converter 10a and the Mach-Zehnder modulator 20 is a common layer (MQW), and the discontinuous boundary surface of the core layer 13 at the connection point between the converter 10a and the input waveguide 21a is not exist. Thereby, light propagates smoothly between the converter 10a and the input waveguide 21a, and optical loss can be reduced.

また、図６を参照すると、入力導波路２１ａの第２上クラッド層１５、およびコンタクト層１６は、導波路３０との接続点近傍で終端する。このｐ層終端部では、第２上クラッド層１５およびコンタクト層１６の厚さが薄くなる。ｐ層終端部は傾斜を有する。第２上クラッド層１５およびコンタクト層１６の終端の傾斜（すなわちｐ層終端部の傾斜）は、垂直よりも緩やかである。また、コア層１３の層厚が薄くなり始める位置では、第１上クラッド層１４上を上クラッド層１７が覆う。上クラッド層１７は、入力導波路２１ａと導波路３０の接続点近傍において、第２上クラッド層１５およびコンタクト層１６上まで延在している。コア層１３を導波する光は、その一部が第１上クラッド層、第２上クラッド層１５及び上クラッド層１７にも分布する。上述のように、入力導波路２１ａと変換器１０ａの接続点近傍において、第２上クラッド層１５およびコンタクト層１６を終端部において傾斜させ、さらに上クラッド層１７を第２上クラッド層１５およびコンタクト層１６の上部に延在させる。これらにより、第２上クラッド層１５及び上クラッド層１７に分布する光が、上クラッド層１７と第２上クラッド層１５とが接続された不連続界面を滑らかに通過する。すなわちクラッド層の接続界面での光のロスを低減することができる。   Referring to FIG. 6, the second upper cladding layer 15 and the contact layer 16 of the input waveguide 21 a are terminated in the vicinity of the connection point with the waveguide 30. At the p layer termination, the thickness of the second upper cladding layer 15 and the contact layer 16 is reduced. The p layer termination has a slope. The slopes of the ends of the second upper cladding layer 15 and the contact layer 16 (that is, the slope of the p-layer termination) are gentler than the vertical. Further, the upper clad layer 17 covers the first upper clad layer 14 at a position where the thickness of the core layer 13 starts to decrease. The upper cladding layer 17 extends to the second upper cladding layer 15 and the contact layer 16 in the vicinity of the connection point between the input waveguide 21 a and the waveguide 30. A part of the light guided through the core layer 13 is also distributed to the first upper cladding layer, the second upper cladding layer 15 and the upper cladding layer 17. As described above, in the vicinity of the connection point between the input waveguide 21a and the converter 10a, the second upper cladding layer 15 and the contact layer 16 are inclined at the terminal portion, and the upper cladding layer 17 is further moved to the second upper cladding layer 15 and the contact. Extend to the top of layer 16. As a result, the light distributed in the second upper cladding layer 15 and the upper cladding layer 17 smoothly passes through the discontinuous interface where the upper cladding layer 17 and the second upper cladding layer 15 are connected. That is, light loss at the connection interface of the cladding layer can be reduced.

本実施形態においては、変換器１０ａにおいて、メサ幅が大きくなるにつれてコア層１３が薄くなることによって、コア層１３への光の閉じ込めが抑制される。それにより、変換器１０ａの端面において光が広がり、光を集光または分散させることができる。この構成において、コア層１３上に上クラッド層１７として、ｐ型半導体層よりも光吸収が小さく、コア層１３よりも屈折率が小さく、ｐ型の第２上クラッド層１５よりも厚いｉ型またはｎ型の半導体層が積層される。それにより、変換器１０ａにおいて光ロスを低減することができる。   In the present embodiment, in the converter 10a, the core layer 13 becomes thinner as the mesa width increases, so that light confinement in the core layer 13 is suppressed. Thereby, light spreads at the end face of the converter 10a, and the light can be collected or dispersed. In this configuration, as the upper clad layer 17 on the core layer 13, the light absorption is smaller than that of the p-type semiconductor layer, the refractive index is smaller than that of the core layer 13, and the i-type is thicker than the p-type second upper clad layer 15. Alternatively, an n-type semiconductor layer is stacked. Thereby, the optical loss can be reduced in the converter 10a.

光がクラッド層からはみ出さないようにするためには、変換器１０ａの第１上クラッド層１４と上クラッド層１７との合計のクラッド層厚は、コア層１３の層厚が小さいほど厚いことが好ましい。したがって、第１上クラッド層１４と上クラッド層１７の層厚は、コア層１３の層厚に応じて決定することが好ましい。   In order to prevent light from protruding from the clad layer, the total clad layer thickness of the first upper clad layer 14 and the upper clad layer 17 of the converter 10a is increased as the layer thickness of the core layer 13 is smaller. Is preferred. Therefore, the thicknesses of the first upper cladding layer 14 and the upper cladding layer 17 are preferably determined according to the layer thickness of the core layer 13.

図７は、導波路３０におけるコア層１３の最薄部の層厚と、第１上クラッド層１４と上クラッド層１７との合計のクラッド層厚の関係を例示する図である。コア層１３の層厚が１００ｎｍ（逆数＝１０μｍ−１）の構造を構造１とし、コア層１３の層厚が１８０ｎｍの構造を構造２とする。構造１の場合には、バンドギャップ波長は、１．１μｍである。構造２の場合には、バンドギャップ波長は、１．１５μｍである。構造１の方がコア層１３の屈折率は低い。図７に示すように、構造１の場合には、第１上クラッド層１４と上クラッド層１７との合計の層厚を３．６μｍとした場合に、モードフィールド径３．６μｍを実現することができる。クラッド層厚を大きくする必要があるが、光の分布を広げる効果は大きい。また、構造２の場合には、第１上クラッド層１４と上クラッド層１７との合計の層厚を２μｍとした場合に、モードフィールド径１．７μｍを実現することができる。光の分布を広げる効果は小さいが、コア層１３の上に設ける上クラッド層１７の厚さが小さくてよいので、変換器は作り易い。 FIG. 7 is a diagram illustrating the relationship between the thickness of the thinnest portion of the core layer 13 in the waveguide 30 and the total cladding layer thickness of the first upper cladding layer 14 and the upper cladding layer 17. A structure in which the layer thickness of the core layer 13 is 100 nm (reciprocal number = 10 μm −1 ) is a structure 1, and a structure in which the layer thickness of the core layer 13 is 180 nm is a structure 2. In the case of structure 1, the band gap wavelength is 1.1 μm. For structure 2, the bandgap wavelength is 1.15 μm. The refractive index of the core layer 13 is lower in the structure 1. As shown in FIG. 7, in the case of the structure 1, when the total layer thickness of the first upper cladding layer 14 and the upper cladding layer 17 is 3.6 μm, a mode field diameter of 3.6 μm is realized. Can do. Although it is necessary to increase the thickness of the cladding layer, the effect of widening the light distribution is great. In the case of the structure 2, when the total thickness of the first upper cladding layer 14 and the upper cladding layer 17 is 2 μm, a mode field diameter of 1.7 μm can be realized. Although the effect of widening the light distribution is small, the thickness of the upper cladding layer 17 provided on the core layer 13 may be small, so that the converter is easy to make.

また、図８（ａ）は、第１上クラッド層１４と上クラッド層１７との合計のクラッド層厚と、縦方向（基板に垂直な方向）のモードフィールド径との関係を例示する図である。図８（ａ）に示すように、構造１においては、第１上クラッド層１４と上クラッド層１７との合計のクラッド層厚が大きいほど縦方向に大きいモードフィールド径が得られる。構造２においてはクラッド層厚は２μｍ程度でモードフィールド径１．７μｍが得られ、クラッド層厚を大きくしてもそれ以上はモードフィールド径は大きくならない。変換器において構造１のコア層厚を採用した場合には、クラッド層厚を大きくすれば、縦方向に十分に大きいモードフィールド径（３．６μｍ）が得られる。構造２のコア層厚を採用した場合には、クラッド層厚２．０μｍ程度で、縦方向に大きいモードフィールド径（１．７μｍ）が得られる。また、図８（ｂ）は、メサ幅と横方向（メサ幅方向）のモードフィールド径との関係を例示する図である。図８（ｂ）に示すように、構造１においてメサ幅を４．７μｍ以下とし、構造２においてメサ幅を２．２μｍ以上とすれば、横方向に十分に大きいモードフィールド径（＝１．７μｍ〜３．６μｍ）が得られる。縦方向と横方向のモードフィールド径が一致するので真円のモードフィールドを得ることができる。本実施形態においては、入力導波路２１ａのモードフィールド径は約１μｍである。変換器１０ａの構造として構造１、構造２のいずれを採用した場合も、入力導波路２１ａの光の分布を拡大することができる。   FIG. 8A is a diagram illustrating the relationship between the total clad layer thickness of the first upper clad layer 14 and the upper clad layer 17 and the mode field diameter in the vertical direction (direction perpendicular to the substrate). is there. As shown in FIG. 8A, in the structure 1, the larger the total clad layer thickness of the first upper clad layer 14 and the upper clad layer 17, the larger the mode field diameter is obtained in the vertical direction. In the structure 2, the clad layer thickness is about 2 μm and a mode field diameter of 1.7 μm is obtained. When the core layer thickness of structure 1 is adopted in the converter, a sufficiently large mode field diameter (3.6 μm) can be obtained in the vertical direction by increasing the cladding layer thickness. When the core layer thickness of structure 2 is employed, a mode field diameter (1.7 μm) large in the vertical direction can be obtained with a cladding layer thickness of about 2.0 μm. FIG. 8B is a diagram illustrating the relationship between the mesa width and the mode field diameter in the horizontal direction (mesa width direction). As shown in FIG. 8B, if the mesa width is 4.7 μm or less in the structure 1 and the mesa width is 2.2 μm or more in the structure 2, the mode field diameter (= 1.7 μm) sufficiently large in the lateral direction. ~ 3.6 μm) is obtained. Since the mode field diameters in the vertical and horizontal directions match, a perfect circular mode field can be obtained. In the present embodiment, the mode field diameter of the input waveguide 21a is about 1 μm. Even when either the structure 1 or the structure 2 is adopted as the structure of the converter 10a, the light distribution in the input waveguide 21a can be expanded.

また、本実施形態においては、入力導波路２１ａおよび導波路３０において、コア層１３が共通している。たとえば、入力導波路２１ａおよび変換器１０ａのコア層１３は、同一の成長工程により形成されている。この場合、入力導波路２１ａと導波路３０の間において、コア層１３にバットジョイント界面のような急峻な組成変化を持つ界面が存在しない。それにより、光ロスを抑制することができる。   In the present embodiment, the core layer 13 is common to the input waveguide 21 a and the waveguide 30. For example, the input waveguide 21a and the core layer 13 of the converter 10a are formed by the same growth process. In this case, no interface having a steep composition change such as a butt joint interface exists in the core layer 13 between the input waveguide 21 a and the waveguide 30. Thereby, optical loss can be suppressed.

また、マッハツェンダ変調器２０においては、コア層１３に効率よく電界を印加するために、第１上クラッド層１４および第２上クラッド層１５の合計の層厚は小さい方が好ましい。本実施形態においては、第１上クラッド層１４および第２上クラッド層１５とは別に上クラッド層１７が設けられているため、変換器１０ａの上クラッド層１７の層厚は、マッハツェンダ変調器２０のクラッド層厚に影響されず、光の分布に最適となるように設計されることができる。すなわち、上クラッド層１７の層厚の自由度が高くなる。それにより、コア層１３の層厚の変化とは無関係に厚い上クラッド層１７を設けることができる。その結果、コア層１３の層厚を任意に設計しても上クラッド層１７よりも上部に光が漏れ出すことを抑制することができる。   In the Mach-Zehnder modulator 20, it is preferable that the total thickness of the first upper cladding layer 14 and the second upper cladding layer 15 is small in order to efficiently apply an electric field to the core layer 13. In the present embodiment, since the upper cladding layer 17 is provided separately from the first upper cladding layer 14 and the second upper cladding layer 15, the layer thickness of the upper cladding layer 17 of the converter 10 a is determined by the Mach-Zehnder modulator 20. It can be designed to be optimal for the light distribution without being affected by the thickness of the cladding layer. That is, the degree of freedom of the layer thickness of the upper cladding layer 17 is increased. Thereby, the thick upper cladding layer 17 can be provided regardless of the change in the layer thickness of the core layer 13. As a result, even if the layer thickness of the core layer 13 is arbitrarily designed, light can be prevented from leaking upward from the upper cladding layer 17.

また、上クラッド層１７の上面は、コア層１３の縮層部（拡幅部３０ａ）を含む領域において、平坦になっていることが好ましい。変換器１０ａおよびマッハツェンダ変調器２０にメサを形成する工程において、リソグラフィの精度が向上し、メサ幅の精度が向上するからである。本実施形態においては、コア層１３の層厚が変化する縮層部（拡幅部３０ａ）においては、コア層１３の層厚と第１上クラッド層１４の層厚と上クラッド層１７の層厚の合計が一定である。例えば、クラッド層の層厚は、図５（ａ）では３．３μｍであるが、図５（ｂ）ではコア層１３の層厚が減った分だけ増えて３．６２μｍである。   Further, the upper surface of the upper cladding layer 17 is preferably flat in a region including the reduced layer portion (the widened portion 30 a) of the core layer 13. This is because, in the process of forming mesas in the converter 10a and the Mach-Zehnder modulator 20, the lithography accuracy is improved and the mesa width accuracy is improved. In the present embodiment, in the reduced layer portion (widened portion 30 a) where the layer thickness of the core layer 13 changes, the layer thickness of the core layer 13, the layer thickness of the first upper cladding layer 14, and the layer thickness of the upper cladding layer 17. The sum of is constant. For example, the thickness of the clad layer is 3.3 μm in FIG. 5A, but in FIG. 5B, it is increased to 3.62 μm as the thickness of the core layer 13 is reduced.

本実施形態においては、上クラッド層１７の上面の平坦性の指標として、局所厚さ変動（Ｌｏｃａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ：ＬＶＴ）を用いる。ＬＴＶは、ある所定の面積の範囲内における表面の高さの変化の最大値のことである。この指標を用いて、上クラッド層１７の上面は、コア層１３が薄くなり始める位置からコア層１３の層厚が一定になるまで、ＬＴＶ（１００μｍ□）≦１μｍかつＬＴＶ（２μｍ□）≦１００ｎｍであることが好ましい。ＬＴＶ（１００μｍ□）≦１μｍは、１００μｍ角の正方形で囲まれた範囲において１μｍ以下の厚さの変化が許容されることを意味する。ＬＴＶ（１００μｍ□）≦５００ｎｍであることがより好ましく、ＬＴＶ（２μｍ□）≦５０ｎｍであることがより好ましい。   In the present embodiment, local thickness variation (LVT) is used as an index of flatness of the upper surface of the upper cladding layer 17. LTV is the maximum value of the change in surface height within a certain predetermined area. Using this index, the upper surface of the upper clad layer 17 has LTV (100 μm □) ≦ 1 μm and LTV (2 μm □) ≦ 100 nm from the position where the core layer 13 begins to become thin until the core layer 13 has a constant thickness. It is preferable that LTV (100 μm □) ≦ 1 μm means that a change in thickness of 1 μm or less is allowed in a range surrounded by a 100 μm square. LTV (100 μm □) ≦ 500 nm is more preferable, and LTV (2 μm □) ≦ 50 nm is more preferable.

なお、上クラッド層１７がコンタクト層１６上に延在する構成において上クラッド層１７の上面を平坦にするためには、第２上クラッド層１５およびコンタクト層１６の終端部の傾斜面がコア層１３の上面となす傾斜角度が所定範囲であることが好ましい。例えば、上記傾斜角度が１２．８度以上５２．６度以下とすることにより、上クラッド層１７の上面を容易に平坦にすることができる。   In order to flatten the upper surface of the upper clad layer 17 in the configuration in which the upper clad layer 17 extends on the contact layer 16, the inclined surfaces of the second upper clad layer 15 and the terminal layer of the contact layer 16 are core layers. It is preferable that the inclination angle formed with the upper surface of 13 is within a predetermined range. For example, when the tilt angle is 12.8 degrees or more and 52.6 degrees or less, the upper surface of the upper cladding layer 17 can be easily flattened.

例えば、図９（ａ）および図９（ｂ）は、第２上クラッド層１５およびコンタクト層１６上に上クラッド層１７が延在するように上クラッド層１７を形成した場合の、第２上クラッド層１５、コンタクト層１６および上クラッド層１７の断面のＳＥＭ写真を模式的に描いた図である。成長角度を把握しやすくするために、マーカー層を介在させてある。図９（ａ）に示すように、第２上クラッド層１５およびコンタクト層１６の傾斜角度が５２．６度の場合、上クラッド層１７の上面１７ａを平坦に形成することができた。また、上クラッド層１７がコア層１３に対して１２．８度の傾斜角度で成長していることから、第２上クラッド層１５およびコンタクト層１６の傾斜角度が１２．８度の場合にも上クラッド層１７の上面１７ａを平坦に形成することができるといえる。なお、図９（ｂ）に示すように、第２上クラッド層１５およびコンタクト層１６の傾斜角度が３６．０度の場合においても、上クラッド層１７の上面１７ａを平坦にできることを確認した。図９（ｂ）では、上クラッド層１７のマーカー層は介在させていない。   For example, FIG. 9A and FIG. 9B show the second upper case when the upper cladding layer 17 is formed so that the upper cladding layer 17 extends on the second upper cladding layer 15 and the contact layer 16. 3 is a diagram schematically illustrating SEM photographs of cross sections of a cladding layer 15, a contact layer 16, and an upper cladding layer 17. FIG. In order to make it easy to grasp the growth angle, a marker layer is interposed. As shown in FIG. 9A, when the inclination angle of the second upper cladding layer 15 and the contact layer 16 is 52.6 degrees, the upper surface 17a of the upper cladding layer 17 can be formed flat. Further, since the upper cladding layer 17 grows at an inclination angle of 12.8 degrees with respect to the core layer 13, the inclination angle of the second upper cladding layer 15 and the contact layer 16 is also 12.8 degrees. It can be said that the upper surface 17a of the upper cladding layer 17 can be formed flat. As shown in FIG. 9B, it was confirmed that the upper surface 17a of the upper cladding layer 17 can be made flat even when the inclination angle of the second upper cladding layer 15 and the contact layer 16 is 36.0 degrees. In FIG. 9B, the marker layer of the upper cladding layer 17 is not interposed.

また、上クラッド層１７は、コンタクト層１６上の端部において、急峻な傾斜を有して終端していることが好ましい。急峻な傾斜により、短い距離で上クラッド層の厚さの変換を行うことができる。例えば、上クラッド層１７のコンタクト層１６上の終端面がコンタクト層１６の上面となす傾斜角度は、７５度以上９０度以下であることが好ましい。   Further, the upper cladding layer 17 is preferably terminated with a steep slope at the end on the contact layer 16. Due to the steep slope, the thickness of the upper cladding layer can be converted at a short distance. For example, the inclination angle formed by the end surface of the upper cladding layer 17 on the contact layer 16 and the upper surface of the contact layer 16 is preferably 75 degrees or more and 90 degrees or less.

変換器１０ｂは、変換器１０ａと同様の構成を有する。すなわち、変換器１０ｂは、マッハツェンダ変調器２０の長手方向を軸に対称的な構成を有する。なお、変換器１０ａおよび変換器１０ｂの一方だけが上述した構成を有していてもよい。また、変換器１０ａおよび変換器１０ｂの導波路がマッハツェンダ変調器２０の長手方向に対して垂直になっているが、変換器１０ａおよび変換器１０ｂの導波路の少なくともいずれか一方がマッハツェンダ変調器２０の長手方向と平行であってもよい。また、複数段のマッハツェンダ変調器を備え、光入力側の端および光出力側の端の少なくともいずれか一方に上述した変換器が備わっていてもよい。   The converter 10b has the same configuration as the converter 10a. That is, the converter 10 b has a symmetric configuration with respect to the longitudinal direction of the Mach-Zehnder modulator 20. Only one of the converter 10a and the converter 10b may have the above-described configuration. In addition, the waveguides of the converter 10a and the converter 10b are perpendicular to the longitudinal direction of the Mach-Zehnder modulator 20, but at least one of the waveguides of the converter 10a and the converter 10b is Mach-Zehnder modulator 20. It may be parallel to the longitudinal direction. Further, a plurality of Mach-Zehnder modulators may be provided, and the above-described converter may be provided at at least one of the light input side end and the light output side end.

なお、変換器１０ａ，１０ｂにおけるコア層の層厚は、特に限定されるわけではない。例えば、変換器１０ａ，１０ｂにおけるコア層１３の最小の層厚が比較的大きい場合には、モードフィールド径が小さくなって外部の光学部品との光軸合わせが難しくなる可能性がある。しかしながら、その場合には、上クラッド層１７を薄くすることで、導波路のメサを形成する工程やマッハツェンダ変調器２０導波路の上部に電極を形成するプロセスがより容易になる。   In addition, the layer thickness of the core layer in converter 10a, 10b is not necessarily limited. For example, when the minimum layer thickness of the core layer 13 in the converters 10a and 10b is relatively large, the mode field diameter may be reduced, making it difficult to align the optical axis with external optical components. However, in that case, by thinning the upper cladding layer 17, the process of forming the mesa of the waveguide and the process of forming the electrode on the top of the Mach-Zehnder modulator 20 waveguide become easier.

なお、本実施形態においては、変換器１０ａ，１０ｂは、光半導体素子の一例である変調器に接続されているが、それに限られない。変換器１０ａ，１０ｂの導波路３０が、コア層上にｐ型半導体層が設けられた導波路を有する他の光半導体素子に接続されていても、上記効果が得られる。   In the present embodiment, the converters 10a and 10b are connected to a modulator that is an example of an optical semiconductor element, but are not limited thereto. Even if the waveguide 30 of the converters 10a and 10b is connected to another optical semiconductor element having a waveguide in which a p-type semiconductor layer is provided on the core layer, the above-described effect can be obtained.

続いて、光変調器１００の製造方法について説明する。図１０（ａ）〜図１２（ｄ）は、光変調器１００の製造方法を説明するための模式的な上面図及び断面図である。図１０（ａ）〜（ｈ）には、マッハツェンダ変調器２０の入力導波路２１ａの一部と変換器１０ａとを含む領域が描かれている。図１０（ａ）〜（ｄ）は上面図であり、図１０（ｅ）〜（ｈ）は図１０（ａ）〜（ｄ）中のＸＩ−ＸＩ線に沿ってとられた断面図である。まず、図１０（ａ）および図１０（ｅ）に示すように、基板１１上に、ＭＯＣＶＤ法（有機金属気相成長法）等を用いて下クラッド層１２を成長させる。例えば、成長圧力は０．７５×１０４Ｐａ（７５ｍｂａｒ）であり、成長温度は６００℃である。また、例えば、下クラッド層１２は、ｎ−ＩｎＰ層とｉ−ＩｎＰ層がこの順に積層された構造を有し、ｎ−ＩｎＰ層の層厚は１．２μｍであり、ｉ−ＩｎＰ層の層厚は１００ｎｍである。 Next, a method for manufacturing the optical modulator 100 will be described. FIGS. 10A to 12D are schematic top views and cross-sectional views for explaining a method for manufacturing the optical modulator 100. 10A to 10H illustrate a region including a part of the input waveguide 21a of the Mach-Zehnder modulator 20 and the converter 10a. 10A to 10D are top views, and FIGS. 10E to 10H are cross-sectional views taken along line XI-XI in FIGS. 10A to 10D. . First, as shown in FIGS. 10A and 10E, a lower cladding layer 12 is grown on a substrate 11 by using MOCVD (metal organic chemical vapor deposition) or the like. For example, the growth pressure is 0.75 × 10 4 Pa (75 mbar) and the growth temperature is 600 ° C. For example, the lower cladding layer 12 has a structure in which an n-InP layer and an i-InP layer are stacked in this order, and the layer thickness of the n-InP layer is 1.2 μm, and the layer of the i-InP layer The thickness is 100 nm.

引き続き、スペーサ層３１およびマスク層３２を成長させる。例えば、成長圧力は１×１０４Ｐａであり、成長温度は６５０℃である。スペーサ層３１は、例えばＡｌＩｎＡｓである。マスク層３２は、例えばＩｎＰである。スペーサ層３１およびマスク層３２は、コア層１３が形成される面と離間するサスペンションマスクの形成に用いる半導体層である。 Subsequently, the spacer layer 31 and the mask layer 32 are grown. For example, the growth pressure is 1 × 10 4 Pa and the growth temperature is 650 ° C. The spacer layer 31 is, for example, AlInAs. The mask layer 32 is, for example, InP. The spacer layer 31 and the mask layer 32 are semiconductor layers used for forming a suspension mask that is separated from the surface on which the core layer 13 is formed.

次に、図１０（ｂ）および（ｆ）に示すように、エッチングによりサスペンションマスク３３を形成する。すなわち、まずＣＶＤ法等により、０．２μｍ程度の絶縁膜（ＳｉＮ、ＳｉＯ２など）をマスク層３２上に堆積する。次に、一般的なフォトリソ工程により、絶縁膜にサスペンションマスクのパターンが形成された絶縁膜マスクを形成する。次に、絶縁膜マスクを用いてマスク層３２に対してドライエッチングを行う。次に、絶縁膜マスクをフッ酸で除去し、水洗（流水５分）し、乾燥を行う。次に、硫酸：過水：水＝１：１：１によりスペーサ層３１をウェットエッチングし、水洗、乾燥を行うことでサスペンションマスク３３が得られる。サスペンションマスク３３は、マスク層３２が下クラッド層１２と離間して設けられているパターン３３ａ及びマスク層３２がスペーサ層３１によって支持された支持部３３ｂを有する。サスペンションマスク３３のパターン３３ａは、入力導波路２１ａから変換器１０ａの端面ＦＡＣＥＴに向かって少なくとも一部において幅が広がるような形状を有する。本実施形態においては、一例として、入力導波路２１ａ側から変換器１０ａの端面に向かって連続的に幅が広がる形状を有する。さらにサスペンションマスク３３は、パターン３３ａの両脇に開口３３ｃを有する。パターン３３ａは、［０１１］方向に延在する。サスペンションマスク３３は、マッハツェンダ変調器２０が形成される領域に開口３３ｄを有する。 Next, as shown in FIGS. 10B and 10F, a suspension mask 33 is formed by etching. That is, first, an insulating film (SiN, SiO 2 or the like) of about 0.2 μm is deposited on the mask layer 32 by CVD or the like. Next, an insulating film mask in which a suspension mask pattern is formed on the insulating film is formed by a general photolithography process. Next, dry etching is performed on the mask layer 32 using an insulating film mask. Next, the insulating film mask is removed with hydrofluoric acid, washed with water (flowing water for 5 minutes), and dried. Next, the suspension mask 33 is obtained by wet-etching the spacer layer 31 with sulfuric acid: overwater: water = 1: 1: 1, washing with water, and drying. The suspension mask 33 includes a pattern 33 a in which the mask layer 32 is provided apart from the lower cladding layer 12 and a support portion 33 b in which the mask layer 32 is supported by the spacer layer 31. The pattern 33a of the suspension mask 33 has such a shape that the width increases at least partially from the input waveguide 21a toward the end face FACET of the converter 10a. In this embodiment, as an example, it has a shape in which the width continuously increases from the input waveguide 21a side toward the end face of the converter 10a. Furthermore, the suspension mask 33 has openings 33c on both sides of the pattern 33a. The pattern 33a extends in the [011] direction. The suspension mask 33 has an opening 33d in a region where the Mach-Zehnder modulator 20 is formed.

その後、図１０（ｂ）および（ｆ）に示すように、サスペンションマスク３３をマスクとして用いて、下クラッド層１２上に、ＭＯＣＶＤ法等を用いて、コア層１３を成長させる。すなわち、入力導波路２１ａおよび導波路３０におけるコア層１３を、同一の成長工程にて成長させる。例えば、成長圧力は、１×１０４Ｐａであり、成長温度は、６５０℃である。開口３３ｄの領域では、成長されるコア層１３の層厚は、例えば４００ｎｍである。サスペンションマスク３３のパターン３３ａに離間して覆われた領域では、パターン３３ａによってコア層１３の原料の供給が絞られるため、下クラッド層１２上に成長されるコア層１３の厚さが薄くなる。サスペンションマスク３３のパターン３３ａの幅が大きい箇所においては、幅が小さい箇所と比較してコア層１３が薄くなる。端面ＦＡＣＥＴの近傍においては、パターン３３ａの幅が最も広く、コア層１３の厚さは８０ｎｍである。パターン３３ａの幅を、入力導波路２１ａ側から変換器１０ａの端面の側に向かって連続的に広げることにより、入力導波路２１ａ側から端面側に向かって連続的に層厚が減少するコア層１３を形成することができる。なお、サスペンションマスク３３を用いると、サスペンションマスク３３のパターン３３ａの幅方向の中央部が窪む。その後、コア層１３上に、第１上クラッド層１４を成長させる。この際には、成長温度を例えば５２０℃に下げる。第１上クラッド層１４の層厚は、開口３３ｄの領域では、例えば４００ｎｍである。パターン３３ａの下部では第１上クラッド層１４の層厚が減少する。端面において第１上クラッド層１４の厚さは８０ｎｍである。 Thereafter, as shown in FIGS. 10B and 10F, the core layer 13 is grown on the lower cladding layer 12 by using the MOCVD method or the like, using the suspension mask 33 as a mask. That is, the core layer 13 in the input waveguide 21a and the waveguide 30 is grown in the same growth process. For example, the growth pressure is 1 × 10 4 Pa and the growth temperature is 650 ° C. In the region of the opening 33d, the thickness of the grown core layer 13 is, for example, 400 nm. In the region of the suspension mask 33 that is covered with the pattern 33a, the supply of the raw material of the core layer 13 is restricted by the pattern 33a, so that the thickness of the core layer 13 grown on the lower cladding layer 12 is reduced. In the portion where the width of the pattern 33a of the suspension mask 33 is large, the core layer 13 is thinner than the portion where the width is small. In the vicinity of the end face FACET, the width of the pattern 33a is the widest, and the thickness of the core layer 13 is 80 nm. A core layer whose layer thickness continuously decreases from the input waveguide 21a side to the end face side by continuously widening the width of the pattern 33a from the input waveguide 21a side to the end face side of the converter 10a. 13 can be formed. If the suspension mask 33 is used, the central portion in the width direction of the pattern 33a of the suspension mask 33 is recessed. Thereafter, a first upper cladding layer 14 is grown on the core layer 13. At this time, the growth temperature is lowered to 520 ° C., for example. The layer thickness of the first upper cladding layer 14 is, for example, 400 nm in the region of the opening 33d. Under the pattern 33a, the thickness of the first upper cladding layer 14 decreases. The thickness of the first upper cladding layer 14 at the end face is 80 nm.

次に、硫酸：過水：水＝１：１：１等のエッチング液を用いて、サスペンションマスク３３を支持するスペーサ層３１が除去されるまでをエッチングを行い、マスク層３２をリフトオフすることにより、サスペンションマスク３３を除去する。コア層１３上に第１上クラッド層１４が形成されていることから、コア層１３がエッチング液から保護される。その後、水洗（流水５分）し、乾燥を行う。次に、図１０（ｃ）および（ｇ）に示すように、第１上クラッド層１４の上に絶縁膜マスク３４（ＳｉＮ、ＳｉＯ２など）をＣＶＤ法及び一般的なフォトリソ工程により形成する。絶縁膜マスク３４の一端は、マッハツェンダ変調器２０と変換器１０ａの接続部に位置する。絶縁膜マスク３４は、変換器１０ａのメサを形成する領域を覆う。 Next, etching is performed until the spacer layer 31 supporting the suspension mask 33 is removed by using an etching solution such as sulfuric acid: superwater: water = 1: 1: 1, and the mask layer 32 is lifted off. Then, the suspension mask 33 is removed. Since the first upper cladding layer 14 is formed on the core layer 13, the core layer 13 is protected from the etching solution. Then, it is washed with water (flowing water for 5 minutes) and dried. Next, as shown in FIGS. 10C and 10G, an insulating film mask 34 (SiN, SiO 2, etc.) is formed on the first upper cladding layer 14 by a CVD method and a general photolithography process. One end of the insulating film mask 34 is located at a connection portion between the Mach-Zehnder modulator 20 and the converter 10a. The insulating film mask 34 covers a region for forming the mesa of the converter 10a.

次に、図１０（ｄ）および（ｈ）に示すように、絶縁膜マスク３４を用いて、ＭＯＣＶＤ法等を用いて、第２上クラッド層１５を選択成長させる。例えば、成長圧力は１×１０４Ｐａであり、成長温度は６００℃である。成長雰囲気にＨＣｌガスを添加する。雰囲気中のＨＣｌの濃度は２２ｐｐｍである。第２上クラッド層１５は例えばｐ−ＩｎＰ層からなり、その層厚は１μｍである。あるいは第２上クラッド層１５は複数の層からなってもよく、例えば、ｉ−ＩｎＰ層（層厚１００ｎｍ）、ｐ−ＩｎＰ層（層厚８００ｎｍ）、ｐ−ＩｎＧａＡｓＰ層（層厚１００ｎｍ）の積層体である。その後、第２上クラッド層１５上に、コンタクト層１６を成長させる。例えば、成長温度は５５０℃であり、コンタクト層１６の層厚は１００ｎｍである。成長雰囲気にＨＣｌなどの塩素系ガスを２２ｐｐｍ程度添加する。第２上クラッド層１５及びコンタクト層１６の選択成長の際に、成長雰囲気にＨＣｌを添加することで、絶縁膜マスク３４上へのかぶり成長を抑制することができる。また、雰囲気にＨＣｌを添加することで、第２上クラッド層１５及びコンタクト層１６が絶縁膜マスク３４と接する端部の傾斜角度（断面における傾斜角度ＴＨ）を、１２．８〜５２．６度の緩やかな角度とすることができる。その後、絶縁膜マスク３４をフッ酸等で除去し、水洗（流水５分）し、乾燥を行う。絶縁膜マスク３４で覆われていた領域は、第１上クラッド層１４が露出する。絶縁膜マスク３４を除去した領域は、第２上クラッド層１５及びコンタクト層１６を成長した領域に比べて、窪んでおり、窪みの深さは１μｍである。 Next, as shown in FIGS. 10D and 10H, the second upper clad layer 15 is selectively grown using the insulating film mask 34 by using the MOCVD method or the like. For example, the growth pressure is 1 × 10 4 Pa and the growth temperature is 600 ° C. Add HCl gas to the growth atmosphere. The concentration of HCl in the atmosphere is 22 ppm. The second upper cladding layer 15 is made of, for example, a p-InP layer, and the layer thickness is 1 μm. Alternatively, the second upper cladding layer 15 may be composed of a plurality of layers. For example, an i-InP layer (layer thickness 100 nm), a p-InP layer (layer thickness 800 nm), and a p-InGaAsP layer (layer thickness 100 nm) are stacked. Is the body. Thereafter, the contact layer 16 is grown on the second upper cladding layer 15. For example, the growth temperature is 550 ° C., and the thickness of the contact layer 16 is 100 nm. About 22 ppm of chlorine gas such as HCl is added to the growth atmosphere. In the selective growth of the second upper cladding layer 15 and the contact layer 16, by adding HCl to the growth atmosphere, fog growth on the insulating film mask 34 can be suppressed. Further, by adding HCl to the atmosphere, the inclination angle (inclination angle TH in the cross section) of the end where the second upper cladding layer 15 and the contact layer 16 are in contact with the insulating film mask 34 is set to 12.8 to 52.6 degrees. It can be a gentle angle. Thereafter, the insulating film mask 34 is removed with hydrofluoric acid or the like, washed with water (flowing water for 5 minutes), and dried. In the region covered with the insulating film mask 34, the first upper cladding layer 14 is exposed. The region where the insulating film mask 34 has been removed is recessed as compared with the region where the second upper cladding layer 15 and the contact layer 16 are grown, and the depth of the recess is 1 μm.

図１１（ａ）〜（ｄ）は上面図であり、図１１（ｅ）〜（ｈ）は図１１（ａ）〜（ｄ）中のＸＩＩ−ＸＩＩ線に沿ってとられた断面図である。図１１（ａ）および（ｅ）に示すように、ＭＯＣＶＤ法等を用いて、上クラッド層１７を成長させる。例えば、成長圧力は１×１０４Ｐａであり、成長温度は５２０℃である。また、例えば、上クラッド層１７の層厚は、２．６μｍである。上クラッド層１７を成長させる際に、成長雰囲気にＨＣｌ等の塩素系ガスを２２ｐｐｍ程度混ぜることで絶縁膜マスク３４を除去した後に形成された窪んだ領域を平坦に埋め込むことができる。第２上クラッド層１５及びコンタクト層１６の端部の傾斜角度が１２．８〜５２．６度と緩やかであること、及び、上クラッド層１７のＭＯＣＶＤの成長雰囲気にＨＣｌを添加することが、約１μｍと深く窪んだ領域上に形成される上クラッド層１７の上面を平坦にすることに寄与する。 11A to 11D are top views, and FIGS. 11E to 11H are cross-sectional views taken along line XII-XII in FIGS. 11A to 11D. . As shown in FIGS. 11A and 11E, the upper clad layer 17 is grown using the MOCVD method or the like. For example, the growth pressure is 1 × 10 4 Pa and the growth temperature is 520 ° C. For example, the layer thickness of the upper cladding layer 17 is 2.6 μm. When the upper clad layer 17 is grown, a recessed region formed after removing the insulating film mask 34 can be flatly embedded by mixing about 22 ppm of chlorine-based gas such as HCl in the growth atmosphere. The inclination angle of the end portions of the second upper cladding layer 15 and the contact layer 16 is as gentle as 12.8 to 52.6 degrees, and HCl is added to the MOCVD growth atmosphere of the upper cladding layer 17; This contributes to flattening the upper surface of the upper clad layer 17 formed on a region deeply depressed to about 1 μm.

次に、図１１（ｂ）および（ｆ）に示すように、変換器１０ａのメサを形成するための絶縁膜マスク３５を形成する。絶縁膜マスク３５は、端面における幅が例えば４．５μｍ、入力導波路２１ａとの接続部における幅が１．５μｍである。絶縁膜マスク３５の幅が、端面から接続部に向かって狭くなる。絶縁膜マスク３５の幅は、第２上クラッド層１５およびコンタクト層１６の選択成長に用いた絶縁膜マスク３４の幅よりも小さい。絶縁膜マスク３５の幅は、コア層１３の成長に用いたサスペンションマスク３３のパターン３３ａの幅よりも小さい。次に、図１１（ｃ）および（ｇ）に示すように、絶縁膜マスク３５を用いて、ドライエッチングまたはドライエッチングとウェットエッチングとの組み合わせなどにより、上クラッド層１７をエッチングする。コンタクト層１６が露出するまでエッチングを行う。次に、図１１（ｄ）および（ｈ）に示すように、全面に絶縁膜マスク３６を形成する。   Next, as shown in FIGS. 11B and 11F, an insulating film mask 35 for forming a mesa of the converter 10a is formed. The insulating film mask 35 has a width of, for example, 4.5 μm at the end face and a width of 1.5 μm at the connection portion with the input waveguide 21a. The width of the insulating film mask 35 becomes narrower from the end face toward the connection portion. The width of the insulating film mask 35 is smaller than the width of the insulating film mask 34 used for the selective growth of the second upper cladding layer 15 and the contact layer 16. The width of the insulating film mask 35 is smaller than the width of the pattern 33 a of the suspension mask 33 used for the growth of the core layer 13. Next, as shown in FIGS. 11C and 11G, the upper cladding layer 17 is etched using the insulating film mask 35 by dry etching or a combination of dry etching and wet etching. Etching is performed until the contact layer 16 is exposed. Next, as shown in FIGS. 11D and 11H, an insulating film mask 36 is formed on the entire surface.

図１２（ａ）〜（ｄ）には、導波路の幅方向の断面および導波路が延びる方向の断面が描かれている。導波路の幅方向の断面は、入力導波路２１ａの断面である。図１２（ａ）に示すように、マッハツェンダ変調器２０（図では入力導波路２１ａのみ描かれている）に対応するレジストマスク３７を形成する。次に、図１２（ｂ）に示すように、レジストマスク３７のパターンを絶縁膜マスク３６に転写する。次に、図１２（ｃ）に示すように、上クラッド層１７、コンタクト層１６、第２上クラッド層１５、第１上クラッド層１４、コア層１３、および下クラッド層１２に対してドライエッチングを行い、マッハツェンダ変調器２０（入力導波路２１ａ）のメサ、及び変換器１０ａのメサを一括して形成する。次に、図１２（ｄ）に示すように、絶縁膜マスク３５をフッ酸などで除去する。その後、樹脂埋め込み、電極形成など、マッハツェンダ変調器２０のプロセスを行い、チップ化によって、光変調器１００が完成する。   12A to 12D illustrate a cross section in the width direction of the waveguide and a cross section in the direction in which the waveguide extends. A cross section in the width direction of the waveguide is a cross section of the input waveguide 21a. As shown in FIG. 12A, a resist mask 37 corresponding to the Mach-Zehnder modulator 20 (only the input waveguide 21a is shown in the figure) is formed. Next, as shown in FIG. 12B, the pattern of the resist mask 37 is transferred to the insulating film mask 36. Next, as shown in FIG. 12C, dry etching is performed on the upper cladding layer 17, the contact layer 16, the second upper cladding layer 15, the first upper cladding layer 14, the core layer 13, and the lower cladding layer 12. Then, the mesa of the Mach-Zehnder modulator 20 (input waveguide 21a) and the mesa of the converter 10a are collectively formed. Next, as shown in FIG. 12D, the insulating film mask 35 is removed with hydrofluoric acid or the like. Thereafter, processes of the Mach-Zehnder modulator 20 such as resin embedding and electrode formation are performed, and the optical modulator 100 is completed by chip formation.

本実施形態に係る製造方法によれば、コア層１３上に上クラッド層１７として、ｐ型半導体層よりも光吸収が小さく、コア層１３よりも屈折率が小さく、ｐ型の第２上クラッド層１５よりも厚いｉ型またはｎ型の半導体層が積層される。それにより、変換器１０ａ，１０ｂにおいて光ロスを低減することができる。   According to the manufacturing method according to the present embodiment, the upper cladding layer 17 on the core layer 13 has a smaller light absorption than the p-type semiconductor layer, a smaller refractive index than the core layer 13, and a p-type second upper cladding. An i-type or n-type semiconductor layer thicker than the layer 15 is stacked. Thereby, optical loss can be reduced in the converters 10a and 10b.

上記実施形態において、入力導波路２１ａのコア層１３が第１コア層の一例として機能し、導波路３０のコア層１３が第２コア層の一例として機能する。   In the above embodiment, the core layer 13 of the input waveguide 21a functions as an example of the first core layer, and the core layer 13 of the waveguide 30 functions as an example of the second core layer.

１０ａ 変換器、１０ｂ 変換器、１１ 基板、１２ 下クラッド層、１３ コア層、１４ 第１上クラッド層、１５ 第２上クラッド層、１６ コンタクト層、１７ 上クラッド層、２０ マッハツェンダ変調器、２１ａ 入力導波路、２１ｂ 入力導波路、２２ 光カプラ、２３ａ 変調導波路、２３ｂ 変調導波路、２４ 光カプラ、２５ａ 出力導波路、２５ｂ 出力導波路、３０ 導波路、３１ スペーサ層、３２ マスク層、３３ サスペンションマスク、３４ 絶縁膜マスク、３５ 絶縁膜マスク、３６ 絶縁膜マスク、３７ レジストマスク、１００ 光変調器、２００ 変換器   10a converter, 10b converter, 11 substrate, 12 lower cladding layer, 13 core layer, 14 first upper cladding layer, 15 second upper cladding layer, 16 contact layer, 17 upper cladding layer, 20 Mach-Zehnder modulator, 21a input Waveguide, 21b Input waveguide, 22 Optical coupler, 23a Modulation waveguide, 23b Modulation waveguide, 24 Optical coupler, 25a Output waveguide, 25b Output waveguide, 30 Waveguide, 31 Spacer layer, 32 Mask layer, 33 Suspension Mask, 34 Insulating film mask, 35 Insulating film mask, 36 Insulating film mask, 37 Resist mask, 100 Optical modulator, 200 Converter

Claims (10)

第１コア層の上にｐ型半導体層が設けられた導波路を有する光半導体素子に接続された変換器であって、
前記変換器は、前記第１コア層に接続された第２コア層と、端面と、前記第２コア層上に設けられた上クラッド層とを備え、
前記第２コア層は、前記第１コア層との接続部から前記端面に向かう少なくとも一部において層厚が減少する縮層部を備え、
前記第１コア層と前記第２コア層とは前記接続部近傍において同一の組成と厚さとを備え、
前記上クラッド層は、前記ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層である変換器。 A converter connected to an optical semiconductor element having a waveguide in which a p-type semiconductor layer is provided on a first core layer,
The converter includes a second core layer connected to the first core layer, an end surface, and an upper cladding layer provided on the second core layer,
The second core layer includes a contracted layer portion having a layer thickness that decreases in at least a part from the connecting portion with the first core layer toward the end surface,
The first core layer and the second core layer have the same composition and thickness in the vicinity of the connection portion,
The converter, wherein the upper cladding layer is an i-type or n-type upper cladding layer thicker than the p-type semiconductor layer. 前記第２コア層は、井戸層とバリア層とを含む多重量子井戸構造を備え、
前記縮層部において、前記第１コア層との接続部から前記端面に向かって、前記井戸層および前記バリア層の層厚が連続的に減少する、請求項１記載の変換器。 The second core layer includes a multiple quantum well structure including a well layer and a barrier layer,
2. The converter according to claim 1, wherein the thickness of the well layer and the barrier layer continuously decreases from the connection portion with the first core layer toward the end surface in the contracted layer portion. 前記上クラッド層は、前記ｐ型半導体層の上面で終端する上クラッド終端部を有し、前記上クラッド終端部が前記ｐ型半導体層の上面となす傾斜角度は、７５度以上９０度以下である、請求項１または２記載の変換器。   The upper clad layer has an upper clad termination portion that terminates at the upper surface of the p-type semiconductor layer, and an inclination angle between the upper clad termination portion and the upper surface of the p-type semiconductor layer is not less than 75 degrees and not more than 90 degrees. The converter according to claim 1 or 2, wherein 前記ｐ型半導体層は、前記接続部において終端するｐ層終端部を有し、
前記ｐ層終端部が前記第１コア層の上面となす傾斜角度は、１２．８度以上５２．６度以下である、請求項１〜３のいずれか一項に記載の変換器。 The p-type semiconductor layer has a p-layer termination that terminates at the connection portion;
The converter according to any one of claims 1 to 3, wherein an inclination angle formed by the p-layer termination portion and an upper surface of the first core layer is 12.8 degrees or more and 52.6 degrees or less. 前記上クラッド層の上面は、ＬＴＶ（１００μｍ）≦１μｍかつＬＴＶ（２μｍ）≦１００ｎｍの平坦性を有する、請求項１〜４のいずれか一項に記載の変換器。   5. The converter according to claim 1, wherein an upper surface of the upper cladding layer has flatness of LTV (100 μm) ≦ 1 μm and LTV (2 μm) ≦ 100 nm. 請求項１〜５のいずれか一項に記載の変換器と、
前記光半導体素子と、を備える、光半導体装置。 The converter according to any one of claims 1 to 5,
An optical semiconductor device comprising the optical semiconductor element. 一端から他端に向かう少なくとも一部において層厚が減少する縮層部を備えるコア層を形成する工程と、
前記縮層部よりも前記一端側において前記コア層上にｐ型半導体層を形成する工程と、
前記縮層部よりも前記他端側及び前記縮層部において、前記コア層上に、前記ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層を形成する工程と、を含む光半導体装置の製造方法。 Forming a core layer having a reduced layer portion whose layer thickness decreases in at least a part from one end to the other end;
Forming a p-type semiconductor layer on the core layer on the one end side with respect to the contracted layer portion;
Forming an i-type or n-type upper cladding layer thicker than the p-type semiconductor layer on the core layer at the other end side and the reduced layer portion from the reduced layer portion. Device manufacturing method. 前記コア層を形成する工程において、前記コア層が形成される面と離間し前記コア層が形成される面を覆う半導体マスクを用いて前記コア層を形成し、
前記半導体マスクは、前記一端から前記他端に向かう少なくとも一部を覆うパターンを備え、前記パターンは前記一端側から前記他端側に向かって幅が変化する拡幅部を備える、請求項７記載の光半導体装置の製造方法。 In the step of forming the core layer, the core layer is formed using a semiconductor mask that is separated from the surface on which the core layer is formed and covers the surface on which the core layer is formed,
The said semiconductor mask is provided with the pattern which covers at least one part which goes to the said other end from the said one end, The said pattern is provided with the enlarged part from which the width changes toward the said other end side from the said one end side. Manufacturing method of optical semiconductor device. 前記ｐ型半導体層を形成する工程において、前記縮層部を絶縁膜マスクで覆い、塩素系ガスを含む雰囲気でＭＯＣＶＤ法により前記ｐ型半導体層を形成する、請求項７または８記載の光半導体装置の製造方法。   9. The optical semiconductor according to claim 7, wherein, in the step of forming the p-type semiconductor layer, the contracted layer portion is covered with an insulating film mask, and the p-type semiconductor layer is formed by MOCVD in an atmosphere containing a chlorine-based gas. Device manufacturing method. 前記上クラッド層を形成する工程において、塩素系ガスを含む雰囲気でＭＯＣＶＤ法により前記上クラッド層を形成する、請求項７〜９のいずれか一項に記載の光半導体装置の製造方法。   The method for manufacturing an optical semiconductor device according to claim 7, wherein in the step of forming the upper cladding layer, the upper cladding layer is formed by MOCVD in an atmosphere containing a chlorine-based gas.
JP2015082033A 2015-04-13 2015-04-13 Converter, optical semiconductor device, and optical semiconductor device manufacturing method Pending JP2016200760A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015082033A JP2016200760A (en) 2015-04-13 2015-04-13 Converter, optical semiconductor device, and optical semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015082033A JP2016200760A (en) 2015-04-13 2015-04-13 Converter, optical semiconductor device, and optical semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2016200760A true JP2016200760A (en) 2016-12-01

Family

ID=57422737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015082033A Pending JP2016200760A (en) 2015-04-13 2015-04-13 Converter, optical semiconductor device, and optical semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2016200760A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11215757B2 (en) 2019-07-18 2022-01-04 Sumitomo Electric Industries, Ltd. Spot size converter and manufacturing method of the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178233A (en) * 1996-12-17 1998-06-30 Nec Corp Photosemic0nductor device and its method of manufacturing the same
JPH10326942A (en) * 1997-03-26 1998-12-08 Mitsubishi Electric Corp Compound optical device and its manufacture
JP2000208862A (en) * 1999-01-11 2000-07-28 Nec Corp Semiconductor optical integrated device and its manufacture
US20030095751A1 (en) * 2001-11-17 2003-05-22 Rogers David Carnegie Semiconductor optical devices and methods of making them
JP2015018880A (en) * 2013-07-09 2015-01-29 住友電気工業株式会社 Semiconductor device and manufacturing method of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178233A (en) * 1996-12-17 1998-06-30 Nec Corp Photosemic0nductor device and its method of manufacturing the same
JPH10326942A (en) * 1997-03-26 1998-12-08 Mitsubishi Electric Corp Compound optical device and its manufacture
JP2000208862A (en) * 1999-01-11 2000-07-28 Nec Corp Semiconductor optical integrated device and its manufacture
US20030095751A1 (en) * 2001-11-17 2003-05-22 Rogers David Carnegie Semiconductor optical devices and methods of making them
JP2015018880A (en) * 2013-07-09 2015-01-29 住友電気工業株式会社 Semiconductor device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11215757B2 (en) 2019-07-18 2022-01-04 Sumitomo Electric Industries, Ltd. Spot size converter and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US9229293B2 (en) Semiconductor optical device and method for manufacturing semiconductor optical device
CN106532434B (en) The method of lamination selective area growth production multi-wavelength integreted phontonics transmitting chip
US9435949B2 (en) Optical integrated circuit and manufacturing method thereof
US9435950B2 (en) Semiconductor optical device
US9229168B2 (en) Semiconductor optical waveguide device and method for manufacturing the same
US11002909B2 (en) Optical integrated device and optical transmitter module
JP2015216318A (en) Semiconductor optical integrated element
US9482834B2 (en) Semiconductor optical device and method for producing semiconductor optical device
US8938138B2 (en) Optical semiconductor device and method of manufacturing optical semiconductor device
JP2013165201A (en) Semiconductor optical element, semiconductor optical module and manufacturing method of the same
JP2019003973A (en) Semiconductor device and manufacturing method of the same
US20210143609A1 (en) Semiconductor optical device and method for producing semiconductor optical device
KR20080052233A (en) Spot size converter integrated laser device
US9753350B2 (en) Mach-Zehnder modulator, method of making optical waveguide structure
US9176360B2 (en) Method for producing spot-size convertor
JP2016200760A (en) Converter, optical semiconductor device, and optical semiconductor device manufacturing method
JP2006091880A (en) Method and apparatus for low parasitic capacitance butt-joint passive waveguide connected to active structure
JP2012079990A (en) Integrated optical semiconductor device
US8731344B2 (en) Method for manufacturing semiconductor optical modulator and semiconductor optical modulator
US10725241B2 (en) Asymmetrical spot-size converter and method of manufacturing spot-size converter
US10684414B1 (en) Interconnect between different multi-quantum well waveguides in a semiconductor photonic integrated circuit
KR20130071749A (en) Distributed feedback- laser diode integrated with spot size converter and method of manufacturing the same
US9023677B2 (en) Method for producing spot size converter
CN105356296A (en) Novel semiconductor laser manufacturing method and structure
US10969543B2 (en) Semiconductor integrated optical device, and method of fabricating semiconductor integrated optical device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190305