JP2016197621A - Thin film transistor and method for manufacturing the same - Google Patents
Thin film transistor and method for manufacturing the same Download PDFInfo
- Publication number
- JP2016197621A JP2016197621A JP2015075767A JP2015075767A JP2016197621A JP 2016197621 A JP2016197621 A JP 2016197621A JP 2015075767 A JP2015075767 A JP 2015075767A JP 2015075767 A JP2015075767 A JP 2015075767A JP 2016197621 A JP2016197621 A JP 2016197621A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- thin film
- film transistor
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、有機半導体をチャンネル層とした薄膜トランジスタとその製造方法に関する。 The present invention relates to a thin film transistor using an organic semiconductor as a channel layer and a manufacturing method thereof.
現在、一般的な平面薄型画像表示装置は非晶質シリコンや多結晶シリコンを半導体層に用いた薄膜トランジスタのアクティブマトリックスにより駆動されている。 At present, a general flat and thin image display device is driven by an active matrix of a thin film transistor using amorphous silicon or polycrystalline silicon as a semiconductor layer.
一方、近年、平面薄型画像表示装置のさらなる薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに樹脂基板を用いる試みがなされている。 On the other hand, in recent years, attempts have been made to use a resin substrate instead of a glass substrate in order to further reduce the thickness and weight of a flat and thin image display device and improve breakage resistance.
しかし、上述のシリコンを用いる薄膜トランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。 However, the manufacture of the above-described thin film transistor using silicon requires a relatively high temperature thermal process and is generally difficult to form directly on a resin substrate having low heat resistance.
そこで、低温形成が可能な有機半導体を用いた薄膜トランジスタの開発が活発に行われている。 Therefore, development of a thin film transistor using an organic semiconductor that can be formed at a low temperature has been actively conducted.
有機半導体は印刷法によってパターニングが可能であるという長所を有する。さらに、有機半導体を用いた薄膜トランジスタは、半導体層だけでなく、電極やゲート絶縁層も印刷法によって形成可能な材料を選択することにより、薄膜トランジスタを構成する層を全て印刷により形成することも可能である。 Organic semiconductors have the advantage that they can be patterned by a printing method. Furthermore, for thin film transistors using organic semiconductors, not only the semiconductor layer but also the electrodes and gate insulating layers can be formed by printing by selecting materials that can be formed by a printing method. is there.
印刷法を用いて製造した薄膜トランジスタの製造コストは、真空成膜・フォトリソグラフィーにより製造されるシリコン系薄膜を用いた薄膜トランジスタの製造コストより大幅な削減が期待される。 The manufacturing cost of a thin film transistor manufactured using a printing method is expected to be significantly reduced from the manufacturing cost of a thin film transistor using a silicon-based thin film manufactured by vacuum film formation / photolithography.
薄膜トランジスタの電極材料としては銀が用いられることが最も一般的である(例えば、非特許文献1、2参照)。そして、平面薄型画像表示装置の更なる高機能化には、薄膜トランジスタの性能を更に向上させる必要がある。高機能化のため、駆動電圧を低減する一方で、更にON電流を増加させるためには、ゲート絶縁膜の薄膜化が必要である。しかし、ゲート絶縁膜の薄膜化により、図2に示したようにゲート電極の上面のエッジ(周縁端部)にテーパがない場合、ステップカバレッジ性が悪くなる問題があり、ゲート電極とソース電極およびドレイン電極間のリーク電流増大の原因となる、ゲート電極11の上面の周縁端部の想定されるリーク箇所16に、欠陥が発生することが問題となっている。
The most common electrode material for thin film transistors is silver (see, for example,
ゲート電極とソース電極およびドレイン電極間のリーク電流増大の原因となる欠陥を抑制しなければ、ゲート絶縁膜の薄膜化は不可能であり、ひいては薄膜トランジスタのオン電流が減少し、デバイスを動作させる上で所望の特性が得られないこととなる。
この問題解決の為に、銀電極、特にゲート電極にテーパ部を設けることは有効な方法であることが知られている。例えば、インクジェット法によりゲート電極を製造する技術が開示されている(特許文献1参照)。
Unless defects that cause an increase in leakage current between the gate electrode, the source electrode, and the drain electrode are not suppressed, it is impossible to reduce the thickness of the gate insulating film. As a result, the on-current of the thin film transistor is reduced and the device operates. Therefore, desired characteristics cannot be obtained.
In order to solve this problem, it is known that providing a taper portion on a silver electrode, particularly a gate electrode, is an effective method. For example, a technique for manufacturing a gate electrode by an inkjet method is disclosed (see Patent Document 1).
しかしながら、インクジェット法を用いて、ゲート電極のテーパ部を製造する場合、液滴の液だれ(以後、液滴だれ、と称する。)等の問題があり、所望のテーパ形状を製造することが難しいという欠点がある。 However, when the tapered portion of the gate electrode is manufactured using the ink jet method, there is a problem such as liquid dripping (hereinafter referred to as droplet dripping), and it is difficult to manufacture a desired tapered shape. There is a drawback.
そこで本発明は、上記問題点を鑑みて、全て印刷を使用した製造工程にて、ゲート電極のエッジをテーパ形状とすることで、ゲート絶縁膜を薄くしても良好なステップカバレージが得られ、ゲート電極とソース電極およびドレイン電極間のリーク電流を低減した有機半導体層を有する薄膜トランジスタを提供することを課題とする。 Therefore, in view of the above problems, the present invention provides a step coverage that is good even if the gate insulating film is thinned by making the edge of the gate electrode into a tapered shape in the manufacturing process using printing. It is an object of the present invention to provide a thin film transistor having an organic semiconductor layer in which leakage current between a gate electrode, a source electrode, and a drain electrode is reduced.
上記の課題を解決する手段として、請求項1に記載の発明は、絶縁基板上にゲート電極、ゲート絶縁層、ソース電極及びドレイン電極、有機半導体層を備えている薄膜トランジスタにおいて、ゲート電極の上面の周縁部の最も高い部分からゲート電極の内側と外側に向ってテーパ部が形成されていることを特徴とする薄膜トランジスタである。
As a means for solving the above problems, the invention described in
また請求項2に記載の発明は、前記薄膜トランジスタが、ボトムゲート・ボトムコンタクト型であることを特徴とする請求項1に記載の薄膜トランジスタである。
The invention described in
また請求項3に記載の発明は、前記ゲート電極は、銀、銅、金のうち少なくとも一種類の超微粒子金属材料を含有するインクジェット用インクを用いて形成されたことを特徴とする請求項1または2に記載の薄膜トランジスタである。
The invention according to
また請求項4に記載の発明は、前記ゲート電極を構成する主成分が銀であることを特徴とする請求項1〜2のいずれかに記載の薄膜トランジスタである。
The invention described in
また請求項5に記載の発明は、絶縁基板上にゲート電極を印刷法にて形成する工程と、
ゲート絶縁膜を印刷法にて形成する工程と、
ソースおよびドレイン電極を印刷法にて形成する工程と、
有機半導体層を印刷法にて形成する工程と、を備えており、
前記ゲート絶縁膜を印刷法にて形成する工程が、インクジェット装置を使用して凹版の凹部にインキングを行う凹版インキング法を使用した凹版印刷法を使用した工程であることを特徴とする薄膜トランジスタの製造方法である。
The invention according to
Forming a gate insulating film by a printing method;
Forming a source and drain electrode by a printing method;
A step of forming an organic semiconductor layer by a printing method,
The step of forming the gate insulating film by a printing method is a step using an intaglio printing method using an intaglio inking method for inking an intaglio plate using an ink jet device. It is a manufacturing method.
ゲート電極に液滴だれのないコーヒーステイン形状のテーパ部を設けることにより想定されるオン電流が変化する例を示す。図5にゲート電極に液滴だれのないコーヒーステイン形状のテーパ部を設けないでTFTを作製した場合のトランジスタのゲート電圧Vgsとソースドレイン電流Idsの特性を示す。図4にゲート電極に液滴だれのないコーヒーステイン形状のテーパ部を設けたTFTを作製した場合のトランジスタのゲート電圧Vgsとソースドレイン電流Idsの特性を示す。ゲート電圧は−40Vから+20V、ソースドレイン電圧−15Vで測定を行っている。前者は立上りが悪く、オン電流も低い特性を示す。後者は立上りが良く、オン電流も高い良好な特性を示す。これは、ゲート電極に対
するゲート絶縁膜のステップカバレッジ性が向上し、ゲート電極とソース電極およびドレイン電極間のリーク電流の原因となる欠陥を抑制し、ゲート絶縁膜のさらなる薄膜化が可能になったことを示している。
An example will be shown in which the assumed on-current changes by providing a coffee stain-shaped taper portion free from dripping on the gate electrode. FIG. 5 shows the characteristics of the gate voltage Vgs and source / drain current Ids of a transistor in the case where a TFT is manufactured without providing a coffee stain-shaped taper portion without dripping on the gate electrode. FIG. 4 shows the characteristics of the gate voltage Vgs and the source / drain current Ids of a transistor in the case where a TFT having a coffee stain-shaped tapered portion without dripping on the gate electrode is manufactured. The gate voltage is measured from −40V to + 20V, and the source / drain voltage is −15V. The former has poor rise and low on-current characteristics. The latter exhibits good characteristics with good rise and high on-current. This improves the step coverage of the gate insulating film with respect to the gate electrode, suppresses defects that cause leakage current between the gate electrode, the source electrode, and the drain electrode, and enables the gate insulating film to be further thinned. It is shown that.
以下、本発明の実施の形態を、図面を参照しつつ詳細に説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the embodiments, the same components are denoted by the same reference numerals, and redundant description among the embodiments is omitted.
本発明は、ゲート電極に液滴だれの無いコーヒーステイン形状のテーパ部を設け、その層は、ゲート電極に対するゲート絶縁膜のステップカバレッジ性を向上させ、ゲート電極とソース電極およびドレイン電極間のリークの原因となる欠陥を抑制し、ゲート絶縁膜のさらなる薄膜化が可能な層であることを特徴とする。本発明の薄膜トランジスタの形態は図1に示すように、以下のようなものとなる。 In the present invention, the gate electrode is provided with a coffee stain-shaped taper portion without dripping, and the layer improves the step coverage of the gate insulating film with respect to the gate electrode, and leaks between the gate electrode, the source electrode, and the drain electrode. This is characterized in that it is a layer that can suppress the defects that cause the above and can further reduce the thickness of the gate insulating film. As shown in FIG. 1, the thin film transistor of the present invention has the following configuration.
絶縁基板10上に、ゲート電極11と、ゲート電極上にゲート電極を覆うように形成されたゲート絶縁層12と、ゲート絶縁層12上のソース電極13及びドレイン電極14と、ソース電極13及びドレイン電極14に接続された半導体層15とを備えた、ボトムゲート・ボトムコンタクト型の薄膜トランジスタである。そしてゲート電極11は、凹版インキング法により液滴だれのないコーヒーステイン形状のテーパ部を形成する。そのテーパ部の所望の形状は、凹版インキング法で用いる版の深さと幅で調整することができる。
A
ゲート電極に凹版インキング法(後述)による液滴だれの無いコーヒーステイン形状のテーパ部を設け、ゲート電極に対するゲート絶縁膜のステップカバレッジ性を向上させることで、ゲート電極とソース電極およびドレイン電極間のリーク電流の原因となるクラックなどの欠陥を抑制し、ゲート絶縁膜の薄膜化が可能になり、高いオン電流が得られる良好な特性のトランジスタを提供することが可能となる。図3に示すように、凹版インキング法は、インクジェットヘッド1から吐出したインク2を、版胴5上に設けられた凹版4の溝8にインキング3をして、凹版4の溝8からコーヒーステイン形状パターン9を基材7に転写6する印刷方法である。凹版インキング法は、通常の印刷法に比べて、版洗浄を必要としないことから、インク等の材料利用効率が格段に向上するという利点がある。
The gate electrode is provided with a coffee stain-shaped taper that is free from dripping by the intaglio inking method (described later) to improve the step coverage of the gate insulating film with respect to the gate electrode. It is possible to suppress a defect such as a crack that causes the leakage current of the transistor, reduce the thickness of the gate insulating film, and provide a transistor with good characteristics that can obtain a high on-current. As shown in FIG. 3, the intaglio inking method uses
(絶縁基板)
本発明の薄膜トランジスタ18を形成するための絶縁基板10として、ガラス基板または樹脂基板を用いることができる。樹脂基板の場合、例えば、ポリイミド、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン(PES)、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート(PEN)、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、フッ素系樹脂、環状ポリオレフィン系樹脂等を使用することができる。これらの基板は単独で使用することもでき、二種以上を積層した複合基板を使用することもできる。
(Insulated substrate)
As the
(ゲート電極)
本発明のゲート電極11には、Ag(銀)、Cu(銅)、Au(金)などの低抵抗金属材料のうち、少なくとも一種類の金属の超微粒子を含有するインクジェット用のインク2をインクジェット装置を用いて版胴5の凹版4の凹部(溝部8)にインキングしたものを基材7に印刷(凹版インキング法)し、焼成することにより形成することができる。
(Gate electrode)
For the
また金属の超微粒子は、出発材料としてこれらの金属材料の合金を使用して作製された超微粒子であっても良い。上記の三種類の金属は、それらを合計した量が主成分として含有されていれば良く、その他の成分を含有していても構わない。とりわけ低抵抗なゲート電極を形成するためには、Ag(銀)を主成分としたインクジェット用インクを用いて形成することが好ましい。また、低抵抗であることと併せて、その他の特性を付加する場合は、Ag(銀)あるいはAg(銀)、Cu(銅)、Au(金)などのいずれかまたはそれらを組合せた材料に、他の材料を添加しても良い。 The ultrafine metal particles may be ultrafine particles prepared using an alloy of these metal materials as a starting material. The above three types of metals only need to contain the total amount as a main component, and may contain other components. In particular, in order to form a low-resistance gate electrode, it is preferable to use an ink-jet ink mainly composed of Ag (silver). In addition, when adding other characteristics in addition to low resistance, Ag (silver) or Ag (silver), Cu (copper), Au (gold), or a combination thereof Other materials may be added.
液滴だれの無いコーヒーステイン形状のテーパ部17は、凹版インキング法により形成することができる。ここで、液滴だれの無いコーヒーシテイン形状とは、直方体状の印刷物の上面部の周縁端部が中央部に比べて緩やかに高くなり、ピーク高さを過ぎてから印刷物の中央部と端部の両側に向けて低くなり、印刷物の端部側には、基板表面に至る切り立った側面を形成する形状を指している(図1のゲート電極11の形状を参照)。従って、ゲート電極11の周縁部の最も高い部分からゲート電極11の内側と外側に向ってテーパ部17が形成されている。テーパ部17の所望の形状は、凹版インキング法で用いる版の深さと幅で調整することができる。PEDOT(ポリエチレンジオキシチオフェン)等の導電性有機材料を用いることもできる。ゲート電極11の膜厚としては、0.01μm以上1μm以下が好ましい。また、コーヒーステイン形状の中央部(凹部)と端部(凸部)の膜厚の比としては、9:10程度が好ましい。
The coffee stained tapered
(ゲート絶縁層)
本発明のゲート絶縁層12としては、例えば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、パリレン、フッ素樹脂、エポキシ樹脂などの高分子溶液、アルミナやシリカゲル等の粒子を分散させた溶液、または酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン等の無機材料の前駆体溶液を、スピンコート法やスリットダイコート法等を用いて塗布し、焼成することにより形成することができる。
(Gate insulation layer)
As the
(ソース電極、ドレイン電極)
本発明のソース電極13及びドレイン電極14としては、Ag、Cu、Auなどの低抵抗金属材料をインキ状、ペースト状にしたものを転写法で印刷し、焼成することにより形成することができるが、特にAgをインキ状またはペースト状にしたものが、低抵抗および低コストという観点から好ましい。
(Source electrode, drain electrode)
The
(有機半導体層)
本発明の有機半導体層15の材料としては、ポリチオフェン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や
半導体ナノ粒子分散液なども半導体層の材料として用いることができるが、これらに限定されるものではない。これらの有機半導体材料はトルエンなどの芳香族系の溶媒に溶解又は分散させてインキ状の溶液又は分散液として用いることができる。溶媒に適当な分散剤や安定剤等の添加剤を加えてもよい。
(Organic semiconductor layer)
Examples of the material of the
本発明の有機半導体層15には金属イオンと結合する化合物を含有する。例えばベンゾトリアール系またはトリアジン系の化合物が挙げられる。
The
ベンゾトリアゾール系は下記の式(1)に示されるベンゾトリアゾールが基本形であり、他にメタノールの付加物である1H−ベンゾトリアゾール−1−メタノール(式(2))や、トリアゾール側にアルキル基を付加したもの(式(3))や、ベンゼン側にアルキル基を付加したものが挙げられる(式(4))。 In the benzotriazole system, benzotriazole represented by the following formula (1) is a basic form. In addition, 1H-benzotriazole-1-methanol (formula (2)), which is an adduct of methanol, or an alkyl group on the triazole side. Examples include those added (formula (3)) and those obtained by adding an alkyl group to the benzene side (formula (4)).
トリアジンの基本骨格は式(5)に示されるものであり、例えば式(6)に示される2、4−ジアミノ−6−ビニル−S−トリアジン等が挙げられる。
有機半導体層15の形成方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の印刷法を用いることができる。一般に、上記の有機半導体に関しては、溶剤に対する溶解度が低いため、低粘度溶液の印刷に適したフレキソ印刷、転写印刷、インクジェット法、ディスペンサを用いることが望ましい。
As a method for forming the
以下、本発明に係る薄膜トランジスタの具体的な実施例について説明する。なお、本発明は各実施例に限るものではない。 Specific examples of the thin film transistor according to the present invention will be described below. Note that the present invention is not limited to each embodiment.
<実施例1>
実施例1では図1に示すような薄膜トランジスタ素子18を作製する。
絶縁基板10となるポリエチレンナフタレート(PEN)フィルム上に、凹版インキング法により、ナノ銀インキを用いて液滴だれの無いコーヒーステイン形状のテーパ部18を設けたゲート電極11を形成した。テーパ部17の所望の形状は、凹版インキング法で用いる凹版の深さと幅で調整した。180℃で1時間ベーク後、膜厚200nmのゲート電極11を作製した。次に、ゲート絶縁層12となるポリビニルフェノールを、ゲート電極11を含む絶縁基板10上にスピンコート法により成膜し、180℃で1時間ベーク後、膜厚1μmのゲート絶縁層12を得た。続いて、ゲート絶縁膜12上に、ソース電極13及びドレイン電極14としてナノ銀インキを、転写法を用いて形成した。180℃で1時間ベーク後、膜厚200nmのソース電極13及びドレイン電極14を得た。さらにソース電極13及びドレイン電極14上にペンタフルオロチオフェノールをイソプロピルアルコールで1重量%に希釈した溶液に30分浸漬させ、自己組織化単分子膜を形成した。最後に有機半導体材料である6,13−ビス(トリイソプロピルシリルエチニル)ペンタセンをテトラリンで2重量%になるように溶解させた溶液に、ベンゾトリアゾール系化合物を半導体材料(固形分)と重量比1.5:1として添加し、凸版印刷法を用いて、ソース電極13及びドレイン電極14上の一部を覆うようにしてソース・ドレイン電極間に印刷し、100℃で60分乾燥させて、膜厚50nmの有機半導体層15を形成した。
作製した薄膜トランジスタ18のチャネル長は20μm、チャネル幅は180μmであった。
<Example 1>
In Example 1, a thin
On a polyethylene naphthalate (PEN) film to be an insulating
The manufactured
絶縁基板上に少なくともゲート電極、ゲート絶縁層、ソース電極及びドレイン電極、有機半導体層を有する薄膜トランジスタであって、該ゲート電極は少なくとも一種以上の金属から構成され、該ゲート電極のエッジが液滴だれの無いコーヒーステイン形状のテーパ部になることで、ゲート電極に対するゲート絶縁膜のステップカバレッジ性が良く、ゲート絶縁膜がさらなる薄膜化することで、高いオン電流が得られる良好な特性の薄膜トランジスタを提供することができる。このような薄膜トランジスタは、フレキシブル電子ペーパー、圧力センサ等のスイッチング素子として利用できる。 A thin film transistor having at least a gate electrode, a gate insulating layer, a source electrode and a drain electrode, and an organic semiconductor layer on an insulating substrate, wherein the gate electrode is composed of at least one metal, and the edge of the gate electrode is a droplet By providing a taper part with no coffee stain shape, the step coverage of the gate insulating film with respect to the gate electrode is good, and the gate insulating film is further thinned to provide a thin film transistor with good characteristics that can obtain a high on-current. can do. Such a thin film transistor can be used as a switching element such as flexible electronic paper and a pressure sensor.
1 インクジェットヘッド
2 インク
3 インキング
4 凹版
5 版胴
6 転写
7 基材
8 溝
9 コーヒーステイン形状パターン
10 絶縁基板
11 ゲート電極
12 ゲート絶縁層
13 ソース電極
14 ドレイン電極
15 半導体層
16 想定されるリーク箇所
17 テーパ部
18 薄膜トランジスタ
DESCRIPTION OF
Claims (5)
ゲート絶縁膜を印刷法にて形成する工程と、
ソースおよびドレイン電極を印刷法にて形成する工程と、
有機半導体層を印刷法にて形成する工程と、を備えており、
前記ゲート絶縁膜を印刷法にて形成する工程が、インクジェット装置を使用して凹版の凹部にインキングを行う凹版インキング法を使用した凹版印刷法を使用した工程であることを特徴とする薄膜トランジスタの製造方法。 Forming a gate electrode on an insulating substrate by a printing method;
Forming a gate insulating film by a printing method;
Forming a source and drain electrode by a printing method;
A step of forming an organic semiconductor layer by a printing method,
The step of forming the gate insulating film by a printing method is a step using an intaglio printing method using an intaglio inking method for inking an intaglio plate using an ink jet device. Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015075767A JP2016197621A (en) | 2015-04-02 | 2015-04-02 | Thin film transistor and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015075767A JP2016197621A (en) | 2015-04-02 | 2015-04-02 | Thin film transistor and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016197621A true JP2016197621A (en) | 2016-11-24 |
Family
ID=57358542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015075767A Pending JP2016197621A (en) | 2015-04-02 | 2015-04-02 | Thin film transistor and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016197621A (en) |
-
2015
- 2015-04-02 JP JP2015075767A patent/JP2016197621A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130009161A1 (en) | Semiconductor device and method of manufacturing the same, and method of manufacturing image display device | |
JP6323055B2 (en) | Thin film transistor array and manufacturing method thereof | |
US20120322334A1 (en) | Method of manufacturing film and method of manufacturing display | |
WO2014068829A1 (en) | Thin film transistor array | |
JP6233548B1 (en) | Thin film transistor manufacturing method | |
JP6369098B2 (en) | Thin film transistor manufacturing method | |
CN104425624A (en) | Electronic device, image display apparatus, and substrate for configuring image display apparatus | |
JP2016197621A (en) | Thin film transistor and method for manufacturing the same | |
JP6303358B2 (en) | Thin film transistor | |
JP5098159B2 (en) | Thin film transistor manufacturing method | |
WO2014049970A1 (en) | Thin film transistor array and image display apparatus | |
JP6492523B2 (en) | Organic semiconductor thin film transistor element | |
JP2018041759A (en) | Thin-film transistor and image display device | |
JP2017034024A (en) | Thin film transistor sheet | |
JP2016163029A (en) | Thin film transistor array, thin film transistor array manufacturing method and pixel display device | |
JP6394605B2 (en) | Thin film transistor array and image display device | |
JP6209920B2 (en) | Thin film transistor array and image display device | |
JP6123413B2 (en) | Thin film transistor array and image display device | |
JP6446850B2 (en) | Thin film transistor | |
JP2017195315A (en) | Thin-film transistor | |
JP6330408B2 (en) | Thin film transistor and manufacturing method thereof | |
JP2020088026A (en) | Organic semiconductor thin film transistor element | |
JP2020088096A (en) | Thin film transistor and image display device | |
JP6620556B2 (en) | Functional material lamination method and functional material laminate | |
JP6197306B2 (en) | Thin film transistor manufacturing method |