JP2016197621A - Thin film transistor and method for manufacturing the same - Google Patents

Thin film transistor and method for manufacturing the same Download PDF

Info

Publication number
JP2016197621A
JP2016197621A JP2015075767A JP2015075767A JP2016197621A JP 2016197621 A JP2016197621 A JP 2016197621A JP 2015075767 A JP2015075767 A JP 2015075767A JP 2015075767 A JP2015075767 A JP 2015075767A JP 2016197621 A JP2016197621 A JP 2016197621A
Authority
JP
Japan
Prior art keywords
gate electrode
thin film
film transistor
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015075767A
Other languages
Japanese (ja)
Inventor
田中 幸一
Koichi Tanaka
幸一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2015075767A priority Critical patent/JP2016197621A/en
Publication of JP2016197621A publication Critical patent/JP2016197621A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a thin film transistor with an organic semiconductor layer, in which favorable step coverage can be obtained even when a gate insulation film is reduced in thickness by forming an edge of a gate electrode in a tapered shape, during manufacturing processes all of which are performed using printing techniques, and in which leakage currents between the gate electrode and a source electrode and between the gate electrode and a drain electrode are reduced.SOLUTION: A thin film transistor 18 includes, on an insulation substrate 10, a gate electrode 11, a gate insulation layer 12, a source electrode 13, a drain electrode 14, and an organic semiconductor layer 15. In the thin film transistor, a tapered portion 17 is formed from the highest portion of a peripheral portion of the gate electrode toward the inside and the outside of the gate electrode.SELECTED DRAWING: Figure 1

Description

本発明は、有機半導体をチャンネル層とした薄膜トランジスタとその製造方法に関する。   The present invention relates to a thin film transistor using an organic semiconductor as a channel layer and a manufacturing method thereof.

現在、一般的な平面薄型画像表示装置は非晶質シリコンや多結晶シリコンを半導体層に用いた薄膜トランジスタのアクティブマトリックスにより駆動されている。   At present, a general flat and thin image display device is driven by an active matrix of a thin film transistor using amorphous silicon or polycrystalline silicon as a semiconductor layer.

一方、近年、平面薄型画像表示装置のさらなる薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに樹脂基板を用いる試みがなされている。   On the other hand, in recent years, attempts have been made to use a resin substrate instead of a glass substrate in order to further reduce the thickness and weight of a flat and thin image display device and improve breakage resistance.

しかし、上述のシリコンを用いる薄膜トランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。   However, the manufacture of the above-described thin film transistor using silicon requires a relatively high temperature thermal process and is generally difficult to form directly on a resin substrate having low heat resistance.

そこで、低温形成が可能な有機半導体を用いた薄膜トランジスタの開発が活発に行われている。   Therefore, development of a thin film transistor using an organic semiconductor that can be formed at a low temperature has been actively conducted.

有機半導体は印刷法によってパターニングが可能であるという長所を有する。さらに、有機半導体を用いた薄膜トランジスタは、半導体層だけでなく、電極やゲート絶縁層も印刷法によって形成可能な材料を選択することにより、薄膜トランジスタを構成する層を全て印刷により形成することも可能である。   Organic semiconductors have the advantage that they can be patterned by a printing method. Furthermore, for thin film transistors using organic semiconductors, not only the semiconductor layer but also the electrodes and gate insulating layers can be formed by printing by selecting materials that can be formed by a printing method. is there.

印刷法を用いて製造した薄膜トランジスタの製造コストは、真空成膜・フォトリソグラフィーにより製造されるシリコン系薄膜を用いた薄膜トランジスタの製造コストより大幅な削減が期待される。   The manufacturing cost of a thin film transistor manufactured using a printing method is expected to be significantly reduced from the manufacturing cost of a thin film transistor using a silicon-based thin film manufactured by vacuum film formation / photolithography.

薄膜トランジスタの電極材料としては銀が用いられることが最も一般的である(例えば、非特許文献1、2参照)。そして、平面薄型画像表示装置の更なる高機能化には、薄膜トランジスタの性能を更に向上させる必要がある。高機能化のため、駆動電圧を低減する一方で、更にON電流を増加させるためには、ゲート絶縁膜の薄膜化が必要である。しかし、ゲート絶縁膜の薄膜化により、図2に示したようにゲート電極の上面のエッジ(周縁端部)にテーパがない場合、ステップカバレッジ性が悪くなる問題があり、ゲート電極とソース電極およびドレイン電極間のリーク電流増大の原因となる、ゲート電極11の上面の周縁端部の想定されるリーク箇所16に、欠陥が発生することが問題となっている。   The most common electrode material for thin film transistors is silver (see, for example, Non-Patent Documents 1 and 2). In order to further increase the functionality of the flat and thin image display device, it is necessary to further improve the performance of the thin film transistor. In order to increase the function, it is necessary to reduce the gate insulating film in order to further reduce the drive voltage while increasing the ON current. However, due to the thinning of the gate insulating film, when the edge (peripheral edge) of the upper surface of the gate electrode is not tapered as shown in FIG. There is a problem that a defect occurs at a leaked portion 16 at the peripheral edge of the upper surface of the gate electrode 11 that causes an increase in leakage current between the drain electrodes.

ゲート電極とソース電極およびドレイン電極間のリーク電流増大の原因となる欠陥を抑制しなければ、ゲート絶縁膜の薄膜化は不可能であり、ひいては薄膜トランジスタのオン電流が減少し、デバイスを動作させる上で所望の特性が得られないこととなる。
この問題解決の為に、銀電極、特にゲート電極にテーパ部を設けることは有効な方法であることが知られている。例えば、インクジェット法によりゲート電極を製造する技術が開示されている(特許文献1参照)。
Unless defects that cause an increase in leakage current between the gate electrode, the source electrode, and the drain electrode are not suppressed, it is impossible to reduce the thickness of the gate insulating film. As a result, the on-current of the thin film transistor is reduced and the device operates. Therefore, desired characteristics cannot be obtained.
In order to solve this problem, it is known that providing a taper portion on a silver electrode, particularly a gate electrode, is an effective method. For example, a technique for manufacturing a gate electrode by an inkjet method is disclosed (see Patent Document 1).

しかしながら、インクジェット法を用いて、ゲート電極のテーパ部を製造する場合、液滴の液だれ(以後、液滴だれ、と称する。)等の問題があり、所望のテーパ形状を製造することが難しいという欠点がある。   However, when the tapered portion of the gate electrode is manufactured using the ink jet method, there is a problem such as liquid dripping (hereinafter referred to as droplet dripping), and it is difficult to manufacture a desired tapered shape. There is a drawback.

特開2006−303507号公報JP 2006-303507 A

Proceedings of the National Academy of Sciences of the United States of America Vol.15 No.13、4976(2008)Proceedings of the National Academy of Sciences of the United States of America, Vol. 15 No. 13, 4976 (2008) Applied Physics Letters 95、253302(2009)Applied Physics Letters 95, 253302 (2009)

そこで本発明は、上記問題点を鑑みて、全て印刷を使用した製造工程にて、ゲート電極のエッジをテーパ形状とすることで、ゲート絶縁膜を薄くしても良好なステップカバレージが得られ、ゲート電極とソース電極およびドレイン電極間のリーク電流を低減した有機半導体層を有する薄膜トランジスタを提供することを課題とする。   Therefore, in view of the above problems, the present invention provides a step coverage that is good even if the gate insulating film is thinned by making the edge of the gate electrode into a tapered shape in the manufacturing process using printing. It is an object of the present invention to provide a thin film transistor having an organic semiconductor layer in which leakage current between a gate electrode, a source electrode, and a drain electrode is reduced.

上記の課題を解決する手段として、請求項1に記載の発明は、絶縁基板上にゲート電極、ゲート絶縁層、ソース電極及びドレイン電極、有機半導体層を備えている薄膜トランジスタにおいて、ゲート電極の上面の周縁部の最も高い部分からゲート電極の内側と外側に向ってテーパ部が形成されていることを特徴とする薄膜トランジスタである。   As a means for solving the above problems, the invention described in claim 1 is a thin film transistor comprising a gate electrode, a gate insulating layer, a source electrode and a drain electrode, and an organic semiconductor layer on an insulating substrate. The thin film transistor is characterized in that a tapered portion is formed from the highest portion of the peripheral portion toward the inside and outside of the gate electrode.

また請求項2に記載の発明は、前記薄膜トランジスタが、ボトムゲート・ボトムコンタクト型であることを特徴とする請求項1に記載の薄膜トランジスタである。   The invention described in claim 2 is the thin film transistor according to claim 1, wherein the thin film transistor is a bottom gate / bottom contact type.

また請求項3に記載の発明は、前記ゲート電極は、銀、銅、金のうち少なくとも一種類の超微粒子金属材料を含有するインクジェット用インクを用いて形成されたことを特徴とする請求項1または2に記載の薄膜トランジスタである。   The invention according to claim 3 is characterized in that the gate electrode is formed using an ink-jet ink containing at least one ultrafine metal material of silver, copper, and gold. Or it is a thin-film transistor of 2.

また請求項4に記載の発明は、前記ゲート電極を構成する主成分が銀であることを特徴とする請求項1〜2のいずれかに記載の薄膜トランジスタである。   The invention described in claim 4 is the thin film transistor according to any one of claims 1 to 2, wherein a main component constituting the gate electrode is silver.

また請求項5に記載の発明は、絶縁基板上にゲート電極を印刷法にて形成する工程と、
ゲート絶縁膜を印刷法にて形成する工程と、
ソースおよびドレイン電極を印刷法にて形成する工程と、
有機半導体層を印刷法にて形成する工程と、を備えており、
前記ゲート絶縁膜を印刷法にて形成する工程が、インクジェット装置を使用して凹版の凹部にインキングを行う凹版インキング法を使用した凹版印刷法を使用した工程であることを特徴とする薄膜トランジスタの製造方法である。
The invention according to claim 5 includes a step of forming a gate electrode on an insulating substrate by a printing method,
Forming a gate insulating film by a printing method;
Forming a source and drain electrode by a printing method;
A step of forming an organic semiconductor layer by a printing method,
The step of forming the gate insulating film by a printing method is a step using an intaglio printing method using an intaglio inking method for inking an intaglio plate using an ink jet device. It is a manufacturing method.

ゲート電極に液滴だれのないコーヒーステイン形状のテーパ部を設けることにより想定されるオン電流が変化する例を示す。図5にゲート電極に液滴だれのないコーヒーステイン形状のテーパ部を設けないでTFTを作製した場合のトランジスタのゲート電圧Vgsとソースドレイン電流Idsの特性を示す。図4にゲート電極に液滴だれのないコーヒーステイン形状のテーパ部を設けたTFTを作製した場合のトランジスタのゲート電圧Vgsとソースドレイン電流Idsの特性を示す。ゲート電圧は−40Vから+20V、ソースドレイン電圧−15Vで測定を行っている。前者は立上りが悪く、オン電流も低い特性を示す。後者は立上りが良く、オン電流も高い良好な特性を示す。これは、ゲート電極に対
するゲート絶縁膜のステップカバレッジ性が向上し、ゲート電極とソース電極およびドレイン電極間のリーク電流の原因となる欠陥を抑制し、ゲート絶縁膜のさらなる薄膜化が可能になったことを示している。
An example will be shown in which the assumed on-current changes by providing a coffee stain-shaped taper portion free from dripping on the gate electrode. FIG. 5 shows the characteristics of the gate voltage Vgs and source / drain current Ids of a transistor in the case where a TFT is manufactured without providing a coffee stain-shaped taper portion without dripping on the gate electrode. FIG. 4 shows the characteristics of the gate voltage Vgs and the source / drain current Ids of a transistor in the case where a TFT having a coffee stain-shaped tapered portion without dripping on the gate electrode is manufactured. The gate voltage is measured from −40V to + 20V, and the source / drain voltage is −15V. The former has poor rise and low on-current characteristics. The latter exhibits good characteristics with good rise and high on-current. This improves the step coverage of the gate insulating film with respect to the gate electrode, suppresses defects that cause leakage current between the gate electrode, the source electrode, and the drain electrode, and enables the gate insulating film to be further thinned. It is shown that.

本発明の一実施形態を示す実施例1に対応する薄膜トランジスタの断面構造を表す概略断面図。The schematic sectional drawing showing the cross-section of the thin-film transistor corresponding to Example 1 which shows one Embodiment of this invention. 従来の薄膜トランジスタのゲート電極におけるステップカバレージ性の問題点を模式的に示した概略断面図。The schematic sectional drawing which showed typically the problem of the step coverage in the gate electrode of the conventional thin-film transistor. 凹版インキング法における印刷方法を模式的に示した概略説明図。Schematic explanatory drawing which showed typically the printing method in the intaglio inking method. 本発明のゲート電極に液滴だれのないコーヒーステイン形状のテーパ部を設けることで特性が良好な場合の薄膜トランジスタのVgs−Ids特性の一例を示すグラフ。7 is a graph showing an example of Vgs-Ids characteristics of a thin film transistor in the case where the gate electrode according to the present invention is provided with a coffee stain-shaped taper portion without dripping of liquid droplets and thus has good characteristics. 従来のゲート電極に液滴だれのないコーヒーステイン形状のテーパ部を設けず特性が良好でない場合の薄膜トランジスタのVgs−Ids特性の一例を示すグラフ。The graph which shows an example of the Vgs-Ids characteristic of a thin-film transistor in case the conventional gate electrode does not provide the coffee stain shape taper part without dripping and the characteristic is not good.

以下、本発明の実施の形態を、図面を参照しつつ詳細に説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the embodiments, the same components are denoted by the same reference numerals, and redundant description among the embodiments is omitted.

本発明は、ゲート電極に液滴だれの無いコーヒーステイン形状のテーパ部を設け、その層は、ゲート電極に対するゲート絶縁膜のステップカバレッジ性を向上させ、ゲート電極とソース電極およびドレイン電極間のリークの原因となる欠陥を抑制し、ゲート絶縁膜のさらなる薄膜化が可能な層であることを特徴とする。本発明の薄膜トランジスタの形態は図1に示すように、以下のようなものとなる。   In the present invention, the gate electrode is provided with a coffee stain-shaped taper portion without dripping, and the layer improves the step coverage of the gate insulating film with respect to the gate electrode, and leaks between the gate electrode, the source electrode, and the drain electrode. This is characterized in that it is a layer that can suppress the defects that cause the above and can further reduce the thickness of the gate insulating film. As shown in FIG. 1, the thin film transistor of the present invention has the following configuration.

絶縁基板10上に、ゲート電極11と、ゲート電極上にゲート電極を覆うように形成されたゲート絶縁層12と、ゲート絶縁層12上のソース電極13及びドレイン電極14と、ソース電極13及びドレイン電極14に接続された半導体層15とを備えた、ボトムゲート・ボトムコンタクト型の薄膜トランジスタである。そしてゲート電極11は、凹版インキング法により液滴だれのないコーヒーステイン形状のテーパ部を形成する。そのテーパ部の所望の形状は、凹版インキング法で用いる版の深さと幅で調整することができる。   A gate electrode 11 on the insulating substrate 10, a gate insulating layer 12 formed on the gate electrode so as to cover the gate electrode, a source electrode 13 and a drain electrode 14 on the gate insulating layer 12, and a source electrode 13 and a drain A bottom gate / bottom contact type thin film transistor including a semiconductor layer 15 connected to an electrode 14. The gate electrode 11 forms a coffee stain-shaped taper portion free from dripping by intaglio inking. The desired shape of the tapered portion can be adjusted by the depth and width of the plate used in the intaglio inking method.

ゲート電極に凹版インキング法(後述)による液滴だれの無いコーヒーステイン形状のテーパ部を設け、ゲート電極に対するゲート絶縁膜のステップカバレッジ性を向上させることで、ゲート電極とソース電極およびドレイン電極間のリーク電流の原因となるクラックなどの欠陥を抑制し、ゲート絶縁膜の薄膜化が可能になり、高いオン電流が得られる良好な特性のトランジスタを提供することが可能となる。図3に示すように、凹版インキング法は、インクジェットヘッド1から吐出したインク2を、版胴5上に設けられた凹版4の溝8にインキング3をして、凹版4の溝8からコーヒーステイン形状パターン9を基材7に転写6する印刷方法である。凹版インキング法は、通常の印刷法に比べて、版洗浄を必要としないことから、インク等の材料利用効率が格段に向上するという利点がある。   The gate electrode is provided with a coffee stain-shaped taper that is free from dripping by the intaglio inking method (described later) to improve the step coverage of the gate insulating film with respect to the gate electrode. It is possible to suppress a defect such as a crack that causes the leakage current of the transistor, reduce the thickness of the gate insulating film, and provide a transistor with good characteristics that can obtain a high on-current. As shown in FIG. 3, the intaglio inking method uses ink 2 ejected from the inkjet head 1 to ink 3 in the grooves 8 of the intaglio 4 provided on the plate cylinder 5, and from the grooves 8 of the intaglio 4. This is a printing method in which the coffee stain shape pattern 9 is transferred 6 to the substrate 7. Since the intaglio inking method does not require plate cleaning as compared with a normal printing method, there is an advantage that material utilization efficiency such as ink is remarkably improved.

(絶縁基板)
本発明の薄膜トランジスタ18を形成するための絶縁基板10として、ガラス基板または樹脂基板を用いることができる。樹脂基板の場合、例えば、ポリイミド、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン(PES)、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート(PEN)、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、フッ素系樹脂、環状ポリオレフィン系樹脂等を使用することができる。これらの基板は単独で使用することもでき、二種以上を積層した複合基板を使用することもできる。
(Insulated substrate)
As the insulating substrate 10 for forming the thin film transistor 18 of the present invention, a glass substrate or a resin substrate can be used. In the case of a resin substrate, for example, polyimide, polymethyl methacrylate, polyacrylate, polycarbonate, polystyrene, polyethylene sulfide, polyethersulfone (PES), polyolefin, polyethylene terephthalate, polyethylene naphthalate (PEN), cycloolefin polymer, polyethersulfene Triacetyl cellulose, polyvinyl fluoride film, ethylene-tetrafluoroethylene copolymer resin, glass fiber reinforced acrylic resin film, glass fiber reinforced polycarbonate, fluorine resin, cyclic polyolefin resin, and the like can be used. These substrates can be used alone, or a composite substrate in which two or more kinds are laminated can be used.

(ゲート電極)
本発明のゲート電極11には、Ag(銀)、Cu(銅)、Au(金)などの低抵抗金属材料のうち、少なくとも一種類の金属の超微粒子を含有するインクジェット用のインク2をインクジェット装置を用いて版胴5の凹版4の凹部(溝部8)にインキングしたものを基材7に印刷(凹版インキング法)し、焼成することにより形成することができる。
(Gate electrode)
For the gate electrode 11 of the present invention, inkjet ink 2 containing ultrafine particles of at least one metal of low resistance metal materials such as Ag (silver), Cu (copper), and Au (gold) is inkjet. It can be formed by printing on the base material 7 (intaglio inking method) what is inked into the concave portion (groove portion 8) of the intaglio plate 4 of the plate cylinder 5 using an apparatus, and baking it.

また金属の超微粒子は、出発材料としてこれらの金属材料の合金を使用して作製された超微粒子であっても良い。上記の三種類の金属は、それらを合計した量が主成分として含有されていれば良く、その他の成分を含有していても構わない。とりわけ低抵抗なゲート電極を形成するためには、Ag(銀)を主成分としたインクジェット用インクを用いて形成することが好ましい。また、低抵抗であることと併せて、その他の特性を付加する場合は、Ag(銀)あるいはAg(銀)、Cu(銅)、Au(金)などのいずれかまたはそれらを組合せた材料に、他の材料を添加しても良い。   The ultrafine metal particles may be ultrafine particles prepared using an alloy of these metal materials as a starting material. The above three types of metals only need to contain the total amount as a main component, and may contain other components. In particular, in order to form a low-resistance gate electrode, it is preferable to use an ink-jet ink mainly composed of Ag (silver). In addition, when adding other characteristics in addition to low resistance, Ag (silver) or Ag (silver), Cu (copper), Au (gold), or a combination thereof Other materials may be added.

液滴だれの無いコーヒーステイン形状のテーパ部17は、凹版インキング法により形成することができる。ここで、液滴だれの無いコーヒーシテイン形状とは、直方体状の印刷物の上面部の周縁端部が中央部に比べて緩やかに高くなり、ピーク高さを過ぎてから印刷物の中央部と端部の両側に向けて低くなり、印刷物の端部側には、基板表面に至る切り立った側面を形成する形状を指している(図1のゲート電極11の形状を参照)。従って、ゲート電極11の周縁部の最も高い部分からゲート電極11の内側と外側に向ってテーパ部17が形成されている。テーパ部17の所望の形状は、凹版インキング法で用いる版の深さと幅で調整することができる。PEDOT(ポリエチレンジオキシチオフェン)等の導電性有機材料を用いることもできる。ゲート電極11の膜厚としては、0.01μm以上1μm以下が好ましい。また、コーヒーステイン形状の中央部(凹部)と端部(凸部)の膜厚の比としては、9:10程度が好ましい。   The coffee stained tapered portion 17 free from dripping can be formed by an intaglio inking method. Here, the coffee cytein shape without dripping means that the peripheral edge of the upper surface of the rectangular parallelepiped printed material is gently higher than the central portion, and after the peak height has passed, the center and edges of the printed material The shape is lower toward the both sides of the printed portion, and the shape that forms a side surface that reaches the substrate surface on the end side of the printed material (refer to the shape of the gate electrode 11 in FIG. 1). Accordingly, a tapered portion 17 is formed from the highest portion of the peripheral edge of the gate electrode 11 toward the inside and outside of the gate electrode 11. The desired shape of the taper portion 17 can be adjusted by the depth and width of the plate used in the intaglio inking method. A conductive organic material such as PEDOT (polyethylenedioxythiophene) can also be used. The film thickness of the gate electrode 11 is preferably 0.01 μm or more and 1 μm or less. Moreover, as a ratio of the film thickness of the center part (concave part) and end part (convex part) of a coffee stain shape, about 9:10 is preferable.

(ゲート絶縁層)
本発明のゲート絶縁層12としては、例えば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、パリレン、フッ素樹脂、エポキシ樹脂などの高分子溶液、アルミナやシリカゲル等の粒子を分散させた溶液、または酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン等の無機材料の前駆体溶液を、スピンコート法やスリットダイコート法等を用いて塗布し、焼成することにより形成することができる。
(Gate insulation layer)
As the gate insulating layer 12 of the present invention, for example, a polymer solution such as polyvinylphenol, polymethyl methacrylate, polyimide, polyvinyl alcohol, parylene, fluororesin, epoxy resin, a solution in which particles such as alumina and silica gel are dispersed, Alternatively, a precursor solution of an inorganic material such as silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, zirconium oxide, titanium oxide, or the like is applied using a spin coating method, a slit die coating method, or the like. It can be formed by coating and baking.

(ソース電極、ドレイン電極)
本発明のソース電極13及びドレイン電極14としては、Ag、Cu、Auなどの低抵抗金属材料をインキ状、ペースト状にしたものを転写法で印刷し、焼成することにより形成することができるが、特にAgをインキ状またはペースト状にしたものが、低抵抗および低コストという観点から好ましい。
(Source electrode, drain electrode)
The source electrode 13 and the drain electrode 14 of the present invention can be formed by printing a low resistance metal material such as Ag, Cu, Au or the like in the form of ink or paste by a transfer method and baking it. In particular, Ag in an ink form or a paste form is preferable from the viewpoint of low resistance and low cost.

(有機半導体層)
本発明の有機半導体層15の材料としては、ポリチオフェン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や
半導体ナノ粒子分散液なども半導体層の材料として用いることができるが、これらに限定されるものではない。これらの有機半導体材料はトルエンなどの芳香族系の溶媒に溶解又は分散させてインキ状の溶液又は分散液として用いることができる。溶媒に適当な分散剤や安定剤等の添加剤を加えてもよい。
(Organic semiconductor layer)
Examples of the material of the organic semiconductor layer 15 of the present invention include high-molecular organic semiconductor materials such as polythiophene, fluorenebithiophene copolymers, and derivatives thereof, and low molecular weights such as pentacene, tetracene, copper phthalocyanine, and derivatives thereof. Molecular organic semiconductor materials can be used. Moreover, carbon compounds such as carbon nanotubes or fullerenes, semiconductor nanoparticle dispersions, and the like can also be used as the material for the semiconductor layer, but are not limited thereto. These organic semiconductor materials can be dissolved or dispersed in an aromatic solvent such as toluene and used as an ink-like solution or dispersion. You may add additives, such as a suitable dispersing agent and a stabilizer, to a solvent.

本発明の有機半導体層15には金属イオンと結合する化合物を含有する。例えばベンゾトリアール系またはトリアジン系の化合物が挙げられる。   The organic semiconductor layer 15 of the present invention contains a compound that binds to metal ions. For example, a benzotrial type or triazine type compound can be mentioned.

ベンゾトリアゾール系は下記の式(1)に示されるベンゾトリアゾールが基本形であり、他にメタノールの付加物である1H−ベンゾトリアゾール−1−メタノール(式(2))や、トリアゾール側にアルキル基を付加したもの(式(3))や、ベンゼン側にアルキル基を付加したものが挙げられる(式(4))。   In the benzotriazole system, benzotriazole represented by the following formula (1) is a basic form. In addition, 1H-benzotriazole-1-methanol (formula (2)), which is an adduct of methanol, or an alkyl group on the triazole side. Examples include those added (formula (3)) and those obtained by adding an alkyl group to the benzene side (formula (4)).

トリアジンの基本骨格は式(5)に示されるものであり、例えば式(6)に示される2、4−ジアミノ−6−ビニル−S−トリアジン等が挙げられる。

Figure 2016197621
Figure 2016197621
Figure 2016197621
Figure 2016197621
Figure 2016197621
Figure 2016197621
R:アルキル The basic skeleton of triazine is represented by the formula (5), and examples thereof include 2,4-diamino-6-vinyl-S-triazine represented by the formula (6).
Figure 2016197621
Figure 2016197621
Figure 2016197621
Figure 2016197621
Figure 2016197621
Figure 2016197621
R: alkyl

有機半導体層15の形成方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の印刷法を用いることができる。一般に、上記の有機半導体に関しては、溶剤に対する溶解度が低いため、低粘度溶液の印刷に適したフレキソ印刷、転写印刷、インクジェット法、ディスペンサを用いることが望ましい。   As a method for forming the organic semiconductor layer 15, known printing methods such as gravure printing, offset printing, screen printing, and inkjet method can be used. In general, since the organic semiconductor has a low solubility in a solvent, it is desirable to use flexographic printing, transfer printing, an inkjet method, and a dispenser suitable for printing a low viscosity solution.

以下、本発明に係る薄膜トランジスタの具体的な実施例について説明する。なお、本発明は各実施例に限るものではない。   Specific examples of the thin film transistor according to the present invention will be described below. Note that the present invention is not limited to each embodiment.

<実施例1>
実施例1では図1に示すような薄膜トランジスタ素子18を作製する。
絶縁基板10となるポリエチレンナフタレート(PEN)フィルム上に、凹版インキング法により、ナノ銀インキを用いて液滴だれの無いコーヒーステイン形状のテーパ部18を設けたゲート電極11を形成した。テーパ部17の所望の形状は、凹版インキング法で用いる凹版の深さと幅で調整した。180℃で1時間ベーク後、膜厚200nmのゲート電極11を作製した。次に、ゲート絶縁層12となるポリビニルフェノールを、ゲート電極11を含む絶縁基板10上にスピンコート法により成膜し、180℃で1時間ベーク後、膜厚1μmのゲート絶縁層12を得た。続いて、ゲート絶縁膜12上に、ソース電極13及びドレイン電極14としてナノ銀インキを、転写法を用いて形成した。180℃で1時間ベーク後、膜厚200nmのソース電極13及びドレイン電極14を得た。さらにソース電極13及びドレイン電極14上にペンタフルオロチオフェノールをイソプロピルアルコールで1重量%に希釈した溶液に30分浸漬させ、自己組織化単分子膜を形成した。最後に有機半導体材料である6,13−ビス(トリイソプロピルシリルエチニル)ペンタセンをテトラリンで2重量%になるように溶解させた溶液に、ベンゾトリアゾール系化合物を半導体材料(固形分)と重量比1.5:1として添加し、凸版印刷法を用いて、ソース電極13及びドレイン電極14上の一部を覆うようにしてソース・ドレイン電極間に印刷し、100℃で60分乾燥させて、膜厚50nmの有機半導体層15を形成した。
作製した薄膜トランジスタ18のチャネル長は20μm、チャネル幅は180μmであった。
<Example 1>
In Example 1, a thin film transistor element 18 as shown in FIG. 1 is produced.
On a polyethylene naphthalate (PEN) film to be an insulating substrate 10, a gate electrode 11 provided with a coffee stain-shaped taper portion 18 free from dripping was formed by intaglio inking using nano silver ink. The desired shape of the tapered portion 17 was adjusted by the depth and width of the intaglio used in the intaglio inking method. After baking at 180 ° C. for 1 hour, a gate electrode 11 having a thickness of 200 nm was produced. Next, polyvinyl phenol to be the gate insulating layer 12 was formed on the insulating substrate 10 including the gate electrode 11 by spin coating, and baked at 180 ° C. for 1 hour to obtain a gate insulating layer 12 having a thickness of 1 μm. . Subsequently, nano silver ink was formed as a source electrode 13 and a drain electrode 14 on the gate insulating film 12 by using a transfer method. After baking at 180 ° C. for 1 hour, a source electrode 13 and a drain electrode 14 having a thickness of 200 nm were obtained. Further, a self-assembled monolayer was formed on the source electrode 13 and the drain electrode 14 by immersing in a solution of pentafluorothiophenol diluted to 1% by weight with isopropyl alcohol for 30 minutes. Finally, in a solution in which 6,13-bis (triisopropylsilylethynyl) pentacene, which is an organic semiconductor material, is dissolved in tetralin to 2% by weight, the benzotriazole compound is mixed with the semiconductor material (solid content) in a weight ratio of 1 .5: 1, and printing is performed between the source electrode and the drain electrode so as to cover a part of the source electrode 13 and the drain electrode 14 using a relief printing method, and dried at 100 ° C. for 60 minutes to form a film. An organic semiconductor layer 15 having a thickness of 50 nm was formed.
The manufactured thin film transistor 18 had a channel length of 20 μm and a channel width of 180 μm.

絶縁基板上に少なくともゲート電極、ゲート絶縁層、ソース電極及びドレイン電極、有機半導体層を有する薄膜トランジスタであって、該ゲート電極は少なくとも一種以上の金属から構成され、該ゲート電極のエッジが液滴だれの無いコーヒーステイン形状のテーパ部になることで、ゲート電極に対するゲート絶縁膜のステップカバレッジ性が良く、ゲート絶縁膜がさらなる薄膜化することで、高いオン電流が得られる良好な特性の薄膜トランジスタを提供することができる。このような薄膜トランジスタは、フレキシブル電子ペーパー、圧力センサ等のスイッチング素子として利用できる。   A thin film transistor having at least a gate electrode, a gate insulating layer, a source electrode and a drain electrode, and an organic semiconductor layer on an insulating substrate, wherein the gate electrode is composed of at least one metal, and the edge of the gate electrode is a droplet By providing a taper part with no coffee stain shape, the step coverage of the gate insulating film with respect to the gate electrode is good, and the gate insulating film is further thinned to provide a thin film transistor with good characteristics that can obtain a high on-current. can do. Such a thin film transistor can be used as a switching element such as flexible electronic paper and a pressure sensor.

1 インクジェットヘッド
2 インク
3 インキング
4 凹版
5 版胴
6 転写
7 基材
8 溝
9 コーヒーステイン形状パターン
10 絶縁基板
11 ゲート電極
12 ゲート絶縁層
13 ソース電極
14 ドレイン電極
15 半導体層
16 想定されるリーク箇所
17 テーパ部
18 薄膜トランジスタ
DESCRIPTION OF SYMBOLS 1 Inkjet head 2 Ink 3 Inking 4 Intaglio 5 Plate cylinder 6 Transfer 7 Base material 8 Groove 9 Coffee stain shape pattern 10 Insulating substrate 11 Gate electrode 12 Gate insulating layer 13 Source electrode 14 Drain electrode 15 Semiconductor layer 16 Possible leak location 17 Tapered part 18 Thin film transistor

Claims (5)

絶縁基板上にゲート電極、ゲート絶縁層、ソース電極及びドレイン電極、有機半導体層を備えている薄膜トランジスタにおいて、ゲート電極の周縁部の最も高い部分からゲート電極の内側と外側に向ってテーパ部が形成されていることを特徴とする薄膜トランジスタ。   In a thin film transistor including a gate electrode, a gate insulating layer, a source electrode and a drain electrode, and an organic semiconductor layer on an insulating substrate, tapered portions are formed from the highest part of the peripheral part of the gate electrode toward the inside and outside of the gate electrode. A thin film transistor, wherein 前記薄膜トランジスタが、ボトムゲート・ボトムコンタクト型であることを特徴とする請求項1に記載の薄膜トランジスタ。   2. The thin film transistor according to claim 1, wherein the thin film transistor is a bottom gate / bottom contact type. 前記ゲート電極は、銀、銅、金のうち少なくとも一種類の超微粒子金属材料を含有するインクジェット用インクを用いて形成されたことを特徴とする請求項1または2に記載の薄膜トランジスタ。   3. The thin film transistor according to claim 1, wherein the gate electrode is formed using an inkjet ink containing at least one kind of ultrafine metal material of silver, copper, and gold. 前記ゲート電極を構成する主成分が銀であることを特徴とする請求項1〜2のいずれかに記載の薄膜トランジスタ。   The thin film transistor according to claim 1, wherein a main component constituting the gate electrode is silver. 絶縁基板上にゲート電極を印刷法にて形成する工程と、
ゲート絶縁膜を印刷法にて形成する工程と、
ソースおよびドレイン電極を印刷法にて形成する工程と、
有機半導体層を印刷法にて形成する工程と、を備えており、
前記ゲート絶縁膜を印刷法にて形成する工程が、インクジェット装置を使用して凹版の凹部にインキングを行う凹版インキング法を使用した凹版印刷法を使用した工程であることを特徴とする薄膜トランジスタの製造方法。
Forming a gate electrode on an insulating substrate by a printing method;
Forming a gate insulating film by a printing method;
Forming a source and drain electrode by a printing method;
A step of forming an organic semiconductor layer by a printing method,
The step of forming the gate insulating film by a printing method is a step using an intaglio printing method using an intaglio inking method for inking an intaglio plate using an ink jet device. Manufacturing method.
JP2015075767A 2015-04-02 2015-04-02 Thin film transistor and method for manufacturing the same Pending JP2016197621A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015075767A JP2016197621A (en) 2015-04-02 2015-04-02 Thin film transistor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015075767A JP2016197621A (en) 2015-04-02 2015-04-02 Thin film transistor and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2016197621A true JP2016197621A (en) 2016-11-24

Family

ID=57358542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015075767A Pending JP2016197621A (en) 2015-04-02 2015-04-02 Thin film transistor and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2016197621A (en)

Similar Documents

Publication Publication Date Title
US20130009161A1 (en) Semiconductor device and method of manufacturing the same, and method of manufacturing image display device
JP6323055B2 (en) Thin film transistor array and manufacturing method thereof
US20120322334A1 (en) Method of manufacturing film and method of manufacturing display
WO2014068829A1 (en) Thin film transistor array
JP6233548B1 (en) Thin film transistor manufacturing method
JP6369098B2 (en) Thin film transistor manufacturing method
CN104425624A (en) Electronic device, image display apparatus, and substrate for configuring image display apparatus
JP2016197621A (en) Thin film transistor and method for manufacturing the same
JP6303358B2 (en) Thin film transistor
JP5098159B2 (en) Thin film transistor manufacturing method
WO2014049970A1 (en) Thin film transistor array and image display apparatus
JP6492523B2 (en) Organic semiconductor thin film transistor element
JP2018041759A (en) Thin-film transistor and image display device
JP2017034024A (en) Thin film transistor sheet
JP2016163029A (en) Thin film transistor array, thin film transistor array manufacturing method and pixel display device
JP6394605B2 (en) Thin film transistor array and image display device
JP6209920B2 (en) Thin film transistor array and image display device
JP6123413B2 (en) Thin film transistor array and image display device
JP6446850B2 (en) Thin film transistor
JP2017195315A (en) Thin-film transistor
JP6330408B2 (en) Thin film transistor and manufacturing method thereof
JP2020088026A (en) Organic semiconductor thin film transistor element
JP2020088096A (en) Thin film transistor and image display device
JP6620556B2 (en) Functional material lamination method and functional material laminate
JP6197306B2 (en) Thin film transistor manufacturing method