JP2016189057A - 障害処理装置、その装置を使用する情報処理装置、障害処理方法及び障害処理プログラム - Google Patents
障害処理装置、その装置を使用する情報処理装置、障害処理方法及び障害処理プログラム Download PDFInfo
- Publication number
- JP2016189057A JP2016189057A JP2015068011A JP2015068011A JP2016189057A JP 2016189057 A JP2016189057 A JP 2016189057A JP 2015068011 A JP2015068011 A JP 2015068011A JP 2015068011 A JP2015068011 A JP 2015068011A JP 2016189057 A JP2016189057 A JP 2016189057A
- Authority
- JP
- Japan
- Prior art keywords
- identifier
- information
- response
- pcie
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【解決手段】 指令とその指令に対する応答を受け取ったことで終了する処理に対して、その処理を一意に区別する為に付与する識別子を、当該処理が未完了の期間中は当該識別子を他の処理に付与せず、当該処理が完了してから当該識別子を他の処理に割り当てることを許可する。
【選択図】 図1
Description
本発明の第1の実施の形態について、図面を参照して詳細に説明する。
第2の実施の形態について説明する。第2の実施の形態では、本発明の障害処理装置をPCIeに適用した場合を説明する。
本発明の第3の実施の形態について図を参照して説明する。図20は情報処理装置1000の本発明の障害処理装置を適用した情報処理装置のブロック図である。
図21は障害処理装置101の機能ブロック図である。障害処理装置(以後PCIeコントローラと呼ぶ)101は、制御部1と、識別子記憶部20(以後、タグエントリー記憶部20と呼ぶ)と、経過時間記憶部30(以後、タイマーエントリー記憶部30と呼ぶ)とを備えている。
タイマーエントリー記憶部30は、制御部1がPCIeスイッチ120へのリクエストに対する応答のタイムアウト監視を行うための情報を記憶する記憶装置である。タイマーエントリー記憶部30は、前述のタグエントリー番号と、そのタグエントリー番号に関連づけられたタイマー領域30−0からタイマー領域30−nを含む。タイマーエントリー記憶部30は、タイマー領域30−nのタイマーが有効化どうかを示す有効フラグ30−n−1と、タイマーカウント(タイマーカウント値と呼ぶ)30−n−2を含む。
PCIeコントローラ101は、メモリリードを指示されるとタグ番号をタグエントリー記憶部20から取得し(a−3)、リードリクエストTLPを作成してPCIe_I/F121にTLPコマンドを送信する(a−4)。この時、リクエスターIDにはPCIeコントローラを識別する値が格納され、リクエストに対する応答を制御部1が識別する。その為、トランザクションIDを含むリクエストTLPが、タグエントリー記憶部20の当該タグエントリー番号の記憶領域に記憶される。また、応答受信時に要求元のプロセッサ100に応答を返すためプロセッサ100の要求情報が、タグエントリー記憶部20の当該タグエントリー番号の記憶領域に保持される。
その後、制御部1が、記憶領域20−nの有効フラグ20−n−1をクリアしてタグエントリー20−nを解放して処理を終える(ステップ608、ステップ609)。状態(d−23)。
2 上位装置
3 下位装置
4 リクエストバッファー
5 応答バッファー
6 制御部
20 識別子記憶部
21 識別子記憶部
22 識別子記憶部
30 経過時間記憶部
31 経過時間記憶部
32 経過時間記憶部
100 プロセッサ
101 障害処理装置
102 障害処理装置
120 PCIeスイッチ
121 PCIe_I/F
122 PCIe_I/F
123 PCIe_I/F
124 PCIe_I/F
125 PCIe_I/F
126 PCIe_I/F
130 デバイス
131 PCIe_I/F
140 PCIeカード
141 PCIeカード
142 PCIeカード
143 PCIeカード
150 障害処理装置
180 障害処理装置
200 プログラム
300 中央処理装置
1000 情報処理装置
2000 外部記憶装置
2001 インターフェース
2002 インターフェース
3000 外部記憶装置
3001 インターフェース
3002 インターフェース
Claims (7)
- 情報群の中から当該情報を一意に区別する為に付与する識別子の一覧と前記識別子に関連づけられた第一の記憶領域とを備え、前記第一の記憶領域は、前記識別子を付与した前記当該情報を特徴付ける情報を前記当該情報自体から抽出した第二の情報と、当該識別子が使用中であるか否かを示す情報とを記憶する識別子記憶手段と、
前記識別子記憶手段の前記識別子の一覧に記載された各々の識別子と関連づけられた第二の記憶領域を備え、前記第二の記憶領域は、当該前記識別子を付与した時刻を起点として測定した経過時間と、前記経過時間が予め定められた閾値に達したか否かを示す情報と、
を記憶する経過時間記憶手段と、
前記識別子が未使用の場合には前記当該識別子を他の情報の識別子として割り当てることを許可し、前記識別子が使用中であり且つ当該前記識別子に関連づけられた前記経過時間が前記閾値に達した場合には当該識別子を他の情報の識別子として割り当てることを許可しない制御手段と、
を備える障害処理装置。 - 上位装置が出力した指令に対する下位装置からの応答情報を一時記憶する応答情報緩衝記憶装置と前記下位装置が出力する前記上位装置に対する要求情報を一時記憶する要求情報緩衝記憶装置とを更に備え、前記制御手段が前記応答情報緩衝記憶装置及び前記要求情報緩衝記憶装置から前記応答情報及び前記要求情報を順次読み出す請求項1の障害処理装置。
- 請求項1乃至2のいずれかに記載の障害処理装置と、
PCIeの規格を採用して情報の伝達を行う情報処理手段と
PCIe規格の信号を各々の周辺機器のインターフェースに変換して接続するPCIeカードと、
前記情報処理手段から前記PCIeカードとの接続先を切り替えるPCIe切り替え手段と、
各々のPCIeカードに接続された周辺機器と
を包含する障害処理システム。 - 情報群の中から当該情報を一意に区別する為に付与する識別子の一覧と前記識別子に関連づけられた第一の記憶領域とを備え、前記第一の記憶領域に前記識別子を付与した前記当該情報を特徴付ける情報を前記当該情報自体から抽出した第二の情報と、当該識別子が使用中であるか否かを示す情報とを記憶し、
前記識別子記憶手段の前記識別子の一覧に記載された各々の識別子と関連づけられた第二の記憶領域を備え、前記第二の記憶領域に当該前記識別子を付与した時刻を起点として測定した経過時間と、前記経過時間が予め定められた閾値に達したか否かを示す情報と、
を記憶し、
前記識別子が未使用の場合には前記当該識別子を他の情報の識別子として割り当てることを許可し、前記識別子が使用中であり且つ当該前記識別子に関連づけられた前記経過時間が前記閾値に達した場合には当該識別子を他の情報の識別子として割り当てることを許可しない障害処理方法。 - 上位装置が出力した指令に対する下位装置からの応答情報を一時記憶し、前記下位装置が出力する前記上位装置に対する要求情報を一時記憶し、記憶した前記応答情報と前記要求情報とを順次読み出す請求項4の障害処理方法。
- 情報群の中から当該情報を一意に区別する為に付与する識別子の一覧と前記識別子に関連づけられた第一の記憶領域とを備え、前記第一の記憶領域に前記識別子を付与した前記当該情報を特徴付ける情報を前記当該情報自体から抽出した第二の情報と、当該識別子が使用中であるか否かを示す情報とを記憶し、
前記識別子記憶手段の前記識別子の一覧に記載された各々の識別子と関連づけられた第二の記憶領域を備え、前記第二の記憶領域に当該前記識別子を付与した時刻を起点として測定した経過時間と、前記経過時間が予め定められた閾値に達したか否かを示す情報と、
を記憶し、
前記識別子が未使用の場合には前記当該識別子を他の情報の識別子として割り当てることを許可し、前記識別子が使用中であり且つ当該前記識別子に関連づけられた前記経過時間が前記閾値に達した場合には当該識別子を他の情報の識別子として割り当てることを許可する処理をコンピュータに実行させる障害処理プログラム。 - 上位装置が出力した指令に対する下位装置からの応答情報を一時記憶し、前記下位装置が出力する前記上位装置に対する要求情報を一時記憶し、記憶した前記応答情報と前記要求情報とを順次読み出す処理をコンピュータに事項させる請求項6の障害処理プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015068011A JP6600959B2 (ja) | 2015-03-30 | 2015-03-30 | 障害処理装置、その装置を使用する情報処理装置、障害処理方法及び障害処理プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015068011A JP6600959B2 (ja) | 2015-03-30 | 2015-03-30 | 障害処理装置、その装置を使用する情報処理装置、障害処理方法及び障害処理プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016189057A true JP2016189057A (ja) | 2016-11-04 |
JP6600959B2 JP6600959B2 (ja) | 2019-11-06 |
Family
ID=57240297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015068011A Active JP6600959B2 (ja) | 2015-03-30 | 2015-03-30 | 障害処理装置、その装置を使用する情報処理装置、障害処理方法及び障害処理プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6600959B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0683742A (ja) * | 1992-02-20 | 1994-03-25 | Internatl Business Mach Corp <Ibm> | リンク確立方法及び相互接続装置 |
US20090204974A1 (en) * | 2008-02-07 | 2009-08-13 | Sun Microsystems, Inc. | Method and system of preventing silent data corruption |
JP2011248759A (ja) * | 2010-05-28 | 2011-12-08 | Nec Computertechno Ltd | 情報処理装置及び情報処理装置の実行制御方法 |
JP2013054414A (ja) * | 2011-09-01 | 2013-03-21 | Nec Corp | 情報処理装置 |
-
2015
- 2015-03-30 JP JP2015068011A patent/JP6600959B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0683742A (ja) * | 1992-02-20 | 1994-03-25 | Internatl Business Mach Corp <Ibm> | リンク確立方法及び相互接続装置 |
US20090204974A1 (en) * | 2008-02-07 | 2009-08-13 | Sun Microsystems, Inc. | Method and system of preventing silent data corruption |
JP2011248759A (ja) * | 2010-05-28 | 2011-12-08 | Nec Computertechno Ltd | 情報処理装置及び情報処理装置の実行制御方法 |
JP2013054414A (ja) * | 2011-09-01 | 2013-03-21 | Nec Corp | 情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6600959B2 (ja) | 2019-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8745292B2 (en) | System and method for routing I/O expansion requests and responses in a PCIE architecture | |
US8631181B2 (en) | Validating message-signaled interrupts by tracking interrupt vectors assigned to devices | |
US8898665B2 (en) | System, method and computer program product for inviting other virtual machine to access a memory space allocated to a virtual machine | |
US9244829B2 (en) | Method and system for efficient memory region deallocation | |
US8774055B2 (en) | Switching method | |
US8615622B2 (en) | Non-standard I/O adapters in a standardized I/O architecture | |
CA2743111C (en) | Detecting lost and out of order posted write packets in a peripheral component interconnect (pci) express network | |
US7676617B2 (en) | Posted memory write verification | |
US20180321964A1 (en) | Computer, device allocation management method, and program recording medium | |
CN107025203B (zh) | 第一板卡、第二板卡及一种设备 | |
WO2012114211A1 (en) | Low latency precedence ordering in a pci express multiple root i/o virtualization environment | |
US20140181323A1 (en) | Doorbell backpressure avoidance mechanism on a host channel adapter | |
JP2015197874A (ja) | 仮想通信路構築システム、仮想通信路構築方法、及び仮想通信路構築プログラム | |
US20140244888A1 (en) | Using pci-e extended configuration space to send ioctls to a pci-e adapter | |
TW201921244A (zh) | 特定應用積體電路中之中央錯誤處理 | |
US20120311208A1 (en) | Method and system for processing commands on an infiniband host channel adaptor | |
JP5112246B2 (ja) | ストレージシステム及び通信方法 | |
US20120324078A1 (en) | Apparatus and method for sharing i/o device | |
JP6600959B2 (ja) | 障害処理装置、その装置を使用する情報処理装置、障害処理方法及び障害処理プログラム | |
US9769093B2 (en) | Apparatus and method for performing InfiniBand communication between user programs in different apparatuses | |
US11726666B2 (en) | Network adapter with efficient storage-protocol emulation | |
CN115454896A (zh) | 基于smbus的ssd mctp控制消息验证方法、装置、计算机设备及存储介质 | |
JP7192367B2 (ja) | 通信障害解析装置、通信障害解析システム、通信障害解析方法および通信障害解析プログラム | |
JP4555791B2 (ja) | データ読出方法及びデータ読出装置 | |
US9678779B2 (en) | Method and an apparatus for co-processor data plane virtualization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6600959 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |