JP2016180695A - Spectroscopic sensor and method of manufacturing the same - Google Patents
Spectroscopic sensor and method of manufacturing the same Download PDFInfo
- Publication number
- JP2016180695A JP2016180695A JP2015061196A JP2015061196A JP2016180695A JP 2016180695 A JP2016180695 A JP 2016180695A JP 2015061196 A JP2015061196 A JP 2015061196A JP 2015061196 A JP2015061196 A JP 2015061196A JP 2016180695 A JP2016180695 A JP 2016180695A
- Authority
- JP
- Japan
- Prior art keywords
- film
- spectral
- spectral film
- resist pattern
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Spectrometry And Color Measurement (AREA)
- Dicing (AREA)
Abstract
Description
本発明は、分光センサー及びその製造方法に関する。 The present invention relates to a spectroscopic sensor and a manufacturing method thereof.
図3は、従来の分光センサーの製造方法を説明するための断面図である。
図3(A)に示すように、半導体素子(図示せず)を有するウェハー100上に分光膜106を成膜する。この分光膜106は、50層以上の薄膜で構成され、例えば脈波センサーや分光センサーに用いられる(例えば特許文献1〜3参照)。
FIG. 3 is a cross-sectional view for explaining a conventional method of manufacturing a spectroscopic sensor.
As shown in FIG. 3A, a
次に、図3(B)に示すように、ウェハー100のスクライブラインに沿ってダイシングされ、半導体チップに個片化され、分光センサーのチップが形成される。
Next, as shown in FIG. 3B, the wafer is diced along a scribe line of the
上記従来の分光センサーの製造方法では、スクライブライン上に分光膜106を有するウェハー100をダイシングするため、個片化された半導体チップの外周近傍に分光膜106のバリ107が発生することがある。このバリ107が剥がれて分光センサー上に載ると分光センサーの感度が低下することがある。
In the conventional method for manufacturing a spectroscopic sensor, since the
本発明の幾つかの態様は、分光膜のバリに起因する分光センサーの感度低下を抑制できる分光センサーまたはその製造方法に関連している。 Some embodiments of the present invention relate to a spectroscopic sensor that can suppress a decrease in sensitivity of the spectroscopic sensor due to a burr of the spectroscopic film or a method for manufacturing the spectroscopic sensor.
本発明の一態様は、半導体チップ上に位置する分光膜を有し、前記分光膜は、前記半導体チップの外周から第1の長さより内側の領域に位置し、前記半導体チップの外周から前記第1の長さまでの領域は前記分光膜が除去されており、前記第1の長さは、前記分光膜の端部のバリの高さより長いことを特徴とする分光センサーである。 One aspect of the present invention includes a spectral film located on a semiconductor chip, the spectral film being located in a region inside the first length from the outer periphery of the semiconductor chip, and the first from the outer periphery of the semiconductor chip. The spectral film is removed in a region up to a length of 1, and the first length is longer than the height of a burr at the end of the spectral film.
上記本発明の一態様によれば、ダイシングの際に分光膜のバリが発生することがないので、分光膜のバリに起因する分光センサーの感度低下を抑制できる。 According to the above-described aspect of the present invention, burrs of the spectral film do not occur during dicing, so that it is possible to suppress a decrease in sensitivity of the spectral sensor due to the burrs of the spectral film.
また、本発明の一態様は、上記本発明の一態様において、前記半導体チップはパッドを有し、前記半導体チップの外周と前記パッドとの間は前記分光膜が除去されていることを特徴とする分光センサーである。これにより、工程を簡略化できる。 According to another aspect of the present invention, in the above aspect of the present invention, the semiconductor chip includes a pad, and the spectral film is removed between an outer periphery of the semiconductor chip and the pad. It is a spectroscopic sensor. Thereby, a process can be simplified.
また、本発明の一態様は、上記本発明の一態様において、前記第1の長さは40μm以上120μm以下(好ましくは、70μm以上90μm以下)であることを特徴とする分光センサーである。これにより、ダイシング中にバリが剥がれて分光センサー上に載ることで分光センサーの感度が低下することを防止できる。 One embodiment of the present invention is the spectroscopic sensor according to the above embodiment of the present invention, wherein the first length is 40 μm to 120 μm (preferably 70 μm to 90 μm). As a result, it is possible to prevent the sensitivity of the spectroscopic sensor from being lowered by peeling off the burr during dicing and placing it on the spectroscopic sensor.
本発明の一態様は、ウェハー上に分光膜を形成する工程(a)と、前記ウェハーのスクライブライン上の分光膜を除去する工程(b)と、前記ウェハーのスクライブラインをダイシングして個片化する工程(c)と、を含むことを特徴とする分光センサーの製造方法である。 One aspect of the present invention includes a step (a) of forming a spectral film on a wafer, a step (b) of removing the spectral film on the scribe line of the wafer, and a piece obtained by dicing the scribe line of the wafer. And a step (c) for forming a spectroscopic sensor.
上記本発明の一態様によれば、スクライブライン上の分光膜を除去した後にウェハーをダイシングするため、分光膜をダイシングにより切断することがない。そのため、ダイシングの際に分光膜のバリが発生することがない。その結果、ダイシング中にバリが剥がれて分光センサー上に載ることで分光センサーの感度が低下することを防止できる。 According to the above aspect of the present invention, since the wafer is diced after removing the spectral film on the scribe line, the spectral film is not cut by dicing. Therefore, no burr of the spectral film occurs during dicing. As a result, it is possible to prevent the sensitivity of the spectroscopic sensor from being lowered by peeling off the burr during dicing and placing it on the spectroscopic sensor.
また、本発明の一態様は、上記本発明の一態様において、前記工程(a)は、パッドを有するウェハー上に分光膜を形成する工程であり、前記工程(b)は、前記パッド上及び前記スクライブライン上の分光膜を除去する工程であることを特徴とする分光センサーの製造方法である。これにより、工程を簡略化できる。 One embodiment of the present invention is the above embodiment of the present invention, wherein the step (a) is a step of forming a spectral film on a wafer having a pad, and the step (b) A method for manufacturing a spectroscopic sensor, comprising a step of removing a spectroscopic film on the scribe line. Thereby, a process can be simplified.
また、本発明の一態様は、上記本発明の一態様において、前記工程(a)の前に、前記ウェハー上にレジストパターンを形成する工程を有し、前記工程(b)は、前記レジストパターンを剥離液により剥離することで、前記分光膜を除去する工程であることを特徴とする分光センサーの製造方法である。 Further, one embodiment of the present invention is the above-described one embodiment of the present invention, further including a step of forming a resist pattern on the wafer before the step (a), and the step (b) includes the resist pattern. This is a method for manufacturing a spectroscopic sensor, which is a step of removing the spectroscopic film by peeling the film with a stripping solution.
また、本発明の一態様は、上記本発明の一態様において、前記レジストパターンの断面形状は矩形または台形であり、前記工程(a)は、前記レジストパターン及び前記ウェハー上に分光膜を形成するとともに、前記分光膜にクラックを発生させる工程であることを特徴とする分光センサーの製造方法である。 In one embodiment of the present invention, in the above embodiment of the present invention, the cross-sectional shape of the resist pattern is a rectangle or a trapezoid, and the step (a) forms a spectral film on the resist pattern and the wafer. And a method for producing a spectroscopic sensor, characterized by being a step of generating cracks in the spectroscopic film.
上記本発明の一態様によれば、工程(a)で分光膜を形成するとともに、分光膜にクラックを発生させるため、工程(b)で分光膜のクラックを通過した剥離液がレジストパターンに到達することで、リフトオフを行うことができる。従って、断面形状が矩形または台形のレジストパターンを用いても分光膜をリフトオフによって除去することができる。 According to the above aspect of the present invention, the spectral film is formed in the step (a) and cracks are generated in the spectral film, so that the peeling solution that has passed through the cracks in the spectral film reaches the resist pattern in the step (b). By doing so, lift-off can be performed. Therefore, the spectral film can be removed by lift-off even if a resist pattern having a rectangular or trapezoidal cross-sectional shape is used.
また、本発明の一態様は、上記本発明の一態様において、前記工程(a)では、前記レジストパターンの側面に凹部が形成され、前記凹部の前記分光膜が薄くなることを特徴とする分光センサーの製造方法である。これにより、分光膜にクラックが入りやすくすることができる。 According to another aspect of the present invention, in the above aspect of the present invention, in the step (a), a concave portion is formed on a side surface of the resist pattern, and the spectral film in the concave portion is thinned. It is a manufacturing method of a sensor. Thereby, a crack can be easily made in the spectral film.
また、本発明の一態様は、上記本発明の一態様において、前記工程(b)では、前記レジストパターンの側面がオーバーハング状に変形され、前記オーバーハング状の前記側面の前記分光膜が薄くなることを特徴とする分光膜の加工方法である。これにより、分光膜にクラックが入りやすくすることができる。 In one embodiment of the present invention, in the one embodiment of the present invention, in the step (b), a side surface of the resist pattern is deformed into an overhang shape, and the spectral film on the side surface of the overhang shape is thin. This is a processing method of a spectral film. Thereby, a crack can be easily made in the spectral film.
また、本発明の一態様は、上記本発明の一態様において、前記工程(b)によって前記分光膜の端部にバリが形成され、前記工程(c)によって個片化された半導体チップの前記分光膜の端部は、前記半導体チップの外周から第1の長さより内側に位置し、前記第1の長さは、前記バリの高さより長いことを特徴とする分光センサーの製造方法である。これにより、ダイシング中にバリが剥がれることを確実に防止できる。 Further, one embodiment of the present invention is the above-described one embodiment of the present invention, in which the burr is formed at the end of the spectral film by the step (b) and the semiconductor chip separated by the step (c) is separated. An end of the spectral film is located on the inner side from the first length from the outer periphery of the semiconductor chip, and the first length is longer than the height of the burr. Thereby, it can prevent reliably that a burr | flash peels during dicing.
また、本発明の一態様は、上記本発明の一態様において、前記第1の長さは前記レジストパターンの厚さより長いことを特徴とする分光センサーの製造方法である。これにより、ダイシング中にバリが剥がれることを防止できる。 One embodiment of the present invention is the method for manufacturing a spectroscopic sensor according to the above embodiment of the present invention, wherein the first length is longer than a thickness of the resist pattern. Thereby, it can prevent that a burr | flash peels during dicing.
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below.
図1は、本発明の一態様に係る分光センサーの製造方法を説明するための断面図である。図2(A)は図1(C)の平面図であり、図1(C)は図2(A)に示すB−B'線に沿った断面図である。図2(B)は図2(A)に示すA−A'線に沿った断面図であり、図2(C)は図2(B)の部分31を拡大した断面図である。
FIG. 1 is a cross-sectional view illustrating a method for manufacturing a spectroscopic sensor according to one embodiment of the present invention. 2A is a plan view of FIG. 1C, and FIG. 1C is a cross-sectional view taken along line BB ′ shown in FIG. 2B is a cross-sectional view taken along line AA ′ shown in FIG. 2A, and FIG. 2C is an enlarged cross-sectional view of a
図1(A)に示すように、ウェハー10を用意する。このウェハー10は、シリコン基板に半導体素子、センサー素子、絶縁膜等(図示せず)が形成されたものである。次いで、ウェハー10上に電極パッド(図2(A),(B)に示す電極パッド21参照)を形成する。この電極パッドは例えばAl膜またはAl合金膜からなる。
As shown in FIG. 1A, a
次いで、電極パッド21を含むウェハー10上に窒化シリコン等からなるパッシベーション膜14を形成し、このパッシベーション膜14に開口部14aを形成することで、電極パッド21の表面が露出する(図2(A),(B)参照)。
Next, a
次いで、電極パッド21及びパッシベーション膜14上にフォトレジスト膜を塗布し、露光及び現像することで、電極パッド21上及びスクライブライン22(図2参照)上にレジストパターン15を形成する。このレジストパターン15はリフトオフ専用のレジストではなく汎用的な厚膜のノボラック系レジストであるため、レジストパターン15の断面形状は矩形または台形である。レジストパターン15の厚さは、10μm以上であることが好ましく、例えば10〜20μmである。なお、本実施の形態では、断面形状が台形のレジストパターン15を用いている。
Next, a photoresist film is applied on the
次に、図1(B)に示すように、レジストパターン15及びパッシベーション膜14上に分光膜16を成膜するとともに、レジストパターン15の端部の分光膜16にクラック(図示せず)を発生させる。
Next, as shown in FIG. 1B, a
分光膜16の詳細は以下のとおりである。
分光膜16は、酸化シリコン(SiO2)等の低屈折率の薄膜と、酸化チタン(TiO2)等の高屈折率の薄膜を蒸着法により交互に積層させたものである。つまり、レジストパターン15及びウェハー10上に酸化チタン膜を蒸着法により成膜し、この酸化チタン膜上に酸化シリコン膜を蒸着法により成膜し、この酸化シリコン膜上に酸化チタン膜を蒸着法により成膜する。このように酸化チタン膜と酸化シリコン膜を交互に蒸着法により成膜することを繰り返すことで、レジストパターン15及びウェハー10上に酸化チタン膜と酸化シリコン膜が積層された分光膜16を形成する。酸化チタン膜と酸化シリコン膜は成膜温度が異なる。
Details of the
The
分光膜16は、酸化チタン膜と酸化シリコン膜を合計で2膜以上積層したものであるとよいが、酸化チタン膜と酸化シリコン膜を合計で30膜以上積層したものであることが好ましく、より好ましくは50膜以上である。
The
分光膜16を成膜する際の温度は、レジストパターン15を変形させる温度であるとよいが、成膜温度の異なる分光膜を2膜以上積層することでレジストパターン15を変形しやすくすることができる。
The temperature at which the
分光膜16を成膜する際にレジストパターン15に熱が加えられ、その熱によってレジストパターン15が変形する。詳細には、レジストパターン15の側面に凹部が形成されたり、レジストパターン15の側面がオーバーハング状に変形される。これにより、凹部上に分光膜16が薄く成膜され、オーバーハング状の側面に分光膜16が薄く成膜され、レジストパターン15の側面上の分光膜16にクラック等の欠陥が発生する。
When the
この後、図1(C)及び図2に示すように、レジストパターン15を剥離液(例えばジメチルエーテル・モノエタノールアミンを含む液)によって除去する。剥離液は、分光膜16に発生したクラック等の欠陥から分光膜16を通過してレジストパターン15へ到達する。これにより、レジストパターン15上の分光膜16がレジストパターン15とともに除去される。その結果、電極パッド21上及びスクライブライン22上の分光膜16が除去され、電極パッド21の表面が露出する。
Thereafter, as shown in FIGS. 1C and 2, the resist
なお、本実施の形態では、電極パッド21上の分光膜16とスクライブライン22上の分光膜16をリフトオフにより同時に除去するが、電極パッド21上の分光膜16を除去する工程とスクライブライン22上の分光膜16を除去する工程を別々に行っても良い。
In the present embodiment, the
図2(A),(B)に示すように、スクライブライン22と電極パッド21との間の分光膜16は除去される。これにより、ダイシング工程後に個片化された半導体チップの外周と電極パッド21との間は分光膜16が除去された状態となる。電極パッド21上の分光膜16を除去する工程とスクライブライン22上の分光膜16を除去する工程を同時に行うことで工程を簡略化できる。
As shown in FIGS. 2A and 2B, the
図1(C)の工程では、スクライブライン22に沿ってダイシングして個片化された半導体チップの分光膜16の端部が、当該半導体チップの外周から図2(C)に示す距離L(第1の長さともいう)より内側に位置するように、スクライブライン22上の分光膜16が除去されている。詳細に説明すると、図2(C)及び図1(C)に示すように、リフトオフにより分光膜16を除去した後に残された分光膜16の端部にはバリが形成される。このバリの高さHより長い距離L(即ちH<L)をスクライブライン22の端部から離した領域まで分光膜16を除去する。これにより、図2(C)に示すバリが倒れても半導体チップの外側にはみ出すことを抑制できる。また、このようなバリはレジストパターン15の側面に位置する分光膜16がリフトオフによって除去されたときに発生するものと考えられる。そのため、バリの高さHはレジストパターン15の厚さであり、レジストパターン15の厚さは前述したように10μm以上である。従って、距離Lは、レジストパターンの厚さ10μmより長いとよく、好ましくは40μm以上120μm以下であり、さらに好ましくは70μm以上90μm以下である。
In the step of FIG. 1C, the end portion of the
この後、図1(D)に示すように、ウェハー10のスクライブライン22をダイシングすることで、個片化した半導体チップを得る。このようにして製造された半導体チップは分光膜16を有し、その分光膜16は当該半導体チップの外周から距離Lより内側の領域に位置する。半導体チップの外周から距離Lまでの領域は分光膜16が除去されている。距離Lは分光膜16の端部のバリの高さHより長い。距離Lは、上述したように40μm以上120μm以下であることが好ましく、より好ましくは70μm以上90μm以下である。
Thereafter, as shown in FIG. 1D, the scribe lines 22 of the
また、半導体チップは電極パッド21を有し、その半導体チップの外周と電極パッド21との間は分光膜16が除去されている。
Further, the semiconductor chip has an
本実施の形態によれば、スクライブライン22上の分光膜16を除去した後にウェハー10をダイシングするため、分光膜16をダイシングにより切断することがない。そのため、従来技術のようなダイシングの際に分光膜16のバリが発生することがない。その結果、ダイシング中にバリが剥がれて分光センサー上に載ることで分光センサーの感度が低下することを防止できる。
According to the present embodiment, since the
また、本実施の形態では、リフトオフ専用のレジストを使用せずに、汎用的な厚膜用のレジストを用い、レジストパターン15の断面形状が台形もしくは矩形であっても分光膜16のリフトオフが可能となる。従って、コストや利便性の点でメリットがある。
Further, in the present embodiment, a general thick film resist is used without using a resist exclusively for lift-off, and the
なお、本実施の形態では、分光膜16を蒸着法により成膜しているが、蒸着法に限定されるものではなく、分光膜をスパッタ法により成膜することも可能である。
In the present embodiment, the
また、本実施の形態では、汎用的なレジストを用いているが、リフトオフ専用のレジストを用いてもよい。この場合、レジストパターンの断面形状は逆台形となり、リフトオフを行い易くなる。 In this embodiment, a general-purpose resist is used, but a resist dedicated to lift-off may be used. In this case, the cross-sectional shape of the resist pattern is an inverted trapezoid, which facilitates lift-off.
また、本発明の一態様において、特定のA(以下「A」という)の上(または下)に特定のB(以下「B」という)を形成する(Bが形成される)というとき、Aの上(または下)に直接Bを形成する(Bが形成される)場合に限定されない。Aの上(または下)に本発明の作用効果を阻害しない範囲で、他のものを介してBを形成する(Bが形成される)場合も含む。 In one embodiment of the present invention, when a specific B (hereinafter referred to as “B”) is formed above (or below) a specific A (hereinafter referred to as “A”) (B is formed), It is not limited to the case where B is directly formed (or B is formed) on (or below). It includes the case where B is formed (otherwise B) is formed on the upper side (or the lower side) of A through other things as long as the effects of the present invention are not inhibited.
10…ウェハー、14…パッシベーション膜、14a…開口部、15…レジストパターン、16…分光膜、21…電極パッド、22…スクライブライン。
DESCRIPTION OF
Claims (10)
前記分光膜は、前記半導体チップの外周から第1の長さより内側の領域に位置し、
前記半導体チップの外周から前記第1の長さまでの領域は前記分光膜が除去されており、
前記第1の長さは、前記分光膜の端部のバリの高さより長いことを特徴とする分光センサー。 Having a spectral film located on the semiconductor chip;
The spectral film is located in a region inside the first length from the outer periphery of the semiconductor chip,
In the region from the outer periphery of the semiconductor chip to the first length, the spectral film is removed,
The spectral sensor according to claim 1, wherein the first length is longer than a height of a burr at an end of the spectral film.
前記半導体チップはパッドを有し、
前記半導体チップの外周と前記パッドとの間は前記分光膜が除去されていることを特徴とする分光センサー。 In claim 1,
The semiconductor chip has a pad,
The spectroscopic sensor, wherein the spectroscopic film is removed between an outer periphery of the semiconductor chip and the pad.
前記第1の長さは40μm以上120μm以下であることを特徴とする分光センサー。 In claim 1 or 2,
The spectroscopic sensor, wherein the first length is 40 μm or more and 120 μm or less.
前記ウェハーのスクライブライン上の分光膜を除去する工程(b)と、
前記ウェハーのスクライブラインをダイシングして個片化する工程(c)と、
を含むことを特徴とする分光センサーの製造方法。 Forming a spectral film on the wafer (a);
Removing the spectral film on the scribe line of the wafer;
A step (c) of dicing the scribe line of the wafer into pieces;
The manufacturing method of the spectroscopic sensor characterized by including.
前記工程(a)は、パッドを有するウェハー上に分光膜を形成する工程であり、
前記工程(b)は、前記パッド上及び前記スクライブライン上の分光膜を除去する工程であることを特徴とする分光センサーの製造方法。 In claim 4,
The step (a) is a step of forming a spectral film on a wafer having a pad,
The step (b) is a step of removing the spectral film on the pad and the scribe line, and a method for manufacturing a spectroscopic sensor.
前記工程(a)の前に、前記ウェハー上にレジストパターンを形成する工程を有し、
前記工程(b)は、前記レジストパターンを剥離液により剥離することで、前記分光膜を除去する工程であることを特徴とする分光センサーの製造方法。 In claim 4 or 5,
Before the step (a), a step of forming a resist pattern on the wafer,
The step (b) is a step of removing the spectral film by peeling the resist pattern with a stripping solution, and the method for producing a spectral sensor.
前記レジストパターンの断面形状は矩形または台形であり、
前記工程(a)は、前記レジストパターン及び前記ウェハー上に分光膜を形成するとともに、前記分光膜にクラックを発生させる工程であることを特徴とする分光センサーの製造方法。 In claim 6,
The cross-sectional shape of the resist pattern is a rectangle or a trapezoid,
The step (a) is a step of forming a spectral film on the resist pattern and the wafer and generating cracks in the spectral film.
前記工程(a)では、前記レジストパターンの側面に凹部が形成され、前記凹部の前記分光膜が薄くなることを特徴とする分光センサーの製造方法。 In claim 7,
In the step (a), a concave portion is formed on a side surface of the resist pattern, and the spectral film in the concave portion is thinned.
前記工程(b)によって前記分光膜の端部にバリが形成され、
前記工程(c)によって個片化された半導体チップの前記分光膜の端部は、前記半導体チップの外周から第1の長さより内側に位置し、
前記第1の長さは、前記バリの高さより長いことを特徴とする分光センサーの製造方法。 In any one of Claims 6 thru | or 8,
A burr is formed at the end of the spectral film by the step (b),
An end portion of the spectral film of the semiconductor chip singulated by the step (c) is located on the inner side from the outer circumference of the semiconductor chip with respect to the first length,
The method for manufacturing a spectroscopic sensor, wherein the first length is longer than a height of the burr.
前記第1の長さは前記レジストパターンの厚さより長いことを特徴とする分光センサーの製造方法。 In claim 9,
The method for manufacturing a spectroscopic sensor, wherein the first length is longer than a thickness of the resist pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015061196A JP2016180695A (en) | 2015-03-24 | 2015-03-24 | Spectroscopic sensor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015061196A JP2016180695A (en) | 2015-03-24 | 2015-03-24 | Spectroscopic sensor and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016180695A true JP2016180695A (en) | 2016-10-13 |
Family
ID=57131563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015061196A Pending JP2016180695A (en) | 2015-03-24 | 2015-03-24 | Spectroscopic sensor and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016180695A (en) |
-
2015
- 2015-03-24 JP JP2015061196A patent/JP2016180695A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6410152B2 (en) | Manufacturing method of semiconductor device | |
JP6147250B2 (en) | Imaging device manufacturing method and semiconductor device manufacturing method | |
JP2006253402A (en) | Manufacturing method of semiconductor device | |
US20140273402A1 (en) | Method for cutting wafer | |
TW200524025A (en) | Semiconductor device and method of fabricating the same | |
JPWO2013179764A1 (en) | Imaging device manufacturing method and semiconductor device manufacturing method | |
JP4867627B2 (en) | Manufacturing method of semiconductor device | |
JP6190953B2 (en) | Semiconductor wafer, semiconductor device separated from semiconductor wafer, and method of manufacturing semiconductor device | |
JP5568824B2 (en) | Manufacturing method of semiconductor device | |
US20140113412A1 (en) | Chip package and fabrication method thereof | |
JP6582616B2 (en) | Manufacturing method of semiconductor chip | |
JP2016180695A (en) | Spectroscopic sensor and method of manufacturing the same | |
JP2009188148A (en) | Semiconductor device and method for manufacturing same | |
US11894226B2 (en) | Semiconductor device and method making the same | |
JP2005268425A (en) | Semiconductor and method for manufacturing same | |
WO2021088380A1 (en) | Semiconductor structure and preparation method therefor | |
JP2013038311A (en) | Recognition mark and semiconductor device using the same | |
JP2016181646A (en) | Processing method of inorganic film | |
TW201624653A (en) | Chip package and manufacturing method thereof | |
JP2017054940A (en) | Semiconductor device manufacturing method | |
JP2017069269A (en) | Semiconductor device and method of manufacturing the same | |
JP2005191485A (en) | Semiconductor device | |
JP2009289809A (en) | Method of manufacturing semiconductor device | |
JP6382084B2 (en) | Chip parts manufacturing method | |
JP2005353980A (en) | Manufacturing method for semiconductor device |