JP2016178765A - System interconnection device for distributed power source - Google Patents

System interconnection device for distributed power source Download PDF

Info

Publication number
JP2016178765A
JP2016178765A JP2015056179A JP2015056179A JP2016178765A JP 2016178765 A JP2016178765 A JP 2016178765A JP 2015056179 A JP2015056179 A JP 2015056179A JP 2015056179 A JP2015056179 A JP 2015056179A JP 2016178765 A JP2016178765 A JP 2016178765A
Authority
JP
Japan
Prior art keywords
current
voltage
inverter
integral value
calculation unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015056179A
Other languages
Japanese (ja)
Other versions
JP6459678B2 (en
Inventor
智規 川浦
Tomonori Kawaura
智規 川浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd filed Critical Aisin Seiki Co Ltd
Priority to JP2015056179A priority Critical patent/JP6459678B2/en
Publication of JP2016178765A publication Critical patent/JP2016178765A/en
Application granted granted Critical
Publication of JP6459678B2 publication Critical patent/JP6459678B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce a DC component caused by an external factor in a system interconnection device for a distributed power source.SOLUTION: A system interconnection device 10 for a distributed power source comprises: an ideal current integration value calculation part 45 for calculating an integration value of a first current relating to a system power source 20 as a first integration value for a predetermined period from an AC voltage of the system power source 20; a PLL current integration value calculation part 46 for calculating an integration value of a second current relating to an output current of an inverter 13 as a second integration value for a predetermined period from the output current of the inverter 13; an integration value difference calculation part 50 for calculating a difference between the first integration value calculated by the ideal current integration value calculation part 45 and the second integration value calculated by the PLL current integration value calculation part 46 as an integration value difference; and a correction current amount calculation part 51 for calculating a correction current amount that is equal to a DC component to flow out to the output current of the inverter 13 from the integration value difference calculated by the integration value difference calculation part 50.SELECTED DRAWING: Figure 1

Description

本発明は、分散型電源の系統連系装置に関する。   The present invention relates to a grid interconnection device for a distributed power source.

分散型電源の系統連系装置の一形式として、特許文献1に示されているものが知られている。特許文献1の図1に示されているように、系統連系装置は、商用周波数系統140に向けて出力する交流電流を検出するために単一電源で動作する電流検出器150と、電流検出器150によって検出された交流電流に含まれる直流分を抽出するために電流検出器150の単一電源の電圧値と同一電圧の両電源で動作する直流分抽出回路160と、直流分抽出回路160によって抽出された直流分をデジタル化するために前記単一電源の電圧値と同一電圧の単一電源で動作するA/Dコンバータ170と、A/Dコンバータ170によってデジタル化された直流分を用いて商用周波数系統140に向けて出力する交流電流に含まれる直流分を減少させるフィードバック信号を演算するために前記単一電源の電圧値と同一電圧の単一電源で動作するCPU140と、を有するようになっている。   As a type of a grid interconnection device for a distributed power source, one disclosed in Patent Document 1 is known. As shown in FIG. 1 of Patent Document 1, the grid interconnection device includes a current detector 150 that operates with a single power source to detect an alternating current output toward the commercial frequency system 140, and a current detection A DC component extraction circuit 160 that operates with both power sources having the same voltage as the voltage value of a single power source of the current detector 150 in order to extract a DC component included in the AC current detected by the detector 150; A / D converter 170 that operates with a single power source having the same voltage as the voltage value of the single power source and a DC component digitized by A / D converter 170 are used to digitize the direct current component extracted by To operate a single power source having the same voltage as the voltage value of the single power source in order to calculate a feedback signal for reducing the DC component included in the alternating current output toward the commercial frequency system 140. That the CPU140, which is to have a.

特開2014−042419号公報JP 2014-042419 A

上述した特許文献1に記載されている分散型電源の系統連系装置においては、外部要因、例えば系統電源の周波数の変動が繰り返された場合などによって、直流成分が発生した場合、その直流成分が十分に減少させることができないおそれがあった。   In the grid interconnection device of the distributed power source described in Patent Document 1 described above, when a DC component is generated due to an external factor, for example, when the frequency fluctuation of the grid power source is repeated, the DC component is There was a possibility that it could not be reduced sufficiently.

本発明は、上述した問題を解消するためになされたもので、分散型電源の系統連系装置において、外部要因によって発生する直流成分を低減することを目的とする。   The present invention has been made to solve the above-described problem, and an object of the present invention is to reduce a direct current component generated by an external factor in a system interconnection device of a distributed power source.

上記の課題を解決するため、請求項1に係る分散型電源の系統連系装置の発明は、直流電力を発電するとともに系統電源に連系可能である発電装置と、発電装置からの直流電力を交流電力に変換して系統電源側に出力するインバータと、発電装置からの直流電力を昇圧してインバータに出力するコンバータと、系統電源の交流電圧を検出する第一電圧検出部と、インバータの出力電流を検出する電流検出部と、コンバータの直流出力電圧を検出する第二電圧検出部と、インバータを制御する制御装置と、を備え、制御装置は、第一電圧検出部によって検出された系統電源の交流電圧から、所定期間に亘って系統電源に係る第一電流の積分値を第一積分値として演算する第一積分値演算部と、電流検出部によって検出されたインバータの出力電流から、所定期間に亘ってインバータの出力電流に係る第二電流の積分値を第二積分値として演算する第二積分値演算部と、第一積分値演算部によって演算された第一積分値と第二積分値演算部によって演算された第二積分値との差を積分値差として演算する積分値差演算部と、積分値差演算部によって演算された積分値差から、インバータの出力電流に流出する直流成分と等しい補正電流量を演算する補正電流量演算部と、を備えている。   In order to solve the above-mentioned problems, the invention of the grid interconnection device of the distributed power source according to claim 1 is directed to a power generation device that generates DC power and can be connected to the system power source, and DC power from the power generation device. An inverter that converts AC power and outputs it to the system power supply side, a converter that boosts DC power from the power generator and outputs it to the inverter, a first voltage detection unit that detects AC voltage of the system power supply, and an output of the inverter A current detection unit that detects a current; a second voltage detection unit that detects a DC output voltage of the converter; and a control device that controls the inverter, wherein the control device is a system power supply detected by the first voltage detection unit A first integral value calculation unit that calculates an integral value of the first current related to the system power supply as a first integral value over a predetermined period, and an inverter output power detected by the current detection unit. From the second integral value calculation unit that calculates the integral value of the second current related to the output current of the inverter as a second integral value over a predetermined period, and the first integral value calculated by the first integral value calculation unit, The difference between the second integral value calculated by the second integral value calculation unit and the integral value difference calculation unit that calculates the difference as the integral value difference, and the integral value difference calculated by the integral value difference calculation unit, to the output current of the inverter. A correction current amount calculation unit that calculates a correction current amount equal to the DC component that flows out.

これによれば、補正電流量演算部は、系統電源の交流電圧から、所定期間に亘って演算された第一積分値(系統電源に係る第一電流の積分値)と、インバータの出力電流から、前記所定期間に亘って演算された第二積分値(インバータの出力電流に係る第二電流の積分値)と、から演算された積分値差に基づいて、インバータの出力電流に流出する直流成分と等しい補正電流量を演算する。その結果、この補正電流量を使用してインバータの目標電圧を算出することが可能となる。よって、所定期間周期にて、インバータの目標電圧を適切に設定することができ、ひいては、外部要因によって発生する直流成分を低減することが可能となる。   According to this, the correction current amount calculation unit is based on the first integrated value (integrated value of the first current related to the system power supply) calculated over a predetermined period from the AC voltage of the system power supply and the output current of the inverter. A DC component that flows into the output current of the inverter based on the difference between the second integral value computed over the predetermined period (the second current integral value associated with the inverter output current) and the integral value computed A correction current amount equal to is calculated. As a result, the target voltage of the inverter can be calculated using this correction current amount. Therefore, it is possible to appropriately set the target voltage of the inverter in a predetermined period, and it is possible to reduce the direct current component generated by an external factor.

本発明による分散型電源の系統連系装置の一実施形態の概要を示す概要図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a schematic diagram which shows the outline | summary of one Embodiment of the grid connection apparatus of the distributed power source by this invention. 図1に示す制御装置を示すブロック図である。It is a block diagram which shows the control apparatus shown in FIG. 図1に示す制御装置を示すブロック図である。It is a block diagram which shows the control apparatus shown in FIG. 系統電圧の周波数が減少した場合の系統連系装置10の動作を示すタイムチャートである。上段にて系統電圧を、下段にて出力電流を示している。It is a time chart which shows operation | movement of the grid connection apparatus 10 when the frequency of a system voltage reduces. The upper part shows the system voltage, and the lower part shows the output current. 系統電圧の周波数が増大した場合の系統連系装置10の動作を示すタイムチャートである。上段にて系統電圧を、下段にて出力電流を示している。It is a time chart which shows operation | movement of the grid connection apparatus 10 when the frequency of a system voltage increases. The upper part shows the system voltage, and the lower part shows the output current.

以下、本発明による分散型電源の系統連系装置の一実施形態について説明する。図1に示すように、系統連系装置10は、発電装置である燃料電池11と交流の系統電源20とを連系したり解列したりする装置である。系統連系装置10は、発電装置である燃料電池11、コンバータ12、インバータ13、平滑回路14、解列リレー15および制御装置16を備えている。   Hereinafter, an embodiment of a system interconnection device for a distributed power source according to the present invention will be described. As shown in FIG. 1, the grid interconnection device 10 is a device that links and disconnects a fuel cell 11 that is a power generation device and an AC grid power supply 20. The grid interconnection device 10 includes a fuel cell 11, which is a power generation device, a converter 12, an inverter 13, a smoothing circuit 14, a disconnecting relay 15, and a control device 16.

燃料電池11は、直流電力を発電する発電装置である。発電装置は、燃料電池11以外の直流電力を発電する発電装置(例えば、太陽光電池、ガスエンジンなど)でもよい。
コンバータ12は、燃料電池11からの直流電力を昇圧してインバータ13に出力する。コンバータ12は、図示しないリアクトル、IGBT(絶縁ゲートバイポーラトランジスタ)のようなスイッチング素子、ダイオード、コンデンサなどにより構成されている。コンバータ12の入力側端子12aは、燃料電池11の正極側に接続され、コンバータ12の入力側端子12bは、燃料電池11の負極側に接続されている。
The fuel cell 11 is a power generator that generates DC power. The power generation device may be a power generation device (for example, a solar cell, a gas engine, or the like) that generates DC power other than the fuel cell 11.
The converter 12 boosts the DC power from the fuel cell 11 and outputs it to the inverter 13. The converter 12 includes a reactor, a switching element such as an IGBT (insulated gate bipolar transistor), a diode, a capacitor, and the like (not shown). An input side terminal 12 a of the converter 12 is connected to the positive side of the fuel cell 11, and an input side terminal 12 b of the converter 12 is connected to the negative side of the fuel cell 11.

コンバータ12の出力側端子12cは、電線17を介してインバータ13の入力側端子13aに接続されている。コンバータ12の出力側端子12dは、電線18を介してインバータ13の入力側端子13bに接続されている。電線17と電線18との間には、コンバータ12の出力電圧(直流中間電圧)を測定する電圧センサ31(直流中間電圧センサ)が設けられている。電圧センサ31の検出信号が制御装置16に入力されており、制御装置16は、演算処理を行って決定したデューティ比のパルス信号をスイッチング素子のゲートに与えることにより、コンバータ12の出力電圧が所定の電圧になるフィードバック制御を行っている。電圧センサ31(直流中間電圧センサ)は、コンバータ12の直流出力電圧を検出する第二電圧検出部である。
電線17と電線18との間には、コンデンサ19が設けられている。
The output side terminal 12 c of the converter 12 is connected to the input side terminal 13 a of the inverter 13 through the electric wire 17. The output side terminal 12 d of the converter 12 is connected to the input side terminal 13 b of the inverter 13 via the electric wire 18. A voltage sensor 31 (DC intermediate voltage sensor) that measures the output voltage (DC intermediate voltage) of the converter 12 is provided between the electric wires 17 and 18. The detection signal of the voltage sensor 31 is input to the control device 16, and the control device 16 applies a pulse signal having a duty ratio determined by performing arithmetic processing to the gate of the switching element, whereby the output voltage of the converter 12 is predetermined. Feedback control is performed to achieve a voltage of. The voltage sensor 31 (DC intermediate voltage sensor) is a second voltage detection unit that detects the DC output voltage of the converter 12.
A capacitor 19 is provided between the electric wires 17 and 18.

インバータ13は、コンバータ12すなわち燃料電池11からの直流電力を交流電力に変換して、系統電源20側に出力する。インバータ13は、入力側端子13a,13bおよび出力側端子13c,13dを備えている。インバータ13の出力側端子13cは、系統電源20(例えば、U相)が接続された電線21に接続されている。インバータ13の出力側端子13dは、系統電源20(例えば、V相)が接続された電線22に接続されている。   The inverter 13 converts DC power from the converter 12, that is, the fuel cell 11 into AC power, and outputs the AC power to the system power supply 20 side. The inverter 13 includes input side terminals 13a and 13b and output side terminals 13c and 13d. The output side terminal 13c of the inverter 13 is connected to an electric wire 21 to which a system power source 20 (for example, U phase) is connected. The output side terminal 13d of the inverter 13 is connected to an electric wire 22 to which a system power source 20 (for example, V phase) is connected.

インバータ13は、IGBTのような第一〜第四スイッチング素子13e〜13hをフルブリッジ接続して構成される。第一および第二スイッチング素子13e,13fは、入力側端子13aと入力側端子13bとの間に直列に接続されている。第一スイッチング素子13eと第二スイッチング素子13fとの接続点は、出力側端子13cに接続されている。第三および第四スイッチング素子13g,13hは、入力側端子13aと入力側端子13bとの間に直列に接続されている。第三および第四スイッチング素子13g,13hは、第一および第二スイッチング素子13e,13fに対して並列に接続されている。第三スイッチング素子13gと第四スイッチング素子13hとの接続点は、出力側端子13dに接続されている。   The inverter 13 is configured by full-bridge connection of first to fourth switching elements 13e to 13h such as an IGBT. The first and second switching elements 13e and 13f are connected in series between the input side terminal 13a and the input side terminal 13b. A connection point between the first switching element 13e and the second switching element 13f is connected to the output side terminal 13c. The third and fourth switching elements 13g and 13h are connected in series between the input side terminal 13a and the input side terminal 13b. The third and fourth switching elements 13g and 13h are connected in parallel to the first and second switching elements 13e and 13f. A connection point between the third switching element 13g and the fourth switching element 13h is connected to the output side terminal 13d.

インバータ13は、制御装置16によってその動作が制御されている。具体的には、インバータ13は、制御装置16からのPWM制御にしたがって各第一〜第四スイッチング素子13e〜13hをスイッチングして、コンバータ12からの直流電力を交流電力に変換するものである。このように、インバータ13は、変換した交流電力を電線21,22に出力する。   The operation of the inverter 13 is controlled by the control device 16. Specifically, the inverter 13 switches the first to fourth switching elements 13e to 13h according to the PWM control from the control device 16, and converts the DC power from the converter 12 into AC power. Thus, the inverter 13 outputs the converted AC power to the electric wires 21 and 22.

平滑回路14は、リアクトル14a,14bとコンデンサ14cとによって構成されている。リアクトル14a,14bは、各電線21,22にそれぞれ設けられている。コンデンサ14cは、リアクトル14a,14bと系統電源20との間にて各電線21,22を接続する接続電線23に設けられている。平滑回路14は、インバータ13から出力された交流電力の高周波成分を取り除いて、インバータ13の出力電圧を正弦波状の波形にし、系統電源20に出力する。   The smoothing circuit 14 includes reactors 14a and 14b and a capacitor 14c. Reactors 14a and 14b are provided on the electric wires 21 and 22, respectively. The capacitor 14 c is provided on the connection wire 23 that connects the wires 21 and 22 between the reactors 14 a and 14 b and the system power supply 20. The smoothing circuit 14 removes the high-frequency component of the AC power output from the inverter 13, changes the output voltage of the inverter 13 to a sinusoidal waveform, and outputs it to the system power supply 20.

解列リレー(系統連系用リレー)15は、第一解列リレー15aおよび第二解列リレー15bによって構成されている。解列リレー15は、各電線21,22にそれぞれ設けられる開閉器であって、接続電線23との接続点とインバータ13との間に配設されている常開型の開閉器である。第一解列リレー15aは、接続電線23との接続点とリアクトル14aとの間に配設されている。第二解列リレー15bは、接続電線23との接続点とリアクトル14bとの間に配設されている。第一解列リレー15aおよび第二解列リレー15bはそれぞれ制御装置16からの制御信号によってその動作(接続状態/開放状態)が制御されている。   The disconnection relay (system interconnection relay) 15 includes a first disconnection relay 15a and a second disconnection relay 15b. The disconnection relay 15 is a switch provided in each of the electric wires 21 and 22, and is a normally open type switch disposed between a connection point with the connection electric wire 23 and the inverter 13. The first disconnecting relay 15a is disposed between a connection point with the connection electric wire 23 and the reactor 14a. The 2nd disconnection relay 15b is arrange | positioned between the connection point with the connection electric wire 23, and the reactor 14b. The operation (connected state / open state) of the first disconnecting relay 15a and the second disconnecting relay 15b is controlled by a control signal from the control device 16, respectively.

具体的には、複数の電線21,22のうち一方の電線21に第一解列リレー15aが配置され、他方の電線22に第二解列リレー15bが配置されている。第一解列リレー15aおよび第二解列リレー15bが接続状態になると、系統連系装置10と系統電源20は連系され、第一解列リレー15aおよび第二解列リレー15bが開放状態になると、系統連系装置10と系統電源20は解列されることになる。このように、解列リレー15が制御装置16によって制御されることで、系統連系装置10と系統電源20は連系または解列され、電力供給が制御されている。   Specifically, the first disconnecting relay 15 a is arranged on one of the electric wires 21 and 22, and the second disconnecting relay 15 b is arranged on the other electric wire 22. When the first disconnecting relay 15a and the second disconnecting relay 15b are connected, the grid interconnection device 10 and the grid power supply 20 are linked, and the first disconnecting relay 15a and the second disconnecting relay 15b are opened. Then, the grid interconnection device 10 and the grid power supply 20 are disconnected. In this way, the disconnection relay 15 is controlled by the control device 16, whereby the grid interconnection device 10 and the grid power supply 20 are linked or disconnected, and the power supply is controlled.

電線21,22のうち何れかには、リアクトル14a(または14b)を流れる電流(リアクトル電流)を検出する電流センサ32(例えば、カレントトランス式、シャント式である)が設けられている。電流センサ32の検出信号が制御装置16に入力されている。電流センサ32は、インバータ13の出力電流を検出する電流検出部(出力電流センサ)である。
さらに、電線21,22には、系統電圧を検出する系統電圧検出回路33が接続されている。系統電圧検出回路33の検出信号が制御装置16に入力されている。系統電圧検出回路33は、系統電源20の交流電圧を検出する第一電圧検出部である。
One of the electric wires 21 and 22 is provided with a current sensor 32 (for example, a current transformer type or a shunt type) that detects a current (reactor current) flowing through the reactor 14a (or 14b). A detection signal of the current sensor 32 is input to the control device 16. The current sensor 32 is a current detection unit (output current sensor) that detects the output current of the inverter 13.
Further, a system voltage detection circuit 33 that detects a system voltage is connected to the electric wires 21 and 22. A detection signal from the system voltage detection circuit 33 is input to the control device 16. The system voltage detection circuit 33 is a first voltage detection unit that detects an AC voltage of the system power supply 20.

制御装置16は、インバータ13を少なくとも制御する。制御装置16は、マイクロコンピュータ(図示省略)を有しており、マイクロコンピュータは、バスを介してそれぞれ接続された入出力インターフェース、CPU、RAMおよびROM(いずれも図示省略)を備えている。CPUは、電圧センサ31、電流センサ32、系統電圧検出回路33の検出結果を取得したり、コンバータ12、インバータ13を制御したり、解列リレー15を開閉制御したりする。RAMは同プログラムの実行に必要な変数を一時的に記憶するものであり、ROMは前記プログラムを記憶するものである。   The control device 16 controls at least the inverter 13. The control device 16 includes a microcomputer (not shown), and the microcomputer includes an input / output interface, a CPU, a RAM, and a ROM (all not shown) connected through a bus. The CPU acquires detection results of the voltage sensor 31, the current sensor 32, and the system voltage detection circuit 33, controls the converter 12 and the inverter 13, and controls opening / closing of the disconnect relay 15. The RAM temporarily stores variables necessary for executing the program, and the ROM stores the program.

制御装置16は、図2Aおよび図2Bに示すように、電圧位相演算部41、ゼロクロス判定部42、目標出力電流瞬時値演算部43、電流位相演算部44、理想電流積分値演算部45、PLL電流積分値演算部46、PLL位相演算部47、基準正弦波演算部48、混合器49、積分値差演算部50、補正電流量演算部51、目標電流演算部52、補正電圧演算部53、目標電圧演算部54、およびPWM演算部55を備えている。   2A and 2B, the control device 16 includes a voltage phase calculation unit 41, a zero-cross determination unit 42, a target output current instantaneous value calculation unit 43, a current phase calculation unit 44, an ideal current integral value calculation unit 45, a PLL. Current integrated value calculation unit 46, PLL phase calculation unit 47, reference sine wave calculation unit 48, mixer 49, integral value difference calculation unit 50, correction current amount calculation unit 51, target current calculation unit 52, correction voltage calculation unit 53, A target voltage calculator 54 and a PWM calculator 55 are provided.

電圧位相演算部41は、系統電圧検出回路33から取得した系統電源20の交流電圧(系統電圧)から、系統電圧の波形を演算し、すなわち系統電圧の位相、周波数などを演算する。
ゼロクロス判定部42は、電圧位相演算部41から取得した系統電圧の波形からゼロクロスを判定する。ゼロクロスは、系統電圧が0になることであり、負から正に変わるとき、または正から負に変わるときの2つのパターンがある。
The voltage phase calculation unit 41 calculates the waveform of the system voltage from the AC voltage (system voltage) of the system power supply 20 acquired from the system voltage detection circuit 33, that is, calculates the phase, frequency, etc. of the system voltage.
The zero cross determination unit 42 determines the zero cross from the waveform of the system voltage acquired from the voltage phase calculation unit 41. Zero crossing means that the system voltage becomes 0, and there are two patterns when changing from negative to positive, or changing from positive to negative.

目標出力電流瞬時値演算部43は、直流中間電圧センサ31から取得したコンバータ12から出力された直流中間電圧(検出直流中間電圧)から、インバータ13の目標出力電流瞬時値IPeak_lim を演算する。具体的には、目標出力電流瞬時値演算部43は、第一に、検出直流中間電圧の平均値である直流中間電圧平均値を演算する。第二に、直流中間電圧平均値と直流中間電圧目標との差分を演算する。第三に、その差分に基づいてPI処理を行って(すなわちPI動作のフィードバック制御を行う)、目標出力電流瞬時値を演算する。第四に、PI処理された目標出力電流瞬時値に上下限処理を行って、上下限処理後の目標出力電流瞬時値IPeak_lim を演算する。nは今回の演算周期を、n−1は前回の演算周期を表す。 The target output current instantaneous value calculation unit 43 calculates the target output current instantaneous value I Peak_lim n of the inverter 13 from the DC intermediate voltage (detected DC intermediate voltage) output from the converter 12 acquired from the DC intermediate voltage sensor 31. Specifically, the target output current instantaneous value calculation unit 43 first calculates a DC intermediate voltage average value that is an average value of the detected DC intermediate voltages. Second, the difference between the DC intermediate voltage average value and the DC intermediate voltage target is calculated. Third, PI processing is performed based on the difference (that is, feedback control of PI operation is performed) to calculate a target output current instantaneous value. Fourth, upper / lower limit processing is performed on the target output current instantaneous value subjected to PI processing to calculate a target output current instantaneous value I Peak_lim n after the upper / lower limit processing. n represents the current computation cycle, and n-1 represents the previous computation cycle.

電流位相演算部44は、出力電流センサ32から取得したインバータ13の出力電流(インバータ出力電流)から、インバータ出力電流の波形を演算し、すなわちインバータ出力電流の位相、周波数などを演算する。   The current phase calculation unit 44 calculates the waveform of the inverter output current from the output current (inverter output current) of the inverter 13 acquired from the output current sensor 32, that is, calculates the phase, frequency, etc. of the inverter output current.

理想電流積分値演算部45は、電圧位相演算部41から系統電圧の波形を取得し、ゼロクロス判定部42からゼロクロスに関する情報を取得し、目標出力電流瞬時値演算部43から目標出力電流瞬時値IPeak_lim を取得し、これらから所定期間に亘って系統電源20に係る第一電流の積分値を第一積分値として演算する(第一積分値演算部)。すなわち、理想電流積分値演算部45は、系統電源20の電圧位相に対応する理想の電流波形の面積を所定期間分だけ積分することにより演算する。理想の電流波形は、IPeak_lim ×sin(θ)で表される。θは系統電圧の位相である。 The ideal current integral value calculation unit 45 acquires the system voltage waveform from the voltage phase calculation unit 41, acquires information about zero cross from the zero cross determination unit 42, and the target output current instantaneous value I from the target output current instantaneous value calculation unit 43. Peak_lim n is acquired, and the integrated value of the first current related to the system power supply 20 is calculated as a first integrated value over a predetermined period from these (first integrated value calculating unit). That is, the ideal current integrated value calculation unit 45 calculates by integrating the area of the ideal current waveform corresponding to the voltage phase of the system power supply 20 for a predetermined period. An ideal current waveform is represented by I Peak_lim n × sin (θ). θ is the phase of the system voltage.

所定期間は、系統電圧検出回路33によって検出された系統電圧が負から正にまたは正から負に変わった時点(すなわちゼロクロス時点)から系統電圧の半周期分または一周期分の期間に設定されている。本実施形態では、所定期間は、系統電圧が負から正に変わった時点から系統電圧の半周期分に設定されている。   The predetermined period is set to a period corresponding to a half period or one period of the system voltage from the time when the system voltage detected by the system voltage detection circuit 33 changes from negative to positive or from positive to negative (that is, zero crossing time). Yes. In the present embodiment, the predetermined period is set to a half cycle of the system voltage from the time when the system voltage changes from negative to positive.

理想電流積分値演算部45は、下記数1にて、第一積分値である理想の電流波形の面積Isum_base を演算する。

Figure 2016178765
ここで、AngleV_start は、積分を開始する位相(開始位相)であり、ゼロクロス時点の系統電圧の位相である。AngleV_End は、積分を終了する位相(終了位相)であり、開始位相AngleV_start に系統電圧の半周期分(π:180度)を加算した値である。 The ideal current integral value calculation unit 45 calculates the area I sum_base n of the ideal current waveform, which is the first integral value, using the following equation (1).
Figure 2016178765
Here, Angle V_start n is a phase (start phase) at which integration is started, and is a phase of the system voltage at the time of zero crossing. Angle V_End n is a phase (end phase) for ending the integration, and is a value obtained by adding a half cycle (π: 180 degrees) of the system voltage to the start phase Angle V_start n .

PLL電流積分値演算部46は、電流位相演算部44からインバータ出力電流の波形を取得し、ゼロクロス判定部42からゼロクロスに関する情報を取得し、目標出力電流瞬時値演算部43から目標出力電流瞬時値IPeak_lim を取得し、これらから所定期間に亘ってインバータ出力電流に係る第二電流の積分値を第二積分値として演算する(第二積分値演算部)。すなわち、PLL電流積分値演算部46は、インバータ出力電流の実際の電流波形の面積を所定期間分だけ積分することにより演算する。実際の電流波形は、IPeak_lim ×sin(φ)で表される。φはインバータ出力電流の位相である。 The PLL current integral value calculation unit 46 acquires the waveform of the inverter output current from the current phase calculation unit 44, acquires information about the zero cross from the zero cross determination unit 42, and the target output current instantaneous value from the target output current instantaneous value calculation unit 43. I Peak_lim n is acquired, and the integrated value of the second current related to the inverter output current is calculated as a second integrated value over a predetermined period from these (second integrated value calculation unit). In other words, the PLL current integral value calculation unit 46 calculates by integrating the area of the actual current waveform of the inverter output current for a predetermined period. The actual current waveform is represented by I Peak_lim n × sin (φ). φ is the phase of the inverter output current.

所定期間は、系統電圧検出回路33によって検出された系統電圧が負から正にまたは正から負に変わった時点(すなわちゼロクロス時点)から系統電圧の半周期分または一周期分の期間に設定されている。本実施形態では、所定期間は、系統電圧が負から正に変わった時点から系統電圧の半周期分に設定されている。   The predetermined period is set to a period corresponding to a half period or one period of the system voltage from the time when the system voltage detected by the system voltage detection circuit 33 changes from negative to positive or from positive to negative (that is, zero crossing time). Yes. In the present embodiment, the predetermined period is set to a half cycle of the system voltage from the time when the system voltage changes from negative to positive.

PLL電流積分値演算部46は、下記数2にて、第二積分値である実際の電流波形の面積Isum_PLL を演算する。

Figure 2016178765
ここで、AnglePLL は、積分を開始するインバータ出力電流の位相(開始位相)であり、ゼロクロス時点のインバータ出力電流の位相である。AngleV_End は、積分を終了するインバータ出力電流の位相(終了位相)であり、上述した系統電圧の終了位相と同一の位相である。 The PLL current integral value calculation unit 46 calculates the area I sum_PLL n of the actual current waveform, which is the second integral value, by the following formula 2.
Figure 2016178765
Here, Angle PLL n is the phase (starting phase) of the inverter output current at which integration is started, and is the phase of the inverter output current at the time of zero crossing. Angle V_End n is the phase (end phase) of the inverter output current that ends the integration, and is the same phase as the end phase of the system voltage described above.

PLL位相演算部47は、電圧位相演算部41から系統電圧の波形(位相)を取得し、PLL基準周波数を取得し、前回の演算周期で演算した電流位相(基本PLL位相AngelPLL n−1)を取得し、これらから基本PLL位相AngelPLL を演算する。PLL位相演算部47は、系統電圧の位相に出力電流の位相を同期させるために電流位相を演算するものである。PLLは、Phase Locked Loopであり、入力信号(系統電圧)に同期した出力信号(インバータ出力電流)を生成することである。また、PLL基準周波数は、PLL制御のための基準周波数であり、所定周波数に設定されている。 The PLL phase calculation unit 47 acquires the system voltage waveform (phase) from the voltage phase calculation unit 41, acquires the PLL reference frequency, and calculates the current phase (basic PLL phase Angel PLL n-1 ) in the previous calculation cycle. And the basic PLL phase Angel PLL n is calculated from them. The PLL phase calculation unit 47 calculates the current phase in order to synchronize the phase of the output current with the phase of the system voltage. The PLL is a Phase Locked Loop, and is to generate an output signal (inverter output current) synchronized with an input signal (system voltage). The PLL reference frequency is a reference frequency for PLL control and is set to a predetermined frequency.

なお、PLL位相演算部47は、さらに無効電力位相を取得し、この無効電力位相を加えて基本PLL位相を演算することもできる。無効電力は、負荷回路のインピーダンスのうちリアクタンス分にかかる電力であり、力率が小さいほど無効電力が大きくなる。無効電力位相は、次のように算出することができる。有効電力Pは皮相電力(=電流実効値I×電圧実効値E)×cosαであり、cosα=P/(I×E)である。このcosαから無効電力位相αを算出することができる。電流実効値Iは、インバータ出力電流の瞬時値から算出することができる。電圧実効値Eは、インバータ13の出力電圧から算出することができる。なお、電流の瞬時値Iが正である場合、無効電力位相αは進み位相であり、負である場合、無効電力位相αは遅れ位相である。   The PLL phase calculation unit 47 can also acquire the reactive power phase and add the reactive power phase to calculate the basic PLL phase. The reactive power is the power required for reactance in the impedance of the load circuit, and the reactive power increases as the power factor decreases. The reactive power phase can be calculated as follows. The effective power P is apparent power (= current effective value I × voltage effective value E) × cos α, and cos α = P / (I × E). The reactive power phase α can be calculated from this cos α. The effective current value I can be calculated from the instantaneous value of the inverter output current. The effective voltage value E can be calculated from the output voltage of the inverter 13. When the instantaneous current value I is positive, the reactive power phase α is a leading phase, and when it is negative, the reactive power phase α is a lagging phase.

基準正弦波演算部48は、PLL位相演算部47から基本PLL位相AngelPLL を取得し、基本PLL位相AngelPLL から基本正弦波Sbaseを演算する。
混合器49は、目標出力電流瞬時値演算部43から目標出力電流瞬時値IPeak_lim を取得し、基準正弦波演算部48から基本正弦波Sbaseを取得し、これらから基本出力電流Iinv_refを演算する。
Reference sine wave calculating unit 48 obtains the basic PLL phase Angel PLL n from the PLL phase calculating unit 47 calculates a fundamental sine wave S base from the basic PLL phase Angel PLL n.
The mixer 49 acquires the target output current instantaneous value I Peak_lim n from the target output current instantaneous value calculation unit 43, acquires the basic sine wave S base from the reference sine wave calculation unit 48, and generates the basic output current I inv_ref from these. Calculate.

積分値差演算部50は、理想電流積分値演算部45から取得した第一積分値Isum_base とPLL電流積分値演算部46から取得した第二積分値Isum_PLL との差を積分値差Isq として演算する(積分値差演算部)。積分値差演算部50は、下記数3にて、積分値差Isq を演算する。積分値差Isq は、理想の電流波形の面積とインバータ出力電流の実際の電流波形の面積との所定期間分の面積差である。この面積差が補正電流面積に相当する。この補正電流面積は、外的要因によって発生して重畳される直流成分である。

Figure 2016178765
なお、前回演算周期において演算された積分値差Isq n−1を考慮するようにしてもよい。この場合、上記数3の右辺に積分値差Isq n−1を加算すればよい。 The integral value difference calculator 50 calculates the difference between the first integral value I sum_base n acquired from the ideal current integral value calculator 45 and the second integral value I sum_PLL n acquired from the PLL current integral value calculator 46 as an integral value difference. Calculation is performed as I sq n (integral value difference calculation unit). The integral value difference calculation unit 50 calculates the integral value difference I sq n according to the following formula 3. The integrated value difference I sq n is an area difference for a predetermined period between the area of the ideal current waveform and the area of the actual current waveform of the inverter output current. This area difference corresponds to the correction current area. This correction current area is a direct current component generated and superimposed by an external factor.
Figure 2016178765
Note that the integral value difference I sq n−1 calculated in the previous calculation cycle may be taken into consideration. In this case, the integral value difference I sq n−1 may be added to the right side of the above equation 3.

補正電流量演算部51は、積分値差演算部50から取得した積分値差Isq から、インバータ出力電流に流出する直流成分と等しい補正電流量ΔIsq を演算する(補正電流量演算部)。補正電流量演算部51は、下記数4にて、補正電流量ΔIsq を演算する。

Figure 2016178765
ここで、fPLL_base は、PLL基準周波数である。tcは、インバータ13のキャリア周期である。PLL基準周波数は、PLL制御のための基準周波数であり、所定周波数に設定されている。PLL制御は、出力電流の位相を系統電圧の位相と同期させる位相同期制御である。 The correction current amount calculation unit 51 calculates a correction current amount ΔI sq n equal to the direct current component flowing into the inverter output current from the integral value difference I sq n acquired from the integral value difference calculation unit 50 (correction current amount calculation unit ). The correction current amount calculation unit 51 calculates the correction current amount ΔI sq n by the following formula 4.
Figure 2016178765
Here, f PLL_base n is a PLL reference frequency. tc is the carrier period of the inverter 13. The PLL reference frequency is a reference frequency for PLL control, and is set to a predetermined frequency. The PLL control is phase synchronization control that synchronizes the phase of the output current with the phase of the system voltage.

目標電流演算部52は、出力電流センサ32から取得したインバータ13の出力電流(インバータ出力電流)Iinv_outから、インバータ13の目標電流(インバータ目標電流)Iinv_estを演算する。
補正電圧演算部53は、補正電流量演算部51から取得した補正電流量ΔIsq と、目標電流演算部52から取得したインバータ目標電流Iinv_estとから、インバータ13の補正電圧VPI を演算する。例えば、補正電圧演算部53は、補正電流量ΔIsq と、インバータ目標電流Iinv_estとの差をPI処理し、さらに上下限処理を行って、補正電圧VPI を演算する。
The target current calculation unit 52 calculates the target current (inverter target current) I inv_est of the inverter 13 from the output current (inverter output current) I inv_out of the inverter 13 acquired from the output current sensor 32.
The correction voltage calculation unit 53 calculates the correction voltage V PI n of the inverter 13 from the correction current amount ΔI sq n acquired from the correction current amount calculation unit 51 and the inverter target current I inv_est acquired from the target current calculation unit 52. To do. For example, the correction voltage calculation unit 53 calculates the correction voltage V PI n by performing PI processing on the difference between the correction current amount ΔI sq n and the inverter target current I inv_est and further performing upper and lower limit processing.

目標電圧演算部54は、出力電流センサ32から取得したインバータ出力電流Iinv_outと、混合器49から取得した基本出力電流Iinv_refと、補正電圧演算部53から取得した補正電圧VPI とから、インバータ13の目標電圧Vinvを演算する。例えば、目標電圧演算部54は、インバータ出力電流Iinv_outと、基本出力電流Iinv_refとから基本出力電圧を演算し、この基本出力電圧と補正電圧VPI とから、インバータ13の目標電圧Vinvを演算する。 The target voltage calculation unit 54 includes the inverter output current I inv_out acquired from the output current sensor 32, the basic output current I inv_ref acquired from the mixer 49, and the correction voltage V PI n acquired from the correction voltage calculation unit 53. The target voltage V inv of the inverter 13 is calculated. For example, the target voltage calculation unit 54 calculates a basic output voltage from the inverter output current I inv_out and the basic output current I inv_ref, and the target voltage V inv of the inverter 13 from the basic output voltage and the correction voltage V PI n. Is calculated.

PWM演算部55は、目標電圧演算部54から取得した目標電圧Vinvとなるように、第一〜第四スイッチング素子13e〜13hへのPWM制御のパターンを演算する。パターンは、第一〜第四スイッチング素子13e〜13hのオン・オフの組み合せパターン、オン・オフ時間(デューティ)のパターンなどである。PWM演算部55は、演算されたPWM制御のパターンをインバータ13に送信して制御する。 The PWM calculation unit 55 calculates a pattern of PWM control to the first to fourth switching elements 13e to 13h so that the target voltage V inv acquired from the target voltage calculation unit 54 is obtained. The pattern is a combination pattern of on / off of the first to fourth switching elements 13e to 13h, a pattern of on / off time (duty), or the like. The PWM calculation unit 55 transmits the calculated PWM control pattern to the inverter 13 for control.

次に、上述した系統連系装置10の動作について図3および図4を参照して説明する。最初に、系統電圧の周波数が減少した場合について図3を参照して説明する。時刻t1にて、系統電圧の周波数はf(m)からf(m−1)に減少している。時刻t1までは、系統電圧と出力電流とは周波数は同一(f(m))であり位相が同一である。時刻t1は、ゼロクロスのタイミングである。前回のゼロクロスのタイミングである時刻t0から時刻t1までの期間(所定期間)において、理想の電流波形の面積Isum_base と実際の電流波形の面積Isum_PLL とは同一面積であり、面積差によって直流成分は発生しない。すなわち、面積差(積分値差)Isq は0であり、補正電流量ΔIsq は0である。よって、時刻t1から時刻t2までにおいて、出力電流は補正されない。 Next, the operation of the grid interconnection device 10 described above will be described with reference to FIGS. First, a case where the frequency of the system voltage is reduced will be described with reference to FIG. At time t1, the frequency of the system voltage decreases from f (m) to f (m−1). Until the time t1, the system voltage and the output current have the same frequency (f (m)) and the same phase. Time t1 is a zero cross timing. In the period from time t0 is a timing of the last zero crossing to time t1 (the predetermined period), the area I sum_PLL n actual current waveform and the area I sum_base n of the ideal current waveform are identical area, the area difference DC component is not generated. That is, the area difference (integral value difference) I sq n is 0, and the correction current amount ΔI sq n is 0. Therefore, the output current is not corrected from time t1 to time t2.

次のゼロクロスのタイミングである時刻t2においては、時刻t1から時刻t2までの期間(所定期間)の面積差が算出される。このとき、系統電圧の面積S1は、出力電流の面積S2より大きい。系統電圧の面積S1から出力電流の面積S2を減算した値ΔS(=S1−S2)は0より大きい。面積S1は理想の電流波形の面積Isum_base である。面積S2は、実際の電流波形の面積Isum_PLL である。ΔSは、積分値差Isq である。
このとき、出力電流は系統電圧の位相に追従して出力されるが、位相が遅れると、直流成分は、センサやタイマの精度などにより出力される電流に含まれてしまう。この直流成分が積分値差Isq である。
At time t2, which is the next zero crossing timing, the area difference in the period (predetermined period) from time t1 to time t2 is calculated. At this time, the area S1 of the system voltage is larger than the area S2 of the output current. A value ΔS (= S1−S2) obtained by subtracting the area S2 of the output current from the area S1 of the system voltage is larger than zero. The area S1 is an area I sum_base n of an ideal current waveform. The area S2 is the area I sum_PLL n of the actual current waveform. ΔS is the integral value difference I sq n .
At this time, the output current is output following the phase of the system voltage, but if the phase is delayed, the direct current component is included in the current output due to the accuracy of the sensor or timer. This DC component is the integral value difference I sq n .

さらに時刻t2においては、補正電流量ΔIsq が演算される。そして、時刻t2から次のゼロクロスのタイミングまでにおいて、出力電流(破線で示す)は補正電流量ΔIsq だけ減少されるように補正される。これにより、系統電圧のゼロクロスのタイミングと出力電流のゼロクロスのタイミングとを同期させることができ、発生した直流成分をキャンセルさせることができる。 Further, at time t2, the correction current amount ΔI sq n is calculated. Then, from the time t2 to the next zero crossing timing, the output current (indicated by a broken line) is corrected so as to be reduced by the correction current amount ΔI sq n . Thereby, the zero cross timing of the system voltage and the zero cross timing of the output current can be synchronized, and the generated DC component can be canceled.

次に、系統電圧の周波数が増大した場合について図4を参照して説明する。時刻t11にて、系統電圧の周波数はf(m)からf(m+1)に増大している。時刻t11までは、系統電圧と出力電流とは周波数は同一(f(m))であり位相が同一である。時刻t11は、ゼロクロスのタイミングである。前回のゼロクロスのタイミングである時刻t0から時刻t11までの期間(所定期間)において、理想の電流波形の面積Isum_base と実際の電流波形の面積Isum_PLL とは同一面積であり、面積差によって直流成分は発生しない。すなわち、面積差(積分値差)Isq は0であり、補正電流量ΔIsq は0である。よって、時刻t11から時刻t12までにおいて、出力電流は補正されない。 Next, a case where the frequency of the system voltage is increased will be described with reference to FIG. At time t11, the frequency of the system voltage increases from f (m) to f (m + 1). Until time t11, the system voltage and the output current have the same frequency (f (m)) and the same phase. Time t11 is a zero-cross timing. In the period from time t0 is a timing of the last zero-crossing to the time t11 (the predetermined period), the area I sum_PLL n actual current waveform and the area I sum_base n of the ideal current waveform are identical area, the area difference DC component is not generated. That is, the area difference (integral value difference) I sq n is 0, and the correction current amount ΔI sq n is 0. Therefore, the output current is not corrected from time t11 to time t12.

次のゼロクロスのタイミングである時刻t12においては、時刻t11から時刻t12までの期間(所定期間)の面積差が算出される。このとき、系統電圧の面積S1は、出力電流の面積S2より小さい。系統電圧の面積S1から出力電流の面積S2を減算した値ΔS(=S1−S2)は0より小さい。面積S1は理想の電流波形の面積Isum_base である。面積S2は、実際の電流波形の面積Isum_PLL である。ΔSは、積分値差Isq である。
このとき、出力電流は系統電圧の位相に追従して出力されるが、位相が遅れると、直流成分は、センサやタイマの精度などにより出力される電流に含まれてしまう。この直流成分が積分値差Isq である。
At time t12, which is the next zero-cross timing, the area difference in the period (predetermined period) from time t11 to time t12 is calculated. At this time, the area S1 of the system voltage is smaller than the area S2 of the output current. A value ΔS (= S1−S2) obtained by subtracting the area S2 of the output current from the area S1 of the system voltage is smaller than zero. The area S1 is an area I sum_base n of an ideal current waveform. The area S2 is the area I sum_PLL n of the actual current waveform. ΔS is the integral value difference I sq n .
At this time, the output current is output following the phase of the system voltage, but if the phase is delayed, the direct current component is included in the current output due to the accuracy of the sensor or timer. This DC component is the integral value difference I sq n .

さらに時刻t12においては、補正電流量ΔIsq が演算される。そして、時刻t12から次のゼロクロスのタイミングまでにおいて、出力電流(破線で示す)は補正電流量ΔIsq だけ増大されるように補正される。これにより、系統電圧のゼロクロスのタイミングと出力電流のゼロクロスのタイミングとを同期させることができ、発生した直流成分をキャンセルさせることができる。 Further, at time t12, the correction current amount ΔI sq n is calculated. Then, from the time t12 to the next zero crossing timing, the output current (indicated by a broken line) is corrected so as to be increased by the correction current amount ΔI sq n . Thereby, the zero cross timing of the system voltage and the zero cross timing of the output current can be synchronized, and the generated DC component can be canceled.

上述した説明から明らかなように、分散型電源の系統連系装置10は、直流電力を発電するとともに系統電源20に連系可能である燃料電池11(発電装置)と、燃料電池11からの直流電力を交流電力に変換して系統電源20側に出力するインバータ13と、燃料電池11からの直流電力を昇圧してインバータ13に出力するコンバータ12と、系統電源20の交流電圧を検出する系統電圧検出回路33(第一電圧検出部)と、インバータ13の出力電流を検出する電流センサ32(電流検出部)と、コンバータ12の直流出力電圧を検出する電圧センサ31(第二電圧検出部)と、インバータ13を制御する制御装置16と、を備えている。制御装置16は、系統電圧検出回路33によって検出された系統電源20の交流電圧から、所定期間に亘って系統電源20に係る第一電流の積分値を第一積分値として演算する理想電流積分値演算部45(第一積分値演算部)と、電流センサ32によって検出されたインバータ13の出力電流から、所定期間に亘ってインバータ13の出力電流に係る第二電流の積分値を第二積分値として演算するPLL電流積分値演算部46(第二積分値演算部)と、理想電流積分値演算部45によって演算された第一積分値とPLL電流積分値演算部46によって演算された第二積分値との差を積分値差として演算する積分値差演算部50と、積分値差演算部50によって演算された積分値差から、インバータ13の出力電流に流出する直流成分と等しい補正電流量を演算する補正電流量演算部51と、を備えている。   As is clear from the above description, the grid interconnection device 10 of the distributed power source generates a DC power and can be linked to the grid power source 20, and the DC from the fuel cell 11. An inverter 13 that converts electric power into AC power and outputs it to the system power source 20 side, a converter 12 that boosts DC power from the fuel cell 11 and outputs it to the inverter 13, and a system voltage that detects the AC voltage of the system power source 20 A detection circuit 33 (first voltage detection unit), a current sensor 32 (current detection unit) that detects an output current of the inverter 13, and a voltage sensor 31 (second voltage detection unit) that detects a DC output voltage of the converter 12. And a control device 16 for controlling the inverter 13. The control device 16 calculates an ideal current integration value that calculates, from the AC voltage of the system power supply 20 detected by the system voltage detection circuit 33, the integration value of the first current related to the system power supply 20 as a first integration value over a predetermined period. Based on the output current of the inverter 13 detected by the calculation unit 45 (first integration value calculation unit) and the current sensor 32, an integrated value of the second current related to the output current of the inverter 13 over a predetermined period is obtained as a second integral value. PLL current integral value computing unit 46 (second integral value computing unit), first integral value computed by ideal current integral value computing unit 45, and second integral computed by PLL current integral value computing unit 46 An integral value difference computing unit 50 that computes the difference from the value as an integral value difference, and a DC component that flows out to the output current of the inverter 13 from the integral value difference computed by the integral value difference computing unit 50 A correction current amount calculation unit 51 for calculating a positive current amount, and a.

これによれば、補正電流量演算部51は、系統電源20の交流電圧から、所定期間に亘って演算された第一積分値(系統電源20に係る第一電流の積分値)と、インバータ13の出力電流から、前記所定期間に亘って演算された第二積分値(インバータ13の出力電流に係る第二電流の積分値)と、から演算された積分値差に基づいて、インバータ13の出力電流に流出する直流成分と等しい補正電流量を演算する。その結果、この補正電流量を使用してインバータ13の目標電圧を算出することが可能となる。よって、所定期間周期にて、インバータ13の目標電圧を適切に設定することができ、ひいては、外部要因によって発生する直流成分を低減することが可能となる。   According to this, the correction current amount calculation unit 51 includes the first integrated value (the integrated value of the first current related to the system power supply 20) calculated over a predetermined period from the AC voltage of the system power supply 20 and the inverter 13. Output of the inverter 13 based on the second integrated value calculated over the predetermined period (the integrated value of the second current related to the output current of the inverter 13) and the integrated value difference calculated from the output current of A correction current amount equal to the direct current component flowing into the current is calculated. As a result, the target voltage of the inverter 13 can be calculated using this correction current amount. Therefore, the target voltage of the inverter 13 can be appropriately set at a predetermined period, and as a result, the direct current component generated by an external factor can be reduced.

また、所定期間は、系統電圧検出回路33によって検出された系統電源20の交流電圧が負から正にまたは正から負に変わった時点(ゼロクロスのタイミング)から系統電源20の交流電圧の半周期分または一周期分の期間に設定されている。
これによれば、インバータ13の目標電圧の演算を、適切なタイミングにて開始するとともに適切な期間だけ行うことができ、ひいては、補正電流量を正確かつ的確に演算することができる。
特に所定期間が半周期分の期間に設定されている場合、応答性よく系統電源20側に流出する直流成分を低減することができる。また、所定期間が一周期分の期間に設定されている場合、演算ボリュームを低減することができ、ひいては演算速度を向上させることができる。さらに、系統電圧の変動が安定している場合、補正電流量をより正確に演算することができる。
Further, the predetermined period is a half cycle of the AC voltage of the system power supply 20 from the time when the AC voltage of the system power supply 20 detected by the system voltage detection circuit 33 changes from negative to positive or from positive to negative (zero cross timing). Or it is set to a period of one cycle.
According to this, the calculation of the target voltage of the inverter 13 can be started at an appropriate timing and can be performed for an appropriate period, and as a result, the correction current amount can be calculated accurately and accurately.
In particular, when the predetermined period is set to a period corresponding to a half cycle, the direct current component flowing out to the system power supply 20 side can be reduced with high responsiveness. Further, when the predetermined period is set to a period corresponding to one cycle, the calculation volume can be reduced, and the calculation speed can be improved. Further, when the fluctuation of the system voltage is stable, the correction current amount can be calculated more accurately.

なお、上述した実施形態においては、所定期間の開始時点は、ゼロクロスのタイミングに設定されていたが、無効電力位相が所定角度以上に変化した時点に設定するようにしてもよい。この場合、ゼロクロス判定部42に代えて無効電力位相の変化判定部を設ければよい。無効電力位相の変化判定部は、上述したように、有効電力P、電流実効値I、および電圧実効値Eから、無効電力位相αを算出することができる。無効電力位相の変化判定部は、算出された無効電力位相αが所定角度以上であるか否かを判定する。その結果は、理想電流積分値演算部45,PLL電流積分値演算部46に出力される。   In the above-described embodiment, the start time of the predetermined period is set to the zero-cross timing, but may be set to a time when the reactive power phase changes by a predetermined angle or more. In this case, a reactive power phase change determination unit may be provided instead of the zero-cross determination unit 42. As described above, the reactive power phase change determination unit can calculate the reactive power phase α from the active power P, the current effective value I, and the voltage effective value E. The reactive power phase change determination unit determines whether or not the calculated reactive power phase α is equal to or greater than a predetermined angle. The result is output to the ideal current integral value calculation unit 45 and the PLL current integral value calculation unit 46.

すなわち、所定期間は、無効電力位相が所定角度以上に変化した時点から系統電源20の交流電圧の半周期分または一周期分の期間に設定されているようにしてもよい。
これによれば、インバータ13の目標電圧の演算を、適切なタイミングにて開始するとともに適切な期間だけ行うことができ、ひいては、補正電流量を正確かつ的確に演算することができる。
That is, the predetermined period may be set to a period corresponding to a half cycle or one cycle of the AC voltage of the system power supply 20 from the time when the reactive power phase changes by a predetermined angle or more.
According to this, the calculation of the target voltage of the inverter 13 can be started at an appropriate timing and can be performed for an appropriate period, and as a result, the correction current amount can be calculated accurately and accurately.

また、上述した実施形態においては、所定期間は系統電圧の半周期分の期間に設定されていたが、所定期間は半周期分ではなく、系統電圧の一周期分の期間に設定するようにしてもよい。   In the above-described embodiment, the predetermined period is set to a period corresponding to a half cycle of the system voltage. However, the predetermined period is not set to a half period, but set to a period corresponding to one period of the system voltage. Also good.

また、上述した実施形態においては、力率を変更する場合にも対応することができる。この場合、所定期間の開始時点は、上述したとおりであるが、所定期間の終了時点は、調整すべき位相差すなわち力率改善電流位相を考慮した位相である。力率改善電流位相は、目標出力電流瞬時値IPeak_lim から算出することができる。 Moreover, in embodiment mentioned above, it can respond also when changing a power factor. In this case, the start point of the predetermined period is as described above, but the end point of the predetermined period is a phase considering the phase difference to be adjusted, that is, the power factor improving current phase. The power factor correction current phase can be calculated from the target output current instantaneous value I Peak_lim n .

10…系統連系装置、11…燃料電池(発電装置)、12…コンバータ、13…インバータ、14…平滑回路、14a,14b…リアクトル、14c…コンデンサ、15…解列リレー(開閉器)、16…制御装置、31…電圧センサ(第二電圧検出部)、32…電流センサ(電流検出部)、33…系統電圧検出回路(第一電圧検出部)、41…電圧位相演算部、42…ゼロクロス判定部、43…目標出力電流瞬時値演算部、44…電流位相演算部、45…理想電流積分値演算部(第一積分値演算部)、46…PLL電流積分値演算部(第二積分値演算部)、47…PLL位相演算部、48…基準正弦波演算部、49…混合器、50…積分値差演算部、51…補正電流量演算部、52…目標電流演算部、53…補正電圧演算部、54…目標電圧演算部、55…PWM演算部。   DESCRIPTION OF SYMBOLS 10 ... Grid connection apparatus, 11 ... Fuel cell (power generation device), 12 ... Converter, 13 ... Inverter, 14 ... Smoothing circuit, 14a, 14b ... Reactor, 14c ... Capacitor, 15 ... Disconnection relay (switch), 16 ... Control device, 31 ... Voltage sensor (second voltage detection unit), 32 ... Current sensor (current detection unit), 33 ... System voltage detection circuit (first voltage detection unit), 41 ... Voltage phase calculation unit, 42 ... Zero cross Determining unit, 43 ... target output current instantaneous value calculating unit, 44 ... current phase calculating unit, 45 ... ideal current integrated value calculating unit (first integrated value calculating unit), 46 ... PLL current integrated value calculating unit (second integrated value) Calculation unit) 47 ... PLL phase calculation unit 48 ... Reference sine wave calculation unit 49 ... Mixer 50 ... Integral value difference calculation unit 51 ... Correction current amount calculation unit 52 ... Target current calculation unit 53 ... Correction Voltage calculation unit, 54 ... target voltage Calculation unit, 55 ... PWM calculation section.

Claims (3)

直流電力を発電するとともに系統電源に連系可能である発電装置と、
前記発電装置からの前記直流電力を交流電力に変換して前記系統電源側に出力するインバータと、
前記発電装置からの前記直流電力を昇圧して前記インバータに出力するコンバータと、
前記系統電源の交流電圧を検出する第一電圧検出部と、
前記インバータの出力電流を検出する電流検出部と、
前記コンバータの直流出力電圧を検出する第二電圧検出部と、
前記インバータを制御する制御装置と、を備え、
前記制御装置は、
前記第一電圧検出部によって検出された前記系統電源の交流電圧から、所定期間に亘って前記系統電源に係る第一電流の積分値を第一積分値として演算する第一積分値演算部と、
前記電流検出部によって検出された前記インバータの出力電流から、前記所定期間に亘って前記インバータの出力電流に係る第二電流の積分値を第二積分値として演算する第二積分値演算部と、
前記第一積分値演算部によって演算された前記第一積分値と前記第二積分値演算部によって演算された前記第二積分値との差を積分値差として演算する積分値差演算部と、
前記積分値差演算部によって演算された前記積分値差から、前記インバータの出力電流に流出する直流成分と等しい補正電流量を演算する補正電流量演算部と、
を備えている分散型電源の系統連系装置。
A generator that generates direct-current power and can be connected to a system power supply;
An inverter that converts the DC power from the power generator into AC power and outputs the AC power to the system power supply side;
A converter that boosts the DC power from the power generation device and outputs the boosted DC power to the inverter;
A first voltage detector for detecting an AC voltage of the system power supply;
A current detector for detecting an output current of the inverter;
A second voltage detector for detecting a DC output voltage of the converter;
A control device for controlling the inverter,
The control device includes:
A first integral value computing unit that computes an integral value of a first current related to the system power supply as a first integral value over a predetermined period from the AC voltage of the system power supply detected by the first voltage detection unit;
A second integrated value calculation unit that calculates an integral value of a second current related to the output current of the inverter over the predetermined period from the output current of the inverter detected by the current detection unit;
An integral value difference computing unit that computes a difference between the first integral value computed by the first integral value computing unit and the second integral value computed by the second integral value computing unit as an integral value difference;
A correction current amount calculation unit that calculates a correction current amount equal to a direct current component flowing into the output current of the inverter from the integral value difference calculated by the integral value difference calculation unit;
A distributed power grid interconnection device comprising:
前記所定期間は、前記第一電圧検出部によって検出された前記系統電源の交流電圧が負から正にまたは正から負に変わった時点から前記系統電源の交流電圧の半周期分または一周期分の期間に設定されている請求項1記載の分散型電源の系統連系装置。   The predetermined period is a half period or one period of the AC voltage of the system power supply from the time when the AC voltage of the system power supply detected by the first voltage detector changes from negative to positive or from positive to negative. The system interconnection apparatus of the distributed power supply according to claim 1, which is set for a period. 前記所定期間は、無効電力位相が所定角度以上に変化した時点から前記系統電源の交流電圧の半周期分または一周期分の期間に設定されている請求項1記載の分散型電源の系統連系装置。   2. The distributed power grid interconnection according to claim 1, wherein the predetermined period is set to a period corresponding to a half cycle or one cycle of the AC voltage of the grid power supply from the time when the reactive power phase changes by a predetermined angle or more. apparatus.
JP2015056179A 2015-03-19 2015-03-19 Distributed power grid interconnection device Active JP6459678B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015056179A JP6459678B2 (en) 2015-03-19 2015-03-19 Distributed power grid interconnection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015056179A JP6459678B2 (en) 2015-03-19 2015-03-19 Distributed power grid interconnection device

Publications (2)

Publication Number Publication Date
JP2016178765A true JP2016178765A (en) 2016-10-06
JP6459678B2 JP6459678B2 (en) 2019-01-30

Family

ID=57070598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015056179A Active JP6459678B2 (en) 2015-03-19 2015-03-19 Distributed power grid interconnection device

Country Status (1)

Country Link
JP (1) JP6459678B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112468008A (en) * 2020-10-29 2021-03-09 江苏固德威电源科技股份有限公司 Direct current component adjusting method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0937568A (en) * 1995-07-24 1997-02-07 Kansai Electric Power Co Inc:The System interconnection
JP2000350466A (en) * 1999-05-31 2000-12-15 Sanyo Electric Co Ltd System interconnection inverter
JP2001320834A (en) * 2000-05-09 2001-11-16 Canon Inc System interconnection inverter unit, system interconnection power system, photovoltaic power generation system and method for detecting service interruption of system
JP2006246650A (en) * 2005-03-04 2006-09-14 Kawamura Electric Inc System cooperation method of distributed power source and system cooperation inverter
JP2012010493A (en) * 2010-06-25 2012-01-12 Aisin Seiki Co Ltd Power generation system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0937568A (en) * 1995-07-24 1997-02-07 Kansai Electric Power Co Inc:The System interconnection
JP2000350466A (en) * 1999-05-31 2000-12-15 Sanyo Electric Co Ltd System interconnection inverter
JP2001320834A (en) * 2000-05-09 2001-11-16 Canon Inc System interconnection inverter unit, system interconnection power system, photovoltaic power generation system and method for detecting service interruption of system
JP2006246650A (en) * 2005-03-04 2006-09-14 Kawamura Electric Inc System cooperation method of distributed power source and system cooperation inverter
JP2012010493A (en) * 2010-06-25 2012-01-12 Aisin Seiki Co Ltd Power generation system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112468008A (en) * 2020-10-29 2021-03-09 江苏固德威电源科技股份有限公司 Direct current component adjusting method

Also Published As

Publication number Publication date
JP6459678B2 (en) 2019-01-30

Similar Documents

Publication Publication Date Title
US7859871B2 (en) Method for controlling inverters
JP5985775B1 (en) Isolated operation detection device and isolated operation detection method
CN105723233B (en) Inverter test device
WO2014199796A1 (en) Inverter device
TW201330479A (en) Power conversion apparatus
US8988906B2 (en) Power conversion apparatus
US10637370B2 (en) Apparatus for controlling DC-AC converter to reduce distortions in output current
US9337750B2 (en) Power conversion apparatus
US20150188454A1 (en) Inverter device, control circuit for inverter device, and method for controlling inverter device
JP6842953B2 (en) Power converter
JP7215355B2 (en) power converter
JP5516107B2 (en) Three-phase power converter
JP2011151910A (en) System linkage device
JP2007174866A (en) System-tie inverter system
JP5155364B2 (en) Method of detecting phase jump of distributed power source and system interconnection protection device
JP6459678B2 (en) Distributed power grid interconnection device
KR100707081B1 (en) Apparatus and method for controlling instantaneous current
JP6837576B2 (en) Power converter
JP7083708B2 (en) Independent operation detection device and grid interconnection inverter device
JP6574725B2 (en) Power converter and isolated operation detection method
JP6263990B2 (en) Synchronous control circuit for AC / DC converter
JP4183523B2 (en) INVERTER DEVICE AND INVERTER DEVICE CONTROL METHOD
KR20090100704A (en) Inverter for solar power generating system
JP7081201B2 (en) Independent operation detector
JP6365012B2 (en) Distributed power system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181217

R151 Written notification of patent or utility model registration

Ref document number: 6459678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151