JP2016178217A - Method of manufacturing bump electrode - Google Patents

Method of manufacturing bump electrode Download PDF

Info

Publication number
JP2016178217A
JP2016178217A JP2015057786A JP2015057786A JP2016178217A JP 2016178217 A JP2016178217 A JP 2016178217A JP 2015057786 A JP2015057786 A JP 2015057786A JP 2015057786 A JP2015057786 A JP 2015057786A JP 2016178217 A JP2016178217 A JP 2016178217A
Authority
JP
Japan
Prior art keywords
metal layer
layer
copper
nickel
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015057786A
Other languages
Japanese (ja)
Inventor
恭平 峯尾
Kyohei Mineo
恭平 峯尾
琢磨 片瀬
Takuma Katase
琢磨 片瀬
石川 雅之
Masayuki Ishikawa
石川  雅之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2015057786A priority Critical patent/JP2016178217A/en
Publication of JP2016178217A publication Critical patent/JP2016178217A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture a bump electrode with high junction reliability by preventing a void from being generated caused by residual air bubbles near an interface of a base metal layer.SOLUTION: A base metal layer 6 is formed which includes a nickel metal layer 8 formed from nickel or a nickel alloy and a copper thin film layer 9 formed on a surface of the nickel metal layer 8 and having thickness equal to or greater than 0.1 μm and equal to or smaller than 0.5 μm and formed from copper or a copper alloy. After a solder plating layer 13 is formed on the copper thin film layer 9 of the base metal layer 6, the solder plating layer 13 is molten, thereby forming solder bump 10.SELECTED DRAWING: Figure 2

Description

本発明は、半導体デバイスをフリップチップ実装等により基板に接続するために用いられるバンプ電極を製造する方法に関する。   The present invention relates to a method of manufacturing a bump electrode used for connecting a semiconductor device to a substrate by flip chip mounting or the like.

近年、ネットワーク情報社会の急速な進展に伴い、半導体デバイスの高機能・小型化に対応した高密度実装としてフリップチップ実装が普及している。このフリップチップ実装において半導体デバイスを接続するために基板に設けられるバンプ電極は、めっき法による場合、基板上に形成されたバンプ形成用下地金属層(Under Bump Metal)に対してはんだをめっきした後、リフロー処理することにより形成される。
この種のバンプ電極の問題点として、リフロー処理後のバンプの内部にボイドと呼ばれる空隙が形成されることがあり、このボイドが発生していると、接合信頼性低下を招く。
In recent years, with the rapid progress of the network information society, flip chip mounting has become widespread as high-density mounting corresponding to high functionality and downsizing of semiconductor devices. In this flip chip mounting, bump electrodes provided on a substrate for connecting semiconductor devices are plated with solder on a bump forming base metal layer (Under Bump Metal) formed on the substrate in the case of plating. It is formed by reflow processing.
A problem with this type of bump electrode is that voids called voids may be formed inside the bumps after the reflow process. If such voids are generated, the bonding reliability is lowered.

従来、このボイドの発生を防止するために、以下の技術が提案されている。
特許文献1では、電極(下地金属層)の表面に凸部を形成しておき、リフロー工程で気泡が浮力によって凸部の側面に沿って上昇することにより、はんだバンプと電極との界面から気泡を離してボイドの発生を防止すると記載されている。
特許文献2には、先ずはんだバンプを減圧雰囲気中で加熱溶融し、続いて、その減圧雰囲気よりも加圧した加圧雰囲気中で加熱し、次に、その加圧雰囲気を略維持しつつ冷却してはんだバンプを凝固させることが開示されている。これによれば、はんだバンプ中にボイドが存在していても、ボイドの体積は(減圧雰囲気時の圧力)/(加圧雰囲気時の圧力)に収縮するため、実質的にボイドを消滅させることができると記載されている。
Conventionally, the following techniques have been proposed to prevent the generation of voids.
In Patent Document 1, a convex portion is formed on the surface of an electrode (underlying metal layer), and bubbles are raised from the interface between the solder bump and the electrode by rising along the side surface of the convex portion by buoyancy in the reflow process. Is described as preventing the generation of voids.
In Patent Document 2, the solder bump is first heated and melted in a reduced-pressure atmosphere, then heated in a pressurized atmosphere pressurized more than the reduced-pressure atmosphere, and then cooled while substantially maintaining the pressurized atmosphere. Thus, it is disclosed that the solder bump is solidified. According to this, even if a void exists in the solder bump, the void volume shrinks to (pressure in a reduced pressure atmosphere) / (pressure in a pressurized atmosphere), so that the void is substantially eliminated. It is stated that you can.

特許文献3には、銅を含む電極の上に錫、ニッケルの一方を含む亜鉛拡散防止層を形成し、その上に錫−亜鉛系はんだ合金からなるはんだバンプを形成することが開示されており、亜鉛拡散防止層により亜鉛の拡散を防止して、脆弱な銅−亜鉛金属間化合物層の生成及びボイドの生成を防止すると記載されている。
特許文献4には、溶融はんだ内をボイドが移動して表面に達したときに、リフロー雰囲気を還元雰囲気とすることにより、はんだ表面の酸化膜を除去してボイドを放出することが開示されており、ボイドを内包したままはんだが固化されることを防止すると記載されている。
Patent Document 3 discloses that a zinc diffusion prevention layer containing one of tin and nickel is formed on an electrode containing copper, and a solder bump made of a tin-zinc solder alloy is formed thereon. In addition, it is described that zinc diffusion is prevented by a zinc diffusion preventing layer to prevent formation of a brittle copper-zinc intermetallic compound layer and formation of voids.
Patent Document 4 discloses that when a void moves inside the molten solder and reaches the surface, the oxide film on the solder surface is removed and the void is released by setting the reflow atmosphere as a reducing atmosphere. In other words, it is described that the solder is prevented from solidifying while the void is included.

特開2005−353915号公報JP 2005-353915 A 特開平10−163213号公報Japanese Patent Laid-Open No. 10-163213 特開2001−298051号公報JP 2001-298051 A 特開2009−81398号公報JP 2009-81398 A

これら特許文献記載の方法は、はんだ層内部の気泡の除去に有効ではあるが、下地金属層との界面付近にわずかに気泡が残存するという問題は依然として残されている。特に、下地金属層が銅からなる場合に顕著であり、さらなる改良が望まれていた。   Although the methods described in these patent documents are effective for removing bubbles inside the solder layer, there still remains a problem that bubbles slightly remain in the vicinity of the interface with the base metal layer. In particular, it is remarkable when the base metal layer is made of copper, and further improvement has been desired.

本発明は、このような事情に鑑みてなされたもので、下地金属層の界面付近での気泡の残存によるボイドの発生を防止して、接合信頼性の高いバンプ電極を製造することを目的とする。   The present invention has been made in view of such circumstances, and an object thereof is to produce a bump electrode with high bonding reliability by preventing generation of voids due to residual bubbles in the vicinity of the interface of the base metal layer. To do.

本発明のバンプ電極の製造方法は、ニッケル又はニッケル合金からなるニッケル金属層と、該ニッケル金属層の表面に厚さが0.1μm以上0.5μm以下で形成された銅又は銅合金からなる銅薄膜層とを有する下地金属層を形成しておき、前記下地金属層の前記銅薄膜層の上にはんだめっき層を形成した後、前記はんだめっき層を溶融してはんだバンプを形成する。   The bump electrode manufacturing method of the present invention includes a nickel metal layer made of nickel or a nickel alloy, and a copper or copper alloy formed on the surface of the nickel metal layer with a thickness of 0.1 μm to 0.5 μm. A base metal layer having a thin film layer is formed, a solder plating layer is formed on the copper thin film layer of the base metal layer, and then the solder plating layer is melted to form solder bumps.

下地金属層としては一般には電気伝導性の高い銅が用いられる。この銅の上にはんだめっき層を形成してリフロー処理すると、銅の一部が溶融はんだ中に拡散する。この銅とはんだ中の錫とは金属間化合物を形成し易く、溶融はんだが凝固するときに、下地金属層とはんだめっき層との界面部分に、銅と錫とが金属間化合物(銅錫合金)の層を形成する。この金属間化合物の層は微細な凹凸形状に形成されるため、溶融はんだ内に発生した気泡を凝固の際に金属間化合物の凹凸にトラップするように付着させ、これが界面付近のボイドの原因となる。   Generally, copper having high electrical conductivity is used as the base metal layer. When a solder plating layer is formed on the copper and a reflow process is performed, a part of the copper diffuses into the molten solder. The copper and tin in the solder easily form an intermetallic compound. When the molten solder solidifies, the copper and tin are intermetallic compound (copper tin alloy) at the interface between the base metal layer and the solder plating layer. ) Layer. Since this intermetallic compound layer is formed in a fine concavo-convex shape, bubbles generated in the molten solder are attached so as to be trapped in the concavo-convexities of the intermetallic compound during solidification, which causes voids near the interface. Become.

本発明では、下地金属層の少なくとも表面部をニッケル又はニッケル合金からなるニッケル金属層と、その上に薄く形成した銅薄膜層とからなる二層構造としておくことにより、はんだめっき層を溶融させた際に、銅薄膜層の銅が溶融はんだ内に拡散して、銅と錫との間で金属間化合物が形成されるとしても、銅薄膜層を薄い層としておいたために、金属間化合物が下地金属層の表面に層状に堆積せずに、下地金属層から剥がれ易く、したがって、気泡が発生したとしても界面部に留めることなく溶融はんだ中を浮上させて放出することができる。   In the present invention, at least the surface portion of the base metal layer has a two-layer structure consisting of a nickel metal layer made of nickel or a nickel alloy and a copper thin film layer formed thinly thereon, thereby melting the solder plating layer. In this case, even if the copper in the copper thin film layer diffuses into the molten solder and an intermetallic compound is formed between copper and tin, the intermetallic compound is grounded because the copper thin film layer is kept as a thin layer. Without being deposited in layers on the surface of the metal layer, it is easy to peel off from the underlying metal layer. Therefore, even if bubbles are generated, the molten solder can be levitated and discharged without being stuck to the interface.

この場合、銅薄膜層の厚さが0.1μm未満では、その効果を十分に発揮させることができず、逆にリフロー処理の途中ですべてが拡散してしまって、露出したニッケル金属層に気泡が吸着するおそれがある。一方、銅薄膜層の厚さが0.5μmを超えると、凝固した後の金属間化合物の層が厚くなって凹凸が大きくなるため、リフロー処理後も下地金属層の上に残って気泡が残存し易い。
なお、はんだバンプ形成後には、銅薄膜層はほぼ消失するが、極わずかな厚さで残る場合もある。
また、下地金属層としては、ニッケル金属層の下に、従来と同様な銅又は銅合金からなる銅金属層が形成されていてもよく、下地金属層の少なくとも表面部がニッケル金属層と銅薄膜層とにより形成されていればよい。
In this case, when the thickness of the copper thin film layer is less than 0.1 μm, the effect cannot be sufficiently exerted, and conversely, all diffuses during the reflow process, and bubbles are exposed in the exposed nickel metal layer. May be adsorbed. On the other hand, if the thickness of the copper thin film layer exceeds 0.5 μm, the solidified intermetallic compound layer becomes thicker and the unevenness increases, so that bubbles remain on the underlying metal layer even after reflow treatment. Easy to do.
Note that after the formation of the solder bumps, the copper thin film layer almost disappears, but it may remain with a very small thickness.
Further, as the base metal layer, a copper metal layer made of copper or a copper alloy similar to the conventional copper metal layer may be formed under the nickel metal layer, and at least the surface portion of the base metal layer has a nickel metal layer and a copper thin film. What is necessary is just to be formed with the layer.

また、本発明は、下地金属層の上にはんだめっき層が形成されているバンプ電極形成用中間体であって、前記下地金属層は、ニッケル又はニッケル合金からなるニッケル金属層と、該ニッケル金属層の表面に厚さが0.1μm以上0.5μm以下で形成された銅又は銅合金からなる銅薄膜層とを有し、前記はんだめっき層は前記銅薄膜層の上に形成されている。   The present invention also provides an intermediate for forming a bump electrode in which a solder plating layer is formed on a base metal layer, the base metal layer comprising a nickel metal layer made of nickel or a nickel alloy, and the nickel metal A copper thin film layer made of copper or a copper alloy formed with a thickness of 0.1 μm or more and 0.5 μm or less on the surface of the layer, and the solder plating layer is formed on the copper thin film layer.

このバンプ電極形成用中間体をリフロー処理することにより、下地金属層の上に、ボイドのない良好なバンプ電極を形成することができる。   By reflowing the bump electrode forming intermediate, a good bump electrode without voids can be formed on the base metal layer.

本発明によれば、下地金属層の界面付近での気泡の残存によるボイドの発生を防止して、接合信頼性の高いバンプ電極を製造することができる。   According to the present invention, it is possible to prevent the generation of voids due to the remaining of bubbles in the vicinity of the interface of the base metal layer, and to manufacture a bump electrode with high bonding reliability.

本発明の方法が適用されるバンプ電極を示す断面図である。It is sectional drawing which shows the bump electrode to which the method of this invention is applied. 図1のバンプ電極を形成する工程を(a)〜(d)の順に示した断面図である。It is sectional drawing which showed the process of forming the bump electrode of FIG. 1 in order of (a)-(d).

以下、本発明の実施形態を図面を参照しながら説明する。
図1は本発明の方法が適用されるバンプ電極を示しており、基板1の電極パッド2の上にバンプ電極3が形成されている。
基板1は、シリコンウエハ4の表面に回路層、絶縁層等が形成されたもので、図1には、シリコンウエハ4の表面に電極パッド2が積層され、このパッド2の中央部を除き、シリコンウエハ4の表面に絶縁層5が形成されている。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 shows a bump electrode to which the method of the present invention is applied. A bump electrode 3 is formed on an electrode pad 2 of a substrate 1.
The substrate 1 has a circuit layer, an insulating layer and the like formed on the surface of a silicon wafer 4. In FIG. 1, an electrode pad 2 is laminated on the surface of the silicon wafer 4, except for the central portion of the pad 2, An insulating layer 5 is formed on the surface of the silicon wafer 4.

電極パッド2の中央部は絶縁層5が被覆されない状態とされ、この電極パッド2の中央部に下地金属層(Under Bump Metal)6を介してはんだが球状に形成されてなるはんだバンプ10が形成され、バンプ電極3を構成している。下地金属層6は、図示例では、中央部が下方に向けて凹状に窪んだ皿状に形成されているが、その形状は皿状に限定されず、フラットの板状等でもよい。図2に示す例では、下地金属層6は、銅又は銅合金からなる銅金属層7と、この銅金属層7の上に形成されたニッケル又はニッケル合金(純ニッケルが好ましい)からなるニッケル金属層8と、このニッケル金属層8の上にわずかな厚さで形成された銅又は銅合金(純銅が好ましい)からなる銅薄膜層9とからなる三層構造とされているが、これについては後述する。
また、はんだバンプ10となるはんだの材料としては、Sn−Ag合金、Pb−Sn合金、Sn−Bi合金、Sn−Zn合金、Sn−Sb合金、Sn−Cu合金、Sn−Ag−Cu合金等、Snと添加成分からなるSn系合金が好適である。
The central part of the electrode pad 2 is not covered with the insulating layer 5, and a solder bump 10 is formed on the central part of the electrode pad 2 through a base metal layer (Under Bump Metal) 6 in a solder shape. Thus, the bump electrode 3 is configured. In the illustrated example, the base metal layer 6 is formed in a dish shape in which the central portion is recessed downward, but the shape is not limited to a dish shape, and may be a flat plate shape or the like. In the example shown in FIG. 2, the base metal layer 6 includes a copper metal layer 7 made of copper or a copper alloy, and nickel metal made of nickel or a nickel alloy (pure nickel is preferable) formed on the copper metal layer 7. The layer 8 has a three-layer structure including a copper thin film layer 9 made of copper or a copper alloy (pure copper is preferable) formed on the nickel metal layer 8 with a slight thickness. It will be described later.
Moreover, as a solder material used as the solder bump 10, Sn-Ag alloy, Pb-Sn alloy, Sn-Bi alloy, Sn-Zn alloy, Sn-Sb alloy, Sn-Cu alloy, Sn-Ag-Cu alloy, etc. An Sn-based alloy composed of Sn and an additive component is suitable.

次に、このように構成されたバンプ電極3を基板1の上に製造する方法について図2に示す工程順に説明する。
(銅金属層形成工程)
予め、シリコンウエハ4の表面に電極パッド2及び絶縁層5が形成された基板1を形成し、その表面を覆うように銅又は銅合金からなる銅金属層7aを形成しておく。この場合、絶縁層5は電極パッド2の中央部を避けて周縁部のみを覆い、その上に形成される銅金属層7aが電極パッド2の中央部と接合状態に形成される。この銅金属層7aは一般にはスパッタリングにより形成される。
Next, a method of manufacturing the bump electrode 3 configured as described above on the substrate 1 will be described in the order of steps shown in FIG.
(Copper metal layer formation process)
The substrate 1 having the electrode pad 2 and the insulating layer 5 formed on the surface of the silicon wafer 4 is formed in advance, and a copper metal layer 7a made of copper or a copper alloy is formed so as to cover the surface. In this case, the insulating layer 5 avoids the central portion of the electrode pad 2 and covers only the peripheral portion, and the copper metal layer 7 a formed thereon is formed in a bonded state with the central portion of the electrode pad 2. The copper metal layer 7a is generally formed by sputtering.

(レジスト層形成工程)
次に、図2(a)に示すように、基板1の銅金属層7aの上にレジスト層11を形成し、このレジスト層11に露光、現像処理を施すことにより、電極パッド2の上方で銅金属層7aの上面を露出させた状態に開口部(パターン部)12を形成する。このレジスト層11の開口部12の内径は、得られるバンプ電極3の外径に対応して設定される。
(Resist layer formation process)
Next, as shown in FIG. 2A, a resist layer 11 is formed on the copper metal layer 7 a of the substrate 1, and the resist layer 11 is exposed and developed so that the resist layer 11 is exposed above the electrode pad 2. An opening (pattern part) 12 is formed in a state where the upper surface of the copper metal layer 7a is exposed. The inner diameter of the opening 12 of the resist layer 11 is set corresponding to the outer diameter of the obtained bump electrode 3.

(ニッケル金属層、銅薄膜層形成工程)
基板1をニッケルめっき槽(図示略)に浸漬し、銅金属層7aに通電して電解めっき処理にて、レジスト層11の開口部12から露出する銅金属層7aの上にニッケル金属層8aを形成する。次いで、ニッケル金属層8aの上に銅薄膜層9aを厚さが0.1μm以上0.5μm以下となるように薄く形成する(図2(b)参照)。この銅薄膜層9aを電解めっきにより形成する場合、例えば硫酸銅(CuSO)及び硫酸(HSO)を主成分とした硫酸銅浴等を用いることができる。めっき浴の温度は20℃以上50℃以下、電流密度は1A/dm以上20A/dm以下とされる。
また、電解めっきに代えて、スパッタリング等による方法で銅薄膜層9aを形成してもよい。スパッタリングによる場合、レジスト層の上にも銅薄膜層が形成される。
(Nickel metal layer, copper thin film layer formation process)
The substrate 1 is immersed in a nickel plating tank (not shown), the copper metal layer 7a is energized, and the nickel metal layer 8a is formed on the copper metal layer 7a exposed from the opening 12 of the resist layer 11 by electrolytic plating. Form. Next, a thin copper film layer 9a is formed on the nickel metal layer 8a so as to have a thickness of 0.1 μm to 0.5 μm (see FIG. 2B). When the copper thin film layer 9a is formed by electrolytic plating, for example, a copper sulfate bath mainly composed of copper sulfate (CuSO 4 ) and sulfuric acid (H 2 SO 4 ) can be used. The temperature of the plating bath is 20 ° C. or more and 50 ° C. or less, and the current density is 1 A / dm 2 or more and 20 A / dm 2 or less.
Further, instead of electrolytic plating, the copper thin film layer 9a may be formed by a method such as sputtering. In the case of sputtering, a copper thin film layer is also formed on the resist layer.

(はんだめっき工程)
次に、基板1をはんだめっき槽(図示略)に浸漬し、銅金属層7aに通電して電解めっき処理にて、電極パッド2の上の銅薄膜層9aの上にはんだめっきを施し、図2(c)に示すようにはんだめっき層13によりレジスト層11の開口部12内を埋めた状態とする。
このはんだめっき層13の形成のために用いられるめっき液は、例えばSn−Ag合金用めっき液では以下の配合とされる。
遊離酸(例えばアルキルスルホン酸);80〜350g/L
Sn2+;40〜95g/L
Ag;0.1〜3.0g/L
錯化剤;140〜300g/L
添加剤;30〜80ml/L
(Solder plating process)
Next, the substrate 1 is immersed in a solder plating tank (not shown), and the copper metal layer 7a is energized to perform solder plating on the copper thin film layer 9a on the electrode pad 2 by electrolytic plating. As shown in 2 (c), the inside of the opening 12 of the resist layer 11 is filled with the solder plating layer 13.
The plating solution used for forming the solder plating layer 13 is, for example, the following composition in the Sn-Ag alloy plating solution.
Free acid (eg alkylsulfonic acid); 80-350 g / L
Sn 2+ ; 40-95 g / L
Ag + ; 0.1-3.0 g / L
Complexing agent; 140 to 300 g / L
Additive; 30-80ml / L

電解めっき条件としては、めっき槽の浴温を例えば30℃に設定し、3A/dmの電流密度で、電解量として約120A・minとされる。 As electrolytic plating conditions, the bath temperature of the plating tank is set to 30 ° C., for example, and the current density is 3 A / dm 2 and the amount of electrolysis is about 120 A · min.

(レジスト層除去及びエッチング工程)
次に、レジスト層剥離液によりレジスト層11を溶解して除去し、はんだめっき層13を露出した後、レジスト層11に覆われていた銅金属層7aの不要部分をエッチングにより除去し、はんだめっき層13の下方に、銅金属層7、ニッケル金属層8、銅薄膜層9の三層構造を有する下地金属層6を形成する。この工程により、図2(d)に示すように、電極パッド2の上に下地金属層6、その上にはんだめっき層13が積層された状態に設けられたバンプ電極形成用中間体20が得られる。
(Resist layer removal and etching process)
Next, the resist layer 11 is dissolved and removed with a resist layer stripping solution to expose the solder plating layer 13, and then unnecessary portions of the copper metal layer 7a covered with the resist layer 11 are removed by etching, and solder plating is performed. Under the layer 13, a base metal layer 6 having a three-layer structure of a copper metal layer 7, a nickel metal layer 8, and a copper thin film layer 9 is formed. By this step, as shown in FIG. 2D, a bump electrode forming intermediate 20 provided in a state where the base metal layer 6 and the solder plating layer 13 are laminated on the electrode pad 2 is obtained. It is done.

(リフロー処理工程)
次に、はんだめっき層13を加熱して溶融させるリフロー処理を行う。このリフロー処理としては、窒素雰囲気あるいは低酸素雰囲気または還元雰囲気中で230℃〜250℃に数十秒間加熱する。
(Reflow process)
Next, a reflow process for heating and melting the solder plating layer 13 is performed. As the reflow treatment, heating is performed at 230 ° C. to 250 ° C. for several tens of seconds in a nitrogen atmosphere, a low oxygen atmosphere, or a reducing atmosphere.

このリフロー処理により、はんだめっき層13が溶融するとともに、銅薄膜層9の銅が溶融はんだに拡散する。また、溶融はんだは表面張力によりボール状に丸くなり、次いで冷却されることにより、ボール状のまま固化する。このとき、銅薄膜層9中から拡散した銅とはんだの錫との間で金属間化合物(主としてCuSn)を形成し、この金属間化合物は、残存する銅薄膜層9との界面付近で凝固しようとするが、銅薄膜層9中の銅が拡散するのに伴い、薄い銅薄膜層9が下地金属層6の表面部から消失していくので、金属間化合物の層が界面付近に堆積されにくく、したがって、溶融はんだ内に気泡が生じたとしても、界面に留まることなく浮上して表面から放出される。 By this reflow process, the solder plating layer 13 is melted, and the copper of the copper thin film layer 9 is diffused into the molten solder. Also, the molten solder is rounded into a ball shape due to surface tension, and then cooled to solidify in a ball shape. At this time, an intermetallic compound (mainly Cu 6 Sn 5 ) is formed between copper diffused from the copper thin film layer 9 and solder tin, and this intermetallic compound is in the vicinity of the interface with the remaining copper thin film layer 9. As the copper in the copper thin film layer 9 diffuses, the thin copper thin film layer 9 disappears from the surface portion of the base metal layer 6, so that the intermetallic compound layer is near the interface. Therefore, even if bubbles are generated in the molten solder, they are floated and discharged from the surface without staying at the interface.

そして、図1に示すように、基板1の電極パッド2の上に、下地金属層6表面にはんだバンプ3を形成したバンプ電極10が構成される。この場合、銅薄膜層9の膜厚を適切に設定しておくことにより、リフロー処理中に拡散してすべて消失するが、図1に示すように、ニッケル金属層8の上に極わずかな厚さで銅薄膜層9が形成されることもある。
なお、このリフロー処理工程において、リフロー処理温度(230℃〜250℃)に至る昇温を二段階以上の温度プロファイルとなるように加熱してもよく、はんだ溶融温度に到達するまでの間に、はんだ溶融温度より低い温度で所定時間保持する予熱処理を伴うものも含むものとする。
As shown in FIG. 1, a bump electrode 10 in which a solder bump 3 is formed on the surface of the base metal layer 6 is formed on the electrode pad 2 of the substrate 1. In this case, by setting the film thickness of the copper thin film layer 9 appropriately, it diffuses and disappears completely during the reflow process. However, as shown in FIG. The copper thin film layer 9 may be formed.
In this reflow treatment step, the temperature rise to the reflow treatment temperature (230 ° C. to 250 ° C.) may be heated so as to have a temperature profile of two or more stages, and until the solder melting temperature is reached, Including those with pre-heat treatment that is held for a predetermined time at a temperature lower than the solder melting temperature.

このようにして形成されるバンプ電極3は、下地金属層6の上にはんだバンプ10が球状に形成される。
前述したようにリフロー処理工程において下地金属層6の界面付近での気泡の残存が抑制されているので、ボイドの発生のないはんだバンプ10が形成され、部品実装において高い接合信頼性を有することができる。
In the bump electrode 3 formed in this way, solder bumps 10 are formed in a spherical shape on the base metal layer 6.
As described above, in the reflow processing step, since the remaining of bubbles near the interface of the base metal layer 6 is suppressed, the solder bumps 10 free from voids are formed, and high bonding reliability is obtained in component mounting. it can.

はんだ合金として錫銀(Sn−Ag)合金を用い、銅金属層の上に有機膜で形成したレジスト層を形成し、レジスト層の開口部(パターン部)内の銅金属層の上に、ニッケル金属層及び銅薄膜層として純ニッケル、純銅の電解めっきを行い、さらにはんだめっきを施すことで直径110μmの下地金属層の上に、高さ40μmのバンプ電極を形成した。その際、ニッケル金属層及び銅薄膜層の厚みを実施例に示すように変更してバンプ電極を形成した。次にレジストを剥離した後、下地とならない不要な部分の銅金属層をエッチングによって除去した。リフロー処理工程は窒素雰囲気下で240℃×60秒間とした。
なお、ニッケル金属層と銅薄膜層との積層構造を逆にして、銅薄膜層の上にニッケル金属層を形成したものも作製した。また、参考として、銅薄膜層を形成せずに、銅金属層の上にニッケル金属層のみを形成したものも作製した。
A tin-silver (Sn-Ag) alloy is used as a solder alloy, a resist layer formed of an organic film is formed on the copper metal layer, and nickel is formed on the copper metal layer in the opening (pattern part) of the resist layer. Bump electrodes having a height of 40 μm were formed on the base metal layer having a diameter of 110 μm by performing electrolytic plating of pure nickel and pure copper as the metal layer and the copper thin film layer and further performing solder plating. At that time, the thicknesses of the nickel metal layer and the copper thin film layer were changed as shown in the examples to form bump electrodes. Next, after stripping the resist, unnecessary portions of the copper metal layer that do not serve as a base were removed by etching. The reflow process was performed at 240 ° C. for 60 seconds in a nitrogen atmosphere.
In addition, the laminated structure of the nickel metal layer and the copper thin film layer was reversed, and a nickel metal layer formed on the copper thin film layer was also produced. For reference, a copper thin film layer was not formed, and only a nickel metal layer was formed on the copper metal layer.

得られた試料につき、平均ボイド面積率を測定した。
ボイドの面積率は、はんだバンプの横断面を観察し、その観察視野内におけるはんだバンプの断面積に対するボイドの断面積の総和の比率として算出した。ボイドの面積率は、100個のバンプ電極の平均値である。
その結果を表1に示す。
About the obtained sample, the average void area ratio was measured.
The void area ratio was calculated as the ratio of the sum of the cross-sectional areas of the voids to the cross-sectional area of the solder bumps in the observation field of view, by observing the cross-section of the solder bumps. The void area ratio is an average value of 100 bump electrodes.
The results are shown in Table 1.

Figure 2016178217
Figure 2016178217

表1に示されるように、下地金属層の表面部として、ニッケル金属層の上に0.1μm〜0.5μmで銅薄膜層を形成したものは、平均ボイド面積率が小さく、ボイド発生の低減に効果があることがわかる。
このように、ニッケル金属層上に適切な厚みで銅薄膜層を形成していることにより、ボイド発生を低減することができる。
As shown in Table 1, as the surface portion of the base metal layer, a copper thin film layer formed on a nickel metal layer with a thickness of 0.1 μm to 0.5 μm has a small average void area ratio and reduced void generation. It turns out that there is an effect.
As described above, by forming the copper thin film layer with an appropriate thickness on the nickel metal layer, generation of voids can be reduced.

なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。   In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.

1 基板
2 電極パッド
3 バンプ電極
4 シリコンウエハ
5 絶縁層
6 下地金属層
7 銅金属層
8 ニッケル金属層
9 銅薄膜層
10 はんだバンプ
11 レジスト層
12 開口部
13 はんだめっき層
20 バンプ電極形成用中間体
DESCRIPTION OF SYMBOLS 1 Substrate 2 Electrode pad 3 Bump electrode 4 Silicon wafer 5 Insulating layer 6 Base metal layer 7 Copper metal layer 8 Nickel metal layer 9 Copper thin film layer 10 Solder bump 11 Resist layer 12 Opening part 13 Solder plating layer 20 Intermediate body for bump electrode formation

Claims (2)

ニッケル又はニッケル合金からなるニッケル金属層と、該ニッケル金属層の表面に厚さが0.1μm以上0.5μm以下で形成された銅又は銅合金からなる銅薄膜層とを有する下地金属層を形成しておき、前記下地金属層の前記銅薄膜層の上にはんだめっき層を形成した後、前記はんだめっき層を溶融してはんだバンプを形成することを特徴とするバンプ電極の製造方法。   A base metal layer having a nickel metal layer made of nickel or a nickel alloy and a copper thin film layer made of copper or a copper alloy formed on the surface of the nickel metal layer with a thickness of 0.1 μm to 0.5 μm is formed. A method for manufacturing a bump electrode, comprising: forming a solder plating layer on the copper thin film layer of the base metal layer, and then melting the solder plating layer to form a solder bump. 下地金属層の上にはんだめっき層が形成されているバンプ電極形成用中間体であって、前記下地金属層は、ニッケル又はニッケル合金からなるニッケル金属層と、該ニッケル金属層の表面に厚さが0.1μm以上0.5μm以下で形成された銅又は銅合金からなる銅薄膜層とを有し、前記はんだめっき層は前記銅薄膜層の上に形成されていることを特徴とするバンプ電極形成用中間体。





A bump electrode forming intermediate in which a solder plating layer is formed on a base metal layer, wherein the base metal layer has a nickel metal layer made of nickel or a nickel alloy and a thickness on the surface of the nickel metal layer. And a copper thin film layer made of copper or a copper alloy formed with a thickness of 0.1 μm or more and 0.5 μm or less, and the solder plating layer is formed on the copper thin film layer Forming intermediate.





JP2015057786A 2015-03-20 2015-03-20 Method of manufacturing bump electrode Pending JP2016178217A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015057786A JP2016178217A (en) 2015-03-20 2015-03-20 Method of manufacturing bump electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015057786A JP2016178217A (en) 2015-03-20 2015-03-20 Method of manufacturing bump electrode

Publications (1)

Publication Number Publication Date
JP2016178217A true JP2016178217A (en) 2016-10-06

Family

ID=57071331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015057786A Pending JP2016178217A (en) 2015-03-20 2015-03-20 Method of manufacturing bump electrode

Country Status (1)

Country Link
JP (1) JP2016178217A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020115279A1 (en) * 2018-12-07 2020-06-11 Atotech Deutschland Gmbh Electroless nickel or cobalt plating solution

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020115279A1 (en) * 2018-12-07 2020-06-11 Atotech Deutschland Gmbh Electroless nickel or cobalt plating solution

Similar Documents

Publication Publication Date Title
US8497200B2 (en) Method to form solder alloy deposits on substrates
JP6572673B2 (en) Electronic device and method of manufacturing electronic device
JP5808403B2 (en) Method for forming a solder deposit on a substrate
WO2014020751A1 (en) Component having electrode dissolution prevention layer, and manufacturing method therefor
US11587858B2 (en) Zinc-cobalt barrier for interface in solder bond applications
KR20090035294A (en) Via using zn or zn alloys and its making method, 3d chip stack packages using therof
EP2180770A1 (en) Method to form solder deposits on substrates
JP2010040691A (en) Lead-free bump forming method
US8822326B2 (en) Method for manufacturing Sn alloy bump
JP2016178217A (en) Method of manufacturing bump electrode
KR101984819B1 (en) Method for manufacturing metal ball
JP2016184695A (en) Bump electrode manufacturing method
JP2015201541A (en) Method of manufacturing bump electrode
JP2014229797A (en) Method for manufacturing bump electrode and bump electrode
US20230027674A1 (en) Semiconductor device and method of manufacturing the same
JP2015170661A (en) Method of manufacturing bump electrode and substrate for forming bump electrode
JP2015198193A (en) Plating method for solder bump and method of manufacturing bump electrode
KR101693609B1 (en) Manufacture method of pillar bump and pillar bump manufactured using the same
JP2016146392A (en) Manufacturing method of bump electrode
KR20240034096A (en) Connecting Pin
TW202134444A (en) Method for manufacturing solder product, solder, soldering component, solder product, printed wiring board, printed circuit board, wire material, soldering product, flexible printed circuit board, electronic component, method for manufacturing tin product and tin semifinished product, tin product, tin semifinished product and conductive member
JP2014033172A (en) Component with electrode corrosion preventive layer, and method of manufacturing the same
JP2013042018A (en) Semiconductor device, manufacturing method of the same, and electronic apparatus
EP2506690A1 (en) Method to form solder deposits and non-melting bump structures on substrates