JP2016163467A - Motor control device - Google Patents

Motor control device Download PDF

Info

Publication number
JP2016163467A
JP2016163467A JP2015041796A JP2015041796A JP2016163467A JP 2016163467 A JP2016163467 A JP 2016163467A JP 2015041796 A JP2015041796 A JP 2015041796A JP 2015041796 A JP2015041796 A JP 2015041796A JP 2016163467 A JP2016163467 A JP 2016163467A
Authority
JP
Japan
Prior art keywords
voltage
fet
gate
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015041796A
Other languages
Japanese (ja)
Inventor
光 大塚
Hikari Otsuka
光 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asmo Co Ltd
Original Assignee
Asmo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asmo Co Ltd filed Critical Asmo Co Ltd
Priority to JP2015041796A priority Critical patent/JP2016163467A/en
Publication of JP2016163467A publication Critical patent/JP2016163467A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a motor control device which can suppress a rush current at the time of power on without adding a new configuration.SOLUTION: A second shutdown mechanism 62 includes: a second FET 66 which, when switched ON, electrically connects a power unit 40 to a battery 80; and a voltage division circuit which applies a divided voltage to the gate of the second FET 66. The constant of a resistor 66R2 which constitutes the voltage division circuit is set in such a manner that the divided voltage obtained by the voltage division circuit has voltage magnitude sufficient to operate the second FET 66 in a saturation region.SELECTED DRAWING: Figure 3

Description

本発明は、モータ制御装置に関する。   The present invention relates to a motor control device.

車両用エアコンのブロアモータ等に用いられるブラシレスDCモータ(以下、「モータ」と略記)は、ロータの位置に対応した位相の電圧を、FET(電界効果トランジスタ)をスイッチング素子に用いたインバータ回路を含むパワー部に生成させ、生成させた電圧をモータのコイルに印加させている。   A brushless DC motor (hereinafter abbreviated as “motor”) used for a blower motor or the like of a vehicle air conditioner includes an inverter circuit using a phase voltage corresponding to the position of the rotor and a FET (field effect transistor) as a switching element. The power unit generates the voltage, and the generated voltage is applied to the motor coil.

パワー部は電源である車載バッテリに直結されているので、車載バッテリと正負が逆に接続された逆接続の場合、又は電源系の回路がショートした場合に備えて、電源とパワー部との間の電気的な接続を遮断するセカンドシャットダウン機構が設けられる場合がある。セカンドシャットダウン機構は、スイッチング素子にリレー又はFETを用いたスイッチの一種であり、マイクロコンピュータ等で構成された制御装置であるコントロール部からの指令信号に応じて、電源とパワー部との電気的な接続をオン又はオフにする。   Since the power unit is directly connected to the in-vehicle battery that is the power source, in case of reverse connection where the positive and negative are connected in reverse with the in-vehicle battery or when the power system circuit is short-circuited, the power unit is connected between the power source and the power unit. There is a case where a second shutdown mechanism for cutting off the electrical connection is provided. The second shutdown mechanism is a type of switch using a relay or FET as a switching element, and in response to a command signal from a control unit that is a control device configured with a microcomputer or the like, an electrical power supply and a power unit are electrically connected. Turn the connection on or off.

セカンドシャットダウン機構はスイッチの一種であるから、電源とパワー部とを電気的に接続した際に突入電流がパワー部に流れる場合がある。かかる突入電流は、モータ制御装置に係る回路を構成する素子を損傷させ、電子機器に悪影響を及ぼす電磁波の発生要因となり得る。特に、セカンドシャットダウン機構のスイッチング素子にリレーを用いると、当該リレーが突入電流によって損傷するおそれがあるので、セカンドシャットダウン機構に、突入電流の影響を緩和するためのプリチャージ機構が設けられる場合がある。   Since the second shutdown mechanism is a kind of switch, an inrush current may flow to the power unit when the power source and the power unit are electrically connected. Such an inrush current can damage the elements constituting the circuit related to the motor control device, and can be a cause of generation of electromagnetic waves that adversely affect electronic devices. In particular, when a relay is used as the switching element of the second shutdown mechanism, the relay may be damaged by the inrush current. Therefore, the second shutdown mechanism may be provided with a precharge mechanism for reducing the influence of the inrush current. .

図8は、セカンドシャットダウン機構とプリチャージ機構との一例を示した概略図である。セカンドシャットダウン機構262は、モータ52を駆動するパワー部40とバッテリ80との間に設けられ、バッテリ80からパワー部40に供給される電力をオン又はオフにする。プリチャージ機構264は、セカンドシャットダウン機構262と並列になるようにバッテリ80とパワー部40との間に設けられている。   FIG. 8 is a schematic diagram illustrating an example of a second shutdown mechanism and a precharge mechanism. The second shutdown mechanism 262 is provided between the power unit 40 that drives the motor 52 and the battery 80, and turns on or off the power supplied from the battery 80 to the power unit 40. The precharge mechanism 264 is provided between the battery 80 and the power unit 40 so as to be in parallel with the second shutdown mechanism 262.

図8に示したプリチャージ機構264は抵抗で構成され、セカンドシャットダウン機構262がバッテリ80からパワー部40に供給される電力をオンにする前に微小電流をパワー部40に供給する。   The precharge mechanism 264 shown in FIG. 8 is configured by a resistor, and supplies a minute current to the power unit 40 before the second shutdown mechanism 262 turns on the power supplied from the battery 80 to the power unit 40.

プリチャージ機構264を介して供給された微小電流により、パワー部40内では電解コンデンサ40Cが充電される。かかる充電で電解コンデンサ40Cとバッテリ80の正極であるB端子との電位差を小さくすることにより、セカンドシャットダウン機構262がオンになった場合の突入電流の影響を低減させる。   The electrolytic capacitor 40 </ b> C is charged in the power unit 40 by the minute current supplied through the precharge mechanism 264. By reducing the potential difference between the electrolytic capacitor 40C and the B terminal which is the positive electrode of the battery 80 by such charging, the influence of the inrush current when the second shutdown mechanism 262 is turned on is reduced.

特許文献1には、上述のように微小電流を駆動回路のコンデンサに供給して突入電流の影響を抑制する突入防止回路を備えた電動パワーステアリング装置の発明が開示されている。   Patent Document 1 discloses an invention of an electric power steering apparatus including an inrush prevention circuit that suppresses the influence of an inrush current by supplying a minute current to a capacitor of a drive circuit as described above.

特開2014−172491号公報JP 2014-172491 A

しかしながら、特許文献1に記載の電動パワーステアリング装置では、プリチャージ機構を含む突入防止回路を追加することにより、モータ制御装置全体の製造コストが嵩むという問題点があった。   However, the electric power steering apparatus described in Patent Document 1 has a problem that the manufacturing cost of the entire motor control apparatus increases due to the addition of the inrush prevention circuit including the precharge mechanism.

本発明は上記に鑑みてなされたもので、新たな構成を追加せずに、電源オン時の突入電流を抑制し得るモータ制御装置を提供することを目的とする。   The present invention has been made in view of the above, and an object of the present invention is to provide a motor control device that can suppress an inrush current at the time of power-on without adding a new configuration.

前記課題を解決するために、請求項1記載のモータ制御装置は、モータのコイルの端子に印加する電圧を生成する駆動回路と、オンになると前記駆動回路とバッテリとを電気的に接続する電界効果トランジスタ、及び該電界効果トランジスタのゲートに分圧した電圧を印加する分圧回路を有し、該電圧が前記電界効果トランジスタを飽和領域で動作させる大きさの電圧になるように前記分圧回路を構成する素子の定数を定めたスイッチ機構と、
前記電界効果トランジスタをオンにするための制御信号を出力すると共に、上位制御装置からの指令信号に基づいて前記駆動回路を制御する制御部と、を含んでいる。
In order to solve the above-mentioned problem, the motor control device according to claim 1 is a drive circuit that generates a voltage to be applied to a terminal of a motor coil, and an electric field that electrically connects the drive circuit and the battery when turned on. An effect transistor and a voltage dividing circuit for applying a divided voltage to a gate of the field effect transistor, and the voltage dividing circuit so that the voltage becomes a voltage large enough to operate the field effect transistor in a saturation region. A switch mechanism that determines the constants of the elements constituting
And a control unit that outputs a control signal for turning on the field effect transistor and that controls the drive circuit based on a command signal from a host control device.

このモータ制御装置によれば、スイッチング素子である電界効果トランジスタのゲートに印加される電圧を、当該電界効果トランジスタが飽和領域で動作する電圧にしている。飽和領域はオン抵抗が大きな領域なので、バッテリから駆動回路へ急激に通電されることを防止し、その結果、突入電流の発生が抑制される。   According to this motor control device, the voltage applied to the gate of the field effect transistor that is a switching element is set to a voltage at which the field effect transistor operates in the saturation region. Since the saturation region is a region having a large on-resistance, it is possible to prevent a sudden energization from the battery to the drive circuit, and as a result, the occurrence of an inrush current is suppressed.

当該電界効果トランジスタのゲートには分圧回路が接続されており、当該分圧回路から印加された電圧によって、当該電界効果トランジスタはオンになる。当該分圧回路が当該電界効果トランジスタのゲートに印加する電圧が、当該電界効果トランジスタを飽和領域で動作させる大きさの電圧になるように、当該分圧回路を構成する素子の定数を定めることにより、新たな構成を追加せずに、電源オン時の突入電流を抑制し得る。   A voltage dividing circuit is connected to the gate of the field effect transistor, and the field effect transistor is turned on by a voltage applied from the voltage dividing circuit. By determining the constants of the elements constituting the voltage dividing circuit so that the voltage applied to the gate of the field effect transistor by the voltage dividing circuit becomes a voltage large enough to operate the field effect transistor in the saturation region. Inrush current at power-on can be suppressed without adding a new configuration.

請求項2記載のモータ制御装置は、請求項1記載のモータ制御装置において、前記電界効果トランジスタはP型であり、前記分圧回路は、前記電界効果トランジスタのソースに印加された前記バッテリの電圧を分圧して前記電界効果トランジスタのゲートに印加する回路であり、前記ソースと前記ゲートとを接続する第1抵抗と、一端が前記ゲートに接続された第2抵抗と、コレクタが前記第2抵抗の他端に接続されると共にエミッタが接地され、ベースに前記制御信号が入力される制御トランジスタと、を含み、前記制御信号の入力により前記制御トランジスタがオンになった場合に、前記分圧回路が前記電界効果トランジスタのゲートに印加する電圧が、前記電界効果トランジスタを前記飽和領域で動作させる大きさの電圧になるように前記第2抵抗の抵抗値を定めている。   The motor control device according to claim 2 is the motor control device according to claim 1, wherein the field effect transistor is P-type, and the voltage dividing circuit is a voltage of the battery applied to a source of the field effect transistor. Is applied to the gate of the field effect transistor, the first resistor connecting the source and the gate, the second resistor having one end connected to the gate, and the collector being the second resistor. And the control transistor to which the control signal is input to the base, and when the control transistor is turned on by the input of the control signal, the voltage dividing circuit So that the voltage applied to the gate of the field effect transistor is a voltage large enough to operate the field effect transistor in the saturation region. It defines the resistance value of the serial second resistor.

このモータ制御装置によれば、分圧回路が電界効果トランジスタのゲートに印加する電圧が、当該電界効果トランジスタを飽和領域で動作させる大きさの電圧になるように第2抵抗の抵抗値を定めることにより、新たな構成を追加せずに、電源オン時の突入電流を抑制し得る。   According to this motor control device, the resistance value of the second resistor is determined so that the voltage applied to the gate of the field effect transistor by the voltage dividing circuit becomes a voltage that causes the field effect transistor to operate in the saturation region. Thus, an inrush current at power-on can be suppressed without adding a new configuration.

請求項3記載のモータ制御装置は、請求項2記載のモータ制御装置において、前記制御部は、前記制御信号を出力後、所定時間以上が経過した場合に、前記制御トランジスタのコレクタとエミッタとの間の電流が増大するように前記制御信号を変化させることにより、前記分圧回路が前記電界効果トランジスタのゲートに印加する電圧が、前記電界効果トランジスタを線形領域で動作させる大きさの電圧になるようにする。   According to a third aspect of the present invention, in the motor control device according to the second aspect, when the control unit outputs a control signal and a predetermined time or more has elapsed, the collector and emitter of the control transistor By changing the control signal so that the current between them increases, the voltage applied to the gate of the field effect transistor by the voltage dividing circuit becomes a voltage large enough to operate the field effect transistor in a linear region. Like that.

このモータ制御装置によれば、制御トランジスタのベースに入力する制御信号を変更して当該制御トランジスタのコレクタとエミッタとの間の電流を増大させることにより、分圧回路の第2抵抗及び制御トランジスタで構成された合成抵抗の抵抗値を低下させる。その結果、飽和領域で動作する電界効果トランジスタを、線形領域で動作させることができる程度まで、分圧回路が第2スイッチング素子のゲートに印加する電圧を低下させる。スイッチング素子である電界効果トランジスタを、オン抵抗が少ない線形領域で動作させることにより、バッテリの電力を駆動回路に供給することができる。   According to this motor control device, by changing the control signal input to the base of the control transistor and increasing the current between the collector and emitter of the control transistor, the second resistor and the control transistor of the voltage dividing circuit The resistance value of the composed combined resistor is reduced. As a result, the voltage applied by the voltage dividing circuit to the gate of the second switching element is reduced to such an extent that the field effect transistor operating in the saturation region can be operated in the linear region. By operating the field effect transistor, which is a switching element, in a linear region with low on-resistance, battery power can be supplied to the drive circuit.

請求項4記載のモータ制御装置は、請求項1記載のモータ制御装置において、前記電界効果トランジスタはN型であり、前記分圧回路は、前記制御信号を前記電界効果トランジスタのゲートに分圧する回路であり、一端が前記制御部に接続され他端が前記ゲートに接続された第1抵抗と、一端が前記ゲートに接続されたコンデンサ及び該コンデンサの他端に接続された素子からなり、該素子の末端が接地された第2抵抗と、を含み、前記制御信号が入力された場合に、前記分圧回路が前記電界効果トランジスタのゲートに印加する電圧が、前記電界効果トランジスタを前記飽和領域で動作させる大きさの電圧になるように前記第1抵抗の抵抗値を定めている。   The motor control device according to claim 4 is the motor control device according to claim 1, wherein the field effect transistor is an N-type, and the voltage dividing circuit is a circuit that divides the control signal to a gate of the field effect transistor. A first resistor having one end connected to the control unit and the other end connected to the gate, a capacitor having one end connected to the gate, and an element connected to the other end of the capacitor. A voltage applied to the gate of the field effect transistor by the voltage dividing circuit when the control signal is input, the voltage applied to the field effect transistor in the saturation region The resistance value of the first resistor is determined so that the voltage is large enough to operate.

このモータ制御装置によれば、分圧回路が電界効果トランジスタのゲートに印加する電圧が、当該電界効果トランジスタを飽和領域で動作させる大きさの電圧になるように第1抵抗の抵抗値を定めることにより、新たな構成を追加せずに、電源オン時の突入電流を抑制し得る。   According to this motor control device, the resistance value of the first resistor is determined so that the voltage applied to the gate of the field effect transistor by the voltage dividing circuit is a voltage large enough to operate the field effect transistor in the saturation region. Thus, an inrush current at power-on can be suppressed without adding a new configuration.

請求項5記載のモータ制御装置は、請求項4記載のモータ制御装置において、前記コンデンサの容量を、前記制御信号の入力後から前記コンデンサが充電されるまでが所定時間以上となるように設定している。   According to a fifth aspect of the present invention, in the motor control device according to the fourth aspect, the capacitance of the capacitor is set so that a time from when the control signal is input until the capacitor is charged is equal to or longer than a predetermined time. ing.

このモータ制御装置によれば、分圧回路を構成するコンデンサが充電されるまで、当該分圧回路は制御信号の電圧を、電界効果トランジスタが飽和領域で動作する電圧に分圧する。当該コンデンサの容量を、制御信号の入力後から当該コンデンサが充電されるまでの時間が、当該制御信号の入力後からスイッチ機構の後段の素子とバッテリ正極との電位差が解消され得るまでの所定時間以上となるように定めることにより、後段の素子とバッテリ正極との電位差が解消され得るまで電界効果トランジスタを飽和領域で動作させることができる。   According to this motor control device, the voltage dividing circuit divides the voltage of the control signal into a voltage at which the field effect transistor operates in the saturation region until the capacitor constituting the voltage dividing circuit is charged. The time from when the control signal is input until the capacitor is charged is the predetermined time from when the control signal is input until the potential difference between the element at the subsequent stage of the switch mechanism and the battery positive electrode can be eliminated. By determining as described above, the field effect transistor can be operated in the saturation region until the potential difference between the subsequent element and the battery positive electrode can be eliminated.

本発明の第1の実施の形態に係るモータ制御装置を用いたモータユニットの構成を示した概略図である。It is the schematic which showed the structure of the motor unit using the motor control apparatus which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係るモータ制御装置の概略を示した図である。It is the figure which showed the outline of the motor control apparatus which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係るセカンドシャットダウン機構の一例を示した概略図である。It is the schematic which showed an example of the 2nd shutdown mechanism which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係るセカンドシャットダウン機構の動作順序の概略を示した図である。It is the figure which showed the outline of the operation | movement order of the 2nd shutdown mechanism which concerns on the 1st Embodiment of this invention. FETのゲートとソースとの電位差であるゲートソース電圧に対するFETのオン抵抗の態様の一例を示したグラフである。It is the graph which showed an example of the aspect of ON resistance of FET with respect to the gate source voltage which is a potential difference of the gate of a FET, and a source. 本発明の第2の実施の形態に係るセカンドシャットダウン機構の一例を示した概略図である。It is the schematic which showed an example of the 2nd shutdown mechanism which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施の形態に係るセカンドシャットダウン機構の動作順序の概略を示した図である。It is the figure which showed the outline of the operation | movement order of the 2nd shutdown mechanism which concerns on the 2nd Embodiment of this invention. セカンドシャットダウン機構とプリチャージ機構との一例を示した概略図である。It is the schematic which showed an example of the second shutdown mechanism and the precharge mechanism.

[第1の実施の形態]
図1は、本発明の第1の実施の形態に係るモータ制御装置20を用いたモータユニット10の構成を示した概略図である。図1の本実施の形態に係るモータユニット10は、一例として車両用エアコンの送風に用いられる、いわゆるブロアモータのユニットである。
[First Embodiment]
FIG. 1 is a schematic diagram showing a configuration of a motor unit 10 using a motor control device 20 according to a first embodiment of the present invention. The motor unit 10 according to the present embodiment in FIG. 1 is a so-called blower motor unit used for blowing air from a vehicle air conditioner as an example.

本実施の形態に係るモータユニット10は、ステータ14の外側にロータ12が設けられた、アウターロータ構造の三相モータに係るものである。ステータ14はコア部材に導線が巻かれた電磁石であって、U相、V相、W相の三相を構成している。ステータ14のU相、V相、W相の各々は、後述するモータ制御装置20の制御により、電磁石で発生する磁界の極性が切り替えられることにより、いわゆる回転磁界を発生する。   The motor unit 10 according to the present embodiment relates to a three-phase motor having an outer rotor structure in which a rotor 12 is provided outside a stator 14. The stator 14 is an electromagnet in which a lead wire is wound around a core member, and constitutes three phases of a U phase, a V phase, and a W phase. Each of the U-phase, V-phase, and W-phase of the stator 14 generates a so-called rotating magnetic field by switching the polarity of the magnetic field generated by the electromagnet under the control of the motor control device 20 described later.

ロータ12の内側(図示せず)にはロータマグネットが設けられており、ロータマグネットは、ステータ14で生じた回転磁界に対応することにより、ロータ12を回転させる。ロータ12にはシャフト16が設けられており、ロータ12と一体になって回転する。図1には示していないが、本実施の形態ではシャフト16には、いわゆるシロッコファン等の多翼ファンが設けられ、当該多翼ファンがシャフト16と共に回転することにより、車両用エアコンにおける送風が可能となる。   A rotor magnet is provided inside the rotor 12 (not shown), and the rotor magnet rotates the rotor 12 by responding to the rotating magnetic field generated by the stator 14. The rotor 12 is provided with a shaft 16 and rotates integrally with the rotor 12. Although not shown in FIG. 1, in the present embodiment, the shaft 16 is provided with a multi-blade fan such as a so-called sirocco fan, and the multi-blade fan rotates together with the shaft 16, thereby blowing air in the vehicle air conditioner. It becomes possible.

ステータ14は、上ケース18を介して、モータ制御装置20に取り付けられる。モータ制御装置20は、モータ制御装置20の基板22と、基板22上の素子から生じる熱を放散するヒートシンク24とを備えている。ロータ12、ステータ14及びモータ制御装置20を含んで構成されるモータユニット10には、下ケース60が取り付けられる。   The stator 14 is attached to the motor control device 20 via the upper case 18. The motor control device 20 includes a substrate 22 of the motor control device 20 and a heat sink 24 that dissipates heat generated from elements on the substrate 22. A lower case 60 is attached to the motor unit 10 including the rotor 12, the stator 14, and the motor control device 20.

図2は、本実施の形態に係るモータ制御装置20の概略を示した図である。図2に示したモータ制御装置20は、モータ52のステータ14のU相コイル14U、V相コイル14V、W相コイル14Wの各々の端子に印加する電圧を生成するインバータ回路44を備えるパワー部40と、パワー部40を制御するコントロール部32とを含んでいる。   FIG. 2 is a diagram showing an outline of the motor control device 20 according to the present embodiment. The motor control device 20 shown in FIG. 2 includes a power unit 40 including an inverter circuit 44 that generates a voltage to be applied to each terminal of the U-phase coil 14U, the V-phase coil 14V, and the W-phase coil 14W of the stator 14 of the motor 52. And a control unit 32 for controlling the power unit 40.

パワー部40のインバータ回路44は、スイッチング素子であるFET44A〜44Fで構成されている。パワー部40は、コントロール部32から出力された指令デューティ比に基づいてFET44A〜44Fをオンオフすることにより、バッテリ80から供給される直流電力を交流電力に変換してモータ52に供給する。例えば、FET44A、44DはU相コイル14Uに、FET44B、44EはV相コイル14Vに、FET44C、44FはW相コイル14Wに、各々供給する電力のスイッチングを行う。   The inverter circuit 44 of the power unit 40 includes FETs 44A to 44F that are switching elements. The power unit 40 turns the FETs 44 </ b> A to 44 </ b> F on and off based on the command duty ratio output from the control unit 32, thereby converting DC power supplied from the battery 80 into AC power and supplying the AC power to the motor 52. For example, the FETs 44A and 44D switch power supplied to the U-phase coil 14U, the FETs 44B and 44E switch to the V-phase coil 14V, and the FETs 44C and 44F switch to the W-phase coil 14W.

FET44A、44B、44Cの各々のドレインは、セカンドシャットダウン機構62及びノイズ除去用のコイル46を介して車載のバッテリ80の正極に接続されている。また、FET44D、44E、44Fの各々のソースは、逆接防止FET48を介してバッテリ80の負極に接続されている。   The drains of the FETs 44A, 44B, and 44C are connected to the positive electrode of the vehicle-mounted battery 80 via the second shutdown mechanism 62 and the noise removal coil 46. The sources of the FETs 44D, 44E, and 44F are connected to the negative electrode of the battery 80 via the reverse connection prevention FET.

本実施の形態では、電源であるバッテリ80とパワー部40との間に逆接防止FET48及びノイズ防止用のコイル46が設けられている。逆接防止FET48は、バッテリ80の正極と負極が図2に示した場合とは逆に接続された場合に、モータ制御装置20を構成する素子を保護するための回路である。逆接防止FET48は、一例として、自身のソースとゲートとを接続した、いわゆるダイオード接続されたFET等で構成される。コイル46は、パワー部40のスイッチングによって発生するノイズを抑制するための素子である。   In the present embodiment, a reverse connection prevention FET 48 and a noise prevention coil 46 are provided between a battery 80 as a power source and the power unit 40. The reverse connection prevention FET 48 is a circuit for protecting elements constituting the motor control device 20 when the positive electrode and the negative electrode of the battery 80 are connected in reverse to the case shown in FIG. As an example, the reverse connection prevention FET 48 includes a so-called diode-connected FET in which its source and gate are connected. The coil 46 is an element for suppressing noise generated by switching of the power unit 40.

本実施の形態に係るモータ制御装置20のパワー部40には、インバータ回路44と並列してバッテリ80に接続された電解コンデンサ40Cが設けられている。電解コンデンサ40Cは、バッテリ80から供給される電力の電圧を平滑化するために用いられる。また、電解コンデンサ40Cは、セカンドシャットダウン機構62がオンになった際の突入電流の影響を抑制するために、セカンドシャットダウン機構62が完全にオンになる前に充電され、バッテリ80の正極との電位差を緩和するためにも用いられる。   The power unit 40 of the motor control device 20 according to the present embodiment is provided with an electrolytic capacitor 40 </ b> C connected to the battery 80 in parallel with the inverter circuit 44. The electrolytic capacitor 40 </ b> C is used to smooth the voltage of power supplied from the battery 80. Further, the electrolytic capacitor 40C is charged before the second shutdown mechanism 62 is completely turned on in order to suppress the influence of the inrush current when the second shutdown mechanism 62 is turned on, and the potential difference from the positive electrode of the battery 80 is increased. It is also used to relax.

本実施の形態では、シャフト16と同軸に設けられたロータマグネット12A又はセンサマグネットの磁界をロータ12の回転位置を示す磁界としてホール素子12Bが検出する。コントロール部32は、ホール素子12Bにより検出された磁界に基づいてロータ12の回転速度及び位置(回転位置)を検出し、ロータ12の回転速度及び回転位置に応じてインバータ回路44のスイッチングの制御を行う。   In the present embodiment, the Hall element 12 </ b> B detects the magnetic field of the rotor magnet 12 </ b> A or the sensor magnet provided coaxially with the shaft 16 as a magnetic field indicating the rotational position of the rotor 12. The control unit 32 detects the rotational speed and position (rotational position) of the rotor 12 based on the magnetic field detected by the Hall element 12B, and controls the switching of the inverter circuit 44 according to the rotational speed and rotational position of the rotor 12. Do.

コントロール部32は、マイクロコンピュータを含んだ制御回路で、エアコンのスイッチ操作に対応してエアコンを制御するエアコンECU82から、ロータ12の回転速度に係る速度指令値を含む指令信号が入力される。また、コントロール部32には、サーミスタ54Aと抵抗54Bとで構成された分圧回路54と、インバータ回路44とバッテリ80の負極との間に設けられた電流検出部56とが接続されている。   The control unit 32 is a control circuit including a microcomputer, and receives a command signal including a speed command value related to the rotational speed of the rotor 12 from an air conditioner ECU 82 that controls the air conditioner in response to an air conditioner switch operation. Further, a voltage dividing circuit 54 constituted by a thermistor 54 </ b> A and a resistor 54 </ b> B, and a current detection unit 56 provided between the inverter circuit 44 and the negative electrode of the battery 80 are connected to the control unit 32.

分圧回路54を構成するサーミスタ54Aは、回路の基板22の温度に応じて抵抗値が変化するので、分圧回路54が出力する信号の電圧は基板22の温度に応じて変化する。コントロール部32は、分圧回路54から出力される信号の電圧の変化に基づいて、基板22の温度を算出する。   Since the resistance value of the thermistor 54 </ b> A constituting the voltage dividing circuit 54 changes according to the temperature of the circuit board 22, the voltage of the signal output from the voltage dividing circuit 54 changes according to the temperature of the circuit board 22. The control unit 32 calculates the temperature of the substrate 22 based on the change in the voltage of the signal output from the voltage dividing circuit 54.

電流検出部56は、抵抗値が0.2mΩ〜数Ω程度のシャント抵抗56Aと、シャント抵抗56Aの両端の電位差を増幅してシャント抵抗56Aの電流に比例する電圧値を信号として出力するアンプ56Bとを含み、アンプ56Bが出力した信号は、コントロール部32に入力される。コントロール部32は、アンプ56Bが出力した信号に基づいて、インバータ回路44の電流を算出する。   The current detector 56 has a shunt resistor 56A having a resistance value of about 0.2 mΩ to several Ω and an amplifier 56B that amplifies the potential difference between both ends of the shunt resistor 56A and outputs a voltage value proportional to the current of the shunt resistor 56A as a signal. The signal output from the amplifier 56B is input to the control unit 32. The control unit 32 calculates the current of the inverter circuit 44 based on the signal output from the amplifier 56B.

本実施の形態では、サーミスタ54Aを含む分圧回路54からの信号、電流検出部56が出力した信号、及びホール素子12Bが出力した信号は、コントロール部32に入力される。コントロール部32は、各々入力された信号に基づいて基板22の素子の温度、インバータ回路44の電流、及びロータ12の回転速度等を算出する。また、コントロール部32には、バッテリ80の電圧を計測するための電圧センサ58が接続されている。   In the present embodiment, the signal from the voltage dividing circuit 54 including the thermistor 54A, the signal output from the current detection unit 56, and the signal output from the Hall element 12B are input to the control unit 32. The control unit 32 calculates the temperature of the elements of the substrate 22, the current of the inverter circuit 44, the rotational speed of the rotor 12, and the like based on the input signals. Further, a voltage sensor 58 for measuring the voltage of the battery 80 is connected to the control unit 32.

コントロール部32は、例えば、電圧センサ58が検知したバッテリ80の電圧値又は電流検出部56が検知した電流値が、所定の範囲外の場合に、バッテリ80の逆接続又は回路のショートとみなし、セカンドシャットダウン機構62をオフにしてパワー部40への通電を停止する。   For example, when the voltage value of the battery 80 detected by the voltage sensor 58 or the current value detected by the current detection unit 56 is outside a predetermined range, the control unit 32 regards the battery 80 as being reversely connected or a circuit short-circuit, The second shutdown mechanism 62 is turned off to stop energization of the power unit 40.

図3は、本実施の形態に係るセカンドシャットダウン機構62の一例を示した概略図である。図3に示したセカンドシャットダウン機構62は、共にP型FETである第1FET64及び第2FET66を有し、さらに制御トランジスタ68を備えている。   FIG. 3 is a schematic diagram illustrating an example of the second shutdown mechanism 62 according to the present embodiment. The second shutdown mechanism 62 shown in FIG. 3 includes a first FET 64 and a second FET 66 that are both P-type FETs, and further includes a control transistor 68.

第1FET64は、ドレインにバッテリ80の正極が接続され、ゲートが抵抗64Rを介して接地されている。また、第1FET64は、ソースがコンデンサ64Cを介してゲートに接続されている。さらに、第1FET64のゲートとソースとの間には回路保護用のツェナーダイオード64Dが、コンデンサ64Cと並列に接続されている。   The first FET 64 has a drain connected to the positive electrode of the battery 80 and a gate grounded via a resistor 64R. The source of the first FET 64 is connected to the gate via the capacitor 64C. Further, a Zener diode 64D for circuit protection is connected in parallel with the capacitor 64C between the gate and source of the first FET 64.

また、第1FET64のソースには、第2FET66のソースが接続されている。また、第2FET66は、ソースが抵抗66R1を介してゲートに接続されている。さらに、第2FET66のゲートとソースとの間には回路保護用のツェナーダイオード66Dが、抵抗66R1と並列に接続されている。   The source of the second FET 66 is connected to the source of the first FET 64. The source of the second FET 66 is connected to the gate through the resistor 66R1. Further, a Zener diode 66D for circuit protection is connected in parallel with the resistor 66R1 between the gate and source of the second FET 66.

第2FET66のドレインはパワー部40に接続され、第2FET66のゲートは抵抗66R2を介して制御トランジスタ68のコレクタに接続されている。   The drain of the second FET 66 is connected to the power unit 40, and the gate of the second FET 66 is connected to the collector of the control transistor 68 via the resistor 66R2.

制御トランジスタ68のエミッタは接地され、制御トランジスタ68のベースにはコントロール部32が接続されている。制御トランジスタ68は、コントロール部32から制御信号が入力されることによりオンになる。   The emitter of the control transistor 68 is grounded, and the control unit 32 is connected to the base of the control transistor 68. The control transistor 68 is turned on when a control signal is input from the control unit 32.

コントロール部32は、ダイオード32D等の素子を介して供給される電力によって動作し、エアコンECU82から車両用エアコンをオンにする指令信号が入力されると、前述の制御信号を出力して、セカンドシャットダウン機構62をオンにする。また、コントロール部32は、エアコンECU82からの指令信号に基づいてパワー部40を制御する。   The control unit 32 is operated by electric power supplied via an element such as a diode 32D. When a command signal for turning on the vehicle air conditioner is input from the air conditioner ECU 82, the control unit 32 outputs the above-described control signal and performs a second shutdown. Turn mechanism 62 on. In addition, the control unit 32 controls the power unit 40 based on a command signal from the air conditioner ECU 82.

図4は、本実施の形態に係るセカンドシャットダウン機構62の動作順序の概略を示した図である。図4に示したセカンドシャットダウン機構62は、イグニッションスイッチがオンになると、図4の(1)で示したように、第1FET64のドレインに、バッテリ80の電力が通電される。   FIG. 4 is a diagram showing an outline of the operation sequence of the second shutdown mechanism 62 according to the present embodiment. In the second shutdown mechanism 62 shown in FIG. 4, when the ignition switch is turned on, the power of the battery 80 is supplied to the drain of the first FET 64 as shown in (1) of FIG.

図4の(1)で示した通電がなされると、図4の(2)のように、第1FET64の寄生ダイオード64Pを介してバッテリ80の電力が第1FET64のソース側に達し、第1FET64のソースとゲートとに電位差が生じ、その結果、第1FET64がオンになる。図4の(2)に示した電流は、一部がコンデンサ64Cを介して第1FET64のゲートに達するが、コンデンサ64C及び抵抗64Rは一種の分圧回路を構成している。   When the energization shown in (1) of FIG. 4 is performed, the power of the battery 80 reaches the source side of the first FET 64 via the parasitic diode 64P of the first FET 64 as shown in (2) of FIG. A potential difference is generated between the source and the gate, and as a result, the first FET 64 is turned on. A part of the current shown in (2) of FIG. 4 reaches the gate of the first FET 64 via the capacitor 64C, but the capacitor 64C and the resistor 64R constitute a kind of voltage dividing circuit.

分圧回路では、下記の式(1)の関係が成立する。

In the voltage dividing circuit, the relationship of the following formula (1) is established.

第1FET64のソースからコンデンサ64Cに印加される電圧をVin、第1FET64のゲートに印加される電圧をVout、コンデンサ64Cの抵抗値をR、抵抗64Rの抵抗値をRとする。上記式(1)によれば、第1FET64のゲートに印加される電圧Voutは、第1FET64のソースの電圧Vinよりも低くなる。 The voltage applied to the capacitor 64C from the source of the first FET 64 is V in , the voltage applied to the gate of the first FET 64 is V out , the resistance value of the capacitor 64C is R 1 , and the resistance value of the resistor 64R is R 2 . According to the above formula (1), the voltage V out applied to the gate of the second 1FET64 is lower than the voltage V in of the 1FET64 sources.

従って、第1FET64のゲートとソースとに電位差が生じ、第1FET64はオンになる。また、コンデンサ64Cが完全に充電されると、第1FET64のソースからコンデンサ64Cを介して電流が流れなくなるので、第1FET64のゲートとソースとの電位差は拡大し、第1FET64はオンの状態を維持する。   Therefore, a potential difference is generated between the gate and the source of the first FET 64, and the first FET 64 is turned on. Further, when the capacitor 64C is fully charged, no current flows from the source of the first FET 64 via the capacitor 64C, so that the potential difference between the gate and the source of the first FET 64 increases, and the first FET 64 remains on. .

第1FET64がオンになったことで、バッテリ80の電力は、図4の(3)に示したように、第2FET66のソースに達する。図4の(4)に示したように、コントロール部32から制御信号が出力されて制御トランジスタ68がオンになると、第2FET66のソースに供給された電力の一部は、図4の(5B)に示したように、抵抗66R1、抵抗66R2及び制御トランジスタ68を介して接地領域に流れ、一部は図4の(5A)に示したように、第2FET66のゲートに供給される。   Since the first FET 64 is turned on, the power of the battery 80 reaches the source of the second FET 66 as shown in (3) of FIG. As shown in (4) of FIG. 4, when the control signal is output from the control unit 32 and the control transistor 68 is turned on, a part of the power supplied to the source of the second FET 66 is changed to (5B) of FIG. As shown in FIG. 4, the current flows to the ground region through the resistor 66R1, the resistor 66R2, and the control transistor 68, and a part is supplied to the gate of the second FET 66 as shown in (5A) of FIG.

図4において、抵抗66R2及び制御トランジスタ68は合成抵抗としても機能し、抵抗66R1と、抵抗66R2及び制御トランジスタ68の合成抵抗と、は一種の分圧回路を構成している。第2FET66のソースに印加された電圧は、抵抗66R1と、抵抗66R2及び制御トランジスタ68の合成抵抗と、の各々の抵抗値に応じて、図4の(5A)及び(5B)のように分圧される。   In FIG. 4, the resistor 66R2 and the control transistor 68 also function as a combined resistor, and the resistor 66R1, and the combined resistor of the resistor 66R2 and the control transistor 68 constitute a kind of voltage dividing circuit. The voltage applied to the source of the second FET 66 is divided as shown in (5A) and (5B) of FIG. 4 according to the resistance values of the resistor 66R1, and the combined resistance of the resistor 66R2 and the control transistor 68. Is done.

上記式(1)において、第2FET66のソースから抵抗66R1に印加される電圧をVin、第2FET66のゲートに印加される電圧をVout、抵抗66R1の抵抗値をR、抵抗66R2及び制御トランジスタ68の合成抵抗の抵抗値をRとする。上記式(1)によれば、第2FET66のゲートに印加される電圧Voutは、第2FET66のソースの電圧Vinよりも低くなる。 In the above equation (1), the voltage applied to the resistor 66R1 from the source of the second FET 66 is V in , the voltage applied to the gate of the second FET 66 is V out , the resistance value of the resistor 66R1 is R 1 , the resistor 66R2, and the control transistor the resistance value of the combined resistance of 68 to R 2. According to the above equation (1), the voltage V out applied to the gate of the second FET 66 is lower than the voltage V in of the source of the second FET 66.

その結果、第2FET66のソースとゲートとに電位差が生じるので、図4の(6)で示したように、第2FET66がオンになり、パワー部40へバッテリ80の電力が供給される。   As a result, a potential difference is generated between the source and gate of the second FET 66, so that the second FET 66 is turned on as shown in FIG. 4 (6), and the power of the battery 80 is supplied to the power unit 40.

セカンドシャットダウン機構62の動作順序は上記の通りであるが、第1FET64及び第2FET66が急激にオンになると、突入電流が発生するおそれがある。図4に示したセカンドシャットダウン機構62では、FETの動作特性を利用して、各スイッチング素子を徐々にオンにして突入電流の発生を抑制する。また、図4に示したセカンドシャットダウン機構62では、各スイッチング素子を徐々にオンにすることで電解コンデンサ40Cを充電し、バッテリ80の正極と電解コンデンサ40Cとの電位差が解消したタイミングで各スイッチング素子が完全にオンになるようにする。   The order of operation of the second shutdown mechanism 62 is as described above, but if the first FET 64 and the second FET 66 are suddenly turned on, an inrush current may occur. In the second shutdown mechanism 62 shown in FIG. 4, each switching element is gradually turned on using the operational characteristics of the FET to suppress the occurrence of inrush current. Further, in the second shutdown mechanism 62 shown in FIG. 4, each switching element is gradually turned on to charge the electrolytic capacitor 40C, and each switching element is discharged at the timing when the potential difference between the positive electrode of the battery 80 and the electrolytic capacitor 40C is eliminated. To be fully on.

図5は、FETのゲートとソースとの電位差であるゲートソース電圧に対するFETのオン抵抗の態様の一例を示したグラフである。図5において、遮断領域70は、ゲートソース電圧が閾値電圧未満で、FETがオフになっている状態の領域である。ゲートソース電圧をVgs、閾値電圧をVとすると、Vgs<Vの関係が成立する。 FIG. 5 is a graph showing an example of an aspect of the on-resistance of the FET with respect to the gate-source voltage that is a potential difference between the gate and the source of the FET. In FIG. 5, the cut-off region 70 is a region in a state where the gate-source voltage is less than the threshold voltage and the FET is turned off. When the gate-source voltage is V gs and the threshold voltage is V t , the relationship V gs <V t is established.

飽和領域72では、ドレインソース間の電圧をVdsとすると、Vds>Vgs−Vの関係が成立する。飽和領域72は、FETがオフからオンに遷移する過渡的な状態の領域で、ゲートソース電圧の変化に従ってFETオン抵抗の抵抗値が変化する。図5では、ゲートソース電圧が上がるに従ってFETオン抵抗の値が減少している。 In the saturation region 72, when the voltage between the drain and the source is V ds , the relationship V ds > V gs −V t is established. The saturation region 72 is a region in a transitional state where the FET transitions from OFF to ON, and the resistance value of the FET ON resistance changes according to the change of the gate-source voltage. In FIG. 5, as the gate source voltage increases, the value of the FET on resistance decreases.

線形領域74は、FETが完全にオンになった状態で、ゲートソース電圧が変化してもFETオン抵抗の値は大きく変化しない。Vds<Vgs−Vの関係が成立する。 In the linear region 74, the value of the FET on-resistance does not change greatly even when the gate-source voltage changes in a state where the FET is completely turned on. The relationship V ds <V gs −V t is established.

本実施の形態では、コンデンサ64C、抵抗64R及び抵抗66R2の定数を、第1FET64及び第2FET66が迅速にオンになる通常の回路よりも大きくすることにより、第1FET64及び第2FET66を飽和領域72で動作を開始させる。   In the present embodiment, the first FET 64 and the second FET 66 are operated in the saturation region 72 by making the constants of the capacitor 64C, the resistor 64R, and the resistor 66R2 larger than the normal circuit in which the first FET 64 and the second FET 66 are quickly turned on. To start.

コンデンサ64Cの定数、すなわち容量を通常の回路よりも大きくすることにより、より長く第1FET64のソースから第1FETのゲートに電流を流すことができる。また、抵抗64Rの定数、すなわち抵抗値を大きくすることにより、コンデンサ64Cと抵抗64Rとで構成された分圧回路が第1FET64のゲートに印加する電圧を高くして、第1FET64のゲートとソースの電位差を抑制することができる。   By making the constant of the capacitor 64C, that is, the capacitance larger than that of a normal circuit, a current can flow from the source of the first FET 64 to the gate of the first FET for a longer time. Further, by increasing the constant of the resistor 64R, that is, the resistance value, the voltage applied to the gate of the first FET 64 by the voltage dividing circuit constituted by the capacitor 64C and the resistor 64R is increased, and the gate and source of the first FET 64 are increased. The potential difference can be suppressed.

上記式(1)において、第1FET64のソースからコンデンサ64Cに印加される電圧をVin、第1FET64のゲートに印加される電圧をVout、コンデンサ64Cの抵抗値をR、抵抗64Rの抵抗値をRとすると、抵抗64Rの抵抗値Rを大きくすることにより、第1FET64のゲートに印加される電圧Voutが高電圧になる。 In the above formula (1), the voltage applied from the source of the first FET 64 to the capacitor 64C is V in , the voltage applied to the gate of the first FET 64 is V out , the resistance value of the capacitor 64C is R 1 , and the resistance value of the resistor 64R the When R 2, by increasing the resistance value R 2 of the resistor 64R, the voltage V out applied to the gate of the 1FET64 has a higher voltage.

その結果、容量を拡大したコンデンサ64Cが完全に充電されるまで第1FET64を飽和領域72で動作させることが可能となり、第1FET64がオンになったことで生じる突入電流を緩和できる。コンデンサ64Cが充電された後は、前述のように第1FET64のゲートとソースの電位差は拡大し、第1FET64は線形領域74でオンの状態を維持する。   As a result, the first FET 64 can be operated in the saturation region 72 until the capacitor 64C having an increased capacity is fully charged, and the inrush current generated when the first FET 64 is turned on can be reduced. After the capacitor 64C is charged, the potential difference between the gate and the source of the first FET 64 increases as described above, and the first FET 64 remains on in the linear region 74.

コントロール部32から制御信号が出力されると、制御トランジスタ68がオンになり、第2FET66がオンになる。抵抗66R2の定数、すなわち抵抗値を大きくすることにより、抵抗66R1と、抵抗66R2及び制御トランジスタ68の合成抵抗と、で構成された分圧回路が第2FET66のゲートに印加する電圧を高くして、第2FET66のゲートとソースの電位差を抑制することができる。   When a control signal is output from the control unit 32, the control transistor 68 is turned on and the second FET 66 is turned on. By increasing the constant of the resistor 66R2, that is, the resistance value, the voltage applied to the gate of the second FET 66 by the voltage dividing circuit composed of the resistor 66R1 and the combined resistance of the resistor 66R2 and the control transistor 68 is increased. The potential difference between the gate and source of the second FET 66 can be suppressed.

上記式(1)において、第2FET66のソースから抵抗66R1に印加される電圧をVin、第2FET66のゲートに印加される電圧をVout、抵抗66R1の抵抗値をR、抵抗66R2及び制御トランジスタ68の合成抵抗の抵抗値をRとすると、抵抗66R2の抵抗値を大きくすることにより、抵抗値Rが大きくなり、第2FET66のゲートに印加される電圧Voutが高電圧になる。 In the above equation (1), the voltage applied to the resistor 66R1 from the source of the second FET 66 is V in , the voltage applied to the gate of the second FET 66 is V out , the resistance value of the resistor 66R1 is R 1 , the resistor 66R2, and the control transistor When the resistance value of the combined resistance of 68 to R 2, by increasing the resistance of the resistor 66R2, the resistance value R 2 is increased, the voltage V out applied to the gate of the 2FET66 has a higher voltage.

その結果、第2FET66を飽和領域72で動作を開始させることが可能となり、第2FET66がオンになったことよって生じる突入電流を緩和できる。さらに、第2FET66を飽和領域72で動作させることにより、電解コンデンサ40Cに微小電流を供給して、電解コンデンサ40Cとバッテリ80の正極との電位差を緩和することにより、突入電流が発生した場合でも、その影響を抑制することができる。   As a result, the operation of the second FET 66 can be started in the saturation region 72, and the inrush current generated when the second FET 66 is turned on can be reduced. Furthermore, by operating the second FET 66 in the saturation region 72, a minute current is supplied to the electrolytic capacitor 40C, and the potential difference between the electrolytic capacitor 40C and the positive electrode of the battery 80 is relaxed. The influence can be suppressed.

なお、第2FET66は、飽和領域72で動作を開始するが、制御トランジスタ68のコレクタとエミッタの間を流れる電流を変化させることで、第2FET66の動作を飽和領域72から線形領域74に切り換えることができる。   The second FET 66 starts to operate in the saturation region 72. However, the operation of the second FET 66 can be switched from the saturation region 72 to the linear region 74 by changing the current flowing between the collector and the emitter of the control transistor 68. it can.

制御トランジスタ68はNPN型バイポーラトランジスタなので、ベースに入力される制御信号の電流値に応じて、コレクタエミッタ間の電流値が変化する。例えば、第2FET66が飽和領域72で動作している場合に、制御トランジスタ68のベースに入力する制御信号の電流値を大きくすれば、制御トランジスタ68のコレクタエミッタ間にはより多くの電流が流れ、結果的に制御トランジスタ68のコレクタエミッタ間の抵抗が減少する。制御トランジスタ68のベースに入力する制御信号の電流を大きくするには、例えば、バイポーラトランジスタ等の素子を用いた既知の増幅回路(図示せず)を用いる。   Since the control transistor 68 is an NPN-type bipolar transistor, the current value between the collector and emitter changes in accordance with the current value of the control signal input to the base. For example, if the current value of the control signal input to the base of the control transistor 68 is increased when the second FET 66 is operating in the saturation region 72, more current flows between the collector and emitter of the control transistor 68, As a result, the resistance between the collector and emitter of the control transistor 68 is reduced. In order to increase the current of the control signal input to the base of the control transistor 68, for example, a known amplifier circuit (not shown) using an element such as a bipolar transistor is used.

第2FET66のゲートに印加される電圧を出力する分圧回路は、抵抗66R1と、抵抗66R2及び制御トランジスタ68の合成抵抗とで構成されているので、制御トランジスタ68のコレクタエミッタ間の抵抗が減少すれば、抵抗66R2及び制御トランジスタ68の合成抵抗の抵抗も減少する。その結果、第2FET66のゲートに印加される電圧は低下し、第2FET66のゲートとソースとの電位差は拡大する。   Since the voltage dividing circuit that outputs the voltage applied to the gate of the second FET 66 includes the resistor 66R1, and the combined resistance of the resistor 66R2 and the control transistor 68, the resistance between the collector and the emitter of the control transistor 68 is reduced. For example, the combined resistance of the resistor 66R2 and the control transistor 68 is also reduced. As a result, the voltage applied to the gate of the second FET 66 decreases, and the potential difference between the gate and source of the second FET 66 increases.

第2FET66のゲートとソースとの間の電位差が、第2FET66を線形領域74で動作させることが可能な程度まで拡大すれば、第2FET66は完全にオンとなり、パワー部40にバッテリ80の電力を供給できるようになる。制御信号を増幅するタイミングは、制御信号を出力してから所定時間の経過時以降である。当該所定時間は、制御信号出力時から、飽和領域72で動作する第2FET66を介して供給される微小電流によって電解コンデンサ40Cが充電され、電解コンデンサ40Cとバッテリ80の正極との電位差が解消し得るまでの時間である。   If the potential difference between the gate and source of the second FET 66 increases to such an extent that the second FET 66 can operate in the linear region 74, the second FET 66 is completely turned on, and the power of the battery 80 is supplied to the power unit 40. become able to. The timing for amplifying the control signal is after the elapse of a predetermined time from the output of the control signal. During the predetermined time, the electrolytic capacitor 40C is charged by the minute current supplied through the second FET 66 operating in the saturation region 72 from the time when the control signal is output, and the potential difference between the electrolytic capacitor 40C and the positive electrode of the battery 80 can be eliminated. It is time until.

電解コンデンサ40C、抵抗64R、抵抗66R1、抵抗66R2、制御トランジスタ68の各々の定数、及び制御トランジスタ68のベースに入力する制御信号の電流値、並びに所定時間は、計算及び実機を用いた実験を通じて具体的に決定する。なお、抵抗66R1及び制御トランジスタ68の仕様が規定であれば、抵抗66R2の定数を最適化することで、第2FET66を飽和領域72で動作を開始させることができる。   The electrolytic capacitor 40C, the resistor 64R, the resistor 66R1, the resistor 66R2, the constants of the control transistor 68, the current value of the control signal input to the base of the control transistor 68, and the predetermined time are concretely determined through experiments and experiments using actual machines. To decide. If the specifications of the resistor 66R1 and the control transistor 68 are defined, the second FET 66 can be started to operate in the saturation region 72 by optimizing the constant of the resistor 66R2.

本実施の形態では、第1FET64の寄生ダイオード64Pによる通電の対策及び回路の冗長性の担保のために、第1FET64及び第2FET66を備えている。しかしながら、寄生ダイオード64Pの対策及び回路の冗長性の担保を要しないのであれば、第2FET66、抵抗66R1、抵抗66R2、制御トランジスタ68及びツェナーダイオード66Dを含む構成で、セカンドシャットダウン機構62を構成してもよい。   In the present embodiment, the first FET 64 and the second FET 66 are provided to take measures against energization by the parasitic diode 64P of the first FET 64 and to ensure circuit redundancy. However, if the countermeasure of the parasitic diode 64P and the guarantee of circuit redundancy are not required, the second shutdown mechanism 62 is configured by including the second FET 66, the resistor 66R1, the resistor 66R2, the control transistor 68, and the Zener diode 66D. Also good.

以上説明したように、本実施の形態によれば、コンデンサ64C、抵抗64R、抵抗66R1及び抵抗66R2の各々の定数の設定により、第1FET64及び第2FET66を飽和領域72で動作を開始させた後、線形領域74で動作させることが可能となる。その結果、第1FET64及び第2FET66の動作による突入電流の発生を抑制することができると共に、第1FET64及び第2FET66子が線形領域74で動作する前に電解コンデンサ40Cを事前に充電でき、発生した突入電流の影響を緩和することができる。   As described above, according to the present embodiment, after the first FET 64 and the second FET 66 are started to operate in the saturation region 72 by setting the constants of the capacitor 64C, the resistor 64R, the resistor 66R1, and the resistor 66R2, It is possible to operate in the linear region 74. As a result, the generation of inrush current due to the operation of the first FET 64 and the second FET 66 can be suppressed, and the electrolytic capacitor 40C can be charged in advance before the first FET 64 and the second FET 66 operate in the linear region 74. The influence of current can be reduced.

[第2の実施の形態]
続いて本発明の第2の実施の形態について説明する。本実施の形態は、スイッチング素子にN型FETを用いている点で、第1の実施の形態と相違するが、その他の構成については、図1及び図2に示した第1の実施の形態と同じなので、それらの構成についての詳細な説明は省略する。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. Although this embodiment is different from the first embodiment in that an N-type FET is used as a switching element, other configurations are the same as those in the first embodiment shown in FIGS. Therefore, detailed description of their configuration is omitted.

図6は、本実施の形態に係るセカンドシャットダウン機構162の一例を示した概略図である。図6に示したセカンドシャットダウン機構162は、共にN型FETである第1FET164及び第2FET166を有している。   FIG. 6 is a schematic diagram illustrating an example of the second shutdown mechanism 162 according to the present embodiment. The second shutdown mechanism 162 shown in FIG. 6 includes a first FET 164 and a second FET 166 that are both N-type FETs.

第1FET164は、ソースにバッテリ80の正極が接続され、ゲートが抵抗164R及びツェナーダイオード168を介してコントロール部32に接続されている。また、第1FET164は、ソースがコンデンサ164Cを介してゲートに接続されている。さらに、第1FET64のゲートとソースとの間には回路保護用のツェナーダイオード164Dが、コンデンサ164Cと並列に接続されている。   The first FET 164 has a source connected to the positive electrode of the battery 80 and a gate connected to the control unit 32 via a resistor 164R and a Zener diode 168. The source of the first FET 164 is connected to the gate via the capacitor 164C. Further, a Zener diode 164D for circuit protection is connected in parallel with the capacitor 164C between the gate and source of the first FET 64.

また、第1FET64のドレインには、第2FET66のドレインが接続されている。また、第2FET66は、ソースがコンデンサ166Cを介してゲートに接続されている。さらに、第2FET166のゲートとソースとの間には回路保護用のツェナーダイオード166Dが、コンデンサ166Cと並列に接続されている。   The drain of the second FET 66 is connected to the drain of the first FET 64. The source of the second FET 66 is connected to the gate via the capacitor 166C. Further, a Zener diode 166D for circuit protection is connected in parallel with the capacitor 166C between the gate and source of the second FET 166.

第2FET166のソースはパワー部40に接続され、第2FET166のゲートは抵抗166Rを介してコントロール部32に接続されている。   The source of the second FET 166 is connected to the power unit 40, and the gate of the second FET 166 is connected to the control unit 32 via the resistor 166R.

図7は、本実施の形態に係るセカンドシャットダウン機構162の動作順序の概略を示した図である。図7に示したセカンドシャットダウン機構162は、イグニッションスイッチがオンになると、図7の(1)で示したように、第1FET164のソースに、バッテリ80の電力が通電される。   FIG. 7 is a diagram showing an outline of an operation sequence of the second shutdown mechanism 162 according to the present embodiment. In the second shutdown mechanism 162 shown in FIG. 7, when the ignition switch is turned on, the power of the battery 80 is energized to the source of the first FET 164 as shown in (1) of FIG.

図7の(1)で示した通電がなされると、図7の(2)のように、第1FET164の寄生ダイオード164Pを介してバッテリ80の電力が第1FET164のドレイン側に達し、さらには、図7の(3)に示したように、第2FET166のドレインに達する。   When the energization shown in (1) of FIG. 7 is performed, the power of the battery 80 reaches the drain side of the first FET 164 via the parasitic diode 164P of the first FET 164 as shown in (2) of FIG. As shown in (3) of FIG. 7, the drain of the second FET 166 is reached.

図7の(4)に示したように、コントロール部32から制御信号が出力され、第1FET164及び第2FET166の各々ゲートに印加されると、第1FET164及び第2FET166がオンになり、パワー部40にバッテリ80の電力が供給される。   As shown in (4) of FIG. 7, when a control signal is output from the control unit 32 and applied to the gates of the first FET 164 and the second FET 166, the first FET 164 and the second FET 166 are turned on, and the power unit 40 is turned on. The power of the battery 80 is supplied.

なお、制御信号は、第1FET164及び第2FET166をオンにするだけの電圧を要するので、必要に応じて、チャージポンプ等の回路を用いて、制御信号を昇圧してもよい。   Since the control signal requires a voltage sufficient to turn on the first FET 164 and the second FET 166, the control signal may be boosted using a circuit such as a charge pump as necessary.

本実施の形態でも、動作開始時には、第1FET164及び第2FET166を飽和領域72で動作させて、突入電流の発生を抑制する。本実施の形態では、コンデンサ164C、抵抗164R、コンデンサ166C及び抵抗166Rの定数を、第1FET164及び第2FET166が迅速にオンになる通常の回路よりも大きくすることにより、第1FET164及び第2FET166を飽和領域72で動作を開始させる。   Also in this embodiment, at the start of operation, the first FET 164 and the second FET 166 are operated in the saturation region 72 to suppress the occurrence of inrush current. In the present embodiment, the constants of the capacitor 164C, the resistor 164R, the capacitor 166C, and the resistor 166R are made larger than the normal circuit in which the first FET 164 and the second FET 166 are quickly turned on, so that the first FET 164 and the second FET 166 are saturated. The operation is started at 72.

図6及び図7に示したセカンドシャットダウン機構162は、図7の(1)で示したように、バッテリ80から電力が供給されると、当該電力は、ツェナーダイオード164Dを介して第1FET164のゲートにも供給される。かかる段階では、第1FET164のゲートソース間に第1FET164がオンになるほどの電位差は生じない。   When the second shutdown mechanism 162 shown in FIGS. 6 and 7 is supplied with power from the battery 80 as shown in (1) of FIG. 7, the power is supplied to the gate of the first FET 164 via the Zener diode 164D. Also supplied. In such a stage, there is no potential difference between the gate and source of the first FET 164 so that the first FET 164 is turned on.

第1FET164及び第2FET166は、コントロール部32が出力する制御信号が各々のゲートに入力されることでオンになる。制御信号は、抵抗164Rを介して第1FET164のゲートに、抵抗166Rを介して第2FET166のゲートに、各々入力される。抵抗164Rと、コンデンサ164C、第1FET164、第2FET166及びパワー部40の電解コンデンサ40Cとからなる合成抵抗と、は一種の分割回路を構成する。また、抵抗166Rと、コンデンサ166C及び電解コンデンサ40Cからなる合成抵抗と、は一種の分割回路を構成する。従って、コントロール部32から制御信号が出力されると、第1FET164及び第2FET166の各々のゲートには、上述の分圧回路で各々分圧された電圧が印加される。   The first FET 164 and the second FET 166 are turned on when a control signal output from the control unit 32 is input to each gate. The control signal is input to the gate of the first FET 164 via the resistor 164R and to the gate of the second FET 166 via the resistor 166R. The combined resistance composed of the resistor 164R, the capacitor 164C, the first FET 164, the second FET 166, and the electrolytic capacitor 40C of the power unit 40 constitutes a kind of divided circuit. The resistor 166R and the combined resistor composed of the capacitor 166C and the electrolytic capacitor 40C constitute a kind of divided circuit. Therefore, when a control signal is output from the control unit 32, the voltage divided by the voltage dividing circuit is applied to the gate of each of the first FET 164 and the second FET 166.

上記式(1)において、制御信号として抵抗164Rに印加される電圧をVin、第1FET164のゲートに印加される電圧をVout、抵抗164Rの抵抗値をR、コンデンサ164C以下の回路の抵抗値をRとすると、第1FET164のゲートに印加される電圧Voutは、Rが大きいほど小さくなる。 In the above equation (1), the voltage applied to the resistor 164R as the control signal is V in , the voltage applied to the gate of the first FET 164 is V out , the resistance value of the resistor 164R is R 1 , and the resistance of the circuit below the capacitor 164C When the value is R 2 , the voltage V out applied to the gate of the first FET 164 decreases as R 1 increases.

従って、Rすなわち抵抗164Rの定数である抵抗値を、通常の回路よりも大きくすることで、第1FET164のゲートに印加される電圧を低下させて、第1FET164を飽和領域72で動作させることが可能になる。 Accordingly, the resistance value is a constant of R 1 That resistor 164R, is made larger than the normal circuit, reduce the voltage applied to the 1FET164 gate, a first 1FET164 be operated in the saturation region 72 It becomes possible.

同様に、抵抗166Rの定数である抵抗値を、通常の回路よりも大きくすることで、第2FET166のゲートに印加される電圧を低下させて、第2FET166を飽和領域72で動作させることが可能になる。   Similarly, by making the resistance value, which is a constant of the resistor 166R, larger than that of a normal circuit, the voltage applied to the gate of the second FET 166 can be reduced, and the second FET 166 can be operated in the saturation region 72. Become.

上述の分圧回路は、コンデンサ164C及びコンデンサ166Cが充電されると、コンデンサ164C及びコンデンサ166Cには電流が流れず、従って、制御信号は分圧されなくなる。制御信号が、第1FET164及び第2FET166を線形領域74で動作させ得る電圧であれば、第1FET164及び第2FET166は、各々のゲートに分圧されない制御信号が入力されることにより、飽和領域72から線形領域74での動作に切り換わる。   In the above-described voltage dividing circuit, when the capacitor 164C and the capacitor 166C are charged, no current flows through the capacitor 164C and the capacitor 166C, and therefore the control signal is not divided. If the control signal is a voltage that allows the first FET 164 and the second FET 166 to operate in the linear region 74, the first FET 164 and the second FET 166 are linear from the saturation region 72 by inputting a control signal that is not divided into the respective gates. The operation is switched to the operation in the area 74.

以上のように、抵抗164R及び抵抗166Rの定数である抵抗値を大きくすることにより、第1FET164及び第2FET166の各々を飽和領域72で動作させることが可能となる。かかる飽和領域72での動作は、少なくとも電解コンデンサ40Cの充電が完了するまで継続されることが望ましい。本実施の形態では、制御信号が出力された時から、電解コンデンサ40Cが充電され、電解コンデンサ40Cとバッテリ80の正極との電位差が解消し得る場合までの時間を所定時間とする。   As described above, each of the first FET 164 and the second FET 166 can be operated in the saturation region 72 by increasing the resistance value, which is a constant of the resistors 164R and 166R. It is desirable that the operation in the saturation region 72 is continued at least until the charging of the electrolytic capacitor 40C is completed. In the present embodiment, the time from when the control signal is output to when the electrolytic capacitor 40C is charged and the potential difference between the electrolytic capacitor 40C and the positive electrode of the battery 80 can be eliminated is defined as a predetermined time.

制御信号の分圧は、上述のように、コンデンサ164C及びコンデンサ166Cが充電されるまで継続される。従って、コンデンサ164C及びコンデンサ166Cの定数である容量を大きくして、各々のコンデンサが充電に要する時間を所定時間以上とすることにより、第1FET164及び第2FET166を飽和領域72でより長く動作させることができる。電解コンデンサ40C、コンデンサ164C、抵抗164R、コンデンサ166C及び抵抗166Rの各々の定数並びに所定時間は、計算及び実機を用いた実験を通じて具体的に決定する。   As described above, the voltage division of the control signal is continued until the capacitor 164C and the capacitor 166C are charged. Therefore, by increasing the capacitance, which is a constant of the capacitors 164C and 166C, and setting the time required for each capacitor to charge more than a predetermined time, the first FET 164 and the second FET 166 can be operated in the saturation region 72 for a longer time. it can. The constants and predetermined time of each of the electrolytic capacitor 40C, the capacitor 164C, the resistor 164R, the capacitor 166C, and the resistor 166R are specifically determined through calculations and experiments using actual machines.

本実施の形態では、第1FET164の寄生ダイオード164Pによる通電の対策及び回路の冗長性の担保のために、第1FET164及び第2FET166を備えている。しかしながら、寄生ダイオード164Pの対策及び回路の冗長性の担保を要しないのであれば、第2FET166、抵抗166R、コンデンサ166C及びツェナーダイオード166Dを含む構成で、セカンドシャットダウン機構162を構成してもよい。   In the present embodiment, the first FET 164 and the second FET 166 are provided for taking measures against energization by the parasitic diode 164P of the first FET 164 and ensuring circuit redundancy. However, the second shutdown mechanism 162 may be configured with the second FET 166, the resistor 166R, the capacitor 166C, and the Zener diode 166D if measures against the parasitic diode 164P and circuit redundancy are not required.

以上説明したように、本実施の形態によれば、コンデンサ164C、抵抗164R、コンデンサ166C及び抵抗166Rの各々の定数の設定により、第1FET164及び第2FET166を飽和領域72で動作を開始させた後、線形領域74で動作させることが可能となる。その結果、第1FET164及び第2FET166の動作による突入電流の発生を抑制することができると共に、第1FET164及び第2FET166が線形領域74で動作する前に電解コンデンサ40Cを事前に充電でき、発生した突入電流の影響を緩和することができる。   As described above, according to the present embodiment, after the first FET 164 and the second FET 166 are started to operate in the saturation region 72 by setting the constants of the capacitor 164C, the resistor 164R, the capacitor 166C, and the resistor 166R, It is possible to operate in the linear region 74. As a result, the generation of inrush current due to the operation of the first FET 164 and the second FET 166 can be suppressed, and the electrolytic capacitor 40C can be charged in advance before the first FET 164 and the second FET 166 operate in the linear region 74. Can alleviate the effects.

10…モータユニット、12…ロータ、12A…ロータマグネット、12B…ホール素子、14…ステータ、14U…U相コイル、14V…V相コイル、14W…W相コイル、16…シャフト、18…上ケース、20…モータ制御装置、22…基板、24…ヒートシンク、32…コントロール部、32D…ダイオード、40…パワー部、40C…電解コンデンサ、44…インバータ回路、44A,44B,44C,44D,44E,44F…FET、46…コイル、48…逆接防止FET、52…モータ、54…分圧回路、54A…サーミスタ、54B…抵抗、56…電流検出部、56A…シャント抵抗、56B…アンプ、58…電圧センサ、60…下ケース、62…セカンドシャットダウン機構、64…第1FET、64C…コンデンサ、64D…ツェナーダイオード、64P…寄生ダイオード、64R…抵抗、66…第2FET、66D…ツェナーダイオード、66R2…抵抗、66R1…抵抗、68…制御トランジスタ、70…遮断領域、72…飽和領域、74…線形領域、80…バッテリ、82…エアコンECU、162…セカンドシャットダウン機構、164…第1FET、164C…コンデンサ、164D…ツェナーダイオード、164P…寄生ダイオード、164R…抵抗、166…第2FET、166C…コンデンサ、166D…ツェナーダイオード、166R…抵抗、168…ツェナーダイオード、262…セカンドシャットダウン機構、264…プリチャージ機構 DESCRIPTION OF SYMBOLS 10 ... Motor unit, 12 ... Rotor, 12A ... Rotor magnet, 12B ... Hall element, 14 ... Stator, 14U ... U-phase coil, 14V ... V-phase coil, 14W ... W-phase coil, 16 ... Shaft, 18 ... Upper case, DESCRIPTION OF SYMBOLS 20 ... Motor controller, 22 ... Board | substrate, 24 ... Heat sink, 32 ... Control part, 32D ... Diode, 40 ... Power part, 40C ... Electrolytic capacitor, 44 ... Inverter circuit, 44A, 44B, 44C, 44D, 44E, 44F ... FET, 46 ... coil, 48 ... reverse connection prevention FET, 52 ... motor, 54 ... voltage divider, 54A ... thermistor, 54B ... resistor, 56 ... current detector, 56A ... shunt resistor, 56B ... amplifier, 58 ... voltage sensor, 60 ... Lower case, 62 ... Second shutdown mechanism, 64 ... First FET, 64C ... Capacitor, 4D ... Zener diode, 64P ... parasitic diode, 64R ... resistor, 66 ... second FET, 66D ... zener diode, 66R2 ... resistor, 66R1 ... resistor, 68 ... control transistor, 70 ... cutoff region, 72 ... saturation region, 74 ... linear Area 80 80 battery 82 air conditioner ECU 162 second shutdown mechanism 164 first FET 164C capacitor 164D zener diode 164P parasitic diode 164R resistor 166 second FET 166C capacitor 166D ... Zener diode, 166R ... Resistance, 168 ... Zener diode, 262 ... Second shutdown mechanism, 264 ... Precharge mechanism

Claims (5)

モータのコイルの端子に印加する電圧を生成する駆動回路と、
オンになると前記駆動回路とバッテリとを電気的に接続する電界効果トランジスタ、及び該電界効果トランジスタのゲートに分圧した電圧を印加する分圧回路を有し、該電圧が前記電界効果トランジスタを飽和領域で動作させる大きさの電圧になるように前記分圧回路を構成する素子の定数を定めたスイッチ機構と、
前記電界効果トランジスタをオンにするための制御信号を出力すると共に、上位制御装置からの指令信号に基づいて前記駆動回路を制御する制御部と、
を含むモータ制御装置。
A drive circuit for generating a voltage to be applied to a terminal of a motor coil;
A field effect transistor that electrically connects the drive circuit and the battery when turned on, and a voltage dividing circuit that applies a divided voltage to the gate of the field effect transistor, the voltage saturating the field effect transistor A switch mechanism in which constants of elements constituting the voltage dividing circuit are determined so that the voltage is large enough to operate in a region;
A control unit that outputs a control signal for turning on the field effect transistor, and that controls the drive circuit based on a command signal from a host controller;
Including a motor control device.
前記電界効果トランジスタはP型であり、
前記分圧回路は、前記電界効果トランジスタのソースに印加された前記バッテリの電圧を分圧して前記電界効果トランジスタのゲートに印加する回路であり、前記ソースと前記ゲートとを接続する第1抵抗と、一端が前記ゲートに接続された第2抵抗と、コレクタが前記第2抵抗の他端に接続されると共にエミッタが接地され、ベースに前記制御信号が入力される制御トランジスタと、を含み、
前記制御信号の入力により前記制御トランジスタがオンになった場合に、前記分圧回路が前記電界効果トランジスタのゲートに印加する電圧が、前記電界効果トランジスタを前記飽和領域で動作させる大きさの電圧になるように前記第2抵抗の抵抗値を定めた請求項1記載のモータ制御装置。
The field effect transistor is P-type;
The voltage dividing circuit is a circuit that divides the voltage of the battery applied to the source of the field effect transistor and applies the divided voltage to the gate of the field effect transistor, and a first resistor that connects the source and the gate; A second resistor having one end connected to the gate; a control transistor having a collector connected to the other end of the second resistor, an emitter grounded, and a control signal input to a base;
When the control transistor is turned on by the input of the control signal, the voltage applied to the gate of the field effect transistor by the voltage dividing circuit is a voltage that causes the field effect transistor to operate in the saturation region. The motor control device according to claim 1, wherein the resistance value of the second resistor is determined to be
前記制御部は、前記制御信号を出力後、所定時間以上が経過した場合に、前記制御トランジスタのコレクタとエミッタとの間の電流が増大するように前記制御信号を変化させることにより、前記分圧回路が前記電界効果トランジスタのゲートに印加する電圧が、前記電界効果トランジスタを線形領域で動作させる大きさの電圧になるようにする請求項2記載のモータ制御装置。   The control unit changes the control signal by changing the control signal so that a current between a collector and an emitter of the control transistor increases when a predetermined time or more has elapsed after outputting the control signal. 3. The motor control device according to claim 2, wherein a voltage applied to a gate of the field effect transistor by the circuit is a voltage having a magnitude sufficient to operate the field effect transistor in a linear region. 前記電界効果トランジスタはN型であり、
前記分圧回路は、前記制御信号を前記電界効果トランジスタのゲートに分圧する回路であり、一端が前記制御部に接続され他端が前記ゲートに接続された第1抵抗と、一端が前記ゲートに接続されたコンデンサ及び該コンデンサの他端に接続された素子からなり、該素子の末端が接地された第2抵抗と、を含み、
前記制御信号が入力された場合に、前記分圧回路が前記電界効果トランジスタのゲートに印加する電圧が、前記電界効果トランジスタを前記飽和領域で動作させる大きさの電圧になるように前記第1抵抗の抵抗値を定めた請求項1記載のモータ制御装置。
The field effect transistor is N-type;
The voltage dividing circuit is a circuit that divides the control signal to the gate of the field effect transistor, a first resistor having one end connected to the control unit and the other end connected to the gate, and one end connected to the gate. A second resistor having a connected capacitor and an element connected to the other end of the capacitor, the terminal of the element being grounded,
When the control signal is input, the voltage applied to the gate of the field effect transistor by the voltage dividing circuit is a voltage that is large enough to operate the field effect transistor in the saturation region. The motor control device according to claim 1, wherein the resistance value is determined.
前記コンデンサの容量を、前記制御信号の入力後から前記コンデンサが充電されるまでが所定時間以上となるように設定した請求項4記載のモータ制御装置。   5. The motor control device according to claim 4, wherein the capacity of the capacitor is set so that a period from when the control signal is input to when the capacitor is charged is equal to or longer than a predetermined time.
JP2015041796A 2015-03-03 2015-03-03 Motor control device Pending JP2016163467A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015041796A JP2016163467A (en) 2015-03-03 2015-03-03 Motor control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015041796A JP2016163467A (en) 2015-03-03 2015-03-03 Motor control device

Publications (1)

Publication Number Publication Date
JP2016163467A true JP2016163467A (en) 2016-09-05

Family

ID=56847320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015041796A Pending JP2016163467A (en) 2015-03-03 2015-03-03 Motor control device

Country Status (1)

Country Link
JP (1) JP2016163467A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019187692A1 (en) * 2018-03-30 2019-10-03 三洋電機株式会社 Battery pack and charging control method therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019187692A1 (en) * 2018-03-30 2019-10-03 三洋電機株式会社 Battery pack and charging control method therefor
JPWO2019187692A1 (en) * 2018-03-30 2021-04-15 三洋電機株式会社 Battery pack and its charge control method
JP7203091B2 (en) 2018-03-30 2023-01-12 三洋電機株式会社 BATTERY PACK AND CHARGING CONTROL METHOD THEREOF
US11791504B2 (en) 2018-03-30 2023-10-17 Panasonic Energy Co., Ltd. Battery pack and charging control method therefor

Similar Documents

Publication Publication Date Title
US9762050B2 (en) Motor drive device
US9537433B2 (en) Motor drive device
JP2012039740A (en) Power converter
EP2560283A1 (en) Short-circuit protection method
US10574169B2 (en) Motor driving device
TW201032455A (en) Motor driving circuit
JP2012029462A (en) Electric power conversion system
JP6091632B2 (en) Power converter
JP6354466B2 (en) Motor controller for vehicle air conditioner
US10840899B2 (en) Motor drive device and electric power steering device
JP6285329B2 (en) Blower motor control device for vehicle
JP2016163467A (en) Motor control device
JP2016082780A (en) Motor control device
JP2017201863A (en) Motor drive unit
JP7067417B2 (en) Motor control device
JP2021164286A (en) Power supply circuit and power supply method
JP2013042605A (en) Motor drive device
JP2016136820A (en) Motor drive device
JP2016093083A (en) Fan motor control device for vehicle
JP2017184447A (en) Motor drive unit
JP2016101068A (en) Load drive unit
JP2001112286A (en) Current detection device for brushless dc motor
US20240088815A1 (en) Control device
JP6634779B2 (en) Motor drive
JP2018182797A (en) Electronic control device