JP2016163134A - Moving image playback device and program - Google Patents

Moving image playback device and program Download PDF

Info

Publication number
JP2016163134A
JP2016163134A JP2015038575A JP2015038575A JP2016163134A JP 2016163134 A JP2016163134 A JP 2016163134A JP 2015038575 A JP2015038575 A JP 2015038575A JP 2015038575 A JP2015038575 A JP 2015038575A JP 2016163134 A JP2016163134 A JP 2016163134A
Authority
JP
Japan
Prior art keywords
video data
processing
data piece
processing circuit
moving image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015038575A
Other languages
Japanese (ja)
Inventor
雅士 櫻井
Masashi Sakurai
雅士 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2015038575A priority Critical patent/JP2016163134A/en
Publication of JP2016163134A publication Critical patent/JP2016163134A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a moving image playback device and a program capable of securely performing moving image reproduction, while suppressing the processing unit of the moving image playback device from becoming a high load state.SOLUTION: The moving image playback device includes: a processing circuit 20 which decodes a video stream composed of a plurality of input packets each having a video data fragment; and a control unit 21 which monitors the use rate of the processing circuit. The processing circuit selectively performs successive processing which successively decodes a video stream PVD-by-PVD, on the basis of the use rate, or integral processing which combines at least two video data fragments to generate a combined video data fragment to integrally decode the combined video data fragment.SELECTED DRAWING: Figure 1

Description

本発明は、動画再生装置及びプログラムに関する。   The present invention relates to a moving image playback apparatus and a program.

例えばセットトップボックスなどの動画再生装置は、例えばデジタル化された入力信号を復号（デコード）し、映像信号としてテレビなどの表示装置に出力する。表示装置は、動画再生装置から受信した映像信号を表示データに変換し、例えば２次元映像として表示する。例えば、特許文献１には、コンテンツ再生装置及びその制御方法において、高精細マルチメディアインターフェース（ＨＤＭＩ）アプリケーションを使用して制御装置とコンテンツ再生装置との間の通信を確立すること、確立されたＨＤＭＩ通信およびベンダー固有のコマンドを使用して、コンテンツ再生装置の再生機能を制御することが開示されている。   For example, a moving image reproducing device such as a set top box decodes (decodes) a digitized input signal and outputs it as a video signal to a display device such as a television. The display device converts the video signal received from the moving image playback device into display data and displays it as, for example, a two-dimensional video. For example, Patent Document 1 discloses that in a content playback device and its control method, communication between the control device and the content playback device is established using a high-definition multimedia interface (HDMI) application. Controlling the playback function of a content playback device using communications and vendor specific commands is disclosed.

特表2010-512112号公報Special table 2010-512112 gazette

例えばこれらの動画再生装置において、入力信号は動画再生装置内でデコードされて表示装置に出力されるが、このデコード処理を行う際には多くの演算処理を要する場合がある。例えばフルＨＤ映像などの高精細な動画用の入力信号、また、複雑な符号化（エンコード）形式の入力信号に対してデコード処理を行う際には、再生装置に多くの負荷がかかる。また、近年は、例えばウェブページの表示や多チャンネル同時表示など、再生装置には多くのサービスに対応することが要求される場合がある。   For example, in these video playback devices, the input signal is decoded in the video playback device and output to the display device, but when performing this decoding processing, a lot of arithmetic processing may be required. For example, when a decoding process is performed on an input signal for a high-definition moving image such as full HD video or an input signal in a complicated encoding format, a large load is applied to the playback device. In recent years, there are cases where the playback apparatus is required to support many services such as web page display and multi-channel simultaneous display.

このように、例えば動画再生と様々なサービスとの同時提供を行う際には、一時的に再生装置のＣＰＵリソースが輻輳する。このため、当該同時サービスが満足に行われない場合、また再生される動画（映像）が乱れる場合がある。   As described above, for example, when simultaneously playing a moving image and various services, the CPU resource of the playback device is temporarily congested. For this reason, when the simultaneous service is not performed satisfactorily, the reproduced moving image (video) may be disturbed.

本発明は上記した点に鑑みてなされたものであり、動画再生装置の処理部が高負荷状態となることを抑制し、確実に動画再生を行うことが可能な動画再生装置及びプログラムを提供することを目的としている。   The present invention has been made in view of the above points, and provides a moving image reproducing device and a program that can reliably perform moving image reproduction while suppressing the processing unit of the moving image reproducing device from being in a high load state. The purpose is that.

本発明による動画再生装置は、各々が映像データ片を有する複数の入力パケットからなる映像ストリームをデコードする処理回路と、処理回路の使用率を監視する制御部と、を有し、処理回路は、使用率に基づいて、映像ストリームを映像データ片毎に順次デコードする順次処理と、少なくとも２つの映像データ片を結合して結合映像データ片を生成し、結合映像データ片を一括でデコードする一括処理とを選択的に行うことを特徴としている。   A moving image reproducing apparatus according to the present invention includes a processing circuit that decodes a video stream including a plurality of input packets each having a video data fragment, and a control unit that monitors a usage rate of the processing circuit. Sequential processing to sequentially decode the video stream for each video data piece based on the usage rate, and batch processing to generate a combined video data piece by combining at least two video data pieces and decode the combined video data pieces at once Is selectively performed.

また、本発明によるプログラムは、コンピュータを、各々が映像データ片を有する複数の入力パケットからなる映像ストリームをデコードする処理回路と、処理回路の使用率を監視する制御部と、を有し、処理回路は、使用率に基づいて、映像ストリームを映像データ片毎に順次デコードする順次処理と、少なくとも２つの映像データ片を結合して結合映像データ片を生成し、結合映像データ片を一括でデコードする一括処理とを選択的に行う動画再生装置として機能させることを特徴としている。   A program according to the present invention includes a computer having a processing circuit that decodes a video stream including a plurality of input packets each having a video data piece, and a control unit that monitors a usage rate of the processing circuit. The circuit sequentially decodes the video stream for each video data piece based on the usage rate, combines the at least two video data pieces to generate a combined video data piece, and decodes the combined video data pieces at once. It is characterized by functioning as a moving image playback apparatus that selectively performs batch processing.

実施例１に係る動画再生装置の構成を示すブロック図である。1 is a block diagram illustrating a configuration of a moving image playback device according to Embodiment 1. FIG. 実施例１に係る動画再生装置における受信部の処理フローを示す図である。FIG. 6 is a diagram illustrating a processing flow of a reception unit in the moving image reproduction device according to the first embodiment. 実施例１に係る動画再生装置における受信部の処理フローを示す図である。FIG. 6 is a diagram illustrating a processing flow of a reception unit in the moving image reproduction device according to the first embodiment. 実施例１に係る動画再生装置におけるパケット処理部の処理フローを示す図である。It is a figure which shows the processing flow of the packet process part in the moving image reproduction apparatus which concerns on Example 1. FIG. 実施例１に係る動画再生装置における制御部の処理フローを示す図である。It is a figure which shows the processing flow of the control part in the moving image reproduction apparatus which concerns on Example 1. FIG. 実施例２に係るプログラムの構成を示す図である。FIG. 10 is a diagram illustrating a configuration of a program according to a second embodiment.

以下、本発明の実施例について詳細に説明する。   Examples of the present invention will be described in detail below.

図１は、実施例１に係る動画再生装置（以下、単に再生装置と称する）１０の構成を示すブロック図である。再生装置１０は、各々が映像データ片ＰＶＤを有する入力パケットＩＰからなる映像ストリームを受信し、映像ストリームをデコードする処理回路２０を有する。再生装置１０は、映像ストリームをデコードした後、再生用の映像信号ＶＳに変換し、映像信号ＶＳを出力するように構成されている。映像データ片ＰＶＤは、複数個で１つのフレーム画像を構成し、さらに複数のフレーム画像によって映像ストリームを構成している。映像データ片ＰＶＤは、入力パケットＩＰ内の一部として再生装置１０に受信される。すなわち、再生装置１０は、順次入力される複数の入力パケットＩＰの各々から映像データ片ＰＶＤをそれぞれ抽出し、デコード処理を行った後、映像信号ＶＳとして出力する。   FIG. 1 is a block diagram illustrating a configuration of a moving image playback apparatus (hereinafter simply referred to as a playback apparatus) 10 according to the first embodiment. The playback device 10 includes a processing circuit 20 that receives a video stream composed of input packets IP each having a video data piece PVD and decodes the video stream. The playback device 10 is configured to decode the video stream, convert the video stream into a playback video signal VS, and output the video signal VS. A plurality of video data pieces PVD constitute one frame image, and a plurality of frame images constitute a video stream. The video data piece PVD is received by the playback apparatus 10 as part of the input packet IP. That is, the playback device 10 extracts video data pieces PVD from each of a plurality of input packets IP that are sequentially input, performs decoding processing, and outputs the video data pieces PVD as video signals VS.

再生装置１０は、例えば映像のストリーム再生に対応し、入力パケットＩＰの受信と映像信号ＶＳの出力を同時に行うことが可能である。また、再生装置１０は、複数の映像ストリームの同時再生（同時デコード）を行うように構成されている。再生装置１０は、例えばセットトップボックスである。再生装置１０は、受信部ＲＥ、データベースＤＢ、メモリＭＥ、処理回路２０及び出力部ＯＵを有している。   For example, the playback device 10 supports video stream playback and can simultaneously receive an input packet IP and output a video signal VS. The playback device 10 is configured to perform simultaneous playback (simultaneous decoding) of a plurality of video streams. The playback device 10 is, for example, a set top box. The playback device 10 includes a receiving unit RE, a database DB, a memory ME, a processing circuit 20, and an output unit OU.

再生装置１０は、入力パケットＩＰを受信する受信部ＲＥを有している。受信部ＲＥは、例えばＩＥＥＥ８０２．３などの無線ＬＡＮ規格に準拠したインターフェースを有している。受信部ＲＥは、受信した入力パケットＩＰ内の映像データ片ＰＶＤから、映像データ片ＰＶＤが構成する映像ストリームを一意に判別する。また、再生装置１０は、入力パケットＩＰに対応した映像ストリーム情報ＶＳＩが格納されたデータベースＤＢを有している。データベースＤＢには、映像ストリーム情報ＶＳＩとして、例えば、映像ストリームのストリームＩＤ、映像ストリームのフレーム情報、データ長、パケット処理用のフラグ情報などが格納されている。   The playback device 10 includes a receiving unit RE that receives the input packet IP. The receiving unit RE has an interface conforming to a wireless LAN standard such as IEEE802.3. The receiving unit RE uniquely determines the video stream formed by the video data piece PVD from the video data piece PVD in the received input packet IP. The playback device 10 also has a database DB in which video stream information VSI corresponding to the input packet IP is stored. In the database DB, for example, the stream ID of the video stream, the frame information of the video stream, the data length, the flag information for packet processing, and the like are stored as the video stream information VSI.

受信部ＲＥは、入力パケットＩＰにデコード処理用のフラグ情報を付与したフラグ情報付き入力パケットＦＩＰを生成する。受信部ＲＥは、生成したフラグ情報付き入力パケットＦＩＰをメモリＭＥに格納する。また、受信部ＲＥは、入力パケットＩＰをメモリＭＥに格納した後、処理回路２０（後述するパケット処理部２２）に対して、メモリＭＥへの格納が完了したことを示す格納通知信号ＳＮＳを送信する。また、受信部ＲＥは、データベースＤＢ内の映像ストリーム情報ＶＳＩを追加、更新、削除する機能を有している。   The receiving unit RE generates an input packet FIP with flag information in which flag information for decoding is added to the input packet IP. The receiving unit RE stores the generated input packet FIP with flag information in the memory ME. Further, after storing the input packet IP in the memory ME, the receiving unit RE transmits a storage notification signal SNS indicating that the storage in the memory ME is completed to the processing circuit 20 (packet processing unit 22 described later). To do. The receiving unit RE has a function of adding, updating, and deleting the video stream information VSI in the database DB.

再生装置１０は、フラグ情報付き入力パケットＦＩＰをメモリＭＥから取得し、フラグ情報付き入力パケットＦＩＰから映像データ片ＰＶＤを抽出した後、デコード処理を行うように構成された処理回路２０を有している。処理回路２０は、例えばセットトップボックスのＣＰＵである。処理回路２０は、処理回路２０の使用率を監視し、当該使用率に基づいて入力パケットＩＰに付与するフラグ情報を切替える切替信号ＳＳを生成する制御部２１を有している。制御部２１は、切替信号ＳＳを受信部ＲＥに送信し、受信部ＲＥは、受信した切替信号ＳＳに基づいて、フラグ情報付き入力パケットＦＩＰを生成する。   The playback device 10 includes a processing circuit 20 configured to acquire an input packet FIP with flag information from the memory ME, extract a video data piece PVD from the input packet FIP with flag information, and then perform a decoding process. Yes. The processing circuit 20 is a CPU of a set top box, for example. The processing circuit 20 includes a control unit 21 that monitors the usage rate of the processing circuit 20 and generates a switching signal SS that switches flag information to be given to the input packet IP based on the usage rate. The control unit 21 transmits a switching signal SS to the receiving unit RE, and the receiving unit RE generates an input packet FIP with flag information based on the received switching signal SS.

処理回路２０は、処理回路２０の使用率に基づいて、入力パケットＩＰ内の映像データ片ＰＶＤのデコード処理と、映像データ片ＰＶＤの結合処理とを選択的に行うように構成されている。具体的には、処理回路２０は、自身の負荷の大きさに応じて、映像データ片ＰＶＤ毎に順次デコードする順次処理と、映像データ片ＰＶＤに対するデコード処理（順次処理）を一時的に停止し、複数の映像データ片ＰＶＤのうちの少なくとも２つの映像データ片ＰＶＤを結合して結合映像データ片ＣＶＤを生成し、結合映像データ片ＣＶＤを一括でデコードする一括処理とを切替えるように構成されている。   The processing circuit 20 is configured to selectively perform the decoding process of the video data piece PVD in the input packet IP and the combining process of the video data piece PVD based on the usage rate of the processing circuit 20. Specifically, the processing circuit 20 temporarily stops the sequential processing for sequentially decoding each video data piece PVD and the decoding processing (sequential processing) for the video data piece PVD according to the magnitude of its own load. The at least two video data pieces PVD of the plurality of video data pieces PVD are combined to generate a combined video data piece CVD, and the batch processing for collectively decoding the combined video data pieces CVD is switched. Yes.

より具体的には、処理回路２０は、入力パケットＩＰにフラグが付与されていない場合（入力パケットＩＰに順次処理を示すフラグ情報が付与されている場合）、入力パケットＩＰから映像データ片ＰＶＤを抽出し、順次映像データ片ＰＶＤをデコードする（順次処理を行う）。一方、入力パケットＩＰにフラグが付与されている場合（入力パケットＩＰに一括処理を示すフラグ情報が付与されている場合）、処理回路２０は、この入力パケットＩＰ内の映像データ片ＰＶＤに対するデコード処理を一時的に停止し、入力パケットＩＰから映像データ片ＰＶＤを抽出した後、メモリＭＥに格納（キャッシュ）する（一括処理の準備）。   More specifically, when the flag is not given to the input packet IP (when the flag information indicating sequential processing is given to the input packet IP), the processing circuit 20 extracts the video data piece PVD from the input packet IP. Extract and sequentially decode the video data pieces PVD (sequential processing is performed). On the other hand, when a flag is assigned to the input packet IP (when flag information indicating batch processing is assigned to the input packet IP), the processing circuit 20 decodes the video data piece PVD in the input packet IP. Is temporarily stopped, and the video data piece PVD is extracted from the input packet IP and then stored (cached) in the memory ME (preparation for batch processing).

処理回路２０は、受信部ＲＥからの格納通知信号ＳＮＳに基づいてフラグ情報付き入力パケットＦＩＰをメモリＭＥから取得する（読み出す）。処理回路２０は、入力パケットＩＰに付与されているフラグ情報に基づいて、入力パケットＩＰを処理するパケット処理部２２を有している。また、処理回路２０は、メモリＭＥ内の映像データ片ＰＶＤ又はパケット処理部２２から受信した結合映像データ片ＣＶＤをデコードしてデコード後映像データ片ＡＤＤを生成するデコーダ２３を有している。   The processing circuit 20 acquires (reads out) the input packet FIP with flag information from the memory ME based on the storage notification signal SNS from the receiving unit RE. The processing circuit 20 includes a packet processing unit 22 that processes the input packet IP based on flag information given to the input packet IP. The processing circuit 20 also includes a decoder 23 that decodes the video data piece PVD in the memory ME or the combined video data piece CVD received from the packet processing unit 22 to generate a decoded video data piece ADD.

パケット処理部２２は、メモリＭＥ上の入力パケットＩＰ（フラグ情報付き入力パケットＩＰ）を読み取り、その中から映像データ片ＰＶＤを抽出する機能を有している。また、パケット処理部２２は、以下の処理を行う機能を有している。まず、パケット処理部２２は、入力パケットＩＰから抽出した映像データ片ＰＶＤをデコード前映像データＢＤＤとしてデコーダ２３に送信する（送信処理を行う）機能を有している。また、パケット処理部２２は、当該抽出された映像データ片ＰＶＤをメモリＭＥに格納する機能と、当該抽出された映像データ片ＰＶＤをメモリＭＥ内の同一映像ストリームの結合映像データ片ＣＶＤに結合して結合映像データ片ＣＶＤを生成する（結合処理、すなわち一括処理の準備を行う）機能と、を有している。   The packet processing unit 22 has a function of reading an input packet IP (an input packet IP with flag information) on the memory ME and extracting a video data piece PVD therefrom. The packet processing unit 22 has a function of performing the following processing. First, the packet processing unit 22 has a function of transmitting the video data piece PVD extracted from the input packet IP to the decoder 23 as pre-decoding video data BDD (performing transmission processing). Further, the packet processing unit 22 combines the extracted video data piece PVD with the function of storing the extracted video data piece PVD in the memory ME and the combined video data piece CVD of the same video stream in the memory ME. And a function of generating a combined video data piece CVD (combining processing, that is, preparing for batch processing).

また、パケット処理部２２は、入力パケットＩＰを解析し、抽出した映像データ片ＰＶＤの映像ストリーム内における位置を判別する機能を有している。例えば、パケット処理部２２は、処理中の映像データ片ＰＶＤが映像ストリーム内の最初若しくは最後の映像データ片ＰＶＤであることを判別（判定）する機能を有している。また、パケット処理部２２は、処理中の映像データ片ＰＶＤが映像ストリーム内における何番目のフレームのデータ片ＰＶＤであるか、また当該映像データ片ＰＶＤのフレーム内における位置を判別する機能を有している。これらは、例えば入力パケットＩＰ内のデータ長を示す情報やフレーム情報、又は映像ストリーム情報ＶＳＩに基づいて判別させることが可能である。   The packet processing unit 22 has a function of analyzing the input packet IP and determining the position of the extracted video data piece PVD in the video stream. For example, the packet processing unit 22 has a function of determining (determining) that the video data piece PVD being processed is the first or last video data piece PVD in the video stream. In addition, the packet processing unit 22 has a function of determining which frame data piece PVD in the video stream the video data piece PVD being processed is in, and the position of the video data piece PVD in the frame. ing. These can be determined based on, for example, information indicating the data length in the input packet IP, frame information, or video stream information VSI.

また、パケット処理部２２は、入力パケットＩＰに付与されたフラグ情報に基づいて、映像データ片ＰＶＤをデコード前映像データ片ＢＤＤとしてデコーダ２３に送信するか、映像データ片ＰＶＤをメモリＭＥにキャッシュして結合映像データ片ＣＶＤを生成するかを切替えながら行う。具体的には、パケット処理部２２は、入力パケットＩＰに順次処理を示すフラグ情報が付与されていた場合、入力パケットＩＰ内の映像データ片ＰＶＤをデコード前映像データ片ＢＤＤとしてデコーダ２３に送信する。また、パケット処理部２２は、入力パケットＩＰに一括処理を示すフラグ情報が付与されていた場合、入力パケットＩＰ内の映像データ片ＰＶＤをメモリＭＥ内の映像データ片（ＰＶＤ股やＣＶＤ）に結合してメモリＭＥに格納する。パケット処理部２２は、映像データ片ＰＶＤをメモリＭＥに戻す場合、一括処理されるべき結合映像データ片ＣＶＤの生成が完了した後、デコーダ２３に対して、結合映像データ片ＣＶＤの生成完了を示す結合通知信号ＣＮＳを送信する。   Further, based on the flag information given to the input packet IP, the packet processing unit 22 transmits the video data piece PVD to the decoder 23 as a pre-decoding video data piece BDD, or caches the video data piece PVD in the memory ME. This is performed while switching whether to generate the combined video data piece CVD. Specifically, when flag information indicating sequential processing is added to the input packet IP, the packet processing unit 22 transmits the video data piece PVD in the input packet IP to the decoder 23 as a pre-decoding video data piece BDD. . Further, the packet processing unit 22 combines the video data piece PVD in the input packet IP with the video data piece (PVD crotch or CVD) in the memory ME when flag information indicating batch processing is added to the input packet IP. And stored in the memory ME. When returning the video data piece PVD to the memory ME, the packet processing unit 22 indicates to the decoder 23 that the combined video data piece CVD has been generated after generation of the combined video data piece CVD to be batch processed is completed. A combination notification signal CNS is transmitted.

デコーダ２３は、結合通知信号ＣＮＳを受信した場合、メモリＭＥ内から結合映像データ片ＣＶＤを読み取り、結合映像データ片ＣＶＤに対するデコード処理（一括処理）を行う。一方、デコーダ２３は、パケット処理部２２からデコード前映像データ片ＢＤＤを受信した場合、デコード前映像データ片ＢＤＤ毎にデコード処理（順次処理）を行う。すなわち、デコーダ２３は、パケット処理部２２からのデコード前映像データ片ＢＤＤの受信又はパケット処理部２２からの結合通知信号ＣＮＳの受信に基づいて映像データ片ＰＶＤ又は結合映像データ片ＣＶＤのデコード処理を行う。換言すれば、パケット処理部２２は、デコーダ２３のデコード動作を制御している。また、このデコーダ２３の順次処理及び一括処理は、制御部２１からの切替信号ＳＳによって受信部ＲＥが付与した入力パケットＩＰのフラグ情報に基づいて切り替わる。   When the decoder 23 receives the combination notification signal CNS, the decoder 23 reads the combined video data piece CVD from the memory ME and performs a decoding process (collective processing) on the combined video data piece CVD. On the other hand, when receiving the pre-decoding video data piece BDD from the packet processing unit 22, the decoder 23 performs a decoding process (sequential processing) for each pre-decoding video data piece BDD. That is, the decoder 23 performs the decoding process of the video data piece PVD or the combined video data piece CVD based on the reception of the pre-decoding video data piece BDD from the packet processing unit 22 or the reception of the combination notification signal CNS from the packet processing unit 22. Do. In other words, the packet processing unit 22 controls the decoding operation of the decoder 23. The sequential processing and batch processing of the decoder 23 are switched based on the flag information of the input packet IP given by the receiving unit RE by the switching signal SS from the control unit 21.

デコーダ２３は、デコード処理が完了した映像データ片、すなわちデコード後映像データ片ＡＤＤを出力部ＯＵに送信する。出力部ＯＵは、デコード後映像データ片ＡＤＤを映像信号ＶＳとして、例えば表示装置に対して出力する。出力部ＯＵは、例えばＨＤＭＩインターフェースを有しており、デコードされた映像データ片（映像ストリーム）をテレビなどの表示端末に出力する。   The decoder 23 transmits the decoded video data piece, that is, the decoded video data piece ADD, to the output unit OU. The output unit OU outputs the decoded video data piece ADD as a video signal VS to, for example, a display device. The output unit OU has, for example, an HDMI interface, and outputs the decoded video data piece (video stream) to a display terminal such as a television.

なお、デコーダ２３は、デコード後映像データ片ＡＤＤを出力部ＯＵに出力せず、一旦メモリＭＥに格納することも可能である。この場合、デコーダ２３は、出力部ＯＵに対してデコード後映像データ片ＡＤＤのメモリＭＥへの格納を通知する信号を送信してもよい。また、出力部ＯＵが外部からの指示によってメモリＭＥにアクセスし、メモリＭＥからデコード後映像データ片ＡＤＤを取得して、映像信号ＶＳとして出力してもよい。すなわち、メモリＭＥには、入力パケットＩＰと、結合されたデコード前の映像データ片と、デコード後の映像データ片が格納され得る。   The decoder 23 can temporarily store the decoded video data piece ADD in the memory ME without outputting it to the output unit OU. In this case, the decoder 23 may transmit a signal notifying the output unit OU that the decoded video data piece ADD is stored in the memory ME. Further, the output unit OU may access the memory ME according to an instruction from the outside, obtain the decoded video data piece ADD from the memory ME, and output it as the video signal VS. That is, the memory ME can store the input packet IP, the combined video data piece before decoding, and the video data piece after decoding.

図２は、再生装置１０における受信部ＲＥのパケット受信時の処理フローを示すフロー図である。受信部ＲＥは、入力パケットＩＰを受信すると受信処理を開始する（ステップＳＴ１０）。まず、受信部ＲＥは、入力パケットＩＰから映像ストリームに関する情報を取得し、その内容をデータベースＤＢに照会する。受信部ＲＥは、入力パケットＩＰに対応する映像ストリームが登録済みの映像ストリームである場合（分岐ＪＣ１１がＹＥＳの場合）、その登録済みの映像ストリーム情報ＶＳＩを使用して次のステップに進む。   FIG. 2 is a flowchart showing a processing flow when the receiving unit RE receives a packet in the reproduction apparatus 10. When receiving the input packet IP, the receiving unit RE starts reception processing (step ST10). First, the receiving unit RE obtains information on the video stream from the input packet IP and inquires of the database DB for the contents. When the video stream corresponding to the input packet IP is a registered video stream (when the branch JC11 is YES), the receiving unit RE proceeds to the next step using the registered video stream information VSI.

一方、映像ストリームがデータベースＤＢに登録されていない場合（分岐ＪＣ１１がＮＯの場合）、受信部ＲＥは、制御部２１からフラグの付与の指示を受けているかを確認する（分岐ＪＣ１２）。受信部ＲＥは、フラグの付与の指示を受けている場合（分岐ＪＣがＹＥＳの場合）、映像ストリームにフラグの付与設定を行い（ステップＳＴ１１）、映像ストリーム情報ＶＳＩを追加する（ステップＳＴ１２）。一方、フラグの付与の指示を受けていない場合（分岐ＪＣ１２がＮＯの場合）、受信部ＲＥは、映像ストリームにフラグの付与設定を行わずに映像ストリーム情報ＶＳＩをデータベースＤＢに追加する（ステップＳＴ１２のみ）。   On the other hand, when the video stream is not registered in the database DB (when the branch JC11 is NO), the receiving unit RE confirms whether or not a flag assignment instruction is received from the control unit 21 (branch JC12). When receiving an instruction to give a flag (when branch JC is YES), the receiving unit RE sets the flag to the video stream (step ST11), and adds the video stream information VSI (step ST12). On the other hand, when the flag assignment instruction has not been received (when branch JC12 is NO), the reception unit RE adds the video stream information VSI to the database DB without performing the flag assignment setting on the video stream (step ST12). only).

次に、受信部ＲＥは、映像ストリーム情報ＶＳＩを参照して、入力パケットＩＰにフラグ（バッファリングフラグ）を付与するかを確認する（分岐ＪＣ１３）。入力パケットＩＰにフラグを付与する場合（分岐ＪＣ１３がＹＥＳの場合）、受信部ＲＥは、フラグを付与した入力パケットＩＰ（フラグ情報付き入力パケットＦＩＰ）を生成し、メモリＭＥに格納する（ステップＳＴ１３）。一方、フラグを付与しない場合（分岐ＪＣ１３がＮＯの場合）、受信部ＲＥは、フラグを付与せずに（フラグが付与されていないことを示すフラグ情報付き入力パケットＦＩＰを生成し）、入力パケットＩＰをメモリＭＥに格納する（ステップＳＴ１４）。入力パケットＩＰをメモリＭＥに格納した後、受信部ＲＥは、格納通知信号ＳＮＳを生成してパケット処理部２２に送信する（ステップＳＴ１５）。   Next, the receiving unit RE refers to the video stream information VSI and confirms whether or not to add a flag (buffering flag) to the input packet IP (branch JC13). When adding a flag to the input packet IP (when the branch JC13 is YES), the receiving unit RE generates the input packet IP to which the flag is added (an input packet FIP with flag information) and stores it in the memory ME (step ST13). ). On the other hand, when the flag is not given (when branch JC13 is NO), the receiving unit RE does not give the flag (generates the input packet FIP with flag information indicating that the flag is not given). IP is stored in memory ME (step ST14). After storing the input packet IP in the memory ME, the receiving unit RE generates a storage notification signal SNS and transmits it to the packet processing unit 22 (step ST15).

続いて、受信処理中の入力パケットＩＰが映像ストリームの最後のパケットである場合（分岐ＪＣ１４がＹＥＳの場合）、受信部ＲＥは、データベースＤＢから映像ストリーム情報ＶＳＩを削除する（ステップＳＴ１６）。また、ステップＳＴ１６後、受信部ＲＥは受信処理を終了し、待機状態となる（ステップＳＴ１７）。一方、受信処理中の入力パケットＩＰが最後のパケットではない場合（分岐ＪＣ１４がＮＯの場合）、受信部ＲＥは、受信した入力パケットＩＰの受信処理を終了し、待機状態となる（ステップＳＴ１７）。   Subsequently, when the input packet IP being received is the last packet of the video stream (when the branch JC14 is YES), the receiving unit RE deletes the video stream information VSI from the database DB (step ST16). In addition, after step ST16, the reception unit RE ends the reception process and enters a standby state (step ST17). On the other hand, when the input packet IP being received is not the last packet (when branch JC14 is NO), the receiving unit RE ends the receiving process of the received input packet IP and enters a standby state (step ST17). .

図３は、フラグ付与の指示を受けている場合における受信部ＲＥのデータベースＤＢに対する処理フローを示すフロー図である。受信部ＲＥは、上記した受信処理中の入力パケットＩＰに対応する映像ストリーム情報ＶＳＩのみならず、データベースＤＢ内の他の映像ストリーム情報ＶＳＩに対しても処理を行う。具体的には、制御部２１からフラグの付与の指示を受けている場合（分岐ＪＣ１２がＹＥＳの場合）、受信部ＲＥは、データベースＤＢ内の他の全ての映像ストリーム情報ＶＳＩに対して、フラグの付与設定を行うように情報を変更する（ステップＳＴ１８）。変更後、受信部ＲＥの他の映像ストリーム情報ＶＳＩに対する処理は終了する（ステップＳＴ１９）。すなわち、受信部ＲＥは、フラグ付与の指示を受けた場合には、データベースＤＢに登録されている他の映像ストリームに対応するパケットを受信してもフラグを付与するように構成されている。従って、受信部ＲＥは、制御部２１からフラグの付与を指示されている場合は、常に入力パケットＩＰにフラグの付与を行う。従って、フラグの誤付与が抑制される。   FIG. 3 is a flowchart showing a processing flow for the database DB of the receiving unit RE when a flag assignment instruction is received. The receiving unit RE performs processing not only on the video stream information VSI corresponding to the input packet IP being received, but also on other video stream information VSI in the database DB. Specifically, when a flag assignment instruction is received from the control unit 21 (when the branch JC 12 is YES), the reception unit RE performs flag processing on all other video stream information VSI in the database DB. The information is changed so as to perform the provision setting (step ST18). After the change, the processing for the other video stream information VSI of the receiving unit RE is finished (step ST19). That is, the receiving unit RE is configured to give a flag even when receiving a packet corresponding to another video stream registered in the database DB when receiving an instruction to give a flag. Therefore, the receiving unit RE always adds a flag to the input packet IP when instructed to give a flag by the control unit 21. Accordingly, erroneous assignment of the flag is suppressed.

図４は、パケット処理部２２の処理フローを示すフロー図である。パケット処理部２２は、受信部ＲＥからの格納通知信号ＳＮＳによって処理を開始する（ステップＳ２０）。パケット処理部２２は、まず、メモリＭＥから入力パケットＩＰ（フラグ情報付き入力パケットＦＩＰ）を取得する（ステップＳＴ２１）。次に、入力パケットＩＰにフラグが付与されており（分岐ＪＣ２１がＹＥＳの場合）、入力パケットＩＰがフレームの最初の処理パケットである場合（分岐ＪＣ２２がＹＥＳの場合）、パケット処理部２２は、入力パケットＩＰから映像データ片ＰＶＤを抽出し、メモリＭＥに結合映像データ片ＣＶＤとして格納する（ステップＳＴ２２）。ステップＳＴ２２後、パケット処理部２２の入力パケットＩＰに対する処理は終了し、待機状態となる（ステップＳＴ２５）。   FIG. 4 is a flowchart showing a processing flow of the packet processing unit 22. The packet processing unit 22 starts processing in response to the storage notification signal SNS from the receiving unit RE (Step S20). First, the packet processing unit 22 acquires the input packet IP (input packet FIP with flag information) from the memory ME (step ST21). Next, when the input packet IP is flagged (when the branch JC21 is YES) and the input packet IP is the first processing packet of the frame (when the branch JC22 is YES), the packet processing unit 22 The video data piece PVD is extracted from the input packet IP and stored in the memory ME as a combined video data piece CVD (step ST22). After step ST22, the processing for the input packet IP of the packet processing unit 22 is finished and enters a standby state (step ST25).

次に、入力パケットＩＰにフラグが付与されており（分岐ＪＣ２１がＹＥＳの場合）、入力パケットＩＰがフレーム内における最初の処理パケットではなく（分岐ＪＣ２２がＮＯの場合）、同一フレーム内の最初の映像データ片ＰＶＤがデコード前の場合（分岐ＪＣ２３がＹＥＳの場合）、パケット処理部２２は、入力パケットＩＰから映像データ片ＰＶＤを抽出し、当該映像データ片ＰＶＤを、メモリＭＥ内の同一ストリームの映像データ（結合映像データ片ＣＶＤ）に結合する（ステップＳＴ２３）。パケット処理部２２は、結合処理を行った映像データ片ＰＶＤが同一フレームの最後の映像データ片ＰＶＤである場合（分岐ＪＣ２４がＹＥＳの場合）、同一フレームに対する結合映像データ片ＣＶＤの生成完了を示す結合通知信号ＣＮＳを生成し、デコーダ２３に結合通知信号ＣＮＳを送信する（ステップＳＴ２４）。パケット処理部２２は、結合通知信号ＣＮＳを送信した後、待機状態となる（ステップＳＴ２５）。   Next, a flag is given to the input packet IP (when the branch JC21 is YES), the input packet IP is not the first processing packet in the frame (when the branch JC22 is NO), and the first packet in the same frame When the video data piece PVD is before decoding (when the branch JC23 is YES), the packet processing unit 22 extracts the video data piece PVD from the input packet IP, and extracts the video data piece PVD of the same stream in the memory ME. It couple | bonds with video data (combined video data piece CVD) (step ST23). When the video data piece PVD subjected to the combination processing is the last video data piece PVD of the same frame (when the branch JC 24 is YES), the packet processing unit 22 indicates the completion of generation of the combined video data piece CVD for the same frame. A coupling notification signal CNS is generated, and the coupling notification signal CNS is transmitted to the decoder 23 (step ST24). The packet processing unit 22 enters a standby state after transmitting the combination notification signal CNS (step ST25).

上記した処理は、同一フレームの最初の映像データ片ＰＶＤに対応する入力パケットＩＰにフラグが付与されている場合（すなわち１つのフレームの処理開始時に処理回路２０の使用率が高い場合）の処理である。この場合、パケット内の映像データ片ＰＶＤはデコーダに送信されず、メモリＭＥに結合映像データ片ＣＶＤとして格納される。この間は、メモリＭＥ内の未完成の結合映像データ片ＣＶＤに対するデコード処理は行われず、デコード処理による処理回路２０の処理負荷（演算負荷）の増大が抑制される。   The above processing is processing when a flag is given to the input packet IP corresponding to the first video data piece PVD of the same frame (that is, when the usage rate of the processing circuit 20 is high at the start of processing of one frame). is there. In this case, the video data piece PVD in the packet is not transmitted to the decoder, but is stored in the memory ME as a combined video data piece CVD. During this time, the decoding process for the incomplete combined video data piece CVD in the memory ME is not performed, and an increase in the processing load (calculation load) of the processing circuit 20 due to the decoding process is suppressed.

次に、入力パケットＩＰにフラグが付与されておらず（分岐ＪＣ２１がＮＯの場合）、同一フレームの最初の映像データ片ＰＶＤがデコード前でない場合（分岐ＪＣ２３がＮＯの場合）、パケット処理部２２は、入力パケットＩＰから映像データ片ＰＶＤを抽出し、デコーダ２３にデコード前映像データ片ＢＤＤとして送信する（ステップＳＴ２５）。これは、処理回路２０の使用率が比較的小さく、処理回路２０の処理負荷に余裕がある場合の処理である。この場合、映像データ片ＰＶＤは順次デコーダ２３に伝送され、デコード処理（順次処理）が行われる。   Next, when the flag is not given to the input packet IP (when the branch JC21 is NO) and the first video data piece PVD of the same frame is not before decoding (when the branch JC23 is NO), the packet processing unit 22 Extracts the video data piece PVD from the input packet IP and transmits it to the decoder 23 as a pre-decoding video data piece BDD (step ST25). This is processing when the usage rate of the processing circuit 20 is relatively small and the processing load of the processing circuit 20 has a margin. In this case, the video data pieces PVD are sequentially transmitted to the decoder 23 and subjected to decoding processing (sequential processing).

このように、処理回路２０の負荷に応じて、入力パケットＩＰへのフラグ情報が切替り、これによって、映像データ片ＰＶＤに対する順次デコード処理を行うか、順次デコード処理を一時的に停止して映像データ片ＰＶＤの結合処理のみを行うかが切替る。従って、映像の乱れなどの動画品質を確保しつつ、処理回路２０の負荷を一定以下に抑えることが可能となる。従って、動画再生と他のサービスとの両方のサービスを高品質で行うことが可能となる。   As described above, the flag information to the input packet IP is switched according to the load of the processing circuit 20, and accordingly, the sequential decoding process is performed on the video data pieces PVD or the sequential decoding process is temporarily stopped to display the video. It is switched whether only the data piece PVD combining process is performed. Therefore, it is possible to keep the load on the processing circuit 20 below a certain level while ensuring the quality of moving images such as video disturbance. Therefore, it is possible to perform both the video reproduction and other services with high quality.

例えば、デコード処理（順次処理）によって処理回路２０の負荷が大幅に増加する例として、１つのセットトップボックスで同時に複数の動画を再生する場合がある。具体的には、例えば１つのチャンネルの動画を再生している途中に、視聴者が複数のチャンネルの動画を同時に見たい場合、同時に複数のデコード処理が並行して行われることが必要となる。この場合、１つのチャンネルの映像は乱れることなく再生されていても、残りのチャンネルの映像は乱れるといった場合があった。   For example, as an example in which the load on the processing circuit 20 is greatly increased by decoding processing (sequential processing), there is a case where a plurality of moving images are simultaneously reproduced by one set-top box. Specifically, for example, when a viewer wants to watch videos of a plurality of channels at the same time while playing a video of one channel, a plurality of decoding processes need to be performed in parallel at the same time. In this case, even if the video of one channel is reproduced without being disturbed, the video of the remaining channels may be disturbed.

これに対し、本実施例においては、制御部２１が処理回路２０（自身）の使用率を監視する。そして、処理回路２０に余裕がある場合にはある程度デコード処理を集中して行うことで、複数の動画を同時に再生する場合の映像の乱れを抑制することができる。これは、デコーダ２３がデコード後映像データ片ＡＤＤをメモリＭＥに格納することでさらに大きな効果を得ることができる。このように、再生装置１０（処理回路２０）は、複数の映像ストリームの各々における映像データ片ＰＶＤに対して同時にデコード処理を行う場合に大きな効果を発揮する。   On the other hand, in this embodiment, the control unit 21 monitors the usage rate of the processing circuit 20 (self). If there is a margin in the processing circuit 20, the decoding process is concentrated to some extent, so that it is possible to suppress the disturbance of the video when a plurality of moving images are reproduced simultaneously. The decoder 23 stores the post-decoding video data piece ADD in the memory ME, so that a larger effect can be obtained. As described above, the reproducing apparatus 10 (processing circuit 20) exhibits a great effect when the video data pieces PVD in each of the plurality of video streams are simultaneously decoded.

また、再生装置１０を動画再生以外の他のサービスと併用する場合であっても、処理回路２０の処理容量を他のサービス用に確保することができる。従って、処理回路２０が高負荷状態であっても、他のサービスを遅滞なく提供することが可能となる。   Further, even when the playback apparatus 10 is used in combination with other services other than moving image playback, the processing capacity of the processing circuit 20 can be secured for other services. Therefore, even if the processing circuit 20 is in a high load state, it is possible to provide other services without delay.

なお、本実施例においては、動画の例えば少なくとも１つフレーム画像をデコード単位とし、デコード単位毎に入力パケットＩＰ（映像データ片ＰＶＤ）に対する処理（順次処理及び一括処理）が切替るように構成されている。すなわち、入力パケットＩＰにフラグが付与されている場合でも、フレームの最初の映像データ片ＰＶＤがすでにデコードされている場合（分岐ＪＣ２３がＮＯの場合）、映像データ片ＰＶＤはデコーダ２３に送信される（ステップＳＴ２５）。また、入力パケットＩＰにフラグが付与されていない場合でも、フレームの最初の映像データ片ＰＶＤがデコード前の場合（分岐ＪＣ２３がＹＥＳの場合）、映像データ片ＰＶＤは結合されてメモリＭＥに格納される（ステップ２３）。このように動画のフレームの切替単位をデコード処理の切替単位とすることで、フレーム単位での映像（画像）の乱れなどが抑制される。   In this embodiment, for example, at least one frame image of a moving image is used as a decoding unit, and processing (sequential processing and batch processing) for the input packet IP (video data piece PVD) is switched for each decoding unit. ing. That is, even when the flag is given to the input packet IP, when the first video data piece PVD of the frame has already been decoded (when the branch JC23 is NO), the video data piece PVD is transmitted to the decoder 23. (Step ST25). Even if the flag is not given to the input packet IP, if the first video data piece PVD of the frame is before decoding (if branch JC23 is YES), the video data pieces PVD are combined and stored in the memory ME. (Step 23). As described above, by using the switching unit of the moving image frame as the switching unit of the decoding process, the disturbance of the video (image) in the frame unit is suppressed.

図５は、制御部２１の処理フローを示すフロー図である。制御部２１は、処理回路２０の使用率を監視（取得及び判定）し、処理回路２０の使用率に応じて、受信部ＲＥに対するフラグ付与の指示（順次処理及び一括処理）を切替える切替信号ＳＳを生成する。まず、処理回路２０は、制御部２１によって、処理開始（ステップＳＴ３０）後、定期的に処理回路２０の使用率を取得する（ステップＳＴ３１）。そして、取得された処理回路２０の使用率と現在のフラグ付与の指示内容とに基づいて切替信号ＳＳの切替を行う。   FIG. 5 is a flowchart showing the processing flow of the control unit 21. The control unit 21 monitors (acquires and determines) the usage rate of the processing circuit 20, and switches the switching signal SS for switching the instruction to give the flag to the receiving unit RE (sequential processing and batch processing) according to the usage rate of the processing circuit 20. Is generated. First, the processing circuit 20 periodically acquires the usage rate of the processing circuit 20 by the control unit 21 after the processing is started (step ST30) (step ST31). Then, the switching signal SS is switched based on the acquired usage rate of the processing circuit 20 and the current flag assignment instruction.

具体的には、フラグ付与の指示を行っていない状態で（分岐ＪＣ３１がＮＯの場合）、処理回路２０の使用率が第１の閾値Ｘ（上限値、例えば８０％）以上となった場合（分岐ＪＣ３２がＹＥＳの場合）、制御部２１は、入力パケットＩＰにフラグを付与することを示す切替信号ＳＳを生成する（ステップＳＴ３２）。一方、フラグ付与の指示を行っていない状態で、処理回路２０の使用率が上限値Ｘ未満となった場合、フラグの付与の指示は行わない（フラグの非付与を継続する）。   Specifically, in a state where no flag assignment instruction is given (when the branch JC 31 is NO), when the usage rate of the processing circuit 20 is equal to or higher than the first threshold value X (upper limit value, for example, 80%) ( When the branch JC32 is YES), the control unit 21 generates a switching signal SS indicating that a flag is added to the input packet IP (step ST32). On the other hand, when the usage rate of the processing circuit 20 is less than the upper limit value X in the state where the flag assignment instruction is not performed, the flag assignment instruction is not performed (the flag non-assignment is continued).

また、フラグ付与の指示を行っている際（分岐ＪＣ３１がＹＥＳの場合）に、処理回路２０の使用率が第２の閾値Ｙ（下限値、例えば３０％）未満となった場合、制御部２１は、入力パケットＩＰへのフラグの付与を停止することを示す切替信号ＳＳを生成する（ステップＳＴ３３）。一方、制御部２１は、フラグを付与している状態で、処理回路２０の使用率が下限値Ｙ以上となった場合、フラグの付与を継続する。このように、制御部２１は、処理回路２０の使用率を監視し、当該使用率に基づいて入力パケットＩＰへのフラグの付与及び非付与を切替える切替信号ＳＳを生成する。なお、制御部２１は、処理回路２０の使用率のみならず、映像ストリームの解像度やフレームレートなどを考慮して、フラグ付与及び非付与の切替指示（切替信号ＳＳの内容の切替）を行ってもよい。   Further, when the flag assignment instruction is given (when the branch JC 31 is YES), when the usage rate of the processing circuit 20 becomes less than the second threshold Y (lower limit value, for example, 30%), the control unit 21. Generates a switching signal SS indicating that the flag assignment to the input packet IP is stopped (step ST33). On the other hand, when the usage rate of the processing circuit 20 is equal to or higher than the lower limit value Y while the flag is being assigned, the control unit 21 continues to give the flag. In this way, the control unit 21 monitors the usage rate of the processing circuit 20 and generates the switching signal SS that switches between the addition and non-assignment of the flag to the input packet IP based on the usage rate. Note that the control unit 21 gives a flag assignment / non-assignment switching instruction (switching the content of the switching signal SS) in consideration of not only the usage rate of the processing circuit 20 but also the resolution and frame rate of the video stream. Also good.

換言すれば、制御部２１は、処理回路２０が順次処理を行っている際に処理回路２０の使用率が上限値Ｘ以上となった場合、処理回路２０の順次処理が一括処理に切替わるように切替信号ＳＳを生成する。一方、制御部２０は、処理回路２０が一括処理を行っている際に処理回路２０の使用率が下限値Ｙ未満となった場合、処理回路２０の一括処理が順次処理に切替るように切替信号ＳＳを生成する。また、これらの条件を満たさない場合、例えば順次処理の指示中に使用率が８０未満の場合には、制御部２１は、送信中の切替信号ＳＳの内容を変更せず（継続して生成し）、受信部ＲＥに送信する。処理回路２０は、この切替信号ＳＳに基づいて順次処理及び一括処理を切替えて映像データ片ＰＶＤ（映像ストリーム）のデコード処理を行う。   In other words, the control unit 21 may switch the sequential processing of the processing circuit 20 to batch processing when the usage rate of the processing circuit 20 becomes equal to or greater than the upper limit value X while the processing circuit 20 performs sequential processing. A switching signal SS is generated. On the other hand, when the processing circuit 20 performs batch processing and the usage rate of the processing circuit 20 is less than the lower limit value Y, the control unit 20 switches the batch processing of the processing circuit 20 to sequentially switch to processing. A signal SS is generated. Further, when these conditions are not satisfied, for example, when the usage rate is less than 80 during the instruction of sequential processing, the control unit 21 does not change the content of the switching signal SS being transmitted (continuously generated). ) To the receiver RE. The processing circuit 20 performs a decoding process on the video data piece PVD (video stream) by switching between sequential processing and batch processing based on the switching signal SS.

なお、本実施例においては、再生装置１０がセットトップボックスである場合について説明したが、再生装置１０はスマートフォンやタブレットなどの携帯端末に含まれて（搭載されて）いてもよい。また、処理回路２０が受信部ＲＥ及び制御部２１を有する場合について説明したが、受信部ＲＥ及び制御部２１のいずれかが処理回路２０の外部に設けられていても良い。   In the present embodiment, the case where the playback device 10 is a set-top box has been described. However, the playback device 10 may be included (mounted) in a mobile terminal such as a smartphone or a tablet. Moreover, although the case where the processing circuit 20 includes the receiving unit RE and the control unit 21 has been described, either the receiving unit RE or the control unit 21 may be provided outside the processing circuit 20.

また、本実施例においては、パケット処理部２２における結合処理及び送信処理の切替が動画のフレーム毎に切替る場合について説明したが、当該処理の切替えは、単純にフラグの付与及び非付与に応じて行われてもよい。例えば厳密に処理回路２０の使用率の上限を設定することを考慮すると、フレーム毎ではなくパケット毎（映像データ片ＰＶＤ毎）で処理の切替を行うことが好ましい。また、フレーム毎に処理の切替えを行う条件として、処理回路２０は、映像ストリームにおける同一フレーム内の少なくとも１つの入力パケットＩＰにフラグが付与されている場合に、当該同一フレーム内の全ての映像データ片ＰＶＤに対して一括処理を行うように構成されていてもよい。   Further, in the present embodiment, the case has been described in which the switching of the combining process and the transmission process in the packet processing unit 22 is switched for each frame of the moving image. However, the switching of the process simply depends on whether a flag is added or not. It may be done. For example, considering that the upper limit of the usage rate of the processing circuit 20 is strictly set, it is preferable to switch the processing for each packet (for each video data piece PVD) instead of for each frame. In addition, as a condition for switching processing for each frame, the processing circuit 20 determines that all video data in the same frame when the flag is given to at least one input packet IP in the same frame in the video stream. You may be comprised so that batch processing may be performed with respect to piece PVD.

図６は、実施例２に係るプログラムＰＧの構成を示すブロック図である。プログラムＰＧは、コンピュータＣＰを実施例１の動画再生装置１０として機能させるように構成されている。従って、プログラムＰＧをインストールすることで、容易に高性能な動画再生装置を構成することが可能となる。   FIG. 6 is a block diagram illustrating the configuration of the program PG according to the second embodiment. The program PG is configured to cause the computer CP to function as the moving image playback device 10 of the first embodiment. Therefore, by installing the program PG, it is possible to easily configure a high-performance video playback device.

１０ 動画再生装置
ＰＶＤ 映像データ片
ＣＶＤ 結合映像データ片
２０ 処理回路
２１ 制御部
２２ パケット処理部
２３ デコーダ
ＭＥ メモリ
ＩＰ 入力パケット 10 video playback device PVD video data piece CVD combined video data piece 20 processing circuit 21 control unit 22 packet processing unit 23 decoder ME memory IP input packet

Claims (8)

各々が映像データ片を有する複数の入力パケットからなる映像ストリームをデコードする処理回路と、前記処理回路の使用率を監視する制御部と、を有し、
前記処理回路は、前記使用率に基づいて、前記映像ストリームを前記映像データ片毎に順次デコードする順次処理と、少なくとも２つの前記映像データ片を結合して結合映像データ片を生成し、前記結合映像データ片を一括でデコードする一括処理とを選択的に行うことを特徴とする動画再生装置。 A processing circuit for decoding a video stream composed of a plurality of input packets each having a piece of video data, and a control unit for monitoring the usage rate of the processing circuit,
The processing circuit sequentially decodes the video stream for each video data piece based on the usage rate, and generates a combined video data piece by combining at least two video data pieces; A moving image reproducing apparatus that selectively performs batch processing for collectively decoding video data pieces. 前記処理回路は、
前記順次処理を行っている際に前記使用率が第１の閾値以上となった場合、前記順次処理から前記一括処理に処理を切替え、
前記一括処理を行っている際に前記使用率が第２の閾値未満となった場合、前記一括処理から前記順次処理に処理を切替えることを特徴とする請求項１に記載の動画再生装置。 The processing circuit includes:
If the usage rate is equal to or higher than the first threshold during the sequential processing, the processing is switched from the sequential processing to the batch processing,
2. The moving image reproducing apparatus according to claim 1, wherein when the usage rate becomes less than a second threshold during the batch processing, the processing is switched from the batch processing to the sequential processing. 前記処理回路は、前記映像ストリーム内における少なくとも１つのフレームをデコード単位とし、前記デコード単位毎に前記順次処理及び前記一括処理を切替えることを特徴とする請求項１又は２に記載の動画再生装置。   The video processing apparatus according to claim 1, wherein the processing circuit uses at least one frame in the video stream as a decoding unit, and switches between the sequential processing and the batch processing for each decoding unit. 前記制御部は、前記使用率に基づいて前記順次処理及び前記一括処理を切替える切替信号を生成し、
前記処理回路は、
前記複数の前記入力パケットを順次受信し、前記切替信号に基づいて、前記順次処理及び前記一括処理の各々に対応したフラグ情報を前記入力パケットに付与してメモリに格納する受信部と、
前記映像データ片及び前記結合映像データ片をデコードするデコーダと、
前記入力パケットに前記順次処理を示す前記フラグ情報が付与されている場合には前記入力パケット内の前記映像データ片を前記デコーダに送信し、前記入力パケットに前記一括処理を示す前記フラグ情報が付与されている場合には前記入力パケット内の前記映像データ片を前記メモリ内の映像データ片に結合して前記結合映像データ片を生成するパケット処理部と、を有し、
前記パケット処理部は、前記結合映像データ片の生成の完了後、前記デコーダに対して結合通知信号を送信し、
前記デコーダは、前記パケット処理部から前記映像データ片を受信した場合には前記映像データ片をデコードし、前記パケット処理部から前記結合通知信号を受信した場合には前記メモリから前記結合映像データを読出してデコードすることを特徴とする請求項１又は２に記載の動画再生装置。 The control unit generates a switching signal for switching between the sequential processing and the batch processing based on the usage rate,
The processing circuit includes:
A receiving unit that sequentially receives the plurality of input packets, and adds flag information corresponding to each of the sequential processing and the batch processing to the input packets based on the switching signal and stores the flag information in a memory;
A decoder for decoding the video data piece and the combined video data piece;
When the flag information indicating the sequential processing is added to the input packet, the video data piece in the input packet is transmitted to the decoder, and the flag information indicating the batch processing is added to the input packet. A packet processing unit that combines the video data pieces in the input packet with the video data pieces in the memory to generate the combined video data pieces,
The packet processing unit transmits a combination notification signal to the decoder after the generation of the combined video data piece is completed,
The decoder decodes the video data piece when receiving the video data piece from the packet processing unit, and receives the combined video data from the memory when receiving the combination notification signal from the packet processing unit. The moving image reproducing apparatus according to claim 1, wherein the moving image reproducing apparatus reads and decodes the moving image. 前記デコーダは、前記映像データ片又は前記結合映像データ片をデコードしてデコード後映像データ片を生成し、前記デコード後映像データ片を前記メモリに格納することを特徴とする請求項４に記載の動画再生装置。   5. The decoder according to claim 4, wherein the decoder generates the decoded video data piece by decoding the video data piece or the combined video data piece, and stores the decoded video data piece in the memory. Video playback device. 前記処理回路は、複数の前記映像ストリームを同時にデコードすることを特徴とする請求項１乃至５のいずれか１つに記載の動画再生装置。   6. The moving image reproducing apparatus according to claim 1, wherein the processing circuit decodes a plurality of the video streams simultaneously. 前記制御部は、前記使用率に基づいて前記順次処理及び前記一括処理を切替える切替信号を生成し、
前記処理回路は、前記複数の前記入力パケットを順次受信し、前記切替信号に基づいて、前記順次処理及び前記一括処理の各々に対応したフラグ情報を前記入力パケットに付与してメモリに格納する受信部を有し、
前記処理回路は、前記映像ストリーム内の同一フレーム内の少なくとも１つの前記入力パケットに前記一括処理を示す前記フラグ情報が付与されている場合、前記同一フレームの全ての前記映像データ片に対して前記一括処理を行うことを特徴とする請求項１乃至３のいずれか１つに記載の動画再生装置。 The control unit generates a switching signal for switching between the sequential processing and the batch processing based on the usage rate,
The processing circuit sequentially receives the plurality of input packets, and receives the flag information corresponding to each of the sequential processing and the batch processing based on the switching signal and stores the flag information in the memory. Part
When the flag information indicating the batch processing is attached to at least one of the input packets in the same frame in the video stream, the processing circuit performs the processing on all the video data pieces in the same frame. 4. The moving image reproducing apparatus according to claim 1, wherein batch processing is performed. コンピュータを、
各々が映像データ片を有する複数の入力パケットからなる映像ストリームをデコードする処理回路と、前記処理回路の使用率を監視する制御部と、を有し、
前記処理回路は、前記使用率に基づいて、前記映像ストリームを前記映像データ片毎に順次デコードする順次処理と、少なくとも２つの前記映像データ片を結合して結合映像データ片を生成し、前記結合映像データ片を一括でデコードする一括処理とを選択的に行う動画再生装置として機能させることを特徴とするプログラム。 Computer
A processing circuit for decoding a video stream composed of a plurality of input packets each having a piece of video data, and a control unit for monitoring the usage rate of the processing circuit,
The processing circuit sequentially decodes the video stream for each video data piece based on the usage rate, and generates a combined video data piece by combining at least two video data pieces; A program that functions as a moving image reproducing apparatus that selectively performs batch processing for collectively decoding video data pieces.
JP2015038575A 2015-02-27 2015-02-27 Moving image playback device and program Pending JP2016163134A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015038575A JP2016163134A (en) 2015-02-27 2015-02-27 Moving image playback device and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015038575A JP2016163134A (en) 2015-02-27 2015-02-27 Moving image playback device and program

Publications (1)

Publication Number Publication Date
JP2016163134A true JP2016163134A (en) 2016-09-05

Family

ID=56845626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015038575A Pending JP2016163134A (en) 2015-02-27 2015-02-27 Moving image playback device and program

Country Status (1)

Country Link
JP (1) JP2016163134A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3971227A1 (en) 2016-08-23 2022-03-23 Kawasaki Institute of Industrial Promotion Polymer, method for producing polymer, and drug conjugate

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276989A (en) * 1987-05-08 1988-11-15 Nippon Telegr & Teleph Corp <Ntt> Video signal multiplex recoder
JP2002112195A (en) * 2000-10-04 2002-04-12 Sanyo Electric Co Ltd Moving image decoder and moving image decoding method
JP2007027812A (en) * 2005-07-12 2007-02-01 Matsushita Electric Ind Co Ltd Video stream processing apparatus, integrated circuit device, and method
WO2007069486A1 (en) * 2005-12-13 2007-06-21 Matsushita Electric Industrial Co., Ltd. Data processor
JP2008092180A (en) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd Digital broadcast receiver and receiving program
JP2009111932A (en) * 2007-10-31 2009-05-21 Panasonic Corp Moving image decoding device
JP2009284288A (en) * 2008-05-23 2009-12-03 Panasonic Corp Digital broadcast receiver and digital broadcast receiving method
JP2010226566A (en) * 2009-03-25 2010-10-07 Panasonic Corp Broadcast receiver avoiding network load
JP2011166380A (en) * 2010-02-08 2011-08-25 Canon Inc Communication device, communication method, and program
JP2012205225A (en) * 2011-03-28 2012-10-22 Sanyo Electric Co Ltd Image reproduction device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276989A (en) * 1987-05-08 1988-11-15 Nippon Telegr & Teleph Corp <Ntt> Video signal multiplex recoder
JP2002112195A (en) * 2000-10-04 2002-04-12 Sanyo Electric Co Ltd Moving image decoder and moving image decoding method
JP2007027812A (en) * 2005-07-12 2007-02-01 Matsushita Electric Ind Co Ltd Video stream processing apparatus, integrated circuit device, and method
WO2007069486A1 (en) * 2005-12-13 2007-06-21 Matsushita Electric Industrial Co., Ltd. Data processor
JP2008092180A (en) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd Digital broadcast receiver and receiving program
JP2009111932A (en) * 2007-10-31 2009-05-21 Panasonic Corp Moving image decoding device
JP2009284288A (en) * 2008-05-23 2009-12-03 Panasonic Corp Digital broadcast receiver and digital broadcast receiving method
JP2010226566A (en) * 2009-03-25 2010-10-07 Panasonic Corp Broadcast receiver avoiding network load
JP2011166380A (en) * 2010-02-08 2011-08-25 Canon Inc Communication device, communication method, and program
JP2012205225A (en) * 2011-03-28 2012-10-22 Sanyo Electric Co Ltd Image reproduction device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3971227A1 (en) 2016-08-23 2022-03-23 Kawasaki Institute of Industrial Promotion Polymer, method for producing polymer, and drug conjugate

Similar Documents

Publication Publication Date Title
CN109327728B (en) One-to-many same-screen method, device and system, same-screen equipment and storage medium
KR101810496B1 (en) Video streaming in a wireless communication system
JP3631123B2 (en) Digital broadcast receiver
US20110002376A1 (en) Latency Minimization Via Pipelining of Processing Blocks
CN110708564B (en) Live transcoding method and system for dynamically switching video streams
EP1956848A2 (en) Image information transmission system, image information transmitting apparatus, image information receiving apparatus, image information transmission method, image information transmitting method, and image information receiving method
JP6430034B2 (en) Recording medium and apparatus for recording program for providing low-delay live broadcast content
JP2013110572A (en) Reproduction apparatus, reproduction method, and program
JP2018148563A (en) Home cinema system devices
JP2005516500A (en) Image processing method and system for improving perceived visual output quality in the absence of image data
US20130291011A1 (en) Transcoding server and method for overlaying image with additional information therein
EP3920537A1 (en) Video decoding method and apparatus, video encoding method and apparatus, storage medium and electronic device
JP5936685B2 (en) Relay device
JP2016163134A (en) Moving image playback device and program
JP5624582B2 (en) Multi-format video playback apparatus and control method thereof
JP2005184788A (en) Signal processing device
US8045842B2 (en) Information processing apparatus and method, transmission apparatus and method, recording apparatus and method and program
JP2014045425A (en) Electronic device and control method of the same
JP6558071B2 (en) Wireless communication apparatus, wireless communication program, and wireless communication method
KR20090030530A (en) Image processing apparatus to transfer high-resolution graphic and method thereof
JP2016149770A (en) Minimization system of streaming latency and method of using the same
JP4325697B2 (en) Image processing system, image processing apparatus, image processing method, and program
JP4937602B2 (en) Digital tv receiver
JP2005005997A (en) Image data processor
JP2006229618A (en) Video communication system, video communication equipment, program and video communication method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190212