JP2016163022A - Method of manufacturing capacitor - Google Patents
Method of manufacturing capacitor Download PDFInfo
- Publication number
- JP2016163022A JP2016163022A JP2015043680A JP2015043680A JP2016163022A JP 2016163022 A JP2016163022 A JP 2016163022A JP 2015043680 A JP2015043680 A JP 2015043680A JP 2015043680 A JP2015043680 A JP 2015043680A JP 2016163022 A JP2016163022 A JP 2016163022A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- solid electrolyte
- capacitor
- voltage application
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Electric Double-Layer Capacitors Or The Like (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、電荷を蓄えたり放出したりするキャパシタ(コンデンサ)の製造方法に関し、詳しくは、リチウムイオン伝導性を有する固体電解質を用いたキャパシタの製造方法に関する。 The present invention relates to a method for manufacturing a capacitor (capacitor) that stores and discharges electric charges, and more particularly, to a method for manufacturing a capacitor using a solid electrolyte having lithium ion conductivity.
従来、電解質材料を用いたキャパシタとしては、電解液を用いたものが知られているが、近年では、これとは別に、固体電解質の表面に一対の電極を設けた各種の固体キャパシタが開示されている。 Conventionally, a capacitor using an electrolyte material is known as a capacitor using an electrolyte material. However, in recent years, various solid capacitors having a pair of electrodes provided on the surface of a solid electrolyte have been disclosed. ing.
この種の固体キャパシタ(固体電解質キャパシタ)として、例えば、下記特許文献1には、電極間に固体電解質を用いた電気2重層キャパシタの基本的な構造や特性が開示されている。
As this type of solid capacitor (solid electrolyte capacitor), for example, the following
また、下記特許文献2には、固体電解質キャパシタにおいて、固体電解質の厚みを薄くすると、電気容量が向上する利点が開示されている。
更に、下記特許文献3では、Liイオン伝導性化合物を含む誘電体層を用いたデカップリングコンデンサ(固体電解質キャパシタ)において、固体電解質の厚みを所定の厚みより薄くすることにより、周波数特性を改善することができる利点が開示されている。
Furthermore, in
また、下記特許文献4では、一対の電極間に二酸化チタンとペロブスカイト結晶を有するチタン酸化合物層を配置することにより、漏れ電流が小さく、誘電正接(tanδ)が小さく、耐電圧の高いキャパシタを作製できることが開示されている。 In Patent Document 4 below, a capacitor having a high leakage voltage, a low dielectric loss tangent (tan δ), and a high withstand voltage is manufactured by disposing a titanate compound layer having titanium dioxide and a perovskite crystal between a pair of electrodes. It is disclosed that it can be done.
しかしながら、上述した従来技術では、下記のような問題があり、その改善が望まれている。
上述した従来技術では、詳細には述べられていないが、電極間に固体電解質を配置したキャパシタの場合には、一般的に固体電解質の粒界の緩和周波数は数Hz〜1MHzであり、実用される周波数領域において、損失(誘電損失)が大きいことが予想される。
However, the above-described prior art has the following problems, and improvements are desired.
Although not described in detail in the prior art described above, in the case of a capacitor in which a solid electrolyte is disposed between electrodes, the relaxation frequency of the grain boundary of the solid electrolyte is generally several Hz to 1 MHz and is practically used. The loss (dielectric loss) is expected to be large in a certain frequency region.
また、Liイオン伝導性化合物を用いた技術では、周波数に対する容量(電気容量)の変化率が大きく、例えば前記特許文献3には、誘電体の膜厚が20μmの場合、100kHzにおける電気容量が1kHzの10%以下に低下するという内容の記載がある。
Further, in the technique using the Li ion conductive compound, the rate of change of the capacity (electric capacity) with respect to the frequency is large. For example, in
更に、前記特許文献4に記載の技術では、メインの容量形成層に使用している二酸化チタンの比誘電率が100程度と低く、効率よく電気容量を形成することができないという問題がある。 Furthermore, the technique described in Patent Document 4 has a problem that the relative dielectric constant of titanium dioxide used for the main capacitance forming layer is as low as about 100, and it is not possible to efficiently form electric capacitance.
本発明は、上述した課題を解決するためになされたものであり、その目的は、高い電気容量を確保できるとともに、誘電損失の低いキャパシタの製造方法を提供することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for manufacturing a capacitor that can secure a high electric capacity and has a low dielectric loss.
(1)本発明は、第1態様として、リチウムイオン伝導性を有する固体電解質を主成分とする固体電解質体と、該固体電解質体に形成された第1の電極及び該第1の電極と前記固体電解質体を介して対向して配置された第2の電極からなる一対の電極と、を含むキャパシタの製造方法であって、前記固体電解質体と前記一対の電極とを含むキャパシタ形成体を準備する準備工程と、前記キャパシタ形成体の前記一対の電極の間に、2.5V以上の電圧を印加する第1電圧印加工程と、を有することを特徴とする。 (1) The present invention provides, as a first aspect, a solid electrolyte body mainly composed of a solid electrolyte having lithium ion conductivity, the first electrode formed on the solid electrolyte body, the first electrode, A capacitor manufacturing method including a pair of electrodes each including a second electrode disposed so as to face each other with a solid electrolyte body interposed therebetween, and preparing a capacitor forming body including the solid electrolyte body and the pair of electrodes And a first voltage applying step of applying a voltage of 2.5 V or more between the pair of electrodes of the capacitor forming body.
本第1態様では、キャパシタ形成体の一対の電極の間に、2.5V以上の電圧を印加するので、後述する実験例から明らかなように、高い電気容量を確保できるとともに、誘電損失の低いキャパシタを製造することができる。 In the first aspect, since a voltage of 2.5 V or more is applied between the pair of electrodes of the capacitor forming body, a high electric capacity can be secured and the dielectric loss is low, as will be apparent from an experimental example described later. Capacitors can be manufactured.
詳しくは、誘電体として、リチウムイオン伝導性を有する固体電解質を主成分とする固体電解質体を用いることにより、高い電気容量を確保することができる。また、後述する実験例から明らかなように、キャパシタ形成体に印加する電圧が2.5Vを超えた当たりで、キャパシタのインピーダンス特性に変化が見られ、誘電損失が小さくなる。なお、キャパシタ形成体に印加する電圧が5Vを超えた当たりで、キャパシタのインピーダンス特性が更に大きく変化する。 Specifically, a high electric capacity can be ensured by using a solid electrolyte body mainly composed of a solid electrolyte having lithium ion conductivity as a dielectric. Further, as will be apparent from the experimental examples described later, when the voltage applied to the capacitor forming body exceeds 2.5 V, a change is seen in the impedance characteristics of the capacitor, and the dielectric loss is reduced. It should be noted that the impedance characteristics of the capacitor change more greatly when the voltage applied to the capacitor forming body exceeds 5V.
この理由としては、固体電解質キャパシタに、リチウムイオンの還元電位(約3V)付近より高い電圧(即ち2.5V以上の電圧)を印加することによって、電極と固体電解質体との界面(以下電極界面と記すこともある)近傍にリチウムイオンが動けないか又は動き難い相が形成され、リチウムイオンが電極界面に移動することを物理的にブロック(抑制)するからと推定される。 The reason for this is that a voltage higher than the reduction potential of lithium ions (about 3 V) (that is, a voltage of 2.5 V or more) is applied to the solid electrolyte capacitor, whereby the interface between the electrode and the solid electrolyte body (hereinafter referred to as the electrode interface). It is presumed that a phase in which lithium ions cannot move or hardly move is formed in the vicinity and physically blocks (suppresses) the movement of lithium ions to the electrode interface.
これにより、誘電損失が大きな電極界面のインピーダンスの影響を小さくすることができるので、キャパシタの誘電損失が低下すると推定される。なお、ここで、2.5Vとは、印加する電圧の最大電圧である。 As a result, the influence of the impedance of the electrode interface having a large dielectric loss can be reduced, and it is estimated that the dielectric loss of the capacitor is reduced. Here, 2.5 V is the maximum voltage to be applied.
(2)本発明は、第2態様として、前記第1電圧印加工程において印加する電圧は、交流電圧である。
本第2態様では、印加する電圧の種類(交流電圧)を例示している。
(2) In the present invention, as a second aspect, the voltage applied in the first voltage application step is an alternating voltage.
In this 2nd aspect, the kind (AC voltage) of the voltage to apply is illustrated.
(3)本発明は、第3態様として、前記第1電圧印加工程において印加する電圧は、直流電圧である。
本第3態様では、印加する電圧の種類(直流電圧)を例示している。
(3) In the present invention, as a third aspect, the voltage applied in the first voltage application step is a DC voltage.
In the third aspect, the type of voltage to be applied (DC voltage) is illustrated.
(4)本発明は、第4態様として、前記第1電圧印加工程後に、前記一対の電極の間に、前記第1電圧印加工程にて印加した電圧とは逆方向の電圧を印加する第2電圧印加工程を有する。 (4) In the present invention, as a fourth aspect, after the first voltage application step, a second voltage is applied between the pair of electrodes in a direction opposite to the voltage applied in the first voltage application step. A voltage applying step;
本第4態様では、印加する電圧の種類(直流電圧)を例示している。具体的には、直流電圧を印加する向きを、一方向からだけではなく逆方向からの両方向としている。
これにより、誘電損失を一層低減することができる。
In the fourth aspect, the type of voltage to be applied (DC voltage) is illustrated. Specifically, the direction in which the DC voltage is applied is not only from one direction but also from both directions.
Thereby, dielectric loss can be further reduced.
(5)本発明は、第5態様として、前記第1電圧印加工程において印加する電圧は、2.5V以上10V以下の電圧である。
印加する電圧(最大電圧)が10Vを上回ると、印加する電圧が過剰になり、固体電解質体にクラックが発生する可能性があるため、印加する電圧は2.5V以上10V以下が好ましい。
(5) In the present invention, as a fifth aspect, the voltage applied in the first voltage application step is a voltage of 2.5 V or more and 10 V or less.
When the applied voltage (maximum voltage) exceeds 10 V, the applied voltage becomes excessive and cracks may occur in the solid electrolyte body. Therefore, the applied voltage is preferably 2.5 V or more and 10 V or less.
(6)本発明は、第6態様として、前記第1電圧印加工程では、真空雰囲気下、又は、不活性ガス雰囲気下で、前記一対の電極間に電圧を印加する。
キャパシタ形成体に電圧を印加する場合は、大気中の成分(例えば酸素)と固体電解質体中のリチウムが反応してキャパシタの性能が低下すること(例えば電気容量の低下や誘電損失が増加すること)がある。
(6) As a sixth aspect of the present invention, in the first voltage application step, a voltage is applied between the pair of electrodes in a vacuum atmosphere or an inert gas atmosphere.
When a voltage is applied to the capacitor forming body, components in the atmosphere (for example, oxygen) react with lithium in the solid electrolyte body to decrease the performance of the capacitor (for example, decrease in electric capacity or increase in dielectric loss). )
そこで、本第6態様では、真空雰囲気下、又は、不活性ガス雰囲気下で、電圧を印加するので、キャパシタの性能の低下を抑制することができる。
(7)本発明は、第7態様として、前記固体電解質は、Li1+xAlxGe2−x(PO4)3 (xは、0<x≦1)である。
Therefore, in the sixth aspect, since the voltage is applied in a vacuum atmosphere or an inert gas atmosphere, it is possible to suppress a decrease in the performance of the capacitor.
(7) As a seventh aspect of the present invention, the solid electrolyte is Li 1 + x Al x Ge 2-x (PO 4 ) 3 (x is 0 <x ≦ 1).
本第7態様は、固体電解質体の材料として、好適な例を挙げたものであり、この材料を用いたキャパシタは、高い電気容量と低い誘電損失とを両立できる。 In the seventh aspect, a preferable example is given as a material of the solid electrolyte body, and a capacitor using this material can achieve both high electric capacity and low dielectric loss.
[実施形態]
以下、本発明の実施形態のキャパシタの製造方法について説明する。
a)まず、本実施形態のキャパシタの製造方法によって製造されるキャパシタの構成について説明する。
[Embodiment]
Hereinafter, a method for manufacturing a capacitor according to an embodiment of the present invention will be described.
a) First, the configuration of a capacitor manufactured by the capacitor manufacturing method of the present embodiment will be described.
図1に模式的に示すように、本実施形態におけるキャパシタ1は、直方体形状の積層セラミックチップコンデンサであり、複数の(例えば3層の)固体電解質体3が積層された固体電解質積層体5と、各固体電解質体3の間に配置された各内部電極7と、固体電解質積層体5の長手方向(図1(b)の左右方向)の両端に設けられた一対の外部電極9とから構成されている。
As schematically shown in FIG. 1, a
このうち、内部電極7は、一方の第1外部電極9aに接続された第1内部電極7aと、他方の第2外部電極9bに接続された第2内部電極7bとからなり、第1内部電極7aと第2内部電極7bとは、中央の固体電解質体3を挟んで、向かい合うように配置されている。
Among these, the
なお、以下では、キャパシタ1における外部電極9以外の構成、即ち、固体電解質体3と内部電極7とが交互に積層された焼結体を、複合体11と称する。
前記固体電解質体3は、リチウムイオン伝導性固体電解質を主成分としており、例えば、Li1+xAlxGe2−x(PO4)3 (xは、0<x≦1)(以下LAGPと記すこともある)から構成されている。
Hereinafter, a configuration other than the
The
また、内部電極7は、例えばPtからなる電極を採用でき、外部電極9は、例えばAgからなる電極を採用できる。
b)次に、本実施形態のキャパシタ1の製造方法について説明する。
The
b) Next, a method for manufacturing the
キャパシタ1の製造手順としては、後述する実施例にて詳述するが、例えば、下記の手順(1)〜(10)を採用できる。
なお、ここでは、複数の複合体11を有する平板形状の母材から、各複合体11を分離して作製する場合を例に挙げて説明する。
Although the manufacturing procedure of the
Here, a case where each composite 11 is manufactured separately from a flat base material having a plurality of
(1)まず、固体電解質体3の材料(LAGP)を用いてグリーンシートを作製する。
(2)グリーンシートを所定のサイズに打ち抜く。
(3)打ち抜いたグリーンシート上に、内部電極7の材料(例えばPt)のペーストをスクリーン印刷する。この場合、電極形状としては、第1内部電極7a及び第2内部電極7bに対応した2種類の電極パターンを形成する。つまり、各電極パターンを形成した2種類のグリーンシートを作製する。
(1) First, a green sheet is produced using the material of the solid electrolyte body 3 (LAGP).
(2) The green sheet is punched into a predetermined size.
(3) A paste of a material (for example, Pt) of the
(4)各電極パターンを形成した各グリーンシートを、複合体11の構造に対応するように積層して積層体を作製する。なお、図1(b)の最上段はグリーンシートのみを積層する。 (4) Each green sheet on which each electrode pattern is formed is laminated so as to correspond to the structure of the composite 11 to produce a laminate. In addition, only the green sheet is laminated | stacked on the uppermost stage of FIG.1 (b).
(5)積層体を、WIP(Warm Isostatic Press)により高圧プレスして、母材を作製する。
(6)母材に対し、CO2レーザ加工機を用いて、製品形状(各複合体11の形状)に沿って、ブレーク溝を形成する(ブレーク加工を行う)。
(5) The laminate is high-pressure pressed by WIP (Warm Isostatic Press) to produce a base material.
(6) A break groove is formed on the base material along the product shape (the shape of each composite 11) using a CO 2 laser processing machine (break processing is performed).
(7)母材をブレーク溝に沿って切断し、未焼成の各複合体を作製する。
(8)未焼成の複合体を、所定の条件で焼成して焼結体(複合体11)を作製する。
(9)各複合体11の側面に外部電極9の材料(例えばAg)のペーストを塗布し、所定条件で焼き付けることにより、外部電極9を作製する。これによって、電圧印加前のキャパシタ(即ちキャパシタ形成体1a)が得られる。
(7) The base material is cut along the break grooves to produce each unfired composite.
(8) The unfired composite is fired under predetermined conditions to produce a sintered body (composite 11).
(9) A paste of a material (for example, Ag) of the
(10)次に、このキャパシタ形成体1aを、所定の雰囲気中に配置し、キャパシタ形成体1aの両外部電極9(従って第1内部電極7a及び第2内部電極7b)の間に、直流又は交流の所定の電圧を印加する。詳しくは、最大電圧が2.5V以上(好ましくは10V以下)の電圧を印加する。これによって、キャパシタ1が完成する。
(10) Next, the capacitor formed
このような製造方法によって製造されたキャパシタ1は、後述する実施例からも明らかなように、高い電気容量と低い誘電損失を有している。
c)次に、上述したキャパシタ1等の各構成について説明する。
The
c) Next, each configuration of the
前記固体電解質としては、Li1+xAlxGe2−x(PO4)3 (xは、0<x≦1)だけでなく、それ以外の固体電解質を採用できる。例えば、Li1.3Al0.3Ti1.7(PO4)3(LATP)、LixZryNbz(PO4)3(LZNP)、Li1.2Zr1.9Ca0.1(PO4)3(LZCP)、Li7La3Zr2O12(LLZ)、Li7−xLa3Zr2−xNbxO12(LLZN)、Li7−xLa3Zr2−xTaxO12、Li3xLa2/3−xTi1/3−xO3(LLT)、Li6BaLa2Ta2O12(LBLT)、Li3BO3、Li3PO4(LiPON)、LiS−P2S5(LPS)、Li10GeP2S12(LGPS)、Li1+x+yAlx(Ti,Ge)2−xSiyP3−yO12(LICGC)などのリチウムイオン伝導体を採用できる。
As the solid electrolyte, not only Li 1 + x Al x Ge 2-x (PO 4 ) 3 (x is 0 <x ≦ 1) but also other solid electrolytes can be adopted. For example, Li 1.3 Al 0.3 Ti 1.7 ( PO 4) 3 (LATP), Li x Zr y Nb z (PO 4) 3 (LZNP), Li 1.2 Zr 1.9 Ca 0.1 (PO 4 ) 3 (LZCP), Li 7 La 3 Zr 2 O 12 (LLZ), Li 7-x La 3 Zr 2-x Nb x O 12 (LLZN), Li 7-x La 3 Zr 2-x Ta x O 12, Li 3x La 2 /
また、固体電解質体3としては、上述したリチウムイオン伝導性を有する固体電解質のみからなるものが好ましいが、固体電解質体3に固体電解質以外の材料を、50体積%未満の範囲で含むものも採用できる。すなわち、固体電解質層に固体電解質は、50体積%を超える範囲で含まれる。
なお、固体電解質層に含まれる固体電解質以外の材料としては、例えばチタン酸バリウム(BT)などの電気絶縁性(即ち電子伝導性及びイオン伝導性に関する電気絶縁性)を有する材料を採用できる。電気絶縁性を有する材料としては、例えば、チタン酸ストロンチウム、アルミナ、ジルコニア、シリカなどの金属酸化物や、ポリエチレン、ポリプロピレン、ABS、アクリル、エポキシ、ポリイミドなどの樹脂などが挙げられる。
更に、固体電解質体に含まれる固体電解質以外の材料には、固体電解質を構成する元素の酸化物も採用できる。固体電解質を構成する元素の酸化物材料としては、例えば、AlPO4、TiO2、LaTiO3などが挙げられる。
The
In addition, as materials other than the solid electrolyte contained in the solid electrolyte layer, for example, a material having electrical insulation (that is, electrical insulation related to electron conductivity and ion conductivity) such as barium titanate (BT) can be employed. Examples of the material having electrical insulation include metal oxides such as strontium titanate, alumina, zirconia, and silica, and resins such as polyethylene, polypropylene, ABS, acrylic, epoxy, and polyimide.
Furthermore, oxides of elements constituting the solid electrolyte can be employed as materials other than the solid electrolyte contained in the solid electrolyte body. Examples of the oxide material of the element constituting the solid electrolyte include AlPO 4 , TiO 2 , LaTiO 3 and the like.
固体電解質体3を形成する方法としては、上述した固体電解質の材料を含むスラリー等を用いてグリーンシートを作製し、そのグリーンシートを所定の条件で焼成して固体電解質体3(従って固体電解質積層体5)とする方法など、周知の各種の方法を採用できる。なお、所定の焼成条件としては、例えば400℃〜1300℃で1〜72時間焼成する条件を採用できる。
As a method of forming the
内部電極7の材料としては、Au、Pt、Pd、Ag、Ni、Cu等、周知の各種の導電材料を採用できる。この内部電極7を形成する方法としては、前記導電材料を含むスラリーやペーストを用いたスクリーン印刷法等、周知の各種の方法を採用できる。例えば薄膜法、塗布法、溶射法、スパッタ法、メッキ法等を採用できる。なお、外部電極9についても、内部電極7と同様な材料、同様な形成方法を採用できる。
As the material of the
キャパシタ形成体1aに印加する電圧としては、2.5V以上10V以下の範囲を採用できる。また、印加する電圧としては、交流電圧又は直流電圧を採用できる。なお、直流電流を印加する場合には、最初に所定方向(例えば第1内部電極7aから第2内部電極7bに電流が流れる方向)に直流電圧を印加した後に、逆方向(例えば第2内部電極7bから第1内部電極7aに電流が流れる方向)に直流電圧を印加してもよい。
As a voltage applied to the capacitor formed
また、電圧を印加する際の所定の雰囲気としては、大気雰囲気を採用できる。また、真空雰囲気や不活性ガスの雰囲気を採用でき、不活性ガスの種類としては、Ar、He、N2を採用できる。 An air atmosphere can be adopted as the predetermined atmosphere when applying the voltage. Further, a vacuum atmosphere or an inert gas atmosphere can be employed, and Ar, He, or N 2 can be employed as the kind of inert gas.
次に、キャパシタの製造方法の実施例について詳細に説明する。
[実施例1]
a)まず、本実施例1のキャパシタの製造方法について説明する。
Next, an embodiment of a capacitor manufacturing method will be described in detail.
[Example 1]
a) First, a method for manufacturing the capacitor of Example 1 will be described.
<仮焼粉末作製工程>
まず、固体電解質であるLAGPを製造するために、Li1.5Al0.5Ge0.5(PO4)3のモル比となる様に、炭酸リチウム、酸化ジルコニウム、酸化アルミニウムを、所定量秤量して混合した混合材料を作製した。その混合材料を、エチルアルコールと共に、ナイロンポットとジルコニア球石を用いて混合した。その混合物を乾燥した後に、アルミナのルツボを用いて、大気雰囲気中で、最高温度900℃にて2時間保持して仮焼を行い、LAGPの仮焼粉末を作製した。
<Calcined powder production process>
First, in order to produce LAGP which is a solid electrolyte, lithium carbonate, zirconium oxide, and aluminum oxide are added in a predetermined amount so as to have a molar ratio of Li 1.5 Al 0.5 Ge 0.5 (PO 4 ) 3. A mixed material was weighed and mixed. The mixed material was mixed with ethyl alcohol using a nylon pot and zirconia cobblestone. The mixture was dried and calcined with an alumina crucible in an air atmosphere at a maximum temperature of 900 ° C. for 2 hours to prepare a LAGP calcined powder.
<粉砕粉末作製工程>
次に、前記仮焼粉末を、エチルアルコールとともに、ナイロンポットとジルコニア球石を用いて、36時間粉砕を行い、乾燥して、LAGPの粉砕粉末を作製した。
<Crushed powder preparation process>
Next, the calcined powder was pulverized for 36 hours together with ethyl alcohol using a nylon pot and zirconia spherulite, and dried to prepare a pulverized powder of LAGP.
<スラリー作製工程>
次に、前記粉砕粉末と、バインダ(アクリル樹脂)と、可塑剤(フタル酸ジオクチル)とを、メチルエチルケトン/トルエン混合溶剤中で混合して、LAGPのスラリーを作製した。
<Slurry production process>
Next, the pulverized powder, a binder (acrylic resin), and a plasticizer (dioctyl phthalate) were mixed in a methyl ethyl ketone / toluene mixed solvent to prepare a slurry of LAGP.
<シート作製工程>
次に、前記スラリーを、ドクターブレード法で、片面にSi処理されたPET製キャリアフィルムに塗布して、厚さ30μmのシートを作製した。
<Sheet preparation process>
Next, the slurry was applied to a PET carrier film Si-treated on one side by a doctor blade method to produce a 30 μm thick sheet.
<内部電極印刷工程>
次に、このシートを所定のサイズに打ち抜き、シートの一方の表面に、内部電極となるPt電極の材料を、スクリーン印刷により、所定の電極パターン(上述した2種の電極パターン)となるように印刷した。なお、Pt電極の材料は、Pt粉末にバインダと溶剤を加えてペースト状にしたものである。
<Internal electrode printing process>
Next, this sheet is punched into a predetermined size, and a Pt electrode material that becomes an internal electrode is formed on one surface of the sheet so as to form a predetermined electrode pattern (the above-described two types of electrode patterns) by screen printing. Printed. The material of the Pt electrode is a paste formed by adding a binder and a solvent to Pt powder.
<積層体作製工程>
次に、前記Pt電極材料をスクリーン印刷したシート2枚(即ち前記電極パターンが異なる2種のシート)と打ち抜いただけのシートを用いて、前記図2に模式的に示す構造(積層構造)となるように、LAGPの積層体(母材の積層体)を作製し、WIPにより80℃に加熱しながら196MPaにて1000秒保持して高圧プレスをして母材を作製した。
<Laminated body production process>
Next, a structure (laminated structure) schematically shown in FIG. 2 using two sheets of the Pt electrode material screen-printed (that is, two kinds of sheets having different electrode patterns) and a sheet just punched out, Thus, a laminate of LAGP (matrix of the base material) was produced, and heated to 80 ° C. with WIP and held at 196 MPa for 1000 seconds to perform high pressure pressing to produce a base material.
その後、前記母材に対して、CO2レーザ加工機にて、製品形状に沿ってブレーク加工をし、ブレーク溝に沿って個片化してLAGP積層体(未焼成の複合体)を作製した。
<焼成工程>
次に、前記個片化した積層体を、大気雰囲気中で280℃に加熱して、脱バインダ処理をした後に、大気雰囲気中で、最高温度850℃で20時間保持して焼成し、複合体11を作製した。
Thereafter, the base material was subjected to break processing along the product shape with a CO 2 laser processing machine, and separated into pieces along the break grooves, thereby producing a LAGP laminate (unfired composite).
<Baking process>
Next, the singulated laminate is heated to 280 ° C. in an air atmosphere to remove the binder, and then fired in the air atmosphere by holding at a maximum temperature of 850 ° C. for 20 hours. 11 was produced.
<外部電極作製工程>
次に、複合体11の内部電極7が露出している側面に、2次メタライズ用の銀ペーストを塗り、350℃に加熱して15分間保持し焼き付けを行って外部電極9を形成した。
<External electrode manufacturing process>
Next, a silver paste for secondary metallization was applied to the side surface of the composite 11 where the
これによって、下記の評価に供する試料1〜6のキャパシタ形成体1aを得た。
つまり、図2に示すように、3層の固体電解質体3が積層された固体電解質積層体5と、固体電解質積層体5内に配置された一対の内部電極7と、複合体11の側面に形成された外部電極9とを備えた、電圧印加前のキャパシタ1(即ちキャパシタ形成体1a)を得た。
Thereby,
That is, as shown in FIG. 2, a
なお、ここでは、各固体電解質体3の厚みは、例えば、図2の上方より、T1が150μm、T2が16.5μm、T3が150μmである。
b)次に、キャパシタの性能を確認するための評価(実験例)について説明する。
Here, the thickness of each
b) Next, evaluation (experimental example) for confirming the performance of the capacitor will be described.
前記試料1〜6のうち、試料1については、下記(A)の条件で交流インピーダンス測定を実施し、比較データとした。試料2〜6については、下記の評価フローに示す印加電圧で、下記(B)の条件で交流電圧を印加する交流電圧印加処理を実施した後(即ちキャパシタ形成体に電圧を印加してキャパシタとした後)、下記(A)の条件で交流インピーダンス測定を実施し、インピーダンス特性に与える交流電圧印加の影響について調査した。
Among
[評価フロー]
試料1:A(電圧印加無し)
試料2:B(実効値1V、最大電圧約1.4V)→A
試料3:B(実効値2V、最大電圧約2.8V)→A
試料4:B(実効値3V、最大電圧約4.2V)→A
試料5:B(実効値4V、最大電圧約5.6V)→A
試料6:B(実効値5V、最大電圧約7V)→A
A.交流インピーダンス測定(Agilent製4294A使用)
測定電圧(実効値):0.1V
測定周波数:40Hz〜110MHz
B.交流電圧印加処理(Solartron製1296と1255B使用)
印加電圧(実効値):1V、2V、3V、4V、5V
印加電圧(最大値):1.4V、2.8V、4.2V、5.6V、7V
印加周波数:100Hz
印加時間:1min
印加雰囲気:大気中
上述した(B)交流電圧印加処理後の(A)交流インピーダンス測定から、図3〜図5及び下記表1に示す結果が得られた。
[Evaluation Flow]
Sample 1: A (no voltage applied)
Sample 2: B (effective value 1 V, maximum voltage about 1.4 V) → A
Sample 3: B (effective value 2 V, maximum voltage about 2.8 V) → A
Sample 4: B (effective value 3 V, maximum voltage about 4.2 V) → A
Sample 5: B (effective value 4 V, maximum voltage about 5.6 V) → A
Sample 6: B (effective value 5 V, maximum voltage about 7 V) → A
A. AC impedance measurement (using Agilent 4294A)
Measurement voltage (effective value): 0.1V
Measurement frequency: 40Hz ~ 110MHz
B. AC voltage application process (using Solartron 1296 and 1255B)
Applied voltage (effective value): 1V, 2V, 3V, 4V, 5V
Applied voltage (maximum value): 1.4V, 2.8V, 4.2V, 5.6V, 7V
Applied frequency: 100Hz
Application time: 1 min
Applied atmosphere: in air From (B) AC impedance measurement after (B) AC voltage application processing described above, the results shown in FIGS. 3 to 5 and Table 1 below were obtained.
なお、図3の縦軸はインピーダンスの虚数成分に−1を乗じた値で横軸は実数成分であり、図4の縦軸は誘電正接(tanδ)で横軸は周波数(横軸のみ対数目盛)であり、図5の縦軸は電気容量(C)横軸は周波数(縦軸及び横軸は対数目盛)である(他の実施例の同様な各図においても同様である)。 The vertical axis in FIG. 3 is a value obtained by multiplying the imaginary component of the impedance by −1, the horizontal axis is the real component, the vertical axis in FIG. 4 is the dielectric loss tangent (tan δ), and the horizontal axis is the frequency (logarithmic scale only on the horizontal axis). 5 is the electric capacity (C), the horizontal axis is the frequency (the vertical axis and the horizontal axis are logarithmic scales) (the same applies to the same figures in other embodiments).
ここでは、下記表1の試料3〜6が、2.5V以上の電圧を印加した本発明例である。
Here,
誘電損失は、10kHzにおけるインピーダンスの(実数成分)/(虚数成分)の絶対値である。誘電損失の変化率は、10kHzにおける電圧印加なしの誘電損失に対する電圧印加後の誘電損失の割合である。低損失化の評価の判定基準は、誘電損失の変化率が、「◎:50%未満」、「○:50%以上95%未満」、「×:95%以上」である。なお、この表1の意味については、以下の表2〜表4についても同様である。
The dielectric loss is an absolute value of (real component) / (imaginary component) of impedance at 10 kHz. The rate of change of dielectric loss is the ratio of dielectric loss after voltage application to dielectric loss without voltage application at 10 kHz. The criteria for evaluating the reduction of loss are the rate of change of dielectric loss: “◎: less than 50%”, “◯: 50% or more and less than 95%”, “×: 95% or more”. The meaning of Table 1 is the same for Tables 2 to 4 below.
上述した実験から明らかなように、交流電圧を2V(実効値:最大値は2.8V)印加することにより、インピーダンス特性に変化がみられ、更に印加電圧を上げて4V(実効値:最大値は約5.6V)以上とすることによって、インピーダンス特性が大きく変化することが分かる。 As is apparent from the above-described experiment, the impedance characteristic is changed by applying an AC voltage of 2 V (effective value: maximum value is 2.8 V), and the applied voltage is further increased to 4 V (effective value: maximum value). Is about 5.6 V), it can be seen that the impedance characteristics change greatly.
また、印加電圧を増加させると、粒界に起因する誘電損失(tanδ)のピークが低くなり、C(電気容量)は小さくなるものの、キャパシタの見かけの比誘電率は低いものでも6000以上であり、周知のB特性(高誘電率系コンデンサ(Class2)の温度特性の規格)を満足する一般的なMLCC材料であるチタン酸バリウム(BT)の比誘電率以上となる。 Further, when the applied voltage is increased, the peak of dielectric loss (tan δ) due to the grain boundary is lowered and C (electric capacity) is reduced, but the apparent dielectric constant of the capacitor is 6000 or more even though it is low. The dielectric constant is equal to or higher than that of barium titanate (BT), which is a general MLCC material that satisfies the well-known B characteristics (standard of temperature characteristics of a high dielectric constant capacitor (Class 2)).
つまり、(B)の交流電圧印加処理によって、最大電圧2.5V以上の電圧を印加した本発明例の試料3〜6においては、高い比誘電率(従って高い電気容量)と低い誘電損失とを両立できることが分かる。
That is, in the
また、表中の記載はないが、印加電圧を増加させると、実用される周波数帯域(例えば1kHz〜100kHz)におけるCの変化率が小さくなる。また、1kHzに対する100kHzのCは電圧印加前では18%程度にまで低下するが、5V(実効値:最大値は約7V)印加後は50%以上に改善する。 Although not shown in the table, when the applied voltage is increased, the rate of change of C in a practical frequency band (for example, 1 kHz to 100 kHz) decreases. Further, C at 100 kHz with respect to 1 kHz decreases to about 18% before voltage application, but improves to 50% or more after application of 5 V (effective value: maximum value is about 7 V).
なお、本発明者等の研究によれば、特開2013−225534号に開示される従来技術では、本実施例1と同等の層間厚みの場合、1kHzに対する100kHzの電気容量は10%程度にまで低下することが確認されており、それに対して、本発明の効果が優れていることが分かる。
[実施例2]
a)まず、本実施例2のキャパシタの製造方法について説明する。
According to the study by the present inventors, in the conventional technique disclosed in Japanese Patent Application Laid-Open No. 2013-225534, when the interlayer thickness is the same as that of the first embodiment, the electric capacity of 100 kHz with respect to 1 kHz is about 10%. It has been confirmed that the value is lowered, and it can be seen that the effect of the present invention is excellent.
[Example 2]
a) First, a method for manufacturing the capacitor of the second embodiment will be described.
本実施例2のキャパシタの製造方法では、前記実施例1と同様な工程にて、キャパシタ形成体を作製した。
ただし、<積層体作製工程>において積層される構造のみ違いがあり、この工程では、焼成後の中央の固体電解質体3の厚みT2を33μmとした。
In the method for manufacturing a capacitor of Example 2, a capacitor formed body was manufactured through the same steps as in Example 1.
However, there are only differences structure laminated in <laminate manufacturing step> In this step, the thickness T 2 of the central
この製造方法によって、下記の評価に供する試料7〜12のキャパシタ形成体を作製した。
b)次に、キャパシタの性能を確認するための評価(実験例)について説明する。
By this manufacturing method, capacitor formed bodies of
b) Next, evaluation (experimental example) for confirming the performance of the capacitor will be described.
前記試料7〜12のうち、試料7について、下記(A)の条件で交流インピーダンス測定を実施し、比較データとした。試料8〜12については、下記評価フローに示す電圧で下記(C)の条件で直流電圧を印加する直流電圧印加処理を実施した後、下記(A)の条件で交流インピーダンス測定を実施して、インピーダンス特性に与える直流電圧印加の影響について調査した。なお、試料12については、5.6Vの直流電圧印加処理を行った後、逆方向の直流電圧印加処理(直流逆電圧印加処理)を実施し、下記(A)の条件で交流インピーダンス測定を実施した。
Among the
[評価フロー]
試料8:C(1.4V)→A
試料9:C(2.8V)→A
試料10:C(4.2V)→A
試料11:C(5.6V)→A
試料12:C(5.6V)→C(−5.6V)→A
A.交流インピーダンス測定(Agilent製4294A使用)
測定電圧(実効値):0.1V
測定周波数:40Hz〜110MHz
C.直流電圧印加処理(ADC製R8340A使用)
印加電圧:1.4V、2.8V、4.2V、5.6V、5.6V、−5.6V
印加時間:1h
印加雰囲気:真空中
なお、電圧印加後、キャパシタの電圧が50mV以下になるまで放電処理を実施した。
[Evaluation Flow]
Sample 8: C (1.4 V) → A
Sample 9: C (2.8 V) → A
Sample 10: C (4.2 V) → A
Sample 11: C (5.6 V) → A
Sample 12: C (5.6 V) → C (−5.6 V) → A
A. AC impedance measurement (using Agilent 4294A)
Measurement voltage (effective value): 0.1V
Measurement frequency: 40Hz ~ 110MHz
C. DC voltage application processing (using ADC R8340A)
Applied voltage: 1.4V, 2.8V, 4.2V, 5.6V, 5.6V, -5.6V
Application time: 1h
Applied atmosphere: in vacuum After the voltage application, discharge treatment was performed until the voltage of the capacitor became 50 mV or less.
上述した(C)直流電圧印加処理後の(A)交流インピーダンス測定から、図6〜図8及び下記表2に示す結果が得られた。
ここでは、下記表2の試料9〜12が、2.5V以上の電圧を印加した本発明例である。
The results shown in FIGS. 6 to 8 and Table 2 below were obtained from (A) AC impedance measurement after the DC voltage application process described above.
Here,
特に、(C)の直流電圧印加処理にて、5.6Vの電圧を印加することにより、程度は小さいものの、キャパシタのインピーダンス特性が、上述した交流電圧印加処理を実施した場合と同様な変化をしていることが分かる。 In particular, by applying a voltage of 5.6 V in the DC voltage application process of (C), the impedance characteristics of the capacitor change to the same extent as when the above-described AC voltage application process is performed, although the degree is small. You can see that
また、試料12については、直流逆電圧印加処理により、更に誘電損失が低くなることが分かる(表2参照)。
[実施例3]
a)まず、本実施例3のキャパシタの製造方法について説明する。
Moreover, about the
[Example 3]
a) First, a method for manufacturing the capacitor of the third embodiment will be described.
本実施例3のキャパシタの製造方法では、前記実施例2と同様な工程にて、下記の評価に供する試料13〜15のキャパシタ形成体を作製した。
b)次に、キャパシタの性能を確認するための評価(実験例)について説明する。
In the method for manufacturing a capacitor of Example 3, capacitor formed bodies of Samples 13 to 15 for the following evaluation were manufactured in the same process as in Example 2.
b) Next, evaluation (experimental example) for confirming the performance of the capacitor will be described.
前記試料13〜15について、下記(D)の条件でパルス状(矩形状)に電圧を印加するパルス電圧印加処理を実施した後、下記(A)の条件で交流インピーダンス測定を実施し、インピーダンス特性に与える電圧印加時間の影響について調査した。なお、前記試料7についても、本実施例3の条件で評価を行った。
The samples 13 to 15 were subjected to a pulse voltage application process in which a voltage was applied in a pulse shape (rectangular shape) under the following condition (D), and then an AC impedance measurement was performed under the following condition (A) to obtain impedance characteristics. The effect of the voltage application time on the The
[評価フロー]
試料13:D(5.6V×1秒)→A
試料14:D(5.6V×2.5秒)→A
試料15:D(5.6V×10秒)→A
A.交流インピーダンス測定(Agilent製4294A使用)
測定電圧(実効値):0.1V
測定周波数:40Hz〜110MHz
D.パルス電圧印加処理(ADC製R8340A使用)
印加電圧:5.6V
印加時間:1秒、2.5秒、10秒
印加雰囲気:真空中
上述した(D)パルス電圧印加処理後の(A)交流インピーダンス測定から、図9〜図11及び下記表3に示す結果が得られた。
[Evaluation Flow]
Sample 13: D (5.6 V × 1 second) → A
Sample 14: D (5.6 V × 2.5 seconds) → A
Sample 15: D (5.6 V × 10 seconds) → A
A. AC impedance measurement (using Agilent 4294A)
Measurement voltage (effective value): 0.1V
Measurement frequency: 40Hz ~ 110MHz
D. Pulse voltage application process (using ADC R8340A)
Applied voltage: 5.6V
Application time: 1 second, 2.5 seconds, 10 seconds Applied atmosphere: in vacuum
The results shown in FIGS. 9 to 11 and Table 3 below were obtained from (A) AC impedance measurement after the pulse voltage application process described above.
ここでは、下記表3の試料13〜15が、2.5V以上の電圧を印加した本発明例である。 Here, Samples 13 to 15 in Table 3 below are examples of the present invention to which a voltage of 2.5 V or higher was applied.
また、印加時間の増加と共に、インピーダンス特性の変化も大きくなることが分かる。つまり、印加時間の増加と共に、誘電損失も低くなっており(表3参照)、印加している時間の経過とともに、固体電解質体内の改質が進んでいると考えられる。
[実施例4]
a)まず、本実施例4のキャパシタの製造方法について説明する。
It can also be seen that the change in impedance characteristics increases with the application time. That is, as the application time increases, the dielectric loss also decreases (see Table 3), and it is considered that the reforming of the solid electrolyte body is progressing as the application time elapses.
[Example 4]
a) First, a method for manufacturing the capacitor of the fourth embodiment will be described.
本実施例4は固体電解質として、LLZを用いたものである。
<仮焼粉末作製工程>
まず、固体電解質であるLLZを製造するために、Li7La3Zr2O12のモル比となる様に、炭酸リチウム、水酸化ランタン、酸化ジルコニウムを、所定量秤量して混合した混合材料を作製した。その混合材料を、エチルアルコールと共に、ナイロンポットとジルコニア球石を用いて混合した。その混合物を乾燥した後に、アルミナのルツボを用いて、大気雰囲気中で、最高温度1100℃にて10時間保持して仮焼を行い、LLZの仮焼粉末を作製した。
Example 4 uses LLZ as the solid electrolyte.
<Calcined powder production process>
First, in order to produce LLZ which is a solid electrolyte, a mixed material in which a predetermined amount of lithium carbonate, lanthanum hydroxide and zirconium oxide is weighed and mixed so as to have a molar ratio of Li 7 La 3 Zr 2 O 12 is prepared. Produced. The mixed material was mixed with ethyl alcohol using a nylon pot and zirconia cobblestone. After the mixture was dried, it was calcined by using an alumina crucible in an air atmosphere at a maximum temperature of 1100 ° C. for 10 hours to prepare a LLZ calcined powder.
<粉砕粉末作製工程>
次に、前記仮焼粉末を、メチルエチルケトンとともに、ナイロンポットとジルコニア球石を用いて、36時間粉砕を行い、乾燥して、LLZの粉砕粉末を作製した。
<Crushed powder preparation process>
Next, the calcined powder was pulverized for 36 hours together with methyl ethyl ketone using a nylon pot and zirconia spherulite, and dried to prepare LLZ pulverized powder.
<スラリー作製工程>
次に、前記粉砕粉末と、バインダ(ブチラール樹脂)と、可塑剤(フタル酸ジオクチル)とを、メチルエチルケトン/トルエン混合溶剤中で混合して、LLZのスラリーを作製した。
<Slurry production process>
Next, the pulverized powder, a binder (butyral resin), and a plasticizer (dioctyl phthalate) were mixed in a methyl ethyl ketone / toluene mixed solvent to prepare an LLZ slurry.
<シート作製工程>
次に、前記スラリーを、ドクターブレード法で、片面にSi処理されたPET製キャリアフィルムに塗布して、厚さ20μmのシートを作製した。
<Sheet preparation process>
Next, the slurry was applied to a PET carrier film Si-treated on one side by a doctor blade method to produce a 20 μm thick sheet.
<内部電極印刷工程>
次に、前記シートを所定のサイズに打ち抜き、シートの一方の表面に、内部電極となるNi電極の材料を、スクリーン印刷により、所定の電極パターン(前記実施例1と同様な2種の電極パターン)となるように印刷した。なお、Ni電極の材料は、Ni粉末にバインダと溶剤を加えてペースト状にしたものである。
<Internal electrode printing process>
Next, the sheet is punched into a predetermined size, and a Ni electrode material to be an internal electrode is formed on one surface of the sheet by screen printing to form a predetermined electrode pattern (two types of electrode patterns similar to those in Example 1). ) Was printed. The material for the Ni electrode is a paste obtained by adding a binder and a solvent to Ni powder.
<積層体作製工程>
次に、Ni電極材料をスクリーン印刷したシート2枚(実施例1と同様な2種のシート)と打ち抜いただけのシートを用いて、図13に模式的に示す構造(積層構造)となるように、LLZの積層体(母材の積層体)を作製し、WIPにより80℃に加熱しながら196MPaにて1000秒保持して高圧プレスをして母材を作製した。
<Laminated body production process>
Next, a structure (laminated structure) schematically shown in FIG. 13 is obtained by using two sheets of Ni electrode material screen-printed (two kinds of sheets similar to Example 1) and a sheet that has been punched out. Then, a laminate of LLZ (matrix of the base material) was produced, and heated to 80 ° C. with WIP and held at 196 MPa for 1000 seconds to perform high pressure pressing to produce a base material.
その後、前記母材に対して、CO2レーザ加工機にて製品形状に沿ってブレーク加工をし、ブレーク溝に沿って個片化してLLZ積層体(未焼成の複合体)を作製した。
<外部電極作製工程>
次に、前記個片化した積層体に対し、内部電極が露出している側面に外部電極となるNi電極の材料を塗布した。
Thereafter, the base material was subjected to break processing along the product shape with a CO 2 laser processing machine, and was cut into pieces along the break grooves to produce an LLZ laminate (unfired composite).
<External electrode manufacturing process>
Next, a material for a Ni electrode serving as an external electrode was applied to the side surface where the internal electrode was exposed to the separated laminate.
<焼成工程>
次に、前記Ni電極の材料を塗布した積層体を、大気雰囲気中で320℃に加熱して、脱バインダ処理をした後に、0.13(体積)%H2/N2の混合ガス雰囲気(還元雰囲気)中で、最高温度1200℃で2時間保持して焼成した。
<Baking process>
Next, the laminate to which the Ni electrode material is applied is heated to 320 ° C. in an air atmosphere to remove the binder, and then a mixed gas atmosphere of 0.13 (volume)% H 2 / N 2 ( In a reducing atmosphere, firing was performed at a maximum temperature of 1200 ° C. for 2 hours.
これにより、下記評価に供するキャパシタ形成体1aの試料16〜17を得た。
つまり、図12に示すように、3層の固体電解質体3が積層された固体電解質積層体5と、固体電解質積層体5内に配置された一対の内部電極7と、複合体11の側面に形成された外部電極9とを備えた、電圧印加前のキャパシタ1(即ちキャパシタ形成体1a)を得た。
Thereby, samples 16 to 17 of the capacitor formed
That is, as shown in FIG. 12, a
なお、ここでは、各固体電解質体3の厚みは、例えば、図12の上方より、T1が150μm、T2が10μm、T3が150μmである。
b)次に、キャパシタの性能を確認するための評価(実験例)について説明する。
Here, the thickness of each
b) Next, evaluation (experimental example) for confirming the performance of the capacitor will be described.
前記試料16、17のうち、試料16については、下記(A)の条件で交流インピーダンス測定を実施し、比較データとした。試料17については、下記評価フローに示す印加電圧で、下記(B)の条件で交流電圧印加処理を実施した後、下記(A)の条件で交流インピーダンス測定を実施し、インピーダンス特性に与える交流電圧印加の影響について調査した。 Among the samples 16 and 17, the sample 16 was subjected to AC impedance measurement under the following condition (A) and used as comparison data. For sample 17, the AC voltage was applied under the condition (B) below after applying the AC voltage application process under the condition (B) below with the applied voltage shown in the evaluation flow below, and the AC voltage applied to the impedance characteristics. The effect of application was investigated.
[評価フロー]
試料16:A(電圧印加無し)
試料17:B(実効値4V、最大電圧約5.6V)→A
A.交流インピーダンス測定(Agilent製4294A使用)
測定電圧(実効値):0.1V
測定周波数:40Hz〜110MHz
B.交流電圧印加処理(Solartron製1296と1255B使用)
印加電圧(実効値):4V
印加電圧(最大値):5.6V
印加周波数:100Hz
印加時間:1min
印加雰囲気:大気中
上述した(B)交流電圧印加処理後の(A)交流インピーダンス測定から、図13〜図15及び下記表4に示す結果が得られた。
[Evaluation Flow]
Sample 16: A (no voltage applied)
Sample 17: B (effective value 4 V, maximum voltage about 5.6 V) → A
A. AC impedance measurement (using Agilent 4294A)
Measurement voltage (effective value): 0.1V
Measurement frequency: 40Hz ~ 110MHz
B. AC voltage application process (using Solartron 1296 and 1255B)
Applied voltage (effective value): 4V
Applied voltage (maximum value): 5.6V
Applied frequency: 100Hz
Application time: 1 min
Applied atmosphere: in the air The results shown in FIGS. 13 to 15 and Table 4 below were obtained from (A) AC impedance measurement after the above-described (B) AC voltage application process.
ここでは、下記表4の試料17が、2.5V以上の電圧を印加した本発明例である。 Here, Sample 17 in Table 4 below is an example of the present invention in which a voltage of 2.5 V or higher was applied.
つまり、固体電解質としてLLZを用いた場合でも、4V(実効値:最大値は約5.6V)の交流電圧を印加することにより、インピーダンスに変化が見られ、Cは低くなるものの、誘電損失が低下し、LAGPの場合と同様な効果が得られることが分かる。 That is, even when LLZ is used as the solid electrolyte, a change in impedance can be seen by applying an AC voltage of 4 V (effective value: maximum value is about 5.6 V), and although C is lowered, dielectric loss is reduced. It can be seen that the same effect as in the case of LAGP can be obtained.
尚、本発明は前記実施形態や実施例になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
例えば、前記実施形態のキャパシタの構成とは別の形態として、4層以上の固体電解質体を積層する構成とし、複数の第1内部電極と複数の第2内部電極とを設け、それらが互いに入り組むように櫛歯状に配置してもよい。
In addition, this invention is not limited to the said embodiment and Example at all, and it cannot be overemphasized that it can implement with a various aspect in the range which does not deviate from this invention.
For example, as a form different from the structure of the capacitor of the above embodiment, a structure in which four or more layers of solid electrolyte bodies are stacked is provided, and a plurality of first internal electrodes and a plurality of second internal electrodes are provided, and they enter each other. You may arrange in a comb-tooth shape so that it may assemble.
1…キャパシタ
1a…キャパシタ形成体
3…固体電解質体
5…固体電解質積層体
7、7a、7b…内部電極
9、9a、9b…外部電極
11…複合体
DESCRIPTION OF
Claims (7)
該固体電解質体に形成された第1の電極及び該第1の電極と前記固体電解質体を介して対向して配置された第2の電極からなる一対の電極と、
を含むキャパシタの製造方法であって、
前記固体電解質体と前記一対の電極とを含むキャパシタ形成体を準備する準備工程と、
前記キャパシタ形成体の前記一対の電極の間に、2.5V以上の電圧を印加する第1電圧印加工程と、
を有することを特徴とするキャパシタの製造方法。 A solid electrolyte body mainly composed of a solid electrolyte having lithium ion conductivity;
A pair of electrodes composed of a first electrode formed on the solid electrolyte body and a second electrode disposed opposite to the first electrode with the solid electrolyte body interposed therebetween;
A method of manufacturing a capacitor including:
Preparing a capacitor forming body including the solid electrolyte body and the pair of electrodes;
A first voltage applying step of applying a voltage of 2.5 V or more between the pair of electrodes of the capacitor forming body;
A method for producing a capacitor, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043680A JP2016163022A (en) | 2015-03-05 | 2015-03-05 | Method of manufacturing capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043680A JP2016163022A (en) | 2015-03-05 | 2015-03-05 | Method of manufacturing capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016163022A true JP2016163022A (en) | 2016-09-05 |
Family
ID=56847606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015043680A Pending JP2016163022A (en) | 2015-03-05 | 2015-03-05 | Method of manufacturing capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016163022A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023058585A1 (en) * | 2021-10-04 | 2023-04-13 | 新日本電工株式会社 | Dielectric powder for ceramic capacitors and ceramic capacitor using same |
-
2015
- 2015-03-05 JP JP2015043680A patent/JP2016163022A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023058585A1 (en) * | 2021-10-04 | 2023-04-13 | 新日本電工株式会社 | Dielectric powder for ceramic capacitors and ceramic capacitor using same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102648161B1 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP6955363B2 (en) | Multilayer ceramic capacitors and their manufacturing methods | |
CN102810398B (en) | Laminated ceramic electronic component and multilayer ceramic capacitor | |
KR101000771B1 (en) | Multilayer ceramic capacitors | |
KR20190009707A (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
KR101648064B1 (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
JP6900157B2 (en) | Multilayer ceramic capacitors | |
JP7131955B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
WO2012099193A1 (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
JP7283357B2 (en) | Multilayer ceramic capacitor | |
KR20180113163A (en) | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor | |
KR20180027358A (en) | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor | |
KR20210063238A (en) | Ceramic electronic component and method of manufacturing the same | |
KR20180094786A (en) | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor | |
JP2017147398A (en) | Capacitor | |
JP2021136375A (en) | Ceramic electronic components and their manufacturing methods | |
JP4471453B2 (en) | Multilayer electronic components | |
JP2018041917A (en) | Capacitor | |
JP2019021817A (en) | Multilayer ceramic capacitor and method for manufacturing the same | |
JP3994719B2 (en) | Multilayer ceramic electronic components | |
JP7032916B2 (en) | Ceramic capacitors and their manufacturing methods | |
JP2016163022A (en) | Method of manufacturing capacitor | |
JP2022188286A (en) | Multilayer ceramic capacitor and manufacturing method of them | |
JP2017073469A (en) | Capacitor | |
JP2016163021A (en) | Capacitor |