JP2016159642A - Backup circuit - Google Patents
Backup circuit Download PDFInfo
- Publication number
- JP2016159642A JP2016159642A JP2015036857A JP2015036857A JP2016159642A JP 2016159642 A JP2016159642 A JP 2016159642A JP 2015036857 A JP2015036857 A JP 2015036857A JP 2015036857 A JP2015036857 A JP 2015036857A JP 2016159642 A JP2016159642 A JP 2016159642A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pull
- control circuit
- output terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
- B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明はバックアップ回路に関し、特に、制御回路の処理に異常が発生した際に、負荷を安全側の動作状態に制御するフェールセーフ技術に関する。 The present invention relates to a backup circuit, and more particularly to a fail-safe technique for controlling a load to a safe operating state when an abnormality occurs in processing of a control circuit.
近年における車両制御システムの高機能化および多機能化に伴い、車両に搭載される電装品の多くは、その制御を機械的制御から電気的制御に移しつつある。車両内の各種電装品や、アクチュエータ、センサなどの電子機器は、それぞれに対応する駆動回路によりその動作が定められる。これら駆動回路はさらに上位の制御回路に接続されており、かかる制御回路が各駆動回路の連携や同期を管理し、全体としての動作を統率することにより、種々の目的に応じた車両機能が実現されている。 With the recent increase in functionality and multifunction of vehicle control systems, many of the electrical components mounted on vehicles are shifting from mechanical control to electrical control. The operation of electronic devices such as various electrical components in the vehicle, actuators, and sensors is determined by corresponding drive circuits. These drive circuits are connected to a higher-level control circuit, and the control circuit manages the cooperation and synchronization of each drive circuit and controls the overall operation, thereby realizing vehicle functions for various purposes. Has been.
機器によっては、制御回路の故障が車両の走行や安全性に甚大な影響を与えることがあり、電気的制御への依存度が高まるにつれ、制御回路に要求される信頼性も高くなってきている。このような背景から、制御回路には、制御回路の処理に異常が発生した場合に、車両を安全な状態へと制御するフェールセーフ機能やフォールトトレラント機能を備えることが望まれている。 Depending on the equipment, failure of the control circuit can have a profound effect on the running and safety of the vehicle, and as the dependence on electrical control increases, the reliability required for the control circuit has increased. . From such a background, it is desired that the control circuit has a fail-safe function and a fault-tolerant function for controlling the vehicle to a safe state when an abnormality occurs in the processing of the control circuit.
上記特許文献1には、自動車用パワーウィンドウの制御方法と制御装置の発明が開示されている。かかる発明は、制御装置であるマイコンの状態を、マイコンの外部に配置されたウォッチドッグタイマーで監視し、マイコンのプログラム処理から異常が検出されたときは、かかる外部ウォッチドッグタイマーがマイコンをリセットするとともにバックアップ回路を起動し、パワーウィンドウの開閉処理を継続させる。 Patent Document 1 discloses an invention of a control method and a control device for an automobile power window. In this invention, the state of the microcomputer as the control device is monitored by a watchdog timer arranged outside the microcomputer, and when an abnormality is detected from the program processing of the microcomputer, the external watchdog timer resets the microcomputer. At the same time, the backup circuit is activated to continue the power window opening / closing process.
上記発明は、マイコンの状態監視だけでなく、バックアップ回路の操作もウォッチドッグタイマーで行っていることから、マイコンに内蔵されたウォッチドッグタイマーを使用することができず、別途外部ウォッチドッグタイマーを用意しなければならない。外部ウォッチドッグタイマーを用いる構成では、内蔵のウォッチドッグタイマーを使用する場合に比べて、マイコンのリセット時おけるメモリダンプや、その他リセット原因の調査に必要な情報であるリセットログを取得することが難しいという問題がある。さらに、外部ウォッチドッグタイマーを配置する回路面積が余分に必要となるとともに、回路構造が複雑化するという問題もある。 In the above invention, not only the status of the microcomputer but also the backup circuit is operated by the watchdog timer. Therefore, the watchdog timer built into the microcomputer cannot be used, and a separate external watchdog timer is prepared. Must. In the configuration using an external watchdog timer, it is more difficult to obtain a memory dump when resetting the microcomputer and a reset log that is information necessary for investigating the cause of the reset than when using the built-in watchdog timer. There is a problem. Furthermore, there is a problem that an extra circuit area for arranging the external watchdog timer is required and the circuit structure is complicated.
上記問題に鑑み、本発明の解決しようとする課題は、制御回路の処理に異常が発生したときに、自動的かつ迅速に負荷を安全な状態に制御するとともに、詳細なリセットログを取得可能なバックアップ回路を提供することにある。 In view of the above problems, the problem to be solved by the present invention is that when an abnormality occurs in the processing of the control circuit, the load can be automatically and quickly controlled to a safe state and a detailed reset log can be acquired. It is to provide a backup circuit.
上記課題を解決するため、本発明に係るバックアップ回路は、自回路を強制的にリセットするリセット手段を内蔵する制御回路と、前記制御回路の有する複数の出力端子のうちLレベルに設定されたL出力端子と、前記L出力端子と直流電源との間に介設されたプルアップ抵抗器と、を具え、前記プルアップ抵抗器の下流側には、他の回路の入力端子が接続されていることを要旨とする。 In order to solve the above-described problems, a backup circuit according to the present invention includes a control circuit having a reset unit for forcibly resetting its own circuit, and an L set to an L level among a plurality of output terminals of the control circuit. An output terminal; and a pull-up resistor interposed between the L output terminal and a DC power source. An input terminal of another circuit is connected to the downstream side of the pull-up resistor. This is the gist.
制御回路の出力端子をLレベル出力に設定し、シンク電流を生じさせることにより、直流電源の電流をL出力端子に吸い込ませることができる。L出力端子に電流が流入することで、直流電源の電源電圧はプルアップ抵抗器により降下されることから、他の回路の入力端子に対してはLレベルが出力される。制御回路のプログラム処理から何らかの異常が検出され、リセット手段により制御回路が強制的にリセットされると、制御回路の初期化処理が実行されている間、L出力端子はハイインピーダンス(Hi−Z)状態となり、直流電源からL出力端子への通電が遮断される。電流シンクが作用しないときのプルアップ抵抗器における電圧降下はごく僅かであることから、接続された他の回路の入力端子には電源電圧とほぼ同じ、Hレベルの信号(フェールセーフ信号)が印加される。 By setting the output terminal of the control circuit to the L level output and generating a sink current, the current of the DC power supply can be sucked into the L output terminal. Since the current flows into the L output terminal, the power supply voltage of the DC power supply is dropped by the pull-up resistor, so that the L level is output to the input terminals of other circuits. If any abnormality is detected from the program processing of the control circuit and the control circuit is forcibly reset by the reset means, the L output terminal is set to high impedance (Hi-Z) while the initialization process of the control circuit is being executed. In this state, energization from the DC power supply to the L output terminal is interrupted. Since the voltage drop in the pull-up resistor when the current sink does not work is very small, an H level signal (fail-safe signal) that is almost the same as the power supply voltage is applied to the input terminals of other connected circuits. Is done.
上記構成を備えることにより、制御回路のL出力端子の状態に応じて自動的にフェールセーフ信号を送信することが可能となり、制御回路の状態監視やフェールセーフ信号の送信を行う回路を制御装置の外部に別途設ける必要がなくなる。これにより回路面積を抑えられるとともに、内蔵のリセット手段により制御回路の状態監視およびリセットを行うことができ、リセット時におけるリセットログの取得が容易となる。 By providing the above configuration, it becomes possible to automatically transmit a fail-safe signal according to the state of the L output terminal of the control circuit, and a circuit for monitoring the state of the control circuit and transmitting the fail-safe signal is provided in the control device. There is no need to provide it separately outside. As a result, the circuit area can be reduced, and the state of the control circuit can be monitored and reset by the built-in reset means, and the reset log can be easily acquired at the time of reset.
また、上記バックアップ回路は、前記プルアップ抵抗器の下流側がさらに、コンデンサを介して接地されていることが望ましい。 In the backup circuit, the downstream side of the pull-up resistor is preferably further grounded via a capacitor.
接地されたコンデンサが直流電源に接続されている場合、未充電のコンデンサは抵抗値がゼロの導線のように作用するため、直流電源の電流はコンデンサの方へ優先的に流れる。コンデンサは、そのキャパシタンスおよび直流電源の電源電圧に応じて一定時間電荷を蓄積する。コンデンサが飽和し、充電終止状態になると、その抵抗値は無限大となり、コンデンサへの通電は遮断される。 When a grounded capacitor is connected to the DC power supply, the uncharged capacitor acts like a lead wire having a resistance value of zero, so that the current of the DC power supply flows preferentially toward the capacitor. The capacitor accumulates electric charge for a certain period of time according to its capacitance and the power supply voltage of the DC power supply. When the capacitor is saturated and the charging is terminated, the resistance value becomes infinite, and the current supply to the capacitor is cut off.
制御回路の始動時におけるL出力端子は、制御回路の初期化処理が完了するまで間、一時的にハイインピーダンス状態となっている。かかる状態は制御回路の正常動作の範疇であり、他の回路の入力端子に対してフェールセーフ信号を送信する必要はない。直流電源(プルアップ抵抗器の下流)がコンデンサを介して接地されていることにより、制御回路の始動からL出力端子のLレベル出力が開始されるまでの間、直流電源の電流を一時的にコンデンサに流入させることができる。これにより電源電圧がプルアップ抵抗器で降下され、不必要なフェールセーフ信号の漏出が防止される。 The L output terminal at the start of the control circuit is temporarily in a high impedance state until the initialization process of the control circuit is completed. Such a state is a category of normal operation of the control circuit, and it is not necessary to transmit a fail-safe signal to the input terminal of another circuit. Since the DC power supply (downstream of the pull-up resistor) is grounded via a capacitor, the current of the DC power supply is temporarily changed from the start of the control circuit until the L level output of the L output terminal is started. Can flow into the capacitor. As a result, the power supply voltage is dropped by the pull-up resistor, and unnecessary fail-safe signal leakage is prevented.
また、上記バックアップ回路は、前記プルアップ抵抗器が、前記コンデンサの放電電流から前記L出力端子を保護する保護抵抗器を介して前記L出力端子と接続されていることが望ましい。 In the backup circuit, it is desirable that the pull-up resistor is connected to the L output terminal via a protective resistor that protects the L output terminal from a discharge current of the capacitor.
上記構成とすることにより、コンデンサの放電電流が保護抵抗器により制限されるため、L出力端子の定格を超えるシンク電流が生じることによる制御回路の故障を防止することができる。 With the above configuration, since the discharge current of the capacitor is limited by the protective resistor, it is possible to prevent a failure of the control circuit due to a sink current exceeding the rating of the L output terminal.
また、上記バックアップ回路は、前記入力端子にさらに、前記制御回路の他の出力端子が接続され、前記プルアップ抵抗器の下流側は、ダイオードを介して前記他の回路の入力端子に接続されている構成としても良い。 The backup circuit is further connected to the input terminal of another output terminal of the control circuit, and the downstream side of the pull-up resistor is connected to an input terminal of the other circuit via a diode. It is good also as composition which has.
また、上記バックアップ回路は、前記リセット手段がウォッチドッグタイマーである構成としても良い。 The backup circuit may be configured such that the reset means is a watchdog timer.
本発明に係るバックアップ回路によれば、制御回路の処理に異常が発生したときに、自動的かつ迅速に負荷を安全な状態に制御するとともに、詳細なリセットログを取得可能なバックアップ回路を提供することができる。 The backup circuit according to the present invention provides a backup circuit capable of automatically and quickly controlling a load to a safe state and obtaining a detailed reset log when an abnormality occurs in the processing of the control circuit. be able to.
(構成概要)
以下、図面を用いて本発明の実施形態について説明する。図1は本発明にかかるバックアップ回路10の全体構成を示すブロック図である。バックアップ回路10は図示しない車両に搭載され、制御回路20のプログラム処理に異常が発生したときに、他の回路である駆動回路50の入力端子へ直流電源31の電源電圧Vcc(以下「フェールセーフ信号」ともいう。)を印加する回路である。ここで、駆動回路50とは、電力装置の給電路を開閉するスイッチや、ヘッドライドの点灯・消灯を切り替えるスイッチなどを操作する回路を意味している。
(Configuration overview)
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the overall configuration of a
本実施形態における制御回路20は、CPU21と、制御プログラムや各種データを記憶するためのROMと、一時的にデータを記憶するためのRAMと、各種デバイスの入出力を制御するためのI/Oと、プログラム処理の異常を検知して制御回路20を強制的にリセットするリセット手段であるウォッチドッグタイマー22と、がパッケージに内蔵されたマイクロコントローラである。尚、説明の便のため、図1の制御回路20にはこれらのうち、CPU21、ウォッチドッグタイマー22、および、I/Oである他の出力端子23、24のみが示されている。
The
L出力端子24は、Lレベル出力に設定されたスリーステート端子である。直列に接続された直流電源31、プルアップ抵抗器32、およびL出力端子24はプルアップ回路30を構成し、プルアップ回路30の出力線301は、プルアップ抵抗器32とL出力端子24との間の配線から分岐している。プルアップ回路30の出力線301は駆動回路50の入力端子に接続されている。直流電源31にはさらに、接地されたコンデンサ40がプルアップ抵抗器32の下流側に接続されている。尚、本発明における「上流」および「下流」とは、直流電源20を起点とした電流および電圧の印加方向を意味している。
The
他の出力端子23は駆動回路50の入力端子に接続されている。制御回路20のプログラム処理が正常に実行されているときは、他の出力端子23から送信されたLレベルまたはHレベルの信号により駆動回路50の動作が制御される。尚、本実施形態の駆動回路50により制御される電装品は、駆動回路50の入力端子にHレベルが印加されているときが異常時における安全側の動作状態(例えばヘッドライトであれば点灯状態)である。
The
本実施形態においては、プルアップ回路30の出力線301は、他の出力端子23の出力線231に合流して駆動回路50の共通の入力端子に接続されている。そのため、プルアップ回路30の出力線301にはダイオード60が配置され、他の出力端子23の信号がL出力端子24側へ流入することが防止されている。尚、制御回路20と駆動回路50との接続方法は上記方法に限定されず、他の出力端子23の出力線231とプルアップ回路30の出力線301を駆動回路50の異なる入力端子に接続しても良く、また、OR回路を介して駆動回路50の共通の入力端子にこれら出力線231、301を接続しても良い。
In the present embodiment, the
(フェールセーフ動作)
次に、制御回路20のプログラム処理に異常が生じたときのフェールセーフ動作について、図2を用いて説明する。制御回路20のL出力端子24はLレベル出力に設定されていることから、制御回路20のプログラム処理が正常に実行されている間、直流電源31の電流はL出力端子24に吸い込まれる。直流電源31とL出力端子24との間にはプルアップ抵抗器32が介設されていることから、上記シンク電流により直流電源31の電源電圧Vccはプルアップ抵抗器32(および後述する保護抵抗器41)により略0[V]まで降下される。これにより、プルアップ回路30の出力はLレベルとなる(図2(a))。
(Fail-safe operation)
Next, the fail safe operation when an abnormality occurs in the program processing of the
制御回路20のプログラム処理に異常が発生し、ウォッチドッグタイマー22のタイマカウンタがオーバフローしたときは、ウォッチドッグタイマー22は、リセットログを保存しつつ制御回路20を強制的にリセットする。制御回路20がリセットされると、制御回路20の初期化処理が完了するまでの間、L出力端子24はハイインピーダンス状態となり、直流電源31からL出力端子24への通電は遮断されることとなる。
When an abnormality occurs in the program processing of the
駆動回路50の入力端子に印加される電流は極めて小さいことから、L出力端子24のシンク電流が発生しないときのプルアップ抵抗器32における電圧降下量はごく僅かである。よって、プルアップ回路30からは電源電圧Vccとほぼ同じ、Hレベルが出力され、駆動回路50は安全側の動作状態となる(図2(b))。
Since the current applied to the input terminal of the
バックアップ回路10は、プルアップ回路30を備えることにより、L出力端子24の状態変化を利用して、自動的かつ迅速に駆動回路50に対してフェールセーフ信号を送信する。これにより、制御回路20の状態監視およびリセットを内蔵のウォッチドッグタイマー22で行うことができ、リセットログの取得が容易になるとともに、部品点数や回路面積が抑えられている。
By providing the pull-up
(制御回路始動時の動作)
次に、制御回路20の始動時における動作について図3を用いて説明する。制御回路20の図示しない電源端子に直流電源31の電力が供給され、制御回路20が起動を開始すると、制御回路20の初期化処理が完了するまでの間、L出力端子24は一時的にハイインピーダンス状態となる。かかる状態は制御回路20の正常動作の範疇であり、駆動回路50の入力端子に対してフェールセーフ信号を送信する必要はない。
(Operation when starting the control circuit)
Next, the operation at the start of the
本実施形態におけるバックアップ回路10は、接地されたコンデンサ40がプルアップ抵抗器32を介して直流電源31に接続されている。未充電のコンデンサ40は抵抗値がゼロの導線のように作用することから、直流電源31の電流はコンデンサ40の方へ優先的に流れる。直流電源31とコンデンサ40との間にはプルアップ抵抗器32が介設されていることから、直流電源31の電源電圧Vccはプルアップ抵抗器32により略0[V]まで降下され、その結果、プルアップ回路30の出力はLレベルとなる(図3(a))。
In the
コンデンサ40は、そのキャパシタンスおよび直流電源31の電源電圧Vccに応じて一定時間電荷を蓄積する。コンデンサ40が飽和し、充電終止状態になると、その抵抗値は無限大となり、コンデンサ40への通電は遮断される。このように、バックアップ回路10のプルアップ回路30は、制御回路20の始動時においてL出力端子24が一時的にハイインピーダンス状態となっている間、直流電源31の電流をコンデンサ40に流入させることにより、不必要なフェールセーフ信号の漏出を防止している(図3(b))。
また、L出力端子24とコンデンサ40との間には、L出力端子24をコンデンサ40の放電電流から保護する保護抵抗器41が介設されていることにより、コンデンサ40の放電電流は保護抵抗器41により制限され、シンク電流がL出力端子24の定格を超えることによる制御回路20の故障が防止されている。
Further, a
以上、本発明の実施形態について詳細に説明したが、本発明は、上記実施形態等に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲において、種々の改変が可能である。 As mentioned above, although embodiment of this invention was described in detail, this invention is not limited to the said embodiment etc. at all, In the range which does not deviate from the meaning of this invention, a various change is possible.
尚、本発明においては、バックアップ回路を構成する各要素の作用や関係についての理解を促すべく、「プルアップ抵抗器」および「プルアップ回路」という用語を使用している。本発明でいう「プルアップ抵抗器」とはつまり、Lレベル出力の出力端子やコンデンサに電流が吸い込まれることにより、直流電源の電源電圧を降下させ、駆動回路側に電圧がかからないようにするための抵抗器である。また、本発明でいう「プルアップ回路」とは、上記プルアップ抵抗器の作用とともに、一般的なプルアップ回路が備えるスイッチとグランドの役割を、Lレベル出力の出力端子が担うことで(正常時:ON状態のスイッチとグランド、ハイインピーダンス時:OFF状態のスイッチ)、Lレベル(0[V])またはHレベル(電源電圧)を出力する回路を意味している。 In the present invention, the terms “pull-up resistor” and “pull-up circuit” are used in order to facilitate understanding of the operation and relationship of each element constituting the backup circuit. In the present invention, the “pull-up resistor” means that the power supply voltage of the DC power supply is lowered and no voltage is applied to the drive circuit side when current is sucked into the output terminal or capacitor of the L level output. It is a resistor. The “pull-up circuit” in the present invention means that the output terminal of the L level output plays a role of a switch and a ground included in a general pull-up circuit in addition to the action of the pull-up resistor (normally This means a circuit that outputs an L level (0 [V]) or an H level (power supply voltage).
10 バックアップ回路
20 制御回路
22 ウォッチドッグタイマー
24 L出力端子
30 プルアップ回路
301 出力線
31 直流電源
32 プルアップ抵抗器
40 コンデンサ
41 保護抵抗器
50 駆動回路
DESCRIPTION OF
Claims (5)
前記制御回路の有する複数の出力端子のうちLレベルに設定されたL出力端子と、
前記L出力端子と直流電源との間に介設されたプルアップ抵抗器と、を具え、
前記プルアップ抵抗器の下流側には、他の回路の入力端子が接続されていることを特徴とするバックアップ回路。 A control circuit incorporating a reset means for forcibly resetting its own circuit;
L output terminal set to L level among a plurality of output terminals of the control circuit;
A pull-up resistor interposed between the L output terminal and a DC power source,
An input terminal of another circuit is connected to the downstream side of the pull-up resistor.
前記プルアップ抵抗器の下流側は、ダイオードを介して前記他の回路の入力端子に接続されていることを特徴とする請求項1から請求項3のいずれか一項に記載のバックアップ回路。 The other output terminal of the control circuit is further connected to the input terminal of the other circuit,
The backup circuit according to any one of claims 1 to 3, wherein a downstream side of the pull-up resistor is connected to an input terminal of the other circuit via a diode.
The backup circuit according to claim 1, wherein the reset unit is a watchdog timer.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015036857A JP2016159642A (en) | 2015-02-26 | 2015-02-26 | Backup circuit |
PCT/JP2016/053446 WO2016136424A1 (en) | 2015-02-26 | 2016-02-05 | Backup circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015036857A JP2016159642A (en) | 2015-02-26 | 2015-02-26 | Backup circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016159642A true JP2016159642A (en) | 2016-09-05 |
Family
ID=56788430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015036857A Pending JP2016159642A (en) | 2015-02-26 | 2015-02-26 | Backup circuit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2016159642A (en) |
WO (1) | WO2016136424A1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3702906B2 (en) * | 1995-05-30 | 2005-10-05 | ジヤトコ株式会社 | Load drive control device for vehicle equipped with microcomputer |
JP2006103566A (en) * | 2004-10-07 | 2006-04-20 | Yazaki Corp | Display device and vehicular display system |
JP2010030376A (en) * | 2008-07-28 | 2010-02-12 | Koito Mfg Co Ltd | Lighting fixture for vehicle |
JP5182149B2 (en) * | 2009-02-25 | 2013-04-10 | 株式会社アドヴィックス | Sensor failure detection device |
-
2015
- 2015-02-26 JP JP2015036857A patent/JP2016159642A/en active Pending
-
2016
- 2016-02-05 WO PCT/JP2016/053446 patent/WO2016136424A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2016136424A1 (en) | 2016-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110262297B (en) | Relay control device and power supply system | |
US9748064B2 (en) | Fail-safe circuit | |
US7570002B2 (en) | Temperature tripping device | |
JP2011078235A (en) | Overcurrent protection circuit and on-vehicle display device | |
JP6254029B2 (en) | Drive control device and failure detection method | |
JP6416718B2 (en) | Fail-safe circuit | |
JPWO2017090352A1 (en) | Electronic device with spillover prevention circuit | |
JP5904375B2 (en) | Power supply control device | |
JP6327099B2 (en) | Semiconductor device | |
WO2016136424A1 (en) | Backup circuit | |
KR102476325B1 (en) | Apparatus and method for controlling fail satety using Fail Safety | |
US8412432B2 (en) | Protective arrangement for the protection of safety-relevant electronic circuits from malfunctions | |
JP4710386B2 (en) | Power supply | |
US10845429B2 (en) | Electronic control device | |
KR101446929B1 (en) | System for controlling power-up sequence | |
US20210288486A1 (en) | Power supply system, power supply system control method, and circuit board | |
US9809120B2 (en) | Discrete under voltage/over voltage monitoring circuit | |
JP2018182962A (en) | Motor control device | |
GB2428311A (en) | Electronic power switching unit | |
JP5817585B2 (en) | Electronic control unit | |
JP4140608B2 (en) | Overcurrent limiting circuit | |
KR20200069677A (en) | Apparatus for driving warning light and method for driving the same | |
US6963170B2 (en) | Lamp monitor and lamp | |
KR101394815B1 (en) | Circuit device for power supply rescue of integrated controller | |
JP2018152391A (en) | Semiconductor device |