JP2016157649A - Battery monitoring system - Google Patents

Battery monitoring system Download PDF

Info

Publication number
JP2016157649A
JP2016157649A JP2015035922A JP2015035922A JP2016157649A JP 2016157649 A JP2016157649 A JP 2016157649A JP 2015035922 A JP2015035922 A JP 2015035922A JP 2015035922 A JP2015035922 A JP 2015035922A JP 2016157649 A JP2016157649 A JP 2016157649A
Authority
JP
Japan
Prior art keywords
terminal
battery
battery monitoring
level
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015035922A
Other languages
Japanese (ja)
Inventor
高示 一森
Kouji Ichimori
高示 一森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2015035922A priority Critical patent/JP2016157649A/en
Publication of JP2016157649A publication Critical patent/JP2016157649A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electric Status Of Batteries (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a battery monitoring system that can control the battery voltage of a battery pack with high precision by detecting abnormality occurring in the own system.SOLUTION: In a battery monitoring system 10, a battery monitor LSI 20 performs a detection operation, and the potential of an ALARM terminal is set to H level only when no wire breaking occurs between the ALARM terminal and an ALMterminal of a system controller 40 and further the state is not an abnormal state. In any case of a case where at least an abnormality detection block 22 of the battery monitor LSI 20 does not perform the detection operation, a case where the state is an abnormal state even when the detection operation is performed and a case where wire breaking occurs between the ALARM terminal and the ALMterminal of the system controller 40, the potential of the ALARM terminal, or a pattern on the substrate at a side nearer to the system controller 40 than the wire breaking site is set to L level. Therefore, the above cases are clearly discriminated from a case where all are normal states.SELECTED DRAWING: Figure 1

Description

本発明は、電池監視システムに関するものである。   The present invention relates to a battery monitoring system.

従来から、複数の電池セルを直列（多段）に接続した組電池を用いることにより、高電圧を生成することが行われている。一般に、電池監視システムでは、組電池に含まれる電池セルを常時監視することにより安全性と性能を維持する。具体的には、電池セルの電池電圧を詳細にモニタし、電池電圧が規定の範囲内に収まるように制御を行う。   Conventionally, a high voltage is generated by using an assembled battery in which a plurality of battery cells are connected in series (multistage). Generally, in a battery monitoring system, safety and performance are maintained by constantly monitoring battery cells included in an assembled battery. Specifically, the battery voltage of the battery cell is monitored in detail, and control is performed so that the battery voltage falls within a specified range.

そのため、電池セルの電池電圧のモニタが正常に行われていることが重要となる。例えば、各電池セルと電圧測定装置との間の配線が断線した場合、電圧測定装置では電池セルの電池電圧が測定できず、所望の保護機能が得られない。   For this reason, it is important that the battery voltage of the battery cell is normally monitored. For example, when the wiring between each battery cell and the voltage measuring device is disconnected, the voltage measuring device cannot measure the battery voltage of the battery cell, and a desired protection function cannot be obtained.

当該断線等の組電池に関する異常を検出する技術が要求されており、例えば、特許文献１には、組電池と電池監視用の半導体装置との間における断線を検出する技術が記載されている。   A technique for detecting an abnormality related to the assembled battery such as the disconnection is required. For example, Patent Document 1 discloses a technique for detecting a disconnection between the assembled battery and a battery monitoring semiconductor device.

特開２０１５−００１４４６号公報Japanese Patent Laying-Open No. 2015-001446

さらに、電池監視システムが正常に動作していることが必須であるため、システムエラーも異常として検出する仕組みが要求される。   Furthermore, since it is essential that the battery monitoring system is operating normally, a mechanism for detecting system errors as abnormal is required.

本発明は、自システム内に発生する異常を検出することにより、高精度に組電池の電池電圧の制御を行うことができる、電池監視システムを提供することを目的とする。   An object of this invention is to provide the battery monitoring system which can control the battery voltage of an assembled battery with high precision by detecting the abnormality which generate | occur | produces in an own system.

上記目的を達成するために、本発明の電池監視システム、動作制御端子及び検出結果出力端子を有し、前記動作制御端子に入力される制御信号に応じて、組電池に関する異常状態を検出する検出動作の実行及び検出動作の停止を行い、検出結果に応じたレベルの検出信号を前記検出結果出力端子から出力する電池監視用の半導体装置と、前記検出信号が入力される検出結果入力端子及び制御信号出力端子を有し、前記制御信号出力端子から前記検出動作の実行及び前記検出動作の停止を指示する前記制御信号を前記動作制御端子に出力し、また、前記検出結果入力端子の電位が所定のレベルである場合に前記異常状態であると判断するシステムコントローラと、前記組電池に関する異常状態と異なる予め定められた異常状態が発生した場合に、前記検出結果入力端子の電位を前記所定のレベルに制御する、検出結果入力端子制御部と、を備える。   In order to achieve the above object, the battery monitoring system of the present invention, an operation control terminal, and a detection result output terminal, a detection for detecting an abnormal state related to the assembled battery according to a control signal input to the operation control terminal A battery monitoring semiconductor device that executes an operation and stops a detection operation and outputs a detection signal of a level according to a detection result from the detection result output terminal, a detection result input terminal to which the detection signal is input, and a control The control signal output terminal outputs the control signal instructing execution of the detection operation and stop of the detection operation to the operation control terminal, and a potential of the detection result input terminal is predetermined. A system controller that determines that the abnormal state is in the case of the level, and when a predetermined abnormal state different from the abnormal state related to the assembled battery occurs Controlling the potential of the detection result input terminal to said predetermined level, and a detection result input terminal control unit.

自システム内に発生する異常を検出することにより、高精度に組電池の電池電圧の制御を行うことができる、という効果を奏する。   By detecting an abnormality that occurs in the own system, the battery voltage of the assembled battery can be controlled with high accuracy.

第１の実施の形態の電池監視システムの一例の回路図である。It is a circuit diagram of an example of the battery monitoring system of a 1st embodiment. 第２の実施の形態の電池監視システムの一例の回路図である。It is a circuit diagram of an example of the battery monitoring system of 2nd Embodiment. 参考形態の電池監視システムの一例の回路図である。It is a circuit diagram of an example of the battery monitoring system of a reference form.

以下、図面を参照して、本発明の電池監視システムについて説明する。   Hereinafter, a battery monitoring system of the present invention will be described with reference to the drawings.

［第１の実施の形態］
まず、本実施の形態の電池監視システムの構成について図面を参照して説明する。図１には、本実施の形態の電池監視システムの一例の回路図を示す。 [First Embodiment]
First, the configuration of the battery monitoring system of the present embodiment will be described with reference to the drawings. FIG. 1 shows a circuit diagram of an example of the battery monitoring system of the present embodiment.

本実施の形態の電池監視システム１０は、組電池１２が備える各電池セルＣｅｌｌ１〜Ｃｅｌｌ５（以下、総称する場合は「電池セルＣｅｌｌ」という。）の電池電圧をモニタして監視し、電圧が規定の範囲内に収まるように制御する機能を有している。図１に示すように、電池監視システム１０は、電池監視ＬＳＩ（Large Scale Integration）２０、ＳＬＥＥＰ端子駆動部３４、ＡＬＡＲＭ端子駆動部３６（検出結果入力端子制御部の一例）、及びシステムコントローラ４０を備えている。   The battery monitoring system 10 of this embodiment monitors and monitors the battery voltage of each of the battery cells Cell1 to Cell5 (hereinafter collectively referred to as “battery cell Cell”) included in the assembled battery 12, and the voltage is defined. It has the function to control to be within the range. As shown in FIG. 1, the battery monitoring system 10 includes a battery monitoring LSI (Large Scale Integration) 20, a SLEEP terminal driving unit 34, an ALARM terminal driving unit 36 (an example of a detection result input terminal control unit), and a system controller 40. I have.

本実施の形態の組電池１２は、５つの電池セルＣｅｌｌ１乃至Ｃｅｌｌ５を、電池セルＣｅｌｌ１を最下段とし、電池セルＣｅｌｌ５を最上段として直列に接続することで構成されている。電池セルの具体的一例としてはリチウムイオン電池やニッケル水素電池等が挙げられる。   The assembled battery 12 of the present embodiment is configured by connecting five battery cells Cell1 to Cell5 in series with the battery cell Cell1 as the lowermost stage and the battery cell Cell5 as the uppermost stage. Specific examples of battery cells include lithium ion batteries and nickel metal hydride batteries.

電池監視用の半導体装置である電池監視ＬＳＩ２０は、ＧＮＤ（グランド）端子、Ｖ１〜Ｖ５端子、及びＶＤＤ端子を備えており、これらの端子を介して組電池１２と接続されている。具体的には、ＧＮＤ端子には組電池１２の電池セルＣｅｌｌ１の低電位側が接続されている。Ｖ１端子には電池セルＣｅｌｌ１の高電位側（電池セルＣｅｌｌ２の低電位側）が接続されている。Ｖ２端子には電池セルＣｅｌｌ２の高電位側（電池セルＣｅｌｌ３の低電位側）が接続されている。Ｖ３端子には電池セルＣｅｌｌ３の高電位側（電池セルＣｅｌｌ４の低電位側）が接続されている。Ｖ４端子には電池セルＣｅｌｌ４の高電位側（電池セルＣｅｌｌ５の低電位側）が接続されている。Ｖ５端子には電池セルＣｅｌｌ５の高電位側が接続されている。また、ＶＤＤ端子には電池セルＣｅｌｌ５の高電位側が接続されている。   The battery monitoring LSI 20, which is a semiconductor device for battery monitoring, includes a GND (ground) terminal, V1 to V5 terminals, and a VDD terminal, and is connected to the assembled battery 12 via these terminals. Specifically, the low potential side of the battery cell Cell1 of the assembled battery 12 is connected to the GND terminal. The V1 terminal is connected to the high potential side of the battery cell Cell1 (low potential side of the battery cell Cell2). The V2 terminal is connected to the high potential side of the battery cell Cell2 (low potential side of the battery cell Cell3). The V3 terminal is connected to the high potential side of the battery cell Cell3 (low potential side of the battery cell Cell4). The V4 terminal is connected to the high potential side of the battery cell Cell4 (low potential side of the battery cell Cell5). The high potential side of the battery cell Cell5 is connected to the V5 terminal. Further, the high potential side of the battery cell Cell5 is connected to the VDD terminal.

図１に示すように、電池監視ＬＳＩ２０は、異常検出ブロック２２及び制御回路３０を備えている。電池監視ＬＳＩ２０は、組電池１２の各電池セルＣｅｌｌの電池電圧を測定する機能及び組電池１２に関する異常を検出する機能を有する。   As shown in FIG. 1, the battery monitoring LSI 20 includes an abnormality detection block 22 and a control circuit 30. The battery monitoring LSI 20 has a function of measuring the battery voltage of each battery cell Cell of the assembled battery 12 and a function of detecting an abnormality related to the assembled battery 12.

異常検出ブロック２２は、組電池１２の各電池セルＣｅｌｌの電池電圧をモニタして、過充電、過放電及び電池セルＣｅｌｌ（組電池１２）との間における断線を異常として検出する機能を有している。そのため、異常検出ブロック２２は、過充電検出ブロック２４、過放電検出ブロック２６及びセンサ２７を有している。過充電検出ブロック２４は、電池セルＣｅｌｌの過充電を検出する機能を有する。過放電検出ブロック２６は、電池セルＣｅｌｌの過放電を検出する機能を有する。断線検出ブロック２８は、電池セルＣｅｌｌ（組電池１２）との間における断線を検出する機能を有する。なお、図１では、図示の便宜上、過充電検出ブロック２４、過放電検出ブロック２６及び断線検出ブロック２８をそれぞれ異なるブロックとして図示したが、これらの各機能ブロックは各々別個の構成（回路）でなくてもよい。単一の回路ブロック等が検出する異常に応じた動作を行うことにより、過充電検出ブロック２４、過放電検出ブロック２６及び断線検出ブロック２８として機能する構成としてもよい。   The abnormality detection block 22 has a function of monitoring the battery voltage of each battery cell Cell of the assembled battery 12 to detect overcharge, overdischarge, and disconnection between the battery cell Cell (assembled battery 12) as an abnormality. ing. Therefore, the abnormality detection block 22 includes an overcharge detection block 24, an overdischarge detection block 26, and a sensor 27. The overcharge detection block 24 has a function of detecting overcharge of the battery cell Cell. The overdischarge detection block 26 has a function of detecting overdischarge of the battery cell Cell. The disconnection detection block 28 has a function of detecting disconnection between the battery cell Cell (the assembled battery 12). In FIG. 1, for convenience of illustration, the overcharge detection block 24, the overdischarge detection block 26, and the disconnection detection block 28 are illustrated as different blocks, but each of these functional blocks is not a separate configuration (circuit). May be. It is good also as a structure which functions as the overcharge detection block 24, the overdischarge detection block 26, and the disconnection detection block 28 by performing the operation | movement according to the abnormality which a single circuit block etc. detect.

異常検出ブロック２２は、制御回路３０の制御により異常の検出を行い、検出結果を制御回路３０に出力する。   The abnormality detection block 22 detects an abnormality under the control of the control circuit 30 and outputs the detection result to the control circuit 30.

制御回路３０は、電池監視ＬＳＩ２０全体を制御する機能を有し、また、異常検出ブロック２２による異常の検出を制御する機能を有する。なお、異常を検出する検出遅延時間は、ＣＤＬＹ端子に接続された外付けのコンデンサＣの充放電時間を用いてもよいし、電池監視ＬＳＩ２０内部でタイミングを計測してもよい。ＣＤＬＹ端子と制御回路３０とは、スイッチング素子ＳＷ２、ＳＷ３及び電流源Ｉ２を含む回路３１を介して接続されている。   The control circuit 30 has a function of controlling the entire battery monitoring LSI 20 and also has a function of controlling detection of an abnormality by the abnormality detection block 22. The detection delay time for detecting an abnormality may be the charge / discharge time of the external capacitor C connected to the CDLY terminal, or the timing may be measured inside the battery monitoring LSI 20. The CDLY terminal and the control circuit 30 are connected via a circuit 31 including switching elements SW2 and SW3 and a current source I2.

また、電池監視ＬＳＩ２０は、ＳＬＥＥＰ端子（動作制御端子）、及びＡＬＡＲＭ端子（検出結果出力端子）を備えており、これらの端子を介してシステムコントローラ４０と接続されている。   The battery monitoring LSI 20 includes a SLEEP terminal (operation control terminal) and an ALARM terminal (detection result output terminal), and is connected to the system controller 40 via these terminals.

電池監視ＬＳＩ２０は、ＳＬＥＥＰ端子及びＳＬＥＥＰ端子駆動部３４を介してシステムコントローラ４０から、異常を検出する検出動作の起動、停止を指示する制御信号を受信する。電池監視ＬＳＩ２０は、ＳＬＥＥＰ端子に起動を指示する制御信号を受信している間、異常を検出する検出動作を常時あるいは一定のインターバルで行う。   The battery monitoring LSI 20 receives from the system controller 40 via the SLEEP terminal and the SLEEP terminal driving unit 34 a control signal instructing start and stop of a detection operation for detecting an abnormality. While the battery monitoring LSI 20 receives a control signal instructing activation to the SLEEP terminal, the battery monitoring LSI 20 performs a detection operation for detecting an abnormality constantly or at regular intervals.

ＳＬＥＥＰ端子は、電池監視ＬＳＩ２０内に備えられた抵抗素子Ｒ１により、電源電圧ＶＤＤにプルアップされる。   The SLEEP terminal is pulled up to the power supply voltage VDD by the resistance element R1 provided in the battery monitoring LSI 20.

また、電池監視ＬＳＩ２０は、異常検出ブロック２２が異常を検出した場合に、ＡＬＡＲＭ端子及びＡＬＡＲＭ端子駆動部３６を介してシステムコントローラ４０にアラームを送信する。ＡＬＡＲＭ端子の電位は、電池監視ＬＳＩ２０内に備えられたＮＭＯＳトランジスタＮ１により制御される。ＮＭＯＳトランジスタＮ１は、ドレイン端子が電流源Ｉ１及びスイッチング素子ＳＷ１を介して電源電圧ＶＤＤにプルアップされている。また、ＮＭＯＳトランジスタＮ１のゲート端子は制御回路３０に接続されており、制御回路３０から出力される信号により、オン、オフが制御される。本実施形態では、異常検出ブロック２２が異常を検出した場合（以下、「異常状態」という）には制御回路３０はＨレベル（本発明の所定のレベルの一例）の信号を出力し、ＮＭＯＳトランジスタＮ１はオン状態になる。一方、異常検出ブロック２２が異常を検出していない場合（以下、「正常状態」という）には制御回路３０はＬレベルの信号を出力し、ＮＭＯＳトランジスタＮ１はオフ状態になる。   Further, when the abnormality detection block 22 detects an abnormality, the battery monitoring LSI 20 transmits an alarm to the system controller 40 via the ALARM terminal and the ALARM terminal driving unit 36. The potential of the ALARM terminal is controlled by an NMOS transistor N1 provided in the battery monitoring LSI 20. The drain terminal of the NMOS transistor N1 is pulled up to the power supply voltage VDD via the current source I1 and the switching element SW1. The gate terminal of the NMOS transistor N1 is connected to the control circuit 30 and is controlled to be turned on / off by a signal output from the control circuit 30. In the present embodiment, when the abnormality detection block 22 detects an abnormality (hereinafter referred to as “abnormal state”), the control circuit 30 outputs an H level signal (an example of a predetermined level of the present invention), and an NMOS transistor N1 is turned on. On the other hand, when the abnormality detection block 22 does not detect an abnormality (hereinafter referred to as “normal state”), the control circuit 30 outputs an L level signal, and the NMOS transistor N1 is turned off.

スイッチング素子ＳＷ１は、ＳＬＥＥＰ端子に入力される制御信号（電圧）と連動しており、当該制御信号のレベルにより、オン（オープン）、オフ（クローズ）が制御される。具体的には、スイッチング素子ＳＷ１は、ＳＬＥＥＰ端子に入力される制御信号のレベルがスリープ（検出動作の停止、Ｈレベル）を表す場合は、オフ状態になり、制御信号のレベルが動作状態（検出動作の実行、Ｌレベル）を表す場合は、オフ状態になる、
一方、システムコントローラ４０は、電池監視システム１０全体を制御する機能を有しており、ＣＴＬＯＵＴ端子（制御信号出力端子）及びＡＬＭＩＮ端子（検出結果入力端子）を備えている。システムコントローラ４０は、電池監視ＬＳＩ２０の異常検出ブロック２２に組電池１２の異常を検出する検出動作を行わせる場合は、ＣＴＬＯＵＴ端子からＨレベルの制御信号を出力する。一方、異常検出ブロック２２の検出動作を停止させる場合は、ＣＴＬＯＵＴ端子からＬレベルの制御信号を出力する。 The switching element SW1 is interlocked with a control signal (voltage) input to the SLEEP terminal, and on (open) and off (close) are controlled according to the level of the control signal. Specifically, the switching element SW1 is turned off when the level of the control signal input to the SLEEP terminal represents sleep (stop of detection operation, H level), and the level of the control signal is set to the operating state (detection). If it represents the execution of the action, L level), it will be in the off state.
On the other hand, the system controller 40 has a function of controlling the entire battery monitoring system 10, and includes a CTL OUT terminal (control signal output terminal) and an ALM IN terminal (detection result input terminal). The system controller 40 outputs an H level control signal from the CTL OUT terminal when the abnormality detection block 22 of the battery monitoring LSI 20 performs a detection operation for detecting an abnormality of the assembled battery 12. On the other hand, when the detection operation of the abnormality detection block 22 is stopped, an L level control signal is output from the CTL OUT terminal.

また、システムコントローラ４０は、ＡＬＭＩＮ端子の電位がＨレベルの場合には異常状態であると判断する。一方、ＡＬＭＩＮ端子の電位がＬレベルの場合には正常状態であると判断する。 Further, the system controller 40 determines that the state is abnormal when the potential of the ALM IN terminal is at the H level. On the other hand, when the potential of the ALM IN terminal is at the L level, it is determined that the state is normal.

電池監視ＬＳＩ２０とシステムコントローラ４０との間のインターフェースは、一般的には、電源電圧ＶＤＤ及び電池監視システム１０におけるＨレベルを考慮して、これらを満足する耐圧を有するようなＮＭＯＳトランジスタを介して構成する。   The interface between the battery monitoring LSI 20 and the system controller 40 is generally configured via an NMOS transistor having a withstand voltage that satisfies the power supply voltage VDD and the H level in the battery monitoring system 10 in consideration thereof. To do.

具体的には、電池監視ＬＳＩ２０のＳＬＥＥＰ端子は、ＳＬＥＥＰ端子駆動部３４のＮＭＯＳトランジスタＮ３を介してシステムコントローラ４０のＣＴＬＯＵＴ端子に接続されている。ＮＭＯＳトランジスタＮ３のドレイン端子にはＳＬＥＥＰ端子が接続されており、ゲート端子にはＣＴＬＯＵＴ端子が接続されている。また、ＮＭＯＳトランジスタＮ３のゲート−ソース間には、バイアス設定用の抵抗素子Ｒ４が接続されている。 Specifically, the SLEEP terminal of the battery monitoring LSI 20 is connected to the CTL OUT terminal of the system controller 40 via the NMOS transistor N3 of the SLEEP terminal driving unit 34. The NMOS transistor N3 has a drain terminal connected to the SLEEP terminal and a gate terminal connected to the CTL OUT terminal. A bias setting resistor element R4 is connected between the gate and source of the NMOS transistor N3.

一方、電池監視ＬＳＩ２０のＡＬＡＲＭ端子は、ＡＬＡＲＭ端子駆動部３６のＮＭＯＳトランジスタＮ２を介してシステムコントローラ４０のＡＬＭＩＮ端子に接続されている。ＮＭＯＳトランジスタＮ２のドレイン端子は、抵抗素子Ｒ２を介して電池監視システム１０におけるＨレベルにプルアップされ、また、システムコントローラ４０のＡＬＭＩＮ端子に接続されている。ＮＭＯＳトランジスタＮ２のゲート端子にはＡＬＡＲＭ端子が接続されている。また、ＮＭＯＳトランジスタＮのゲート-ソース間にはバイアス設定用の抵抗素子Ｒ２と、必要に応じて保護用のツェナーダイオードＺＤとが並列に接続されている。 On the other hand, the ALARM terminal of the battery monitoring LSI 20 is connected to the ALM IN terminal of the system controller 40 via the NMOS transistor N2 of the ALARM terminal driving unit 36. The drain terminal of the NMOS transistor N2 is pulled up to the H level in the battery monitoring system 10 via the resistance element R2, and is connected to the ALM IN terminal of the system controller 40. The ALARM terminal is connected to the gate terminal of the NMOS transistor N2. A bias setting resistor R2 and a protective Zener diode ZD are connected in parallel between the gate and source of the NMOS transistor N, if necessary.

なお、本実施形態では、ＮＭＯＳトランジスタＮ１〜Ｎ３はいずれもＮＭＯＳＦＥＴ（N channel Metal Oxide Semiconductor Field Effect Transistor）を用いている。   In the present embodiment, the NMOS transistors N1 to N3 are all NMOSFET (N channel Metal Oxide Semiconductor Field Effect Transistor).

次に本実施の形態の電池監視システム１０の異常を検出する動作について説明する。   Next, the operation | movement which detects the abnormality of the battery monitoring system 10 of this Embodiment is demonstrated.

まず、電池監視ＬＳＩ２０とシステムコントローラ４０との間において、断線やシステム不良等の異常がない場合の電池監視システム１０の動作について説明する。   First, the operation of the battery monitoring system 10 when there is no abnormality such as disconnection or system failure between the battery monitoring LSI 20 and the system controller 40 will be described.

電池監視ＬＳＩ２０の異常検出ブロック２２に異常検出動作を開始させる場合、システムコントローラ４０は、ＣＴＬＯＵＴ端子からＨレベルの制御信号を出力する。当該Ｈレベルの制御信号により、ＮＭＯＳトランジスタＮ３はオン状態となる。そのため、電池監視ＬＳＩ２０とシステムコントローラ４０との間に断線等の異常が無い場合は、ＳＬＥＥＰ端子にはＬレベルの制御信号が入力される。制御回路３０は、当該Ｌレベルの制御信号に応じて異常検出ブロック２２に検出動作を行わせる。 When the abnormality detection block 22 of the battery monitoring LSI 20 starts an abnormality detection operation, the system controller 40 outputs an H level control signal from the CTL OUT terminal. The NMOS transistor N3 is turned on by the H level control signal. Therefore, when there is no abnormality such as disconnection between the battery monitoring LSI 20 and the system controller 40, an L level control signal is input to the SLEEP terminal. The control circuit 30 causes the abnormality detection block 22 to perform a detection operation in accordance with the L level control signal.

一方、電池監視ＬＳＩ２０のスイッチング素子ＳＷ１はＳＬＥＥＰ端子に入力される制御信号のレベルに連動しているため、Ｌレベルの制御信号に応じて、オン状態になる。スイッチング素子ＳＷ１がオン状態になることにより、ＡＬＡＲＭ端子には電流源Ｉ１が接続されてプルアップされる。   On the other hand, since the switching element SW1 of the battery monitoring LSI 20 is linked to the level of the control signal input to the SLEEP terminal, the switching element SW1 is turned on according to the L level control signal. When the switching element SW1 is turned on, the current source I1 is connected to the ALARM terminal and pulled up.

異常検出ブロック２２が検出動作を行っている間、正常状態では制御回路３０はＬレベルの信号を出力するため、ＮＭＯＳトランジスタＮ１はオフ状態であり、ＡＬＡＲＭ端子から出力される信号はＨレベルになる。当該Ｈレベルの信号により、ＮＭＯＳトランジスタＮ２はオン状態になり、ＡＬＭＩＮ端子にはＬレベルの信号が入力される。システムコントローラ４０は、ＡＬＭＩＮ端子の電位がＬレベルであるため、正常状態であると判断する。 While the abnormality detection block 22 is performing the detection operation, the control circuit 30 outputs an L level signal in a normal state. Therefore, the NMOS transistor N1 is in an OFF state, and the signal output from the ALARM terminal is at the H level. . The NMOS transistor N2 is turned on by the H level signal, and an L level signal is input to the ALM IN terminal. The system controller 40 determines that the ALM IN terminal is in a normal state because the potential at the ALM IN terminal is at the L level.

ここで、異常検出ブロック２２が異常を検出した場合、制御回路３０は、Ｈレベルの信号を出力する。当該Ｈレベルの信号により、ＮＭＯＳトランジスタＮ１はオン状態に変化し、ＡＬＡＲＭ端子から出力される信号はＬレベルになる。当該Ｌレベルの信号により、ＮＭＯＳトランジスタＮ２はオフ状態になり、ＡＬＭＩＮ端子の電位はＨレベルになる。システムコントローラ４０は、ＡＬＭＩＮ端子の電位がＨレベルであるため、異常状態であると判断する。 Here, when the abnormality detection block 22 detects an abnormality, the control circuit 30 outputs an H level signal. The NMOS transistor N1 is turned on by the H level signal, and the signal output from the ALARM terminal becomes L level. The NMOS transistor N2 is turned off by the L level signal, and the potential of the ALM IN terminal becomes H level. The system controller 40 determines that the state is abnormal because the potential of the ALM IN terminal is at the H level.

次に、電池監視ＬＳＩ２０のＳＬＥＥＰ端子とシステムコントローラ４０のＣＴＬＯＵＴ端子との間において、断線やシステム不良等の異常が有り、ＳＬＥＥＰ端子の電位が制御不能である場合の電池監視システム１０の動作について説明する。 Next, the operation of the battery monitoring system 10 when there is an abnormality such as a disconnection or a system failure between the SLEEP terminal of the battery monitoring LSI 20 and the CTL OUT terminal of the system controller 40 and the potential of the SLEEP terminal is uncontrollable. explain.

断線やシステム不良等によりＳＬＥＥＰ端子の電位をＬレベルにできない場合、電池監視ＬＳＩ２０の異常検出ブロック２２は異常の検出動作を開始しないままとなる。   When the potential of the SLEEP terminal cannot be set to the L level due to disconnection, system failure, or the like, the abnormality detection block 22 of the battery monitoring LSI 20 does not start the abnormality detection operation.

一方、電池監視ＬＳＩ２０のスイッチング素子ＳＷ１はＳＬＥＥＰ端子の電位に連動しているため、オフ状態のままである。そのため、ＡＬＡＲＭ端子は、抵抗素子Ｒ３を介してプルダウンされて、ＡＬＡＲＭ端子の電位はＬレベルとなり、ＮＭＯＳトランジスタＮ２はオフ状態となる。システムコントローラ４０のＡＬＭＩＮ端子の電位は抵抗素子Ｒ２を介してプルアップされＨレベルになる。システムコントローラ４０は、ＡＬＭＩＮ端子の電位がＨレベルであるため異常状態であると判断する。 On the other hand, since the switching element SW1 of the battery monitoring LSI 20 is linked to the potential of the SLEEP terminal, it remains in the off state. Therefore, the ALARM terminal is pulled down via the resistance element R3, the potential of the ALARM terminal becomes L level, and the NMOS transistor N2 is turned off. The potential of the ALM IN terminal of the system controller 40 is pulled up through the resistance element R2 and becomes H level. The system controller 40 determines that the state is abnormal because the potential at the ALM IN terminal is at the H level.

さらに、電池監視ＬＳＩ２０のＡＬＡＲＭ端子とシステムコントローラ４０のＡＬＭＩＮ端子との間において、断線等の異常が有る場合の電池監視システム１０の動作について説明する。 Furthermore, the operation of the battery monitoring system 10 when there is an abnormality such as disconnection between the ALARM terminal of the battery monitoring LSI 20 and the ALM IN terminal of the system controller 40 will be described.

ＡＬＡＲＭ端子とＡＬＡＲＭ端子駆動部３６との間において断線が発生した場合、断線箇所よりもシステムコントローラ４０側の基板上パターン（ＡＬＡＲＭ端子駆動部３６）がプルダウンされるため、ＡＬＡＲＭ端子からＬベルの信号が出力された場合と、同様となる。   When a disconnection occurs between the ALARM terminal and the ALARM terminal driving unit 36, the pattern on the board (ALARM terminal driving unit 36) on the system controller 40 side is pulled down from the disconnection point, so that an L-bell signal is output from the ALARM terminal. Is the same as the case where is output.

従って、上述したように、ＡＬＭＩＮ端子の電位はプルアップされＨレベルになる。システムコントローラ４０は、ＡＬＭＩＮ端子の電位がＨレベルであるため異常状態であると判断する。 Therefore, as described above, the potential at the ALM IN terminal is pulled up to H level. The system controller 40 determines that the state is abnormal because the potential at the ALM IN terminal is at the H level.

［第２の実施の形態］
図２には、本実施の形態の電池監視システムの一例の回路図を示す。図２に示すように本実施の形態の電池監視システム１０は、第１の実施の形態の電池監視システム１０（図１参照）と同様の構成を有しているため、同様の構成については説明を省略する。 [Second Embodiment]
FIG. 2 shows a circuit diagram of an example of the battery monitoring system of the present embodiment. As shown in FIG. 2, the battery monitoring system 10 of the present embodiment has a configuration similar to that of the battery monitoring system 10 (see FIG. 1) of the first embodiment. Is omitted.

本実施の形態の電池監視システム１０の電池監視ＬＳＩ２０では、内蔵の電源または外部の装置から電源電圧（具体例として３．３Ｖ）が供給され、スイッチング素子ＳＷ１及び抵抗素子Ｒ１には当該電源電圧を供給する配線に接続されている。   In the battery monitoring LSI 20 of the battery monitoring system 10 of the present embodiment, a power supply voltage (3.3 V as a specific example) is supplied from a built-in power supply or an external device, and the power supply voltage is supplied to the switching element SW1 and the resistance element R1. Connected to the supply wiring.

この場合、電池監視ＬＳＩ２０とシステムコントローラ４０とはロジックレベルでインターフェースされるため、電池監視ＬＳＩ２０とシステムコントローラ４０との間に設けられる回路を簡素化することが可能である。   In this case, since the battery monitoring LSI 20 and the system controller 40 are interfaced at a logic level, a circuit provided between the battery monitoring LSI 20 and the system controller 40 can be simplified.

そのため、図２に示すように、システムコントローラ４０がオープンドレインのＮＭＯＳトランジスタＮ４を備えており、ＮＭＯＳトランジスタＮ４のドレインにＣＴＬＯＵＴ端子が接続されている場合、ＣＴＬＯＵＴ端子とＳＬＥＥＰ端子とは直結が可能である。 Therefore, as shown in FIG. 2, when the system controller 40 includes an open drain NMOS transistor N4 and the CTL OUT terminal is connected to the drain of the NMOS transistor N4, the CTL OUT terminal and the SLEEP terminal are directly connected. Is possible.

また、電池監視ＬＳＩ２０のＡＬＡＲＭ端子とシステムコントローラ４０のＡＬＭＩＮ端子との間には、ＡＬＭＩＮ端子の電位をプルダウンする抵抗素子Ｒ５（検出結果入力端子制御部の一例）のみが接続されている。本実施の形態の電池監視システム１０では、電池監視ＬＳＩ２０の内部プルアップ抵抗である抵抗素子Ｒ４と外部プルダウン抵抗である抵抗素子Ｒ５とは１：１０程度の抵抗比で構成され、典型的には、抵抗値は各々１００ｋΩと１ＭΩである。 Further, only a resistance element R5 (an example of a detection result input terminal control unit) that pulls down the potential of the ALM IN terminal is connected between the ALARM terminal of the battery monitoring LSI 20 and the ALM IN terminal of the system controller 40. In the battery monitoring system 10 of the present embodiment, the resistance element R4 that is an internal pull-up resistor and the resistance element R5 that is an external pull-down resistor of the battery monitoring LSI 20 are configured with a resistance ratio of about 1:10, typically. The resistance values are 100 kΩ and 1 MΩ, respectively.

また、ＳＬＥＥＰ端子は、抵抗素子Ｒ１を介して電源電圧３．３Ｖにプルアップされる。また、ＡＬＡＲＭ端子の電位はＮＭＯＳトランジスタＮ１により制御されるが、ＮＭＯＳトランジスタＮ１のドレイン端子は、抵抗素子Ｒ４及びスイッチング素子ＳＷ１を介して電源電圧３．３Ｖにプルアップされる。   The SLEEP terminal is pulled up to the power supply voltage 3.3V through the resistance element R1. The potential of the ALARM terminal is controlled by the NMOS transistor N1, but the drain terminal of the NMOS transistor N1 is pulled up to the power supply voltage 3.3V through the resistance element R4 and the switching element SW1.

スイッチング素子ＳＷ１及びＮＭＯＳトランジスタＮ１の構成及び動作は第１の実施の形態と同様であるため、説明を省略する。   Since the configuration and operation of the switching element SW1 and the NMOS transistor N1 are the same as those in the first embodiment, description thereof is omitted.

なお、本実施の形態のシステムコントローラ４０は、ＡＬＭＩＮ端子の電位がＬレベルの場合は異常状態であると判断する。一方、ＡＬＭＩＮ端子の電位がＨレベルの場合は正常状態であると判断する。 The system controller 40 according to the present embodiment determines that the state is abnormal when the potential of the ALM IN terminal is at the L level. On the other hand, when the potential at the ALM IN terminal is at the H level, it is determined that the state is normal.

次に本実施の形態の電池監視システム１０の異常を検出する動作について説明する。   Next, the operation | movement which detects the abnormality of the battery monitoring system 10 of this Embodiment is demonstrated.

まず、電池監視ＬＳＩ２０とシステムコントローラ４０との間において、断線やシステム不良等の異常がない場合の電池監視システム１０の動作について説明する。   First, the operation of the battery monitoring system 10 when there is no abnormality such as disconnection or system failure between the battery monitoring LSI 20 and the system controller 40 will be described.

電池監視ＬＳＩ２０の異常検出ブロック２２に異常検出動作を開始させる場合、システムコントローラ４０はＮＭＯＳトランジスタＮ４の制御端子にＨレベルの信号を入力させ、ＮＭＯＳトランジスタＮ４をオン状態にする。これにより、ＣＴＬＯＵＴ端子からはＬレベルの制御信号が出力されて、電池監視ＬＳＩ２０のＳＬＥＥＰ端子にそのまま入力される。制御回路３０は、当該Ｌレベルの制御信号に応じて、異常検出ブロック２２に検出動作を行わせる。 When the abnormality detection block 22 of the battery monitoring LSI 20 starts an abnormality detection operation, the system controller 40 inputs an H level signal to the control terminal of the NMOS transistor N4 to turn on the NMOS transistor N4. As a result, an L level control signal is output from the CTL OUT terminal and input to the SLEEP terminal of the battery monitoring LSI 20 as it is. The control circuit 30 causes the abnormality detection block 22 to perform a detection operation in accordance with the L level control signal.

一方、電池監視ＬＳＩ２０のスイッチング素子ＳＷ１はＳＬＥＥＰ端子に入力される制御信号のレベルに連動しているため、Ｌレベルの制御信号に応じてオン状態になる。スイッチング素子ＳＷ１がオン状態になることにより、ＡＬＡＲＭ端子は抵抗素子Ｒ４を介して３．３Ｖにプルアップされる。   On the other hand, since the switching element SW1 of the battery monitoring LSI 20 is linked to the level of the control signal input to the SLEEP terminal, the switching element SW1 is turned on in response to the L level control signal. When the switching element SW1 is turned on, the ALARM terminal is pulled up to 3.3 V via the resistance element R4.

異常検出ブロック２２が検出動作を行っている間、正常状態では、制御回路３０はＬレベルの信号を出力するため、ＮＭＯＳトランジスタＮ１はオフ状態であり、ＡＬＡＲＭ端子から出力される信号の電位は抵抗素子Ｒ４と抵抗素子Ｒ５とで分圧される。上述したように、抵抗素子Ｒ４と抵抗素子Ｒ５との抵抗比を１：１０としているため、ＡＬＡＲＭ端子から出力される信号のレベルはＨレベルとなり、システムコントローラ４０のＡＬＭＩＮ端子にそのまま入力される。システムコントローラ４０は、ＡＬＭＩＮ端子の電位がＨレベルであるため、正常状態であると判断する。 While the abnormality detection block 22 is performing the detection operation, the control circuit 30 outputs an L level signal in a normal state, so the NMOS transistor N1 is in an OFF state, and the potential of the signal output from the ALARM terminal is a resistance. The voltage is divided by the element R4 and the resistance element R5. As described above, since the resistance ratio between the resistance element R4 and the resistance element R5 is 1:10, the level of the signal output from the ALARM terminal is H level and is input to the ALM IN terminal of the system controller 40 as it is. . The system controller 40 determines that the ALM IN terminal is in a normal state because the potential at the ALM IN terminal is at the H level.

ここで、異常検出ブロック２２が異常を検出した場合、制御回路３０はＨレベルの信号を出力する。当該Ｈレベルの信号により、ＮＭＯＳトランジスタＮ１はオン状態に変化して、ＡＬＡＲＭ端子からはＬレベルの信号が出力されてそのままＡＬＭＩＮ端子に入力される。システムコントローラ４０は、ＡＬＭＩＮ端子の電位がＬレベルであるため、異常状態であると判断する。 When the abnormality detection block 22 detects an abnormality, the control circuit 30 outputs an H level signal. The NMOS transistor N1 is turned on by the H level signal, and an L level signal is output from the ALARM terminal and input to the ALM IN terminal as it is. Since the potential at the ALM IN terminal is at the L level, the system controller 40 determines that the state is abnormal.

次に、電池監視ＬＳＩ２０のＳＬＥＥＰ端子とシステムコントローラ４０のＣＴＬＯＵＴ端子との間において断線やシステム不良等の異常が有り、ＳＬＥＥＰ端子の電位が制御不能である場合の電池監視システム１０の動作について説明する。 Next, the operation of the battery monitoring system 10 when there is an abnormality such as disconnection or system failure between the SLEEP terminal of the battery monitoring LSI 20 and the CTL OUT terminal of the system controller 40 and the potential of the SLEEP terminal is uncontrollable will be described. To do.

断線やシステム不良等によりＳＬＥＥＰ端子の電位をＬレベルにできない場合、電池監視ＬＳＩ２０の異常検出ブロック２２は、異常の検出動作を開始しないままとなる。   When the potential of the SLEEP terminal cannot be set to the L level due to disconnection, system failure, or the like, the abnormality detection block 22 of the battery monitoring LSI 20 does not start the abnormality detection operation.

一方、電池監視ＬＳＩ２０のスイッチング素子ＳＷ１はＳＬＥＥＰ端子の電位に連動しているため、オフ状態のままである。そのため、ＡＬＡＲＭ端子は抵抗素子Ｒ５によりプルダウンされて、ＡＬＡＲＭ端子の電位はＬレベルとなり、ＡＬＭＩＮ端子の電位もＬレベルになるため、異常状態であると判断する。 On the other hand, since the switching element SW1 of the battery monitoring LSI 20 is linked to the potential of the SLEEP terminal, it remains in the off state. For this reason, the ALARM terminal is pulled down by the resistance element R5, the potential of the ALARM terminal becomes L level, and the potential of the ALM IN terminal also becomes L level.

さらに、電池監視ＬＳＩ２０のＡＬＡＲＭ端子とシステムコントローラ４０のＡＬＭＩＮ端子との間において、断線等の異常が有る場合の電池監視システム１０の動作について説明する。 Furthermore, the operation of the battery monitoring system 10 when there is an abnormality such as disconnection between the ALARM terminal of the battery monitoring LSI 20 and the ALM IN terminal of the system controller 40 will be described.

ＡＬＡＲＭ端子と抵抗素子Ｒ５との間において断線が発生した場合、断線箇所よりもシステムコントローラ４０側の基板上パターンがプルダウンされるため、ＡＬＡＲＭ端子からＬベルの信号が出力された場合と同様となる。   When a disconnection occurs between the ALARM terminal and the resistance element R5, the pattern on the substrate on the system controller 40 side is pulled down from the disconnection point, so that it is the same as when an L-bell signal is output from the ALARM terminal. .

従って、上述したように、ＡＬＭＩＮ端子の電位はプルダウンされＬレベルになる。システムコントローラ４０は、ＡＬＭＩＮ端子の電位がＬレベルであるため異常状態であると判断する。 Therefore, as described above, the potential at the ALM IN terminal is pulled down to L level. The system controller 40 determines that the state is abnormal because the potential at the ALM IN terminal is at the L level.

（参考形態）
上記各実施の形態の対する参考形態の電池監視システムについて説明する。 (Reference form)
The battery monitoring system of the reference form corresponding to each of the above embodiments will be described.

図３には、参考形態の電池監視システムの一例の回路図を示す。図３に示すように参考形態の電池監視システム１００は、第１の実施の形態の電池監視システム１０（図１参照）と同様の構成を有しているため、同様の構成については同一の符号を付し説明を省略する。   In FIG. 3, the circuit diagram of an example of the battery monitoring system of a reference form is shown. As shown in FIG. 3, the battery monitoring system 100 according to the reference embodiment has the same configuration as the battery monitoring system 10 (see FIG. 1) according to the first embodiment. The description is omitted.

なお、参考形態のシステムコントローラ４０は、第２の実施の形態のシステムコントローラ４０と同様に、ＡＬＭＩＮ端子の電位がＬレベルの場合は異常状態であると判断する。一方、ＡＬＭＩＮ端子の電位がＨレベルの場合は正常状態であると判断する。 Note that the system controller 40 of the reference embodiment determines that the state is abnormal when the potential of the ALM IN terminal is at the L level, similarly to the system controller 40 of the second embodiment. On the other hand, when the potential at the ALM IN terminal is at the H level, it is determined that the state is normal.

参考形態の電池監視システム１００の異常を検出する動作において、システムコントローラ４０が異常検出ブロック２２の状態が異常であるか否かにかかわらず正常状態であると判断してしまう場合について説明する。   In the operation of detecting an abnormality in the battery monitoring system 100 of the reference form, a case will be described in which the system controller 40 determines that the state is normal regardless of whether the state of the abnormality detection block 22 is abnormal.

断線やシステム不良等によりＳＬＥＥＰ端子の電位をＬレベルにできない場合、電池監視ＬＳＩ１２０の異常検出ブロック２２は異常の検出動作を開始しないままとなる。   When the potential of the SLEEP terminal cannot be set to the L level due to disconnection, system failure, or the like, the abnormality detection block 22 of the battery monitoring LSI 120 does not start the abnormality detection operation.

一方、ＡＬＡＲＭ端子は抵抗素子Ｒ２を介してプルアップされて、ＡＬＡＲＭ端子の電位はＨレベルとなり、システムコントローラ４０のＡＬＭＩＮ端子の電位がＨレベルとなるため、見かけ上は正常状態と同様になる。そのため、システムコントローラ４０は正常状態であると判断してしまう。 On the other hand, the ALARM terminal is pulled up through the resistance element R2, the potential of the ALARM terminal becomes H level, and the potential of the ALM IN terminal of the system controller 40 becomes H level. . Therefore, the system controller 40 determines that it is in a normal state.

ＡＬＡＲＭ端子とＡＬＡＲＭ端子駆動部３６との間において断線が発生した場合、抵抗素子Ｒ２によりＡＬＭＩＮは常時プルアップされているため電位がＨレベルとなり、異常検出ブロック２２の検出結果にかかわらず、見かけ上は正常状態と同様になる。そのため、システムコントローラ４０は、正常状態であると判断してしまう。 When a disconnection occurs between the ALARM terminal and the ALARM terminal drive unit 36, the potential becomes H level because ALM IN is always pulled up by the resistance element R2, and the apparent detection is performed regardless of the detection result of the abnormality detection block 22. The top is similar to the normal state. Therefore, the system controller 40 determines that it is in a normal state.

このように、参考形態の電池監視システム１００では、上記各実施の形態の電池監視システム１０と比較して、異常検出ブロック２２の状態が異常であるか否かにかかわらず、システムコントローラ４０が正常状態であると判断してしまう場合がある。   Thus, in the battery monitoring system 100 of the reference embodiment, the system controller 40 is normal regardless of whether or not the state of the abnormality detection block 22 is abnormal as compared with the battery monitoring system 10 of each of the above embodiments. It may be judged that it is in a state.

以上説明したように、上記各実施の形態の電池監視システム１０では、電池監視ＬＳＩ２０が検出動作を行っており、かつ、ＡＬＡＲＭ端子とシステムコントローラ４０のＡＬＭＩＮ端子との間に断線が発生しておらず、さらに異常状態ではない場合に限り、ＡＬＡＲＭ端子の電位（ＡＬＡＲＭ端子から出力される信号の電位）はＨレベルとなる。 As described above, in the battery monitoring system 10 of each of the above embodiments, the battery monitoring LSI 20 performs a detection operation, and a disconnection occurs between the ALARM terminal and the ALM IN terminal of the system controller 40. However, the ALARM terminal potential (the potential of the signal output from the ALARM terminal) is at the H level only when it is not in an abnormal state.

そのため、第１の実施の形態の電池監視システム１０のシステムコントローラ４０では、ＡＬＭＩＮ端子の電位がＬレベルとなり正常状態であると判断できる。また、第２の実施の形態の電池監視システム１０のシステムコントローラ４０では、ＡＬＭＩＮ端子の電位がＨレベルとなり正常状態であると判断できる。 Therefore, in the system controller 40 of the battery monitoring system 10 of the first embodiment, it can be determined that the potential of the ALM IN terminal is L level and is in a normal state. Further, in the system controller 40 of the battery monitoring system 10 according to the second embodiment, it can be determined that the potential of the ALMIN terminal becomes H level and is in a normal state.

また、電池監視ＬＳＩ２０の少なくとも異常検出ブロック２２が検出動作を行っていない場合、検出動作を行っていても異常状態である場合、あるいは、ＡＬＡＲＭ端子とシステムコントローラ４０のＡＬＭＩＮ端子との間に断線が発生している場合のいずれかの場合は、ＡＬＡＲＭ端子の電位または断線箇所よりもシステムコントローラ４０側の基板上のパターンがＬレベルとなり、全てが正常状態である場合と明確に区別が可能である。 Further, when at least the abnormality detection block 22 of the battery monitoring LSI 20 is not performing a detection operation, when the detection operation is being performed, it is in an abnormal state, or there is a disconnection between the ALARM terminal and the ALM IN terminal of the system controller 40. In either case, the pattern on the substrate on the system controller 40 side is L level from the potential of ALARM terminal or the disconnection point, and it can be clearly distinguished from the case where everything is in a normal state. is there.

そのため、第１の実施の形態の電池監視システム１０のシステムコントローラ４０では、ＡＬＭＩＮ端子の電位がＨレベルとなり異常状態であると判断できる。また、第２の実施の形態の電池監視システム１０のシステムコントローラ４０では、ＡＬＭＩＮ端子の電位がＬレベルとなり異常状態であると判断できる。 Therefore, in the system controller 40 of the battery monitoring system 10 according to the first embodiment, it can be determined that the potential of the ALM IN terminal becomes H level and is in an abnormal state. Further, in the system controller 40 of the battery monitoring system 10 according to the second embodiment, it can be determined that the potential of the ALM IN terminal is at the L level and that it is in an abnormal state.

従って、上記各実施の形態の電池監視システム１０によれば、自システム内に発生する異常を検出することにより、高精度に組電池１２の電池電圧の制御を行うことができる。また、電池監視システム１０を低コストで実現することができる。   Therefore, according to the battery monitoring system 10 of each of the embodiments described above, the battery voltage of the assembled battery 12 can be controlled with high accuracy by detecting an abnormality occurring in the own system. Further, the battery monitoring system 10 can be realized at a low cost.

なお、上記実施の形態では、電池監視ＬＳＩ２０は異常検出ブロック２２により、組電池１２に関する異常として過充電、過放電及び組電池１２と電池監視ＬＳＩ２０との間における断線について説明したが、組電池１２に関する異常は、これらに限定されない。例えば、過電流、高温、低温及びその他のエラー等であってもよい。電池監視ＬＳＩ２０は、組電池１２に関する異常の少なくとも１つを検出する機能を有していればよく、どのような異常を検出するかについては電池監視ＬＳＩ２０の仕様やユーザの所望等に応じればよい。   In the above-described embodiment, the battery monitoring LSI 20 has been described by the abnormality detection block 22 for overcharge, overdischarge and disconnection between the assembled battery 12 and the battery monitoring LSI 20 as an abnormality related to the assembled battery 12. The abnormality regarding is not limited to these. For example, it may be overcurrent, high temperature, low temperature and other errors. The battery monitoring LSI 20 only needs to have a function of detecting at least one abnormality relating to the assembled battery 12, and what kind of abnormality is detected depends on the specifications of the battery monitoring LSI 20, the user's desire, and the like. Good.

上記各実施の形態では、電池監視ＬＳＩ２０が組電池１２の異常を監視する機能を有するものとして説明したが、電池監視ＬＳＩ２０の機能はこれに限定されない。また、本発明の応用範囲はこれに限定されず、その他の一般的なシステムの制御に適用が可能である。   In each of the above embodiments, the battery monitoring LSI 20 has been described as having a function of monitoring the abnormality of the assembled battery 12, but the function of the battery monitoring LSI 20 is not limited to this. The application range of the present invention is not limited to this, and can be applied to control of other general systems.

また、上記各実施の形態の組電池１２が備える電池セルＣｅｌｌの個数等は、一例であり、特に限定されるものではない。   In addition, the number of battery cells Cell included in the assembled battery 12 of each of the above embodiments is an example, and is not particularly limited.

また、上記各実施の形態で説明した電池監視システム１０等の構成及び動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることは言うまでもない。   Further, the configuration and operation of the battery monitoring system 10 and the like described in the above embodiments are examples, and it goes without saying that they can be changed according to the situation without departing from the gist of the present invention.

１０ 電池監視システム
２０ 電池監視ＬＳＩ
３６ ＡＬＡＲＭ端子駆動部
４０ システムコントローラ 10 Battery monitoring system 20 Battery monitoring LSI
36 ALARM terminal drive unit 40 System controller

Claims (1)

動作制御端子及び検出結果出力端子を有し、前記動作制御端子に入力される制御信号に応じて、組電池に関する異常状態を検出する検出動作の実行及び検出動作の停止を行い、検出結果に応じたレベルの検出信号を前記検出結果出力端子から出力する電池監視用の半導体装置と、
前記検出信号が入力される検出結果入力端子及び制御信号出力端子を有し、前記制御信号出力端子から前記検出動作の実行及び前記検出動作の停止を指示する前記制御信号を前記動作制御端子に出力し、また、前記検出結果入力端子の電位が所定のレベルである場合に前記異常状態であると判断するシステムコントローラと、
前記組電池に関する異常状態と異なる予め定められた異常状態が発生した場合に、前記検出結果入力端子の電位を前記所定のレベルに制御する、検出結果入力端子制御部と、
を備えた電池監視システム。 It has an operation control terminal and a detection result output terminal. According to the control signal input to the operation control terminal, the detection operation for detecting an abnormal state related to the assembled battery is executed and the detection operation is stopped. A battery monitoring semiconductor device that outputs a detection signal of a certain level from the detection result output terminal;
A detection result input terminal to which the detection signal is input and a control signal output terminal are provided, and the control signal instructing execution of the detection operation and stop of the detection operation is output from the control signal output terminal to the operation control terminal. And a system controller that determines that the state is abnormal when the potential of the detection result input terminal is at a predetermined level;
A detection result input terminal control unit configured to control the potential of the detection result input terminal to the predetermined level when a predetermined abnormal state different from the abnormal state related to the assembled battery occurs;
Battery monitoring system with
JP2015035922A 2015-02-25 2015-02-25 Battery monitoring system Pending JP2016157649A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015035922A JP2016157649A (en) 2015-02-25 2015-02-25 Battery monitoring system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015035922A JP2016157649A (en) 2015-02-25 2015-02-25 Battery monitoring system

Publications (1)

Publication Number Publication Date
JP2016157649A true JP2016157649A (en) 2016-09-01

Family

ID=56826504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015035922A Pending JP2016157649A (en) 2015-02-25 2015-02-25 Battery monitoring system

Country Status (1)

Country Link
JP (1) JP2016157649A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112147517A (en) * 2019-06-26 2020-12-29 比亚迪股份有限公司 Battery pack detection device and system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318750A (en) * 2004-04-30 2005-11-10 Shin Kobe Electric Mach Co Ltd Multi-serial battery control system
JP2010228523A (en) * 2009-03-26 2010-10-14 Hitachi Ltd Battery system for vehicle

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318750A (en) * 2004-04-30 2005-11-10 Shin Kobe Electric Mach Co Ltd Multi-serial battery control system
JP2010228523A (en) * 2009-03-26 2010-10-14 Hitachi Ltd Battery system for vehicle
JP2013084605A (en) * 2009-03-26 2013-05-09 Hitachi Ltd Integrated circuit for battery cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112147517A (en) * 2019-06-26 2020-12-29 比亚迪股份有限公司 Battery pack detection device and system

Similar Documents

Publication Publication Date Title
JP5487161B2 (en) Battery protection circuit, control method thereof, and battery pack
JP5389387B2 (en) Battery state monitoring circuit and battery device
JP6136679B2 (en) Power storage device and power path switching device
JP4080408B2 (en) Battery protection IC and battery pack using the same
TWI491139B (en) Charge and discharge control circuit and rechargeable power supply device
KR102254471B1 (en) A secondary protection ic, method for controlling the secondary protection ic, and protection module and battery pack for the same
JP5396825B2 (en) Protection circuit
TWI432748B (en) Protective semiconductor apparatus for an assembled battery, a battery pack including the protective semiconductor apparatus, and an electronic device
CN110391644B (en) Battery protection system, battery pack and protection method
KR20050026360A (en) Battery protection circuit
JP2011097772A (en) Battery-state monitoring circuit and battery device
JP5036148B2 (en) Secondary battery pack
KR101422887B1 (en) Battery state monitoring circuit and battery device
JP6016754B2 (en) Battery voltage detector
JP2009159811A (en) Battery condition monitoring circuit and battery device
JP2006064639A (en) Cell voltage monitoring device
JP2016157649A (en) Battery monitoring system
JP4432981B2 (en) Battery pack
JP2008199827A (en) Battery pack
JP2020092508A (en) Secondary battery protection circuit and battery pack
JP2014143853A (en) Power storage device and battery monitoring device
KR100697069B1 (en) Battery Protecting Apparatus and method for automatic Power cutoff of Mobile Communication Terminal
JP2010187511A (en) Charge and discharge control circuit
JPWO2013118401A1 (en) Battery control device
US10164446B2 (en) Discharge circuit malfunction diagnosis device and discharge circuit malfunction diagnosis method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190507