JP2016152708A - Control circuit and switching power supply device - Google Patents
Control circuit and switching power supply device Download PDFInfo
- Publication number
- JP2016152708A JP2016152708A JP2015029525A JP2015029525A JP2016152708A JP 2016152708 A JP2016152708 A JP 2016152708A JP 2015029525 A JP2015029525 A JP 2015029525A JP 2015029525 A JP2015029525 A JP 2015029525A JP 2016152708 A JP2016152708 A JP 2016152708A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- comparator
- resistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003068 static effect Effects 0.000 abstract description 35
- 239000003990 capacitor Substances 0.000 description 76
- 230000007423 decrease Effects 0.000 description 24
- 230000002829 reductive effect Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 230000014509 gene expression Effects 0.000 description 8
- 230000002238 attenuated effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 239000003985 ceramic capacitor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、出力電圧を制御する制御回路およびスイッチング電源に関する。 The present invention relates to a control circuit for controlling an output voltage and a switching power supply.
スイッチング電源の制御方法として、ヒステリシスコンパレータを利用したヒステリシス制御が知られている。（下記特許文献１、２を参照）
ヒステリシス制御ではコンパレータの非反転入力端子に入力される基準電圧は、コンパレータ出力がハイレベルのときに第１の高い電圧となり、コンパレータ出力がローレベルのときに第２の低い電圧となる。第１の電圧と第２の電圧の差がヒステリシス幅である。出力電圧を抵抗分圧した電圧が第２の電圧の基準電圧よりも低くなると、コンパレータ出力がハイレベルとなって駆動期間を開始し、基準電圧は第１の電圧となる。駆動期間にスイッチング電源から出力コンデンサに負荷電流よりも大きな電流が供給されることで出力電圧が上昇して、出力電圧を抵抗分圧した電圧が第１の電圧の基準電圧よりも高くなると、コンパレータ出力がローレベルとなって駆動期間を終了して休止期間となる。このとき基準電圧は第２の電圧となる。休止期間はスイッチング電源から電流が供給されず、出力コンデンサから負荷電流が供給されるので、出力電圧が下がる。下記特許文献２には、出力電圧を分圧する抵抗と並列に接続されている位相補償キャパシタＣ２がさらに追加されていて、より安定な制御ができている。
As a switching power supply control method, hysteresis control using a hysteresis comparator is known. (See
In the hysteresis control, the reference voltage input to the non-inverting input terminal of the comparator becomes a first high voltage when the comparator output is at a high level, and becomes a second low voltage when the comparator output is at a low level. The difference between the first voltage and the second voltage is the hysteresis width. When the voltage obtained by resistance-dividing the output voltage becomes lower than the reference voltage of the second voltage, the comparator output becomes high level and the drive period starts, and the reference voltage becomes the first voltage. When a current larger than the load current is supplied from the switching power supply to the output capacitor during the driving period, the output voltage rises. When the voltage obtained by dividing the output voltage by resistance is higher than the reference voltage of the first voltage, the comparator The output becomes a low level, the driving period ends, and a rest period starts. At this time, the reference voltage becomes the second voltage. During the idle period, no current is supplied from the switching power supply, and load current is supplied from the output capacitor, so the output voltage decreases. In
下記特許文献３では、出力電圧と基準電圧を比較するヒステリシスコンパレータと、スイッチ素子の電流を一定値に達したときに一定期間ゲート電圧をオフする回路を備えている。ヒステリシスコンパレータがハイレベルの期間にゲート電圧がオンとなって電流が一定値に達してゲート電圧をオフ、ヒステリシスコンパレータがハイレベルの期間が継続しているために再びゲート電圧がオンとなり、再び電流が一定値に達してゲート電圧をオフすることを繰り返すために、ヒステリシスコンパレータがハイレベルの期間に複数回のスイッチングが行われる。ヒステリシスコンパレータがローレベルの期間はゲート電圧がオンとならないのでスイッチングは休止する。
ヒステリシスコンパレータがハイレベルの期間は、スイッチングを繰り返しているのでスイッチング電源から出力コンデンサに負荷電流よりも大きな電流が供給されることで出力電圧が上昇する。ヒステリシスコンパレータがローレベルの期間はスイッチングが休止しているので、スイッチング電源から電流が供給されず、出力コンデンサから負荷電流が供給されるので、出力電圧が下がる。
Patent Document 3 below includes a hysteresis comparator that compares an output voltage with a reference voltage, and a circuit that turns off the gate voltage for a certain period when the current of the switch element reaches a certain value. When the hysteresis comparator is high level, the gate voltage is turned on, the current reaches a certain value and the gate voltage is turned off, and since the hysteresis comparator continues to be high level, the gate voltage is turned on again and the current is turned on again. In order to repeatedly turn off the gate voltage after reaching a certain value, the hysteresis comparator is switched a plurality of times during the high level period. Since the gate voltage is not turned on while the hysteresis comparator is at a low level, switching is paused.
Since the switching is repeated while the hysteresis comparator is at a high level, the output voltage rises by supplying a current larger than the load current from the switching power supply to the output capacitor. Since the switching is halted while the hysteresis comparator is at a low level, the current is not supplied from the switching power supply and the load current is supplied from the output capacitor, so that the output voltage is lowered.
しかしながら、これらの制御方法は、出力電圧が基準電圧に比べて極めて高く、出力電圧を抵抗分圧で基準電圧程度に分圧するときの分圧比が大きい場合に、出力電圧リプルが第１の電圧と第２の電圧の差であるヒステリシス幅の分圧比倍まで大きくなってしまう。
ヒステリシス幅はノイズによる誤動作を防ぐために、無制限に小さくすることはできない。
また、下記特許文献２に記載されている位相補償キャパシタＣ２では、出力電圧変動をヒステリシス幅まで制御することが困難である。
However, in these control methods, when the output voltage is extremely higher than the reference voltage, and the voltage dividing ratio when the output voltage is divided to the reference voltage by the resistance voltage division is large, the output voltage ripple is the first voltage. The hysteresis width, which is the difference between the second voltages, is increased up to the voltage division ratio times.
The hysteresis width cannot be reduced indefinitely to prevent malfunction due to noise.
Further, in the phase compensation capacitor C2 described in
本発明は、上記従来技術の有する課題に鑑みてなされたものであり、出力電圧リプル、静的負荷変動、動的負荷変動、静的入力変動、動的入力変動などの出力電圧変動が所望の範囲内に収まるよう制御することが可能な制御回路およびスイッチング電源装置を提供することを目的とする。 The present invention has been made in view of the above-described problems of the prior art, and output voltage fluctuations such as output voltage ripple, static load fluctuation, dynamic load fluctuation, static input fluctuation, and dynamic input fluctuation are desired. It is an object of the present invention to provide a control circuit and a switching power supply device that can be controlled to be within a range.
上記の課題を解決するために、本発明に係わる制御回路は、スイッチング電源装置の出力電圧を分圧する第１抵抗および第２抵抗と、第１抵抗および第２抵抗により分圧された電圧が第１の入力端子に入力され、基準電圧が第２の入力端子に入力される比較器と、比較器の出力信号に基づいてスイッチングトランジスタを制御する制御部とを備え、基準電圧は比較器の出力が第１のレベルの場合は第１の電圧となり、比較器の出力が第２のレベルの場合は第２の電圧となり、
第１抵抗は、スイッチング電源装置の出力端子正極と比較器の第１の入力端子間に接続され、第１抵抗と並列に接続した容量素子を備え、
前記第１抵抗の抵抗値をＲ１、前記第２抵抗の抵抗値をＲ２、前記スイッチングトランジスタの最小スイッチング周波数をＦｍｉｎ、前記容量素子の静電容量をＣ１としたとき、以下の（１）式を満たす。
In order to solve the above problems, a control circuit according to the present invention includes a first resistor and a second resistor that divide an output voltage of a switching power supply device, and a voltage divided by the first resistor and the second resistor. A comparator that is input to the input terminal of 1 and a reference voltage is input to the second input terminal, and a control unit that controls the switching transistor based on the output signal of the comparator. Is the first voltage when the output is at the first level, the second voltage when the output of the comparator is at the second level,
The first resistor includes a capacitive element connected between the output terminal positive electrode of the switching power supply device and the first input terminal of the comparator, and connected in parallel with the first resistor.
When the resistance value of the first resistor is R1, the resistance value of the second resistor is R2, the minimum switching frequency of the switching transistor is Fmin, and the capacitance of the capacitive element is C1, the following equation (1) is obtained. Fulfill.
これにより、負荷電流が小さくなって最小スイッチング周波数Ｆｍｉｎとなったときの出力電圧の静的負荷変動を、第１の電圧と第２の電圧の差程度まで抑えることができる。 Thereby, the static load fluctuation of the output voltage when the load current is reduced to the minimum switching frequency Fmin can be suppressed to the difference between the first voltage and the second voltage.
本発明に係わる制御回路は、比較器の出力が第１のレベルの期間にスイッチングトランジスタを複数回スイッチングする制御部を備えてもよい。これにより、スイッチングトランジスタのオン・オフの周期が、比較器出力のオン・オフの周期よりも十分に短いため、比較器出力が第１のレベルになると直ちに出力電圧が上昇し、比較器出力が第２のレベルになると直ちに出力電圧が下降するので、出力電圧リプルを第１の電圧と第２の電圧の差程度に抑えることができる。 The control circuit according to the present invention may include a control unit that switches the switching transistor a plurality of times during a period when the output of the comparator is at the first level. As a result, the ON / OFF cycle of the switching transistor is sufficiently shorter than the ON / OFF cycle of the comparator output. Therefore, as soon as the comparator output reaches the first level, the output voltage rises and the comparator output becomes Since the output voltage immediately drops when the second level is reached, the output voltage ripple can be suppressed to about the difference between the first voltage and the second voltage.
また、制御部は、スイッチング電源装置に流れる電流が一定値以上になったときに、スイッチングトランジスタを一定期間オフさせてもよい。これにより、比較器出力が第１のレベルの期間にスイッチング電源装置に流れる電流が一定値以上になって、スイッチングトランジスタを一定期間オフさせることを繰りかえすので、比較器出力が第１のレベルの期間に複数回スイッチングさせることができる。そのため、比較器出力が第１のレベルの期間に負荷電流よりも大きな一定の電流でスイッチング電源装置の出力コンデンサを充電させることができるので、出力電圧が第１のレベルの期間の開始と同時に直線的に上昇する。比較器出力が第２のレベルの期間は、スイッチング電源装置の出力コンデンサを負荷電流のみによって放電するので、出力電圧が第２のレベルの期間の開始と同時に直線的に下降する。これにより、出力電圧リプルを第１の電圧と第２の電圧の差程度に抑えることができる。 Further, the control unit may turn off the switching transistor for a certain period when the current flowing through the switching power supply device becomes a certain value or more. As a result, since the current flowing through the switching power supply device exceeds a certain value during the period when the comparator output is at the first level and the switching transistor is turned off for a certain period, the comparator output is repeated during the period when the comparator output is at the first level. Can be switched multiple times. As a result, the output capacitor of the switching power supply can be charged with a constant current larger than the load current during the period when the comparator output is at the first level. Rises. When the comparator output is at the second level, the output capacitor of the switching power supply is discharged only by the load current, so that the output voltage falls linearly simultaneously with the start of the second level period. Thereby, the output voltage ripple can be suppressed to about the difference between the first voltage and the second voltage.
また、本発明に係わるスイッチング電源装置は、共振コンバータであってもよい。これにより、スイッチング損失を抑えながらスイッチング周波数を上げることができるので、共振コンバータに使用されるインダクタやコンデンサに蓄積するエネルギーを小さくすることができる。そのため、出力電圧の動的負荷変動、静的負荷変動、出力電圧リプルを、第１の電圧と第２の電圧の差程度に抑えることができる。 The switching power supply according to the present invention may be a resonant converter. As a result, the switching frequency can be increased while suppressing the switching loss, so that the energy stored in the inductor or capacitor used in the resonant converter can be reduced. Therefore, the dynamic load fluctuation, static load fluctuation, and output voltage ripple of the output voltage can be suppressed to about the difference between the first voltage and the second voltage.
また、本発明に係わる制御回路は、スイッチング電源装置の起動時に容量素子を充電する充電回路を備えてもよい。これにより、容量素子に素早く充電できるので、起動が遅くなることを防ぐことができる。 In addition, the control circuit according to the present invention may include a charging circuit that charges the capacitive element when the switching power supply device is activated. Thereby, since a capacitive element can be charged quickly, it can prevent that starting becomes late.
本発明によれば、出力電圧変動が所望の範囲内に収まるよう制御することが可能な制御回路およびスイッチング電源装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the control circuit and switching power supply device which can be controlled so that an output voltage fluctuation | variation is settled in a desired range can be provided.
以下、本発明の好適な実施形態について説明する。なお、本発明の対象は以下の実施形態に限定されるものではない。また以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれると共に、その構成要素は、適宜組み合わせることが可能である。 Hereinafter, preferred embodiments of the present invention will be described. The subject of the present invention is not limited to the following embodiment. In addition, the constituent elements described below include those that can be easily assumed by those skilled in the art and substantially the same elements, and the constituent elements can be appropriately combined.
本発明の実施の形態を図面を参照し、詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。 Embodiments of the present invention will be described in detail with reference to the drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
（実施形態１）
図１は、本発明の第一の実施形態に係るスイッチング電源装置１ａの構成を示す回路図である。図１に示すスイッチング電源装置１ａは、一例として、一対の入力端子２ａ，２ｂ（以下、特に区別しないときには「入力端子２」ともいう）、一対の出力端子３ａ，３ｂ（以下、特に区別しないときには「出力端子３」ともいう）、主回路４ａ、制御回路２０ａを備え、入力端子２に入力される入力電圧（直流電圧）Ｖ１を出力電圧（直流電圧）Ｖ２に変換して出力端子３から出力すると共に、出力電圧Ｖ２を予め規定された目標電圧に制御する。スイッチング電源装置１ａは、入力端子２に入力電圧Ｖ１、入力電流ｉ１を入力して、出力端子３から出力電圧Ｖ２、負荷電流ｉ２を出力する。
(Embodiment 1)
FIG. 1 is a circuit diagram showing a configuration of a switching
主回路４ａは、スイッチングトランジスタ５ａ、スイッチングトランジスタ５ａの寄生ダイオード５ｂ、ダイオード６、チョークコイル７、出力コンデンサ８ａ、出力コンデンサ８ａの等価直列抵抗８ｂを備えている。スイッチング電源装置１ａの一例としてバックコンバータの回路方式で構成されており、入力端子２から入力される入力電圧Ｖ１を出力電圧Ｖ２に変換して出力端子３に出力する。
The
制御回路２０ａは、スイッチング電源装置１ａの出力電圧Ｖ２を分圧する第１抵抗２１および第２抵抗２２と、分圧された電圧Ｖｎが第１の反転入力端子に入力され、第２の非反転入力端子に基準電圧Ｖｐが入力される比較器２５ａと、比較器２５ａの出力信号Ｖｃｏに基づいてスイッチングトランジスタ５ａを制御する制御部３０とを備え、基準電圧Ｖｐは比較器２５ａの出力Ｖｃｏが第１の高いレベルの場合は第１の高い電圧ＶｐＨとなり、比較器２５ａの出力Ｖｃｏが第２の低いレベルの場合は第２の低い電圧ＶｐＬとなり、出力端子正極３ａと比較器２５ａの第１の反転入力端子間に接続された第１抵抗２１と、この第１抵抗２１と並列に接続した容量素子２３を備える。制御回路２０ａの共通グランドＧは、出力端子の負極３ｂに接続する。Ｖｎ、Ｖｐ、Ｖｃｏの各信号の電圧は、共通グランドＧを基準とした電圧とする。
In the
また、基準電圧Ｖｐは、比較器２５ａの出力Ｖｃｏが第１の高いレベルの場合は第１の高い電圧ＶｐＨとなり、比較器２５ａの出力Ｖｃｏが第２の低いレベルの場合は第２の低い電圧ＶｐＬとなる、所謂ヒステリシスコンパレータが知られている。このヒステリシスコンパレータの回路方式の一例として、比較器２５ａと、比較器２５ａの出力端子と非反転入力端子間に接続する抵抗２５ｂと、非反転入力端子と共通グランドＧ間に直列に接続する抵抗２５ｃと定電圧源２４を備える。
The reference voltage Vp is the first high voltage VpH when the output Vco of the
次に、制御回路２０ａの動作について説明する。出力電圧Ｖ２を抵抗分圧した電圧Ｖｎが第２の電圧ＶｐＬよりも低くなると、比較器出力Ｖｃｏが第１の高いレベルとなり制御部３０がスイッチングトランジスタ５ａの駆動を開始し、基準電圧は第１の電圧ＶｐＨとなる。スイッチングトランジスタ５ａの駆動期間にチョークコイル７の電流が増加して、チョークコイル７から出力コンデンサ８ａに負荷電流ｉ２よりも大きな電流ｉＬが供給されることで出力コンデンサ８ａが充電されて出力電圧Ｖ２が上昇する。出力電圧Ｖ２を抵抗分圧した電圧Ｖｎが第１の電圧ＶｐＨよりも高くなると、比較器出力Ｖｃｏが第２の低いレベルとなって駆動期間を終了して休止期間となる。このとき基準電圧は第２の電圧ＶｐＬとなる。休止期間はチョークコイル７からの電流ｉＬよりも負荷電流ｉ２が大きくなるので、出力コンデンサ８ａから放電して、出力電圧Ｖ２が低下する。再び出力電圧Ｖ２を抵抗分圧した電圧Ｖｎが第２の電圧ＶｐＬよりも低くなると、再び駆動期間を開始して、基準電圧は第１の電圧ＶｐＨとなる。この動作を繰り返すことにより、抵抗分圧した電圧Ｖｎが第１の電圧ＶｐＨと第２の電圧ＶｐＬの間の値となるように、駆動期間と休止期間が制御されて、出力電圧Ｖ２を予め規定された目標電圧に制御する。
Next, the operation of the
ここで、第１抵抗２１と並列に接続する容量素子２３は、第１抵抗２１の抵抗値をＲ１、第２抵抗２２の抵抗値をＲ２、スイッチングトランジスタ５ａの最小スイッチング周波数をＦｍｉｎとし、静電容量をＣ１としたときに、式（１）を満たす。これにより、負荷電流ｉ２が小さくなって最小スイッチング周波数Ｆｍｉｎとなったときに、出力電圧の静的負荷変動を、第１の電圧と第２の電圧の差程度まで抑えることができる。上記式（１）については、後述する。
Here, the
次に、第１抵抗２１に接続する容量素子２３が出力電圧変動を抑える効果について、出力電圧Ｖ２の波形を用いて説明する。図２は、容量素子２３と出力電圧との関係を示すタイミング波形図である。図２に模式的に示す出力電圧Ｖ２の波形は、出力電圧Ｖ２の直流分を除いてＹ軸方向に拡大した波形である。Ｘ軸は時間、Ｙ軸は出力電圧の電圧リプルを示している。また、容量素子２３の静電容量Ｃ１について、図２（ａ）は、容量素子が無い場合、図２（ｂ）は式（１）で求められる静電容量の範囲外の静電容量Ｃ１を接続した場合、図２（ｃ）は、式（１）で求められる静電容量を満たす静電容量Ｃ１を接続した場合について、出力電圧Ｖ２の電圧リプルと、静的負荷変動を表している。更に、図２（ａ）、図２（ｂ）、図２（ｃ）のそれぞれは、負荷が定格負荷の場合と軽負荷の場合を示している。
Next, the effect of the
図２（ａ）に示す容量素子が無い場合は、第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬの分圧比（Ｒ１＋Ｒ２）／Ｒ２倍まで出力電圧Ｖ２の電圧リプルが大きくなる。出力端子３に接続された負荷が定格負荷であっても軽負荷であっても、電圧リプルに変化は無く、スイッチング周波数が軽負荷では低下していて、休止期間が増えている。 In the absence of the capacitive element shown in FIG. 2A, the voltage ripple of the output voltage V2 increases up to the voltage dividing ratio (R1 + R2) / R2 times the difference VpH−VpL between the first voltage and the second voltage. Regardless of whether the load connected to the output terminal 3 is a rated load or a light load, the voltage ripple does not change, the switching frequency is decreased at a light load, and the rest period is increased.
図２（ｂ）に示す式（１）で求められる静電容量よりも小さな静電容量Ｃ１を接続した場合は、出力電圧Ｖ２の電圧リプルを、第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬ程度まで小さくすることができる。出力端子３に接続された負荷が定格負荷であっても軽負荷であっても、電圧リプルは同じ程度まで小さくすることができる。しかし、出力電圧Ｖ２の平均値は定格負荷と軽負荷で異なっていて、大きな静的負荷変動がある。 When a capacitance C1 smaller than the capacitance obtained by the equation (1) shown in FIG. 2B is connected, the voltage ripple of the output voltage V2 is set to the difference VpH between the first voltage and the second voltage. It can be reduced to about -VpL. Whether the load connected to the output terminal 3 is a rated load or a light load, the voltage ripple can be reduced to the same extent. However, the average value of the output voltage V2 is different between the rated load and the light load, and there is a large static load fluctuation.
図２（ｃ）に示す式（１）で求められる静電容量よりも大きな静電容量Ｃ１を接続した場合、出力電圧Ｖ２の電圧リプルに加えて、出力電圧Ｖ２の平均値の定格負荷と軽負荷とでの差である静的負荷変動も、第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬ程度に抑えることができる。そのため出力電圧変動を抑えることができている。 When a capacitance C1 larger than the capacitance obtained by the equation (1) shown in FIG. 2C is connected, in addition to the voltage ripple of the output voltage V2, the rated load and the average load of the average value of the output voltage V2 are reduced. Static load fluctuation, which is a difference between the load and the load, can be suppressed to a difference VpH−VpL between the first voltage and the second voltage. Therefore, output voltage fluctuation can be suppressed.
次に、容量素子２３を接続しない場合に、出力電圧Ｖ２の電圧リプルが、第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬの分圧比（Ｒ１＋Ｒ２）／Ｒ２倍となる理由について説明する。出力電圧Ｖ２を第１抵抗２１と第２抵抗２２で分圧しているため、比較器２５ａの反転入力端子に入力される電圧Ｖｎは、出力電圧Ｖ２のＲ２／（Ｒ１＋Ｒ２）倍に分圧される。これにより、Ｖｎの電圧リプルも出力電圧Ｖ２の電圧リプルのＲ２／（Ｒ１＋Ｒ２）倍に減衰する。制御回路２０ａは、ＶｎがＶｐＬとＶｐＨの間の値になるように駆動期間と休止期間を制御して、出力電圧Ｖ２を予め規定された目標電圧に制御する。そのため、Ｖｎの電圧リプルが第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬに等しくなって、出力電圧Ｖ２の電圧リプルはＶｎの電圧リプルの（Ｒ１＋Ｒ２）／Ｒ２倍まで大きくなるので、出力電圧Ｖ２の電圧リプルの大きさは（ＶｐＨ−ＶｐＬ）（Ｒ１＋Ｒ２）／Ｒ２となる。
Next, the reason why the voltage ripple of the output voltage V2 becomes the voltage division ratio (R1 + R2) / R2 times the difference VpH−VpL between the first voltage and the second voltage when the
次に、容量素子２３を接続することによって、出力電圧Ｖ２の電圧リプルが、第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬの分圧比（Ｒ１＋Ｒ２）／Ｒ２倍から、第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬ程度まで低減できる理由について説明する。容量素子２３を第１抵抗２１に接続することによって、第１抵抗２１の電圧Ｖｒ１がほぼ一定値に安定化される。これにより、比較器２５ａの反転入力端子の電圧Ｖｎは、出力電圧Ｖ２から一定のＶｒ１を引き算した値となるので、Ｖｎの電圧リプルは出力電圧Ｖ２の電圧リプルに等しくなる。制御回路は、ＶｎがＶｐＬとＶｐＨの間の値になるように駆動期間と休止期間を制御して、出力電圧Ｖ２を予め規定された目標電圧に制御する。そのため、Ｖｎの電圧リプルが第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬに等しくなって、出力電圧Ｖ２の電圧リプルの大きさもＶｐＨ−ＶｐＬとなる。
Next, by connecting the
Ｖ２＝Ｖｎ＋Ｖｒ１となるため、出力電圧Ｖ２は、ＶｐＨ＋Ｖｒ１とＶｐＬ＋Ｖｒ１の間の値に制御される。 Since V2 = Vn + Vr1, the output voltage V2 is controlled to a value between VpH + Vr1 and VpL + Vr1.
しかしながら、出力電圧Ｖ２の電圧リプルは、図２（ａ）に示すように容量素子２３が無い場合は（ＶｐＨ−ＶｐＬ）（Ｒ１＋Ｒ２）／Ｒ２よりも若干大きくなり、図２（ｂ）（ｃ）に示すように 容量素子２３を接続した場合はＶｐＨ−ＶｐＬよりも若干大きくなる。その原因は、スイッチングトランジスタ５ａの駆動期間の終了よりも遅れて出力電圧Ｖ２が最大となって下降し始め、スイッチングトランジスタ５ａの休止期間の終了よりも遅れて出力電圧Ｖ２が最小となって上昇し始めることに起因する。これを図３の出力電圧Ｖ２のリプル波形を用いて説明する。
However, the voltage ripple of the output voltage V2 is slightly larger than (VpH−VpL) (R1 + R2) / R2 in the absence of the
図３（ａ）は、スイッチング電源装置１ａのコイル電流ｉＬを連続的に変化させる電流連続モードで動作しているときの動作波形、図３（ｂ）は、スイッチング電源装置１ａのコイル電流ｉＬを不連続的に変化させる電流不連続モードで動作しているときの動作波形である。
FIG. 3A shows an operation waveform when operating in the continuous current mode in which the coil current iL of the switching
図３（ａ）（ｂ）は、ｉ２が負荷電流、ｉＬがチョークコイル７の電流、Ｖｃｏが比較器２５ａの出力、８ａが出力コンデンサ８ａの電圧、８ｂが出力コンデンサのＥＳＲの８ｂの電圧、Ｖ２が出力電圧である。
3A and 3B, i2 is the load current, iL is the current of the
図３（ａ）に示すように、ｔ０〜ｔ２の期間でチョークコイル７の電流ｉＬは比較器２５ａの出力Ｖｃｏがハイレベル（第１のレベル）のときに増加し、ｔ２〜ｔ４の期間でローレベル（第２のレベル）のときに減少する。負荷電流ｉ２は、ｉＬを平均した直流電流が流れる。出力コンデンサ８ａの電圧は、ｔ１〜ｔ３の期間でｉＬ＞ｉ２のときに上昇し、ｔ０〜ｔ１、ｔ３〜ｔ４の期間でｉＬ＜ｉ２のときに下降する。出力コンデンサ８ｂのＥＳＲ（ Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ）の電圧は、ｉＬ−ｉ２に抵抗値をかけた値であって、ｉＬの増加と同時に上昇し、ｉＬの減少と同時に下降する。出力電圧Ｖ２は、出力コンデンサ８ａの電圧と、出力コンデンサのＥＳＲの８ｂの電圧の合計になる。
As shown in FIG. 3A, the current iL of the
容量素子２３を接続しない場合は、ｔ２において出力電圧Ｖ２がＶｐＨ（Ｒ１＋Ｒ２）／Ｒ２より大きくなったときに比較器２５ａの出力Ｖｃｏがローレベルとなり、ｔ０またはｔ４において出力電圧Ｖ２がＶｐＬ（Ｒ１＋Ｒ２）／Ｒ２より小さくなったときに比較器２５ａの出力Ｖｃｏがハイレベルとなる。出力電圧Ｖ２は、出力コンデンサ８ａの電圧と、出力コンデンサのＥＳＲの８ｂの電圧の合計であるために、比較器２５ａの出力Ｖｃｏがｔ２においてローレベルとなってから遅れて、出力電圧Ｖ２の値がＶｐＨ（Ｒ１＋Ｒ２）／Ｒ２よりさらに大きくなってからｔ３において最大となって下降し始め、比較器２５ａの出力Ｖｃｏがｔ０においてハイレベルとなってから遅れて、出力電圧Ｖ２の値がＶｐＬ（Ｒ１＋Ｒ２）／Ｒ２よりさらに小さくなってからｔ１において最小となって上昇し始める。そのため、容量素子２３が無い場合は出力電圧Ｖ２ の電圧リプルが（ＶｐＨ−ＶｐＬ）（Ｒ１＋Ｒ２）／Ｒ２よりも若干大きくなる。
When the
図４（ａ）に示すように、図２（ｂ）（ｃ） で容量素子２３を接続した場合も同様の理由でＶｐＨ−ＶｐＬよりも若干大きくなる。出力電圧Ｖ２は、出力コンデンサ８ａの電圧と、出力コンデンサのＥＳＲの８ｂの電圧の合計であるために、比較器２５ａの出力Ｖｃｏがローレベルとなってから遅れて、出力電圧Ｖ２の値がＶｐＨ＋Ｖｒ１よりさらに大きくなってから最大となって下降し始め、比較器２５ａの出力Ｖｃｏがハイレベルとなってから遅れて、出力電圧Ｖ２の値がＶｐＬ＋Ｖｒ１よりさらに小さくなってから最小となって上昇し始める。
As shown in FIG. 4A, when the
図３（ｂ）、図４（ｂ）の電流不連続モードで動作しているときも、電流連続モードの場合と同様に、出力電圧Ｖ２ の電圧リプルが若干大きくなる。電流連続モードの場合との違いは、ｔ６において比較器２５ａの出力がローレベルになったあと、チョークコイル７の電流ｉＬが減少してｔ７において０になり、ｔ７からｔ８の期間にチョークコイル７の電流ｉＬが０の期間が続くことである。チョークコイル７の電流ｉＬが０の期間は、出力コンデンサ８ａから負荷電流ｉ２を放電するので、出力電圧Ｖ２は直線的に下降する。特に軽負荷で負荷電流ｉ２が小さい場合には、出力電圧Ｖ２の下降が緩やかであるために、比較器２５ａの反転入力端子の電圧ＶｎがＶｐＬに達して、比較器２５ａの出力がハイレベルになるまでの時間が長くかかるので、休止期間が長くなり、スイッチング周波数が下がる。
When operating in the current discontinuous mode of FIGS. 3B and 4B, the voltage ripple of the output voltage V2 is slightly increased as in the case of the current continuous mode. The difference from the current continuous mode is that after the output of the
次に、図２（ｂ）式（１）で求められる静電容量よりも小さな静電容量Ｃ１を接続した場合に、軽負荷において出力電圧Ｖ２の平均値が定格負荷の場合よりも低下している原因について図５を用いて説明する。 Next, when an electrostatic capacitance C1 smaller than the electrostatic capacitance obtained by the equation (1) in FIG. 2B is connected, the average value of the output voltage V2 at the light load is lower than that at the rated load. The cause of this will be described with reference to FIG.
図５（ａ）は、式（１）で求められる静電容量よりも小さな静電容量Ｃ１を接続した場合のタイミング波形図、図５（ｂ）は、式（１）で求められる静電容量よりも十分に大きな静電容量Ｃ１を接続した場合のタイミング波形図である。図５（ａ）（ｂ）は、Ｖｃｏが比較器２５ａ出力、Ｖ２が出力電圧、Ｖｒ１が分圧抵抗２１の電圧、Ｖｎが比較器２５ａの反転入力端子電圧、Ｖｎ＿ＡＶＧがＶｎの平均値、ｉｒ１が分圧抵抗２１の電流、ｉｒ２が分圧抵抗２２の電流である。
FIG. 5A is a timing waveform diagram in the case where a capacitance C1 smaller than the capacitance obtained by the equation (1) is connected, and FIG. 5B is a capacitance obtained by the equation (1). FIG. 6 is a timing waveform diagram when a sufficiently larger capacitance C1 is connected. 5A and 5B, Vco is the output of the
図５（ａ）は、軽負荷、電流不連続モードで動作する場合の制御回路２０ａの状態を示している。比較器２５ａは、出力のハイレベルの期間が短く、ローレベルの期間が長いので、出力電圧Ｖ２の波形は、電圧が上昇する期間は短く、電圧が下降する期間は長く、直線的に電圧が下降する三角波となる。
FIG. 5A shows the state of the
図６（ａ）は、分圧抵抗２１、２２、容量素子２３によって、Ｖ２を入力、Ｖｒ１を出力とするローパスフィルタ、図６（ｂ）は、図６（ａ）に示すローパスフィルタの周波数と利得の関係を示している。ローパスフィルタの伝達関数は、以下の（２）式となる。
FIG. 6A shows a low-pass filter in which V2 is input and Vr1 is output by the
軽負荷の低い周波数でのＶ２の電圧リプルは、ローパスフィルタによって十分に減衰できていないので、図５（ａ）に示すようにＶｒ１に電圧リプルが残る。比較器２５ａの反転入力端子電圧Ｖｎは、Ｖ２−Ｖｒ１の引き算であるため、Ｖｎの波形は、電圧が下降する最初の期間は急速に下降し、その後、緩やかに下降する。そのため、Ｖｎの平均値のＶｎ＿ＡＶＧは、ＶｐＨとＶｐＬの中間値の（ＶｐＨ＋ＶｐＬ）／２よりも低い値となる。
Ｖｎ＿ＡＶＧの中間値からの低下量ΔＶｎを以下の式（３）とする。
Since the voltage ripple of V2 at the low frequency of the light load is not sufficiently attenuated by the low-pass filter, the voltage ripple remains in Vr1 as shown in FIG. Since the inverting input terminal voltage Vn of the
The amount of decrease ΔVn from the intermediate value of Vn_AVG is represented by the following expression (3).
分圧抵抗２２の電流ｉｒ２はＶｎをＲ２で割った値であって、図示するようにＶｎと相似する波形となる。Ｖｒ１が電圧リプルを持った定常状態となっている場合には、分圧抵抗２１の電流ｉｒ１は、分圧抵抗２２の電流ｉｒ２の平均に等しく、容量素子２３に流れる電流ｉｒ２−ｉｒ２は１スイッチング周期の合計で０になる。そのため、ｉｒ１とｉｒ２の位置関係は、Ｖｎ＿ＡＶＧとＶｎの位置関係に相似していて、ｉｒ１は同じ比率でｉｒ２の中間値よりも低い値となるので、以下の式（４）（５）の関係が成り立つ。
The current ir2 of the
ｉｒ１は抵抗２１に流れる電流のため、Ｖｒ１の平均値は、以下の式（６）となる。
Since ir1 is a current flowing through the
Ｖ２の平均値Ｖ２＿ＡＶＧは、以下の式（７）となる。 The average value V2_AVG of V2 is expressed by the following equation (7).
一方、式（１）で求められる静電容量よりも十分に大きな静電容量Ｃ１を接続した場合、または、重負荷であるためにスイッチング周波数Ｆが軽負荷のＦｍｉｎよりも十分に高くなったために、以下の（８）式の関係を満たす場合は、図５（ｂ）の波形となる。 On the other hand, when a capacitance C1 that is sufficiently larger than the capacitance obtained by equation (1) is connected, or because the load is heavy, the switching frequency F is sufficiently higher than the light load Fmin. When the relationship of the following expression (8) is satisfied, the waveform is as shown in FIG.
分圧抵抗２１、２２、容量素子２３によって、Ｖ２を入力、Ｖｒ１を出力とするローパスフィルタでは、出力電圧Ｖ２の電圧リプルは十分に減衰するので、Ｖｒ１は直流に近い波形になる。比較器２５ａの反転入力端子電圧Ｖｎは、Ｖ２−Ｖｒ１の引き算であって、三角波のＶ２から直流のＶｒ１を引き算するので、結果のＶｎは三角波になる。そのため、以下の式（９）に示すようにＶｎの平均値のＶｎ＿ＡＶＧは、ＶｐＨとＶｐＬの中間値の（ＶｐＨ＋ＶｐＬ）／２にほぼ等しくなる。
In the low-pass filter having V2 as input and Vr1 as output by the
式（４）〜（７）が図５（ｂ）でも成立しているので、式（７）に式（９）を代入して、図５（ｂ）でのＶ２の平均値Ｖ２＿ＡＶＧは、以下の式（１０）となる。 Since the equations (4) to (7) are also established in FIG. 5B, the equation (9) is substituted into the equation (7), and the average value V2_AVG of V2 in FIG. Equation (10) is obtained.
図５（ａ）のＶ２の平均値と図５（ｂ） のＶ２の平均値の差ΔＶ２Ｌが、式（１）で求められる静電容量の範囲外の静電容量Ｃ１を接続した場合の静的負荷変動であって、図５（ａ）の軽負荷でのスイッチング周波数ＦｍｉｎにおけるＶ２の平均値と、図５（ｂ）の重負荷でのスイッチング周波数Ｆで式（８）を満たす場合のＶ２の平均値の差である。Ｖ２の平均値の差ΔＶ２Ｌは式（３）（７）（１０）より、以下の式（１１）となる。 The difference ΔV2L between the average value of V2 in FIG. 5 (a) and the average value of V2 in FIG. 5 (b) is static when a capacitance C1 outside the range of the capacitance obtained by equation (1) is connected. V2 when the equation (8) is satisfied with the average value of V2 at the switching frequency Fmin at the light load in FIG. 5A and the switching frequency F at the heavy load in FIG. It is the difference of the average value of. The difference ΔV2L in the average value of V2 is represented by the following expression (11) from the expressions (3), (7), and (10).
Ｖｎの平均値の低下ΔＶｎは、Ｖ２の三角波から、電圧リプルを持ったＶｒ１を引き算することを原因として発生しているので、ΔＶｎはＶｒ１の電圧リプルΔＶｒ１とほぼ同じ大きさを持つ。したがって、以下の式（１２）となる。 Since the decrease ΔVn in the average value of Vn is caused by subtracting Vr1 having voltage ripple from the triangular wave of V2, ΔVn has substantially the same magnitude as the voltage ripple ΔVr1 of Vr1. Therefore, the following expression (12) is obtained.
式（１２）に示すように、出力電圧の静的負荷変動ΔＶ２Ｌは、容量素子２３を並列接続したＲ１の端子間電圧のリプルΔＶｒ１の（Ｒ１＋Ｒ２）／Ｒ２倍の大きさとなる。出力電圧Ｖ２が基準電圧Ｖｐに比べて十分に高いと、（Ｒ１＋Ｒ２）／Ｒ２の値が大きいので、より大きな静的負荷変動となる。
As shown in the equation (12), the static load fluctuation ΔV2L of the output voltage is (R1 + R2) / R2 times as large as the ripple ΔVr1 of the terminal voltage of R1 to which the
次に、容量素子２３として式（１）で求められる静電容量を満たす静電容量Ｃ１を接続することで、出力電圧の静的負荷変動ΔＶ２Ｌを、第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬ程度まで抑えることができることについて説明する。
Next, by connecting the capacitance C1 that satisfies the capacitance calculated by the equation (1) as the
スイッチング電源装置１ａの出力電圧Ｖ２の仕様の一例として、出力電圧リプルΔＶ２が出力電圧Ｖ２の１％、出力電圧Ｖ２の総合変動が出力電圧の５％となっていて、出力電圧リプルよりも総合変動が広い範囲を許容していることが多い。ここでの総合変動は、静的負荷変動、静的入力変動、周囲温度変動、経時ドリフトを含んでいるので、静的負荷変動のみでは１％以下が望ましい。そこで、以下の式（１３）のように静的負荷変動ΔＶ２Ｌを出力電圧リプルΔＶ２以下に抑えることを目標とすると、
As an example of the specification of the output voltage V2 of the switching
出力電圧リプルΔＶ２は、容量素子２３を付けることにより第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬ程度まで抑えられているので、ΔＶ２Ｌ＜ΔＶ２とすることができれば、出力電圧の静的負荷変動ΔＶ２Ｌも第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬ程度まで抑えることができる。
Since the output voltage ripple ΔV2 is suppressed to about the difference VpH−VpL between the first voltage and the second voltage by attaching the
式（１３）を満たすためには、式（１２）を式（２）に代入して、以下の式（１４）（１５）に示す伝達関数の絶対値が１以下になるＣ１の条件を求めればよい。 In order to satisfy the equation (13), the equation (12) is substituted into the equation (2), and the condition of C1 where the absolute value of the transfer function shown in the following equations (14) and (15) is 1 or less is obtained. That's fine.
この条件を求めると、以下の式（１６）となる。 When this condition is obtained, the following equation (16) is obtained.
出力電圧Ｖ２が基準電圧Ｖｐと比べて十分に高いので分圧比が大きく、Ｒ１＞＞Ｒ２の場合は、（Ｒ２／Ｒ１）２の微小項を無視して、 Since the output voltage V2 is sufficiently higher than the reference voltage Vp, the voltage dividing ratio is large. When R1 >> R2, the minute term of (R2 / R1) 2 is ignored,
とすると、式（１）のＣ１＞（Ｒ１＋Ｒ２）／（２πＦｍｉｎ×Ｒ２２）となる。 Then, C1> (R1 + R2) / (2πFmin × R2 2 ) in the formula (1).
図６に、分圧抵抗２１、２２、容量素子２３によって、Ｖ２を入力、Ｖｒ１を出力とするローパスフィルタが与えられている場合の、出力電圧の静的負荷変動ΔＶ２Ｌも第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬ程度まで抑えることができるスイッチング周波数の範囲を斜線で示す。重負荷、軽負荷の条件でスイッチング周波数が斜線よりも高い領域にあれば、静的負荷変動を抑えることができる。
In FIG. 6, when a low-pass filter having V2 as an input and Vr1 as an output is provided by the
ローパスフィルタのゲインが３ｄＢ低下する遮断周波数Ｆｃは、以下の式（１８）となる。 The cut-off frequency Fc at which the gain of the low-pass filter decreases by 3 dB is expressed by the following equation (18).
式（１８）と式（１）から、最小スイッチング周波数Ｆｍｉｎは以下の式（１９）となる。 From the equations (18) and (1), the minimum switching frequency Fmin is expressed by the following equation (19).
Ｆｍｉｎ はＦｃのＲ１／Ｒ２倍として、Ｒ２／（Ｒ１＋Ｒ２）倍までローパスフィルタのゲインを減衰させる必要がある。出力電圧Ｖ２が基準電圧Ｖｐと比べて十分に高い場合にはＲ１／Ｒ２が大きく、Ｒ２／（Ｒ１＋Ｒ２）が小さいため、スイッチング周波数を遮断周波数Ｆｃから十分に離して十分に減衰させた領域で使う必要がある。 As Fmin is R1 / R2 times Fc, it is necessary to attenuate the gain of the low-pass filter to R2 / (R1 + R2) times. When the output voltage V2 is sufficiently higher than the reference voltage Vp, R1 / R2 is large and R2 / (R1 + R2) is small. Therefore, the switching frequency is sufficiently separated from the cutoff frequency Fc and used in a sufficiently attenuated region. There is a need.
一例として、出力電圧Ｖ２を２０Ｖに制御するときに、基準電圧Ｖｐの第１の電圧ＶｐＨは、１．５５Ｖとし、第２の低い電圧ＶｐＬは１．４５Ｖとして、第１の電圧ＶｐＨと第２の電圧ＶｐＬの差であるヒステリシス幅は０．１Ｖとする。出力電圧Ｖ２は基準電圧Ｖｐの１３倍のため、第１抵抗２１の抵抗値Ｒ１を第２抵抗２２の抵抗値Ｒ２の１２倍として出力電圧Ｖ２を分圧する。出力電圧Ｖ２の目標仕様は、出力電圧リプルΔＶ２が出力電圧Ｖ２の１％、静的負荷変動ΔＶ２Ｌも出力電圧Ｖ２の１％とする。
As an example, when the output voltage V2 is controlled to 20V, the first voltage VpH of the reference voltage Vp is 1.55V, the second low voltage VpL is 1.45V, and the first voltage VpH and the second voltage The hysteresis width, which is the difference between the voltages VpL, is 0.1V. Since the output voltage V2 is 13 times the reference voltage Vp, the output voltage V2 is divided by setting the resistance value R1 of the
容量素子２３を接続しない場合は、出力電圧Ｖ２を分圧比の１３分の１とした電圧Ｖｎが比較器２５ａの反転入力端子に入力されるので、ＶｎがＶｐＬとＶｐＨの間の値になるように制御回路が出力電圧Ｖ２の制御を行う。そのため、Ｖｎの電圧リプルは第１の電圧ＶｐＨと第２の電圧ＶｐＬの差であるヒステリシス幅の０．１Ｖに等しくなり、出力電圧Ｖ２の電圧リプルはヒステリシス幅の分圧比１３倍の１．３Ｖとなる。このとき、出力電圧リプルΔＶ２が出力電圧Ｖ２の６．５％あって、仕様を満たさない。
When the
容量素子２３を接続すると、出力電圧Ｖ２の電圧リプルを小さくすることができる。容量素子２３の静電容量を１ｎＦとした場合、出力電圧Ｖ２の電圧リプルは、０．１５Ｖまで小さくなる。しかし、出力端子３に接続された負荷が１０ｋΩになって、負荷電流２ｍＡまで小さくなった場合、最小スイッチング周波数Ｆｍｉｎが１．９ｋＨｚであるために、式（１）で求められる静電容量１００ｎＦに比べて容量素子２３の静電容量が小さいため、出力端子３に接続された負荷が３Ωで負荷電流７Ａの定格負荷をとった場合に比べて０．７Ｖ程度、出力電圧Ｖ２が低くなる。出力電圧Ｖ２の電圧リプルΔＶ２は０．１５Ｖ（出力電圧Ｖ２の０．７５％）まで小さくなったが、静的負荷変動は０．７Ｖ（出力電圧Ｖ２の３．５％）あるため、静的負荷変動の仕様を満たしていない。
When the
容量素子２３の静電容量を式（１）で求められる静電容量１００ｎＦまで大きくすると、出力電圧Ｖ２の電圧リプルは０．１５Ｖ（出力電圧Ｖ２の０．７５％）となり、負荷電流７Ａの定格負荷と負荷電流２ｍＡの最小負荷での出力電圧Ｖ２の差である静的負荷変動は０．１Ｖ（出力電圧Ｖ２の０．５％）となって、ヒステリシス幅の０．１Ｖにほぼ等しくなる。この場合は出力電圧リプルも静的負荷変動も仕様を満たしている。容量素子２３の静電容量を式（１）で求められる静電容量１００ｎＦよりさらに大きくすると、静的負荷変動がさらに改善される。
When the capacitance of the
以上説明したように、本発明の制御回路は、スイッチング電源装置１ａの出力電圧を分圧する第１抵抗２１および第２抵抗２２と、この分圧された電圧が第１の入力端子に入力され、基準電圧Ｖｐが第２の入力端子に入力される比較器２５ａと、比較器２５ａの出力信号に基づいてスイッチングトランジスタ５ａを制御する制御部３０を備え、基準電圧Ｖｐは比較器２５ａの出力が第１のレベル（ハイレベル）の場合は第１の電圧となり、第２のレベル（ローレベル）の場合は第２の電圧となり、第１抵抗２１は、スイッチング電源装置１ａの出力端子正極３ａと比較器２５ａの第１の入力端子間に接続され、第１抵抗２１と並列に接続した容量素子２３を備え、第１抵抗の抵抗値をＲ１、第２抵抗の抵抗値をＲ２、スイッチングトランジスタの最小スイッチング周波数をＦｍｉｎ、容量素子２３の静電容量をＣ１としたとき、上記式（１）を満たす。
As described above, in the control circuit of the present invention, the
これにより、負荷電流が小さくなって最小スイッチング周波数Ｆｍｉｎとなったときの出力電圧の静的負荷変動を、第１の電圧と第２の電圧の差程度まで抑えることができる。 Thereby, the static load fluctuation of the output voltage when the load current is reduced to the minimum switching frequency Fmin can be suppressed to the difference between the first voltage and the second voltage.
（実施形態２）
図７は、本発明に係わる第２の実施形態に係るスイッチング電源装置１ｂの構成を示す回路図である。図７に示すスイッチング電源装置１ｂは、一例として、一対の入力端子２ａ，２ｂ（以下、特に区別しないときには「入力端子２」ともいう）、一対の出力端子３ａ，３ｂ（以下、特に区別しないときには「出力端子３」ともいう）、主回路４ｂ、制御回路２０ｂを備え、入力端子２に入力される入力電圧（直流電圧）Ｖ１を出力電圧（直流電圧）Ｖ２に変換して出力端子３から出力すると共に、出力電圧Ｖ２を予め規定された目標電圧に制御する。スイッチング電源装置１ｂは、入力端子２に入力電圧Ｖ１、入力電流ｉ１を入力して、出力端子３から出力電圧Ｖ２、負荷電流ｉ２を出力する。
(Embodiment 2)
FIG. 7 is a circuit diagram showing a configuration of a switching
主回路４ｂは第１の実施形態の主回路４ａと同様に、スイッチング電源装置１ｂの一例としてバックコンバータの回路方式で構成されており、入力端子２から入力される入力電圧Ｖ１を出力電圧Ｖ２に変換して出力端子３に出力する。
Like the
制御回路２０ｂは、スイッチング電源装置１ｂの出力電圧Ｖ２を分圧する第１抵抗２１および第２抵抗２２と、分圧された電圧Ｖｎが第１の反転入力端子に入力され、第２の非反転入力端子に基準電圧Ｖｐが入力される比較器２５ａと、比較器２５ａの出力信号Ｖｃｏに基づいてスイッチングトランジスタ５ａを制御する制御部３０ｘとを備え、基準電圧Ｖｐは比較器２５ａの出力Ｖｃｏが第１の高いレベルの場合は第１の高い電圧ＶｐＨとなり、比較器２５ａの出力Ｖｃｏが第２の低いレベルの場合は第２の低い電圧ＶｐＬとなり、出力端子正極３ａと比較器２５ａの第１の反転入力端子間に接続された第１抵抗２１と、この第１抵抗に並列に接続した容量素子２３を備える。制御回路２０ｂの共通グランドＧは、出力端子の負極３ｂに接続する。Ｖｎ、Ｖｐ、Ｖｃｏの各信号の電圧は、共通グランドＧを基準とした電圧とする。
The
また、基準電圧Ｖｐが比較器２５ａの出力Ｖｃｏが第１の高いレベルの場合は第１の高い電圧ＶｐＨとなり、比較器２５ａの出力Ｖｃｏが第２の低いレベルの場合は第２の低い電圧ＶｐＬとなるために、第１の実施形態と同様にヒステリシスコンパレータを備える。このヒステリシスコンパレータの回路方式の一例として、第１の実施形態と同様に比較器２５ａと、比較器２５ａの出力端子と非反転入力端子間に接続する抵抗２５ｂと、非反転入力端子と共通グランドＧ間に直列に接続する抵抗２５ｃと定電圧源２４を備える。
The reference voltage Vp is the first high voltage VpH when the output Vco of the
制御部３０ｘは、チョークコイルに流れる電流ｉＬを検出する電流検出素子３０ｄと、基準電圧３０ｃ、電流検出素子３０ｄの出力と基準電圧３０ｃを比較する比較器３０ｂ、比較器３０ｂの出力と比較器２５ａの出力Ｖｃｏに基づいてスイッチングトランジスタ５ａを駆動する駆動部３０ａから構成される。
The
駆動部３０ａは、比較器２５ａの出力Ｖｃｏが第１の高いレベルで、かつ比較器３０ｂの出力がローレベルの場合に、スイッチングトランジスタ５ａをオンさせる。スイッチングトランジスタ５ａのオンによって、チョークコイル７に流れる電流ｉＬが一定値以上になったときに比較器３０ｂの出力がハイレベルとなる。このとき比較器２５ａの出力Ｖｃｏが第１の高いレベルで継続している場合には、スイッチングトランジスタ５ａを一定期間オフさせる。スイッチングトランジスタ５ａのオフによって、チョークコイル７に流れる電流ｉＬが一定値よりも低くなる。その後も比較器２５ａの出力Ｖｃｏが第１の高いレベルで継続している場合には、再びチョークコイル７に流れる電流ｉＬが一定値以上に達するまでスイッチングトランジスタ５ａをオンさせる。比較器２５ａの出力Ｖｃｏが第２の低いレベルの場合には、比較器３０ｂの出力に係わらずスイッチングトランジスタ５ａをオフさせる。
The
これにより、比較器２５ａの出力Ｖｃｏが第１の高いレベルの期間に複数回スイッチングさせることができる。
Thereby, the output Vco of the
次に、制御回路２０ｂの動作について説明する。出力電圧Ｖ２を抵抗分圧した電圧Ｖｎが第２の電圧ＶｐＬよりも低くなると、比較器出力Ｖｃｏが第１の高いレベルとなり制御部３０ｘがスイッチングトランジスタ５ａの駆動を開始し、基準電圧は第１の電圧ＶｐＨとなる。スイッチングトランジスタ５ａの駆動期間にチョークコイル７の電流が増加して、チョークコイル７から出力コンデンサ８ａに負荷電流ｉ２よりも大きな電流ｉＬが供給されることで出力コンデンサ８ａが充電されて出力電圧Ｖ２が上昇する。チョークコイル７に流れる電流ｉＬが負荷電流よりも大きな一定値以上になると、スイッチングトランジスタ５ａを一定期間オフさせる。スイッチングトランジスタ５ａのオフによって、チョークコイル７に流れる電流ｉＬが一定値よりも低くなる。その後も比較器２５ａの出力Ｖｃｏが第１の高いレベルで継続している場合には、再びチョークコイル７に流れる電流ｉＬが一定値以上に達するまでスイッチングトランジスタ５ａをオンさせる。これにより比較器２５ａの出力Ｖｃｏが第１の高いレベルで継続している期間に複数回スイッチングさせることができる。制御部３０ｘは出力電圧Ｖ２を抵抗分圧した電圧Ｖｎが第１の電圧ＶｐＨよりも高くなると、比較器出力Ｖｃｏが第２の低いレベルとなって駆動期間を終了して休止期間となる。このとき基準電圧は第２の電圧ＶｐＬとなる。休止期間はチョークコイル７からの電流ｉＬが０になるので、出力コンデンサ８ａから負荷電流ｉ２により放電して、出力電圧Ｖ２が低下する。再び出力電圧Ｖ２を抵抗分圧した電圧Ｖｎが第２の電圧ＶｐＬよりも低くなると、再び駆動期間を開始して、基準電圧は第１の電圧ＶｐＨとなって、スイッチングトランジスタ５ａを複数回スイッチングさせる。この動作を繰り返すことにより、抵抗分圧した電圧Ｖｎが第１の電圧ＶｐＨと第２の電圧ＶｐＬの間の値となるように、駆動期間と休止期間が制御されて、出力電圧Ｖ２を予め規定された目標電圧に制御する。
Next, the operation of the
ここで、第１抵抗２１と並列に接続する容量素子２３は、第１抵抗２１の抵抗値をＲ１、第２抵抗２２の抵抗値をＲ２、スイッチングトランジスタ５ａの最小スイッチング周波数をＦｍｉｎとしたときに、式（１）を満たす静電容量Ｃ１とする。
Here, the
これにより、第１の実施形態と同様に、負荷電流ｉ２が小さくなって最小スイッチング周波数Ｆｍｉｎとなったときに、出力電圧の静的負荷変動を、第１の電圧と第２の電圧の差程度まで抑えることができる。 As a result, as in the first embodiment, when the load current i2 is reduced to the minimum switching frequency Fmin, the static load fluctuation of the output voltage is about the difference between the first voltage and the second voltage. Can be suppressed.
図８を参照して、第２の実施形態のスイッチング電源装置１ｂの出力電圧Ｖ２のリプル波形について説明する。図８（ａ）に負荷電流ｉ２が大きい重負荷の場合、図８（ｂ）に負荷電流ｉ２が小さい軽負荷の場合の負荷電流ｉ２、チョークコイル７の電流ｉＬ、比較器２５ａの出力Ｖｃｏ、出力電圧Ｖ２の波形を示す。容量素子２３を接続することによって、出力電圧Ｖ２の電圧リプルが、第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬの分圧比（Ｒ１＋Ｒ２）／Ｒ２倍から、第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬ程度まで低減できている。
With reference to FIG. 8, the ripple waveform of the output voltage V2 of the switching
これは、容量素子２３を第１抵抗２１に接続することによって、第１抵抗２１の電圧Ｖｒ１がほぼ一定値に安定化されるためである。これにより、比較器２５ａの反転入力端子の電圧Ｖｎは、出力電圧Ｖ２から一定のＶｒ１を引き算した値となるので、Ｖｎの電圧リプルは出力電圧Ｖ２の電圧リプルに等しくなる。制御回路２０ｂは、ＶｎがＶｐＬとＶｐＨの間の値になるように駆動期間と休止期間を制御して、出力電圧Ｖ２を予め規定された目標電圧に制御する。そのため、Ｖｎの電圧リプルが第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬに等しくなって、出力電圧Ｖ２の電圧リプルの大きさもＶｐＨ−ＶｐＬとなる。
Ｖ２＝Ｖｎ＋Ｖｒ１となるため、出力電圧Ｖ２は、ＶｐＨ＋Ｖｒ１とＶｐＬ＋Ｖｒ１の間の値に制御される。
This is because the voltage Vr1 of the
Since V2 = Vn + Vr1, the output voltage V2 is controlled to a value between VpH + Vr1 and VpL + Vr1.
ｔ０において比較器２５ａの出力Ｖｃｏが第１の高いレベルになると、スイッチングトランジスタ５ａがオンとなって、チョークコイル電流ｉＬが増加する。ｉＬが一定値よりも大きくなると、一定期間スイッチングトランジスタ５ａがオフして、Ｖｃｏが第１の高いレベルが継続しているならば再びスイッチングトランジスタ５ａがオンする。これにより、図８に示すように比較器２５ａの出力Ｖｃｏが第１の高いレベルのｔ０〜ｔ１の期間に複数回スイッチングさせて、チョークコイル電流ｉＬをほぼ一定値とすることができる。Ｖｃｏが第１の高いレベルの期間は、チョークコイル電流ｉＬが負荷電流ｉ２よりも大きいので、出力コンデンサ８ａがｉＬ−ｉ２の電流で定電流充電されて、出力電圧Ｖ２は直線的に増加する。また、Ｖｃｏが第２の低いレベルの場合は、図８のｔ１〜ｔ２の期間に示すようにチョークコイル電流ｉＬは０となる。出力コンデンサ８ａは負荷電流ｉ２のみによって定電流放電させるので、出力電圧Ｖ２は直線的に減少する。
When the output Vco of the
図８（ａ）の第２の実施形態の出力電圧Ｖ２は、図４（ａ）の第１の実施形態の出力電圧Ｖ２と比べて、Ｖ２がＶｐＨ＋Ｖｒ１より大きくなる、またはＶ２がＶｐＬ＋Ｖｒ１より小さくなることがほとんどなくなり、出力電圧Ｖ２の電圧リプルの大きさがヒステリシス幅ＶｐＨ−ＶｐＬにより近い値に抑えられている。これは、ｔ０において比較器２５ａの出力Ｖｃｏが第１の高いレベルになったときに、Ｖｃｏが第１の高いレベルの期間ｔ０〜ｔ１の長さに比べて十分に短い時間で、ｉＬがｉ２より大きな一定の電流の電流値に達して、出力コンデンサ８ａをｉＬ−ｉ２で定電流充電するために、Ｖ２が直線的に増加し、ｔ１において比較器２５ａの出力Ｖｃｏが第２の低いレベルになったときに、Ｖｃｏが第２の低いレベルの期間ｔ１〜ｔ２の長さに比べて十分に短い時間で、ｉＬが０となって、出力コンデンサ８ａをｉ２で定電流放電するために、Ｖ２が直線的に減少するためである。
The output voltage V2 of the second embodiment shown in FIG. 8A is larger than the output voltage V2 of the first embodiment shown in FIG. 4A, or V2 is larger than VpH + Vr1, or V2 is smaller than VpL + Vr1. As a result, the magnitude of the voltage ripple of the output voltage V2 is suppressed to a value closer to the hysteresis width VpH−VpL. This is a time sufficiently short compared with the length of the period t0 to t1 when Vco is the first high level when the output Vco of the
第１の実施形態の図４（ａ）ではＶｃｏが第１の高いレベルの期間の前半ｔ０〜ｔ１はｉＬ＜ｉ２、後半ｔ１〜ｔ２はｉＬ＞ｉ２であって、出力コンデンサ８ａの充電と放電が行われるため、ｔ２においてＶｃｏが第１の高いレベルの期間の終了時の８ａの電圧は、８ａの電圧の中央値となるので、Ｖ２が８ａの電圧だけでは、Ｖ２がＶｐＨ＋Ｖｒ１より大きくなって、Ｖｃｏを第２の低いレベルとすることができないので、ヒステリシス制御が正しく動作しない。そのため、出力電圧Ｖ２は出力コンデンサ８ａの電圧と、出力コンデンサ８ａの等価直列抵抗８ｂの電圧の合計であって、８ｂの電圧リプルは８ａの電圧リプルと同等以上の大きさとすることで、ヒステリシス制御を正常に動作させることができる。そのため、出力コンデンサ８ａに電解コンデンサなどの等価直列抵抗の大きなコンデンサを使用する。
In FIG. 4A of the first embodiment, the first half t0 to t1 of the period when Vco is the first high level is iL <i2, the second half t1 to t2 is iL> i2, and the
一方、第２の実施形態のように比較器２５ａの出力Ｖｃｏが第１の高いレベルの期間ｔ０〜ｔ１に複数回スイッチングさせる場合には、出力コンデンサ８ａの充電、放電によって、Ｖｃｏが第１の高いレベルの期間の終了時のｔ１における８ａの電圧は、８ａの電圧の最大値となり、Ｖｃｏが第２の低いレベルの期間の終了時のｔ２における８ａの電圧は、８ａの電圧の最小値となるので、等価直列抵抗８ｂの電圧リプルが無くてもＶ２をＶｐＨ＋Ｖｒ１とＶｐＬ＋Ｖｒ１の間に制御できて、ヒステリシス制御が正しく動作する。そのため、出力コンデンサ８ａにセラミックコンデンサなどの等価直列抵抗の小さなコンデンサを使用することができる。等価直列抵抗の小さなコンデンサを使用できることは、スイッチング電源装置１ｂの出力電圧Ｖ２の動的負荷変動や、高周波ノイズの低減に効果がある。
On the other hand, when the output Vco of the
図８（ｂ）を参照して、第２の実施形態で軽負荷の場合の出力電圧Ｖ２の電圧リプルについて説明する。軽負荷の場合は、比較器２５ａの出力Ｖｃｏが第２の低いレベルの期間ｔ４〜ｔ５が長くなることで、スイッチング周波数が低くなり、ｉＬの平均値がｉ２と同じ低い値となっている。第２の実施形態の図４（ｂ）と同様に、Ｖ２は立上り期間が短く、立下り期間は低い負荷電流ｉ２によって出力コンデンサ８ａを長い時間をかけて定電流放電するために、直線的にＶ２が減少する。図８（ｂ）は図４（ｂ）とほぼ同じ波形であるために、実施例１について前述したのと同様に、図５（ａ）に示す比較器２５ａの反転出力端子電圧Ｖｎの平均値が、第１抵抗２１の端子間電圧Ｖｒ１の電圧リプルΔＶｒ１と同じ程度、中央値より低下する。これにより、ΔＶｒ１の（Ｒ１＋Ｒ２）／Ｒ２倍の静的負荷変動ΔＶ２Ｌが生じるので、この静的負荷変動ΔＶ２Ｌを出力電圧Ｖ２の電圧リプルΔＶ２程度に抑えるためには、式（１）を満たす容量素子２３を第１抵抗に並列に接続する必要がある。
With reference to FIG. 8B, the voltage ripple of the output voltage V2 in the case of a light load in the second embodiment will be described. In the case of a light load, the output frequency Vco of the
以上説明したように、本発明の制御回路は、比較器２５ａの出力Ｖｃｏが第１レベル（ハイレベル）の期間にスイッチングトランジスタ５ａを複数回スイッチングさせることが好ましい。これにより、スイッチングトランジスタ５ａのオン・オフの周期が、比較器２５ａの出力Ｖｃｏのオン・オフの周期よりも十分に短いため、比較器２５ａの出力Ｖｃｏが第１のレベルになると直ちに出力電圧Ｖ２が上昇し、比較器２５ａの出力Ｖｃｏが第２のレベル（ローレベル）になると直ちに出力電圧Ｖ２が下降するので、出力電圧リプルを第１の電圧と第２の電圧の差程度に抑えることができる。
As described above, the control circuit of the present invention preferably switches the switching
また、本発明の制御回路は、スイッチング電源装置１ｂに流れる電流が一定値以上になったときに、スイッチングトランジスタ５ａを一定期間オフさせることが好ましい。これにより、比較器２５ａの出力Ｖｃｏが第１のレベル（ハイレベル）の期間にスイッチング電源装置１ｂに流れる電流が一定値以上になって、スイッチングトランジスタ５ａを一定期間オフさせることを繰りかえすので、比較器２５ａの出力Ｖｃｏが第１のレベルの期間に複数回スイッチングさせることができる。そのため、比較器２５ａの出力Ｖｃｏが第１のレベルの期間に負荷電流よりも大きな一定の電流でスイッチング電源装置１ｂの出力コンデンサ８ａを充電させることができるので、出力電圧Ｖ２が第１のレベルの期間の開始と同時に直線的に上昇する。比較器２５ａの出力Ｖｃｏが第２のレベル（ローレベル）の期間は、スイッチング電源装置１ｂの出力コンデンサ８ａを負荷電流のみによって放電するので、出力電圧Ｖ２が第２のレベルの期間の開始と同時に直線的に下降する。これにより、出力電圧リプルを第１の電圧と第２の電圧の差程度に抑えることができる。
In addition, the control circuit of the present invention preferably turns off the switching
なお、スイッチング電源装置に流れる電流とは、そのスイッチング電源装置の構成により、種々の検出方法が考えられる。例えば、本実施例に示したスイッチング電源装置１ｂであれば、スイッチングトランジスタ５ａや、チョークコイル７の電流を検出しても良い。また、絶縁型スイッチング電源装置であればトランスの巻線電流、共振コンデンサがあれば共振コンデンサの電流などを検出しても良い。
Note that various detection methods can be considered for the current flowing through the switching power supply device depending on the configuration of the switching power supply device. For example, in the switching
（実施形態３）
図９は、本発明に係わる第３の実施形態に係るスイッチング電源装置１ｃの構成を示す回路図である。図９に示すスイッチング電源装置１ｃは、一例として、一対の入力端子２ａ，２ｂ（以下、特に区別しないときには「入力端子２」ともいう）、一対の出力端子３ａ，３ｂ（以下、特に区別しないときには「出力端子３」ともいう）、主回路４ｃ、制御回路２０ｃを備え、入力端子２に入力される入力電圧（直流電圧）Ｖ１を出力電圧（直流電圧）Ｖ２に変換して出力端子３から出力すると共に、出力電圧Ｖ２を予め規定された目標電圧に制御する。スイッチング電源装置１ｃは、入力端子２に入力電圧Ｖ１、入力電流ｉ１を入力して、出力端子３から出力電圧Ｖ２、負荷電流ｉ２を出力する。
(Embodiment 3)
FIG. 9 is a circuit diagram showing a configuration of a switching
主回路４ｃは、スイッチングトランジスタ５ａ、スイッチングトランジスタ５ａの寄生ダイオード５ｂ、ダイオード６、共振インダクタ９、１３、１４、１７、共振コンデンサ１０、１１、１２、１５、１６、出力コンデンサ８ａ、出力コンデンサ８ａの等価直列抵抗８ｂを備えている。スイッチング電源装置１ｃは、スイッチング電源の一例として共振コンバータの回路方式で構成されており、入力端子２から入力される入力電圧Ｖ１を出力電圧Ｖ２に変換して出力端子３に出力する。
The
制御回路２０ｃは、スイッチング電源装置１ｃの出力電圧Ｖ２を分圧する第１抵抗２１および第２抵抗２２と、分圧された電圧Ｖｎが第１の反転入力端子に入力され、第２の非反転入力端子に基準電圧Ｖｐが入力される比較器２５ａと、比較器２５ａの出力信号Ｖｃｏに基づいてスイッチングトランジスタ５ａを制御する制御部３０ｙとを備え、基準電圧Ｖｐは比較器２５ａの出力Ｖｃｏが第１の高いレベルの場合は第１の高い電圧ＶｐＨとなり、比較器２５ａの出力Ｖｃｏが第２の低いレベルの場合は第２の低い電圧ＶｐＬとなり、出力端子正極３ａと比較器２５ａの第１の反転入力端子間に接続された第１抵抗２１と、この第１抵抗２１に並列に接続した容量素子２３を備える。制御回路２０ｃの共通グランドＧは、出力端子の負極３ｂに接続する。Ｖｎ、Ｖｐ、Ｖｃｏの各信号の電圧は、共通グランドＧを基準とした電圧とする。
The
また、基準電圧Ｖｐが比較器２５ａの出力Ｖｃｏが第１の高いレベルの場合は第１の高い電圧ＶｐＨとなり、比較器２５ａの出力Ｖｃｏが第２の低いレベルの場合は第２の低い電圧ＶｐＬとなるために、第１の実施形態と同様にヒステリシスコンパレータを備える。このヒステリシスコンパレータの回路方式の一例として、第１の実施形態と同様に比較器２５ａと、比較器２５ａの出力端子と非反転入力端子間に接続する抵抗２５ｂと、非反転入力端子と共通グランドＧ間に直列に接続する抵抗２５ｃと定電圧源２４を備える。
The reference voltage Vp is the first high voltage VpH when the output Vco of the
制御部３０ｙは、一定の周波数で発振する発振器３０ｆと、発振器３０ｆの出力と比較器２５ａの出力Ｖｃｏに基づいてスイッチングトランジスタ５ａを駆動する駆動部３０ｅから構成される。
The
駆動部３０ｅは、比較器２５ａの出力Ｖｃｏが第１の高いレベルとなったときに、一定の周波数で発振する発振器３０ｆの出力に基づいて、スイッチングトランジスタ５ａをオン、オフさせる。スイッチングトランジスタ５ａの端子間電圧Ｖ５は、スイッチングトランジスタ５ａのオフによって０Ｖから上昇する。スイッチングトランジスタ５ａが完全にオフになってから共振コンデンサ１１が充電されて端子間電圧Ｖ５が上昇し始めるので、スイッチングトランジスタ５ａのターンオフ時のスイッチング損失を低減できる。その後、共振インダクタ９、１３、１４、１７、共振コンデンサ１０、１１、１２、１５、１６の共振によって、スイッチングトランジスタ５ａが一定期間オフになったときに再び０Ｖに戻り、スイッチングトランジスタ５ａのボディダイオード５ｂをオンさせる。このとき、スイッチングトランジスタ５ａをオンすることによって、所謂ＺＶＳ（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ）とすることができ、スイッチングトランジスタ５ａのターンオン時のスイッチング損失を低減できる。比較器２５ａの出力Ｖｃｏが第１の高いレベルが継続している場合は、スイッチングトランジスタ５ａが一定期間オンした後、オフすることを繰りかえすので、比較器２５ａの出力Ｖｃｏが第１の高いレベルの期間に複数回スイッチングさせることができる。
The
次に、制御回路２０ｃの動作について説明する。出力電圧Ｖ２を抵抗分圧した電圧Ｖｎが第２の電圧ＶｐＬよりも低くなると、比較器２５ａの出力Ｖｃｏが第１の高いレベルとなり制御部３０ｙがスイッチングトランジスタ５ａの駆動を開始し、基準電圧Ｖｐは第１の電圧ＶｐＨとなる。スイッチングトランジスタ５ａが制御部３０ｙによってオン、オフすることにより、ダイオード６から、一定のピーク値を持つ正弦半波の電流ｉＤが流れる。ｉＤの時間平均が負荷電流ｉ２よりも大きいので、出力コンデンサ８ａが充電されて出力電圧Ｖ２が上昇する。 制御部３０ｙは出力電圧Ｖ２を抵抗分圧した電圧Ｖｎが第１の電圧ＶｐＨよりも高くなると、比較器出力Ｖｃｏが第２の低いレベルとなって駆動期間を終了して休止期間となる。このとき基準電圧Ｖｐは、第２の電圧ＶｐＬとなる。休止期間はダイオード６からの電流ｉＤが０になるので、出力コンデンサ８ａから負荷電流ｉ２により放電して、出力電圧Ｖ２が低下する。再び出力電圧Ｖ２を抵抗分圧した電圧Ｖｎが第２の電圧ＶｐＬよりも低くなると、再び駆動期間を開始して、基準電圧Ｖｐは第１の電圧ＶｐＨとなって、スイッチングトランジスタ５ａを複数回スイッチングさせる。この動作を繰り返すことにより、抵抗分圧した電圧Ｖｎが第１の電圧ＶｐＨと第２の電圧ＶｐＬの間の値となるように、駆動期間と休止期間が制御されて、出力電圧Ｖ２を予め規定された目標電圧に制御する。
Next, the operation of the
ここで、第１抵抗２１と並列に接続する容量素子２３は、第１抵抗２１の抵抗値をＲ１、第２抵抗２２の抵抗値をＲ２、スイッチングトランジスタ５ａの最小スイッチング周波数をＦｍｉｎとしたときに、式（１）を満たす静電容量Ｃ１とする。
Here, the
これにより、第１、第２の実施形態と同様に、負荷電流ｉ２が小さくなって最小スイッチング周波数Ｆｍｉｎとなったときに、出力電圧の静的負荷変動を、第１の電圧と第２の電圧の差程度まで抑えることができる。 As a result, as in the first and second embodiments, when the load current i2 is reduced to the minimum switching frequency Fmin, the static load fluctuation of the output voltage is changed to the first voltage and the second voltage. It can be suppressed to the extent of the difference.
図１０を参照して、第３の実施形態のスイッチング電源装置１ｃの出力電圧Ｖ２のリプル波形について説明する。図１０（ａ）に負荷電流ｉ２が大きい重負荷の場合、図１０（ｂ）に負荷電流ｉ２が小さい軽負荷の場合の負荷電流ｉ２、ダイオード６の電流ｉＤ、比較器２５ａの出力Ｖｃｏ、出力電圧Ｖ２の波形を示す。容量素子２３を接続することによって、出力電圧Ｖ２の電圧リプルが、第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬの分圧比（Ｒ１＋Ｒ２）／Ｒ２倍から、第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬ程度まで低減できている。
With reference to FIG. 10, the ripple waveform of the output voltage V2 of the switching
これは、容量素子２３を第１抵抗２１に接続することによって、第１抵抗２１の電圧Ｖｒ１がほぼ一定値に安定化されるためである。これにより、比較器２５ａの反転入力端子の電圧Ｖｎは、出力電圧Ｖ２から一定のＶｒ１を引き算した値となるので、Ｖｎの電圧リプルは出力電圧Ｖ２の電圧リプルに等しくなる。制御回路２０ｃは、ＶｎがＶｐＬとＶｐＨの間の値になるように駆動期間と休止期間を制御して、出力電圧Ｖ２を予め規定された目標電圧に制御する。そのため、Ｖｎの電圧リプルが第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬに等しくなって、出力電圧Ｖ２の電圧リプルの大きさもＶｐＨ−ＶｐＬとなる。Ｖ２＝Ｖｎ＋Ｖｒ１となるため、出力電圧Ｖ２は、ＶｐＨ＋Ｖｒ１とＶｐＬ＋Ｖｒ１の間の値に制御される。
This is because the voltage Vr1 of the
ｔ０において比較器２５ａの出力Ｖｃｏが第１の高いレベルになると、スイッチングトランジスタ５ａが制御部３０ｙによりオン、オフして、ダイオード６に一定のピーク値を持つ正弦半波の電流ｉＤが流れる。ｉＤの時間平均が一定であって負荷電流ｉ２よりも大きいので、ｔ０〜ｔ１の期間は出力コンデンサ８ａが定電流充電されて出力電圧Ｖ２が直線的に上昇する。また、Ｖｃｏが第２の低いレベルのｔ１〜ｔ２の期間は、図１０に示すようにダイオード６の電流ｉＤは０となる。出力コンデンサ８ａは負荷電流ｉ２のみによって定電流放電させるので、出力電圧Ｖ２は直線的に減少する。
When the output Vco of the
図１０（ａ）の第３の実施形態の出力電圧Ｖ２は、図８（ａ）の第２の実施形態の出力電圧Ｖ２と同様に、Ｖ２がＶｐＨ＋Ｖｒ１より大きくなる、またはＶ２がＶｐＬ＋Ｖｒ１より小さくなることがほとんどなく、出力電圧Ｖ２の電圧リプルの大きさがヒステリシス幅ＶｐＨ−ＶｐＬに近い値に抑えられている。これは、比較器２５ａの出力Ｖｃｏがｔ０において第１の高いレベルになったときに、Ｖｃｏが第１の高いレベルの期間ｔ０〜ｔ１の長さに比べて十分に短い時間で、ｉＤが時間平均値でｉ２より大きな一定の電流の電流値に達して、出力コンデンサ８ａをｉＬ−ｉ２で定電流充電するために、Ｖ２が直線的に増加し、ｔ１において比較器２５ａの出力Ｖｃｏが第２の低いレベルになったときに、Ｖｃｏが第２の低いレベルの期間ｔ１〜ｔ２の長さに比べて十分に短い時間で、ｉＤが０となって、出力コンデンサ８ａをｉ２で定電流放電するために、Ｖ２が直線的に減少するためである。
The output voltage V2 of the third embodiment of FIG. 10A is similar to the output voltage V2 of the second embodiment of FIG. 8A, where V2 is greater than VpH + Vr1, or V2 is less than VpL + Vr1. The magnitude of the voltage ripple of the output voltage V2 is suppressed to a value close to the hysteresis width VpH−VpL. This is because when the output Vco of the
また、第３の実施形態は第２の実施形態と同様に、比較器２５ａの出力Ｖｃｏが第１の高いレベルの期間に複数回スイッチングさせる場合、出力コンデンサ８ａの充電、放電によって、Ｖｃｏが第１の高いレベルの期間の終了時ｔ１の出力コンデンサ８ａの電圧は、出力コンデンサ８ａの電圧の最大値となる。また、比較器２５ａの出力Ｖｃｏが第２の低いレベルの期間の終了時ｔ２の出力コンデンサ８ａの電圧は、出力コンデンサ８ａの電圧の最小値となる。よって、出力電圧Ｖ２は、等価直列抵抗８ｂの電圧リプルが無くてもＶｐＨ＋Ｖｒ１とＶｐＬ＋Ｖｒ１の間に制御できて、ヒステリシス制御が正しく動作する。そのため、出力コンデンサ８ａにセラミックコンデンサなどの等価直列抵抗の小さなコンデンサを使用することができる。等価直列抵抗の小さなコンデンサを使用できることは、スイッチング電源装置１ｃの出力電圧Ｖ２の動的負荷変動や、高周波ノイズの低減に効果がある。また、第３の実施形態では、スイッチングトランジスタ５ａのスイッチング損失を抑えながらスイッチング周波数を上げることができるので、共振コンバータの主回路４ｃに使用される共振インダクタ９、１３、１４、１７、共振コンデンサ１０、１１、１２、１５、１６に蓄積するエネルギーを小さくすることができる。これらの共振インダクタ、共振コンデンサに蓄積するエネルギーが小さいほど、負荷電流ｉ２が急変したときにダイオード６の電流ｉＤの平均値を負荷電流ｉ２に近い値に追随させることができるので、出力電圧の動的負荷変動を抑えることができる。これにより、出力電圧の動的負荷変動、静的負荷変動、出力電圧リプルを、第１の電圧と第２の電圧の差程度に抑えることができる。
Similarly to the second embodiment, in the third embodiment, when the output Vco of the
図１０（ｂ）を参照して、第３の実施形態で軽負荷の場合の出力電圧Ｖ２の電圧リプルについて説明する。軽負荷の場合は、比較器２５ａの出力Ｖｃｏが第２の低いレベルの期間ｔ４〜ｔ５が長くなることで、スイッチング周波数が低くなっている。第１の実施形態の図４（ｂ）、第２の実施形態の図８（ｂ）と同様に、Ｖ２は立上り期間が短く、立下り期間は低い負荷電流ｉ２によって出力コンデンサ８ａを長い時間をかけて定電流放電するために、直線的にＶ２が減少する。図１０（ｂ）は図４（ｂ）、図８（ｂ）とほぼ同じ波形であるので、第１、第２の実施形態について前述したのと同様に、図５（ａ）に示す比較器２５ａの反転出力端子電圧Ｖｎの平均値が、第１抵抗２１の端子間電圧Ｖｒ１の電圧リプルΔＶｒ１と同じ程度、中央値より低下する。これにより、ΔＶｒ１の（Ｒ１＋Ｒ２）／Ｒ２倍の静的負荷変動ΔＶ２Ｌが生じるので、この静的負荷変動ΔＶ２Ｌを出力電圧Ｖ２の電圧リプルΔＶ２程度に抑えるためには、式（１）を満たす容量素子２３を第１抵抗２１に並列に接続する必要がある。
With reference to FIG. 10B, the voltage ripple of the output voltage V2 in the case of a light load in the third embodiment will be described. In the case of a light load, the period t4 to t5 in which the output Vco of the
以上説明したように、本発明の制御回路２０ｃは、スイッチング電源装置１ｃの主回路４ｃが共振回路を備える共振コンバータである。これにより、スイッチング損失を抑えながらスイッチング周波数を上げることができるので、共振コンバータに使用されるインダクタ９、１３、１４、１７やコンデンサ１０、１１、１２、１５、１６に蓄積するエネルギーを小さくすることができる。そのため、出力電圧Ｖ２の動的負荷変動、静的負荷変動、出力電圧リプルを、第１の電圧と第２の電圧の差程度に抑えることができる。
As described above, the
（実施形態４）
本発明に係わる第４の実施形態として、スイッチング電源装置１ｄの構成について図面を参照して説明する。図１１に示すスイッチング電源装置１ｄは、図９に示す第３の実施形態の構成に、起動時に容量素子２３を充電する充電回路４０を追加したものである。第１、第２の実施形態にも同様の充電回路４０を追加してもよい。第３の実施形態を例に説明すると、容量素子２３は、式（１）を満たす静電容量の素子を第１抵抗２１に並列に接続するため、図９に示すスイッチング電源装置１ｃの起動時に第１抵抗２１の端子間電圧Ｖｒ１が起動完了後の安定したＶｒ１の電圧よりも低い期間が長く続く。比較器２５ａの反転入力端子電圧Ｖｎは、基準電圧Ｖｐと同じ値になるように出力電圧Ｖ２が制御されるため、Ｖ２＝Ｖｐ＋Ｖｒ１に制御されるので、出力電圧Ｖ２も予め規定された目標電圧よりも低い期間が長く続く。出力電圧Ｖ２の予め規定された目標電圧は、Ｖｐの（Ｒ１＋Ｒ２）／Ｒ２倍であって、このときのＶｒ１はＶｐのＲ１／Ｒ２倍である。Ｖｒ１が起動時の０ＶからＶｐ×Ｒ１／Ｒ２の電圧まで達するために、出力端子正極３ａから容量素子２３、第２抵抗２２、共通グランドＧを通る経路で、容量素子２３が充電される。制御回路の損失を考慮すると、第１抵抗２１、第２抵抗２２の抵抗値Ｒ１、Ｒ２は小さな値（例えば１ｋΩ以下）とすることができない。したがって容量素子２３の充電電流は小さく、式（１）に示す容量素子２３の静電容量は大きいので、Ｖｒ１が起動時の０ＶからＶｐ×Ｒ１／Ｒ２の電圧まで達するまでの期間が長くなる。
(Embodiment 4)
As a fourth embodiment according to the present invention, a configuration of a switching
図１１に示す充電回路４０は、出力電圧Ｖ２を検出して、出力電圧Ｖ２も予め規定された目標電圧よりも低い起動期間のみ、比較器２５ａの反転入力端子と共通グランドＧを短絡する。したがって、起動期間は出力端子正極３ａから容量素子２３、充電回路４０を通る経路で、容量素子２３が大きな充電電流で充電される。これにより、式（１）に示す静電容量の容量素子２３を第１抵抗２１に並列に接続した場合に、出力電圧Ｖ２が０Ｖから予め規定された目標電圧に達するまでの起動期間を短くすることができる。
The charging
図１２に、基準電圧Ｖｐを、比較器の出力Ｖｃｏが第１の高いレベルＶｃｏＨの場合は第１の高い電圧ＶｐＨとし、比較器の出力Ｖｃｏが第２の低いレベルＶｃｏＬの場合は第２の低い電圧ＶｐＬとする、所謂ヒステリシスコンパレータの実施形態を示す。このヒステリシスコンパレータの回路方式の第１の具体例を図１２（ａ）に、第２の具体例を図１２（ｂ）に示す。ヒステリシスコンパレータの回路方式の第１の具体例は、比較器２５ａと、比較器２５ａの出力端子と非反転入力端子間に接続する抵抗値Ｒｂの抵抗２５ｂと、非反転入力端子と共通グランドＧ間に直列に接続する抵抗値Ｒｃの抵抗２５ｃと電圧Ｖ２４の定電圧源２４を備える。比較器２５ａの出力Ｖｃｏが第１の高いレベルＶｃｏＨの場合の基準電圧Ｖｐは以下の式（２０）に示すＶｐＨとなる。
In FIG. 12, the reference voltage Vp is the first high voltage VpH when the output Vco of the comparator is the first high level VcoH, and the second voltage when the output Vco of the comparator is the second low level VcoL. An embodiment of a so-called hysteresis comparator with a low voltage VpL is shown. FIG. 12A shows a first specific example of the circuit system of the hysteresis comparator, and FIG. 12B shows a second specific example. The first specific example of the circuit system of the hysteresis comparator is a
比較器の出力Ｖｃｏが第２の低いレベルＶｃｏＬの場合の基準電圧Ｖｐは以下の式（２１）に示すＶｐＬとなる。 The reference voltage Vp when the output Vco of the comparator is the second low level VcoL is VpL shown in the following equation (21).
第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬを、以下の式（２２）に示す。 A difference VpH−VpL between the first voltage and the second voltage is represented by the following formula (22).
一例として、比較器２５ａの出力Ｖｃｏが比較器２５ａの電源電圧に等しいＶｃｏＨ＝５Ｖまたは、ＶｃｏＬ＝０Ｖであって、Ｖ２４＝１．５Ｖのときに、抵抗２５ｃの抵抗値Ｒｃを抵抗２５ｂの抵抗値Ｒｂよりも十分に小さくして、Ｒｃ／（Ｒｂ＋Ｒｃ）＝０．０２とした場合、ＶｐＨ＝１．５７Ｖ、ＶｐＬ＝１．４７Ｖ、ＶｐＨ−ＶｐＬ＝０．１Ｖとなる。
As an example, when the output Vco of the
比較器２５ａの出力Ｖｃｏが第１の高いレベルＶｃｏＨの期間は、比較器２５ａの反転入力端子電圧Ｖｎを高いＶｐＨと比較してＶｃｏをＶｃｏＨからＶｃｏＬに変えるかどうかを判定し、比較器２５ａの出力Ｖｃｏが第２の低いレベルＶｃｏＬの期間は、比較器２５ａの反転入力端子電圧Ｖｎを低いＶｐＬと比較してＶｃｏをＶｃｏＬからＶｃｏＨに変えるかどうかを判定するので、ＶｎがＶｐＨとＶｐＬの中間の値のときは、比較器２５ａの出力Ｖｃｏが変化せず、第１の高いレベルＶｃｏＨまたは第２の低いレベルＶｃｏＬに維持される。
When the output Vco of the
図１２（ｂ）に示す第２の具体例は、所謂、窓比較器であって、第１の具体例のヒステリシスコンパレータと同等の機能を実現することができる。第２の具体例は、比較器２５ｇと、比較器２５ｈと、電圧ＶｐＨの定電圧源２４ｂと、定電圧源２４ｂを分圧する抵抗２５ｊと、抵抗２５ｋと、ＳＲフリップフロップ２５ｆを備える。 窓比較器への入力信号Ｖｎは、比較器２５ｇの非反転入力端子と比較器２５ｈの反転入力端子に入力され、定電圧源２４ｂの電圧ＶｐＨは、比較器２５ｇの反転入力端子に入力され、定電圧源２４ｂの電圧ＶｐＨを抵抗２５ｊと抵抗２５ｋにより分圧した電圧ＶｐＬは、比較器２５ｈの非反転入力端子に入力される。比較器２５ｈの出力がハイレベルになることによりＳＲフリップフロップ２５ｆはセットされて、ＳＲフリップフロップ２５ｆの出力Ｖｃｏは第１の高いレベルＶｃｏＨとなり、比較器２５ｇの出力がハイレベルになることによりＳＲフリップフロップ２５ｆはリセットされて、ＳＲフリップフロップ２５ｆの出力Ｖｃｏは第１の低いレベルＶｃｏＬとなる。これにより、ＳＲフリップフロップ２５ｆの出力Ｖｃｏが第１の高いレベルＶｃｏＨの期間は、窓比較器への入力信号Ｖｎを高いＶｐＨと比較してＶｃｏをＶｃｏＨからＶｃｏＬに変えるかどうかを判定し、ＳＲフリップフロップ２５ｆの出力Ｖｃｏが第２の低いレベルＶｃｏＬの期間は、窓比較器への入力信号Ｖｎを低いＶｐＬと比較してＶｃｏをＶｃｏＬからＶｃｏＨに変えるかどうかを判定するので、ＶｎがＶｐＨとＶｐＬの中間の値のときは、Ｖｃｏが変化せず、第１の高いレベルＶｃｏＨまたは第２の低いレベルＶｃｏＬに維持される。
The second specific example shown in FIG. 12B is a so-called window comparator, and can realize a function equivalent to the hysteresis comparator of the first specific example. The second specific example includes a
したがって、図１２（ｂ）に示す窓比較器は、図１２（ａ）に示すヒステリシスコンパレータと同等の入力信号Ｖｎと出力信号Ｖｃｏの機能を実現することができる。 Therefore, the window comparator shown in FIG. 12B can realize the functions of the input signal Vn and the output signal Vco equivalent to the hysteresis comparator shown in FIG.
以上説明した、本発明の実施形態に係わるヒステリシスコンパレータおよび窓比較器は例えば、同等の機能を集積回路に内蔵することもできるので、上記実施の形態の説明に限定されない。 The hysteresis comparator and window comparator according to the embodiment of the present invention described above are not limited to the description of the above embodiment because, for example, an equivalent function can be incorporated in the integrated circuit.
以上、本発明の一実施形態の制御回路およびスイッチング電源装置について説明したが、上記実施の形態の説明に限定されず種々の変形実施が可能である。 Although the control circuit and the switching power supply device according to the embodiment of the present invention have been described above, the present invention is not limited to the description of the above embodiment, and various modifications can be made.
例えば、スイッチング電源装置は、バックコンバータを例示して説明したが、これに限らず、フォワードコンバータ、プッシュプルコンバータ等、各種スイッチング電源装置に適用することができる。 For example, the switching power supply device has been described by taking a buck converter as an example. However, the present invention is not limited to this, and can be applied to various switching power supply devices such as a forward converter and a push-pull converter.
１・・・スイッチング電源装置
２・・・入力端子
３・・・出力端子
４・・・スイッチング電源装置の主回路
５・・・スイッチングトランジスタ
６・・・ダイオード
７・・・チョークコイル
８・・・出力コンデンサ
９、１３、１４、１７・・・共振インダクタ
１０、１１、１２、１５、１６・・・共振コンデンサ
２０・・・スイッチング電源装置の制御回路
２１・・・第１抵抗
２２・・・第２抵抗
２３・・・容量素子
２４・・・定電圧源
２５・・・ヒステリシスコンパレータ
３０・・・制御部
４０・・・充電回路
DESCRIPTION OF
Claims (6)
前記スイッチング電源装置の出力電圧を分圧する第１抵抗および第２抵抗と、
前記第１抵抗および第２抵抗により分圧された電圧が第１の入力端子に入力され、基準電圧が第２の入力端子に入力される比較器と、
前記比較器の出力信号に基づいて前記スイッチングトランジスタを制御する制御部とを備え、
前記基準電圧は、前記比較器の出力が第１のレベルの場合は第１の電圧となり、前記比較器の出力が第２のレベルの場合は第２の電圧となり、
前記第１抵抗は、前記スイッチング電源装置の出力端子正極と前記比較器の前記第１の入力端子間に接続され、
前記第１抵抗と並列に接続した容量素子を備え、
前記第１抵抗の抵抗値をＲ１、前記第２抵抗の抵抗値をＲ２、前記スイッチングトランジスタの最小スイッチング周波数をＦｍｉｎ、前記容量素子の静電容量をＣ１としたとき、以下の（１）式を満たすことを特徴とする制御回路。
A first resistor and a second resistor for dividing the output voltage of the switching power supply device;
A comparator in which a voltage divided by the first resistor and the second resistor is input to a first input terminal, and a reference voltage is input to a second input terminal;
A control unit for controlling the switching transistor based on the output signal of the comparator,
The reference voltage is a first voltage when the output of the comparator is at a first level, and is a second voltage when the output of the comparator is at a second level;
The first resistor is connected between an output terminal positive electrode of the switching power supply device and the first input terminal of the comparator,
A capacitive element connected in parallel with the first resistor;
When the resistance value of the first resistor is R1, the resistance value of the second resistor is R2, the minimum switching frequency of the switching transistor is Fmin, and the capacitance of the capacitive element is C1, the following equation (1) is obtained. A control circuit characterized by satisfying.
A switching power supply device comprising the control circuit according to claim 1.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015029525A JP6540078B2 (en) | 2015-02-18 | 2015-02-18 | Control circuit and switching power supply |
| US15/042,965 US9960673B2 (en) | 2015-02-16 | 2016-02-12 | Control circuit and switching power supply |
| US15/936,947 US10186962B2 (en) | 2015-02-16 | 2018-03-27 | Control circuit and switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015029525A JP6540078B2 (en) | 2015-02-18 | 2015-02-18 | Control circuit and switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016152708A true JP2016152708A (en) | 2016-08-22 |
| JP6540078B2 JP6540078B2 (en) | 2019-07-10 |
Family
ID=56697002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015029525A Active JP6540078B2 (en) | 2015-02-16 | 2015-02-18 | Control circuit and switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6540078B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7511182B2 (en) | 2020-08-31 | 2024-07-05 | パナソニックＩｐマネジメント株式会社 | Lighting device |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS501836U (en) * | 1973-05-07 | 1975-01-09 | ||
| JPH03190563A (en) * | 1989-12-19 | 1991-08-20 | Origin Electric Co Ltd | Converter control circuit |
| JPH03293965A (en) * | 1990-04-10 | 1991-12-25 | Matsushita Electric Ind Co Ltd | Dc power unit |
| JPH09298488A (en) * | 1996-04-30 | 1997-11-18 | Victor Co Of Japan Ltd | Radio communication equipment |
| JP2007104894A (en) * | 2005-09-30 | 2007-04-19 | Hitachi Global Storage Technologies Netherlands Bv | Adjustment of voltage system answering to feed-forward intelligence from defined loading |
| JP2007181389A (en) * | 2005-12-27 | 2007-07-12 | Linear Technol Corp | Switched converter for control of variable peak current and variable off time |
| JP2008283802A (en) * | 2007-05-11 | 2008-11-20 | Oita Univ | Dc power supply controller |
| JP2009148155A (en) * | 2007-12-12 | 2009-07-02 | Micrel Inc | Constant on-time regulator with internal ripple generation and improved output voltage accuracy |
| US7576527B1 (en) * | 2006-07-20 | 2009-08-18 | Marvell International Ltd. | Low power DC-DC converter with improved load regulation |
| JP2010004584A (en) * | 2008-06-18 | 2010-01-07 | Calsonic Kansei Corp | Switching power supply circuit |
| JP2011139609A (en) * | 2009-12-28 | 2011-07-14 | Rohm Co Ltd | Control circuit of switching regulator and power supply device employing the same, and electronic apparatus |
| JP2012125107A (en) * | 2010-12-10 | 2012-06-28 | Rohm Co Ltd | Control circuit for switching regulator, switching regulator using the same, and electronic apparatus |
| JP2013062941A (en) * | 2011-09-13 | 2013-04-04 | Ricoh Co Ltd | Control circuit for dc/dc converter, and dc/dc converter |
| JP2014057476A (en) * | 2012-09-13 | 2014-03-27 | Rohm Co Ltd | Switching regulator and its control circuit, and electronic apparatus |
| JP2015216712A (en) * | 2014-05-07 | 2015-12-03 | ローム株式会社 | Dc/dc converter, control circuit and control method therefor, and electronic apparatus |
-
2015
- 2015-02-18 JP JP2015029525A patent/JP6540078B2/en active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS501836U (en) * | 1973-05-07 | 1975-01-09 | ||
| JPH03190563A (en) * | 1989-12-19 | 1991-08-20 | Origin Electric Co Ltd | Converter control circuit |
| JPH03293965A (en) * | 1990-04-10 | 1991-12-25 | Matsushita Electric Ind Co Ltd | Dc power unit |
| JPH09298488A (en) * | 1996-04-30 | 1997-11-18 | Victor Co Of Japan Ltd | Radio communication equipment |
| JP2007104894A (en) * | 2005-09-30 | 2007-04-19 | Hitachi Global Storage Technologies Netherlands Bv | Adjustment of voltage system answering to feed-forward intelligence from defined loading |
| JP2007181389A (en) * | 2005-12-27 | 2007-07-12 | Linear Technol Corp | Switched converter for control of variable peak current and variable off time |
| US7576527B1 (en) * | 2006-07-20 | 2009-08-18 | Marvell International Ltd. | Low power DC-DC converter with improved load regulation |
| JP2008283802A (en) * | 2007-05-11 | 2008-11-20 | Oita Univ | Dc power supply controller |
| JP2009148155A (en) * | 2007-12-12 | 2009-07-02 | Micrel Inc | Constant on-time regulator with internal ripple generation and improved output voltage accuracy |
| JP2010004584A (en) * | 2008-06-18 | 2010-01-07 | Calsonic Kansei Corp | Switching power supply circuit |
| JP2011139609A (en) * | 2009-12-28 | 2011-07-14 | Rohm Co Ltd | Control circuit of switching regulator and power supply device employing the same, and electronic apparatus |
| JP2012125107A (en) * | 2010-12-10 | 2012-06-28 | Rohm Co Ltd | Control circuit for switching regulator, switching regulator using the same, and electronic apparatus |
| JP2013062941A (en) * | 2011-09-13 | 2013-04-04 | Ricoh Co Ltd | Control circuit for dc/dc converter, and dc/dc converter |
| JP2014057476A (en) * | 2012-09-13 | 2014-03-27 | Rohm Co Ltd | Switching regulator and its control circuit, and electronic apparatus |
| JP2015216712A (en) * | 2014-05-07 | 2015-12-03 | ローム株式会社 | Dc/dc converter, control circuit and control method therefor, and electronic apparatus |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7511182B2 (en) | 2020-08-31 | 2024-07-05 | パナソニックＩｐマネジメント株式会社 | Lighting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6540078B2 (en) | 2019-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6815127B2 (en) | DC / DC converter, switching power supply | |
| EP2973971B1 (en) | Systems and methods for 100 percent duty cycle in switching regulators | |
| TWI613883B (en) | Constant on-time converter having fast transient response | |
| JP2015047017A (en) | Dc-dc converter and method of controlling dc-dc converter | |
| US7663356B2 (en) | Current-controlled DC-DC converter control circuit, current-controlled DC-DC converter, and method for controlling current-controlled DC-DC converter | |
| JP5458686B2 (en) | Buck converter | |
| CN110545039A (en) | switch converter and control circuit and control method thereof | |
| US9401642B2 (en) | Switching power-supply device | |
| KR101411000B1 (en) | Converter and the driving method thereof | |
| JP2005110369A (en) | Ripple converter | |
| JP2007074190A (en) | Triangular wave generating circuit, pulse width modulator using the same, and switching regulator | |
| JP6376961B2 (en) | DC / DC converter | |
| CN107834875B (en) | Frequency control circuit, control method thereof and switch type converter | |
| JP2011182533A (en) | Power supply device, control circuit, and control method for power supply device | |
| US9270177B1 (en) | Switching power-supply device | |
| JP5605177B2 (en) | Control circuit, electronic device and power supply control method | |
| JP6398773B2 (en) | Control circuit and switching power supply | |
| JP5398422B2 (en) | Switching power supply | |
| JP6540078B2 (en) | Control circuit and switching power supply | |
| JP2016152727A (en) | Control circuit and switching power supply device | |
| US9318956B1 (en) | Switching power-supply device | |
| JP2011205743A (en) | Ripple converter | |
| JP4644826B2 (en) | Switching power supply circuit | |
| JP2008092779A (en) | Switching power supply control system and mobile terminal | |
| JP2006074901A (en) | Dc-dc converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190527 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6540078 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |