JP2016134130A - マルチリングネットワーク - Google Patents
マルチリングネットワーク Download PDFInfo
- Publication number
- JP2016134130A JP2016134130A JP2015010379A JP2015010379A JP2016134130A JP 2016134130 A JP2016134130 A JP 2016134130A JP 2015010379 A JP2015010379 A JP 2015010379A JP 2015010379 A JP2015010379 A JP 2015010379A JP 2016134130 A JP2016134130 A JP 2016134130A
- Authority
- JP
- Japan
- Prior art keywords
- switches
- ring network
- processors
- ring
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】故障への耐性を向上させることのできるマルチリングネットワークを得る。
【解決手段】リングネットワーク3aとリングネットワーク3bとは同心円状に配置されている。リングネットワーク3aは、プロセッサ1a〜1cが接続され、リングネットワーク3bはプロセッサ1d〜1hが接続されている。二つのスイッチ2a,2bはリングネットワーク3a,3bに跨るように二つのリングネットワーク3a,3bを接続する。
【選択図】図1
【解決手段】リングネットワーク3aとリングネットワーク3bとは同心円状に配置されている。リングネットワーク3aは、プロセッサ1a〜1cが接続され、リングネットワーク3bはプロセッサ1d〜1hが接続されている。二つのスイッチ2a,2bはリングネットワーク3a,3bに跨るように二つのリングネットワーク3a,3bを接続する。
【選択図】図1
Description
本発明は、複数のプロセッサ間のネットワーク接続を行うマルチリングネットワークに関するものである。
プロセッサ間のネットワークには、例えば非特許文献1で示されるバス型及びスター型をはじめ、非特許文献2で示されるライン、リング、ツリー、フルコネクト、2次元メッシュ、2次元トーラスと様々な形がある。このうち、スター型は、スイッチ(ハブ)を必要とする代わりに、プロセッサ間の接続距離が近く、プロセッサが必要とする腕も1本で良いという特徴がある。一方、ラインやリング型では、スイッチが不要な代わりに、プロセッサ間の接続距離が長くなり、必要とする腕も2本になる。ツリー以上では、距離は短くなる代わりに、必要とする腕が増える。その中、例えば特許文献1に示された装置では、リングの連結による拡張を行っていた。
竹下・荒井・苅田共著,「マスタリングTCP/IP入門編」オーム社,1994
Hisa Ando著,「コンピュータアーキテクチャ技術入門」技術評論社,2014
しかしながら、例えば、特許文献1に示された従来の装置では、例えば、リングを連結するスイッチが故障した場合、リング型ネットワークを跨いだプロセッサ間通信が行えない、といった故障への耐性が低いという問題があった。
この発明は上記のような課題を解決するためになされたもので、故障への耐性を向上させることのできるマルチリングネットワークを得ることを目的とする。
この発明に係るマルチリングネットワークは、複数のプロセッサをリング型に接続したリング型ネットワークを複数備え、かつ、複数のリング型ネットワークの全てに接続するための端子を有するスイッチを複数備えたものである。
この発明のマルチリングネットワークは、複数のリング型ネットワークの全てに接続するための端子を有するスイッチを複数備えたので、故障への耐性を向上させることができる。
実施の形態1.
図1は、この発明の実施の形態1によるマルチリングネットワークを示すブロック構成図である。
図示のマルチリングネットワークは、8個のプロセッサ1a〜1hと、2個のスイッチ2a,2bと、二つのリングネットワーク3a,3bとを用いて構成されている。プロセッサ1a〜1hは、それぞれ2口の接続ポートを持ち、リングネットワーク3a,3bを介してデータを転送するプロセッサであり、プロセッサ1a〜1cがリングネットワーク3bに、プロセッサ1d〜1hがリングネットワーク3aに接続されている。スイッチ2a,2bは、4口の接続ポートを持ち、プロセッサ間のデータ転送を仲介するためのスイッチであり、これらスイッチ2a,2bは、二つのリングネットワーク3a,3b間を接続するよう配置されている。
図1は、この発明の実施の形態1によるマルチリングネットワークを示すブロック構成図である。
図示のマルチリングネットワークは、8個のプロセッサ1a〜1hと、2個のスイッチ2a,2bと、二つのリングネットワーク3a,3bとを用いて構成されている。プロセッサ1a〜1hは、それぞれ2口の接続ポートを持ち、リングネットワーク3a,3bを介してデータを転送するプロセッサであり、プロセッサ1a〜1cがリングネットワーク3bに、プロセッサ1d〜1hがリングネットワーク3aに接続されている。スイッチ2a,2bは、4口の接続ポートを持ち、プロセッサ間のデータ転送を仲介するためのスイッチであり、これらスイッチ2a,2bは、二つのリングネットワーク3a,3b間を接続するよう配置されている。
このようなマルチリングネットワークにおいて、プロセッサ1a〜1hのそれぞれがボード1枚ずつで構成され、スイッチ2a,2bのそれぞれもボード1枚ずつで構成されるとした場合、ボード10枚収納の筐体に収めることができる。
次に、マルチリングネットワークの構成方法について説明する。
・リングネットワーク3aは、プロセッサ1d,1e,1f,1g,1hをリング状に繋いだネットワークを形成する。
・リングネットワーク3bは、プロセッサ1a,1b,1cをリング状に繋いだネットワークを形成する。
・この二つのリングネットワーク3a,3bに跨がるように、スイッチ2a,2bを挿入する。
なお、二つのリングネットワーク3a,3bは、図面上では同心円の複数のリングとして示しており、二つのスイッチ2a,2bは、それぞれのリングネットワーク3a(または3b)上の接続、及び二つのリングネットワーク3a,3b間の直接接続を行う機能を有している。これにより、単一故障であれば、故障が発生しても、ネットワーク上で孤立するプロセッサが無い状態を維持できる。
・リングネットワーク3aは、プロセッサ1d,1e,1f,1g,1hをリング状に繋いだネットワークを形成する。
・リングネットワーク3bは、プロセッサ1a,1b,1cをリング状に繋いだネットワークを形成する。
・この二つのリングネットワーク3a,3bに跨がるように、スイッチ2a,2bを挿入する。
なお、二つのリングネットワーク3a,3bは、図面上では同心円の複数のリングとして示しており、二つのスイッチ2a,2bは、それぞれのリングネットワーク3a(または3b)上の接続、及び二つのリングネットワーク3a,3b間の直接接続を行う機能を有している。これにより、単一故障であれば、故障が発生しても、ネットワーク上で孤立するプロセッサが無い状態を維持できる。
例えば、プロセッサ1aに故障が生じても、プロセッサ1bは、プロセッサ1cを介してスイッチ2bと繋がっており、ネットワーク上で孤立しない。従って、プロセッサ1bは、故障したプロセッサ1a以外であれば、どのプロセッサとも、データを送受信することができる。このプロセッサ1bの送受信の際、プロセッサ1cは、その送受信を中継する役割を担う。また、スイッチ2aに故障が生じても、プロセッサ1aは、プロセッサ1bとプロセッサ1cを介してスイッチ2bと繋がっており、どのプロセッサとも、データを送受信することができる。結果、故障が生じても、スター型とライン型の混合構成となるネットワークを形成することができる。
以上の構成により、実施の形態1のマルチリングネットワークでは、故障が生じても、プロセッサの孤立が無いネットワークを維持したまま、装置を利用することができる。
以上説明したように、実施の形態1のマルチリングネットワークによれば、複数のプロセッサをリング型に接続したリング型ネットワークを複数備え、かつ、複数のリング型ネットワークの全てに接続するための端子を有するスイッチを複数備えたので、故障への耐性を向上させることができる。
また、実施の形態1のマルチリングネットワークによれば、複数のスイッチのうち、いずれかのスイッチが故障した場合、故障したスイッチに接続されたプロセッサは、故障したスイッチとは逆方向の接続でデータの送受信を行い、かつ、送受信を行う方向に位置するプロセッサがデータの転送を仲介するようにしたので、スイッチの故障が生じても、プロセッサの孤立が無いネットワークを維持することができる。
実施の形態2.
図2は、実施の形態2のマルチリングネットワークを示すブロック構成図である。
実施の形態2では、二つのスイッチ2a,2b間を直接接続する接続路4を設けている。このため、実施の形態2のスイッチ2a,2bでは、それぞれが5口の接続ポートを有している。また、実施の形態2では、全てのプロセッサ1a〜1hが、いずれかのスイッチ2a,2bに必ず接続されるよう構成されている。これ以外の構成は図1に示した実施の形態1と同様であるため、ここでの説明は省略する。
図2は、実施の形態2のマルチリングネットワークを示すブロック構成図である。
実施の形態2では、二つのスイッチ2a,2b間を直接接続する接続路4を設けている。このため、実施の形態2のスイッチ2a,2bでは、それぞれが5口の接続ポートを有している。また、実施の形態2では、全てのプロセッサ1a〜1hが、いずれかのスイッチ2a,2bに必ず接続されるよう構成されている。これ以外の構成は図1に示した実施の形態1と同様であるため、ここでの説明は省略する。
実施の形態2の構成では、スイッチ2a,2bと直接接続を持たないプロセッサが存在せず、実施の形態1より、プロセッサ間の距離を近くすることができる。プロセッサ間の距離とは、データを送受信する際に仲介に入るプロセッサの数である。実施の形態2では、スイッチ2a,2bと接続路4に故障が生じるまでは、プロセッサ間距離0で互いにデータを送受信することができる。また、それらに故障が生じても、単一故障であれば、プロセッサ間距離1以下で互いにデータを送受信することができる。
以上の構成により、実施の形態2では、故障が生じても、プロセッサの孤立が無いネットワークを維持したまま、装置を利用することができると共に、実施の形態1よりもプロセッサ間の距離が近い状態を維持できる。
図3は、スター型での故障対策として、スイッチを二重化する例を示している。この例では、プロセッサ100a〜100eとスイッチ200a,200bは、それぞれがボード1枚ずつで構成されており、スイッチ200a,200bが持つポート数は5口、装置に使用する筐体に挿入できるボード枚数の上限が10枚であるとした。スイッチ200a,200bを二重化して故障に備える場合、使用できるプロセッサの数は、図3にあるように、5個が上限である。一方、実施の形態2の構成であれば、プロセッサを8個まで使用することができる。
以上説明したように、実施の形態2のマルチリングネットワークによれば、複数のプロセッサは、少なくともいずれか一つのスイッチに接続されているようにしたので、実施の形態1の効果に加えて、故障が生じてもプロセッサ間の距離が近い状態を維持することができる。
また、実施の形態2のマルチリングネットワークによれば、複数のスイッチを直接接続したので、他のネットワークよりも使用できるプロセッサの数を多くすることができる。
実施の形態3.
図4は、実施の形態3のマルチリングネットワークを示すブロック構成図である。
図示のように、実施の形態3のマルチリングネットワークは、実施の形態1のマルチリングネットワークを一つの単位ネットワーク8a,8bとした場合、これらの単位ネットワーク8a,8bを、それぞれのスイッチ2a,2bとスイッチ6a,6bを介してリング型に接続した構成である。
図4において、プロセッサ1a〜1h、スイッチ2a,2b、リングネットワーク3a,3bは、実施の形態1と同様の構成であり、プロセッサ5a〜5h、スイッチ6a,6b、リングネットワーク7a,7bは、プロセッサ1a〜1h、スイッチ2a,2b、リングネットワーク3a,3bと同様の構成である。また、接続路9a,9bは、単位ネットワーク8a,8bをリング型に接続するための接続路である。すなわち、接続路9aはスイッチ2aとスイッチ6aを接続し、接続路9bはスイッチ2bとスイッチ6bとを接続している。
図4は、実施の形態3のマルチリングネットワークを示すブロック構成図である。
図示のように、実施の形態3のマルチリングネットワークは、実施の形態1のマルチリングネットワークを一つの単位ネットワーク8a,8bとした場合、これらの単位ネットワーク8a,8bを、それぞれのスイッチ2a,2bとスイッチ6a,6bを介してリング型に接続した構成である。
図4において、プロセッサ1a〜1h、スイッチ2a,2b、リングネットワーク3a,3bは、実施の形態1と同様の構成であり、プロセッサ5a〜5h、スイッチ6a,6b、リングネットワーク7a,7bは、プロセッサ1a〜1h、スイッチ2a,2b、リングネットワーク3a,3bと同様の構成である。また、接続路9a,9bは、単位ネットワーク8a,8bをリング型に接続するための接続路である。すなわち、接続路9aはスイッチ2aとスイッチ6aを接続し、接続路9bはスイッチ2bとスイッチ6bとを接続している。
実施の形態3のマルチリングネットワークにおいても、単一故障であれば、故障が発生しても、連結状態を維持したまま、ネットワーク上で孤立するプロセッサが無い状態を維持することができる。例えば、スイッチ2a,2b,6a,6bのいずれかに故障が生じても、残る3台のスイッチはライン型の接続が維持される。従って、ネットワーク上のどのプロセッサも、故障していない任意のプロセッサとデータの送受信を行うことができる。
なお、上記例では、二つの単位ネットワーク8a,8bを連結した構成としているが、3つ以上のマルチリングネットワークも同様に連結することができる。この時、マルチリングネットワークには、最低2個のスイッチを持つため、そのスイッチを二つの異なるマルチリングネットワークの接続部として、マルチリングネットワーク同士をリング型で接続していく。
また、上記例では、二つの単位ネットワーク8a,8bとして、それぞれ実施の形態1の構成のマルチリングネットワークとしたが、実施の形態2の構成のマルチリングネットワークとしてもよい。
また、上記例では、二つの単位ネットワーク8a,8bとして、それぞれ実施の形態1の構成のマルチリングネットワークとしたが、実施の形態2の構成のマルチリングネットワークとしてもよい。
以上の構成により、実施の形態3では、複数のマルチリングネットワークを連結したネットワークにおいても、故障が生じても、プロセッサの孤立が無いネットワークを維持したまま、装置を利用することができる。
以上説明したように、実施の形態3のマルチリングネットワークによれば、実施の形態1または実施の形態2のマルチリングネットワークを一つの単位ネットワークとし、単位ネットワークを、複数個、それぞれのスイッチを介してリング型に直接接続したので、故障への耐性を向上させることができる。
実施の形態4.
実施の形態4は、複数のプロセッサが分担して処理を行うことにより、マルチリングネットワークとして複数の処理を行うようにした構成に関するものである。
図5は、実施の形態4のマルチリングネットワークを示すブロック構成図である。図示のマルチリングネットワークは、プロセッサ1a〜1h、スイッチ2a,2b、リングネットワーク3a,3b,3c、データ受信インタフェース10a,10b、データ送信インタフェース11a,11bを備えている。
ここで、プロセッサ1a,1b,1g,1hはリングネットワーク3aに接続され、プロセッサ1c,1fはリングネットワーク3bに、また、プロセッサ1d,1eはリングネットワーク3cに接続されている。スイッチ2a,2bは、7口の接続ポートを有するスイッチであり、スイッチ2aは、プロセッサ1a,1c,1d,1e,1f,1gに接続され、スイッチ2bは、プロセッサ1b,1c,1d,1e,1f,1hに接続されている。また、スイッチ2a,2bは接続路4で直接接続されている。さらにデータ受信インタフェース10a,10bは、外部からのデータを受信するためのインタフェースであり、データ送信インタフェース11a,11bは、外部へのデータを送信するためのインタフェースである。
実施の形態4は、複数のプロセッサが分担して処理を行うことにより、マルチリングネットワークとして複数の処理を行うようにした構成に関するものである。
図5は、実施の形態4のマルチリングネットワークを示すブロック構成図である。図示のマルチリングネットワークは、プロセッサ1a〜1h、スイッチ2a,2b、リングネットワーク3a,3b,3c、データ受信インタフェース10a,10b、データ送信インタフェース11a,11bを備えている。
ここで、プロセッサ1a,1b,1g,1hはリングネットワーク3aに接続され、プロセッサ1c,1fはリングネットワーク3bに、また、プロセッサ1d,1eはリングネットワーク3cに接続されている。スイッチ2a,2bは、7口の接続ポートを有するスイッチであり、スイッチ2aは、プロセッサ1a,1c,1d,1e,1f,1gに接続され、スイッチ2bは、プロセッサ1b,1c,1d,1e,1f,1hに接続されている。また、スイッチ2a,2bは接続路4で直接接続されている。さらにデータ受信インタフェース10a,10bは、外部からのデータを受信するためのインタフェースであり、データ送信インタフェース11a,11bは、外部へのデータを送信するためのインタフェースである。
実施の形態4のマルチリングネットワークでは、プロセッサ1a〜1hとスイッチ2a,2bは、それぞれボード1枚ずつで構成されており、スイッチ2a,2bが持つポート数は7口、マルチリングネットワークに使用する筐体に挿入できるボード枚数の上限を10枚であるとする。この構成において、例えば、5つの処理「データの受信処理、前処理、主処理、後処理、処理結果の送信処理」を行うものとする。また、各処理は、直前の処理の結果のみを使用して処理を行うものとする。ここで、各処理の負荷を、主処理でプロセッサ3個分、それ以外の処理毎にプロセッサ1個分とすると、必要なプロセッサ個数は、7個分となり、図のプロセッサ8個構成であれば、1個余る。そこで、データの受信処理にプロセッサ1a、前処理にプロセッサ1b、主処理にプロセッサ1c〜1e、後処理にプロセッサ1g、処理結果の送信処理にプロセッサ1hを割り当て、プロセッサ1fを予備として、処理を行うとする。
ここで、プロセッサ1aに故障が発生したとする。この場合、データの受信処理の割り当てをプロセッサ1bに変更し、前処理の割り当てをプロセッサ1fに変更することで、装置の処理性能を落とすこと無く処理を継続することができる。
また、スイッチ2aに故障が発生したとする。実施の形態4の構成でスイッチ2aが使用されるのは、主処理担当のプロセッサ1c〜1eから後処理担当のプロセッサ1gへのデータ転送のみである。そこで、後処理の割り当てをプロセッサ1hに、処理結果の送信処理の割り当てをプロセッサ1gに変更する。これにより、装置の処理性能を落とすこと無く処理を継続することができる。
なお、プロセッサの割り当てを変更しなくても、故障したスイッチを迂回したデータ転送は可能だが、プロセッサ1hによるデータ仲介が必要であり、仲介が発生する分、データの転送速度(しいては装置の処理性能)が落ちることになる。
なお、プロセッサの割り当てを変更しなくても、故障したスイッチを迂回したデータ転送は可能だが、プロセッサ1hによるデータ仲介が必要であり、仲介が発生する分、データの転送速度(しいては装置の処理性能)が落ちることになる。
以上のように、この構成では、単一故障であれば、プロセッサの故障でも、スイッチの故障でも、別のプロセッサにデータの中継を担わせる必要が無い。このため、装置の処理性能を落とすこと無く処理を継続することができる。
以上説明したように、実施の形態4のマルチリングネットワークによれば、複数のプロセッサは複数の処理のうち、いずれかの処理を行い、かつ、複数のプロセッサのうち、いずれかのプロセッサが故障した場合は、故障したプロセッサが実行していた処理を、他のプロセッサが実行するようにしたので、故障が生じても、プロセッサ間のネットワーク距離を最小に保つことができる。
実施の形態5.
実施の形態5は、実施の形態2のプロセッサ間距離を保ちつつ、筐体に10枚を超えるボードを挿入できるようにした構成例である。この例では、プロセッサ及びスイッチはボード1枚ずつで構成されており、スイッチが持つポート数は6口、装置に使用する筐体に挿入できるボード枚数の上限が15枚であるとした。
実施の形態5は、実施の形態2のプロセッサ間距離を保ちつつ、筐体に10枚を超えるボードを挿入できるようにした構成例である。この例では、プロセッサ及びスイッチはボード1枚ずつで構成されており、スイッチが持つポート数は6口、装置に使用する筐体に挿入できるボード枚数の上限が15枚であるとした。
図6は、実施の形態5に係るマルチリングネットワークを示すブロック構成図である。
実施の形態5は、三つのスイッチ2a,2b,2cによって三つのリングネットワーク3a,3b,3cを接続し、かつ、全てのプロセッサ1a〜1lがいずれかのスイッチ2a,2b,2cに接続されるようにした例である。すなわち、実施の形態5のマルチリングネットワークは、三重のリングネットワーク3a,3b,3cを設け、これら三つのリングネットワーク3a,3b,3cを接続する三つのスイッチ2a,2b,2cを設けている。リングネットワーク3aには、プロセッサ1a,1b,1g,1h,1i,1lが接続され、また、リングネットワーク3bには、プロセッサ1c,1d,1e,1f,1j,1kが接続されている。さらに、リングネットワーク3cには三つのスイッチ2a,2b,2cが接続されている。また、プロセッサ1a,1c,1e,1gはスイッチ2aに、プロセッサ1b,1d,1i,1jはスイッチ2bに、プロセッサ1f,1h,1k,1lはスイッチ2cに接続されている。
実施の形態5は、三つのスイッチ2a,2b,2cによって三つのリングネットワーク3a,3b,3cを接続し、かつ、全てのプロセッサ1a〜1lがいずれかのスイッチ2a,2b,2cに接続されるようにした例である。すなわち、実施の形態5のマルチリングネットワークは、三重のリングネットワーク3a,3b,3cを設け、これら三つのリングネットワーク3a,3b,3cを接続する三つのスイッチ2a,2b,2cを設けている。リングネットワーク3aには、プロセッサ1a,1b,1g,1h,1i,1lが接続され、また、リングネットワーク3bには、プロセッサ1c,1d,1e,1f,1j,1kが接続されている。さらに、リングネットワーク3cには三つのスイッチ2a,2b,2cが接続されている。また、プロセッサ1a,1c,1e,1gはスイッチ2aに、プロセッサ1b,1d,1i,1jはスイッチ2bに、プロセッサ1f,1h,1k,1lはスイッチ2cに接続されている。
このように構成された実施の形態5のマルチリングネットワークでは、どのプロセッサ1a〜1lもいずれかのスイッチ2a,2b,2cとの接続を持った形で、プロセッサ1a〜1lを12個使用することができる。以下、これを図7に示す比較例を用いて説明する。
図7は、全てのプロセッサがいずれかのスイッチに接続されるという条件で三つのリングネットワーク3a,3b,3cを二つのスイッチ2a,2bで接続した例である。この例に示すように、スイッチ2a,2bを2個しか使用しない場合は、プロセッサを10個までしか使用することができない(プロセッサ1a〜1j)。11個以上では、スイッチとの接続を持たないプロセッサが生じる。
このように、実施の形態5のマルチリングネットワークでは、三つのスイッチ2a,2b,2cを用いることで、プロセッサ間距離を抑えたまま、使用するマルチリングネットワーク内のプロセッサ数を増やし、処理性能を向上させることができる。
以上説明したように、実施の形態5のマルチリングネットワークによれば、複数のスイッチを直接接続し、かつ、複数のスイッチとして三つ以上のスイッチを備えたので、故障が生じてもプロセッサ間の距離が近い状態を維持することができると共に、使用するマルチリングネットワーク内のプロセッサ数を増やし、処理性能を向上させることができる。
また、実施の形態2及び実施の形態4における接続路4、実施の形態3における接続路9a,9b、実施の形態5におけるリングネットワーク3cといったスイッチ同士を接続する部分にプロセッサを挿入するようにしてもよい。このように構成することにより、プロセッサ間距離を抑えたまま、使用するマルチリングネットワーク内のプロセッサ数を増やし、処理性能を向上させることができる。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
1a〜1l,5a〜5h プロセッサ、2a〜2c,6a,6b スイッチ、3a〜3c,7a,7b リングネットワーク、4,9a,9b 接続路、8a,8b 単位ネットワーク、10a,10b データ受信インタフェース、11a,11b データ送信インタフェース。
Claims (8)
- 複数のプロセッサをリング型に接続したリング型ネットワークを複数備え、
かつ、
前記複数のリング型ネットワークの全てに接続するための端子を有するスイッチを複数備えたことを特徴とするマルチリングネットワーク。 - 前記複数のプロセッサは、少なくともいずれか一つのスイッチに接続されていることを特徴とする請求項1記載のマルチリングネットワーク。
- 前記複数のスイッチを直接接続したことを特徴とする請求項1または請求項2記載のマルチリングネットワーク。
- 前記複数のスイッチを直接接続し、かつ、当該複数のスイッチとして三つ以上のスイッチを備えたことを特徴とする請求項2記載のマルチリングネットワーク。
- 前記複数のスイッチのうち、いずれかのスイッチが故障した場合、当該故障したスイッチに接続されたプロセッサは、前記故障したスイッチとは逆方向の接続でデータの送受信を行い、かつ、当該送受信を行う方向に位置するプロセッサが前記データの転送を仲介することを特徴とする請求項1から請求項4のうちのいずれか1項記載のマルチリングネットワーク。
- 請求項1から請求項5のうちのいずれか1項記載のマルチリングネットワークを一つの単位ネットワークとし、当該単位ネットワークを、複数個、それぞれのスイッチを介してリング型に直接接続したことを特徴とするマルチリングネットワーク。
- 前記複数のプロセッサは複数の処理のうち、いずれかの処理を行い、
かつ、
前記複数のプロセッサのうち、いずれかのプロセッサが故障した場合は、当該故障したプロセッサが実行していた処理を、他のプロセッサが実行することを特徴とする請求項1から請求項6のうちのいずれか1項記載のマルチリングネットワーク。 - 前記複数のスイッチを直接接続する部分にプロセッサを挿入することを特徴とする請求項3、請求項4及び請求項6のうちのいずれか1項記載のマルチリングネットワーク。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015010379A JP2016134130A (ja) | 2015-01-22 | 2015-01-22 | マルチリングネットワーク |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015010379A JP2016134130A (ja) | 2015-01-22 | 2015-01-22 | マルチリングネットワーク |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016134130A true JP2016134130A (ja) | 2016-07-25 |
Family
ID=56464391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015010379A Pending JP2016134130A (ja) | 2015-01-22 | 2015-01-22 | マルチリングネットワーク |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016134130A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110440391A (zh) * | 2019-08-07 | 2019-11-12 | 珠海格力电器股份有限公司 | 环路网络保护方法、空调系统 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51141559A (en) * | 1975-05-31 | 1976-12-06 | Toshiba Corp | Bus control system |
JPS53114630A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Data highway system |
JPS5576467A (en) * | 1978-12-05 | 1980-06-09 | Nec Corp | Decentralized processor |
JPS6254358A (ja) * | 1986-08-01 | 1987-03-10 | Hitachi Ltd | 情報処理システムの処理方法 |
JPH06266697A (ja) * | 1993-03-15 | 1994-09-22 | Hitachi Ltd | 問題解決装置 |
JP2001022599A (ja) * | 1999-07-06 | 2001-01-26 | Fujitsu Ltd | フォールトトレラント・システム,フォールトトレラント処理方法およびフォールトトレラント制御用プログラム記録媒体 |
JP2001053773A (ja) * | 1999-08-09 | 2001-02-23 | Nippon Telegr & Teleph Corp <Ntt> | 波長多重光通信網 |
JP2006107022A (ja) * | 2004-10-04 | 2006-04-20 | Canon Inc | 階層化されたリングによるモジュール間通信方法および装置 |
US20070104093A1 (en) * | 2005-09-26 | 2007-05-10 | Jian Li | Method of inter-RPR-ring bridge redundancy |
JP2015232874A (ja) * | 2014-05-14 | 2015-12-24 | 富士通株式会社 | 並列計算機システム、並列計算機システムの制御方法、及び情報処理装置 |
-
2015
- 2015-01-22 JP JP2015010379A patent/JP2016134130A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51141559A (en) * | 1975-05-31 | 1976-12-06 | Toshiba Corp | Bus control system |
JPS53114630A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Data highway system |
JPS5576467A (en) * | 1978-12-05 | 1980-06-09 | Nec Corp | Decentralized processor |
JPS6254358A (ja) * | 1986-08-01 | 1987-03-10 | Hitachi Ltd | 情報処理システムの処理方法 |
JPH06266697A (ja) * | 1993-03-15 | 1994-09-22 | Hitachi Ltd | 問題解決装置 |
JP2001022599A (ja) * | 1999-07-06 | 2001-01-26 | Fujitsu Ltd | フォールトトレラント・システム,フォールトトレラント処理方法およびフォールトトレラント制御用プログラム記録媒体 |
JP2001053773A (ja) * | 1999-08-09 | 2001-02-23 | Nippon Telegr & Teleph Corp <Ntt> | 波長多重光通信網 |
JP2006107022A (ja) * | 2004-10-04 | 2006-04-20 | Canon Inc | 階層化されたリングによるモジュール間通信方法および装置 |
US20070104093A1 (en) * | 2005-09-26 | 2007-05-10 | Jian Li | Method of inter-RPR-ring bridge redundancy |
JP2015232874A (ja) * | 2014-05-14 | 2015-12-24 | 富士通株式会社 | 並列計算機システム、並列計算機システムの制御方法、及び情報処理装置 |
Non-Patent Citations (1)
Title |
---|
石井紀代,長谷川浩,佐藤健一: "連接光リングネットワークにおける最適波長割当とノードスイッチ規模削減法", 電子情報通信学会技術研究報告, vol. 第108巻,第84号,(PN2008-1〜13), JPN6018006320, 5 June 2008 (2008-06-05), JP, pages Pages:13〜18 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110440391A (zh) * | 2019-08-07 | 2019-11-12 | 珠海格力电器股份有限公司 | 环路网络保护方法、空调系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4782823B2 (ja) | ユーザ端末、マスタ・ユニット、通信システムおよびその稼動方法 | |
US9059909B2 (en) | System and method for configuration of link aggregation groups | |
EP3029893B1 (en) | Method, controller, device and system for protecting service path | |
US7613108B2 (en) | Redundant supervisory control system, and redundancy switching method of the same | |
JP5847314B2 (ja) | ネットワーク装置の作動方法およびネットワーク装置 | |
US20090083464A1 (en) | Interface unit and communication system having a master/slave structure | |
US10469323B2 (en) | Hybrid architecture for avionics data transmission and corresponding system | |
US9559984B2 (en) | Communication system and network relay device | |
US20140185427A1 (en) | Dual-ring switch for rstp networks | |
US20180123831A1 (en) | Multi-path arrangement of redundant inline-bypass switches | |
US20160043902A1 (en) | Topology discovery in a stacked switches system | |
CN104639437A (zh) | 堆叠系统中广播报文的转发方法及装置 | |
CN108255139B (zh) | 用于工业自动化系统的无线电通信系统及其运行的方法 | |
US9439160B2 (en) | Network management system | |
JP2016134130A (ja) | マルチリングネットワーク | |
US10659392B2 (en) | Redundant inline-bypass switch | |
CN105432044A (zh) | 软冗余协议 | |
CA2011340A1 (en) | Processor unit networks | |
JPWO2019087849A1 (ja) | 通信システム、被制御機器、及び、通信システムの制御方法 | |
JP5387589B2 (ja) | 無線伝送装置 | |
JP2005159546A (ja) | ネットワーク装置 | |
CN102801608A (zh) | 通信网络和耦合装置 | |
US9396075B2 (en) | Method and system of protection switching in a network element | |
US11743111B2 (en) | Network device and a method of configuring the network device therefor | |
EP2919417B1 (en) | Fault detection method and related device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180828 |