JP2016123041A - Electronic apparatus - Google Patents
Electronic apparatus Download PDFInfo
- Publication number
- JP2016123041A JP2016123041A JP2014263247A JP2014263247A JP2016123041A JP 2016123041 A JP2016123041 A JP 2016123041A JP 2014263247 A JP2014263247 A JP 2014263247A JP 2014263247 A JP2014263247 A JP 2014263247A JP 2016123041 A JP2016123041 A JP 2016123041A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- pole plug
- earphone jack
- plug
- earphone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Headphones And Earphones (AREA)
- Stereophonic Arrangements (AREA)
- Telephone Set Structure (AREA)
- Telephone Function (AREA)
Abstract
Description
本発明は、電子機器に関する。 The present invention relates to an electronic device.
従来から、複数種類のイヤホンプラグのうち、いずれがイヤホンジャックに挿入されたかを識別することができる装置が知られている。 2. Description of the Related Art Conventionally, a device that can identify which of a plurality of types of earphone plugs is inserted into an earphone jack is known.
たとえば、４極プラグおよび５極プラグに共用される５極用イヤホンジャックを備える携帯電話が知られている。４極プラグは、マイク信号、左音声信号、右音声信号、グランド電圧を伝送し、５極プラグは、ＰＴＴスイッチ信号、マイク信号、左音声信号、右音声信号、グランド電圧を伝送する。 For example, a mobile phone including a 5-pole earphone jack shared by a 4-pole plug and a 5-pole plug is known. The 4-pole plug transmits a microphone signal, left audio signal, right audio signal, and ground voltage, and the 5-pole plug transmits a PTT switch signal, microphone signal, left audio signal, right audio signal, and ground voltage.
プラグが挿入されると、第３ジャック端子からトーン信号が出力される。このとき、４極プラグが挿入されていれば、トーン信号は４極イヤホンを経由して第１ジャック端子から漏れ信号として出力され、漏れ信号は、増幅された後に制御回路に入力される。一方、５極プラグが挿入されている場合、漏れ信号は出力されない。このような構成によって、４極プラグと５極プラグのいずれのプラグに挿入されたかを識別することができる。 When the plug is inserted, a tone signal is output from the third jack terminal. At this time, if a four-pole plug is inserted, the tone signal is output as a leak signal from the first jack terminal via the four-pole earphone, and the leak signal is amplified and then input to the control circuit. On the other hand, when a 5-pole plug is inserted, no leakage signal is output. With such a configuration, it is possible to identify which of the 4-pole plug and the 5-pole plug is inserted.
ところで、３極プラグおよび４極プラグに共用されるイヤホンジャックに３極プラグまたは４極プラグが挿入されたか否かを検出することが必要である。 By the way, it is necessary to detect whether or not a three-pole plug or a four-pole plug is inserted into an earphone jack shared by the three-pole plug and the four-pole plug.
それゆえに、本発明の目的は、３極プラグおよび４極プラグに共用されるイヤホンジャックに３極プラグまたは４極プラグが挿入されたか否かを検出することできる電子機器を提供することである。 Therefore, an object of the present invention is to provide an electronic device that can detect whether a three-pole plug or a four-pole plug has been inserted into an earphone jack shared by a three-pole plug and a four-pole plug.
本発明の一態様の電子機器は、３極プラグイヤホンおよび４極プラグイヤホンと接続可能なイヤホンジャックを備える。３極プラグイヤホンは、先端から順番に第１端子、第２端子、および第３端子を含む３極プラグを備える。４極プラグイヤホンは、先端から順番に第１端子、第２端子、第３端子、および第４端子を有する４極プラグを備える。イヤホンジャックは、第１端子、第２端子、第３端子、第４端子、および第５端子を含む。イヤホンジャックのプラグ挿入孔の内面上の奥側から順番に、第１端子および第２端子、第３端子、第４端子、第５端子が配置される。第１端子および第２端子は、内面上の異なる方位角に配置される。この電子機器は、さらに、イヤホンジャックの第１端子および第２端子が、３極プラグまたは４極プラグの第１端子と接続し、かつイヤホンジャックの第３端子が、３極プラグまたは４極プラグの第２端子と接続しているか否かを検出することによって、イヤホンジャックに３極プラグまたは４極プラグが完全に挿入されたか否かを判定する制御部を備える。 An electronic device of one embodiment of the present invention includes an earphone jack that can be connected to a three-pole plug earphone and a four-pole plug earphone. The three-pole plug earphone includes a three-pole plug including a first terminal, a second terminal, and a third terminal in order from the tip. The 4-pole plug earphone includes a 4-pole plug having a first terminal, a second terminal, a third terminal, and a fourth terminal in order from the tip. The earphone jack includes a first terminal, a second terminal, a third terminal, a fourth terminal, and a fifth terminal. A first terminal, a second terminal, a third terminal, a fourth terminal, and a fifth terminal are arranged in order from the inner side of the inner surface of the plug insertion hole of the earphone jack. The first terminal and the second terminal are arranged at different azimuth angles on the inner surface. In the electronic device, the first terminal and the second terminal of the earphone jack are connected to the first terminal of the three-pole plug or the four-pole plug, and the third terminal of the earphone jack is further connected to the three-pole plug or the four-pole plug. A control unit for determining whether or not the three-pole plug or the four-pole plug is completely inserted into the earphone jack by detecting whether or not the second terminal is connected.
本発明の一態様によれば、３極プラグおよび４極プラグに共用されるイヤホンジャックに３極プラグまたは４極プラグが挿入されたか否かを検出することできる。 According to one aspect of the present invention, it is possible to detect whether or not a three-pole plug or a four-pole plug is inserted into an earphone jack shared by a three-pole plug and a four-pole plug.
以下では、電子機器の一形態としてスマートフォンなどの携帯端末を用いて説明する。
（携帯端末の構成）
図１は、本実施の形態の携帯端末１の構成を表わす図である。
Below, it demonstrates using portable terminals, such as a smart phone, as one form of an electronic device.
(Configuration of mobile device)
FIG. 1 is a diagram showing a configuration of mobile terminal 1 according to the present embodiment.
図１を参照して、携帯端末１は、ＣＰＵ（Central Processing Unit）２と、アンテナ６１と、マイク６２と、スピーカ６３と、キー入力部６４と、ディスプレイ６５と、メモリ６６と、電圧設定部１５４と、音声処理部３と、イヤホンジャック１２とを備える。
Referring to FIG. 1, a mobile terminal 1 includes a CPU (Central Processing Unit) 2, an
イヤホンジャック１２は、３極プラグイヤホン９１、および４極プラグイヤホン９２と接続可能である。
The
電圧設定部１５４は、イヤホンジャック１２における３極プラグイヤホン９１，４極プラグイヤホン９２の挿脱状態、および挿入されたイヤホンの種別が３極かあるいは４極かの識別のために設けられる。詳細は後述する。
The
ＣＰＵ２は、全体の制御を行なう。
アンテナ６１は、無線基地局との間で無線信号の送受信を行なう。
The
The
キー入力部６４は、タッチパネルなどで構成され、ユーザによる入力を受け付ける。
ディスプレイ６５は、ＣＰＵ２から送られる画像を表示する。
The
The
メモリ６６は、各種のデータを記憶する。
音声処理部３は、イヤホンジャック１２にイヤホンが挿入されていないときには、スピーカ６３へ音声信号を出力し、マイク６２から音声信号を受ける。音声処理部３は、イヤホンジャック１２に３極プラグイヤホン９１が挿入されているときには、３極プラグイヤホン９１へ音声信号を出力する。音声処理部３は、イヤホンジャック１２に４極プラグイヤホン９２が挿入されているときには、４極プラグイヤホン９２へ音声信号を出力し、４極プラグイヤホン９２からの音声信号を受ける。
The
The
マイク６２は、入力される音声信号を音声処理部３へ出力する。
スピーカ６３は、音声処理部３から送られる音声信号を再生する。
The
The
（イヤホンの構成）
図２は、３極プラグイヤホン９１を表わす図である。
(Earphone configuration)
FIG. 2 is a diagram illustrating a three-
３極プラグイヤホン９１は、３極プラグ５１と、左耳用のシリコンキャップ１３ａ、ハウジング１６ａ、およびスピーカ１７ａと、右耳用のシリコンキャップ１３ｂ、ハウジング１６ｂ、およびスピーカ１７ｂとを備える。
The three-
図３は、４極プラグイヤホン９２を表わす図である。
４極プラグイヤホン９２は、４極プラグ５２と、マイク２８と、モーメンタリスイッチ１６１と、左耳用のシリコンキャップ２３ａ、ハウジング２６ａ、およびスピーカ２７ａと、右耳用のシリコンキャップ２３ｂ、ハウジング２６ｂ、およびスピーカ２７ｂとを備える。
FIG. 3 is a diagram showing a four-
The 4-
モーメンタリスイッチ１６１をオン状態にすると、ミュート処理、音声通話の切断、音楽データの再生、または音楽データの停止などが行われる。
When the
（イヤホン内の構成要素間の接続関係）
図４は、３極プラグイヤホン９１内の構成要素の接続を表わす図である。
(Connection relationship between components in the earphone)
FIG. 4 is a diagram illustrating connection of components in the three-
３極プラグ５１は、ＥＩＡＪ（Electronic Industries Association of Japan ）規格に準拠するプラグである。３極プラグ５１の直径は３．５ｍｍである。３極プラグ５１は、先端から順番に左音声端子（Ｌ）（第１端子）と、右音声端子（Ｒ）（第２端子）と、グランド端子（ＧＮＤ）（第３端子）とを備える。図３において、黒で示されている部分は、絶縁体で構成されている。
The three-
スピーカ１７ａは、入力端子９５ａおよびグランド用の電圧入力端子（グランド端子）９６ａを有する。スピーカ１７ｂは、入力端子９５ｂおよびグランド用の電圧入力端子（グランド端子）９６ｂを有する。
The
左音声端子（Ｌ）は、スピーカ１７ａの入力端子９５ａに接続される。右音声端子（Ｒ）は、スピーカ１７ｂの入力端子９５ｂに接続される。グランド端子（ＧＮＤ）は、スピーカ１７ａのグランド端子９６ａおよびスピーカ１７ｂのグランド端子９６ｂに接続される。
The left audio terminal (L) is connected to the
図５は、４極プラグイヤホン９２内の構成要素の接続を表わす図である。
４極プラグ５２は、ＥＩＡＪ規格に準拠するプラグである。４極プラグ５２の直径は３．５ｍｍである。また、４極プラグ５２の信号配列は、ＣＴＩＡ（Cellular Telephone Industry Association）に準拠している。４極プラグ５２は、先端から順番に左音声端子（Ｌ）（第１端子）と、右音声端子（Ｒ）（第２端子）と、グランド端子（ＧＮＤ）（第３端子）と、マイク端子（Ｍ）（第４端子）とを備える。
FIG. 5 is a diagram illustrating connection of components in the four-
The 4-
スピーカ２７ａは、入力端子７１ａおよびグランド用の電圧入力端子（グランド端子）７２ａを有する。スピーカ２７ｂは、入力端子７１ｂおよびグランド用の電圧入力端子（グランド端子）７２ｂを有する。マイク２８は、出力端子７４およびグランド用の電圧入力端子（グランド端子）７３を有する。
The speaker 27a has an input terminal 71a and a ground voltage input terminal (ground terminal) 72a. The
左音声端子（Ｌ）は、スピーカ２７ａの入力端子７１ａに接続される。右音声端子（Ｒ）は、スピーカ２７ｂの入力端子７１ｂに接続される。グランド端子（ＧＮＤ）は、スピーカ２７ａのグランド端子７２ａ、スピーカ２７ｂのグランド端子７２ｂ、およびマイク２８のグランド端子７３に接続される。マイク端子（Ｍ）は、マイク２８の出力端子７４に接続される。
The left audio terminal (L) is connected to the input terminal 71a of the speaker 27a. The right audio terminal (R) is connected to the
マイク２８の出力端子７４と、マイク２９のグランド端子７３との間には、図３に示すモーメンタリスイッチ１６１が設けられる。モーメンタリスイッチ１６１が、ユーザの操作によってオンに設定されると、マイク２８の出力端子７４と、マイク２９のグランド端子７３とが接続する。
A
次に、イヤホンジャック１２の端子と、３極プラグの端子、４極プラグの端子との位置関係について説明する。
Next, the positional relationship between the terminal of the
図６は、３極プラグ５１がイヤホンジャック１２に完全に挿入された状態を表わす図である。
FIG. 6 is a diagram illustrating a state in which the three-
図６に示すように、イヤホンジャック１２のプラグ挿入孔の内面上の奥側から順番に、端子Ａ′（ＤＥＴ）（第１端子）および端子Ａ（ＬＣＨ）（第２端子）、端子Ｂ（ＲＣＨ）（第３端子）、端子Ｃ（ＧＮＤ）（第４端子）、端子Ｄ（ＭＩＣ）（第５端子）が配置される。
As shown in FIG. 6, the terminal A ′ (DET) (first terminal), the terminal A (LCH) (second terminal), and the terminal B (in order) from the inner side of the inner surface of the plug insertion hole of the
図７は、端子Ａ、Ａ′、Ｂ、Ｃ、Ｄのイヤホンジャック１２のプラグ挿入孔の内面上の方位角を説明するための図である。
FIG. 7 is a diagram for explaining the azimuth angle on the inner surface of the plug insertion hole of the
図７（ａ）は、図６に示すプラグ挿入孔のI−I′線上の断面図である。
端子Ａ′（ＤＥＴ）は、プラグ挿入孔の半径ｒ１の内面上の方位角９０°の位置に配置される。
Fig.7 (a) is sectional drawing on the II 'line of the plug insertion hole shown in FIG.
Terminal A ′ (DET) is arranged at an azimuth angle of 90 ° on the inner surface of the radius r1 of the plug insertion hole.
端子Ａ（ＬＣＨ）は、プラグ挿入孔の半径ｒ１の内面上の方位角１８０°の位置に配置される。 The terminal A (LCH) is arranged at a position of an azimuth angle of 180 ° on the inner surface of the radius r1 of the plug insertion hole.
図７（ｂ）は、図６に示すプラグ挿入孔のII−II′線上の断面図である。
端子Ｂ（ＲＣＨ）は、プラグ挿入孔の半径ｒ２の内面上の方位角０°の位置に配置される。ただし、ｒ２＞ｒ１である。
FIG.7 (b) is sectional drawing on the II-II 'line of the plug insertion hole shown in FIG.
The terminal B (RCH) is arranged at an azimuth angle of 0 ° on the inner surface of the radius r2 of the plug insertion hole. However, r2> r1.
図７（ｃ）は、図６に示すプラグ挿入孔のIII−III′線上の断面図である。
端子Ｃ（ＧＮＤ）は、プラグ挿入孔の半径ｒ２の内面上の方位角０°の位置に配置される。
FIG.7 (c) is sectional drawing on the III-III 'line of the plug insertion hole shown in FIG.
The terminal C (GND) is arranged at an azimuth angle of 0 ° on the inner surface of the radius r2 of the plug insertion hole.
図７（ｄ）は、図６に示すプラグ挿入孔のIV−IV′線上の断面図である。
端子Ｄ（ＭＩＣ）は、プラグ挿入孔の半径ｒ２の内面上の方位角１８０°の位置に配置される。
FIG.7 (d) is sectional drawing on the IV-IV 'line of the plug insertion hole shown in FIG.
The terminal D (MIC) is disposed at an azimuth angle of 180 ° on the inner surface of the radius r2 of the plug insertion hole.
再び、図６を参照して、３極プラグ５１は、イヤホンジャック１２に完全に挿入されたときに、以下のようにしてイヤホンジャック１２と接続する。
Referring again to FIG. 6, when the three-
左音声端子（Ｌ）が、端子Ａ（ＬＣＨ）および端子Ａ′（ＤＥＴ）と接続する。右音声端子（Ｒ）が、端子Ｂ（ＲＣＨ）に接続する。グランド端子（Ｇ）が、端子Ｃ（ＧＮＤ）および端子Ｄ（ＭＩＣ）と接続する。 The left audio terminal (L) is connected to the terminal A (LCH) and the terminal A ′ (DET). The right audio terminal (R) is connected to the terminal B (RCH). The ground terminal (G) is connected to the terminal C (GND) and the terminal D (MIC).
図８は、４極プラグ５２がイヤホンジャック１２に完全に挿入された状態を表わす図である。
FIG. 8 is a diagram illustrating a state in which the four-
４極プラグ５２は、イヤホンジャック１２に完全に挿入されたときに、以下のようにしてイヤホンジャック１２と接続する。
When the 4-
左音声端子（Ｌ）が、端子Ａ（ＬＣＨ）および端子Ａ′（ＤＥＴ）と接続する。右音声端子（Ｒ）が、端子Ｂ（ＲＣＨ）に接続する。グランド端子（Ｇ）が、端子Ｃ（ＧＮＤ）に接続する。マイク端子（Ｍ）が、端子Ｄ（ＭＩＣ）に接続する。 The left audio terminal (L) is connected to the terminal A (LCH) and the terminal A ′ (DET). The right audio terminal (R) is connected to the terminal B (RCH). The ground terminal (G) is connected to the terminal C (GND). The microphone terminal (M) is connected to the terminal D (MIC).
図９は、４極プラグ５２がイヤホンジャック１２に途中まで挿入された状態を表わす図である。
FIG. 9 is a diagram illustrating a state in which the four-
この状態では、４極プラグ５２は、以下のようにしてイヤホンジャック１２と接続する。左音声端子（Ｌ）が、端子Ａ（ＬＣＨ）および端子Ａ′（ＤＥＴ）に加えて、端子Ｂ（ＲＣＨ）と接続する。右音声端子（Ｒ）が、端子Ｃ（ＧＮＤ）に接続する。グランド端子（Ｇ）が、端子Ｄ（ＭＩＣ）に接続する。マイク端子（Ｍ）が、いずれの端子とも接続していない。
In this state, the 4-
次に、携帯端末１におけるイヤホンとの信号の授受に関する方式について説明する。
図１０は、３極プラグ５１がイヤホンジャック１２に完全に挿入された状態を表わす図である。
Next, a method for exchanging signals with the earphone in the mobile terminal 1 will be described.
FIG. 10 is a diagram illustrating a state in which the three-
音声処理部３は、マイク音声処理部１５１と、第１の音声出力部１５２と、第２の音声出力部１５３とを備える。
The
マイク音声処理部１５１は、アンプ５と、ＡＤ変換器４とを備える。アンプ５は、イヤホンジャック１２の端子Ｄ（ＭＩＣ）と接続する。アンプ５は、端子Ｄ（ＭＩＣ）から出力される音声信号を増幅する。ＡＤ変換器４は、アンプ５から出力される音声信号をデジタル信号に変換する。
The microphone
第１の音声出力部１５２は、ＤＡ変換器６と、アンプ７とを備える。ＤＡ変換器６は、左耳用のデジタルの音声信号をアナログの音声信号に変換する。アンプ７は、ＤＡ変換器６から出力される音声信号を増幅または減衰させる。アンプ７は、イヤホンジャック１２の端子Ａ（ＬＣＨ）と接続する。
The first
第２の音声出力部１５３は、ＤＡ変換器８と、アンプ９とを備える。ＤＡ変換器８は、右耳用のデジタルの音声信号をアナログの音声信号に変換する。アンプ９は、ＤＡ変換器８から出力される音声信号を増幅または減衰させる。アンプ９は、イヤホンジャック１２の端子Ｂ（ＲＣＨ）と接続する。
The second
電圧設定部１５４は、第１のプルアップ抵抗Ｒ１（＝１００ｋΩ）と、第１のプルダウン抵抗Ｒ２（＝１０ｋΩ）と、インバータＩＶと、グランド１５５とを備える。
The
第１のプルアップ抵抗Ｒ１は、イヤホンジャック１２の端子Ａ′（ＤＥＴ）とＣＰＵ２との間の配線上の第１のノードＮＤ１と、プルアップ用の電源電圧ＶＤＤ（＝２Ｖ）との間に接続される。
The first pull-up resistor R1 is connected between the first node ND1 on the wiring between the terminal A ′ (DET) of the
第１のプルダウン抵抗Ｒ２は、イヤホンジャック１２の端子Ａ（ＬＣＨ）と第１の音声出力部１５２との間の配線上の第２のノードＮＤ２と、グランド１５５との間に接続される。
The first pull-down resistor R2 is connected between the second node ND2 on the wiring between the terminal A (LCH) of the
インバータＩＶは、第４のノードＮＤ３の電圧を反転する。
グランド１５５は、イヤホンジャック１２の端子Ｃ（ＧＮＤ）と接続する。
The inverter IV inverts the voltage of the fourth node ND3.
The
ＣＰＵ２は、ＧＰＩＯ（General Purpose Input / Output）インタフェース１１を有する。ＧＰＩＯインタフェース１１は、端子ＧＰＩＯ＿０、およびＧＰＩＯ＿１を有する。
The
端子ＧＰＩＯ＿０は、第１のノードＮＤ１と接続する。ＣＰＵ２は、端子ＧＰＩＯ＿０に入力される検出信号ＤＥＴを受ける。
The terminal GPIO_0 is connected to the first node ND1. The
端子ＧＰＩＯ＿１は、インバータＩＶの出力と接続する。ＣＰＵ２は、端子ＧＰＩＯ＿１に入力される信号Ｍｉｃ＿ＳＷを受ける。
The terminal GPIO_1 is connected to the output of the inverter IV. The
３極プラグ５１の左音声端子（Ｌ）とグランド端子（Ｇ）との間に接続されるスピーカ１７ａは、等化回路で表した場合、抵抗ＲＸ（＝８Ω）で表される。３極プラグ５１の右音声端子（Ｒ）とグランド端子（Ｇ）との間に接続されるスピーカ１７ｂは、等化回路で表した場合、抵抗ＲＹ（＝８Ω）で表される。
The
図１０に示すように、３極プラグ５１がイヤホンジャック１２に完全に挿入されたときには、第１のノードＮＤ１は、第１のプルアップ抵抗Ｒ１（＝１００ｋΩ）を介して電源電圧ＶＤＤに接続され、端子Ａ′（ＤＥＴ）、左音声端子（Ｌ）、端子Ａ（ＬＣＨ）、第１のプルダウン抵抗Ｒ２（＝１０ｋΩ）を介してグランド１５５に接続され、端子Ａ′（ＤＥＴ）、左音声端子（Ｌ）、抵抗ＲＸ（＝８Ω）、グランド端子（Ｇ）、および端子Ｃ（ＧＮＤ）を介してグランド１５５に接続される。抵抗ＲＸの値が小さいため、第１のノードＮＤ１の電圧はプルダウンされてロウレベル（Ｌ）となり、ＧＰＩＯ＿０に入力される検出信号ＤＥＴは、ロウレベル（Ｌ）となる。
As shown in FIG. 10, when the three-
検出信号ＤＥＴがハイレベル（Ｈ）からロウレベル（Ｌ）に変化したときには、いずれかのプラグがイヤホンジャック１２に完全に挿入されたと判定し、以下のようにして挿入されたプラグの種別を判定する。
When the detection signal DET changes from the high level (H) to the low level (L), it is determined that any plug is completely inserted into the
第４のノードＮＤ３は、端子Ｄ（ＭＩＣ）およびグラント端子（Ｇ）を介してグランド１５５に接続されるので、ロウレベル（Ｌ）となる。その結果、インバータＩＶを介して、ＧＰＩＯ＿１に入力される信号Ｍｉｃ＿ＳＷはハイレベル（Ｈ）となる。ＣＰＵ２は、信号Ｍｉｃ＿ＳＷがハイレベル（Ｈ）であることを検出することによって、イヤホンジャック１２に挿入されたプラグが３極プラグ５１であると判定する。
Since the fourth node ND3 is connected to the
図１１は、４極プラグ５２がイヤホンジャック１２に完全に挿入された状態を表わす図である。
FIG. 11 is a diagram illustrating a state in which the four-
４極プラグ５２の左音声端子（Ｌ）とグランド端子（Ｇ）との間に接続されるスピーカ２７ａは、等化回路で表した場合、抵抗ＲＸ（＝８Ω）で表される。４極プラグ５２の右音声端子（Ｒ）とグランド端子（Ｇ）との間に接続されるスピーカ２７ｂは、等化回路で表した場合、抵抗ＲＹ（＝８Ω）で表される。
The speaker 27a connected between the left audio terminal (L) and the ground terminal (G) of the four-
図１１に示すように、４極プラグ５２がイヤホンジャック１２に完全に挿入されたときには、３極プラグ５１がイヤホンジャック１２に完全に挿入されたときと同様に、第１のノードＮＤ１は、第１のプルアップ抵抗Ｒ１（＝１００ｋΩ）を介して電源電圧ＶＤＤに接続され、端子Ａ′（ＤＥＴ）、左音声端子（Ｌ）、端子Ａ（ＬＣＨ）、第１のプルダウン抵抗Ｒ２（＝１０ｋΩ）を介してグランド１５５に接続され、端子Ａ′（ＤＥＴ）、左音声端子（Ｌ）、抵抗ＲＸ（＝８Ω）、グランド端子（Ｇ）、端子Ｃ（ＧＮＤ）を介してグランド１５５に接続される。抵抗ＲＸの値が小さいため、第１のノードＮＤ１の電圧はプルダウンされてロウレベル（Ｌ）となり、ＧＰＩＯ＿０に入力される検出信号ＤＥＴは、ロウレベル（Ｌ）となる。
As shown in FIG. 11, when the 4-
検出信号ＤＥＴがハイレベル（Ｈ）からロウレベル（Ｌ）に変化したときには、いずれかのプラグがイヤホンジャック１２に完全に挿入されたと判定し、以下のようにして挿入されたプラグの種別を判定する。
When the detection signal DET changes from the high level (H) to the low level (L), it is determined that any plug is completely inserted into the
第４のノードＮＤ３は、端子Ｄ（ＭＩＣ）を介してマイク端子（Ｍ）に接続されるので、ハイレベル（Ｈ）となる。その結果、インバータＩＶを介して、ＧＰＩＯ＿１に入力される信号Ｍｉｃ＿ＳＷはロウレベル（Ｌ）となる。ＣＰＵ２は、信号Ｍｉｃ＿ＳＷがロウレベル（Ｌ）であることを検出することによって、イヤホンジャック１２に挿入されたプラグが４極プラグ５２であると判定する。
Since the fourth node ND3 is connected to the microphone terminal (M) via the terminal D (MIC), the fourth node ND3 is at a high level (H). As a result, the signal Mic_SW input to GPIO_1 through the inverter IV becomes low level (L). The
イヤホンジャック１２に挿入されたプラグが４極プラグ５２であると判定されたときには、検出信号ＤＥＴがロウレベル（Ｌ）の間は、モーメンタリスイッチ１６１がオンに設定されたかどうかを信号Ｍｉｃ＿ＳＷの電圧レベルによって判定される。モーメンタリスイッチ１６１がオンに設定されると、マイク端子（Ｍ）とグランド端子（Ｇ）とが接続される。これにより、端子Ｄ（ＭＩＣ）は、マイク端子（Ｍ）、グランド端子（Ｇ）、および端子Ｃ（ＧＮＤ）を介してグランド１５５と接続するので、信号Ｍｉｃ＿ＳＷがハイレベル（Ｈ）となる。ＣＰＵ２は、信号Ｍｉｃ＿ＳＷがハイレベル（Ｈ）であることを検出することによって、モーメンタリスイッチ１６１がオンに設定されたと判定する。
When it is determined that the plug inserted into the
図１２は、４極プラグ５２がイヤホンジャック１２に途中まで挿入された状態を表わす図である。
FIG. 12 is a diagram illustrating a state where the four-
この状態では、第１のノードＮＤ１は、第１のプルアップ抵抗Ｒ１（＝１００ｋΩ）を介して電源電圧ＶＤＤに接続され、端子Ａ′（ＤＥＴ）、左音声端子（Ｌ）、端子Ａ（ＬＣＨ）、第１のプルダウン抵抗Ｒ２（＝１０ｋΩ）を介してグランド１５５に接続される。さらに、第１のノードＮＤ１は、端子Ａ′（ＤＥＴ）、左音声端子（Ｌ）、端子Ｂ（ＲＣＨ）を介して第２の音声出力部１５３と接続される。第２の音声出力部１５３は、第１のノードＮＤ１の電圧を増加させることはないので、第１のノードＮＤ１の電圧はロウレベル（Ｌ）となり、ＧＰＩＯ＿０に入力される検出信号ＤＥＴは、ロウレベル（Ｌ）となる。
In this state, the first node ND1 is connected to the power supply voltage VDD via the first pull-up resistor R1 (= 100 kΩ), and the terminal A ′ (DET), the left audio terminal (L), and the terminal A (LCH ), And is connected to the
検出信号ＤＥＴがロウレベル（Ｌ）に設定されているため、いずれかのプラグがイヤホンジャック１２に完全に挿入されたと誤判定し、以下のようにして挿入されたプラグの種別を判定する。
Since the detection signal DET is set to the low level (L), it is erroneously determined that any plug is completely inserted into the
第４のノードＮＤ３は、端子Ｄ（ＭＩＣ）、グランド端子（Ｇ）、抵抗ＲＹ（＝８Ω）、右音声端子（Ｒ）、および端子Ｃ（ＧＮＤ）を介してグランド１５５に接続されるので、ロウレベル（Ｌ）となる。その結果、インバータＩＶを介して、ＧＰＩＯ＿１に入力される信号Ｍｉｃ＿ＳＷはハイレベル（Ｈ）となる。ＣＰＵ２は、信号Ｍｉｃ＿ＳＷがハイレベル（Ｈ）であることを検出することによって、イヤホンジャック１２に挿入されたプラグが３極プラグ５１であると誤判定する。また、図９では、端子Ｃ（ＧＮＤ）は、右音声端子（Ｒ）と接続しているが、端子Ｃ（ＧＮＤ）の位置が左側（外側）にずれていた場合に、端子Ｃ（ＧＮＤ）がグランド端子（Ｇ）と接続することもある。このような場合にも、第４のノードＮＤ３は、ロウレベル（Ｌ）となり、ＣＰＵ２は、信号Ｍｉｃ＿ＳＷがハイレベル（Ｈ）であることを検出することによって、イヤホンジャック１２に挿入されたプラグが３極プラグ５１であると誤判定する。
Since the fourth node ND3 is connected to the
また、仮にイヤホンジャック１２に挿入されたプラグが４極プラグ５２であると正しく判定された場合に、検出信号ＤＥＴがロウレベル（Ｌ）に設定されていると、モーメンタリスイッチ１６１がオンに設定されたかどうかを信号Ｍｉｃ＿ＳＷの電圧レベルによって判定される。しかしながら、図１２の状態では、モーメンタリスイッチ１６１がオフの場合でも、端子Ｄ（ＭＩＣ）は、グランド端子（Ｇ）、抵抗ＲＹ、右音声端子（Ｒ）、端子Ｃ（ＧＮＤ）を介してグランド１５５と接続しているので、信号Ｍｉｃ＿ＳＷがハイレベル（Ｈ）となる。ＣＰＵ２は、信号Ｍｉｃ＿ＳＷがハイレベル（Ｈ）であることを検出することによって、モーメンタリスイッチ１６１がオンに設定されたと誤判定する。
If it is correctly determined that the plug inserted into the
図１１に示すような４極プラグ１２がイヤホンジャック１２に完全に挿入された状態では、端子Ｂ（ＲＣＨ）は、右音声端子（Ｒ）に接続するのに対して、図１２に示すような４極プラグ１２がイヤホンジャック１２に途中まで挿入された状態では、端子Ｂ（ＲＣＨ）は、左音声端子（Ｌ）に接続する。図１１および図１２に示す方式では、このような接続の相違を識別することができなかった。
In a state where the four-
本実施の形態では、ＣＰＵ２は、イヤホンジャック１２の端子Ａ′（ＤＥＴ）および端子Ａ（ＬＣＨ）が、３極プラグ５１または４極プラグ５２の左音声端子（Ｌ）と接続し、かつイヤホンジャック１２の端子Ｂ（ＲＣＨ）が、３極プラグ５１または４極プラグ５２の右音声端子（Ｒ）と接続しているか否かを検出することによって、イヤホンジャック１２に３極プラグ５１または４極プラグ５２が完全に挿入されたか否かを判定する。
In the present embodiment, the
図１３は、本実施の形態における３極プラグ５１がイヤホンジャック１２に完全に挿入された状態を表わす図である。
FIG. 13 is a diagram illustrating a state where the three-
図１３に示すように、本実施の形態の電圧設定部２５４は、第２のプルアップ抵抗Ｒ４（＝１ｋΩ）を備える。
As shown in FIG. 13, the
第２のプルアップ抵抗Ｒ４は、イヤホンジャック１２の端子Ｂ（ＲＣＨ）と第２の音声出力部１５３の間の配線上の第３のノードＮＤ４と、バイアス電圧ＲＢＩＡＳ（＝２．０Ｖ）との間に接続される。
The second pull-up resistor R4 is connected to the third node ND4 on the wiring between the terminal B (RCH) of the
３極プラグ５１がイヤホンジャック１２に完全に挿入された状態では、図１０に示す方式と同じように第１のノードＮＤ１、第４のノードＮＤ３の電圧が変化する。したがって、図１０に示す方式と同様にして、３極プラグ５１のイヤホンジャック１２への完全挿入、および挿入されたプラグが３極プラグ５１であることの識別が行われる。
In a state where the three-
図１４は、本実施の形態における４極プラグ５２がイヤホンジャック１２に完全に挿入された状態を表わす図である。
FIG. 14 is a diagram illustrating a state where the four-
４極プラグ５２がイヤホンジャック１２に完全に挿入された状態では、図１１に示す方式と同じように第１のノードＮＤ１、第４のノードＮＤ３の電圧が変化する。したがって、図１１に示す方式と同様にして、４極プラグ５２のイヤホンジャック１２への完全挿入、および挿入されたプラグが４極プラグ５２であることの識別が行われる。
In a state where the four-
図１５は、本実施の形態における４極プラグ５２がイヤホンジャック１２に途中まで挿入された状態を表わす図である。
FIG. 15 is a diagram illustrating a state in which the four-
４極プラグ５２がイヤホンジャック１２に途中まで挿入された状態では、第１のノードＮＤ１、第４のノードＮＤ３の電圧は、図１２に示す方式の状態と異なる。
In a state where the four-
この状態では、第１のノードＮＤ１は、図１２に示す方式と同様に、第１のプルアップ抵抗Ｒ１（＝１００ｋΩ）を介して電源電圧ＶＤＤに接続され、端子Ａ′（ＤＥＴ）、左音声端子（Ｌ）、端子Ａ（ＬＣＨ）、第１のプルダウン抵抗Ｒ２（＝１０ｋΩ）を介してグランド１５５に接続される。さらに、本実施の形態では、第１のノードＮＤ１は、端子Ａ′（ＤＥＴ）、左音声端子（Ｌ）、端子Ｂ（ＲＣＨ）、第２のプルアップ抵抗Ｒ４（＝１ｋΩ）を介してバイアス電圧ＲＢＩＡＳ（＝２．０Ｖ）と接続される。第２のプルアップ抵抗Ｒ４の抵抗値が小さいため、バイアス電圧ＲＢＩＡＳによって第１のノードＮＤ１はプルアップされ、第１のノードＮＤ１の電圧はハイレベル（Ｈ）となり、ＧＰＩＯ＿０に入力される検出信号ＤＥＴは、ハイベル（Ｈ）となる。
In this state, the first node ND1 is connected to the power supply voltage VDD via the first pull-up resistor R1 (= 100 kΩ) as in the method shown in FIG. 12, and the terminal A ′ (DET) The terminal (L), the terminal A (LCH), and the first pull-down resistor R2 (= 10 kΩ) are connected to the
検出信号ＤＥＴがハイレベル（Ｈ）のため、プラグがイヤホンジャック１２に完全に挿入された状態でないと正常判定する。その結果、プラグの種別、およびモーメンタリスイッチのオンの判定が行われないので、図１２に示す方式のようにイヤホンジャック１２に挿入されたプラグが３極プラグ５１であると誤判定したり、モーメンタリスイッチ１６１がオフの場合でもモーメンタリスイッチ１６１がオンに設定されたと誤判定するのを防止できる。
Since the detection signal DET is at a high level (H), it is determined normally that the plug is not completely inserted into the
図１６は、プラグ５１，５２の挿脱判定、プラグ５１，５２の種別識別およびモーメンタリスイッチ１６１の設定識別の手順を表すフローチャートである。
FIG. 16 is a flowchart showing the procedures for determining whether the
図１３〜図１６を参照して、ステップＳ１０２において、ＣＰＵ２は、検出信号ＤＥＴのレベルを判定する。
Referring to FIGS. 13 to 16, in step S102,
図１５に示すように、イヤホンジャック１２に４極プラグ５２が途中まで挿入されている場合には、第１のノードＮＤ１は、前述したようにハイレベル（Ｈ）となる。
As shown in FIG. 15, when the four-
一方、図１３および図１４に示すように、イヤホンジャック１２に３極プラグ５１または４極プラグ５２が完全に挿入されている場合には、第１のノードＮＤ１は、前述したようにロウレベル（Ｌ）となる。
On the other hand, as shown in FIGS. 13 and 14, when the three-
検出信号ＤＥＴがロウレベル（Ｌ）の場合には、処理がステップＳ１０３に進む。
ステップＳ１０３において、ＣＰＵ２は、イヤホンジャック１２に３極プラグ５１または４極プラグ５２が完全に挿入されたと判定する。
If the detection signal DET is at the low level (L), the process proceeds to step S103.
In step S <b> 103, the
ステップＳ１０４において、ＣＰＵ２は、信号Ｍｉｃ＿ＳＷのレベルを判定する。
図１３に示すように、３極プラグ５１がイヤホンジャック１２に接続されている場合には、前述したように、第４のノードＮＤ３は、ロウレベル（Ｌ）となり、ＧＰＩＯ＿１に入力される信号Ｍｉｃ＿ＳＷはハイレベル（Ｈ）となる。
In step S104, the
As shown in FIG. 13, when the three-
一方、図１４に示すように、４極プラグ５２がイヤホンジャック１２に接続されている場合には、前述したように、第４のノードＮＤ３は、ハイレベル（Ｈ）となり、ＧＰＩＯ＿１に入力される信号Ｍｉｃ＿ＳＷはロウレベル（Ｌ）となる。
On the other hand, as shown in FIG. 14, when the four-
ステップＳ１０４において、信号Ｍｉｃ＿ＳＷがロウレベル（Ｌ）の場合には、処理がステップＳ１０５に進み、信号Ｍｉｃ＿ＳＷがハイレベル（Ｈ）の場合には、処理がステップＳ１０６に進む。 In step S104, when the signal Mic_SW is at a low level (L), the process proceeds to step S105, and when the signal Mic_SW is at a high level (H), the process proceeds to step S106.
ステップＳ１０６において、ＣＰＵ２は、３極プラグ５１がイヤホンジャック１２に導入されたと判定する。その後、処理がステップＳ１０７に進む。
In step S <b> 106, the
ステップＳ１０７において、３極プラグ５１がイヤホンジャック１２に完全に挿入された状態のときには、検出信号ＤＥＴは、ロウレベル（Ｌ）を維持し、ステップＳ１０７の検出が繰り返される。ステップＳ１０７において、３極プラグ５１がイヤホンジャック１２から離脱された状態または離脱途中の状態のときには、検出信号ＤＥＴは、ハイレベル（Ｈ）に変化し、処理が終了する。
In step S107, when the three-
ステップＳ１０５において、ＣＰＵ２は、４極プラグ５２がイヤホンジャック１２に挿入された判定する。その後、処理がステップＳ１０８に進む。
In step S <b> 105, the
ステップＳ１０８において、４極プラグ５２がイヤホンジャック１２に完全に挿入された状態のときには、検出信号ＤＥＴは、ロウレベル（Ｌ）を維持し、処理がステップＳ１０９に進む。ステップＳ１０８において、４極プラグ５２がイヤホンジャック１２から離脱された状態または離脱途中の状態のときには、検出信号ＤＥＴは、ハイレベル（Ｈ）に変化し、処理が終了する。図１５に示すような状態のときでも、本実施の形態では、前述したように検出信号ＤＥＴは、ハイレベル（Ｈ）に変化する。
In step S108, when the four-
４極プラグ５２がイヤホンジャック１２に完全に挿入された状態において、ユーザがユーザの操作によってモーメンタリスイッチ１６１がオンに設定されると、マイク２８の出力端子７４と、マイク２９のグランド端子７３とが接続する。その結果、端子Ｄ（ＭＩＣ）と接続されるマイク端子（Ｍ）はグランド１５５と接続するので、信号Ｍｉｃ＿ＳＷがハイレベル（Ｈ）となる。
In a state where the four-
ステップＳ１０９において、信号Ｍｉｃ＿ＳＷがハイレベル（Ｈ）の場合には、処理がステップＳ１１０に進み、信号Ｍｉｃ＿ＳＷがロウレベル（Ｌ）の場合には、処理がステップＳ１０８に戻る。 In step S109, when the signal Mic_SW is at a high level (H), the process proceeds to step S110. When the signal Mic_SW is at a low level (L), the process returns to step S108.
ステップＳ１１０において、ＣＰＵ２は、４極プラグイヤホンのモーメンタリスイッチ１６１がオンにされたと判定する。
In step S110, the
ステップＳ１１１において、ＣＰＵ２は、モーメンタリスイッチ１６１がオンに応じた処理を実行する。
In step S111, the
４極プラグ５２が、図１５に示すように、イヤホンジャック１２に４極プラグ５２が途中まで挿入された状態となったときにも、第４のノードＮＤ３は、グランド１５５と接続するため、信号Ｍｉｃ＿ＳＷは、ハイレベル（Ｈ）となる。しかしながら、図１５に示すように、イヤホンジャック１２に４極プラグ５２が途中まで挿入された状態となったときには、検出信号ＤＥＴがハイレベル（Ｈ）となり（ステップＳ１０８：ＮＯ）、処理がステップＳ１０９に進むことがない。したがって、図１５に示すように、イヤホンジャック１２に４極プラグ５２が途中まで挿入された状態となったときに、４極プラグイヤホンのモーメンタリスイッチ１６１がオンにされたと誤判定することが防止できる。
As shown in FIG. 15, when the four-
以上のように、本実施の形態によれば、端子Ｂと第２の音声出力部１５３の間の配線上のノードに抵抗値の小さなプルアップ抵抗を設けることによって、４極プラグがイヤホンジャックに途中まで挿入された状態を完全に挿入された状態であると誤判別するのを防止できる。これによって、さらに挿入されたプラグが３極プラグであると誤識別するのを防止できるとともに、４極プラグイヤホンのスイッチが押されたと誤判定するのを防止できる。
As described above, according to the present embodiment, by providing a pull-up resistor having a small resistance value at the node on the wiring between the terminal B and the second
なお、電圧設定部が、プルアップ用のバイアス電圧ＭＩＣＢＩＡＳを受ける抵抗を含むものとしてもよい。すなわち、図１０〜図１５において、第３のプルアップ抵抗Ｒ３が、イヤホンジャック１２の端子Ｄ（ＭＩＣ）とマイク音声処理部１５１との間の配線上の第４のノードＮＤ３と、プルアップ用のバイアス電圧ＭＩＣＢＩＡＳ（＝２Ｖ）との間に接続されるものとしてもよい。
Note that the voltage setting unit may include a resistor that receives the pull-up bias voltage MICBIAS. That is, in FIG. 10 to FIG. 15, the third pull-up resistor R3 is connected to the fourth node ND3 on the wiring between the terminal D (MIC) of the
１ 携帯端末、２ ＣＰＵ、３ 音声処理部、１１ ＧＰＩＯインタフェース、１３ａ，１３ｂ，２３ａ，２３ｂ シリコンキャップ、１６ａ，１６ｂ，２６ａ，２６ｂ ハウジング、１７ａ，１７ｂ，２７ａ，２７ｂ，６３ スピーカ、２８，６２ マイク、５１ ３極プラグ、５２ ４極プラグ、６１ アンテナ、６４ キー入力部、６５ ディスプレイ、６６ メモリ、９１ ３極プラグイヤホン、９２ ４極プラグイヤホン、９４ イヤホンジャック、７１ａ，７１ｂ，９５ａ，９５ｂ 入力端子、７２ａ，７２ｂ，９６ａ，９６ｂ グランド端子、７４，出力端子、１５１ マイク音声処理部、１５２，１５３ 音声出力部、１５４，２５４ 電圧設定部、１５５ グランド、Ｌ 左音声端子、Ｒ 右音声端子、Ｇ グランド端子、Ｍ マイク端子、Ａ，Ａ′，Ｂ，Ｃ，Ｄ イヤホンジャックの端子、ＩＶ インバータ、Ｒ１，Ｒ２，Ｒ４，ＲＸ，ＲＹ 抵抗。
1 mobile terminal, 2 CPU, 3 sound processing unit, 11 GPIO interface, 13a, 13b, 23a, 23b silicon cap, 16a, 16b, 26a, 26b housing, 17a, 17b, 27a, 27b, 63 speaker, 28, 62 microphone , 51 3 pole plug, 52 4 pole plug, 61 antenna, 64 key input section, 65 display, 66 memory, 91 3 pole plug earphone, 92 4 pole plug earphone, 94 earphone jack, 71a, 71b, 95a,
Claims (9)
前記３極プラグイヤホンは、先端から順番に第１端子、第２端子、および第３端子を含む３極プラグを備え、
前記４極プラグイヤホンは、先端から順番に第１端子、第２端子、第３端子、および第４端子を有する４極プラグを備え、
前記イヤホンジャックは、第１端子、第２端子、第３端子、第４端子、および第５端子を含み、
前記イヤホンジャックのプラグ挿入孔の内面上の奥側から順番に、前記第１端子および前記第２端子、前記第３端子、前記第４端子、前記第５端子が配置され、前記第１端子および前記第２端子は、前記内面上の異なる方位角に配置され、
前記イヤホンジャックの前記第１端子および前記第２端子が、前記３極プラグまたは前記４極プラグの前記第１端子と接続し、かつ前記イヤホンジャックの前記第３端子が、前記３極プラグまたは前記４極プラグの前記第２端子と接続しているか否かを検出することによって、前記イヤホンジャックに前記３極プラグまたは前記４極プラグが完全に挿入されたか否かを判定する制御部を備えた電子機器。 Equipped with an earphone jack that can be connected to a three-pole plug earphone and a four-pole plug earphone,
The three-pole plug earphone includes a three-pole plug including a first terminal, a second terminal, and a third terminal in order from the tip,
The four-pole plug earphone includes a four-pole plug having a first terminal, a second terminal, a third terminal, and a fourth terminal in order from the tip,
The earphone jack includes a first terminal, a second terminal, a third terminal, a fourth terminal, and a fifth terminal,
The first terminal, the second terminal, the third terminal, the fourth terminal, and the fifth terminal are disposed in order from the inner side of the inner surface of the plug insertion hole of the earphone jack, and the first terminal and The second terminals are arranged at different azimuth angles on the inner surface;
The first terminal and the second terminal of the earphone jack are connected to the first terminal of the three-pole plug or the four-pole plug, and the third terminal of the earphone jack is the three-pole plug or the A controller for determining whether or not the three-pole plug or the four-pole plug is completely inserted into the earphone jack by detecting whether or not the second-pole plug is connected to the second terminal; Electronics.
入力端子、およびグランド端子を有する第１の電磁スピーカと、
入力端子、およびグランド端子を有する第２の電磁スピーカとをさらに備え、
前記３極プラグの前記第１端子は、前記第１の電磁スピーカの前記入力端子と接続し、
前記３極プラグの前記第２端子は、前記第２の電磁スピーカの前記入力端子と接続し、
前記３極プラグの前記第３端子は、前記第１の電磁スピーカの前記グランド端子および前記第２の電磁スピーカの前記グランド端子と接続し、
前記４極プラグイヤホンは、
入力端子、およびグランド端子を有する第１の電磁スピーカと、
入力端子、およびグランド端子を有する第２の電磁スピーカと、
出力端子およびグランド端子を有するマイクとをさらに備え、
前記４極プラグの前記第１端子は、前記第１の電磁スピーカの前記入力端子と接続し、
前記４極プラグの前記第２端子は、前記第２の電磁スピーカの前記入力端子と接続し、
前記４極プラグの前記第３端子は、前記第１の電磁スピーカの前記グランド端子、前記第２の電磁スピーカの前記グランド端子、および前記マイクのグランド端子と接続し、
前記４極プラグの前記第４端子は、前記マイクの出力端子と接続する、請求項１記載の電子機器。 The three-pole plug earphone
A first electromagnetic speaker having an input terminal and a ground terminal;
A second electromagnetic speaker having an input terminal and a ground terminal;
The first terminal of the three-pole plug is connected to the input terminal of the first electromagnetic speaker;
The second terminal of the three-pole plug is connected to the input terminal of the second electromagnetic speaker;
The third terminal of the three-pole plug is connected to the ground terminal of the first electromagnetic speaker and the ground terminal of the second electromagnetic speaker;
The 4-pole plug earphone
A first electromagnetic speaker having an input terminal and a ground terminal;
A second electromagnetic speaker having an input terminal and a ground terminal;
A microphone having an output terminal and a ground terminal;
The first terminal of the four-pole plug is connected to the input terminal of the first electromagnetic speaker;
The second terminal of the four-pole plug is connected to the input terminal of the second electromagnetic speaker;
The third terminal of the four-pole plug is connected to the ground terminal of the first electromagnetic speaker, the ground terminal of the second electromagnetic speaker, and the ground terminal of the microphone;
The electronic device according to claim 1, wherein the fourth terminal of the four-pole plug is connected to an output terminal of the microphone.
前記イヤホンジャックの前記第３端子は、前記３極プラグの前記第２端子と接続し、
前記イヤホンジャックの前記第４端子は、前記３極プラグの前記第３端子と接続し、
前記イヤホンジャックの前記第５端子は、前記３極プラグの前記第３端子と接続し、
前記４極プラグイヤホンが前記イヤホンジャックに完全に挿入されたときに、さらに、
前記イヤホンジャックの前記第３端子は、前記４極プラグの前記第２端子と接続し、
前記イヤホンジャックの前記第４端子は、前記４極プラグの前記第３端子と接続し、
前記イヤホンジャックの前記第５端子は、前記４極プラグの前記第４端子と接続する、請求項２記載の電子機器。 When the three-pole plug earphone is completely inserted into the earphone jack,
The third terminal of the earphone jack is connected to the second terminal of the three-pole plug;
The fourth terminal of the earphone jack is connected to the third terminal of the three-pole plug;
The fifth terminal of the earphone jack is connected to the third terminal of the three-pole plug;
When the four-pole plug earphone is fully inserted into the earphone jack,
The third terminal of the earphone jack is connected to the second terminal of the four-pole plug;
The fourth terminal of the earphone jack is connected to the third terminal of the four-pole plug;
The electronic device according to claim 2, wherein the fifth terminal of the earphone jack is connected to the fourth terminal of the four-pole plug.
前記電子機器は、さらに、
前記イヤホンジャックの前記第２端子と接続する第１の音声出力部と、
前記イヤホンジャックの前記第３端子と接続する第２の音声出力部と、
前記イヤホンジャックの前記第４端子と接続するグランド電源と、
前記イヤホンジャックの前記第５端子と接続するマイク音声処理部と、
前記イヤホンジャックの前記第１端子と前記制御部との間の配線上の第１のノードに接続される第１のプルアップ抵抗と、
前記イヤホンジャックの前記第２端子と前記第１の音声出力部との間の配線上の第２のノードに接続される第１のプルダウン抵抗と、
前記イヤホンジャックの前記第３端子と前記第２の音声出力部との間の配線上の第３のノードに接続される第２のプルアップ抵抗とを備え、
前記第２のプルアップ抵抗の抵抗値は、前記第１のプルアップ抵抗の抵抗値よりも小さく、かつ前記第１のプルダウン抵抗の抵抗値よりも小さく、
前記制御部は、前記第１のノードの電圧がロウレベルのときに、前記３極プラグまたは前記４極プラグが前記イヤホンジャックに挿入されたと判定する、請求項３記載の電子機器。 The control unit is connected to the first terminal of the earphone jack,
The electronic device further includes:
A first audio output unit connected to the second terminal of the earphone jack;
A second audio output unit connected to the third terminal of the earphone jack;
A ground power source connected to the fourth terminal of the earphone jack;
A microphone sound processing unit connected to the fifth terminal of the earphone jack;
A first pull-up resistor connected to a first node on the wiring between the first terminal of the earphone jack and the control unit;
A first pull-down resistor connected to a second node on the wiring between the second terminal of the earphone jack and the first audio output unit;
A second pull-up resistor connected to a third node on the wiring between the third terminal of the earphone jack and the second audio output unit;
A resistance value of the second pull-up resistor is smaller than a resistance value of the first pull-up resistor and smaller than a resistance value of the first pull-down resistor;
The electronic device according to claim 3, wherein the control unit determines that the three-pole plug or the four-pole plug is inserted into the earphone jack when a voltage of the first node is at a low level.
前記制御部は、前記３極プラグまたは前記４極プラグが前記イヤホンジャックに挿入されたと判定した後、前記第インバータの出力電圧がハイレベルの場合に、前記イヤホンジャックに挿入されたプラグが前記３極プラグであると識別し、前記第インバータの出力電圧がロウレベルの場合に、前記イヤホンジャックに挿入されたプラグが前記４極プラグであると識別する、請求項５記載の電子機器。 An inverter for receiving the voltage of the fourth node;
After determining that the three-pole plug or the four-pole plug is inserted into the earphone jack, the control unit determines that the plug inserted into the earphone jack is the third plug when the output voltage of the first inverter is at a high level. The electronic device according to claim 5, wherein the electronic device is identified as a pole plug, and when the output voltage of the first inverter is at a low level, the plug inserted into the earphone jack is identified as the four-pole plug.
前記スイッチが操作された場合に、前記４極プラグイヤホンの前記マイクの前記出力端子と前記グランド端子とが接続し、
前記制御部は、前記イヤホンジャックに挿入されたプラグが前記４極プラグであると識別された後、前記４極プラグが前記イヤホンジャックに挿入されている間に、前記第４のノードの電圧がロウレベルの場合に、前記４極プラグイヤホンのスイッチが操作されたと判定する、請求項５記載の電子機器。 The four-pole plug earphone includes a switch operable by a user,
When the switch is operated, the output terminal of the microphone of the four-pole plug earphone and the ground terminal are connected,
After the plug inserted into the earphone jack is identified as the four-pole plug, the control unit detects the voltage of the fourth node while the four-pole plug is inserted into the earphone jack. The electronic device according to claim 5, wherein it is determined that the switch of the four-pole plug earphone is operated when the level is low.
前記制御部は、前記イヤホンジャックに挿入されたプラグが前記４極プラグであると識別された後、前記４極プラグが前記イヤホンジャックに挿入されている間に、前記インバータの出力電圧がハイレベルの場合に、前記４極プラグイヤホンのスイッチが操作されたと判定する、請求項７記載の電子機器。 An inverter for receiving the voltage of the fourth node;
The control unit detects that the plug inserted into the earphone jack is the four-pole plug and then outputs the output voltage of the inverter to a high level while the four-pole plug is inserted into the earphone jack. In this case, it is determined that the switch of the four-pole plug earphone has been operated.
前記第３端子および前記第４端子は、前記内面上の前記第１の方位角を１８０度回転させた第２の方位角に配置され、
前記第１端子は、前記内面上の前記第１の方位角９０度回転させた第３の方位角に配置される、請求項１記載の電子機器。 The second terminal and the fifth terminal are arranged at a first azimuth angle on the inner surface of the plug insertion hole of the earphone jack,
The third terminal and the fourth terminal are arranged at a second azimuth angle obtained by rotating the first azimuth angle on the inner surface by 180 degrees,
The electronic device according to claim 1, wherein the first terminal is disposed at a third azimuth angle that is rotated 90 degrees on the first azimuth angle on the inner surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014263247A JP2016123041A (en) | 2014-12-25 | 2014-12-25 | Electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014263247A JP2016123041A (en) | 2014-12-25 | 2014-12-25 | Electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016123041A true JP2016123041A (en) | 2016-07-07 |
Family
ID=56327668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014263247A Pending JP2016123041A (en) | 2014-12-25 | 2014-12-25 | Electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016123041A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109218871A (en) * | 2017-06-29 | 2019-01-15 | 北京小米移动软件有限公司 | Earphone interface circuit, audio mould group and electronic equipment |
| JPWO2018079577A1 (en) * | 2016-10-28 | 2019-09-19 | パナソニックＩｐマネジメント株式会社 | Voice input / output device and bone conduction headset system |
| JP2021087126A (en) * | 2019-11-28 | 2021-06-03 | ローランド株式会社 | Signal processing device and signal processing method |
-
2014
- 2014-12-25 JP JP2014263247A patent/JP2016123041A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2018079577A1 (en) * | 2016-10-28 | 2019-09-19 | パナソニックＩｐマネジメント株式会社 | Voice input / output device and bone conduction headset system |
| CN109218871A (en) * | 2017-06-29 | 2019-01-15 | 北京小米移动软件有限公司 | Earphone interface circuit, audio mould group and electronic equipment |
| CN109218871B (en) * | 2017-06-29 | 2020-10-16 | 北京小米移动软件有限公司 | Earphone interface circuit, audio module and electronic equipment |
| JP2021087126A (en) * | 2019-11-28 | 2021-06-03 | ローランド株式会社 | Signal processing device and signal processing method |
| US11146888B2 (en) | 2019-11-28 | 2021-10-12 | Roland Corporation | Signal processing apparatus and signal processing method |
| JP7336370B2 (en) | 2019-11-28 | 2023-08-31 | ローランド株式会社 | Signal processing device and signal processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9179233B2 (en) | Apparatus and method for interfacing earphone | |
| US9338570B2 (en) | Method and apparatus for an integrated headset switch with reduced crosstalk noise | |
| US8412268B2 (en) | Detection, identification and operation of pheripherals connected via an audio/video-plug to an electronic device | |
| JP5798943B2 (en) | Mobile terminal, earphone identification program, and earphone identification method | |
| KR101646964B1 (en) | Circuit apparatus and method for recognition earphone in electronic device | |
| WO2014032482A1 (en) | System and method for detecting the ground and microphone input contacts in an audio plug | |
| US9774152B2 (en) | Forward and backward compatible 5 pole audio plug and jack system | |
| TW201629748A (en) | System and method for detecting status of headphone port | |
| JP6316728B2 (en) | Electronic device, earphone, and electronic device system | |
| TW201439895A (en) | Electronic device and method for sensing headset | |
| JP6220731B2 (en) | Electronic device, 5-pole plug earphone, and electronic device system | |
| JP2016123041A (en) | Electronic apparatus | |
| WO2019009959A1 (en) | Notifying of a mismatch between an audio jack and an audio socket | |
| KR20150045638A (en) | Earjack and electronic device having the same | |
| CN105554631A (en) | Audio switching method and device, and electronic device | |
| EP2806655B1 (en) | Audio interface adapter device and audio signal receiving apparatus | |
| JP2013251728A (en) | Connector device and electronic device | |
| US20150349464A1 (en) | Reuse of plug detection contacts to reduce crosstalk | |
| US20090111336A1 (en) | Split connector and method | |
| JP2002101491A (en) | Audio signal processing unit, and portable telephone set | |
| CN105979423B (en) | Mute circuit and method of microphone on earphone | |
| TWI702854B (en) | Audio playing apparatus and audio transmission circuit | |
| JP6527795B2 (en) | Electronics | |
| US20130329917A1 (en) | Portable electronic device having universal earphone jack | |
| KR20070053913A (en) | Apparatus and method external the device cognition |