JP2016119607A - Imaging device - Google Patents

Imaging device Download PDF

Info

Publication number
JP2016119607A
JP2016119607A JP2014259015A JP2014259015A JP2016119607A JP 2016119607 A JP2016119607 A JP 2016119607A JP 2014259015 A JP2014259015 A JP 2014259015A JP 2014259015 A JP2014259015 A JP 2014259015A JP 2016119607 A JP2016119607 A JP 2016119607A
Authority
JP
Japan
Prior art keywords
unit
processing unit
pixel
processing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014259015A
Other languages
Japanese (ja)
Other versions
JP6507627B2 (en
Inventor
哲夫 服部
Tetsuo Hattori
哲夫 服部
荒井　総一郎
Soichiro Arai
総一郎 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014259015A priority Critical patent/JP6507627B2/en
Priority to DE102015225339.2A priority patent/DE102015225339B4/en
Publication of JP2016119607A publication Critical patent/JP2016119607A/en
Application granted granted Critical
Publication of JP6507627B2 publication Critical patent/JP6507627B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/41—Extracting pixel data from a plurality of image sensors simultaneously picking up an image, e.g. for increasing the field of view by combining the outputs of a plurality of sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers

Abstract

PROBLEM TO BE SOLVED: To provide an imaging device for inhibiting a time required to read an electric signal from being taken long while inhibiting a time required for image processing from being taken long.SOLUTION: An imaging device 20 includes an imaging element 22, a drive part 34 and an image processing part 36. The imaging element 22 has a plurality of pixels 26 for converting incident light into an electric signal. The drive part 34 drives the imaging element 22 to read an electric signal of the pixels 26. The image processing part 36 performs image processing on the basis of the electric signal read by the drive part 34. The imaging element 22 has a plurality of pixel areas 28 formed including the plurality of pixels 26. The image processing part 36 has a plurality of division processing parts 50 formed in accordance with the pixel areas 28. Respective division processing parts 50 mutually perform image processing in parallel. The drive part 34 drives the respective pixel areas 28 in parallel.SELECTED DRAWING: Figure 1

Description

本発明は、入射光を電気信号に変換する複数の画素を有する撮像素子と、撮像素子を駆動する駆動部と、電気信号に基づき画像処理を行う画像処理部と、を備える撮像装置に関する。   The present invention relates to an imaging apparatus including an imaging device having a plurality of pixels that convert incident light into an electrical signal, a drive unit that drives the imaging device, and an image processing unit that performs image processing based on the electrical signal.

従来、特許文献１に記載のように、被写体を撮影するＣＣＤと、ＣＣＤを駆動するアナログフロントエンドと、デジタル演算処理部と、を備えるデジタルカメラが知られている。ＣＣＤは、受光量に応じて電荷を蓄積するとともに蓄積した電荷をアナログ画像信号として出力する多数個の光電変換セルを有している。デジタル演算処理部は、ＣＣＤの撮影によって得られた画像データに対して並列処理する複数のプロセッサを有している。画像データは複数に分割され、各プロセッサは画像データのうち担当領域に対して画像処理を施す。複数のプロセッサが並列処理することにより、画像処理に掛かる時間が長くなることを抑制することができる。   Conventionally, as described in Patent Document 1, a digital camera including a CCD that captures an object, an analog front end that drives the CCD, and a digital arithmetic processing unit is known. The CCD has a large number of photoelectric conversion cells that accumulate charges according to the amount of received light and output the accumulated charges as analog image signals. The digital arithmetic processing unit includes a plurality of processors that perform parallel processing on image data obtained by CCD imaging. The image data is divided into a plurality of parts, and each processor performs image processing on the assigned area of the image data. By performing parallel processing by a plurality of processors, it is possible to suppress an increase in time required for image processing.

特開２００４−２８９６３１号公報JP 2004-289631 A

しかしながら上記構成では、アナログフロントエンドが、画像データの分割に関わらず、電荷の読み出しを全ての光電変換セルについて順番に行う。これによれば、電荷の読み出しに掛かる時間が長くなる虞がある。   However, in the above configuration, the analog front end sequentially reads out the charges for all the photoelectric conversion cells regardless of the division of the image data. According to this, there is a possibility that the time required to read out the charges becomes long.

そこで、本発明は、上記問題点に鑑み、画像処理に掛かる時間が長くなることを抑制しつつ、電気信号の読み出しに掛かる時間が長くなることを抑制する撮像装置を提供することを目的とする。   SUMMARY OF THE INVENTION In view of the above problems, an object of the present invention is to provide an imaging apparatus that suppresses an increase in the time required to read an electric signal while suppressing an increase in the time required for image processing. .

ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として下記の実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。   The invention disclosed herein employs the following technical means to achieve the above object. Note that the reference numerals in the claims and the parentheses described in this section indicate the correspondence with the specific means described in the following embodiment as one aspect, and limit the technical scope of the invention. Not what you want.

開示された発明のひとつは、入射光を電気信号に変換する画素（２６）を複数有する撮像素子（２２）と、撮像素子を駆動して、画素の電気信号を読み出す駆動部（３４）と、駆動部が読み出した電気信号に基づき画像処理を行う画像処理部（３６）と、を備え、撮像素子は、複数の画素を含んで形成された画素領域（２８）を複数有し、画像処理部は、画素領域に対応して形成された分割処理部（５０）を複数有し、各分割処理部が、互いに並列に画像処理を行う撮像装置であって、駆動部は、各画素領域を並列に駆動することを特徴とする。   One of the disclosed inventions is an image sensor (22) having a plurality of pixels (26) for converting incident light into an electric signal, a drive unit (34) for driving the image sensor and reading out an electric signal of the pixel, An image processing unit (36) that performs image processing based on the electrical signal read by the drive unit, and the imaging element includes a plurality of pixel regions (28) formed to include a plurality of pixels, and the image processing unit Is an imaging device having a plurality of division processing units (50) formed corresponding to pixel regions, and each division processing unit performs image processing in parallel with each other, and the drive unit arranges the pixel regions in parallel. It is characterized by driving.

上記構成では、各分割処理部が互いに並列に画像処理を行う。そのため、画像処理に掛かる時間が長くなることを抑制することができる。また、上記構成では、駆動部が各画素領域を並列に駆動する。これによれば、駆動部が電気信号の読み出しを全ての画素について順次行う従来構成に較べて、電気信号の読み出しに掛かる時間が長くなることを抑制することができる。   In the above configuration, the division processing units perform image processing in parallel with each other. Therefore, it is possible to suppress an increase in the time required for image processing. In the above configuration, the driving unit drives the pixel regions in parallel. According to this, it is possible to suppress an increase in the time required for reading out the electric signal as compared with the conventional configuration in which the driving unit sequentially reads out the electric signal for all the pixels.

第１実施形態に係る接近物検知装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the approaching object detection apparatus which concerns on 1st Embodiment. 撮像素子及び処理デバイスの詳細構造を示す斜視図である。It is a perspective view which shows the detailed structure of an image pick-up element and a processing device. 電気信号の読み出しについて説明するための回路図である。It is a circuit diagram for demonstrating reading of an electric signal. 撮像素子及び処理デバイスの詳細構造を示す斜視図である。It is a perspective view which shows the detailed structure of an image pick-up element and a processing device. 第２実施形態に係る撮像装置における撮像素子及び処理デバイスの詳細構造を示す斜視図である。It is a perspective view which shows the detailed structure of the image pick-up element and processing device in the imaging device which concerns on 2nd Embodiment. 接近物検知装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of an approaching object detection apparatus. 第３実施形態に係る接近物検知装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the approaching object detection apparatus which concerns on 3rd Embodiment. 第４実施形態に係る撮像装置における画素領域の詳細構造を示す平面図であって、分割処理部の画像処理を説明するための図である。It is a top view which shows the detailed structure of the pixel area | region in the imaging device which concerns on 4th Embodiment, Comprising: It is a figure for demonstrating the image processing of a division | segmentation process part.

以下、本発明の実施形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。撮像素子の一面に直交する方向をＺ方向、Ｚ方向に直交する特定の方向をＸ方向、Ｚ方向及びＸ方向に直交する方向をＹ方向と示す。また、Ｘ方向及びＹ方向により規定される平面をＸＹ平面と示す。ＸＹ平面に沿う形状を平面形状と示す。   Embodiments of the present invention will be described below with reference to the drawings. In the following embodiments, common or related elements are given the same reference numerals. A direction orthogonal to one surface of the image sensor is indicated as a Z direction, a specific direction orthogonal to the Z direction is indicated as an X direction, and a direction orthogonal to the Z direction and the X direction is indicated as a Y direction. A plane defined by the X direction and the Y direction is referred to as an XY plane. A shape along the XY plane is referred to as a planar shape.

（第１実施形態）
先ず、図１〜図３に基づき、本実施形態に係る撮像装置２０が適用された接近物検知装置１００の概略構成について説明する。なお、図２では、画素領域２８と分割処理部５０との対応関係を明確にするために、撮像素子２２を処理デバイス２４とＺ方向に離して示している。また、図２では、画素領域２８の範囲を明確にするために各画素領域２８の境界を破線で示し、分割処理部５０の範囲を明確にするために各分割処理部５０の境界を破線で示している。 (First embodiment)
First, a schematic configuration of the approaching object detection device 100 to which the imaging device 20 according to the present embodiment is applied will be described with reference to FIGS. In FIG. 2, in order to clarify the correspondence relationship between the pixel region 28 and the division processing unit 50, the image sensor 22 is illustrated away from the processing device 24 in the Z direction. In FIG. 2, the boundary of each pixel region 28 is indicated by a broken line in order to clarify the range of the pixel region 28, and the boundary of each division processing unit 50 is indicated by a broken line in order to clarify the range of the division processing unit 50. Show.

接近物検知装置１００は、車両用の装置であって、自車両に接近する他車両、歩行者等の接近物を検知して運転者に報知する装置である。接近物検知装置１００は、撮像装置制御部１０と、撮像装置２０と、接近物検出部８０と、表示部９０と、を備えている。撮像装置制御部１０、撮像装置２０、接近物検出部８０、表示部９０は、共通の信号線１２を介して接続されている。撮像装置制御部１０は、撮像装置２０を駆動する部分である。撮像装置制御部１０は、信号線１２を介して撮像装置２０に対して駆動信号を出力する。   The approaching object detection apparatus 100 is an apparatus for a vehicle, and is an apparatus that detects an approaching object such as another vehicle approaching the host vehicle, a pedestrian, and the like and notifies the driver. The approaching object detection device 100 includes an imaging device control unit 10, an imaging device 20, an approaching object detection unit 80, and a display unit 90. The imaging device control unit 10, the imaging device 20, the approaching object detection unit 80, and the display unit 90 are connected via a common signal line 12. The imaging device control unit 10 is a portion that drives the imaging device 20. The imaging device control unit 10 outputs a drive signal to the imaging device 20 via the signal line 12.

撮像装置２０は、自車両の周辺領域から入射される入射光に基づき、周辺領域の画像を生成する装置である。撮像装置２０は、撮像装置制御部１０からの駆動信号に基づき、撮影開始を開始する。さらに、撮像装置２０の撮影時間は、撮像装置制御部１０からの駆動信号に基づき決定される。図２に示すように、撮像装置２０は、撮像素子２２と処理デバイス２４とを備えている。   The imaging device 20 is a device that generates an image of the peripheral area based on incident light incident from the peripheral area of the host vehicle. The imaging device 20 starts shooting based on the drive signal from the imaging device control unit 10. Furthermore, the shooting time of the imaging device 20 is determined based on a drive signal from the imaging device control unit 10. As shown in FIG. 2, the imaging apparatus 20 includes an imaging element 22 and a processing device 24.

撮像素子２２は、入射光を電気信号に変換する画素２６を複数有している。撮像素子２２は、処理デバイス２４と対向する一面２２ａと、一面２２ａと反対の裏面２２ｂと、を有している。画素２６は、裏面２２ｂにおいて、マトリクス状に形成されている。   The imaging element 22 has a plurality of pixels 26 that convert incident light into electrical signals. The imaging element 22 has one surface 22a facing the processing device 24 and a back surface 22b opposite to the one surface 22a. The pixels 26 are formed in a matrix on the back surface 22b.

撮像素子２２は、複数の画素２６を含んで形成された画素領域２８を複数有している。本実施形態において、撮像素子２２が６つの画素領域２８を有している。各画素領域２８は、互いに同じ個数の画素２６を含んで形成されている。詳しくは、撮像素子２２が、画素領域２８として、第１画素領域２８ａ、第２画素領域２８ｂ、第３画素領域２８ｃ、第４画素領域２８ｄ、第５画素領域２８ｅ、第６画素領域２８ｆを有している。   The imaging element 22 has a plurality of pixel regions 28 formed including a plurality of pixels 26. In the present embodiment, the image sensor 22 has six pixel regions 28. Each pixel region 28 includes the same number of pixels 26 as each other. Specifically, the imaging device 22 has a first pixel region 28a, a second pixel region 28b, a third pixel region 28c, a fourth pixel region 28d, a fifth pixel region 28e, and a sixth pixel region 28f as the pixel region 28. doing.

各画素領域２８では、互いに同じ個数の画素２６が、互いに同じ配列で形成されている。すなわち、各画素領域２８は、ＸＹ平面において互いに同じ形状とされている。各画素領域２８の平面形状は、矩形状とされている。裏面２２ｂにおいて、Ｘ方向に３つ、Ｙ方向に２つの画素領域２８が並んでいる。本実施形態では、撮像素子２２としてＣＭＯＳイメージセンサを採用している。撮像素子２２は、処理デバイス２４により駆動される。   In each pixel region 28, the same number of pixels 26 are formed in the same arrangement. That is, the pixel regions 28 have the same shape on the XY plane. The planar shape of each pixel region 28 is rectangular. On the back surface 22b, three pixel regions 28 are arranged in the X direction and two in the Y direction. In the present embodiment, a CMOS image sensor is employed as the image sensor 22. The image sensor 22 is driven by the processing device 24.

図３に示すように、複数の画素２６は、入射光を電気信号に変換するフォトダイオード２６ａと、画素２６が選択されるためのＭＯＳトランジスタ２６ｂと、を有している。フォトダイオード２６ａのアノードは接地され、カソードはＭＯＳトランジスタ２６ｂのソースに接続されている。ＭＯＳトランジスタ２６ｂのゲートは信号線３０ａに接続され、ドレインは信号線３０ｂに接続されている。   As shown in FIG. 3, each of the plurality of pixels 26 includes a photodiode 26a that converts incident light into an electric signal, and a MOS transistor 26b for selecting the pixel 26. The anode of the photodiode 26a is grounded, and the cathode is connected to the source of the MOS transistor 26b. The gate of the MOS transistor 26b is connected to the signal line 30a, and the drain is connected to the signal line 30b.

複数の画素２６が、Ｘ方向において信号線３０ａを介して接続され、Ｙ方向において信号線３０ｂを介して接続されている。以下、各画素領域２８において、Ｘ方向に並ぶ複数の画素２６を画素行と示し、Ｙ方向に並ぶ複数の画素２６を画素列と示す。信号線３０ｂには、画素列を選択するためのＭＯＳトランジスタ３２が配置されている。ＭＯＳトランジスタ３２のソースは信号線３０ｂに接続され、ドレインは画素２６の電気信号を処理デバイス２４に出力するための信号線３０ｃに接続されている。   A plurality of pixels 26 are connected via a signal line 30a in the X direction and connected via a signal line 30b in the Y direction. Hereinafter, in each pixel region 28, a plurality of pixels 26 arranged in the X direction are referred to as pixel rows, and a plurality of pixels 26 arranged in the Y direction are referred to as pixel columns. A MOS transistor 32 for selecting a pixel column is disposed on the signal line 30b. The source of the MOS transistor 32 is connected to the signal line 30 b, and the drain is connected to the signal line 30 c for outputting the electric signal of the pixel 26 to the processing device 24.

処理デバイス２４は、駆動部３４と、画像処理部３６と、バスアービタ３８と、共通記憶部４０と、を有している。処理デバイス２４は、撮像素子２２と接続されている。処理デバイス２４としては、例えば複数の電子回路が形成された半導体チップを採用することができる。撮像素子２２及び処理デバイス２４の接続構造については、下記で詳細に説明する。   The processing device 24 includes a drive unit 34, an image processing unit 36, a bus arbiter 38, and a common storage unit 40. The processing device 24 is connected to the image sensor 22. As the processing device 24, for example, a semiconductor chip on which a plurality of electronic circuits are formed can be employed. The connection structure of the image sensor 22 and the processing device 24 will be described in detail below.

駆動部３４は、撮像素子２２を駆動して、画素２６の電気信号を読み出す。駆動部３４は、制御信号を生成する制御信号生成部４２と、各画素領域２８の読み出しを行う複数の読出部４４と、を有している。   The drive unit 34 drives the image sensor 22 and reads an electrical signal from the pixel 26. The drive unit 34 includes a control signal generation unit 42 that generates a control signal, and a plurality of reading units 44 that read out each pixel region 28.

制御信号生成部４２は、撮像装置制御部１０からの信号に基づき、制御信号を生成する。制御信号生成部４２は、生成した制御信号を各読出部４４に出力する。本実施形態では、制御信号生成部４２が、全ての読出部４４に対して同時に制御信号を出力する。   The control signal generation unit 42 generates a control signal based on the signal from the imaging device control unit 10. The control signal generation unit 42 outputs the generated control signal to each reading unit 44. In the present embodiment, the control signal generator 42 outputs control signals to all the reading units 44 simultaneously.

読出部４４は分割処理部５０に対応して形成され、読出部４４の個数が分割処理部５０の個数と同じとされている。詳しくは、駆動部３４が、読出部４４として、第１読出部４４ａ、第２読出部４４ｂ、第３読出部４４ｃ、第４読出部４４ｄ、第５読出部４４ｅ、第６読出部４４ｆを有している。第１読出部４４ａが第１画素領域２８ａ、第２読出部４４ｂが第２画素領域２８ｂ、第３読出部４４ｃが第３画素領域２８ｃ、第４読出部４４ｄが第４画素領域２８ｄ、第５読出部４４ｅが第５画素領域２８ｅ、第６読出部４４ｆが第６画素領域２８ｆに対応する。   The reading unit 44 is formed corresponding to the division processing unit 50, and the number of reading units 44 is the same as the number of division processing units 50. Specifically, the drive unit 34 includes a first reading unit 44a, a second reading unit 44b, a third reading unit 44c, a fourth reading unit 44d, a fifth reading unit 44e, and a sixth reading unit 44f as the reading unit 44. doing. The first readout section 44a is the first pixel area 28a, the second readout section 44b is the second pixel area 28b, the third readout section 44c is the third pixel area 28c, the fourth readout section 44d is the fourth pixel area 28d, the fifth The readout unit 44e corresponds to the fifth pixel region 28e, and the sixth readout unit 44f corresponds to the sixth pixel region 28f.

各読出部４４は、垂直レジスタ４６と水平レジスタ４８とを有している。垂直レジスタ４６は、制御信号に応じて、特定の画素行を選択する。詳しくは、垂直レジスタ４６が、信号線３０ａを介して特定の画素行に含まれる画素２６のＭＯＳトランジスタ２６ｂをオンにする。これにより、フォトダイオード２６ａが変換した電気信号が信号線３０ｂに出力される。   Each reading unit 44 includes a vertical register 46 and a horizontal register 48. The vertical register 46 selects a specific pixel row according to the control signal. Specifically, the vertical register 46 turns on the MOS transistor 26b of the pixel 26 included in a specific pixel row via the signal line 30a. As a result, the electrical signal converted by the photodiode 26a is output to the signal line 30b.

水平レジスタ４８は、制御信号に応じて、特定の画素列を選択する。水平レジスタ４８は、ＭＯＳトランジスタ３２のゲートに接続されている。水平レジスタ４８は、制御信号に応じて、特定のＭＯＳトランジスタ３２をオンする。垂直レジスタ４６及び水平レジスタ４８により選択された特定の画素２６の電気信号は、信号線３０ｃを介して画像処理部３６に入力される。各読出部４４は、画素２６の電気信号の読み出しを、対応する画素領域２８に含まれる全ての画素２６について行う。   The horizontal register 48 selects a specific pixel column according to the control signal. The horizontal register 48 is connected to the gate of the MOS transistor 32. The horizontal register 48 turns on a specific MOS transistor 32 according to the control signal. The electrical signal of the specific pixel 26 selected by the vertical register 46 and the horizontal register 48 is input to the image processing unit 36 via the signal line 30c. Each readout unit 44 reads out the electrical signal of the pixel 26 for all the pixels 26 included in the corresponding pixel region 28.

画像処理部３６は、駆動部３４が読み出した電気信号に基づき画像処理を行う。本実施形態では、画像処理部３６が、電気信号に基づきエッジ強調処理を行う。画像処理部３６は、画素領域２８に対応して形成された分割処理部５０を複数有している。各分割処理部５０は、互いに並列に画像処理を行う。   The image processing unit 36 performs image processing based on the electrical signal read by the driving unit 34. In the present embodiment, the image processing unit 36 performs edge enhancement processing based on the electrical signal. The image processing unit 36 has a plurality of division processing units 50 formed corresponding to the pixel regions 28. Each division processing unit 50 performs image processing in parallel with each other.

本実施形態において、分割処理部５０の個数は、画素領域２８の個数と同じとされている。すなわち、画像処理部３６は、６つの分割処理部５０を有している。詳しくは、画像処理部３６が、分割処理部５０として、第１処理部５０ａ、第２処理部５０ｂ、第３処理部５０ｃ、第４処理部５０ｄ、第５処理部５０ｅ、第６処理部５０ｆを有している。第１処理部５０ａが第１画素領域２８ａ、第２処理部５０ｂが第２画素領域２８ｂ、第３処理部５０ｃが第３画素領域２８ｃ、第４処理部５０ｄが第４画素領域２８ｄ、第５処理部５０ｅが第５画素領域２８ｅ、第６処理部５０ｆが第６画素領域２８ｆに対応する。   In the present embodiment, the number of division processing units 50 is the same as the number of pixel regions 28. That is, the image processing unit 36 includes six division processing units 50. Specifically, the image processing unit 36, as the division processing unit 50, includes a first processing unit 50a, a second processing unit 50b, a third processing unit 50c, a fourth processing unit 50d, a fifth processing unit 50e, and a sixth processing unit 50f. have. The first processing unit 50a is the first pixel region 28a, the second processing unit 50b is the second pixel region 28b, the third processing unit 50c is the third pixel region 28c, the fourth processing unit 50d is the fourth pixel region 28d, and the fifth. The processing unit 50e corresponds to the fifth pixel region 28e, and the sixth processing unit 50f corresponds to the sixth pixel region 28f.

各分割処理部５０は、図示しない簡易的な記憶部を有している。各分割処理部５０は、駆動部３４の駆動により、対応する画素領域２８から順次読み出された電気信号を記憶する。各分割処理部５０は、記憶した電気信号に対して画像処理を行う。分割処理部５０が、対象の画素２６の電気信号について画像処理するとき、対象の画素２６に対して周辺の画素２６における電気信号を用いて画像処理を行う。分割処理部５０は、電気信号を画像処理することにより処理信号を生成する。以下、処理信号を処理画像とも示す。   Each division processing unit 50 has a simple storage unit (not shown). Each division processing unit 50 stores electrical signals sequentially read from the corresponding pixel regions 28 by driving of the driving unit 34. Each division processing unit 50 performs image processing on the stored electrical signal. When the division processing unit 50 performs image processing on the electrical signal of the target pixel 26, the image processing is performed on the target pixel 26 using the electrical signal in the surrounding pixels 26. The division processing unit 50 generates a processing signal by performing image processing on the electrical signal. Hereinafter, the processed signal is also referred to as a processed image.

各分割処理部５０は、共通の信号線５２を介して共通記憶部４０に対して接続されている。各分割処理部５０は、信号線５２を介して処理信号を共通記憶部４０に出力する。信号線５２には、バスアービタ３８が設けられている。   Each division processing unit 50 is connected to the common storage unit 40 via a common signal line 52. Each division processing unit 50 outputs a processing signal to the common storage unit 40 via the signal line 52. A bus arbiter 38 is provided on the signal line 52.

バスアービタ３８は、信号線５２の使用権を調停する。信号線５２の使用権を獲得した分割処理部５０のみが、信号線５２を介して共通記憶部４０に処理信号を出力することができる。   The bus arbiter 38 arbitrates the right to use the signal line 52. Only the division processing unit 50 that has acquired the right to use the signal line 52 can output the processing signal to the common storage unit 40 via the signal line 52.

共通記憶部４０は、各分割処理部５０の処理信号を格納する。共通記憶部４０は、各分割処理部５０の処理信号を互いに異なる記憶領域５４に格納する。共通記憶部４０は、特許請求の範囲に記載の記憶部に相当する。共通記憶部４０は、記憶領域５４として、第１記憶領域５４ａ、第２記憶領域５４ｂ、第３記憶領域５４ｃ、第４記憶領域５４ｄ、第５記憶領域５４ｅ、第６記憶領域５４ｆを有している。第１処理部５０ａの処理信号が第１記憶領域５４ａ、第２処理部５０ｂの処理信号が第２記憶領域５４ｂ、第３処理部５０ｃの処理信号が第３記憶領域５４ｃに記憶される。また、第４処理部５０ｄの処理信号が第４記憶領域５４ｄ、第５処理部５０ｅの処理信号が第５記憶領域５４ｅ、第６処理部５０ｆの処理信号が第６記憶領域５４ｆに記憶される。   The common storage unit 40 stores the processing signal of each division processing unit 50. The common storage unit 40 stores the processing signal of each division processing unit 50 in different storage areas 54. The common storage unit 40 corresponds to the storage unit described in the claims. The common storage unit 40 includes a first storage area 54a, a second storage area 54b, a third storage area 54c, a fourth storage area 54d, a fifth storage area 54e, and a sixth storage area 54f as storage areas 54. Yes. The processing signal of the first processing unit 50a is stored in the first storage area 54a, the processing signal of the second processing unit 50b is stored in the second storage area 54b, and the processing signal of the third processing unit 50c is stored in the third storage area 54c. Further, the processing signal of the fourth processing unit 50d is stored in the fourth storage area 54d, the processing signal of the fifth processing unit 50e is stored in the fifth storage area 54e, and the processing signal of the sixth processing unit 50f is stored in the sixth storage area 54f. .

接近物検出部８０は、共通記憶部４０に格納された処理画像に基づき、自車両に対する接近物を検出する。接近物検出部８０は、接近物が有ると判定した場合、表示部９０に対して検出信号を出力する。   The approaching object detection unit 80 detects an approaching object for the host vehicle based on the processed image stored in the common storage unit 40. When the approaching object detection unit 80 determines that there is an approaching object, the approaching object detection unit 80 outputs a detection signal to the display unit 90.

表示部９０は、接近物検出部８０から検出信号が入力された場合、自車両に接近物が有ることを運転者に対して表示する。表示部９０としては、例えば、ヘッドアップディスプレイ、カーナビゲーション装置を採用することができる。   When the detection signal is input from the approaching object detection unit 80, the display unit 90 displays to the driver that there is an approaching object in the host vehicle. As the display unit 90, for example, a head-up display or a car navigation device can be employed.

次に、図２及び図４に基づき、撮像素子２２及び処理デバイス２４の接続構造について説明する。   Next, based on FIG.2 and FIG.4, the connection structure of the image pick-up element 22 and the processing device 24 is demonstrated.

図４に示すように、撮像素子２２は、電気信号を出力するための第１電極５６を一面２２ａに有している。画素領域２８毎に複数の第１電極５６が形成されている。図２に示すように、各分割処理部５０は、処理デバイス２４において、対応する画素領域２８と対向する部分に形成されている。同様に、各読出部４４は、処理デバイス２４において、対応する画素領域２８と対向する部分に形成されている。   As shown in FIG. 4, the image sensor 22 has a first electrode 56 for outputting an electrical signal on one surface 22a. A plurality of first electrodes 56 are formed for each pixel region 28. As shown in FIG. 2, each division processing unit 50 is formed in a portion of the processing device 24 that faces the corresponding pixel region 28. Similarly, each reading unit 44 is formed in a portion of the processing device 24 that faces the corresponding pixel region 28.

処理デバイス２４は、電気信号を入力するための第２電極５８を、撮像素子２２との対向面２４ａに有している。第２電極５８は、第１電極５６に対応して形成されている。詳しくは、第１電極５６の数と第２電極５８の数は、互いに同じとされている。さらに、ＸＹ平面において、第１電極５６と同じ箇所に第２電極５８が形成されている。   The processing device 24 has a second electrode 58 for inputting an electric signal on a surface 24 a facing the image sensor 22. The second electrode 58 is formed corresponding to the first electrode 56. Specifically, the number of first electrodes 56 and the number of second electrodes 58 are the same. Furthermore, a second electrode 58 is formed at the same location as the first electrode 56 in the XY plane.

第１電極５６及び第２電極５８は、互いにはんだ接合されている。これにより、撮像素子２２及び処理デバイス２４がはんだ６０を介して電気的に接続されている。また、一面２２ａ及び対向面２４ａの間には、第１電極５６、第２電極５８、及びはんだ６０を保護するための封止材６２が充填されている。   The first electrode 56 and the second electrode 58 are soldered together. Thereby, the image sensor 22 and the processing device 24 are electrically connected via the solder 60. Further, a sealing material 62 for protecting the first electrode 56, the second electrode 58, and the solder 60 is filled between the one surface 22 a and the facing surface 24 a.

次に、上記した撮像装置２０の効果について説明する。   Next, the effect of the imaging device 20 will be described.

本実施形態では、各分割処理部５０が互いに並列に画像処理を行う。そのため、画像処理部３６が、分割処理部５０を複数有さず、全ての画素２６の電気信号に対して順次画像処理を行う構成に較べて、画像処理に掛かる時間が長くなることを抑制することができる。また、本実施形態では、駆動部３４が各画素領域２８を並列に駆動する。これによれば、駆動部３４が電気信号の読み出しを全ての画素２６について順次行う従来構成に較べて、電気信号の読み出しに掛かる時間が長くなることを抑制することができる。   In the present embodiment, the division processing units 50 perform image processing in parallel with each other. For this reason, the image processing unit 36 does not have a plurality of division processing units 50 and suppresses an increase in time required for image processing as compared with a configuration in which image processing is sequentially performed on the electrical signals of all the pixels 26. be able to. In the present embodiment, the drive unit 34 drives the pixel regions 28 in parallel. According to this, it is possible to suppress an increase in the time taken to read out the electric signal as compared with the conventional configuration in which the driving unit 34 sequentially reads out the electric signal for all the pixels 26.

本実施形態では、複数の分割処理部５０に対して１つの共通記憶部４０が設けられ、各分割処理部５０が生成した処理信号が共通記憶部４０に記憶される。これによれば、分割処理部５０に対応して複数の記憶部が設けられる構成に較べて、記憶部のコストを抑制することができる。   In the present embodiment, one common storage unit 40 is provided for the plurality of division processing units 50, and the processing signal generated by each division processing unit 50 is stored in the common storage unit 40. According to this, compared with the structure in which a plurality of storage units are provided corresponding to the division processing unit 50, the cost of the storage unit can be suppressed.

本実施形態では、各分割処理部５０は、共通の信号線５２を介して共通記憶部４０と接続されている。これによれば、各分割処理部５０が互いに異なる信号線を介して共通記憶部４０と接続されている構成に較べ、信号線のコストを抑制することができる。   In the present embodiment, each division processing unit 50 is connected to the common storage unit 40 via a common signal line 52. According to this, the cost of the signal line can be suppressed as compared with the configuration in which each division processing unit 50 is connected to the common storage unit 40 via different signal lines.

本実施形態では、撮像素子２２の第１電極５６と、処理デバイス２４の第２電極５８と、が互いにはんだ接合されている。これによれば、撮像素子２２と処理デバイス２４との間にワイヤ等の配線が介在される構成に較べ、撮像素子２２と処理デバイス２４との距離を短くすることができる。そのため、各画素領域２８から分割処理部５０への電気信号の出力時間を短縮することができる。また、本実施形態では、ワイヤ等の配線を用いることなく撮像素子２２と処理デバイス２４とを接続でき、部品点数を削減することができる。   In the present embodiment, the first electrode 56 of the image sensor 22 and the second electrode 58 of the processing device 24 are soldered together. According to this, the distance between the image sensor 22 and the processing device 24 can be shortened as compared with a configuration in which a wire or the like is interposed between the image sensor 22 and the processing device 24. Therefore, the output time of the electric signal from each pixel region 28 to the division processing unit 50 can be shortened. Moreover, in this embodiment, the image pick-up element 22 and the processing device 24 can be connected without using wirings, such as a wire, and a number of parts can be reduced.

（第２実施形態）
本実施形態において、第１実施形態に示した撮像装置２０と共通する部分についての説明は割愛する。 (Second Embodiment)
In the present embodiment, the description of the parts common to the imaging device 20 shown in the first embodiment is omitted.

図５及び図６に示すように、分割処理部５０の個数は、画素領域２８の個数より少なくされている。本実施形態では、分割処理部５０の数が２つとされ、画素領域２８の数が６つとされている。撮像装置２０は、分割処理部５０として、第１処理部５０ａと第２処理部５０ｂとを有している。第１処理部５０ａは、第１画素領域２８ａ、第２画素領域２８ｂ、及び第３画素領域２８ｃの電気信号を処理する。第２処理部５０ｂは、第４画素領域２８ｄ、第５画素領域２８ｅ、及び第６画素領域２８ｆの電気信号を処理する。   As shown in FIGS. 5 and 6, the number of division processing units 50 is smaller than the number of pixel regions 28. In the present embodiment, the number of division processing units 50 is two, and the number of pixel regions 28 is six. The imaging apparatus 20 includes a first processing unit 50 a and a second processing unit 50 b as the division processing unit 50. The first processing unit 50a processes electrical signals of the first pixel region 28a, the second pixel region 28b, and the third pixel region 28c. The second processing unit 50b processes electrical signals of the fourth pixel region 28d, the fifth pixel region 28e, and the sixth pixel region 28f.

撮像装置２０は、分割処理部５０が対応する複数の画素領域２８を順次選択する選択部６４を有している。本実施形態において、選択部６４は、各分割処理部５０に対応して設けられている。選択部６４は、第１処理部５０ａに対応する第１選択部６４ａと、第２処理部５０ｂに対応する第２選択部６４ｂと、を有している。第１選択部６４ａは、第１画素領域２８ａ、第２画素領域２８ｂ、及び第３画素領域２８ｃと、第１処理部５０ａと、に接続されている。第２選択部６４ｂは、第４画素領域２８ｄ、第５画素領域２８ｅ、及び第６画素領域２８ｆと、第２処理部５０ｂと、に接続されている。   The imaging device 20 includes a selection unit 64 that sequentially selects a plurality of pixel regions 28 to which the division processing unit 50 corresponds. In the present embodiment, the selection unit 64 is provided corresponding to each division processing unit 50. The selection unit 64 includes a first selection unit 64a corresponding to the first processing unit 50a and a second selection unit 64b corresponding to the second processing unit 50b. The first selection unit 64a is connected to the first pixel region 28a, the second pixel region 28b, the third pixel region 28c, and the first processing unit 50a. The second selection unit 64b is connected to the fourth pixel region 28d, the fifth pixel region 28e, the sixth pixel region 28f, and the second processing unit 50b.

本実施形態では、選択部６４としてマルチプレクサを採用する。各選択部６４は、制御信号生成部４２とも接続されている。各選択部６４は、制御信号生成部４２からの信号に基づき、駆動部３４が駆動している画素領域２８を選択する。   In the present embodiment, a multiplexer is employed as the selection unit 64. Each selection unit 64 is also connected to the control signal generation unit 42. Each selection unit 64 selects the pixel region 28 driven by the drive unit 34 based on a signal from the control signal generation unit 42.

画像処理部３６は、第１記憶部６６ａと第２記憶部６６ｂとを有している。第１記憶部６６ａは、信号線６８ａを介して第１処理部５０ａと接続されている。信号線６８ａは、第１選択部６４ａ及び信号線５２とも接続されている。第１記憶部６６ａは、第１選択部６４ａが選択した画素領域２８の電気信号を記憶する。   The image processing unit 36 includes a first storage unit 66a and a second storage unit 66b. The first storage unit 66a is connected to the first processing unit 50a via the signal line 68a. The signal line 68 a is also connected to the first selection unit 64 a and the signal line 52. The first storage unit 66a stores an electrical signal of the pixel region 28 selected by the first selection unit 64a.

第２記憶部６６ｂは、信号線６８ｂを介して第２処理部５０ｂと接続されている。信号線６８ｂは、第２記憶部６６ｂ及び信号線５２とも接続されている。第２記憶部６６ｂは、第２選択部６４ｂが選択した画素領域２８の電気信号を記憶する。   The second storage unit 66b is connected to the second processing unit 50b via the signal line 68b. The signal line 68 b is also connected to the second storage unit 66 b and the signal line 52. The second storage unit 66b stores the electrical signal of the pixel region 28 selected by the second selection unit 64b.

駆動部３４は、先ず、第１画素領域２８ａと第４画素領域２８ｄとを駆動する。詳しくは、制御信号生成部４２が、第１読出部４４ａ及び第４読出部４４ｄに制御信号を出力する。これにより、第１読出部４４ａが第１画素領域２８ａに含まれる画素２６の電気信号を読み出し、第４読出部４４ｄが第４画素領域２８ｄに含まれる画素２６の電気信号を読み出す。   First, the drive unit 34 drives the first pixel region 28a and the fourth pixel region 28d. Specifically, the control signal generator 42 outputs a control signal to the first reading unit 44a and the fourth reading unit 44d. Thereby, the first readout unit 44a reads out the electrical signal of the pixel 26 included in the first pixel region 28a, and the fourth readout unit 44d reads out the electrical signal of the pixel 26 included in the fourth pixel region 28d.

また、制御信号生成部４２は、第１選択部６４ａに対して第１画素領域２８ａを選択するための信号を出力し、第２選択部６４ｂに対して第４画素領域２８ｄを選択するための信号を出力する。これにより、第１選択部６４ａが第１画素領域２８ａを選択し、第２選択部６４ｂが第４画素領域２８ｄを選択する。これらの選択により、第１画素領域２８ａの電気信号が第１記憶部６６ａに記憶され、第４画素領域２８ｄの電気信号が第２記憶部６６ｂに記憶される。   The control signal generation unit 42 outputs a signal for selecting the first pixel region 28a to the first selection unit 64a, and selects the fourth pixel region 28d for the second selection unit 64b. Output a signal. Accordingly, the first selection unit 64a selects the first pixel region 28a, and the second selection unit 64b selects the fourth pixel region 28d. With these selections, the electrical signal of the first pixel region 28a is stored in the first storage unit 66a, and the electrical signal of the fourth pixel region 28d is stored in the second storage unit 66b.

駆動部３４は、第１画素領域２８ａと第４画素領域２８ｄとの駆動が終わると、第２画素領域２８ｂと第５画素領域２８ｅとを駆動する。これにより、第２画素領域２８ｂの電気信号が第１記憶部６６ａに記憶され、第５画素領域２８ｅの電気信号が第２記憶部６６ｂに記憶される。   When the driving of the first pixel region 28a and the fourth pixel region 28d is finished, the driving unit 34 drives the second pixel region 28b and the fifth pixel region 28e. Thereby, the electrical signal of the second pixel region 28b is stored in the first storage unit 66a, and the electrical signal of the fifth pixel region 28e is stored in the second storage unit 66b.

駆動部３４は、第２画素領域２８ｂと第５画素領域２８ｅとの駆動が終わると、第３画素領域２８ｃと第６画素領域２８ｆとを駆動する。これにより、第３画素領域２８ｃの電気信号が第１記憶部６６ａに記憶され、第６画素領域２８ｆの電気信号が第２記憶部６６ｂに記憶される。   When the driving of the second pixel region 28b and the fifth pixel region 28e is finished, the driving unit 34 drives the third pixel region 28c and the sixth pixel region 28f. Thereby, the electrical signal of the third pixel region 28c is stored in the first storage unit 66a, and the electrical signal of the sixth pixel region 28f is stored in the second storage unit 66b.

第１処理部５０ａは、第１記憶部６６ａに格納された各画素領域２８の電気信号に対して画像処理を行う。第２処理部５０ｂは、第２記憶部６６ｂに格納された各画素領域２８の電気信号に対して画像処理を行う。各分割処理部５０は、画像処理により生成した処理信号を順次共通記憶部４０に出力する。   The first processing unit 50a performs image processing on the electrical signal of each pixel region 28 stored in the first storage unit 66a. The second processing unit 50b performs image processing on the electrical signal of each pixel region 28 stored in the second storage unit 66b. Each division processing unit 50 sequentially outputs the processing signals generated by the image processing to the common storage unit 40.

本実施形態において、選択部６４は、分割処理部５０が対応する複数の画素領域２８を順次選択する。さらに、分割処理部５０は、対応する複数の画素領域２８のうち、選択部６４により選択された画素領域２８の電気信号に基づき画像処理を行う。これによれば、分割処理部５０の個数が画素領域２８の個数よりも少ない構成であっても、画像処理部３６が全ての画素領域２８に対して処理を行うことができる。したがって、分割処理部５０と画素領域２８の個数が同じ構成に較べ、画像処理部３６の規模を小さくすることができ、コストを抑制することができる。   In the present embodiment, the selection unit 64 sequentially selects a plurality of pixel regions 28 to which the division processing unit 50 corresponds. Further, the division processing unit 50 performs image processing based on the electrical signal of the pixel region 28 selected by the selection unit 64 among the corresponding pixel regions 28. According to this, even when the number of division processing units 50 is smaller than the number of pixel regions 28, the image processing unit 36 can process all the pixel regions 28. Therefore, the scale of the image processing unit 36 can be reduced and the cost can be reduced as compared with the configuration in which the number of the division processing units 50 and the pixel regions 28 is the same.

なお、本実施形態では、画素領域２８の個数を６つ、分割処理部５０の個数を２つとする例を示したが、これに限定するものではない。分割処理部５０の個数が画素領域２８の個数より少ない構成であれば、採用することができる。   In the present embodiment, an example in which the number of pixel regions 28 is six and the number of division processing units 50 is two has been described, but the present invention is not limited to this. If the number of division processing units 50 is smaller than the number of pixel regions 28, it can be adopted.

（第３実施形態）
本実施形態において、第１実施形態に示した撮像装置２０と共通する部分についての説明は割愛する。 (Third embodiment)
In the present embodiment, the description of the parts common to the imaging device 20 shown in the first embodiment is omitted.

図７に示すように、各分割処理部５０は、互いに異なる信号線７０を介して共通記憶部４０と接続されている。信号線７０は分割処理部５０に対応して形成され、信号線７０の個数が分割処理部５０の個数と同じとされている。信号線７０は、第１信号線７０ａ、第２信号線７０ｂ、第３信号線７０ｃ、第４信号線７０ｄ、第５信号線７０ｅ、第６信号線７０ｆを有している。   As shown in FIG. 7, each division processing unit 50 is connected to the common storage unit 40 via different signal lines 70. The signal lines 70 are formed corresponding to the division processing unit 50, and the number of signal lines 70 is the same as the number of division processing units 50. The signal line 70 includes a first signal line 70a, a second signal line 70b, a third signal line 70c, a fourth signal line 70d, a fifth signal line 70e, and a sixth signal line 70f.

各信号線７０は、対応する分割処理部５０と共通記憶部４０とを接続している。第１信号線７０ａは第１処理部５０ａ、第２信号線７０ｂは第２処理部５０ｂ、第３信号線７０ｃは第３処理部５０ｃ、第４信号線７０ｄは第４処理部５０ｄ、第５信号線７０ｅは第５処理部５０ｅ、第６信号線７０ｆは第６処理部５０ｆに対応する。   Each signal line 70 connects the corresponding division processing unit 50 and the common storage unit 40. The first signal line 70a is the first processor 50a, the second signal line 70b is the second processor 50b, the third signal line 70c is the third processor 50c, the fourth signal line 70d is the fourth processor 50d, and the fifth. The signal line 70e corresponds to the fifth processing unit 50e, and the sixth signal line 70f corresponds to the sixth processing unit 50f.

各分割処理部５０は、共通記憶部４０に対して、互いに並列に処理信号を出力する。本実施形態において、共通記憶部４０はマルチポートメモリである。そのため、共通記憶部４０は、複数の分割処理部５０の格納要求に対して、同時に複数の処理信号を格納することができる。   Each division processing unit 50 outputs processing signals to the common storage unit 40 in parallel with each other. In the present embodiment, the common storage unit 40 is a multiport memory. Therefore, the common storage unit 40 can store a plurality of processing signals at the same time in response to storage requests from the plurality of division processing units 50.

本実施形態において、各分割処理部５０は、互いに異なる信号線７０を介して共通記憶部４０と接続され、共通記憶部４０に対して互いに並列に処理信号を出力する。これによれば、画像処理部３６が複数の分割処理部５０の処理信号を共通記憶部４０に対して順次出力する構成に較べ、画像処理部３６から共通記憶部４０への処理信号の出力時間を短縮することができる。   In the present embodiment, each division processing unit 50 is connected to the common storage unit 40 via different signal lines 70, and outputs processing signals to the common storage unit 40 in parallel with each other. According to this, compared to the configuration in which the image processing unit 36 sequentially outputs the processing signals of the plurality of division processing units 50 to the common storage unit 40, the output time of the processing signal from the image processing unit 36 to the common storage unit 40 Can be shortened.

（第４実施形態）
本実施形態において、第１実施形態に示した撮像装置２０と共通する部分についての説明は割愛する。 (Fourth embodiment)
In the present embodiment, the description of the parts common to the imaging device 20 shown in the first embodiment is omitted.

分割処理部５０は、対応する画素領域２８の電気信号に加え、対応する画素領域２８と隣り合う画素領域２８の電気信号に基づき画像処理を行う。以下、第１処理部５０ａが第１画素領域２８ａについて処理する場合について説明する。   The division processing unit 50 performs image processing based on the electric signal of the pixel area 28 adjacent to the corresponding pixel area 28 in addition to the electric signal of the corresponding pixel area 28. Hereinafter, a case where the first processing unit 50a processes the first pixel region 28a will be described.

第１実施形態と同様に、第１処理部５０ａは第１画素領域２８ａの電気信号について画像処理を行う。図８に示すように、第１画素領域２８ａは、第２画素領域２８ｂ、第４画素領域２８ｄ、及び第５画素領域２８ｅと隣り合っている。   Similar to the first embodiment, the first processing unit 50a performs image processing on the electrical signal in the first pixel region 28a. As shown in FIG. 8, the first pixel region 28a is adjacent to the second pixel region 28b, the fourth pixel region 28d, and the fifth pixel region 28e.

第２画素領域２８ｂ、第４画素領域２８ｄ、及び第５画素領域２８ｅに含まれる画素２６のうち、第１画素領域２８ａとの境界付近に位置する画素２６は、第１処理部５０ａと接続されている。第２画素領域２８ｂ、第４画素領域２８ｄ、及び第５画素領域２８ｅにおいて第１画素領域２８ａと接続された画素２６の電気信号が、第１処理部５０ａに出力される。図８では、第１処理部５０ａに電気信号が出力される画素２６が含まれる範囲に対して、ハッチングを施している。   Of the pixels 26 included in the second pixel region 28b, the fourth pixel region 28d, and the fifth pixel region 28e, the pixel 26 located near the boundary with the first pixel region 28a is connected to the first processing unit 50a. ing. The electrical signal of the pixel 26 connected to the first pixel region 28a in the second pixel region 28b, the fourth pixel region 28d, and the fifth pixel region 28e is output to the first processing unit 50a. In FIG. 8, hatching is applied to a range including the pixels 26 that output electrical signals to the first processing unit 50 a.

第２画素領域２８ｂに含まれる全ての画素２６のうち、Ｘ方向において第１画素領域２８ａ側に位置する画素２６の電気信号が第１処理部５０ａに出力される。第４画素領域２８ｄに含まれる全ての画素２６のうち、Ｙ方向において第１画素領域２８ａ側に位置する画素２６の電気信号が第１処理部５０ａに出力される。第５画素領域２８ｅに含まれる全ての画素２６のうち、Ｚ方向に直交する方向おいて第１画素領域２８ａ側に位置する画素２６の電気信号が第１処理部５０ａに出力される。   Of all the pixels 26 included in the second pixel region 28b, an electrical signal of the pixel 26 positioned on the first pixel region 28a side in the X direction is output to the first processing unit 50a. Of all the pixels 26 included in the fourth pixel region 28d, an electrical signal of the pixel 26 positioned on the first pixel region 28a side in the Y direction is output to the first processing unit 50a. Of all the pixels 26 included in the fifth pixel region 28e, the electrical signal of the pixel 26 located on the first pixel region 28a side in the direction orthogonal to the Z direction is output to the first processing unit 50a.

撮像素子２２において、第１処理部５０ａに電気信号が出力される画素２６が含まれる範囲の平面形状は、正方形状とされている。第２画素領域２８ｂに含まれる全ての画素２６うち、半分の画素２６が第１処理部５０ａに電気信号を出力する。第５画素領域２８ｅに含まれる全ての画素２６うち、半分の画素２６が第１処理部５０ａに電気信号を出力する。第５画素領域２８ｅに含まれる全ての画素２６うち、４分の１の画素２６が第１処理部５０ａに電気信号を出力する。   In the imaging element 22, the planar shape in a range including the pixels 26 that output electrical signals to the first processing unit 50a is a square shape. Of all the pixels 26 included in the second pixel region 28b, half of the pixels 26 output an electrical signal to the first processing unit 50a. Of all the pixels 26 included in the fifth pixel region 28e, half of the pixels 26 output an electrical signal to the first processing unit 50a. Of all the pixels 26 included in the fifth pixel region 28e, one-fourth of the pixels 26 outputs an electrical signal to the first processing unit 50a.

第１処理部５０ａは、第１画素領域２８ａ、第２画素領域２８ｂ、第４画素領域２８ｄ、及び第５画素領域２８ｅに含まれる画素２６の電気信号に基づき、第１画素領域２８ａに対する画像処理を行う。第１処理部５０ａは、第１画素領域２８ａにおける他の画素領域２８との境界付近に位置する画素２６の電気信号を処理する際、第２画素領域２８ｂ、第４画素領域２８ｄ、又は第５画素領域２８ｅに含まれる画素２６の電気信号を用いる。   The first processing unit 50a performs image processing on the first pixel region 28a based on the electrical signals of the pixels 26 included in the first pixel region 28a, the second pixel region 28b, the fourth pixel region 28d, and the fifth pixel region 28e. I do. When the first processing unit 50a processes the electrical signal of the pixel 26 located near the boundary with the other pixel region 28 in the first pixel region 28a, the second pixel region 28b, the fourth pixel region 28d, or the fifth The electric signal of the pixel 26 included in the pixel region 28e is used.

以上、第１処理部５０ａが第１画素領域２８ａについて画像処理する場合についてのみ説明したが、第１処理部５０ａ以外の分割処理部５０についても同様である。つまり、全ての分割処理部５０は、対応する画素領域２８の電気信号に加え、対応する画素領域２８と隣り合う画素領域２８の電気信号に基づき画像処理を行う。   In the above, only the case where the first processing unit 50a performs image processing on the first pixel region 28a has been described, but the same applies to the division processing unit 50 other than the first processing unit 50a. That is, all the division processing units 50 perform image processing based on the electric signal of the pixel area 28 adjacent to the corresponding pixel area 28 in addition to the electric signal of the corresponding pixel area 28.

一般に、画像処理部３６は、ある画素２６の電気信号を画像処理する場合、処理対象の画素２６における周辺の画素２６の電気信号を用いて画像処理を行う。そのため、対応する画素領域２８に含まれる画素２６の電気信号のみに基づき分割処理部５０が処理する構成では、画素領域２８間の境界付近に位置する画素２６の電気信号を画像処理し難い。   In general, when image processing is performed on an electrical signal of a certain pixel 26, the image processing unit 36 performs image processing using electrical signals of peripheral pixels 26 in the processing target pixel 26. Therefore, in the configuration in which the division processing unit 50 processes only based on the electrical signals of the pixels 26 included in the corresponding pixel area 28, it is difficult to perform image processing on the electrical signals of the pixels 26 located near the boundary between the pixel areas 28.

詳しくは、画素領域２８間の境界付近に位置する画素２６の電気信号に対して、画素領域２８間の境界付近と異なる部分に位置する画素２６の電気信号と同様の方法により画像処理できない虞がある。これによれば、画像処理部３６が、画素領域２８間の境界付近に位置する画素２６の電気信号に対して、画像処理することができない虞や、画像処理した場合であっても処理精度が低下する虞がある。   Specifically, there is a possibility that image processing cannot be performed in the same manner as the electrical signal of the pixel 26 located in a different part from the vicinity of the boundary between the pixel regions 28 with respect to the electrical signal of the pixel 26 located near the boundary between the pixel regions 28. is there. According to this, there is a possibility that the image processing unit 36 cannot perform image processing on the electrical signal of the pixel 26 located in the vicinity of the boundary between the pixel regions 28, and the processing accuracy is high even when the image processing is performed. May decrease.

これに対し、上記構成では、分割処理部５０が、対応する画素領域２８の電気信号に加え、対応する画素領域２８と隣り合う画素領域２８の電気信号に基づき画像処理を行う。よって、分割処理部５０が、画素領域２８間の境界付近に位置する画素２６に対し、画素領域２８間の境界付近と異なる部分に位置する画素２６と同様に電気信号の処理を行うことができる。したがって、分割処理部５０が画素領域２８間の境界付近に位置する画素２６の電気信号を処理し易く、処理精度の低下を抑制することができる。   On the other hand, in the above configuration, the division processing unit 50 performs image processing based on the electric signal of the pixel area 28 adjacent to the corresponding pixel area 28 in addition to the electric signal of the corresponding pixel area 28. Therefore, the division processing unit 50 can process the electrical signal on the pixels 26 located near the boundary between the pixel regions 28 in the same manner as the pixels 26 located at a different part from the vicinity of the boundary between the pixel regions 28. . Therefore, the division processing unit 50 can easily process the electrical signal of the pixel 26 located in the vicinity of the boundary between the pixel regions 28, and a reduction in processing accuracy can be suppressed.

なお、本実施形態では、分割処理部５０と、対応する画素領域２８と隣り合う画素領域２８に含まれる画素２６と、が接続されている例を示したが、これに限定するものではない。分割処理部５０は対応する画素領域２８のみと接続され、複数の分割処理部５０が互いに接続されている構成を採用することもできる。この構成において、分割処理部５０には、対応する画素領域２８と隣り合う画素領域２８に含まれる画素２６の電気信号が、他の分割処理部５０から入力される。   In the present embodiment, an example is shown in which the division processing unit 50 and the pixel 26 included in the pixel region 28 adjacent to the corresponding pixel region 28 are connected, but the present invention is not limited to this. The division processing unit 50 may be connected to only the corresponding pixel region 28 and a configuration in which a plurality of division processing units 50 are connected to each other may be employed. In this configuration, the electric signal of the pixel 26 included in the pixel area 28 adjacent to the corresponding pixel area 28 is input to the division processing section 50 from the other division processing section 50.

以上、本発明の好ましい実施形態について説明したが、本発明は上記実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.

上記実施形態では、撮像装置２０が接近物検知装置１００の構成要素である例を示したが、これに限定されるものではない。例えば、撮像装置２０として、デジタルカメラを採用することもできる。   In the said embodiment, although the imaging device 20 showed the example which is a component of the approaching object detection apparatus 100, it is not limited to this. For example, a digital camera can be adopted as the imaging device 20.

上記実施形態では、駆動部３４が制御信号生成部４２と複数の読出部４４とを有する例を示したが、これに限定するものではない。駆動部３４は、撮像素子２２を駆動して、画素２６の電気信号を読み出すものであって、各画素領域２８を並列に駆動する構成であれば採用することができる。   In the above embodiment, an example in which the drive unit 34 includes the control signal generation unit 42 and the plurality of readout units 44 has been described, but the present invention is not limited to this. The drive unit 34 drives the image sensor 22 and reads out the electrical signal of the pixel 26, and can be employed as long as the pixel regions 28 are driven in parallel.

上記実施形態では、画素領域２８の個数を６つとする例を示したが、これに限定するものではない。画素領域２８の個数は複数であれば採用することができる。また、読出部４４の個数を６つとする例を示したが、これに限定するものではない。   In the above embodiment, the example in which the number of the pixel regions 28 is six is shown, but the present invention is not limited to this. Any number of pixel regions 28 may be employed. Moreover, although the example which sets the number of the reading parts 44 to 6 was shown, it is not limited to this.

上記実施形態では、画像処理部３６が電気信号に対してエッジ強調処理を行う例を示したが、これに限定するものではない。例えば、画像処理部３６が行う画像処理として、色のバランス調整を行うゲイン補正処理を採用することもできる。   In the above-described embodiment, the example in which the image processing unit 36 performs the edge enhancement process on the electric signal has been described. However, the present invention is not limited to this. For example, as image processing performed by the image processing unit 36, gain correction processing for adjusting color balance may be employed.

上記実施形態では、各画素領域２８の平面形状が互いに同じとされた例を示したが、これに限定するものではない。各画素領域２８の平面形状が互いに異なる例を採用することもできる。   In the above embodiment, an example in which the planar shapes of the pixel regions 28 are the same is shown, but the present invention is not limited to this. An example in which the planar shapes of the pixel regions 28 are different from each other may be employed.

上記実施形態では、一面２２ａ及び対向面２４ａの間に封止材６２が充填されている例を示したが、これに限定するものではない。封止材６２が充填されていない例を採用することもできる。   In the said embodiment, although the example which is filled with the sealing material 62 between the one surface 22a and the opposing surface 24a was shown, it is not limited to this. An example in which the sealing material 62 is not filled can also be adopted.

２０…撮像装置、２２…撮像素子、２２ａ…一面、２２ｂ…裏面、２４…処理デバイス、２４ａ…対向面、２６…画素、２６ａ…フォトダイオード、２８…画素領域、３４…駆動部、３６…画像処理部、４０…共通記憶部、４２…制御信号生成部、４４…読出部、５０…分割処理部、５２…信号線、５６…第１電極、５８…第２電極、６４…選択部、７０…信号線 DESCRIPTION OF SYMBOLS 20 ... Imaging device, 22 ... Imaging element, 22a ... One side, 22b ... Back surface, 24 ... Processing device, 24a ... Opposite surface, 26 ... Pixel, 26a ... Photodiode, 28 ... Pixel region, 34 ... Drive part, 36 ... Image Processing unit 40... Common storage unit 42. Control signal generating unit 44. Reading unit 50. Divided processing unit 52. Signal line 56 56 First electrode 58 58 Second electrode 64 Selection unit 70 …Signal line

Claims (7)

入射光を電気信号に変換する画素（２６）を複数有する撮像素子（２２）と、
前記撮像素子を駆動して、前記画素の前記電気信号を読み出す駆動部（３４）と、
前記駆動部が読み出した前記電気信号に基づき画像処理を行う画像処理部（３６）と、を備え、
前記撮像素子は、複数の前記画素を含んで形成された画素領域（２８）を複数有し、
前記画像処理部は、前記画素領域に対応して形成された分割処理部（５０）を複数有し、
各分割処理部が、互いに並列に画像処理を行う撮像装置であって、
前記駆動部は、各画素領域を並列に駆動することを特徴とする撮像装置。 An image sensor (22) having a plurality of pixels (26) for converting incident light into electrical signals;
A drive unit (34) for driving the image sensor and reading the electrical signal of the pixel;
An image processing unit (36) that performs image processing based on the electrical signal read by the drive unit,
The image sensor has a plurality of pixel regions (28) formed including a plurality of the pixels,
The image processing unit includes a plurality of division processing units (50) formed corresponding to the pixel regions,
Each division processing unit is an imaging device that performs image processing in parallel with each other,
The drive unit drives each pixel region in parallel. 前記分割処理部の個数は、前記画素領域の個数より少なくされ、
前記分割処理部が対応する複数の前記画素領域を順次選択する選択部（６４）をさらに備え、
前記分割処理部は、対応する複数の前記画素領域のうち、前記選択部により選択された前記画素領域の前記電気信号に基づき画像処理を行うことを特徴とする請求項１に記載の撮像装置。 The number of the division processing units is less than the number of the pixel regions,
A selection unit (64) for sequentially selecting the plurality of pixel regions corresponding to the division processing unit;
The imaging apparatus according to claim 1, wherein the division processing unit performs image processing based on the electrical signal of the pixel region selected by the selection unit among the plurality of corresponding pixel regions. 前記分割処理部の画像処理により生成された処理信号を格納する記憶部（４０）をさらに備え、
各分割処理部は、共通の前記記憶部に前記処理信号を出力し、
前記記憶部は、各分割処理部の前記処理信号を互いに異なる記憶領域（５４）に格納することを特徴とする請求項１又は請求項２に記載の撮像装置。 A storage unit (40) for storing a processing signal generated by the image processing of the division processing unit;
Each division processing unit outputs the processing signal to the common storage unit,
The imaging device according to claim 1 or 2, wherein the storage unit stores the processing signals of the respective division processing units in different storage areas (54). 各分割処理部は、互いに異なる信号線（７０）を介して前記記憶部と接続され、前記記憶部に対して互いに並列に前記処理信号を出力することを特徴とする請求項３に記載の撮像装置。   The imaging according to claim 3, wherein each of the division processing units is connected to the storage unit via different signal lines (70), and outputs the processing signals in parallel to the storage unit. apparatus. 各分割処理部は、共通の信号線（５２）を介して前記記憶部と接続されていることを特徴とする請求項３に記載の撮像装置。   The imaging apparatus according to claim 3, wherein each division processing unit is connected to the storage unit via a common signal line (52). 前記画像処理部及び前記駆動部を有する処理デバイス（２４）をさらに備え、
前記撮像素子は、前記電気信号を出力するための第１電極（５６）を一面（２２ａ）に有し、
前記処理デバイスは、前記電気信号を入力するための第２電極（５８）を前記一面との対向面（２４ａ）に有し、
前記第１電極及び前記第２電極は、互いにはんだ接合されていることを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。 A processing device (24) having the image processing unit and the driving unit;
The imaging device has a first electrode (56) for outputting the electrical signal on one surface (22a),
The processing device has a second electrode (58) for inputting the electric signal on a surface (24a) facing the one surface,
The imaging apparatus according to claim 1, wherein the first electrode and the second electrode are soldered to each other. 前記分割処理部は、対応する前記画素領域の前記電気信号に加え、対応する前記画素領域と隣り合う前記画素領域の前記電気信号に基づき画像処理を行うことを特徴とする請求項１〜６のいずれか１項に記載の撮像装置。   The division processing unit performs image processing based on the electric signal of the pixel area adjacent to the corresponding pixel area in addition to the electric signal of the corresponding pixel area. The imaging device according to any one of the above.
JP2014259015A 2014-12-22 2014-12-22 Imaging device Active JP6507627B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014259015A JP6507627B2 (en) 2014-12-22 2014-12-22 Imaging device
DE102015225339.2A DE102015225339B4 (en) 2014-12-22 2015-12-15 PICTURE RECORDING DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014259015A JP6507627B2 (en) 2014-12-22 2014-12-22 Imaging device

Publications (2)

Publication Number Publication Date
JP2016119607A true JP2016119607A (en) 2016-06-30
JP6507627B2 JP6507627B2 (en) 2019-05-08

Family

ID=56099621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014259015A Active JP6507627B2 (en) 2014-12-22 2014-12-22 Imaging device

Country Status (2)

Country Link
JP (1) JP6507627B2 (en)
DE (1) DE102015225339B4 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022200225B3 (en) 2022-01-12 2023-07-06 Siemens Healthcare Gmbh Method for operating an image recording device, image recording device, computer program and electronically readable data carrier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033452A (en) * 2004-07-16 2006-02-02 Sony Corp Data processing method, data processing apparatus, semiconductor device for detecting physical quantity distribution, and electronic equipment
JP2008172410A (en) * 2007-01-10 2008-07-24 Sony Corp Imaging apparatus, image processing apparatus, image processing method, program for image processing method, and recording medium recorded with program for image processing method
JP2011071958A (en) * 2009-08-28 2011-04-07 Sony Corp Imaging device and camera system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289631A (en) 2003-03-24 2004-10-14 Fuji Photo Film Co Ltd Digital camera

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033452A (en) * 2004-07-16 2006-02-02 Sony Corp Data processing method, data processing apparatus, semiconductor device for detecting physical quantity distribution, and electronic equipment
JP2008172410A (en) * 2007-01-10 2008-07-24 Sony Corp Imaging apparatus, image processing apparatus, image processing method, program for image processing method, and recording medium recorded with program for image processing method
JP2011071958A (en) * 2009-08-28 2011-04-07 Sony Corp Imaging device and camera system

Also Published As

Publication number Publication date
DE102015225339B4 (en) 2020-08-20
JP6507627B2 (en) 2019-05-08
DE102015225339A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
CN108122937B (en) Imaging device
TWI667779B (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus
JP7013448B2 (en) Image sensor and image sensor
JP6228306B2 (en) Multi-aperture device and method for detecting object regions
US9282263B2 (en) Solid-state imaging apparatus with driving lines supplying driving signals through buffers arranged between pixels
US8068158B2 (en) Solid state imaging device capable of parallel reading of data from a plurality of pixel cells
TW201245767A (en) Solid-state imaging device and camera system
KR20160065464A (en) Color filter array, image sensor having the same and infrared data acquisition method using the same
JP2014165520A5 (en)
JP6541275B2 (en) Scan imaging system with new imaging sensor with gap for electronics
JP2015185823A (en) Solid state image sensor and imaging device
US11621284B2 (en) Solid-state imaging device and electronic device
JP2019068265A5 (en)
JP6507627B2 (en) Imaging device
US9509930B2 (en) Device comprising a set of electromagnetic radiation sensitive detectors and arrangement of a set of such devices
JP2007081870A (en) Display device
JP7458746B2 (en) Photoelectric conversion device, imaging system and mobile object
JP6173199B2 (en) Image processing apparatus, image processing method, and imaging apparatus
EP3499869B1 (en) Pixel sensing module and image capturing device
US20220398777A1 (en) Image sensing device and method of operating the same
JP6118094B2 (en) Pixel peripheral recording image sensor
JP2004134752A (en) Solid-state imaging device and camera using the same
JP2010118777A (en) Solid-state imaging apparatus, and method of driving the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R151 Written notification of patent or utility model registration

Ref document number: 6507627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250