JP2016116155A - Semiconductor device and oscillation method of semiconductor device - Google Patents
Semiconductor device and oscillation method of semiconductor device Download PDFInfo
- Publication number
- JP2016116155A JP2016116155A JP2014255010A JP2014255010A JP2016116155A JP 2016116155 A JP2016116155 A JP 2016116155A JP 2014255010 A JP2014255010 A JP 2014255010A JP 2014255010 A JP2014255010 A JP 2014255010A JP 2016116155 A JP2016116155 A JP 2016116155A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oscillation
- semiconductor device
- predetermined
- inverting amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、半導体装置及び半導体装置の発振方法に関する。 The present invention relates to a semiconductor device and a semiconductor device oscillation method.
一例として図６に示すように、従来の半導体装置１００は、発振回路１０２を備えている。発振回路１０２は、マイクロコンピュータ（図示省略）が内蔵されたチップ１０４、水晶振動子Ｑｚ、及び負荷容量Ｃ１，Ｃ２を備えている。チップ１０４は、チップ１０４の入力側パッドである入力端子ｘｔ０、チップ１０４の出力側パッドである出力端子ｘｔ１、反転増幅器１６、インバータ式のシュミット回路１８、及び帰還抵抗ｒｆを備えている。 As an example, as shown in FIG. 6, the conventional semiconductor device 100 includes an oscillation circuit 102. The oscillation circuit 102 includes a chip 104 in which a microcomputer (not shown) is built, a crystal resonator Qz, and load capacitors C1 and C2. The chip 104 includes an input terminal xt0 which is an input side pad of the chip 104, an output terminal xt1 which is an output side pad of the chip 104, an inverting amplifier 16, an inverter type Schmitt circuit 18, and a feedback resistor rf.
反転増幅器１６は制限抵抗ｒ１を介して接地されている。また、反転増幅器１６には、制限抵抗ｒ２を介して電源電圧ＶＤＤが供給されている。反転増幅器１６の入力端子は、入力端子ｘｔ０に接続されており、反転増幅器１６の出力端子は、出力端子ｘｔ１に接続されている。 The inverting amplifier 16 is grounded via the limiting resistor r1. The inverting amplifier 16 is supplied with the power supply voltage VDD via the limiting resistor r2. The input terminal of the inverting amplifier 16 is connected to the input terminal xt0, and the output terminal of the inverting amplifier 16 is connected to the output terminal xt1.
帰還抵抗ｒｆは、反転増幅器１６に並列に接続されており、反転増幅器１６により出力される信号を反転増幅器１６の入力端子に帰還させる。 The feedback resistor rf is connected in parallel to the inverting amplifier 16 and feeds back the signal output from the inverting amplifier 16 to the input terminal of the inverting amplifier 16.
シュミット回路１８の入力端子は、反転増幅器１６の出力端子に接続されている。シュミット回路１８の出力端子１８Ａにより出力される発振信号は、マイクロコンピュータのクロック信号として使用される。 The input terminal of the Schmitt circuit 18 is connected to the output terminal of the inverting amplifier 16. The oscillation signal output from the output terminal 18A of the Schmitt circuit 18 is used as a clock signal for the microcomputer.
水晶振動子Ｑｚは、反転増幅器１６に並列に接続されている。すなわち、水晶振動子Ｑｚの一端は、入力端子ｘｔ０に接続されており、水晶振動子Ｑｚの他端が出力端子ｘｔ１に接続されている。 The crystal resonator Qz is connected to the inverting amplifier 16 in parallel. That is, one end of the crystal resonator Qz is connected to the input terminal xt0, and the other end of the crystal resonator Qz is connected to the output terminal xt1.
負荷容量Ｃ１の一端は、入力端子ｘｔ０に接続されており、負荷容量Ｃ１の他端は、接地されている。負荷容量Ｃ２の一端は、出力端子ｘｔ１に接続されており、負荷容量Ｃ２の他端は、接地されている。 One end of the load capacitor C1 is connected to the input terminal xt0, and the other end of the load capacitor C1 is grounded. One end of the load capacitor C2 is connected to the output terminal xt1, and the other end of the load capacitor C2 is grounded.
このように構成された発振回路１０２では、電源電圧ＶＤＤが所定の電圧レベルにまで立ち上がった後、外来ノイズ等によって水晶振動子Ｑｚの振動が誘起される。水晶振動子Ｑｚの振動周波数は、負荷容量Ｃ１，Ｃ２によって調整される。そして、反転増幅器１６は、水晶振動子Ｑｚの発振振幅を増幅させる。水晶振動子Ｑｚの発振振幅が増幅されて得られた発振信号は、帰還抵抗ｒｆ及び水晶振動子Ｑｚによって反転増幅器１６の入力端子に帰還されることで、一例として図７に示すように、反転増幅器１６によって振幅が増幅される。このように生成された発振信号は、反転増幅器１６によりシュミット回路１８に出力される。シュミット回路１８では、反転増幅器１６から入力された発振信号の振幅が、一例として図７に示すように調整され、調整された発振信号が後段回路であるマイクロコンピュータに出力される。 In the oscillation circuit 102 configured as described above, after the power supply voltage VDD rises to a predetermined voltage level, vibration of the crystal resonator Qz is induced by external noise or the like. The vibration frequency of the crystal resonator Qz is adjusted by the load capacitors C1 and C2. Then, the inverting amplifier 16 amplifies the oscillation amplitude of the crystal resonator Qz. The oscillation signal obtained by amplifying the oscillation amplitude of the crystal resonator Qz is fed back to the input terminal of the inverting amplifier 16 by the feedback resistor rf and the crystal resonator Qz, and as an example, as shown in FIG. The amplitude is amplified by the amplifier 16. The oscillation signal generated in this way is output to the Schmitt circuit 18 by the inverting amplifier 16. In the Schmitt circuit 18, the amplitude of the oscillation signal input from the inverting amplifier 16 is adjusted as shown in FIG. 7 as an example, and the adjusted oscillation signal is output to a microcomputer that is a subsequent circuit.
ところで、半導体装置１００では、外来ノイズ等のノイズ成分のうち、水晶振動子Ｑｚの共振周波数帯のノイズ成分だけが水晶振動子を通り、反転増幅器１６の相互コンダクタンスによって発振信号の振幅が増幅される。そして、これが繰り返されることで、発振信号の振幅が徐々に増幅される。そのため、半導体装置１００では、発振信号が不安定状態を経て安定状態に達するまでに多大な時間を要する。 By the way, in the semiconductor device 100, only noise components in the resonance frequency band of the crystal resonator Qz out of noise components such as external noise pass through the crystal resonator, and the amplitude of the oscillation signal is amplified by the mutual conductance of the inverting amplifier 16. . Then, by repeating this, the amplitude of the oscillation signal is gradually amplified. Therefore, in the semiconductor device 100, it takes a long time for the oscillation signal to reach a stable state through an unstable state.
そこで、特許文献１〜４に記載の技術では、１クロック程度のパルス信号によって水晶振動子Ｑｚの振動を誘起することで、発振信号が安定状態に達するまでに要する時間の短縮化を図っている。 Thus, in the techniques described in Patent Documents 1 to 4, the time required for the oscillation signal to reach a stable state is shortened by inducing vibration of the crystal resonator Qz with a pulse signal of about one clock. .
しかしながら、１クロック程度のパルス信号では、ノイズ成分を助長させるには不十分であるため、発振信号が安定状態に達するまでに要する時間の短縮化が十分に行われない。 However, since a pulse signal of about 1 clock is insufficient to promote the noise component, the time required for the oscillation signal to reach a stable state cannot be sufficiently shortened.
本発明は上記問題点を解決するために成されたものであり、１クロック程度のパルス信号によって水晶振動子の振動が誘起される場合に比べ、発振信号が安定状態に達するまでに要する時間を短くすることができる半導体装置及び半導体装置の発振方法を提供することを目的とする。 The present invention has been made in order to solve the above-described problems. Compared with the case where the vibration of the crystal resonator is induced by a pulse signal of about one clock, the time required for the oscillation signal to reach a stable state is reduced. It is an object of the present invention to provide a semiconductor device and a semiconductor device oscillation method that can be shortened.
上記目的を達成するために、請求項１に記載の半導体装置は、水晶振動子に並列に接続された反転増幅器と、前記反転増幅器の入力端子に接続されたプルアップ用の第１トランジスタと、前記入力端子に接続されたプルダウン用の第２トランジスタと、前記第１トランジスタ及び前記第２トランジスタが所定期間内に交互にオンされるように前記第１トランジスタ及び前記第２トランジスタを制御する制御信号を前記第１トランジスタ及び前記第２トランジスタに供給する供給部と、を含む。 In order to achieve the above object, a semiconductor device according to claim 1 includes an inverting amplifier connected in parallel to a crystal resonator, a first transistor for pull-up connected to an input terminal of the inverting amplifier, A pull-down second transistor connected to the input terminal, and a control signal for controlling the first transistor and the second transistor so that the first transistor and the second transistor are alternately turned on within a predetermined period. And a supply unit for supplying the first transistor and the second transistor to each other.
上記目的を達成するために、請求項１１に記載の半導体装置の発振方法は、水晶振動子に並列に接続された反転増幅器と、前記反転増幅器の入力端子に接続されたプルアップ用の第１トランジスタと、前記入力端子に接続されたプルダウン用の第２トランジスタと、を含む半導体装置の発振方法であって、前記第１トランジスタ及び前記第２トランジスタが所定期間内に交互にオンされるように前記第１トランジスタ及び前記第２トランジスタを制御する制御信号を前記第１トランジスタ及び前記第２トランジスタに供給することを含む。 In order to achieve the above object, an oscillation method for a semiconductor device according to claim 11 includes an inverting amplifier connected in parallel to a crystal resonator and a first pull-up connected to an input terminal of the inverting amplifier. An oscillation method of a semiconductor device including a transistor and a second pull-down transistor connected to the input terminal, wherein the first transistor and the second transistor are alternately turned on within a predetermined period. And supplying a control signal for controlling the first transistor and the second transistor to the first transistor and the second transistor.
本発明によれば、１クロック程度のパルス信号によって水晶振動子の振動が誘起される場合に比べ、発振信号が安定状態に達するまでに要する時間を短くすることができる、という効果が得られる。 According to the present invention, it is possible to shorten the time required for the oscillation signal to reach a stable state as compared with the case where the vibration of the crystal resonator is induced by a pulse signal of about one clock.
以下、図面を参照して、本発明を実施するための形態例について詳細に説明する。なお、以下の説明では、図６に示す半導体装置１００と同一の部材については同一の符号を付して、その説明を省略する。また、以下では、説明の便宜上、Ｎ型ＭＯＳ（metal-oxide-semiconductor）電界効果トランジスタを「Ｎ型トランジスタ」と称し、Ｐ型ＭＯＳ電界効果トランジスタを「Ｐ型トランジスタ」と称する。 Embodiments for carrying out the present invention will be described below in detail with reference to the drawings. In the following description, the same members as those of the semiconductor device 100 shown in FIG. 6 are denoted by the same reference numerals, and the description thereof is omitted. Hereinafter, for convenience of explanation, an N-type MOS (metal-oxide-semiconductor) field effect transistor is referred to as an “N-type transistor”, and a P-type MOS field effect transistor is referred to as a “P-type transistor”.
一例として図１に示すように、半導体装置１０は、半導体装置１００に比べ、発振回路１０２に代えて発振回路１２を有する点が異なる。発振回路１２は、発振回路１０２に比べ、チップ１０４に代えてチップ１４を有する点が異なる。チップ１４は、チップ１０４に比べ、誘起補助部２０を有する点が異なる。 As an example, as illustrated in FIG. 1, the semiconductor device 10 is different from the semiconductor device 100 in that an oscillation circuit 12 is provided instead of the oscillation circuit 102. The oscillation circuit 12 is different from the oscillation circuit 102 in that it includes a chip 14 instead of the chip 104. The chip 14 is different from the chip 104 in that it has the induction assisting unit 20.
誘起補助部２０は、電源電圧ＶＤＤが所定の電圧レベルに立ち上がった後のノイズ成分による水晶振動子Ｑｚの振動の誘起を補助する。誘起補助部２０は、Ｐ型トランジスタｐ０、Ｎ型トランジスタｎ０、第１接続端子２０Ａ，２０Ｂ、及び供給部２２を含む。なお、Ｐ型トランジスタｐ０は、本発明に係る第１トランジスタの一例であり、Ｎ型トランジスタｎ０は、本発明に係る第２トランジスタの一例である。 The induction assisting unit 20 assists the induction of the vibration of the crystal resonator Qz by the noise component after the power supply voltage VDD rises to a predetermined voltage level. The induction assisting unit 20 includes a P-type transistor p0, an N-type transistor n0, first connection terminals 20A and 20B, and a supply unit 22. The P-type transistor p0 is an example of the first transistor according to the present invention, and the N-type transistor n0 is an example of the second transistor according to the present invention.
Ｐ型トランジスタｐ０は、プルアップ用のトランジスタである。Ｐ型トランジスタｐ０のソースには電源電圧ＶＤＤが印加されている。Ｐ型トランジスタｐ０のドレインは、反転増幅器１６の入力端子に接続されている。Ｐ型トランジスタｐ０のゲートは、第１接続端子２０Ａに接続されている。従って、第１接続端子２０Ａを介してＰ型トランジスタｐ０のゲートにオン電圧が印加されることでＰ型トランジスタｐ０がオンされると、反転増幅器１６の入力端子が電源電圧ＶＤＤにプルアップされる。 The P-type transistor p0 is a pull-up transistor. A power supply voltage VDD is applied to the source of the P-type transistor p0. The drain of the P-type transistor p0 is connected to the input terminal of the inverting amplifier 16. The gate of the P-type transistor p0 is connected to the first connection terminal 20A. Accordingly, when the on-voltage is applied to the gate of the p-type transistor p0 via the first connection terminal 20A and the p-type transistor p0 is turned on, the input terminal of the inverting amplifier 16 is pulled up to the power supply voltage VDD. .
Ｎ型トランジスタｎ０は、プルダウン用のトランジスタである。Ｎ型トランジスタｎ０のソースは接地されている。Ｎ型トランジスタｎ０のドレインは、反転増幅器１６の入力端子に接続されている。Ｎ型トランジスタｎ０のゲートは、第２接続端子２０Ｂに接続されている。従って、第２接続端子２０Ｂを介してＮ型トランジスタｎ０のゲートにオン電圧が印加されることでＮ型トランジスタｎ０がオンされると、反転増幅器１６の入力端子が接地電圧にプルダウンされる。 The N-type transistor n0 is a pull-down transistor. The source of the N-type transistor n0 is grounded. The drain of the N-type transistor n0 is connected to the input terminal of the inverting amplifier 16. The gate of the N-type transistor n0 is connected to the second connection terminal 20B. Therefore, when the on-voltage is applied to the gate of the n-type transistor n0 via the second connection terminal 20B and the n-type transistor n0 is turned on, the input terminal of the inverting amplifier 16 is pulled down to the ground voltage.
供給部２２は、制御信号をＰ型トランジスタｐ０及びＮ型トランジスタｎ０に供給する。制御信号とは、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０が所定期間内に交互にオンされるようにＰ型トランジスタｐ０及びＮ型トランジスタｎ０を制御する信号を指す。 The supply unit 22 supplies a control signal to the P-type transistor p0 and the N-type transistor n0. The control signal refers to a signal for controlling the P-type transistor p0 and the N-type transistor n0 so that the P-type transistor p0 and the N-type transistor n0 are alternately turned on within a predetermined period.
よって、制御信号がＰ型トランジスタｐ０及びＮ型トランジスタｎ０に供給されると、制御信号がローレベルの場合は、Ｐ型トランジスタｐ０がオンされる一方で、Ｎ型トランジスタｎ０がオフされる。また、制御信号がハイレベルの場合は、Ｐ型トランジスタｐ０がオフされる一方で、Ｎ型トランジスタｎ０がオンされる。 Therefore, when the control signal is supplied to the P-type transistor p0 and the N-type transistor n0, when the control signal is at a low level, the P-type transistor p0 is turned on while the N-type transistor n0 is turned off. When the control signal is high level, the P-type transistor p0 is turned off while the N-type transistor n0 is turned on.
一例として図２に示すように、供給部２２は、ＲＣ発振回路２４、カウンタ２６、一致回路２８、レジスタ３０、及び論理回路３２を含む。 As an example, as illustrated in FIG. 2, the supply unit 22 includes an RC oscillation circuit 24, a counter 26, a matching circuit 28, a register 30, and a logic circuit 32.
一例として図３に示すように、ＲＣ発振回路２４は、Ｄフリップフロップ４０、トリミング抵抗４２、反転増幅器４４，４６，４８，５０，５２，５４，５６、Ｐ型トランジスタｐ１，ｐ２ｐ３、及びＮ型トランジスタｎ１，ｎ２を含む。 As shown in FIG. 3 as an example, the RC oscillation circuit 24 includes a D flip-flop 40, a trimming resistor 42, inverting amplifiers 44, 46, 48, 50, 52, 54, 56, P-type transistors p1, p2p3, and N-type. Transistors n1 and n2 are included.
Ｄフリップフロップ４０は、Ｄ端子、Ｑ端子、ＱＮ端子、ＣＫ端子、及びＳ端子を有する。Ｄ端子はＱＮ端子に接続されており、Ｑ端子は反転増幅器４８の入力端子に接続されている。ＣＫ端子には、反転増幅器５４の入力端子が接続されている。反転増幅器５４の出力端子は反転増幅器５６の入力端子に接続されており、反転増幅器５６の出力端子はトリミング抵抗４２の一端に接続されている。トリミング抵抗４２の他端は、コンデンサＣ４を介して接地されている。 The D flip-flop 40 has a D terminal, a Q terminal, a QN terminal, a CK terminal, and an S terminal. The D terminal is connected to the QN terminal, and the Q terminal is connected to the input terminal of the inverting amplifier 48. The input terminal of the inverting amplifier 54 is connected to the CK terminal. The output terminal of the inverting amplifier 54 is connected to the input terminal of the inverting amplifier 56, and the output terminal of the inverting amplifier 56 is connected to one end of the trimming resistor 42. The other end of the trimming resistor 42 is grounded via a capacitor C4.
トリミング抵抗４２とコンデンサＣ４との接続点は、反転増幅器５４と反転増幅器５６との接続点にコンデンサＣ３を介して接続されている。また、トリミング抵抗４２とコンデンサＣ４との接続点は、Ｎ型トランジスタｎ１のゲート、Ｐ型トランジスタｐ１のドレイン、及びＰ型トランジスタｐ２のゲートに接続されている。 A connection point between the trimming resistor 42 and the capacitor C4 is connected to a connection point between the inverting amplifier 54 and the inverting amplifier 56 via the capacitor C3. The connection point between the trimming resistor 42 and the capacitor C4 is connected to the gate of the N-type transistor n1, the drain of the P-type transistor p1, and the gate of the P-type transistor p2.
Ｐ型トランジスタｐ２のソースは、Ｐ型トランジスタｐ１のソース及びＰ型トランジスタｐ３のソースに接続されている。Ｐ型トランジスタｐ２のドレインは、Ｐ型トランジスタｐ３のドレイン及びＮ型トランジスタｎ１のドレインに接続されている。Ｎ型トランジスタｎ１のソースは、Ｎ型トランジスタｎ２のドレインに接続されており、Ｎ型トランジスタｎ２のソースは、接地されている。 The source of the P-type transistor p2 is connected to the source of the P-type transistor p1 and the source of the P-type transistor p3. The drain of the P-type transistor p2 is connected to the drain of the P-type transistor p3 and the drain of the N-type transistor n1. The source of the N-type transistor n1 is connected to the drain of the N-type transistor n2, and the source of the N-type transistor n2 is grounded.
反転増幅器５０の入力端子は、Ｐ型トランジスタｐ３のドレインに接続されており、反転増幅器５０の出力端子は、反転増幅器５２の入力端子に接続されている。反転増幅器５２の出力端子は、Ｄフリップフロップ４０のＣＫ端子に接続されている。 The input terminal of the inverting amplifier 50 is connected to the drain of the P-type transistor p 3, and the output terminal of the inverting amplifier 50 is connected to the input terminal of the inverting amplifier 52. The output terminal of the inverting amplifier 52 is connected to the CK terminal of the D flip-flop 40.
反転増幅器４４の出力端子は反転増幅器４６の入力端子に接続されており、反転増幅器４６の出力端子は、Ｐ型トランジスタｐ１のゲート、Ｐ型トランジスタｐ３のゲート、及びＮ型トランジスタｎ２のゲートに接続されている。反転増幅器４４と反転増幅器４６との接続点は、Ｄフリップフロップ４０のＳ端子に接続されている。 The output terminal of the inverting amplifier 44 is connected to the input terminal of the inverting amplifier 46, and the output terminal of the inverting amplifier 46 is connected to the gate of the P-type transistor p1, the gate of the P-type transistor p3, and the gate of the N-type transistor n2. Has been. A connection point between the inverting amplifier 44 and the inverting amplifier 46 is connected to the S terminal of the D flip-flop 40.
反転増幅器４４の入力端子には、ＲＣ発振回路２４の発振を許可する発振許可信号が入力される。発振許可信号は、Ｄフリップフロップ４０によって制御される信号である。従って、電源電圧ＶＤＤの上昇中にＤフリップフロップ４０が動作可能な電圧になると、Ｄフリップフロップ４０での値が確定し、発振許可信号が作用してＲＣ発振回路２４が動作し、反転増幅器４８によりＲＣ発振信号が出力される。反転増幅器４８により出力されるＲＣ発振信号は、例えば、水晶振動子Ｑｚの共振周波数で発振するＲＣ発振信号であり、コンデンサＣ３，Ｃ４の容量値が固定された状態で調整用信号によりトリミング抵抗４２が調整されることで生成される。水晶振動子Ｑｚの共振周波数とは、例えば、３２ｋＨｚを指す。 An oscillation permission signal for permitting the oscillation of the RC oscillation circuit 24 is input to the input terminal of the inverting amplifier 44. The oscillation permission signal is a signal controlled by the D flip-flop 40. Accordingly, when the voltage of the D flip-flop 40 becomes operable while the power supply voltage VDD is rising, the value in the D flip-flop 40 is determined, the oscillation enable signal is activated, the RC oscillation circuit 24 operates, and the inverting amplifier 48 As a result, an RC oscillation signal is output. The RC oscillation signal output from the inverting amplifier 48 is, for example, an RC oscillation signal that oscillates at the resonance frequency of the crystal resonator Qz. The trimming resistor 42 is adjusted by an adjustment signal in a state where the capacitance values of the capacitors C3 and C4 are fixed. Is generated by adjusting. The resonance frequency of the crystal resonator Qz indicates, for example, 32 kHz.
一例として図２に示すように、ＲＣ発振回路２４により出力されたＲＣ発振信号は、カウンタ２６及び論理回路３２に入力される。カウンタ２６は、入力されたＲＣ発振信号のクロック数をカウントする。 As an example, as shown in FIG. 2, the RC oscillation signal output from the RC oscillation circuit 24 is input to the counter 26 and the logic circuit 32. The counter 26 counts the number of clocks of the input RC oscillation signal.
レジスタ３０には、発振回路１２によって得られる発振信号が安定状態に達するクロック数として水晶振動子Ｑｚの種類に応じて定められたクロック数を特定するクロック数特定情報が格納されている。なお、半導体装置１０に接続されたタッチパネルやキーボード等の受付手段（図示省略）によって受け付けられたクロック数特定情報がレジスタ３０に上書き保存されることで、レジスタ３０のクロック数特定情報は更新される。 The register 30 stores clock number specifying information for specifying the number of clocks determined according to the type of the crystal resonator Qz as the number of clocks at which the oscillation signal obtained by the oscillation circuit 12 reaches a stable state. Note that the clock number specifying information in the register 30 is updated by overwriting and saving the clock number specifying information received by receiving means (not shown) such as a touch panel and a keyboard connected to the semiconductor device 10 in the register 30. .
一致回路２８は、カウンタ２６によってカウントされたクロック数とレジスタ３０に格納されているクロック数特定情報により特定されるクロック数とが一致した場合に、カウンタ２６を停止する。 The coincidence circuit 28 stops the counter 26 when the number of clocks counted by the counter 26 coincides with the number of clocks specified by the clock number specifying information stored in the register 30.
論理回路３２は、入力されたＲＣ発振信号に同期する制御信号を生成し、生成した制御信号を第１接続端子２０Ａ及び第２接続端子２０Ｂに供給する。そして、論理回路３２は、カウンタ２６が停止したことを条件に、第１接続端子２０Ａ及び第２接続端子２０Ｂに対する制御信号の供給を停止する。 The logic circuit 32 generates a control signal synchronized with the input RC oscillation signal, and supplies the generated control signal to the first connection terminal 20A and the second connection terminal 20B. Then, the logic circuit 32 stops supplying the control signal to the first connection terminal 20A and the second connection terminal 20B on condition that the counter 26 is stopped.
ＲＣ発振回路２４は、出力端子１８Ｂに接続されており、出力端子１８Ｂは、チップ１４に内蔵された被供給部の一例であるマイクロコンピュータに接続されている。ＲＣ発振回路２４は、論理回路３２により第１接続端子２０Ａ及び第２接続端子２０Ｂに対する制御信号の供給が停止された後、周波数帯を切り替えて発振動作を行う。 The RC oscillation circuit 24 is connected to an output terminal 18B, and the output terminal 18B is connected to a microcomputer that is an example of a supplied part built in the chip 14. The RC oscillation circuit 24 performs the oscillation operation by switching the frequency band after the logic circuit 32 stops supplying the control signal to the first connection terminal 20A and the second connection terminal 20B.
なお、被供給部は、出力端子１８Ａにより出力される信号の供給先と同じ供給先であってもよいし、出力端子１８Ａにより出力される信号の供給先と異なる供給先であってもよい。例えば、出力端子１８Ａにより出力される発振信号が３２ｋＨｚの周波数の発振信号であり、出力端子１８Ｂにより出力されるＲＣ発振信号が４ＭＨｚの周波数のＲＣ発振信号である場合、マイクロコンピュータに対して、３２ｋＨｚの周波数の発振信号の代わりに４ＭＨｚの周波数のＲＣ発振信号が供給されてもよいし、４ＭＨｚの周波数のＲＣ発振信号は、マイクロコンピュータ以外の部品であるカウンタ等に供給されてもよい。 The supplied portion may be the same supply destination as the supply destination of the signal output from the output terminal 18A, or may be a supply destination different from the supply destination of the signal output from the output terminal 18A. For example, when the oscillation signal output from the output terminal 18A is an oscillation signal having a frequency of 32 kHz and the RC oscillation signal output from the output terminal 18B is an RC oscillation signal having a frequency of 4 MHz, Instead of an oscillation signal with a frequency of 4 MHz, an RC oscillation signal with a frequency of 4 MHz may be supplied, or an RC oscillation signal with a frequency of 4 MHz may be supplied to a counter or the like that is a component other than the microcomputer.
ここで、周波数帯を切り替えるとは、水晶振動子Ｑｚの共振周波数帯とは異なる周波数帯に切り替えることを意味する。この場合、例えば、ＲＣ発振回路２４は、水晶振動子Ｑｚの共振周波数帯よりも高い周波数帯で発振動作を行う。水晶振動子Ｑｚの共振周波数帯よりも高い周波数帯とは、例えば、４ＭＨｚ程度の周波数帯を指す。 Here, switching the frequency band means switching to a frequency band different from the resonance frequency band of the crystal resonator Qz. In this case, for example, the RC oscillation circuit 24 performs an oscillation operation in a frequency band higher than the resonance frequency band of the crystal resonator Qz. The frequency band higher than the resonance frequency band of the crystal resonator Qz indicates, for example, a frequency band of about 4 MHz.
ＲＣ発振回路２４は、周波数帯を切り替えて発振動作を行うことで、水晶振動子Ｑｚの周波数帯とは異なる周波数帯のＲＣ発振信号を生成し、生成したＲＣ発振信号を、出力端子１８Ｂを介してマイクロコンピュータに供給する。 The RC oscillation circuit 24 performs an oscillation operation by switching the frequency band, thereby generating an RC oscillation signal having a frequency band different from the frequency band of the crystal resonator Qz, and the generated RC oscillation signal via the output terminal 18B. Supply to the microcomputer.
次に、半導体装置１０の動作について図４及び図５を参照しながら説明する。なお、以下では、説明の便宜上、水晶振動子Ｑｚの共振周波数が３２ｋＨｚの場合について説明する。 Next, the operation of the semiconductor device 10 will be described with reference to FIGS. In the following, for convenience of explanation, the case where the resonance frequency of the crystal resonator Qz is 32 kHz will be described.
電源電圧ＶＤＤが所定の電圧レベルにまで立ち上がると、ノイズ成分によって水晶振動子Ｑｚの振動が誘起される。ノイズ成分のうち、３２ｋＨｚ近辺のノイズ成分だけが水晶振動子Ｑｚを通り、水晶振動子Ｑｚの発振振幅が反転増幅器１６によって徐々に増幅されることで、発振回路１２による発振動作を示す発振信号が出力端子ｘｔ１，１８Ａにより出力される。 When the power supply voltage VDD rises to a predetermined voltage level, the vibration of the crystal unit Qz is induced by the noise component. Of the noise components, only the noise component in the vicinity of 32 kHz passes through the crystal resonator Qz, and the oscillation amplitude of the crystal resonator Qz is gradually amplified by the inverting amplifier 16, whereby an oscillation signal indicating the oscillation operation by the oscillation circuit 12 is generated. Output from output terminals xt1, 18A.
一方、ＲＣ発振回路２４では、３２ｋＨｚのＲＣ発振信号が生成され、生成されたＲＣ発振信号が論理回路３２に供給される。論理回路３２では、ＲＣ発振信号が供給されると、ＲＣ発振信号に同期した制御信号が生成され、生成された制御信号が第１接続端子２０Ａ及び第２接続端子２０Ｂに供給される。 On the other hand, in the RC oscillation circuit 24, a 32 kHz RC oscillation signal is generated, and the generated RC oscillation signal is supplied to the logic circuit 32. In the logic circuit 32, when the RC oscillation signal is supplied, a control signal synchronized with the RC oscillation signal is generated, and the generated control signal is supplied to the first connection terminal 20A and the second connection terminal 20B.
第１接続端子２０Ａに供給された制御信号は、Ｐ型トランジスタｐ０のゲートに供給され、第２接続端子２０Ｂに供給された制御信号は、Ｎ型トランジスタｎ０のゲートに供給される。これにより、水晶振動子Ｑｚの共振周波数である３２ｋＨｚ近辺の周波数でＰ型トランジスタｐ０及びＮ型トランジスタｎ０が交互にオンされる。 The control signal supplied to the first connection terminal 20A is supplied to the gate of the P-type transistor p0, and the control signal supplied to the second connection terminal 20B is supplied to the gate of the N-type transistor n0. As a result, the P-type transistor p0 and the N-type transistor n0 are alternately turned on at a frequency around 32 kHz, which is the resonance frequency of the crystal resonator Qz.
そのため、３２ｋＨｚ近辺のノイズ成分が助長され、一例として図４に示すように、発振回路１２により出力される発振信号は、図７に示す発振信号に比べ、振幅が早く増大する。結果的に、発振回路１２により出力される発振信号は、図７に示す発振信号に比べ、早く安定状態に達する。 Therefore, a noise component around 32 kHz is promoted, and as an example, as shown in FIG. 4, the oscillation signal output from the oscillation circuit 12 increases in amplitude faster than the oscillation signal shown in FIG. As a result, the oscillation signal output from the oscillation circuit 12 reaches a stable state earlier than the oscillation signal shown in FIG.
カウンタ２６によってカウントされたクロック数がレジスタ３０に格納されているクロック数特定情報により特定されるクロック数と一致した場合、カウンタ２６によって、発振回路１２により出力される発振信号が安定状態に達したと判定される。カウンタ２６によって発振信号が安定状態に達したと判定されると、論理回路３２による制御信号の供給が停止される。 When the number of clocks counted by the counter 26 matches the number of clocks specified by the clock number specifying information stored in the register 30, the oscillation signal output from the oscillation circuit 12 has reached a stable state by the counter 26. It is determined. When the counter 26 determines that the oscillation signal has reached a stable state, the supply of the control signal by the logic circuit 32 is stopped.
例えば、図５に示すように、カウンタ２６によってクロック数として“１０”がカウントされたことを条件に、第１接続端子２０Ａ及び第２接続端子２０Ｂに対する制御信号の供給が停止される。また、図５に示す例では、制御信号の供給が停止されると、出力端子ｘｔ１の電圧レベルは、ローレベルから電源電圧ＶＤＤの１／２の電圧レベルに遷移し、入力端子ｘｔ０の電圧レベルは、ハイレベルから電源電圧ＶＤＤの１／２の電圧レベルに遷移する。また、制御信号の供給が停止されてから電源電圧ＶＤＤの１／２の電圧レベルまでの遷移に要する時間は、帰還抵抗ｒｆ及びコンデンサＣ１，Ｃ２によって決まる。 For example, as shown in FIG. 5, the supply of control signals to the first connection terminal 20A and the second connection terminal 20B is stopped on the condition that the counter 26 has counted “10” as the number of clocks. In the example shown in FIG. 5, when the supply of the control signal is stopped, the voltage level of the output terminal xt1 changes from a low level to a voltage level that is ½ of the power supply voltage VDD, and the voltage level of the input terminal xt0. Transits from a high level to a voltage level that is ½ of the power supply voltage VDD. The time required for the transition from the supply of the control signal to the voltage level ½ of the power supply voltage VDD is determined by the feedback resistor rf and the capacitors C1 and C2.
一方、論理回路３２による制御信号の供給が停止された後、ＲＣ発振回路２４により、水晶振動子Ｑｚの共振周波数帯よりも高い周波数帯のＲＣ発振信号、例えば、４ＭＨｚのＲＣ発振信号が生成される。そして、生成されたＲＣ発振信号は、ＲＣ発振回路２４により、出力端子１８Ｂを介してマイクロコンピュータに供給される。 On the other hand, after the supply of the control signal by the logic circuit 32 is stopped, the RC oscillation circuit 24 generates an RC oscillation signal in a frequency band higher than the resonance frequency band of the crystal resonator Qz, for example, an RC oscillation signal of 4 MHz. The The generated RC oscillation signal is supplied to the microcomputer by the RC oscillation circuit 24 via the output terminal 18B.
以上説明したように、半導体装置１０では、供給部２２により、制御信号がＰ型トランジスタｐ０及びＮ型トランジスタｎ０が供給される。そして、制御信号は、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０が所定期間内に交互にオンされるようにＰ型トランジスタｐ０及びＮ型トランジスタｎ０を制御する制御信号である。よって、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０が所定期間内に交互にオンされるので、水晶振動子Ｑｚの振動を誘起するノイズ成分が助長され、発振信号の振幅の増大が促進される。これにより、半導体装置１０は、１クロック程度のパルス信号によって水晶振動子の振動が誘起される場合に比べ、発振信号が安定状態に達するまでに要する時間を短くすることができる。 As described above, in the semiconductor device 10, the supply unit 22 supplies the control signal to the P-type transistor p0 and the N-type transistor n0. The control signal is a control signal for controlling the P-type transistor p0 and the N-type transistor n0 so that the P-type transistor p0 and the N-type transistor n0 are alternately turned on within a predetermined period. Accordingly, since the P-type transistor p0 and the N-type transistor n0 are alternately turned on within a predetermined period, the noise component that induces the vibration of the crystal resonator Qz is promoted, and the increase in the amplitude of the oscillation signal is promoted. Thereby, the semiconductor device 10 can shorten the time required for the oscillation signal to reach a stable state as compared with the case where the vibration of the crystal resonator is induced by the pulse signal of about one clock.
また、半導体装置１０では、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０が水晶振動子Ｑｚの共振周波数帯に対応する周期で交互にオンされる。よって、半導体装置１０は、水晶振動子Ｑｚの共振周波数帯に対応しない周期でＰ型トランジスタｐ０及びＮ型トランジスタｎ０が交互にオンされる場合に比べ、発振信号が安定状態に達するまでに要する時間を短くすることができる。 In the semiconductor device 10, the P-type transistor p0 and the N-type transistor n0 are alternately turned on at a period corresponding to the resonance frequency band of the crystal resonator Qz. Therefore, the semiconductor device 10 requires a longer time for the oscillation signal to reach a stable state than when the P-type transistor p0 and the N-type transistor n0 are alternately turned on at a period not corresponding to the resonance frequency band of the crystal resonator Qz. Can be shortened.
また、半導体装置１０では、ＲＣ発振回路２４によりＲＣ発振信号が生成され、論理回路３２によりＲＣ発振信号に同期した制御信号が生成される。よって、半導体装置１０は、ＲＣ発振回路２４を用いずに制御信号を生成する場合に比べ、簡易に制御信号を生成することができる。 In the semiconductor device 10, an RC oscillation signal is generated by the RC oscillation circuit 24, and a control signal synchronized with the RC oscillation signal is generated by the logic circuit 32. Therefore, the semiconductor device 10 can generate the control signal more easily than when the control signal is generated without using the RC oscillation circuit 24.
また、半導体装置１０では、水晶振動子Ｑｚの共振周波数帯に相当する周波数帯として予め定められた周波数帯のＲＣ発振信号が生成されたことを条件に、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０に対する制御信号の供給が開始される。よって、半導体装置１０は、水晶振動子Ｑｚの共振周波数帯に相当する周波数帯として予め定められた周波数帯のＲＣ発振信号が生成される前に制御信号の供給を開始する場合に比べ、発振信号が安定状態に達するまでに要する時間を短くすることができる。 Further, in the semiconductor device 10, the RC oscillation signal of the frequency band set in advance as a frequency band corresponding to the resonance frequency band of the crystal resonator Qz is generated, with respect to the P-type transistor p0 and the N-type transistor n0. Supply of the control signal is started. Therefore, the semiconductor device 10 has an oscillation signal as compared with the case where the supply of the control signal is started before the RC oscillation signal in the frequency band predetermined as the frequency band corresponding to the resonance frequency band of the crystal resonator Qz is generated. The time required to reach a stable state can be shortened.
また、半導体装置１０では、ＲＣ発振回路２４で生成されたＲＣ発振信号から所定のクロック数がカウントされたことを条件に、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０に対する制御信号の供給が停止される。よって、半導体装置１０は、ＲＣ発振回路２４で生成されたＲＣ発振信号から所定のクロック数をカウントする前に又は所定のクロック数を超えるカウント数をカウントしてから制御信号の供給を停止する場合に比べ、制御信号を過不足なく供給することができる。 In the semiconductor device 10, the supply of control signals to the P-type transistor p0 and the N-type transistor n0 is stopped on condition that a predetermined number of clocks has been counted from the RC oscillation signal generated by the RC oscillation circuit 24. . Therefore, when the semiconductor device 10 stops supplying the control signal before counting the predetermined number of clocks from the RC oscillation signal generated by the RC oscillation circuit 24 or counting the number exceeding the predetermined number of clocks. Compared to, control signals can be supplied without excess or deficiency.
また、半導体装置１０では、ＲＣ発振回路２４で生成されたＲＣ発振信号から、水晶振動子Ｑｚの種類毎に定められたクロック数がカウントされたことを条件に、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０に対する制御信号の供給が停止される。よって、半導体装置１０は、水晶振動子Ｑｚの種類毎に定められていないクロック数がカウントされたことを条件に制御信号の供給を停止する場合に比べ、制御信号を過不足なく供給することができる。 In the semiconductor device 10, the P-type transistor p0 and the N-type transistor are provided on the condition that the number of clocks determined for each type of the crystal resonator Qz is counted from the RC oscillation signal generated by the RC oscillation circuit 24. The supply of the control signal to n0 is stopped. Therefore, the semiconductor device 10 can supply the control signal more or less than the case where the supply of the control signal is stopped on the condition that the number of clocks not determined for each type of the crystal resonator Qz is counted. it can.
また、半導体装置１０では、レジスタ３０にクロック数特定情報が変更可能に格納されている。よって、半導体装置１０は、レジスタ３０にクロック数特定情報が変更可能に格納されない場合に比べ、高い汎用性を実現することができる。 In the semiconductor device 10, the clock number specifying information is stored in the register 30 in a changeable manner. Therefore, the semiconductor device 10 can realize high versatility compared to the case where the clock number specifying information is not stored in the register 30 in a changeable manner.
また、半導体装置１０では、論理回路３２による制御信号の供給が停止された後に、ＲＣ発振回路２４の周波数帯が水晶振動子Ｑｚの周波数帯域とは異なる周波数帯域に切り替えられて得られたＲＣ発振信号がマイクロコンピュータに供給される。よって、半導体装置１０によれば、制御信号の供給が停止された後もＲＣ発振回路２４の周波数帯が水晶振動子Ｑｚの共振周波数帯に拘束されている場合に比べ、制御信号の供給が停止された後のＲＣ発振回路２４を有効利用することができる。 Further, in the semiconductor device 10, after the supply of the control signal by the logic circuit 32 is stopped, the RC oscillation obtained by switching the frequency band of the RC oscillation circuit 24 to a frequency band different from the frequency band of the crystal resonator Qz. A signal is supplied to the microcomputer. Therefore, according to the semiconductor device 10, even after the supply of the control signal is stopped, the supply of the control signal is stopped as compared with the case where the frequency band of the RC oscillation circuit 24 is constrained to the resonance frequency band of the crystal resonator Qz. The RC oscillation circuit 24 after being made can be used effectively.
例えば、マイクロコンピュータに含まれるＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｃｅｓｓｉｎｇ Ｕｎｉｔ）の動作を、水晶振動子Ｑｚによる３２ｋＨｚの周波数での動作からＲＣ発振回路２４による４ＭＨｚの周波数での動作に移行させることができる。すなわち、ＣＰＵを低消費電力で低速動作させる場合は、出力端子１８Ａの出力で動作させ、高消費電力で高速動作させる場合は、出力端子１８Ｂの出力で動作させることができる。 For example, the operation of a CPU (Central Processing Unit) included in the microcomputer can be shifted from the operation at a frequency of 32 kHz by the crystal resonator Qz to the operation at a frequency of 4 MHz by the RC oscillation circuit 24. That is, when the CPU is operated at low speed with low power consumption, it can be operated with the output of the output terminal 18A, and when it is operated with high power consumption at high speed, it can be operated with the output of the output terminal 18B.
なお、上記実施形態では、クロック数特定情報として、クロック数を直接特定する情報を採用したが、本発明はこれに限定されるものではない。例えば、水晶振動子Ｑｚの種類を特定する情報であってもよい。この場合、水晶振動子Ｑｚの種類とクロック数とが予め対応付けられたテーブルを用いてクロック数が特定されるようにしてもよい。 In the above embodiment, information for directly specifying the clock number is used as the clock number specifying information, but the present invention is not limited to this. For example, it may be information for specifying the type of the crystal resonator Qz. In this case, the number of clocks may be specified using a table in which the type of crystal resonator Qz and the number of clocks are associated in advance.
また、上記実施形態では、ＲＣ発振信号から所定のクロック数がカウントされたことを条件に、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０に対する制御信号の供給が停止される場合を例示したが、本発明はこれに限定されるものではない。例えば、ＲＣ発振信号の周波数が所定の周波数に達したことを条件に、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０に対する制御信号の供給が停止されるようにしてもよい。 In the above embodiment, the case where the supply of the control signal to the P-type transistor p0 and the N-type transistor n0 is stopped on the condition that the predetermined number of clocks is counted from the RC oscillation signal is described. Is not limited to this. For example, the supply of control signals to the P-type transistor p0 and the N-type transistor n0 may be stopped on the condition that the frequency of the RC oscillation signal has reached a predetermined frequency.
この場合も、所定の周波数を、水晶振動子Ｑｚの種類毎に定められた周波数とすることが好ましい。また、レジスタ３０に、周波数を特定する周波数特定情報が変更可能に格納され、レジスタ３０に格納されている周波数特定情報により特定された周波数を所定の周波数として用いることが好ましい。 Also in this case, it is preferable that the predetermined frequency is a frequency determined for each type of the crystal resonator Qz. Further, it is preferable that frequency specifying information for specifying a frequency is stored in the register 30 in a changeable manner, and the frequency specified by the frequency specifying information stored in the register 30 is used as a predetermined frequency.
また、ＲＣ発振回路２４の出力レベルが所定の出力レベルに達したことを条件に、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０に対する制御信号の供給が停止されるようにしてもよい。この場合も、所定の出力レベルを、水晶振動子Ｑｚの種類毎に定められた出力レベルとすることが好ましい。なお、ＲＣ発振回路２４の出力レベルとは、例えば、カウンタ２６に代えて、ＲＣ発振回路２４の出力端子に接続された電圧センサ（図示省略）によって測定された電圧値を指す。また、この場合、レジスタ３０に、出力レベルを特定する出力レベル特定情報が変更可能に格納され、レジスタ３０に格納されている出力レベル特定情報により特定された出力レベルを所定の出力レベルとして用いることが好ましい。 The supply of control signals to the P-type transistor p0 and the N-type transistor n0 may be stopped on condition that the output level of the RC oscillation circuit 24 has reached a predetermined output level. Also in this case, it is preferable that the predetermined output level is an output level determined for each type of the crystal resonator Qz. Note that the output level of the RC oscillation circuit 24 refers to, for example, a voltage value measured by a voltage sensor (not shown) connected to the output terminal of the RC oscillation circuit 24 instead of the counter 26. In this case, the output level specifying information for specifying the output level is stored in the register 30 in a changeable manner, and the output level specified by the output level specifying information stored in the register 30 is used as the predetermined output level. Is preferred.
また、反転増幅器１６により出力される発振信号から所定のクロック数がカウンタ２６によってカウントされたことを条件に、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０に対する制御信号の供給が停止されるようにしてもよい。この場合も、所定のクロック数を、水晶振動子Ｑｚの種類毎に定められたクロック数とすることが好ましい。また、この場合も、クロック数特定情報を用いることが好ましい。 Further, the supply of control signals to the P-type transistor p0 and the N-type transistor n0 may be stopped on condition that a predetermined number of clocks are counted by the counter 26 from the oscillation signal output from the inverting amplifier 16. Good. Also in this case, the predetermined number of clocks is preferably set to the number of clocks determined for each type of crystal resonator Qz. Also in this case, it is preferable to use clock number specifying information.
また、反転増幅器１６により出力される発振信号の周波数が所定の周波数に達したことを条件に、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０に対する制御信号の供給が停止されるようにしてもよい。この場合も、所定の周波数を、水晶振動子Ｑｚの種類毎に定められた周波数とすることが好ましい。また、この場合も、周波数特定情報を用いることが好ましい。 Further, the supply of the control signal to the P-type transistor p0 and the N-type transistor n0 may be stopped on the condition that the frequency of the oscillation signal output from the inverting amplifier 16 has reached a predetermined frequency. Also in this case, it is preferable that the predetermined frequency is a frequency determined for each type of the crystal resonator Qz. Also in this case, it is preferable to use frequency specifying information.
また、反転増幅器１６の出力レベルが所定の出力レベルに達したことを条件に、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０に対する制御信号の供給が停止されるようにしてもよい。この場合も、所定の出力レベルを、水晶振動子Ｑｚの種類毎に定められた出力レベルとすることが好ましい。なお、反転増幅器１６の出力レベルとは、例えば、出力端子ｘｔ１に接続された電圧センサ（図示省略）によって測定された電圧値を指す。また、この場合も、出力レベル特定情報を用いることが好ましい。 The supply of control signals to the P-type transistor p0 and the N-type transistor n0 may be stopped on condition that the output level of the inverting amplifier 16 has reached a predetermined output level. Also in this case, it is preferable that the predetermined output level is an output level determined for each type of the crystal resonator Qz. Note that the output level of the inverting amplifier 16 refers to, for example, a voltage value measured by a voltage sensor (not shown) connected to the output terminal xt1. Also in this case, it is preferable to use output level specifying information.
また、シュミット回路１８により出力される発振信号から所定のクロック数がカウンタ２６によってカウントされたことを条件に、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０に対する制御信号の供給が停止されるようにしてもよい。この場合も、所定のクロック数を、水晶振動子Ｑｚの種類毎に定められたクロック数とすることが好ましい。また、この場合も、クロック数特定情報を用いることが好ましい。 Further, the supply of control signals to the P-type transistor p0 and the N-type transistor n0 may be stopped on condition that a predetermined number of clocks are counted by the counter 26 from the oscillation signal output from the Schmitt circuit 18. Good. Also in this case, the predetermined number of clocks is preferably set to the number of clocks determined for each type of crystal resonator Qz. Also in this case, it is preferable to use clock number specifying information.
また、シュミット回路１８により出力される発振信号の周波数が所定の周波数に達したことを条件に、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０に対する制御信号の供給が停止されるようにしてもよい。この場合も、所定の周波数を、水晶振動子Ｑｚの種類毎に定められた周波数とすることが好ましい。また、この場合も、周波数特定情報を用いることが好ましい。 Further, the supply of the control signal to the P-type transistor p0 and the N-type transistor n0 may be stopped on the condition that the frequency of the oscillation signal output from the Schmitt circuit 18 has reached a predetermined frequency. Also in this case, it is preferable that the predetermined frequency is a frequency determined for each type of the crystal resonator Qz. Also in this case, it is preferable to use frequency specifying information.
また、シュミット回路１８の出力レベルが所定の出力レベルに達したことを条件に、Ｐ型トランジスタｐ０及びＮ型トランジスタｎ０に対する制御信号の供給が停止されるようにしてもよい。この場合も、所定の出力レベルを、水晶振動子Ｑｚの種類毎に定められた出力レベルとすることが好ましい。なお、シュミット回路１８の出力レベルとは、例えば、カウンタ２６に代えて、出力端子１８Ａに接続された電圧センサ（図示省略）によって測定された電圧値を指す。また、この場合も、出力レベル特定情報を用いることが好ましい。 Further, the supply of control signals to the P-type transistor p0 and the N-type transistor n0 may be stopped on condition that the output level of the Schmitt circuit 18 has reached a predetermined output level. Also in this case, it is preferable that the predetermined output level is an output level determined for each type of the crystal resonator Qz. Note that the output level of the Schmitt circuit 18 refers to a voltage value measured by a voltage sensor (not shown) connected to the output terminal 18A, for example, instead of the counter 26. Also in this case, it is preferable to use output level specifying information.
また、上記実施形態では、特定の周波数帯のＲＣ発振信号が生成されたことを条件に制御信号の供給が開始され、ＲＣ発振信号から所定のクロック数がカウントされたことを条件に制御信号の供給が停止される場合を例示したが、本発明はこれに限定されない。例えば、特定の周波数帯のＲＣ発振信号が生成されてから制御信号の供給が開始され、制御信号の供給が開始されてからタイマ（図示省略）により予め定められた時間が計測されたとの条件を満たした場合に制御信号の供給が停止されるようにしてもよい。予め定められた時間は、発振回路１２により出力される発振信号が安定状態に達するまでに要する時間として予め定められた時間であり、例えば、ＲＣ発振信号の所定のクロック数がカウントされるまでの時間に相当する時間として予め定められた時間である。 In the above embodiment, the supply of the control signal is started on the condition that the RC oscillation signal in the specific frequency band is generated, and the control signal is supplied on the condition that the predetermined number of clocks is counted from the RC oscillation signal. Although the case where supply was stopped was illustrated, this invention is not limited to this. For example, the condition that the control signal supply is started after the RC oscillation signal of a specific frequency band is generated, and a predetermined time is measured by a timer (not shown) after the supply of the control signal is started. When the condition is satisfied, the supply of the control signal may be stopped. The predetermined time is a predetermined time as a time required for the oscillation signal output from the oscillation circuit 12 to reach a stable state, for example, until a predetermined number of clocks of the RC oscillation signal is counted. It is a predetermined time as a time corresponding to the time.
また、上記実施形態では、水晶振動子Ｑｚの共振周波数帯に相当する周波数帯として予め定められた周波数帯のＲＣ発振信号が生成されたことを条件に制御信号の供給が開始される場合について説明したが、本発明はこれに限定されるものではない。例えば、周波数帯に拘わらずＲＣ発振信号が生成されたことを条件に制御信号の供給が開始されるようにしてもよい。 In the above embodiment, the case where the supply of the control signal is started on condition that an RC oscillation signal in a predetermined frequency band is generated as a frequency band corresponding to the resonance frequency band of the crystal resonator Qz is described. However, the present invention is not limited to this. For example, the supply of the control signal may be started on the condition that the RC oscillation signal is generated regardless of the frequency band.
また、上記実施形態では、ＲＣ発振回路２４が出力端子１８Ｂに直接接続されているが、本発明はこれに限定されるものではなく、例えば、ＲＣ発振回路２４は論理回路３２を介して出力端子１８Ｂに接続されていてもよい。この場合、論理回路３２は、ＲＣ発振回路２４から供給されたＲＣ発振信号の周波数が特定の周波数に到達したことを条件に、ＲＣ発振信号を出力端子１８Ｂを介してマイクロコンピュータに供給する。 In the above embodiment, the RC oscillation circuit 24 is directly connected to the output terminal 18B. However, the present invention is not limited to this. For example, the RC oscillation circuit 24 is connected to the output terminal via the logic circuit 32. It may be connected to 18B. In this case, the logic circuit 32 supplies the RC oscillation signal to the microcomputer via the output terminal 18B on condition that the frequency of the RC oscillation signal supplied from the RC oscillation circuit 24 has reached a specific frequency.
また、ＲＣ発振回路２４はシュミット回路１８に接続されていてもよく、この場合、ＲＣ発振回路２４からシュミット回路１８にＲＣ発振信号が供給されることでシュミット回路１８により出力される信号がマイクロコンピュータに供給されるようにすればよい。なお、信号の供給先は、マイクロコンピュータに限定されるものではなく、信号がマイクロコンピュータ以外の電子部品に供給されてもよいことは言うまでもない。 Further, the RC oscillation circuit 24 may be connected to the Schmitt circuit 18. In this case, the RC oscillation signal is supplied from the RC oscillation circuit 24 to the Schmitt circuit 18, so that the signal output from the Schmitt circuit 18 is a microcomputer. It should just be made to be supplied to. Note that the signal supply destination is not limited to the microcomputer, and it goes without saying that the signal may be supplied to an electronic component other than the microcomputer.
１０ 半導体装置
１６ 反転増幅器
１８ シュミット回路
２２ 供給部
２４ ＲＣ発振回路
ｎ０ Ｎ型トランジスタ
ｐ０ Ｐ型トランジスタ
Ｑｚ 水晶振動子
DESCRIPTION OF SYMBOLS 10 Semiconductor device 16 Inverting amplifier 18 Schmitt circuit 22 Supply part 24 RC oscillation circuit n0 N-type transistor p0 P-type transistor Qz Crystal oscillator
Claims (11)
前記反転増幅器の入力端子に接続されたプルアップ用の第１トランジスタと、
前記入力端子に接続されたプルダウン用の第２トランジスタと、
前記第１トランジスタ及び前記第２トランジスタが所定期間内に交互にオンされるように前記第１トランジスタ及び前記第２トランジスタを制御する制御信号を前記第１トランジスタ及び前記第２トランジスタに供給する供給部と、
を含む半導体装置。 An inverting amplifier connected in parallel to the crystal unit;
A first transistor for pull-up connected to the input terminal of the inverting amplifier;
A second pull-down transistor connected to the input terminal;
A supply unit for supplying a control signal for controlling the first transistor and the second transistor to the first transistor and the second transistor so that the first transistor and the second transistor are alternately turned on within a predetermined period. When,
A semiconductor device including:
前記シュミット回路により出力される信号から所定のクロック数をカウントしたとの条件、前記反転増幅器により出力される信号の周波数が所定の周波数に達したとの条件、及び前記シュミット回路の出力レベルが所定の出力レベルに達したとの条件の何れかの条件を満たした場合に、前記第１トランジスタ及び前記第２トランジスタに対する前記制御信号の供給を停止する請求項１から請求項５の何れか１項に記載の半導体装置。 A Schmitt circuit connected to the output terminal of the inverting amplifier;
The condition that a predetermined number of clocks is counted from the signal output from the Schmitt circuit, the condition that the frequency of the signal output from the inverting amplifier has reached a predetermined frequency, and the output level of the Schmitt circuit are predetermined. The supply of the control signal to the first transistor and the second transistor is stopped when any one of the conditions that the output level is reached is satisfied. A semiconductor device according to 1.
前記所定の周波数は、前記水晶振動子の種類毎に定められた周波数であり、
前記所定の出力レベルは、前記水晶振動子の種類毎に定められた出力レベルである請求項６から請求項８の何れか１項に記載の半導体装置。 The predetermined number of clocks is a number of clocks determined for each type of the crystal unit,
The predetermined frequency is a frequency determined for each type of the crystal resonator,
The semiconductor device according to claim 6, wherein the predetermined output level is an output level determined for each type of the crystal resonator.
前記所定の周波数は、レジスタに変更可能に格納された周波数特定情報に従って決められた周波数であり、
前記所定の出力レベルは、レジスタに変更可能に格納された出力レベル特定情報に従って決められた出力レベルである請求項６から請求項９の何れか１項に記載の半導体装置。 The predetermined number of clocks is a number of clocks determined according to clock number specifying information stored in a register in a changeable manner,
The predetermined frequency is a frequency determined according to frequency specifying information stored in a register in a changeable manner,
10. The semiconductor device according to claim 6, wherein the predetermined output level is an output level determined according to output level specifying information stored in a register in a changeable manner. 11.
前記第１トランジスタ及び前記第２トランジスタが所定期間内に交互にオンされるように前記第１トランジスタ及び前記第２トランジスタを制御する制御信号を前記第１トランジスタ及び前記第２トランジスタに供給することを含む半導体装置の発振方法。 A semiconductor comprising: an inverting amplifier connected in parallel to a crystal resonator; a pull-up first transistor connected to an input terminal of the inverting amplifier; and a pull-down second transistor connected to the input terminal. An apparatus oscillation method,
Supplying a control signal for controlling the first transistor and the second transistor to the first transistor and the second transistor so that the first transistor and the second transistor are alternately turned on within a predetermined period. A method for oscillating a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014255010A JP6544919B2 (en) | 2014-12-17 | 2014-12-17 | Semiconductor device and oscillation method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014255010A JP6544919B2 (en) | 2014-12-17 | 2014-12-17 | Semiconductor device and oscillation method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016116155A true JP2016116155A (en) | 2016-06-23 |
| JP6544919B2 JP6544919B2 (en) | 2019-07-17 |
Family
ID=56142412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014255010A Active JP6544919B2 (en) | 2014-12-17 | 2014-12-17 | Semiconductor device and oscillation method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6544919B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10483985B2 (en) | 2017-01-23 | 2019-11-19 | Samsung Electronics Co., Ltd. | Oscillator using supply regulation loop and operating method thereof |
| US10848133B2 (en) | 2018-06-15 | 2020-11-24 | Samsung Electronics Co., Ltd. | Low power RC oscillator with switched bias current |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63113309U (en) * | 1987-01-16 | 1988-07-21 | ||
| JPH02118312U (en) * | 1989-03-09 | 1990-09-21 | ||
| JPH03165617A (en) * | 1989-11-25 | 1991-07-17 | Seiko Epson Corp | Initial state clock generating circuit |
| JPH0575343A (en) * | 1991-09-17 | 1993-03-26 | Mitsubishi Electric Corp | Clock signal output circuit |
| JPH0993040A (en) * | 1995-09-28 | 1997-04-04 | Nec Ic Microcomput Syst Ltd | Oscillation control circuit |
| JP2002217643A (en) * | 2001-01-17 | 2002-08-02 | Matsushita Electric Ind Co Ltd | Temperature compensated voltage generating circuit of crystal oscillator |
| JP2004056472A (en) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | Oscillation circuit |
-
2014
- 2014-12-17 JP JP2014255010A patent/JP6544919B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63113309U (en) * | 1987-01-16 | 1988-07-21 | ||
| JPH02118312U (en) * | 1989-03-09 | 1990-09-21 | ||
| JPH03165617A (en) * | 1989-11-25 | 1991-07-17 | Seiko Epson Corp | Initial state clock generating circuit |
| JPH0575343A (en) * | 1991-09-17 | 1993-03-26 | Mitsubishi Electric Corp | Clock signal output circuit |
| JPH0993040A (en) * | 1995-09-28 | 1997-04-04 | Nec Ic Microcomput Syst Ltd | Oscillation control circuit |
| JP2002217643A (en) * | 2001-01-17 | 2002-08-02 | Matsushita Electric Ind Co Ltd | Temperature compensated voltage generating circuit of crystal oscillator |
| JP2004056472A (en) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | Oscillation circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10483985B2 (en) | 2017-01-23 | 2019-11-19 | Samsung Electronics Co., Ltd. | Oscillator using supply regulation loop and operating method thereof |
| US10848133B2 (en) | 2018-06-15 | 2020-11-24 | Samsung Electronics Co., Ltd. | Low power RC oscillator with switched bias current |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6544919B2 (en) | 2019-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI409613B (en) | Electronic circuit for micro computer | |
| CN107743682B (en) | Very low power crystal oscillator with adaptive self-starting | |
| US8525603B2 (en) | Oscillating signal generating device and related method | |
| JP2017092744A5 (en) | ||
| WO2006036719A2 (en) | Crystal oscillator circuit with automatic gain control | |
| EP3547533A3 (en) | Reducing duration of start-up period for a crystal oscillator circuit | |
| JP2010087571A (en) | Oscillation circuit and method of controlling the same | |
| US7554414B2 (en) | Fast starting circuit for crystal oscillators | |
| JP6544919B2 (en) | Semiconductor device and oscillation method of semiconductor device | |
| US20160099677A1 (en) | Crystal oscillator circuit with reduced startup time | |
| CN104104331A (en) | Transconductance enhancement circuit unit and crystal oscillator circuit | |
| JP4547226B2 (en) | Oscillator and semiconductor device | |
| CN104270113B (en) | Rapid low-power-consumption crystal oscillator starting circuit | |
| JPH10107620A (en) | Clock signal generating circuit | |
| JP6081404B2 (en) | Oscillator circuit | |
| JPH02228106A (en) | Semiconductor integrated circuit containing oscillator | |
| JPH0575343A (en) | Clock signal output circuit | |
| JPH04273602A (en) | Oscillation control circuit | |
| JP6666185B2 (en) | Clock circuit | |
| US20060105734A1 (en) | Oscillation device and oscillation method | |
| JP6605801B2 (en) | Clock generation apparatus and clock generation method | |
| KR0152900B1 (en) | Oscillation circuit of semiconductor device | |
| JP2014236455A (en) | Oven-controlled crystal oscillator | |
| JP2013102371A (en) | Semiconductor integrated circuit device | |
| JP2013036875A (en) | Proximity sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190521 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190618 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6544919 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |