JP2016111048A - Inductor built-in substrate - Google Patents
Inductor built-in substrate Download PDFInfo
- Publication number
- JP2016111048A JP2016111048A JP2014244056A JP2014244056A JP2016111048A JP 2016111048 A JP2016111048 A JP 2016111048A JP 2014244056 A JP2014244056 A JP 2014244056A JP 2014244056 A JP2014244056 A JP 2014244056A JP 2016111048 A JP2016111048 A JP 2016111048A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- substrate
- coil
- built
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
本発明は、インダクタが内蔵されたインダクタ内蔵基板に関する。 The present invention relates to an inductor built-in substrate in which an inductor is built.
基板を製造する過程で基板に内蔵するインダクタを併せて作り込むインダクタ内蔵基板の製造技術として、特許文献１に示す技術が開示されている。特許文献１に示す技術は、コア基板の表面に帯状の複数の第１コイル配線のパターンを形成する工程と、形成された帯状の第１コイル配線のパターンにおける少なくとも端部以外の領域に磁性体を装着する工程と、磁性体を樹脂で埋め込む工程と、帯状の第１コイル配線の端部と上層の第２コイル配線とを接続するためのビアを形成する工程と、形成されたビアをめっきする工程と、めっき工程で形成された上層の金属薄膜に、第１コイル配線とビアとを介してコイル状に接続するように、帯状の複数の第２コイル配線を形成する工程とを含むものである。 As a manufacturing technique of a substrate with a built-in inductor in which an inductor built in the substrate is also produced in the process of manufacturing the substrate, a technique disclosed in Patent Document 1 is disclosed. The technique shown in Patent Document 1 includes a step of forming a plurality of strip-shaped first coil wiring patterns on the surface of a core substrate, and a magnetic substance in a region other than at least an end in the formed strip-shaped first coil wiring pattern. , A step of embedding a magnetic material with a resin, a step of forming a via for connecting the end of the strip-shaped first coil wiring and the second coil wiring of the upper layer, and plating the formed via And a step of forming a plurality of strip-like second coil wirings so as to be connected to the upper metal thin film formed in the plating process in a coil shape via the first coil wirings and vias. .
特許文献１に示す技術は、通常の基板製造工程の中で、磁性体をコアとするインダクタが作り込まれるため、インダクタ内蔵基板を非常に効率よく製造することができると共に、インダクタのコイルに流れる電流の配線と基板の配線との電気的な特性（抵抗や容量等）を共通化することができ、非常に高精度なインダクタ内蔵基板の製造が可能となる。しかし、近年の急速な技術的進歩に伴って、より高性能なインダクタ内蔵基板の開発が望まれている。 In the technique shown in Patent Document 1, an inductor having a magnetic material as a core is formed in a normal substrate manufacturing process, so that a substrate with a built-in inductor can be manufactured very efficiently and flows through the coil of the inductor. The electrical characteristics (resistance, capacitance, etc.) of the current wiring and the substrate wiring can be made common, and it is possible to manufacture a highly accurate substrate with a built-in inductor. However, with the recent rapid technological progress, development of a higher performance inductor-embedded substrate is desired.
本発明は、基板を製造する製造過程でインダクタを作り込むことができると共に、高精度、高性能なインダクタ内蔵基板を実現することができるインダクタ内蔵基板を提供する。 The present invention provides an inductor-embedded substrate that can incorporate an inductor in the manufacturing process of manufacturing the substrate and can realize a highly accurate and high-performance inductor-embedded substrate.
本発明に係るインダクタ内蔵基板は、基板表面に形成された複数の帯状の第１配線パターンと、当該第１配線パターンの少なくとも端部を除く領域に装着される磁性体と、当該磁性体の上面側に形成される複数の帯状の第２配線パターンとを有し、前記第１配線パターンと前記第２配線パターンとが、前記基板の積層方向に対して垂直な方向に磁化するコイルとして配線が形成されるようにビアで接続されるインダクタ内蔵基板であって、前記磁性体が、前記コイルが巻回されるコア部と、当該コア部に連通し、前記コイルの正極側及び負極側から当該コイルの外側に廻り込むように延出する延出部とを有するものである。 An inductor-embedded substrate according to the present invention includes a plurality of strip-shaped first wiring patterns formed on a substrate surface, a magnetic body attached to a region excluding at least an end of the first wiring pattern, and an upper surface of the magnetic body A plurality of strip-shaped second wiring patterns formed on the side, and the wiring as a coil in which the first wiring pattern and the second wiring pattern are magnetized in a direction perpendicular to the stacking direction of the substrate An inductor-embedded substrate connected by vias to be formed, wherein the magnetic body communicates with the core portion around which the coil is wound, and the positive electrode side and the negative electrode side of the coil. And an extending portion that extends around the outside of the coil.
このように、本発明に係るインダクタ内蔵基板においては、磁性体が、コイルが巻回されるコア部と、当該コア部に連通し、コイルの正極側及び負極側から当該コイルの外側に廻り込むように延出する延出部とを有するため、閉磁路構造とすることができる。 As described above, in the inductor-embedded substrate according to the present invention, the magnetic body communicates with the core portion around which the coil is wound and the core portion, and wraps around the outside of the coil from the positive electrode side and the negative electrode side of the coil. Thus, a closed magnetic circuit structure can be obtained.
本発明に係るインダクタ内蔵基板は、前記延出部の途中に空隙を有するものである。
このように、本発明に係るインダクタ内蔵基板においては、延出部の途中に空隙を有するため、空隙により生じた磁気抵抗により磁気飽和を緩和して直流重畳特性を向上させることができるという効果を奏する。
The inductor-embedded substrate according to the present invention has a gap in the middle of the extending portion.
As described above, the inductor-embedded substrate according to the present invention has a gap in the middle of the extending portion, so that the magnetic saturation can be relaxed by the magnetic resistance generated by the gap and the DC superposition characteristic can be improved. Play.
本発明に係るインダクタ内蔵基板は、空隙が、前記延出部を前記コイルの正極性側から延出する第１延出部と前記コイルの負極側から延出する第２延出部とに分断しているものである。 In the inductor-embedded substrate according to the present invention, the air gap is divided into a first extension part extending from the positive side of the coil and a second extension part extending from the negative side of the coil. It is what you are doing.
このように、本発明に係るインダクタ内蔵基板においては、延出部がコイルの正極側から延出する第１延出部とコイルの負極側から延出する第２延出部とに分断されているため、磁気飽和を緩和して直流重畳特性を向上させることができるという効果を奏する。 As described above, in the inductor-embedded substrate according to the present invention, the extending portion is divided into the first extending portion extending from the positive electrode side of the coil and the second extending portion extending from the negative electrode side of the coil. Therefore, there is an effect that the magnetic saturation can be relaxed and the direct current superimposition characteristic can be improved.
本発明に係るインダクタ内蔵基板は、前記延出部が、前記ビアの側面部分に沿って前記コイルの外側を廻り込むように延出しているものである。 In the inductor built-in substrate according to the present invention, the extending portion extends so as to go around the outside of the coil along the side surface portion of the via.
このように、本発明に係るインダクタ内蔵基板においては、延出部が、ビアの側面部分に沿ってコイルの外側を廻り込むように延出しているため、インダクタの高さ方向のサイズが縮小され、結果的にインダクタ内蔵基板の小型化を実現することができるという効果を奏する。 As described above, in the inductor-embedded substrate according to the present invention, since the extending portion extends around the outside of the coil along the side surface portion of the via, the size in the height direction of the inductor is reduced. As a result, it is possible to reduce the size of the inductor-embedded substrate.
本発明に係るインダクタ内蔵基板は、前記延出部の幅をＡ、前記コア部の幅をＢとした場合に、 In the inductor built-in substrate according to the present invention, when the width of the extension portion is A and the width of the core portion is B,
ただし、Ｗが前記磁性体の横幅、Ｃが前記磁性体において前記ビアが形成されるための領域の幅、ｒがＡとＢの比率とする
を満たすものである。
However, W satisfies the width of the magnetic material, C satisfies the width of the region for forming the via in the magnetic material, and r satisfies the ratio of A and B.
このように、本発明に係るインダクタ内蔵基板においては、シミュレーション結果から明らかなように、上記の式に基づいたサイズで磁性体の設計を行うことで、Ｑ値や直流重畳特性が高い高性能なインダクタ内蔵基板を実現することができるという効果を奏する。 As described above, in the substrate with a built-in inductor according to the present invention, as is clear from the simulation results, the magnetic material is designed with a size based on the above formula, so that the Q value and the DC superposition characteristics are high. There is an effect that an inductor built-in substrate can be realized.
本発明に係るインダクタ内蔵基板は、前記延出部における空隙の長さをＤ、前記磁性体において前記ビアが形成されるための領域の長さのうち前記空隙の長さＤを除いた長さをＥとした場合に、 In the inductor-embedded substrate according to the present invention, the length of the gap in the extending portion is D, and the length of the region for forming the via in the magnetic body is the length excluding the length D of the gap. Is E,
ただし、Ｌが前記磁性体の長さ、Ｆが前記磁性体の長さＬから前記ビアが形成されるための領域の長さを除いた長さ、ｒがＤとＥの比率とする
を満たすものである。
Where L is the length of the magnetic material, F is the length of the magnetic material L excluding the length of the region for forming the via, and r is the ratio of D and E. Is.
このように、本発明に係るインダクタ内蔵基板においては、シミュレーション結果から明らかなように、上記の式に基づいたサイズの設計を行うことで、Ｑ値や直流重畳特性が高い高性能なインダクタ内蔵基板を実現することができるという効果を奏する。 As described above, in the inductor-embedded substrate according to the present invention, as is clear from the simulation results, a high-performance inductor-embedded substrate having a high Q value and high DC superimposition characteristics by designing a size based on the above formula. There is an effect that can be realized.
以下、本発明の実施の形態を説明する。また、本実施形態の全体を通して同じ要素には同じ符号を付けている。 Embodiments of the present invention will be described below. Also, the same reference numerals are given to the same elements throughout the present embodiment.
（本発明の第１の実施形態）
本実施形態に係るインダクタ内蔵基板について、図１及び図２を用いて説明する。図１は、本実施形態に係る第１のインダクタ内蔵基板の構造を示す図であり、図１（Ａ）が、本実施形態に係るインダクタ内蔵基板の側面図、図１（Ｂ）が、本実施形態に係るインダクタ内蔵基板の上面図である。
(First embodiment of the present invention)
The substrate with a built-in inductor according to this embodiment will be described with reference to FIGS. FIG. 1 is a diagram showing the structure of a first inductor-embedded substrate according to this embodiment. FIG. 1A is a side view of the inductor-embedded substrate according to this embodiment, and FIG. It is a top view of the substrate with a built-in inductor according to the embodiment.
図１において、基板１の表面に形成された複数の帯状の第１配線パターン１１と、第１配線パターン１１の端部１１ａを少なくとも除いた領域に装着される磁性体１２と、磁性体１２の上面側に形成される複数の帯状の第２配線パターン１３とを有し、第１配線パターン１１と第２配線パターン１３とが、基板１の積層方向に対して垂直な方向（水平方向）を巻軸とするコイルとして配線が形成されるようにビア１４で接続されている。 In FIG. 1, a plurality of strip-shaped first wiring patterns 11 formed on the surface of the substrate 1, a magnetic body 12 attached to a region excluding at least the end portion 11 a of the first wiring pattern 11, A plurality of strip-shaped second wiring patterns 13 formed on the upper surface side, and the first wiring pattern 11 and the second wiring pattern 13 are perpendicular to the stacking direction of the substrate 1 (horizontal direction). Vias 14 are connected so that wiring is formed as a coil serving as a winding shaft.
また、磁性体１２は、第１配線パターン１１、第２配線パターン１３及びビア１４からなるコイルが巻回されるコア部１５と、コア部１５に連通し、コイルの正極側及び負極側から当該コイルの外側に廻り込むように延出する延出部１６とを備える。図１においては、延出部１６がビア１４の側面に沿って延出している。このような構造により、磁性体１２の形状に沿って閉磁路構造とされたものである。 In addition, the magnetic body 12 communicates with the core portion 15 around which the coil including the first wiring pattern 11, the second wiring pattern 13, and the via 14 is wound, and from the positive electrode side and the negative electrode side of the coil. And an extending portion 16 extending around the outside of the coil. In FIG. 1, the extending portion 16 extends along the side surface of the via 14. With such a structure, a closed magnetic circuit structure is formed along the shape of the magnetic body 12.
図２は、基板１に内蔵されるインダクタ部分のみを示した斜視図であり、図２（Ａ）が、上方から見た場合の斜視図、図２（Ｂ）が、下方から見た場合の斜視図である。図２からわかる通り、磁性体１２のコア部１５の領域が第１配線パターン１１、第２配線パターン１３及びビア１４からなるコイルによりコア部１５に巻回された状態となっており、このコイルに電流が流れることで磁界を発生する。発生した磁束は延出部１６に沿って鎖交し、インダクタとして機能する。 FIG. 2 is a perspective view showing only the inductor portion built in the substrate 1, FIG. 2A is a perspective view when viewed from above, and FIG. 2B is a view when viewed from below. It is a perspective view. As can be seen from FIG. 2, the region of the core portion 15 of the magnetic body 12 is wound around the core portion 15 by a coil including the first wiring pattern 11, the second wiring pattern 13, and the via 14. A magnetic field is generated when a current flows through. The generated magnetic flux interlinks along the extension 16 and functions as an inductor.
図１及び図２においては、延出部１６の途中の位置に空隙部１７を形成している。この空隙部１７は、延出部１６をコイルの正極側から延出する第１延出部１６ａとコイルの負極側から延出する第２延出部１６ｂとに分断している。すなわち、空隙部１７が形成されない状態では、大きなＬ値が可能であるが、磁気飽和しやすいため直流重畳電流を大きくできない。そこで、図１及び図２に示すように、延出部１６の途中に空隙部１７を形成して磁気抵抗を大きくすることが望ましい。こうすることで、磁気飽和し難くして直流重畳電流を大きくすることが可能となる。なお、この空隙部１７は、素子の特性や用途に応じて、図１及び図２に示すように、第１延出部１６ａと第２延出部１６ｂとを完全に分断するように形成してもよいし、第１延出部１６ａと第２延出部１６ｂとが一部連通した状態で形成してもよい。 In FIGS. 1 and 2, a gap portion 17 is formed at a position in the middle of the extension portion 16. The gap 17 divides the extending portion 16 into a first extending portion 16a extending from the positive electrode side of the coil and a second extending portion 16b extending from the negative electrode side of the coil. That is, in a state where the gap portion 17 is not formed, a large L value is possible, but since the magnetic saturation is likely to occur, the DC superimposed current cannot be increased. Therefore, as shown in FIGS. 1 and 2, it is desirable to increase the magnetoresistance by forming a gap portion 17 in the middle of the extended portion 16. By doing so, it is possible to increase the DC superimposed current by making the magnetic saturation difficult. The gap portion 17 is formed so as to completely divide the first extension portion 16a and the second extension portion 16b as shown in FIGS. 1 and 2 according to the characteristics and use of the element. Alternatively, the first extending portion 16a and the second extending portion 16b may be formed in a partially connected state.
（その他の実施形態）
本実施形態に係るインダクタ内蔵基板について、図３を用いて説明する。本実実施形態において、前記第１の実施形態と重複する説明は省略する。図３は、本実施形態に係るインダクタ内蔵基板の構造を示す図であり、図３（Ａ）が、本実施形態に係るインダクタ内蔵基板の側面図、図３（Ｂ）が、本実施形態に係るインダクタ内蔵基板の上面図である。
(Other embodiments)
The inductor-embedded substrate according to this embodiment will be described with reference to FIG. In the present embodiment, the description overlapping that of the first embodiment will be omitted. FIG. 3 is a diagram showing the structure of the substrate with a built-in inductor according to the present embodiment. FIG. 3A is a side view of the substrate with a built-in inductor according to the present embodiment, and FIG. It is a top view of the inductor built-in substrate.
図３において、第１配線パターン１１、第２配線パターン１３及びビア１４で形成されるインダクタのコイルに相当する配線構造は、図１及び図２の場合と同じであるが、磁性体１２の構造が異なる。図１及び図２においては、磁性体１２の延出部１６がビア１４の側面に沿って配設されているが、図３の場合は、コイルの上層側と下層側にそれぞれ延出する構造となっている。そして、第１の実施形態の場合と同様に、それぞれの延出部１６ａ及び１６ｂは、空隙部１７による分断されたものであってもよい。このような構造により、磁性体１２の形状に沿って閉磁路構造とされたものである。 In FIG. 3, the wiring structure corresponding to the inductor coil formed by the first wiring pattern 11, the second wiring pattern 13 and the via 14 is the same as that in FIGS. 1 and 2, but the structure of the magnetic body 12. Is different. 1 and 2, the extending portion 16 of the magnetic body 12 is disposed along the side surface of the via 14, but in the case of FIG. 3, the structure extends to the upper layer side and the lower layer side of the coil. It has become. And like the case of 1st Embodiment, each extended part 16a and 16b may be parted by the space | gap part 17. As shown in FIG. With such a structure, a closed magnetic circuit structure is formed along the shape of the magnetic body 12.
なお、前記第１の実施形態における延出部１６ａ、１６ｂと本実施形態における延出部１６ａ、１６とは任意に組み合わせることができる。すなわち、第１の実施形態に示したようなビア１４の側面に沿った２組の延出部１６ａ、１６ｂと、本実施形態に示したようなコイルの上層側と下層側に配設された２組の延出部１６ａ、１６ｂとが任意の組み合わせ（１組〜４組）で配設されるようにしてもよい。 In addition, the extension parts 16a and 16b in the said 1st Embodiment and the extension parts 16a and 16 in this embodiment can be combined arbitrarily. That is, two sets of extending portions 16a and 16b along the side surface of the via 14 as shown in the first embodiment, and the upper layer side and the lower layer side of the coil as shown in this embodiment are arranged. You may make it arrange | position two sets of extension parts 16a and 16b by arbitrary combinations (1 set-4 sets).
上記に示したインダクタに関して行ったシミュレーション結果を以下に示す。シミュレーションは、（１）磁性体のギャップ形状、（２）巻線パターン、（３）磁性体のサイズ、（４）変形例におけるインダクタ内蔵基板に関して行った。 The simulation results performed on the inductor shown above are shown below. The simulation was performed on (1) the gap shape of the magnetic material, (2) the winding pattern, (3) the size of the magnetic material, and (4) the inductor built-in substrate in the modification.
（１）磁性体のギャップ形状
磁性体１２の様々なギャップ形状バリエーションについて、その特性をシミュレーションした。図４は、シミュレーションした磁性体１２の様々なギャップ形状を示す図である。ここでは、上面図を示している。図１及び図２に示した磁性体１２をオリジナルギャップとし、その他にタイプ１〜７のギャップ形状及びギャップなし形状について、Ｌ−Ｑ周波数特性及び直流重畳特性を求めた。
(1) Gap shape of magnetic body The characteristics of various gap shape variations of the magnetic body 12 were simulated. FIG. 4 is a diagram showing various gap shapes of the simulated magnetic body 12. Here, a top view is shown. The LQ frequency characteristics and the DC superposition characteristics were obtained for the gap shapes and gapless shapes of types 1 to 7 with the magnetic body 12 shown in FIGS. 1 and 2 as the original gap.
各シミュレーション結果を図５ないし図１３に示す。
図５は、図１及び図２に示した場合（オリジナルギャップ）であり、
図６は、オリジナルギャップの一部で第１延出部１６ａと第２延出部１６ｂとが連通している場合（タイプ１）であり、
図７は、第１延出部１６ａと第２延出部１６ｂとが連通し、空隙部１７の面積が図６の場合と同じ場合（タイプ２）であり、
図８は、空隙部１７の形状が三角形の場合（タイプ３）であり、
図９は、空隙部１７内に磁性体が配置され、この磁性体が第１延出部１６ａや第２延出部１６ｂと連通していない場合（タイプ４）であり、
図１０は、空隙部１７内に非磁性体が配置され、この非磁性体が第１延出部１６ａや第２延出部１６ｂと連通していない場合（タイプ５）であり、
図１１は、空隙部１７がコア部１５の近傍に形成されている場合（タイプ６）であり、
図１２は、図５のオリジナルギャップに図１１の空隙部１７を組み合わせた場合（タイプ７）であり、
図１３は、ギャップなしの場合（タイプ８）である。
Each simulation result is shown in FIGS.
FIG. 5 shows the case (original gap) shown in FIGS.
FIG. 6 shows a case (type 1) in which the first extending portion 16a and the second extending portion 16b communicate with each other in a part of the original gap.
FIG. 7 shows a case where the first extension portion 16a and the second extension portion 16b communicate with each other and the area of the gap portion 17 is the same as that in FIG. 6 (type 2).
FIG. 8 shows a case where the shape of the gap portion 17 is a triangle (type 3).
FIG. 9 shows a case where a magnetic body is disposed in the gap portion 17 and this magnetic body does not communicate with the first extension portion 16a or the second extension portion 16b (type 4).
FIG. 10 shows a case where a nonmagnetic material is disposed in the gap portion 17 and this nonmagnetic material is not in communication with the first extension portion 16a or the second extension portion 16b (type 5).
FIG. 11 shows a case where the gap portion 17 is formed in the vicinity of the core portion 15 (type 6).
FIG. 12 shows a case (type 7) in which the gap 17 of FIG. 11 is combined with the original gap of FIG.
FIG. 13 shows a case where there is no gap (type 8).
図５ないし図１３の結果から、Ｌ−Ｑ周波数特性及び直流重畳特性が優れているものは、図５のオリジナルギャップ、図９のタイプ４、図１０のタイプ５及び図１２のタイプ７であった。これらの４つのタイプのインダクタは、１０ＭＨｚまでＬ値が略一定であり、直流重畳許容電流値（Ｌ値が初期値から３０％低下する直流重畳電流）も、優れた値を示している。そして、この４つのタイプのインダクタに共通する特徴として、延出部１６が第１延出部１６ａと第２延出部１６ｂとに空隙部１７を隔てて分断されている（コア部１５では連通しているが、コイルの外側部分は完全に分断されている）ことが挙げられる。すなわち、上記４つのタイプのインダクタについては、第１延出部１６ａと第２延出部１６ｂとが空隙部１７により分断されているため、Ｌ値は小さくなっているものの、使用周波数帯域が広く、優れた直流重畳許容電流値を示すことから、特に高性能なインダクタ内蔵基板の実現が可能である。 From the results of FIGS. 5 to 13, the LQ frequency characteristics and the DC superimposition characteristics are excellent in the original gap in FIG. 5, type 4 in FIG. 9, type 5 in FIG. 10 and type 7 in FIG. 12. It was. In these four types of inductors, the L value is substantially constant up to 10 MHz, and the DC superposition allowable current value (DC superposition current in which the L value is reduced by 30% from the initial value) also shows an excellent value. As a feature common to these four types of inductors, the extending portion 16 is divided into a first extending portion 16a and a second extending portion 16b with a gap 17 therebetween (communication in the core portion 15). However, the outer part of the coil is completely divided). That is, for the above four types of inductors, since the first extending portion 16a and the second extending portion 16b are separated by the gap portion 17, the L value is small, but the operating frequency band is wide. Since it exhibits an excellent direct current superposition allowable current value, it is possible to realize a particularly high performance substrate with a built-in inductor.
（２）巻線パターン
図１及び図２に示した磁性体１２に様々な巻線パターンでコイルを形成した場合の特性をシミュレーションした。図１４は、シミュレーションした様々な巻線パターンを示す図である。ここでは、上面図を示している。図１及び図２に示した巻線パターンをオリジナル巻線とし、その他にパターンＡ〜Ｄの巻線について、Ｌ−Ｑ周波数特性及び直流重畳特性を求めた。
(2) Winding pattern The characteristics in the case where coils were formed with various winding patterns on the magnetic body 12 shown in FIGS. 1 and 2 were simulated. FIG. 14 is a diagram showing various simulated winding patterns. Here, a top view is shown. The winding pattern shown in FIGS. 1 and 2 was used as the original winding, and the LQ frequency characteristics and the DC superposition characteristics were obtained for the windings of patterns A to D.
各シミュレーション結果を図１５ないし図１９に示す。
図１５は、図１及び図２に示した場合のオリジナル巻線の場合であり、
図１６は、第１延出部１６ａ、コア部１５、第２延出部１６ｂに８の字状に交互に巻回した場合（パターンＡ）であり、
図１７は、図１６の２つの配線を１つの配線に纏めて配線の太さを太くした場合（パターンＢ）であり、
図１８は、延出部１６にのみ巻線を配設し、コア部１５に磁束が通らないようにした場合（パターンＣ）であり、
図１９は、延出部１６にのみ巻線を配設し、コア部１５にも磁束が通るようにした場合（パターンＤ）である。
The simulation results are shown in FIGS.
FIG. 15 is the case of the original winding in the case shown in FIG. 1 and FIG.
FIG. 16 shows a case where the first extending portion 16a, the core portion 15, and the second extending portion 16b are alternately wound in an 8-shape (pattern A),
FIG. 17 shows a case where the two wirings of FIG. 16 are combined into one wiring to increase the thickness of the wiring (pattern B).
FIG. 18 shows a case (pattern C) in which the winding is disposed only in the extension portion 16 and the magnetic flux does not pass through the core portion 15.
FIG. 19 shows a case (pattern D) in which windings are provided only in the extension portion 16 and magnetic flux passes through the core portion 15.
図１５ないし図１９の結果から、パターンＡ〜Ｄのいずれの場合も、１０ＭＨｚまでＬ値が略一定であるが、オリジナル巻線に比べて、Ｌ値、Ｑ値共に低い値となっている。この結果から、オリジナル巻線が最も高性能なインダクタ内蔵基板を実現することができる。ただし、パターンＢについては、配線が太くなったことにより抵抗値が非常に小さくなっており、放熱効果を期待することができる。以上のことから、インダクタ内蔵基板の使用用途に応じて、配線パターンや配線の太さを調整することで、用途に適した使用が可能となる。 From the results of FIGS. 15 to 19, in any of the patterns A to D, the L value is substantially constant up to 10 MHz, but both the L value and the Q value are lower than the original winding. From this result, it is possible to realize a substrate with a built-in inductor whose original winding has the highest performance. However, with respect to the pattern B, the resistance value is very small due to the thick wiring, and a heat dissipation effect can be expected. From the above, by adjusting the wiring pattern and the thickness of the wiring according to the usage application of the inductor-embedded substrate, it is possible to use it suitable for the application.
（３）磁性体のサイズ
磁性体１２のサイズ（コア部１５、延出部１６等の幅や長さ）について、２つの観点からシミュレーションを行った。図２０は、本シミュレーションにおける磁性体構造のシミュレーション条件を示す図である。図２０（Ａ）は、延出部１６の幅Ａとコア部１５の幅Ｂとの関係についてシミュレーションした場合の条件を示し、図２０（Ｂ）は、空隙部１７の長さＤとコア部１５の長さ（コア部１５の長さから空隙部１７の長さを引いた長さ）Ｅとの関係についてシミュレーションした場合の条件を示している。
(3) Size of magnetic body Simulation was performed from two viewpoints on the size of the magnetic body 12 (the width and length of the core portion 15, the extended portion 16, and the like). FIG. 20 is a diagram showing the simulation conditions of the magnetic body structure in this simulation. FIG. 20A shows the conditions when a simulation is performed on the relationship between the width A of the extension portion 16 and the width B of the core portion 15, and FIG. 20B shows the length D of the gap portion 17 and the core portion. 15 shows a condition in the case of simulation with respect to a relationship with a length of 15 (a length obtained by subtracting the length of the gap portion 17 from the length of the core portion 15) E.
図２０（Ａ）の条件で、延出部１６の幅Ａとコア部１５の幅Ｂとの比率を変化させた場合の特性値のシミュレーション結果を図２１に示す。目標とする特性値として、Ｌ値が０．４７［μＨ］以上、直流抵抗が２００［ｍΩ］以下、直流重畳許容電流値が１［Ａ］以上、１０ＭＨｚにおけるＱ値が４０以上を設定した。これらの条件を全て満たすＡ：Ｂは、図２１に示すハッチング部分となる。図２１の結果から、Ａに対するＢの比率が大き過ぎるとＱ値が低くなって目標値を満たさず性能が劣化する。また、Ａに対するＢの比率が小さ過ぎると直流重畳電流が小さくなって目標値を満たさず性能が劣化する。すなわち、図２１の結果から、Ａ：Ｂ＝１：１〜８程度で上記全ての目標値を達成できることが明らかとなった。 FIG. 21 shows the simulation result of the characteristic value when the ratio of the width A of the extension portion 16 and the width B of the core portion 15 is changed under the condition of FIG. As target characteristic values, an L value of 0.47 [μH] or more, a DC resistance of 200 [mΩ] or less, a DC superposition allowable current value of 1 [A] or more, and a Q value at 10 MHz of 40 or more were set. A: B satisfying all these conditions is a hatched portion shown in FIG. From the result of FIG. 21, when the ratio of B to A is too large, the Q value becomes low, the target value is not satisfied, and the performance deteriorates. On the other hand, if the ratio of B to A is too small, the direct current superposition current becomes small and the target value is not satisfied and the performance deteriorates. That is, from the result of FIG. 21, it became clear that all the target values can be achieved with A: B = 1: 1 to about 8.
図２１に示す上記シミュレーション結果から、以下の演算によりＡ、Ｂの値を特定することができる。磁性体１２の幅をＷ、ビア１４を形成するための領域の幅をＣとすると、 From the simulation results shown in FIG. 21, the values of A and B can be specified by the following calculation. When the width of the magnetic body 12 is W and the width of the region for forming the via 14 is C,
図２０（Ｂ）の条件で、空隙部１７の長さＤとコア部１５の長さ（コア部１５の長さから空隙部１７の長さを引いた長さ）Ｅとの比率を変化させた場合の特性値のシミュレーション結果を図２２に示す。目標とする特性値は上記と同様に設定し、これらの条件を全て満たすＥ：Ｄが図２２のハッチング部分である。図２２の結果から、Ｅに対するＤの比率が小さ過ぎると直流重畳電流が小さくなって目標値を満たさず性能が劣化する。また、Ｅに対するＤの比率が大き過ぎるとＱ値が低くなって目標値を満たさず性能が劣化する。すなわち、図２２に示すように、Ｅ：Ｄ＝１：０．０４〜０．８５程度で上記目標を達成できることが明らかとなった。 20B, the ratio between the length D of the gap portion 17 and the length of the core portion 15 (the length obtained by subtracting the length of the gap portion 17 from the length of the core portion 15) E is changed. FIG. 22 shows the simulation result of the characteristic value in the case of the above. The target characteristic value is set in the same manner as described above, and E: D that satisfies all these conditions is the hatched portion in FIG. From the result of FIG. 22, when the ratio of D to E is too small, the DC superposition current becomes small, the target value is not satisfied, and the performance deteriorates. On the other hand, if the ratio of D to E is too large, the Q value becomes low, the target value is not satisfied, and the performance deteriorates. That is, as shown in FIG. 22, it became clear that the above target can be achieved with E: D = 1: 0.04 to 0.85.
図２２に示す上記シミュレーション結果から、以下の演算によりＤ、Ｅの値を特定することができる。磁性体１２の長さをＬ、コア部１５の先端部から磁性体１２の先端部までの長さをＦとすると、 From the simulation results shown in FIG. 22, the values of D and E can be specified by the following calculation. When the length of the magnetic body 12 is L and the length from the tip of the core portion 15 to the tip of the magnetic body 12 is F,
以上のように、インダクタ内蔵基板において磁性体１２の構造（コア部１５の長さや幅、延出部１６の長さや幅や形状、磁性体１２全体の長さや幅等）及び配線方法（コア部１５、延出部１６における配線の巻き方、配線の太さ、配線の長さ等）を様々なバリエーションで組み合わせることで、目的とする使用環境に適した特性のインダクタを内蔵するインダクタ内蔵基板を実現することが可能である。 As described above, the structure of the magnetic body 12 (the length and width of the core portion 15, the length and width and shape of the extension portion 16, the length and width of the entire magnetic body 12, etc.) and the wiring method (core portion) in the inductor-embedded substrate. 15, the winding method of the wiring in the extension portion 16, the thickness of the wiring, the length of the wiring, etc.) are combined in various variations to provide a substrate with a built-in inductor that incorporates an inductor having characteristics suitable for the intended use environment. It is possible to realize.
（４）変形例におけるインダクタ内蔵基板のシミュレーション
その他の実施形態に係る図３に示したインダクタ内蔵基板について、特性のシミュレーションを行った。図２３は、本シミュレーションにおけるインダクタの構造を示す図であり、図２４は、シミュレーション結果を示す図である。図２３に示すように、直流重畳特性を良くするために、図３の場合と比較してギャップを大きくしてシミュレーションを行った。また、図２４の結果から、本シミュレーションにおいては特に高周波でのＱ値が良好となっている。
(4) Simulation of Inductor Built-In Substrate in Modification Example Characteristics of the inductor built-in substrate shown in FIG. 3 according to another embodiment were simulated. FIG. 23 is a diagram showing the structure of the inductor in this simulation, and FIG. 24 is a diagram showing the simulation result. As shown in FIG. 23, in order to improve the direct current superimposition characteristics, the simulation was performed with a larger gap than in the case of FIG. Further, from the result of FIG. 24, the Q value at a high frequency is particularly good in this simulation.
１ 基板
１１ 第１配線パターン
１２ 磁性体
１３ 第２配線パターン
１４ ビア
１５ コア部
１６ 延出部
１６ａ 第１延出部
１６ｂ 第２延出部
１７ 空隙部
DESCRIPTION OF SYMBOLS 1 Board | substrate 11 1st wiring pattern 12 Magnetic body 13 2nd wiring pattern 14 Via 15 Core part 16 Extension part 16a 1st extension part 16b 2nd extension part 17 Cavity part
Claims (6)
前記磁性体が、前記コイルが巻回されるコア部と、当該コア部に連通し、前記コイルの正極側及び負極側から当該コイルの外側に廻り込むように延出する延出部とを有することを特徴とするインダクタ内蔵基板。 A plurality of strip-shaped first wiring patterns formed on the substrate surface, a magnetic body attached to a region excluding at least an end of the first wiring pattern, and a plurality of strip-shaped formed on the upper surface side of the magnetic body A second wiring pattern, and the first wiring pattern and the second wiring pattern are connected by vias so that the wiring is formed as a coil that is magnetized in a direction perpendicular to the stacking direction of the substrate. Inductor built-in board
The magnetic body has a core portion around which the coil is wound, and an extending portion that communicates with the core portion and extends from the positive electrode side and the negative electrode side of the coil so as to go around the coil. A substrate with a built-in inductor.
前記延出部の途中に空隙を有することを特徴とするインダクタ内蔵基板。 The substrate with a built-in inductor according to claim 1,
An inductor-embedded substrate having a gap in the middle of the extending portion.
前記空隙が、前記延出部を前記コイルの正極側から延出する第１延出部と前記コイルの負極側から延出する第２延出部とに分断していることを特徴とするインダクタ内蔵基板。 The inductor-embedded substrate according to claim 2,
The inductor is characterized in that the gap divides the extending portion into a first extending portion extending from the positive electrode side of the coil and a second extending portion extending from the negative electrode side of the coil. Built-in board.
前記延出部が、前記ビアの側面部分に沿って前記コイルの外側を廻り込むように延出していることを特徴とするインダクタ内蔵基板。 The inductor-embedded substrate according to any one of claims 1 to 3,
The substrate with a built-in inductor, wherein the extending portion extends so as to wrap around the outside of the coil along a side surface portion of the via.
前記延出部の幅をＡ、前記コア部の幅をＢとした場合に、
を満たすことを特徴とするインダクタ内蔵基板。 The inductor-embedded substrate according to any one of claims 1 to 4,
When the width of the extension part is A and the width of the core part is B,
前記延出部における空隙の長さをＤ、前記磁性体において前記ビアが形成されるための領域の長さのうち前記空隙の長さＤを除いた長さをＥとした場合に、
を満たすことを特徴とするインダクタ内蔵基板。 In the inductor built-in substrate according to any one of claims 1 to 5,
When the length of the gap in the extending portion is D, and the length excluding the length D of the gap in the length of the region for forming the via in the magnetic body is E,
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014244056A JP2016111048A (en) | 2014-12-02 | 2014-12-02 | Inductor built-in substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014244056A JP2016111048A (en) | 2014-12-02 | 2014-12-02 | Inductor built-in substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016111048A true JP2016111048A (en) | 2016-06-20 |
Family
ID=56124775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014244056A Pending JP2016111048A (en) | 2014-12-02 | 2014-12-02 | Inductor built-in substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016111048A (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124859A (en) * | 1983-12-09 | 1985-07-03 | Nec Corp | Multilayer wiring structure |
| JPS60227178A (en) * | 1983-12-23 | 1985-11-12 | アルカテル・エヌ・ブイ | Magnetic field sensor |
| US5070317A (en) * | 1989-01-17 | 1991-12-03 | Bhagat Jayant K | Miniature inductor for integrated circuits and devices |
| JP2007103686A (en) * | 2005-10-05 | 2007-04-19 | Tdk Corp | Common mode choke coil and method of manufacturing same |
| WO2013137044A1 (en) * | 2012-03-16 | 2013-09-19 | 学校法人福岡大学 | Method for manufacturing substrate with built-in inductor, substrate with built-in inductor, and power supply module using same |
| US20140068932A1 (en) * | 2012-09-11 | 2014-03-13 | Ferric Semiconductor, Inc. | Magnetic Core Inductor Integrated with Multilevel Wiring Network |
-
2014
- 2014-12-02 JP JP2014244056A patent/JP2016111048A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124859A (en) * | 1983-12-09 | 1985-07-03 | Nec Corp | Multilayer wiring structure |
| JPS60227178A (en) * | 1983-12-23 | 1985-11-12 | アルカテル・エヌ・ブイ | Magnetic field sensor |
| US5070317A (en) * | 1989-01-17 | 1991-12-03 | Bhagat Jayant K | Miniature inductor for integrated circuits and devices |
| JP2007103686A (en) * | 2005-10-05 | 2007-04-19 | Tdk Corp | Common mode choke coil and method of manufacturing same |
| WO2013137044A1 (en) * | 2012-03-16 | 2013-09-19 | 学校法人福岡大学 | Method for manufacturing substrate with built-in inductor, substrate with built-in inductor, and power supply module using same |
| US20140068932A1 (en) * | 2012-09-11 | 2014-03-13 | Ferric Semiconductor, Inc. | Magnetic Core Inductor Integrated with Multilevel Wiring Network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7936246B2 (en) | On-chip inductor for high current applications | |
| KR101247229B1 (en) | Laminated inductor | |
| JP5339398B2 (en) | Multilayer inductor | |
| JP6340805B2 (en) | Electronic components | |
| US20120056705A1 (en) | Layered inductor and manufacturing method thereof | |
| US9251945B2 (en) | Planar core with high magnetic volume utilization | |
| JP2018107299A (en) | Coil component and circuit board including the same | |
| JP6551256B2 (en) | Coil component, circuit board incorporating coil component, and power supply circuit including coil component | |
| KR101792389B1 (en) | Coil electronic component | |
| WO2014155952A1 (en) | Layered inductor | |
| JP2018133354A (en) | Coil component | |
| JP2008109139A (en) | Coil having coil branches and microconductor having the same | |
| JP6558128B2 (en) | Coil device | |
| JP4870913B2 (en) | Inductance element | |
| JP6477991B2 (en) | LC device and method of manufacturing LC device | |
| US10319506B2 (en) | Coil component | |
| JP2016063195A (en) | Coil component and mounting structure of the same | |
| JP6060368B2 (en) | Multilayer inductor | |
| JP2016111048A (en) | Inductor built-in substrate | |
| JP2012182286A (en) | Coil component | |
| JP6455546B2 (en) | Coil parts | |
| JP6379468B2 (en) | Wire wound electronic components | |
| US20130069757A1 (en) | Multilayered inductor and method of manufacturing the same | |
| WO2016163084A1 (en) | Reactor | |
| JP2012182285A (en) | Coil component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161220 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171031 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180501 |