JP2016100351A - Electronic component built-in substrate and method of manufacturing the same - Google Patents

Electronic component built-in substrate and method of manufacturing the same Download PDF

Info

Publication number
JP2016100351A
JP2016100351A JP2014233586A JP2014233586A JP2016100351A JP 2016100351 A JP2016100351 A JP 2016100351A JP 2014233586 A JP2014233586 A JP 2014233586A JP 2014233586 A JP2014233586 A JP 2014233586A JP 2016100351 A JP2016100351 A JP 2016100351A
Authority
JP
Japan
Prior art keywords
electronic component
resin layer
substrate
external electrode
end surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014233586A
Other languages
Japanese (ja)
Other versions
JP6375889B2 (en
Inventor
高橋 優
Masaru Takahashi
優 高橋
長一朗 藤居
Chiyouichirou Fujii
長一朗 藤居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014233586A priority Critical patent/JP6375889B2/en
Publication of JP2016100351A publication Critical patent/JP2016100351A/en
Application granted granted Critical
Publication of JP6375889B2 publication Critical patent/JP6375889B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic component built-in substrate in which, even when distortion occurs due to application of a voltage on an electronic component embedded in a resin layer, vibration thereof is reduced and further occurrence of audible sound caused by the vibration is prevented or suppressed, and to provide a method of manufacturing the electronic component built-in substrate.SOLUTION: An electronic component built-in substrate 1 includes: a core substrate B: an electronic component 10 mounted on one principal surface of the core substrate B with a joint member S; and a resin layer R provided with the electronic component 10 embedded therein. The electronic component 10 includes: a ceramic laminate body 11; and a first external electrode 12 having an end surface portion TP12 and a second external electrode 13 having an end surface portion TP13, which each are mounted on an end surface of the ceramic laminate body 11. A surface of the resin layer R in contact with the end surface portion TP12 of the first external electrode 12 and the joint member S includes a first non-adhesive surface UA1, and a surface of the resin layer R in contact with the end surface portion TP13 of the second external electrode 13 and the joint member S includes a second non-adhesive surface UA2.SELECTED DRAWING: Figure 2

Description

この発明は、コア基板と、コア基板の一方主面に実装された電子部品と、その電子部品を埋設して設けられた樹脂層とを備える電子部品内蔵基板、およびその製造方法に関するものである。   The present invention relates to an electronic component built-in substrate including a core substrate, an electronic component mounted on one main surface of the core substrate, and a resin layer provided by embedding the electronic component, and a method for manufacturing the same. .

近年、携帯型電子機器の薄型化を受けて、国際公開第2011/135926号(特許文献1)のように、基板内部に電子部品を埋設することにより基板の薄型化を図った電子部品内蔵基板が提案されている。   2. Description of the Related Art In recent years, with the reduction in thickness of portable electronic devices, an electronic component-embedded substrate that has been made thinner by embedding electronic components inside the substrate, as in International Publication No. 2011/135926 (Patent Document 1) Has been proposed.

図11は、特許文献1に記載されている電子部品内蔵基板100の断面図である。図11に記載の電子部品内蔵基板100では、コア基板108に電子部品101、102が実装され、それらの電子部品101、102が埋設されるように樹脂層109が形成されている。   FIG. 11 is a cross-sectional view of the electronic component built-in substrate 100 described in Patent Document 1. In FIG. In the electronic component built-in substrate 100 shown in FIG. 11, electronic components 101 and 102 are mounted on a core substrate 108, and a resin layer 109 is formed so that these electronic components 101 and 102 are embedded.

このような電子部品内蔵基板100は、軽量であり、かつセラミック基板のように高温焼成を伴わないため、内蔵する電子部品に制約が少ないという利点がある。   Such an electronic component built-in substrate 100 is light in weight and does not accompany high-temperature firing like a ceramic substrate, and therefore has an advantage that there are few restrictions on the electronic components incorporated.

ここで、特許文献1に記載の電子部品内蔵基板100の樹脂層109に埋設される電子部品101、102として、積層セラミックコンデンサを考える。図12に、積層セラミックコンデンサ201の断面図を示す。   Here, a multilayer ceramic capacitor is considered as the electronic components 101 and 102 embedded in the resin layer 109 of the electronic component built-in substrate 100 described in Patent Document 1. FIG. 12 shows a cross-sectional view of the multilayer ceramic capacitor 201.

積層セラミックコンデンサ201は、セラミック積層体202と、セラミック積層体202の表面に設けられる第1の外部電極203および第2の外部電極204とを備える。セラミック積層体202は、セラミック誘電体層205が第1の内部電極206と第2の内部電極207との間に挿入されてなるコンデンサ素子が、並列接続されて積層されたものである。そのような積層セラミックコンデンサ201は、信頼性および耐久性に優れ、小型でありながら大容量を実現することができる。   The multilayer ceramic capacitor 201 includes a ceramic multilayer body 202 and a first external electrode 203 and a second external electrode 204 provided on the surface of the ceramic multilayer body 202. The ceramic laminate 202 is a laminate in which capacitor elements each having a ceramic dielectric layer 205 inserted between a first internal electrode 206 and a second internal electrode 207 are connected in parallel. Such a multilayer ceramic capacitor 201 is excellent in reliability and durability, and can realize a large capacity while being small.

小型大容量の積層セラミックコンデンサ201は、セラミック積層体202を構成するセラミック誘電体層205の材料として、チタン酸バリウムを基本材料とする高誘電率のセラミック材料を用いることが多い。そのようなセラミック積層体202を備える積層セラミックコンデンサ201に電圧を印加すると、電歪効果および逆圧電効果により、印加された電圧の大きさに応じた歪みがセラミック積層体202に発生する。それに伴い、セラミック積層体202が、積層方向への膨張、積層方向と直交する面方向への収縮を繰り返す。   The small-sized and large-capacity monolithic ceramic capacitor 201 often uses a ceramic material having a high dielectric constant based on barium titanate as the material of the ceramic dielectric layer 205 constituting the ceramic laminate 202. When a voltage is applied to the multilayer ceramic capacitor 201 including such a ceramic multilayer body 202, a distortion corresponding to the magnitude of the applied voltage is generated in the ceramic multilayer body 202 due to the electrostrictive effect and the inverse piezoelectric effect. Along with this, the ceramic laminate 202 repeatedly expands in the stacking direction and contracts in the plane direction orthogonal to the stacking direction.

近年、積層セラミックコンデンサ201の小型化・薄層化の進展に伴い、誘電体に印加される電界強度が高くなったため、上記のセラミック積層体202の歪みの度合いも大きくなっている。   In recent years, with the progress of miniaturization and thinning of the multilayer ceramic capacitor 201, the strength of the electric field applied to the dielectric has increased, and thus the degree of distortion of the ceramic multilayer body 202 has also increased.

ここで、図13(A)に示すように、積層セラミックコンデンサ201が、はんだなどの接合部材Sにより基板Bに実装された場合を考える。積層セラミックコンデンサ201に電圧が印加されると、図13(B)に示すように、セラミック積層体202に発生した歪みが、接合部材Sを介して積層セラミックコンデンサ201に固着されている基板Bを振動させる。   Here, as shown in FIG. 13A, consider a case where the multilayer ceramic capacitor 201 is mounted on the substrate B by a joining member S such as solder. When a voltage is applied to the multilayer ceramic capacitor 201, as shown in FIG. 13B, the distortion generated in the ceramic multilayer body 202 causes the substrate B that is fixed to the multilayer ceramic capacitor 201 via the bonding member S. Vibrate.

このような基板Bの振動は、基板Bに例えばショックセンサなどの加速度センサが実装されていた場合、加速度センサの誤作動を引き起こす可能性がある。   Such vibration of the substrate B may cause malfunction of the acceleration sensor when an acceleration sensor such as a shock sensor is mounted on the substrate B.

また、その振動数が可聴域である20Hz〜20kHzである場合、可聴音として人間の耳に認識される。この現象は「鳴き(acoustic noise)」とも言われ、電子機器の静寂化に伴い、ノートパソコン、携帯電話、デジタルカメラなどの様々なアプリケーションの電源回路などにおける設計の課題となっている。   Further, when the frequency is 20 Hz to 20 kHz which is an audible range, it is recognized as an audible sound by a human ear. This phenomenon is also referred to as “acoustic noise”, and has become a design issue in power supply circuits of various applications such as notebook computers, mobile phones, digital cameras, etc. as electronic devices become quieter.

国際公開第2011/135926号International Publication No. 2011/135926

積層セラミックコンデンサ201を上記のように基板Bに接合部材Sにより実装し、さらに特許文献1に記載のように樹脂層に埋設した場合、接合部材Sと樹脂層とが共にセラミック積層体202の歪みを基板Bに伝達することが考えられる。その場合、前述の基板Bの振動が大きくなり、また可聴音が大きくなることが懸念される。   When the multilayer ceramic capacitor 201 is mounted on the substrate B with the bonding member S as described above and is embedded in the resin layer as described in Patent Document 1, the bonding member S and the resin layer are both distorted in the ceramic laminate 202. May be transmitted to the substrate B. In that case, there is a concern that the vibration of the substrate B described above becomes large and the audible sound becomes large.

そこで、この発明の目的は、樹脂層に埋設されている電子部品に電圧の印加による歪みが発生したとしても、振動が低減され、さらに振動による可聴音の発生が防止または低減された電子部品内蔵基板、およびその製造方法を提供することである。   Accordingly, an object of the present invention is to incorporate an electronic component in which vibration is reduced and generation of audible sound due to vibration is prevented or reduced even when distortion due to application of voltage occurs in an electronic component embedded in a resin layer. It is to provide a substrate and a manufacturing method thereof.

この発明では、樹脂層に埋設されている電子部品に電圧の印加による歪みが発生したとしても、電子部品内蔵基板の振動を低減し、さらに振動による可聴音の発生を防止または低減するため、樹脂層の形態についての改良が図られる。   In the present invention, even if a distortion occurs due to application of a voltage to an electronic component embedded in the resin layer, the resin component is reduced in order to reduce vibration of the electronic component built-in substrate and to prevent or reduce generation of audible sound due to vibration. Improvements are made in the form of the layers.

この発明は、まず電子部品内蔵基板に向けられる。   The present invention is first directed to an electronic component built-in substrate.

この発明に係る電子部品内蔵基板は、コア基板と、コア基板の一方主面に接合部材により実装された、少なくとも1つの電子部品と、コア基板の一方主面に、電子部品を埋設して設けられた樹脂層と、を備える。   An electronic component built-in substrate according to the present invention is provided by embedding a core substrate, at least one electronic component mounted on one main surface of the core substrate by a bonding member, and an electronic component embedded in one main surface of the core substrate. A resin layer formed thereon.

上記の電子部品は、積層体と、第1の外部電極および第2の外部電極と、を備える積層コンデンサである。   The electronic component is a multilayer capacitor including a multilayer body, a first external electrode, and a second external electrode.

積層体は、誘電体層が第1の内部電極と第2の内部電極との間に挿入されてなるコンデンサ素子が積層された静電容量発現部と、静電容量発現部を挟む第1の保護部および第2の保護部とを含む。また、積層体は、互いに対向する2つの端面と、2つの端面を接続する側面とを有する。   The multilayer body includes a capacitance developing portion in which a capacitor element in which a dielectric layer is inserted between the first internal electrode and the second internal electrode is stacked, and a first sandwiching the capacitance developing portion. A protection part and a second protection part. Moreover, a laminated body has two end surfaces which mutually oppose, and a side surface which connects two end surfaces.

第1の外部電極および第2の外部電極は、積層体の端面上に設けられる端面部を有し、その端面部において第1の内部電極および第2の内部電極とそれぞれ接続される。   The first external electrode and the second external electrode have an end surface portion provided on the end surface of the multilayer body, and are connected to the first internal electrode and the second internal electrode at the end surface portion, respectively.

そして、樹脂層の、第1の外部電極の端面部およびその端面部上の接合部材と接している面が第1の非接着面を含み、かつ第2の外部電極の端面部およびその端面部上の接合部材と接している面が第2の非接着面を含む。   The surface of the resin layer in contact with the end surface portion of the first external electrode and the joining member on the end surface portion includes the first non-adhesive surface, and the end surface portion of the second external electrode and the end surface portion thereof The surface in contact with the upper joining member includes the second non-adhesive surface.

上記の電子部品内蔵基板では、樹脂層の、第1の外部電極の端面部およびその端面部上の接合部材と接している面が第1の非接着面を含み、かつ第2の外部電極の端面部およびその端面部上の接合部材と接している面が第2の非接着面を含む。そのため、電子部品に電圧印加による歪みが発生したとしても、電子部品の端面が凹面となる歪みが樹脂層に伝達されない(図13(B)参照)。   In the above electronic component built-in substrate, the surface of the resin layer in contact with the end surface portion of the first external electrode and the bonding member on the end surface portion includes the first non-adhesive surface, and the second external electrode The surface in contact with the end surface portion and the joining member on the end surface portion includes the second non-adhesive surface. For this reason, even when a distortion due to voltage application occurs in the electronic component, the distortion in which the end surface of the electronic component is a concave surface is not transmitted to the resin layer (see FIG. 13B).

したがって、樹脂層を介した電子部品の端面近傍の歪みがコア基板に半波で断続的にしか伝達されないため、電子部品内蔵基板の振動が低減され、振動による可聴音の発生が防止または低減される。   Therefore, since the distortion in the vicinity of the end face of the electronic component through the resin layer is only intermittently transmitted to the core substrate by a half wave, the vibration of the electronic component built-in substrate is reduced, and generation of audible sound due to the vibration is prevented or reduced. The

この発明に係る電子部品内蔵基板における好ましい実施形態では、樹脂層の、積層体の第1の外部電極および第2の外部電極により被覆されていない箇所と接している面が、第3の非接着面を含む。   In a preferred embodiment of the electronic component built-in substrate according to the present invention, the surface of the resin layer that is in contact with the portion not covered with the first external electrode and the second external electrode of the laminate is the third non-adhesive. Including face.

上記の電子部品内蔵基板では、第1の非接着面および第2の非接着面に加えて、樹脂層の、積層体の第1の外部電極および第2の外部電極により被覆されていない箇所と接している面が第3の非接着面を含む。そのため、電子部品に電圧印加による歪みが発生したとしても、電子部品の端面が凹面となる歪みに加えて、側面が凹面となる歪みも樹脂層に伝達されない。   In the electronic component built-in substrate, in addition to the first non-adhesive surface and the second non-adhesive surface, the resin layer is not covered with the first external electrode and the second external electrode of the laminate. The contacting surface includes a third non-adhesive surface. For this reason, even when distortion due to voltage application occurs in the electronic component, in addition to the distortion in which the end surface of the electronic component is a concave surface, the distortion in which the side surface is a concave surface is not transmitted to the resin layer.

したがって、樹脂層を介した電子部品の歪みのコア基板への伝達がさらに抑制されることにより、電子部品内蔵基板の振動がさらに低減され、振動による可聴音の発生が効果的に防止または低減される。   Therefore, by further suppressing the transmission of the distortion of the electronic component to the core substrate through the resin layer, the vibration of the electronic component built-in substrate is further reduced, and the generation of audible sound due to the vibration is effectively prevented or reduced. The

また、この発明は、電子部品内蔵基板の製造方法にも向けられる。   The present invention is also directed to a method for manufacturing an electronic component built-in substrate.

この発明に係る電子部品内蔵基板の製造方法は、コア基板と、コア基板の一方主面に接合部材により実装された、少なくとも1つの電子部品と、コア基板の一方主面に、電子部品を埋設して設けられた樹脂層と、を備える電子部品内蔵基板を対象とする。     A method for manufacturing an electronic component built-in substrate according to the present invention includes a core substrate, at least one electronic component mounted on one main surface of the core substrate by a bonding member, and an electronic component embedded in one main surface of the core substrate. An electronic component built-in substrate provided with a resin layer provided as a target.

上記の電子部品は、積層体と、第1の外部電極および第2の外部電極と、を備える積層コンデンサである。   The electronic component is a multilayer capacitor including a multilayer body, a first external electrode, and a second external electrode.

積層体は、誘電体層が第1の内部電極と第2の内部電極との間に挿入されてなるコンデンサ素子が積層された静電容量発現部と、静電容量発現部を挟む第1の保護部および第2の保護部とを含む。また、積層体は、互いに対向する2つの端面と、2つの端面を接続する側面とを有する。   The multilayer body includes a capacitance developing portion in which a capacitor element in which a dielectric layer is inserted between the first internal electrode and the second internal electrode is stacked, and a first sandwiching the capacitance developing portion. A protection part and a second protection part. Moreover, a laminated body has two end surfaces which mutually oppose, and a side surface which connects two end surfaces.

第1の外部電極および第2の外部電極は、積層体の端面上に設けられる端面部を有し、その端面部において第1の内部電極および第2の内部電極とそれぞれ接続される。   The first external electrode and the second external electrode have an end surface portion provided on the end surface of the multilayer body, and are connected to the first internal electrode and the second internal electrode at the end surface portion, respectively.

そして、この発明に係る電子部品内蔵基板の製造方法は、実装工程と、接着阻害材付与工程と、未硬化樹脂層付与工程と、樹脂層形成工程と、を備える。   And the manufacturing method of the electronic component built-in substrate which concerns on this invention is equipped with the mounting process, the adhesion inhibiting material provision process, the uncured resin layer provision process, and the resin layer formation process.

実装工程は、コア基板の一方主面に、電子部品を実装する工程である。   The mounting process is a process of mounting an electronic component on one main surface of the core substrate.

接着阻害材付与工程は、コア基板に実装された電子部品の第1の外部電極の端面部上およびその端面部上の接合部材上の少なくとも一部と、第2の外部電極の端面部上およびその端面部上の接合部材上の少なくとも一部とに、接着阻害材を付与する工程である。   The adhesion inhibiting material applying step includes at least a part on the end surface portion of the first external electrode of the electronic component mounted on the core substrate and the bonding member on the end surface portion, on the end surface portion of the second external electrode, and In this step, an adhesion inhibiting material is applied to at least a part of the joining member on the end surface.

未硬化樹脂層付与工程は、コア基板の一方主面に、接着阻害材を付与した電子部品を埋設する未硬化樹脂層を付与する工程である。   An uncured resin layer provision process is a process of providing the uncured resin layer which embed | buries the electronic component which provided the adhesion inhibitor in the one main surface of a core board | substrate.

樹脂層形成工程は、未硬化樹脂層を加熱硬化させると共に、接着阻害材により、樹脂層の、第1の外部電極の端面部およびその端面部上の接合部材と接している面の少なくとも一部を第1の非接着面とし、かつ樹脂層の、第2の外部電極の端面部およびその端面部上の接合部材と接している面の少なくとも一部を第2の非接着面とする工程である。   In the resin layer forming step, the uncured resin layer is heated and cured, and at least part of the surface of the resin layer that is in contact with the end surface portion of the first external electrode and the bonding member on the end surface portion by the adhesion inhibiting material. Is a first non-adhesive surface, and at least a part of the surface of the resin layer in contact with the end surface portion of the second external electrode and the joining member on the end surface portion is a second non-adhesive surface. is there.

上記の電子部品内蔵基板の製造方法では、これらの工程を備えることにより、電子部品内蔵基板の振動が低減され、振動による可聴音の発生が防止または低減された電子部品内蔵基板を、効率的に製造することができる。   In the manufacturing method of the electronic component built-in substrate, by providing these steps, the vibration of the electronic component built-in substrate is reduced, and the electronic component built-in substrate in which generation of audible sound due to vibration is prevented or reduced can be efficiently performed. Can be manufactured.

この発明に係る電子部品内蔵基板の製造方法の好ましい実施形態では、接着阻害材付与工程は、積層体の第1の外部電極および第2の外部電極により被覆されていない箇所上の少なくとも一部に、接着阻害材をさらに付与する工程である。   In a preferred embodiment of the method for manufacturing an electronic component built-in substrate according to the present invention, the adhesion inhibiting material application step is performed on at least a part of the laminate not covered with the first external electrode and the second external electrode. This is a step of further applying an adhesion inhibiting material.

また、樹脂層形成工程は、未硬化樹脂層の加熱硬化ならびに第1の非接着面および第2の非接着面の形成に加えて、接着阻害材により、樹脂層の、積層体の第1の外部電極および前記第2の外部電極により被覆されていない箇所と接している面の少なくとも一部を、第3の非接着面とする工程である。   In addition to the heat curing of the uncured resin layer and the formation of the first non-adhesive surface and the second non-adhesive surface, the resin layer forming step includes the first step of the laminate of the resin layer by the adhesion inhibitor. In this step, at least a part of the surface in contact with the external electrode and the portion not covered with the second external electrode is a third non-adhesive surface.

上記の電子部品内蔵基板の製造方法では、これらの工程を備えることにより、電子部品内蔵基板の振動がさらに低減され、振動による可聴音の発生が効果的に防止または低減された電子部品内蔵基板を、効率的に製造することができる。   In the manufacturing method of an electronic component built-in substrate, the electronic component built-in substrate in which vibrations of the electronic component built-in substrate are further reduced and generation of audible sound due to vibration is effectively prevented or reduced by including these steps. Can be manufactured efficiently.

この発明に係る電子部品内蔵基板では、樹脂層の、第1の外部電極の端面部およびその端面部上の接合部材と接している面が第1の非接着面を含み、かつ第2の外部電極の端面部およびその端面部上の接合部材と接している面が第2の非接着面を含む。そのため、電子部品に電圧印加による歪みが発生したとしても、電子部品の端面が凹面となる歪みが樹脂層に伝達されない。   In the electronic component built-in substrate according to the present invention, the surface of the resin layer in contact with the end surface portion of the first external electrode and the bonding member on the end surface portion includes the first non-adhesive surface, and the second external surface The end surface portion of the electrode and the surface in contact with the bonding member on the end surface portion include the second non-adhesive surface. For this reason, even if a distortion occurs due to voltage application in the electronic component, the distortion in which the end surface of the electronic component becomes a concave surface is not transmitted to the resin layer.

したがって、樹脂層を介した電子部品の端面近傍の歪みがコア基板に半波で断続的にしか伝達されないため、電子部品内蔵基板の振動が低減され、振動による可聴音の発生が防止または低減される。   Therefore, since the distortion in the vicinity of the end face of the electronic component through the resin layer is only intermittently transmitted to the core substrate by a half wave, the vibration of the electronic component built-in substrate is reduced, and generation of audible sound due to the vibration is prevented or reduced. The

また、この発明に係る電子部品内蔵基板の製造方法では、実装工程と、接着阻害材付与工程と、未硬化樹脂層付与工程と、樹脂層形成工程と、を備える。   Moreover, the manufacturing method of the electronic component built-in substrate according to the present invention includes a mounting step, an adhesion inhibiting material applying step, an uncured resin layer applying step, and a resin layer forming step.

そして、接着阻害材付与工程において、コア基板に実装された電子部品の第1の外部電極の端面部上およびその端面部上の接合部材上と、第2の外部電極の端面部上およびその端面部上の接合部材上とに、接着阻害材を付与する。   Then, in the adhesion inhibiting material application step, on the end surface portion of the first external electrode of the electronic component mounted on the core substrate and on the bonding member on the end surface portion, on the end surface portion of the second external electrode and on the end surface thereof An adhesion inhibiting material is applied on the bonding member on the part.

さらに、樹脂層形成工程において、未硬化樹脂層を加熱硬化させた際に、接着阻害材により、樹脂層の、第1および第2の外部電極の端面部ならびにそれらの端面部上の接合部材と接している面を、それぞれ第1および第2の非接着面とする。   Furthermore, in the resin layer forming step, when the uncured resin layer is heat-cured, the adhesion inhibiting material causes the end surfaces of the first and second external electrodes of the resin layer and the bonding members on those end surfaces to The surfaces in contact with each other are defined as first and second non-adhesive surfaces, respectively.

したがって、この製造方法により、電子部品内蔵基板の振動が低減されることで、振動による可聴音の発生が防止または低減された電子部品内蔵基板を、効率的に製造することができる。   Therefore, the vibration of the electronic component built-in substrate is reduced by this manufacturing method, so that the electronic component built-in substrate in which generation of audible sound due to vibration is prevented or reduced can be efficiently manufactured.

この発明の実施形態に係る電子部品内蔵基板1の上面図である。1 is a top view of an electronic component built-in substrate 1 according to an embodiment of the present invention. この発明の実施形態に係る電子部品内蔵基板1の断面図である。(A)は図1のY1−Y1線を含む面の矢視断面図である。(B)は図1のX1−X1線を含む面の矢視断面図である。1 is a cross-sectional view of an electronic component built-in substrate 1 according to an embodiment of the present invention. (A) is arrow sectional drawing of the surface containing the Y1-Y1 line | wire of FIG. (B) is an arrow directional cross-sectional view of the surface containing the X1-X1 line | wire of FIG. 図1および図2に示したこの発明の実施形態に係る電子部品内蔵基板1の製造方法の一例を説明するためのもので、(A)および(B)は実装工程、ならびに(C)は接着阻害材付与工程を模式的に示す図である。FIGS. 1A and 1B are diagrams for explaining an example of the manufacturing method of the electronic component built-in substrate 1 according to the embodiment of the present invention, in which FIGS. 1A and 1B are a mounting process, and FIG. It is a figure which shows an inhibiting material provision process typically. 図1および図2に示したこの発明の実施形態に係る電子部品内蔵基板1の製造方法の一例を説明するためのもので、(A)は未硬化樹脂層付与工程、ならびに(B)および(C)は樹脂層形成工程を模式的に示す図である。FIG. 1 is a view for explaining an example of a manufacturing method of an electronic component built-in substrate 1 according to an embodiment of the present invention shown in FIGS. 1 and 2, and (A) shows an uncured resin layer application step, and (B) and ( C) is a diagram schematically showing a resin layer forming step. この発明の実施形態に係る電子部品内蔵基板における第1の変形例1Aの、図1に相当する上面図である。It is a top view equivalent to FIG. 1 of the 1st modification 1A in the electronic component built-in substrate which concerns on embodiment of this invention. この発明の実施形態に係る電子部品内蔵基板における第1の変形例1Aの、図2に相当する断面図である。It is sectional drawing equivalent to FIG. 2 of 1st modification 1A in the electronic component built-in board | substrate which concerns on embodiment of this invention. この発明の実施形態に係る電子部品内蔵基板における第2の変形例1Bの、図1に相当する上面図である。It is a top view equivalent to FIG. 1 of the 2nd modification 1B in the electronic component built-in board | substrate which concerns on embodiment of this invention. この発明の実施形態に係る電子部品内蔵基板における第2の変形例1Bの、図2に相当する断面図である。It is sectional drawing equivalent to FIG. 2 of the 2nd modification 1B in the electronic component built-in board | substrate which concerns on embodiment of this invention. この発明の実施形態に係る電子部品内蔵基板における第3の変形例1Cの、図1に相当する上面図である。It is a top view equivalent to FIG. 1 of the 3rd modification 1C in the electronic component built-in board | substrate which concerns on embodiment of this invention. この発明の実施形態に係る電子部品内蔵基板における第3の変形例1Cの、図2に相当する断面図である。It is sectional drawing equivalent to FIG. 2 of the 3rd modification 1C in the electronic component built-in board | substrate which concerns on embodiment of this invention. 背景技術の電子部品内蔵基板100の断面図である。It is sectional drawing of the electronic component built-in board | substrate 100 of background art. この発明が解決しようとする課題を説明するための、積層セラミックコンデンサの断面図である。It is sectional drawing of the laminated ceramic capacitor for demonstrating the subject which this invention tends to solve. この発明が解決しようとする課題を説明するための、積層セラミックコンデンサを基板に実装した状態の断面図である。(A)は電圧が印加されていない状態である。(B)は電圧が印加されたときの歪みの状態を説明する概略断面図である。It is sectional drawing of the state which mounted the multilayer ceramic capacitor in the board | substrate for demonstrating the subject which this invention tends to solve. (A) is a state in which no voltage is applied. (B) is a schematic sectional drawing explaining the state of distortion when a voltage is applied.

以下にこの発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。   Embodiments of the present invention will be described below to describe the features of the present invention in more detail.

−電子部品内蔵基板の実施形態−
この発明の実施形態に係る電子部品内蔵基板1について、図1および図2を用いて説明する。
-Embodiment of electronic component built-in substrate-
An electronic component built-in substrate 1 according to an embodiment of the present invention will be described with reference to FIGS.

<電子部品内蔵基板の構造>
図1は、この発明の実施形態に係る電子部品内蔵基板1の上面図である。図1における点線は、樹脂層Rを透視した場合の電子部品10の各構成要素と、第1の実装ランドL11および第2の実装ランドL12とを表している。また、図2(A)は図1のY1−Y1線を含む面の矢視断面図である。図2(B)は図1のX1−X1線を含む面の矢視断面図である。
<Electronic component built-in substrate structure>
FIG. 1 is a top view of an electronic component built-in substrate 1 according to an embodiment of the present invention. A dotted line in FIG. 1 represents each component of the electronic component 10 when the resin layer R is seen through, and the first mounting land L11 and the second mounting land L12. 2A is a cross-sectional view of the plane including the Y1-Y1 line of FIG. 2B is a cross-sectional view taken along the line X1-X1 in FIG.

この発明の実施形態に係る電子部品内蔵基板1は、コア基板Bと、コア基板Bの一方主面に接合部材Sにより実装された電子部品10と、コア基板Bの一方主面に、電子部品10を埋設して設けられた樹脂層Rと、を備える。   An electronic component built-in substrate 1 according to an embodiment of the present invention includes a core substrate B, an electronic component 10 mounted on one main surface of the core substrate B by a bonding member S, and an electronic component on one main surface of the core substrate B. And a resin layer R provided with 10 embedded therein.

なお、コア基板Bは、前述の図11に相当する多層基板であり、内部電極やビアなどを不図示として、簡略化して図示されている。また、この発明の実施形態では、電子部品10を強調するため、コア基板Bと、電子部品10との大きさの関係は、実際のものとは異なっている。   The core substrate B is a multilayer substrate corresponding to FIG. 11 described above, and is illustrated in a simplified manner with internal electrodes and vias not shown. In the embodiment of the present invention, in order to emphasize the electronic component 10, the size relationship between the core substrate B and the electronic component 10 is different from the actual one.

電子部品10は、セラミック積層体11と、第1の外部電極12および第2の外部電極13とを備える積層セラミックコンデンサである。セラミック積層体11は、セラミック誘電体層14が第1の内部電極15と第2の内部電極16との間に挿入されてなるコンデンサ素子が積層された静電容量発現部CPが、第1のセラミック保護部P1および第2のセラミック保護部P2で挟まれた構造となっている。また、セラミック積層体11は、互いに対向する2つの端面と、2つの端面を接続する側面とを有する。   The electronic component 10 is a multilayer ceramic capacitor including a ceramic multilayer body 11, a first external electrode 12, and a second external electrode 13. The ceramic multilayer body 11 includes a capacitance developing portion CP in which a capacitor element in which a ceramic dielectric layer 14 is inserted between a first internal electrode 15 and a second internal electrode 16 is laminated. The structure is sandwiched between the ceramic protection part P1 and the second ceramic protection part P2. The ceramic laminate 11 has two end faces that face each other and a side face that connects the two end faces.

セラミック誘電体層14が電歪性または逆圧電効果を有することにより、セラミック誘電体層14を含む電子部品10は、電圧印加時に歪みが発生する。代表的な電歪性または逆圧電効果を有するセラミック材料としては、例えばチタン酸バリウムを基本材料とする高誘電率のセラミック材料が挙げられる。   Since the ceramic dielectric layer 14 has an electrostrictive property or an inverse piezoelectric effect, the electronic component 10 including the ceramic dielectric layer 14 is distorted when a voltage is applied. As a typical ceramic material having an electrostrictive property or an inverse piezoelectric effect, for example, a high dielectric constant ceramic material having barium titanate as a basic material can be given.

この実施形態においては、電子部品10として上記のように積層セラミックコンデンサを例示しているが、この発明は、電子部品10として誘電体層が樹脂材料により構成された積層コンデンサである積層型金属化フィルムコンデンサを用いた場合についても適用できる。   In this embodiment, the multilayer ceramic capacitor is illustrated as the electronic component 10 as described above. However, the present invention is a multilayer metallization in which the dielectric layer is a multilayer capacitor composed of a resin material as the electronic component 10. The present invention can also be applied when a film capacitor is used.

第1の外部電極12および第2の外部電極13は、それぞれセラミック積層体11の表面に設けられる。第1の外部電極12は、セラミック積層体11の一方端面上に設けられる端面部TP12と、端面部TP12からセラミック積層体11の側面に延出した側面部SP12を有する。また、第2の外部電極13は、セラミック積層体11の他方端面上に設けられる端面部TP13と、端面部TP13からセラミック積層体11の側面に延出した側面部SP13を有する。なお、第1の外部電極12の端面部TP12および第2の外部電極13の端面部TP13は、セラミック積層体11の各端面全体を被覆していなくてもよい。   The first external electrode 12 and the second external electrode 13 are each provided on the surface of the ceramic laminate 11. The first external electrode 12 has an end face portion TP12 provided on one end face of the ceramic laminate 11, and a side face portion SP12 extending from the end face portion TP12 to the side face of the ceramic laminate 11. The second external electrode 13 has an end surface portion TP13 provided on the other end surface of the ceramic multilayer body 11, and a side surface portion SP13 extending from the end surface portion TP13 to the side surface of the ceramic multilayer body 11. The end surface portion TP12 of the first external electrode 12 and the end surface portion TP13 of the second external electrode 13 do not have to cover the entire end surface of the ceramic laminate 11.

第1の外部電極12は、端面部TP12において第1の内部電極15と接続され、第2の外部電極13は、端面部TP13において第2の内部電極16と接続されている。   The first external electrode 12 is connected to the first internal electrode 15 at the end face portion TP12, and the second external electrode 13 is connected to the second internal electrode 16 at the end face portion TP13.

この実施形態においては、電子部品10は、セラミック積層体11のコンデンサ素子の積層方向がコア基板Bの一方主面と直交するようにして、コア基板Bに実装されている。そして、積層方向において、セラミック積層体11のうち静電容量発現部CPの下側、すなわち静電容量発現部CPとコア基板Bの一方主面との間に位置する部分が第1の保護部P1となり、静電容量発現部CPの上側が第2の保護部P2となる。   In this embodiment, the electronic component 10 is mounted on the core substrate B such that the stacking direction of the capacitor elements of the ceramic multilayer body 11 is orthogonal to one main surface of the core substrate B. In the stacking direction, the lower side of the capacitance developing portion CP, that is, the portion located between the capacitance developing portion CP and one main surface of the core substrate B in the ceramic laminate 11 is the first protective portion. P1 and the upper side of the capacitance developing part CP is the second protection part P2.

なお、この発明の実施形態に係る電子部品内蔵基板1は、コンデンサ素子の積層方向がコア基板Bの一方主面に沿うようにして、電子部品10をコア基板Bに実装してもよい。   In the electronic component built-in substrate 1 according to the embodiment of the present invention, the electronic component 10 may be mounted on the core substrate B such that the stacking direction of the capacitor elements is along one main surface of the core substrate B.

図2(A)および(B)において、電子部品10は、第1の実装ランドL11および第2の実装ランドL12上に接合部材Sを用いて接続されている。第1の実装ランドL11および第2の実装ランドL12の材質ならびに接合部材の材質は、既存のものから適宜選択して用いることができる。接合部材Sとしては、例えばはんだ、導電性接着剤、ビア導体などを用いることができる。第1の実装ランドL11および第2の実装ランドL12は、不図示の導電パターンを含んでなる配線上にある。電子部品10には、この配線を通じて電圧が印加されることになる。   2A and 2B, the electronic component 10 is connected to the first mounting land L11 and the second mounting land L12 using a bonding member S. The material of the first mounting land L11 and the second mounting land L12 and the material of the joining member can be appropriately selected from existing ones. As the joining member S, for example, solder, a conductive adhesive, a via conductor, or the like can be used. The first mounting land L11 and the second mounting land L12 are on a wiring including a conductive pattern (not shown). A voltage is applied to the electronic component 10 through this wiring.

なお、この発明の実施形態に係る電子部品内蔵基板1は、複数の電子部品10が実装されていてもよい。また、同様に電子部品内蔵基板1には、積層セラミックコンデンサ以外の電子部品が実装されていてもよい。   The electronic component built-in substrate 1 according to the embodiment of the present invention may have a plurality of electronic components 10 mounted thereon. Similarly, electronic components other than the multilayer ceramic capacitor may be mounted on the electronic component built-in substrate 1.

樹脂層Rは、後述するようにフィラーとしてガラス材料やシリカなどを分散させた樹脂材料を用いて形成される。樹脂層Rは、コア基板Bの一方主面に、電子部品10を埋設するように設けられている。なお、樹脂層Rの表面には、導電材料部を形成するようにしてもよい。   As will be described later, the resin layer R is formed using a resin material in which a glass material or silica is dispersed as a filler. The resin layer R is provided on one main surface of the core substrate B so as to embed the electronic component 10. Note that a conductive material portion may be formed on the surface of the resin layer R.

積層セラミックコンデンサである電子部品10は、前述のようにチタン酸バリウムを基本材料とする高誘電率のセラミック材料が用いられることが多いため、電圧印加時の歪みにより振動する虞がある。この振動は、接合部材Sを介して電子部品10に固着されている基板Bに伝達されるが、電子部品10が樹脂層Rに埋設されている場合には、樹脂層Rを介しても基板Bに伝達され得る。   Since the electronic component 10 that is a multilayer ceramic capacitor is often made of a high dielectric constant ceramic material based on barium titanate as described above, there is a risk of vibration due to distortion during voltage application. This vibration is transmitted to the substrate B fixed to the electronic component 10 via the bonding member S. However, when the electronic component 10 is embedded in the resin layer R, the substrate is also transmitted via the resin layer R. B can be transmitted.

一方、この発明の実施形態に係る電子部品内蔵基板1では、樹脂層Rの、第1の外部電極12の端面部TP12および端面部TP12上の接合部材Sと接している面が、第1の非接着面UA1を含む。また、樹脂層Rの、第2の外部電極13の端面部TP13および端面部TP13上の接合部材Sと接している面が、第2の非接着面UA2を含む。   On the other hand, in the electronic component built-in substrate 1 according to the embodiment of the present invention, the surface of the resin layer R that is in contact with the end surface portion TP12 of the first external electrode 12 and the joining member S on the end surface portion TP12 is the first. A non-adhesive surface UA1 is included. Further, the surface of the resin layer R that is in contact with the end surface portion TP13 of the second external electrode 13 and the bonding member S on the end surface portion TP13 includes a second non-adhesive surface UA2.

第1の非接着面UA1および第2の非接着面UA2は、上面から樹脂層Rを透視した場合を示す図1において、ハッチング部分として表されている。また、Y1−Y1線を含む面の矢視断面図である図2(A)において、樹脂層Rを透視した太い点線部分として表されている。さらに、図2(B)では、太い実線部分として表されている。   The first non-adhesive surface UA1 and the second non-adhesive surface UA2 are represented as hatched portions in FIG. 1 showing a case where the resin layer R is seen through from the upper surface. Moreover, in FIG. 2A which is a cross-sectional view of the plane including the Y1-Y1 line, it is represented as a thick dotted line portion seen through the resin layer R. Furthermore, in FIG. 2B, it is represented as a thick solid line portion.

ここで、樹脂層Rの各非接着面とは、電子部品10に電圧が印加されていない状態において、各外部電極の端面部および各端面部上の接合部材と接してはいるが、接着はしていない面を指す。なお、樹脂層Rと各外部電極の端面部および各端面部上の接合部材との間には、後述する製造方法で用いた接着阻害材などの介在物が残留する可能性もある。しかしながら、この状態も、樹脂層Rと各外部電極の端面部および各端面部上の接合部材とが接している状態と見なす。   Here, each non-adhesion surface of the resin layer R is in contact with the end surface portion of each external electrode and the bonding member on each end surface portion in a state where no voltage is applied to the electronic component 10, but the adhesion is It refers to the surface that is not. In addition, there is a possibility that inclusions such as an adhesion inhibiting material used in the manufacturing method described later remain between the resin layer R and the end surface portions of the external electrodes and the bonding members on the end surface portions. However, this state is also regarded as a state in which the resin layer R is in contact with the end surface portion of each external electrode and the bonding member on each end surface portion.

その結果、樹脂層Rは、各外部電極の端面部および各端面部上の接合部材が樹脂層Rから離れるように歪む際、その歪みに追従しない。この歪みは、図13(B)に図示した、電圧印加時における電子部品10の端面が凹面となる歪みに対応する。   As a result, when the resin layer R is distorted so that the end surface portion of each external electrode and the joining member on each end surface portion are separated from the resin layer R, the resin layer R does not follow the distortion. This distortion corresponds to the distortion illustrated in FIG. 13B in which the end surface of the electronic component 10 becomes concave when a voltage is applied.

すなわち、この発明の実施形態に係る電子部品内蔵基板1では、電子部品10に電圧印加による歪みが発生したとしても、電子部品10の端面が凹面となる歪みが樹脂層Rに伝達されない。   That is, in the electronic component built-in substrate 1 according to the embodiment of the present invention, even when the electronic component 10 is distorted due to voltage application, the distortion in which the end surface of the electronic component 10 is concave is not transmitted to the resin layer R.

したがって、樹脂層Rを介した電子部品10の端面近傍の歪みがコア基板Bに半波で断続的にしか伝達されないため、電子部品内蔵基板1の振動が低減され、振動による可聴音の発生が防止または低減される。   Therefore, since the distortion in the vicinity of the end face of the electronic component 10 through the resin layer R is only intermittently transmitted to the core substrate B by a half wave, the vibration of the electronic component built-in substrate 1 is reduced and audible sound is generated due to the vibration. Prevented or reduced.

なお、図1および図2では、第1の非接着面UA1および第2の非接着面UA2は同一の形状となっているが、これに限らず、第1の非接着面UA1および第2の非接着面UA2が非対称の形状となっていてもよい。   In FIG. 1 and FIG. 2, the first non-adhesive surface UA1 and the second non-adhesive surface UA2 have the same shape, but the present invention is not limited to this, and the first non-adhesive surface UA1 and the second non-adhesive surface UA2 are the same. The non-adhesion surface UA2 may have an asymmetric shape.

また、接合部材Sが第1の外部電極12の側面部SP12と第1の実装ランドL11とを接続し、端面部TP12にはかかっていない場合、樹脂層Rの、第1の外部電極12の端面部TP12と接している面が、第1の非接着面UA1を含むようにしてもよい。同様に、接合部材Sが第2の外部電極13の側面部SP13と第2の実装ランドL12とを接続し、端面部TP13にはかかっていない場合、樹脂層Rの、第2の外部電極13の端面部TP13と接している面が、第2の非接着面UA2を含むようにしてもよい。   Further, when the bonding member S connects the side surface portion SP12 of the first external electrode 12 and the first mounting land L11 and does not cover the end surface portion TP12, the resin layer R of the first external electrode 12 The surface in contact with the end surface portion TP12 may include the first non-adhesive surface UA1. Similarly, when the joining member S connects the side surface portion SP13 of the second external electrode 13 and the second mounting land L12 and does not cover the end surface portion TP13, the second external electrode 13 of the resin layer R is used. The surface in contact with the end surface portion TP13 may include the second non-adhesive surface UA2.

さらに、樹脂層Rの、第1の外部電極12の端面部TP12および端面部TP12の上の接合部材Sと接している面のうち、静電容量発現部CPに接している面が第1の非接着面UA1を含むようにしてもよい。同様に、樹脂層Rの、第2の外部電極13の端面部TP13および端面部TP13の上の接合部材Sと接している面のうち、静電容量発現部CPに接している面が第2の非接着面UA2を含むようにしてもよい。   Further, of the surfaces of the resin layer R that are in contact with the end surface portion TP12 of the first external electrode 12 and the bonding member S on the end surface portion TP12, the surface that is in contact with the capacitance developing portion CP is the first. The non-adhesive surface UA1 may be included. Similarly, among the surfaces of the resin layer R that are in contact with the end surface portion TP13 of the second external electrode 13 and the bonding member S on the end surface portion TP13, the surface that is in contact with the capacitance developing portion CP is the second. The non-adhesive surface UA2 may be included.

電子部品10に電圧を印加すると、電歪効果および逆圧電効果により、印加された電圧の大きさに応じた歪みがセラミック積層体11に発生するが、この歪みは静電容量発現部CPの歪みによるものである。   When a voltage is applied to the electronic component 10, a distortion corresponding to the magnitude of the applied voltage is generated in the ceramic laminate 11 due to the electrostrictive effect and the inverse piezoelectric effect. Is due to.

したがって、静電容量発現部CP上の、樹脂層Rの、各外部電極の端面部および各端面部上の接合部材Sと接している面が非接着面を含んでいれば、上記のように電子部品内蔵基板1の振動が低減され、振動による可聴音の発生が防止または低減される。   Therefore, if the surface of the resin layer R on the capacitance developing portion CP that is in contact with the end surface portion of each external electrode and the bonding member S on each end surface portion includes a non-adhesive surface, as described above. Vibration of the electronic component built-in substrate 1 is reduced, and generation of audible sound due to vibration is prevented or reduced.

なお、図1および図2に示した実施形態においては、セラミック積層体11の第1の保護部P1の厚みと第2の保護部P2の厚みとが実質的に同じとなっているが、電子部品10の第1の保護部P1の厚みを第2の保護部P2の厚みよりも厚くしてもよい。   In the embodiment shown in FIGS. 1 and 2, the thickness of the first protective part P1 and the thickness of the second protective part P2 of the ceramic laminate 11 are substantially the same. You may make the thickness of the 1st protection part P1 of the components 10 thicker than the thickness of the 2nd protection part P2.

<電子部品内蔵基板の製造方法>
この発明の実施形態に係る電子部品内蔵基板1の製造方法の一例について、図3および図4を用いて説明する。図3および図4は、電子部品内蔵基板1の製造方法の一例において順次行なわれる実装工程、接着阻害材付与工程、未硬化樹脂層付与工程、および樹脂層形成工程をそれぞれ模式的に示す図である。なお、図3および図4の各図は、図1のX1−X1線を含む面の矢視断面図(図2(B))に相当する。
<Method for manufacturing electronic component built-in substrate>
An example of the manufacturing method of the electronic component built-in substrate 1 according to the embodiment of the present invention will be described with reference to FIGS. 3 and 4 are diagrams schematically showing a mounting step, an adhesion inhibiting material applying step, an uncured resin layer applying step, and a resin layer forming step, which are sequentially performed in the example of the method for manufacturing the electronic component built-in substrate 1. is there. Each of FIGS. 3 and 4 corresponds to an arrow cross-sectional view (FIG. 2B) of a plane including the X1-X1 line of FIG.

<実装工程>
図3(A)および(B)は、電子部品内蔵基板1の製造方法の実装工程を模式的に示す図である。実装工程により、電子部品10は、コア基板Bの一方主面に実装された状態となる。
<Mounting process>
3A and 3B are diagrams schematically showing a mounting process of the method for manufacturing the electronic component built-in substrate 1. Through the mounting process, the electronic component 10 is mounted on one main surface of the core substrate B.

図3(A)は、電子部品10と、電子部品10を実装するコア基板Bとを準備する段階を示す。電子部品10は、前述の構造を有し、電圧印加時に歪みが発生する積層セラミックコンデンサである。コア基板10は、電子部品10を接合するための第1の実装ランドL11および第2の実装ランドL12(第2の実装ランドL12は不図示)を一方主面に備えている。   FIG. 3A shows a stage of preparing the electronic component 10 and the core substrate B on which the electronic component 10 is mounted. The electronic component 10 is a multilayer ceramic capacitor having the above-described structure and generating distortion when a voltage is applied. The core substrate 10 includes a first mounting land L11 and a second mounting land L12 (second mounting land L12 not shown) for joining the electronic component 10 on one main surface.

図3(B)は、電子部品10を、接合部材Sを用いて第1の実装ランドL11および第2の実装ランドL12に接合することにより、コア基板10の一方主面に実装した段階を示す。図3(B)の場合、電子部品10は、電子部品10は、セラミック積層体11のコンデンサ素子が積層された方向である積層方向がコア基板Bの一方主面と直交するようにして、コア基板Bに実装されている。なお、前述のように、コンデンサ素子の積層方向がコア基板Bの一方主面に沿うようにして、電子部品10をコア基板Bに実装してもよい。   FIG. 3B shows a stage in which the electronic component 10 is mounted on one main surface of the core substrate 10 by bonding the electronic component 10 to the first mounting land L11 and the second mounting land L12 using the bonding member S. . In the case of FIG. 3 (B), the electronic component 10 has a structure in which the stacking direction, which is the direction in which the capacitor elements of the ceramic laminate 11 are stacked, is orthogonal to the one main surface of the core substrate B. It is mounted on the substrate B. As described above, the electronic component 10 may be mounted on the core substrate B so that the stacking direction of the capacitor elements is along one main surface of the core substrate B.

<接着阻害材付与工程>
図3(C)は、電子部品内蔵基板1の製造方法の接着阻害材付与工程を模式的に示す図である。接着阻害材付与工程により、第1の外部電極12の端面部TP12上および端面部TP12上の接合部材S上と、第2の外部電極13の端面部TP13上および端面部TP13上の接合部材S上とに、接着阻害材RLが付与された状態となる。接着阻害材RLは、図3(C)において太い実線部分として表されている。
<Adhesion inhibiting material application process>
FIG. 3C is a diagram schematically showing an adhesion inhibiting material applying step of the method for manufacturing the electronic component built-in substrate 1. The bonding member S on the end surface portion TP12 and the end surface portion TP12 of the first external electrode 12 and on the end surface portion TP13 and the end surface portion TP13 of the second external electrode 13 by the adhesion inhibiting material applying step. It will be in the state where adhesion inhibition material RL was given to the upper part. The adhesion-inhibiting material RL is represented as a thick solid line portion in FIG.

接着阻害材RLは、例えばシリコーン系またはフッ素系の離型剤などを用いることができる。接着阻害材RLの各端面部上および各接合部材上への付与は、液状の接着阻害材RLを、不図示のディスペンサやスプレーなどによって行なうことができる。   As the adhesion inhibiting material RL, for example, a silicone-based or fluorine-based release agent can be used. Application of the adhesion-inhibiting material RL to each end surface portion and each joining member can be performed by using a liquid adhesion-inhibiting material RL with a dispenser or spray (not shown).

なお、図3(C)は、接着阻害材RLを、同一の材料を用いて、同一の体積となるように、各端面部上および各接合部材上に付与した場合を示す。一方、接着阻害材RLは、第1の外部電極12側と第2の外部電極13側とで異なる材料を用いてもよい。また、第1の外部電極12側と第2の外部電極13側とで異なる面積となるように付与してもよい。さらに、各端面部上および各接合部材上を部分的に覆うように付与してもよい。   FIG. 3C shows a case where the adhesion inhibiting material RL is applied on each end face part and each joining member so as to have the same volume using the same material. On the other hand, the adhesion inhibiting material RL may use different materials on the first external electrode 12 side and the second external electrode 13 side. Moreover, you may provide so that it may become a different area by the 1st external electrode 12 side and the 2nd external electrode 13 side. Furthermore, you may provide so that it may cover partially on each end surface part and each joining member.

<未硬化樹脂層付与工程>
図4(A)は、電子部品内蔵基板1の製造方法の未硬化樹脂層付与工程を模式的に示す図である。未硬化樹脂層付与工程により、コア基板Bの一方主面に、未硬化の樹脂層UCRが付与され、その中に接着阻害材RLが付与された電子部品10が埋設された状態となる。
<Uncured resin layer application step>
FIG. 4A is a diagram schematically illustrating an uncured resin layer application step of the method for manufacturing the electronic component built-in substrate 1. By the uncured resin layer application step, the uncured resin layer UCR is applied to one main surface of the core substrate B, and the electronic component 10 to which the adhesion inhibiting material RL is applied is embedded.

図4(A)は、接着阻害材RLが付与された電子部品10が実装されたコア基板Bの一方主面に、例えばディスペンサDにより、一点鎖線で表される所定の厚みとなるように、液状の樹脂LRを塗布する様子を示す。   In FIG. 4A, the one main surface of the core substrate B on which the electronic component 10 to which the adhesion inhibiting material RL is applied is mounted has a predetermined thickness represented by a one-dot chain line by, for example, the dispenser D. A mode that liquid resin LR is apply | coated is shown.

塗布に用いる装置は、上記のディスペンサDに限らず、既存の塗布装置を用いることができる。例えば、カーテンコーターやスピンコーターなどの種々のコーターを用いてもよい。   The apparatus used for coating is not limited to the dispenser D, and an existing coating apparatus can be used. For example, various coaters such as a curtain coater and a spin coater may be used.

また、液状の樹脂LRは、単一の樹脂材料からなるものに限らず、樹脂材料中にフィラーとしてガラス材料やシリカなどを含むものを用いることができる。   The liquid resin LR is not limited to a single resin material, and a resin material containing a glass material or silica as a filler can be used.

なお、未硬化の樹脂層UCRは、図4(A)のような液状の樹脂LRを塗布する方法に限らず、半硬化状態でシート状のプリプレグをコア基板Bの一方主面に載置し、接着阻害材RLが付与された電子部品10が埋設されるように押圧することにより付与してもよい。   The uncured resin layer UCR is not limited to the method of applying the liquid resin LR as shown in FIG. 4A, and a sheet-like prepreg is placed on one main surface of the core substrate B in a semi-cured state. Alternatively, it may be applied by pressing so that the electronic component 10 to which the adhesion inhibiting material RL is applied is embedded.

<樹脂層形成工程>
図4(B)および(C)は、電子部品内蔵基板1の製造方法の樹脂層形成工程を模式的に示す図である。樹脂層形成工程により、未硬化の樹脂層UCRが加熱硬化され、コア基板Bの一方主面に、電子部品10を埋設して樹脂層Rが設けられた状態となる。その際、前述の接着阻害材付与工程により接着阻害材RLが付与された箇所が非接着面となる。
<Resin layer forming step>
4B and 4C are diagrams schematically showing a resin layer forming step of the method for manufacturing the electronic component built-in substrate 1. By the resin layer forming step, the uncured resin layer UCR is heated and cured, and the electronic component 10 is embedded in the one main surface of the core substrate B so that the resin layer R is provided. At that time, the portion to which the adhesion inhibiting material RL is imparted by the above-described adhesion inhibiting material imparting step becomes a non-adhesive surface.

図4(B)は、接着阻害材RLが付与された電子部品10が埋設された未硬化の樹脂層UCRを加熱硬化させている段階を示す。なお、この段階で、接着阻害材RLを未硬化の樹脂層UCR中に吸収させるようにしてもよい。一方、接着阻害材RLが介在物として樹脂層Rと外部電極の各端面部上および各接合部材との間に残留するようにしてもよい。   FIG. 4B shows a stage in which the uncured resin layer UCR in which the electronic component 10 provided with the adhesion inhibiting material RL is embedded is heat-cured. At this stage, the adhesion inhibiting material RL may be absorbed into the uncured resin layer UCR. On the other hand, the adhesion inhibiting material RL may remain as an inclusion on the resin layer R, each end surface portion of the external electrode, and between each joining member.

その結果、樹脂層Rの、第1の外部電極12の端面部TP12および端面部TP12上の接合部材Sと接している面のうち、接着阻害材RLが付与された箇所が第1の非接着面UA1となる。また、樹脂層Rの、第2の外部電極13の端面部TP13および端面部TP13上の接合部材Sと接している面のうち、接着阻害材RLが付与された箇所が第2の非接着面UA2となる。   As a result, of the surface of the resin layer R that is in contact with the end surface portion TP12 of the first external electrode 12 and the joining member S on the end surface portion TP12, the portion to which the adhesion inhibiting material RL is applied is the first non-adhesive. It becomes surface UA1. Of the surface of the resin layer R that is in contact with the end surface portion TP13 of the second external electrode 13 and the joining member S on the end surface portion TP13, the portion to which the adhesion inhibiting material RL is applied is the second non-adhesive surface. It becomes UA2.

図4(C)は、以上の工程により、電子部品10を埋設すると共に、第1の非接着面UA1および第2の非接着面UA2を含む樹脂層Rをコア基板Bの一方主面に有する、この発明の実施形態に係る電子部品内蔵基板1が完成した段階を示す。   4C, the electronic component 10 is embedded by the above process, and the resin layer R including the first non-adhesive surface UA1 and the second non-adhesive surface UA2 is provided on one main surface of the core substrate B. The stage in which the electronic component built-in substrate 1 according to the embodiment of the present invention is completed is shown.

樹脂層Rの厚みの調整は、未硬化の樹脂層UCRの硬化時の体積変化を見込んで、液状の樹脂LRをコア基板Bに塗布することが好ましい。また、予め多めに液状の樹脂LRを塗布し、硬化後に余分な樹脂を除去することにより、樹脂層の厚みを所望の値とするようにしてもよい。   Adjustment of the thickness of the resin layer R is preferably performed by applying the liquid resin LR to the core substrate B in consideration of a volume change when the uncured resin layer UCR is cured. Alternatively, a large amount of liquid resin LR may be applied in advance, and the excess resin may be removed after curing to set the thickness of the resin layer to a desired value.

<実施形態の第1の変形例>
この発明の実施形態に係る電子部品内蔵基板の第1の変形例1Aについて、図5および図6を用いて説明する。
<First Modification of Embodiment>
A first modification 1A of the electronic component built-in substrate according to the embodiment of the present invention will be described with reference to FIGS.

なお、この発明の実施形態に係る電子部品内蔵基板の第1の変形例1Aは、樹脂層Rが含む非接着面の態様が、前述の電子部品内蔵基板1と異なるが、それ以外は共通であるため、共通する箇所の説明については省略する。なお、コア基板Bは、前述の実施形態と同様に、簡略化して図示されている。   The first modification 1A of the electronic component built-in substrate according to the embodiment of the present invention is different from the above-described electronic component built-in substrate 1 in the aspect of the non-adhesive surface included in the resin layer R, but is otherwise common. Therefore, description of common parts is omitted. The core substrate B is illustrated in a simplified manner as in the above-described embodiment.

図5は、この発明の実施形態に係る電子部品内蔵基板の第1の変形例1Aの上面図である。図6(A)は図5のY2−Y2線を含む面の矢視断面図である。図6(B)は図5のX2−X2線を含む面の矢視断面図である。   FIG. 5 is a top view of a first modification 1A of the electronic component built-in substrate according to the embodiment of the present invention. FIG. 6A is a cross-sectional view taken along the line Y2-Y2 in FIG. FIG. 6B is a cross-sectional view taken along the line X2-X2 in FIG.

この発明の実施形態に係る電子部品内蔵基板の第1の変形例1Aでは、第1の非接着面UA1および第2の非接着面UA2に加えて、樹脂層Rの、セラミック積層体11の第1の外部電極12および第2の外部電極13により被覆されていない箇所と接している面が第3の非接着面UA3を含む。   In the first modification 1A of the electronic component built-in substrate according to the embodiment of the present invention, in addition to the first non-adhesive surface UA1 and the second non-adhesive surface UA2, the resin layer R of the ceramic laminate 11 A surface in contact with a portion not covered with the first external electrode 12 and the second external electrode 13 includes a third non-adhesive surface UA3.

なお、図5および図6は、第3の非接着面UA3がセラミック積層体11の側面を環状に取り囲むと共に、第1の非接着面UA1および第2の非接着面UA2と接続し、一体の非接着面UAとなっている場合を示す。   5 and FIG. 6, the third non-adhesive surface UA3 surrounds the side surface of the ceramic laminate 11 in an annular shape, and is connected to the first non-adhesive surface UA1 and the second non-adhesive surface UA2. The case where it becomes the non-adhesion surface UA is shown.

一体の非接着面UAは、上面から樹脂層Rを透視した場合を示す図5において、ハッチング部分として表されている。また、Y2−Y2線を含む面の矢視断面図である図6(A)において、太い実線部分と樹脂層Rを透視した太い点線部分として表されている。さらに、図6(B)では、太い実線部分として表されている。   The integral non-adhesive surface UA is represented as a hatched portion in FIG. 5 showing a case where the resin layer R is seen through from the upper surface. Moreover, in FIG. 6 (A) which is a cross-sectional view of the plane including the Y2-Y2 line, the thick solid line portion and the thick dotted line portion seen through the resin layer R are shown. Furthermore, in FIG. 6B, it is represented as a thick solid line portion.

上記の実施形態に係る電子部品内蔵基板の第1の変形例1Aは、前述の電子部品内蔵基板の製造方法の接着阻害材付与工程において、コア基板Bの一方主面に実装された電子部品10を包むように接着阻害材を付与することにより製造される。   A first modified example 1A of the electronic component built-in substrate according to the above-described embodiment is an electronic component 10 mounted on one main surface of the core substrate B in the adhesion inhibiting material applying step of the above-described electronic component built-in substrate manufacturing method. It is manufactured by applying an adhesion inhibiting material so as to wrap the material.

すなわち、この発明の実施形態に係る電子部品内蔵基板の第1の変形例1Aでは、電子部品10に電圧印加による歪みが発生したとしても、電子部品10の端面が凹面となる歪みに加えて、側面が凹面となる歪みも樹脂層Rに伝達されない。   That is, in the first modification 1A of the electronic component built-in substrate according to the embodiment of the present invention, even if the electronic component 10 is distorted due to voltage application, in addition to the distortion in which the end surface of the electronic component 10 is concave, Strain whose side surface is concave is not transmitted to the resin layer R.

したがって、樹脂層Rを介した電子部品10の歪みのコア基板Bへの伝達がさらに抑制されることにより、電子部品内蔵基板1Aの振動がさらに低減され、振動による可聴音の発生が効果的に防止または低減される。   Therefore, by further suppressing the transmission of the distortion of the electronic component 10 to the core substrate B through the resin layer R, the vibration of the electronic component built-in substrate 1A is further reduced, and the generation of audible sound due to the vibration is effectively generated. Prevented or reduced.

なお、図6(B)では、第1の非接着面UA1、第2の非接着面UA2および第3の非接着面UA3が接続し、一体の非接着面UAとなっている場合を示したが、図6(C)に示すように、それぞれが独立して形成されてもよい。   FIG. 6B shows a case where the first non-adhesive surface UA1, the second non-adhesive surface UA2, and the third non-adhesive surface UA3 are connected to form an integrated non-adhesive surface UA. However, as shown in FIG. 6C, each may be formed independently.

また、第1の非接着面UA1および第2の非接着面UA2の形成の態様については、前述の実施形態に準じることができる。   Moreover, about the aspect of formation of 1st non-adhesion surface UA1 and 2nd non-adhesion surface UA2, it can apply to the above-mentioned embodiment.

<実施形態の第2の変形例>
この発明の実施形態に係る電子部品内蔵基板の第2の変形例1Bについて、図7および図8を用いて説明する。
<Second Modification of Embodiment>
A second modification 1B of the electronic component built-in substrate according to the embodiment of the present invention will be described with reference to FIGS.

なお、この発明の実施形態に係る電子部品内蔵基板の第2の変形例1Bは、電子部品10の態様が前述の電子部品内蔵基板1と異なるが、それ以外は共通であるため、共通する箇所の説明については省略する。なお、コア基板Bは、前述の実施形態と同様に、簡略化して図示されている。   In the second modification 1B of the electronic component built-in substrate according to the embodiment of the present invention, the aspect of the electronic component 10 is different from the electronic component built-in substrate 1 described above, but the other parts are the same. The description of is omitted. The core substrate B is illustrated in a simplified manner as in the above-described embodiment.

図7は、この発明の実施形態に係る電子部品内蔵基板の第2の変形例1Bの上面図である。図8(A)は図7のY3−Y3線を含む面の矢視断面図である。図8(B)は図7のX3−X3線を含む面の矢視断面図である。   FIG. 7 is a top view of a second modification 1B of the electronic component built-in substrate according to the embodiment of the present invention. FIG. 8A is a cross-sectional view taken along the line Y3-Y3 in FIG. FIG. 8B is a cross-sectional view taken along the line X3-X3 in FIG.

この発明の実施形態に係る電子部品内蔵基板の第2の変形例1Bでは、電子部品10が、電極端子付き積層コンデンサである。電極端子付き積層コンデンサは、接合部材Sによって一方側が第1の外部電極12に接続された第1の電極端子T11と、一方側が第2の外部電極13に接続された第2の電極端子T12とを備える。   In the second modification 1B of the electronic component built-in substrate according to the embodiment of the present invention, the electronic component 10 is a multilayer capacitor with electrode terminals. The multilayer capacitor with electrode terminals includes a first electrode terminal T11 having one side connected to the first external electrode 12 by a bonding member S, and a second electrode terminal T12 having one side connected to the second external electrode 13. Is provided.

そして、この電子部品10は、第1の電極端子T11の他方側が接合部材Sによって第1の実装ランドL11に接続されると共に、第2の電極端子T12の他方側が第2の実装ランドL12に接続されることにより、コア基板Bの一方主面に実装されている。   In the electronic component 10, the other side of the first electrode terminal T11 is connected to the first mounting land L11 by the bonding member S, and the other side of the second electrode terminal T12 is connected to the second mounting land L12. As a result, it is mounted on one main surface of the core substrate B.

この発明の実施形態に係る電子部品内蔵基板の第2の変形例1Bでは、樹脂層Rの第1の電極端子T11および第1の電極端子T11上の接合部材Sと接している面が、第1の非接着面UA1を含む。また、樹脂層Rの第2の電極端子T12および第2の電極端子T12上の接合部材Sと接している面が、第2の非接着面UA2を含む。   In the second modification 1B of the electronic component built-in substrate according to the embodiment of the present invention, the surface of the resin layer R that is in contact with the first electrode terminal T11 and the bonding member S on the first electrode terminal T11 is 1 non-bonded surface UA1. The surface of the resin layer R that is in contact with the second electrode terminal T12 and the bonding member S on the second electrode terminal T12 includes a second non-adhesive surface UA2.

第1の非接着面UA1および第2の非接着面UA2は、上面から樹脂層Rを透視した場合を示す図7において、ハッチング部分として表されている。また、Y3−Y3線を含む面の矢視断面図である図8(A)において、樹脂層Rを透視した太い点線部分として表されている。さらに、図8(B)では、太い実線部分として表されている。   The first non-adhesive surface UA1 and the second non-adhesive surface UA2 are represented as hatched portions in FIG. 7 showing a case where the resin layer R is seen through from the upper surface. Moreover, in FIG. 8A which is a cross-sectional view of the plane including the Y3-Y3 line, it is represented as a thick dotted line portion seen through the resin layer R. Furthermore, in FIG. 8B, it is represented as a thick solid line portion.

電子部品内蔵基板1Bにおいては、樹脂層Rが上記の箇所に非接着面を含むため、前述の電子部品内蔵基板1および1Aと同じく、電子部品10の端面が凹面となる歪みが樹脂層に伝達されない。   In the electronic component built-in substrate 1B, since the resin layer R includes a non-adhesive surface at the above-described location, the distortion in which the end surface of the electronic component 10 is a concave surface is transmitted to the resin layer as in the electronic component built-in substrates 1 and 1A described above. Not.

したがって、樹脂層Rを介した電子部品10の端面近傍の歪みがコア基板Bに半波で断続的にしか伝達されないため、電子部品内蔵基板1Bの振動が低減され、振動による可聴音の発生が防止または低減される。   Therefore, since the distortion in the vicinity of the end face of the electronic component 10 through the resin layer R is only intermittently transmitted to the core substrate B by a half wave, the vibration of the electronic component built-in substrate 1B is reduced and audible sound is generated due to the vibration. Prevented or reduced.

なお、図8(B)では、第1の非接着面UA1および第2の非接着面UA2がそれぞれ第1の実装ランドL11および第2の実装ランドL12まで到達している場合を示した。一方、図8(C)に示すように、各非接着面が第1の電極端子T11および第2の電極端子T12のコア基板Bに対して直立している部分の途中で止まるようにしてもよい。   FIG. 8B shows a case where the first non-adhesive surface UA1 and the second non-adhesive surface UA2 reach the first mounting land L11 and the second mounting land L12, respectively. On the other hand, as shown in FIG. 8C, each non-adhesive surface may stop in the middle of the portion where the first electrode terminal T11 and the second electrode terminal T12 are upright with respect to the core substrate B. Good.

<実施形態の第3の変形例>
この発明の実施形態に係る電子部品内蔵基板の第3の変形例1Cについて、図9および図10を用いて説明する。
<Third Modification of Embodiment>
A third modification 1C of the electronic component built-in substrate according to the embodiment of the present invention will be described with reference to FIGS.

なお、この発明の実施形態に係る電子部品内蔵基板の第3の変形例1Cは、電子部品10の態様が前述の電子部品内蔵基板1、1Aおよび1Bと異なるが、それ以外は共通であるため、共通する箇所の説明については省略する。なお、コア基板Bは、前述の実施形態と同様に、簡略化して図示されている。   The third modification 1C of the electronic component built-in substrate according to the embodiment of the present invention is different from the above-described electronic component built-in substrates 1, 1A, and 1B in the aspect of the electronic component 10, but is otherwise common. The description of common parts is omitted. The core substrate B is illustrated in a simplified manner as in the above-described embodiment.

図9は、この発明の実施形態に係る電子部品内蔵基板の第3の変形例1Cの上面図である。図10(A)は図9のY4−Y4線を含む面の矢視断面図である。図10(B)は図9のX4−X4線を含む面の矢視断面図である。   FIG. 9 is a top view of a third modification 1C of the electronic component built-in substrate according to the embodiment of the present invention. FIG. 10A is a cross-sectional view taken along the line Y4-Y4 in FIG. FIG. 10B is a cross-sectional view taken along the line X4-X4 in FIG.

この発明の実施形態に係る電子部品内蔵基板の第3の変形例1Cでは、電子部品10が、いわゆるインターポーザIを有している。インターポーザIは、実質的に平行な一方主面と他方主面とを有し、一方主面に第3の実装ランドIL11および第4の実装ランドIL12が設けられており、他方主面に第1の実装電極IL21および第2の実装電極IL22が設けられている。第3の実装ランドIL11および第4の実装ランドIL12は、それぞれ第1の実装電極IL21および第2の実装電極IL22と導通している。   In the third modification 1C of the electronic component built-in substrate according to the embodiment of the present invention, the electronic component 10 has a so-called interposer I. The interposer I has one main surface and the other main surface that are substantially parallel to each other, the third mounting land IL11 and the fourth mounting land IL12 are provided on the one main surface, and the first main surface is provided on the other main surface. Mounting electrode IL21 and second mounting electrode IL22 are provided. The third mounting land IL11 and the fourth mounting land IL12 are electrically connected to the first mounting electrode IL21 and the second mounting electrode IL22, respectively.

インターポーザIの第3の実装ランドIL11および第4の実装ランドIL12は、接合部材Sにより、それぞれ第1の外部電極12および第2の外部電極13と接続されている。また、インターポーザIの他方主面に設けられた第1の実装電極IL21および第2の実装電極IL22は、接合部材Sにより、それぞれコア基板B上の第1の実装ランドL11および第2の実装ランドL12と接続されている。   The third mounting land IL11 and the fourth mounting land IL12 of the interposer I are connected to the first external electrode 12 and the second external electrode 13 by the bonding member S, respectively. Further, the first mounting electrode IL21 and the second mounting electrode IL22 provided on the other main surface of the interposer I are joined to the first mounting land L11 and the second mounting land on the core substrate B by the bonding member S, respectively. L12 is connected.

この発明の実施形態に係る電子部品内蔵基板の第3の変形例1Cでは、樹脂層Rの、第1の外部電極12の端面部TP12、端面部TP12上の接合部材S、インターポーザI、およびインターポーザIと第1の実装ランドL11とを接続する接合部材Sと接している面が、第1の非接着面UA1を含む。また、樹脂層Rの、第2の外部電極13の端面部TP13、端面部TP13上の接合部材S、インターポーザI、およびインターポーザIと第2の実装ランドL12とを接続する接合部材Sと接している面が、第2の非接着面UA2を含む。   In the third modification 1C of the electronic component built-in substrate according to the embodiment of the present invention, the resin layer R has the end surface portion TP12 of the first external electrode 12, the joining member S on the end surface portion TP12, the interposer I, and the interposer. The surface in contact with the joining member S that connects I and the first mounting land L11 includes the first non-adhesive surface UA1. Further, the resin layer R is in contact with the end surface portion TP13 of the second external electrode 13, the bonding member S on the end surface portion TP13, the interposer I, and the bonding member S that connects the interposer I and the second mounting land L12. The surface to be included includes the second non-adhesive surface UA2.

第1の非接着面UA1および第2の非接着面UA2は、上面から樹脂層Rを透視した場合を示す図9において、ハッチング部分として表されている。また、Y4−Y4線を含む面の矢視断面図である図10(A)において、樹脂層Rを透視した太い点線部分として表されている。さらに、図10(B)では、太い実線部分として表されている。   The first non-adhesive surface UA1 and the second non-adhesive surface UA2 are represented as hatched portions in FIG. 9 showing a case where the resin layer R is seen through from the upper surface. Moreover, in FIG. 10A which is a cross-sectional view of the plane including the Y4-Y4 line, it is represented as a thick dotted line portion seen through the resin layer R. Furthermore, in FIG. 10B, it is represented as a thick solid line portion.

電子部品内蔵基板1Cにおいては、樹脂層Rが上記の箇所に非接着面を含むため、前述の電子部品内蔵基板1、1Aおよび1Bと同じく、電子部品10の端面が凹面となる歪みが樹脂層に伝達されない。   In the electronic component built-in substrate 1C, since the resin layer R includes a non-adhesive surface at the above-described location, the distortion in which the end surface of the electronic component 10 is a concave surface is the same as the above-described electronic component built-in substrates 1, 1A and 1B. Not transmitted to.

したがって、樹脂層Rを介した電子部品10の端面近傍の歪みがコア基板Bに半波で断続的にしか伝達されないため、電子部品内蔵基板1Cの振動が低減され、振動による可聴音の発生が防止または低減される。   Accordingly, since the distortion in the vicinity of the end face of the electronic component 10 through the resin layer R is only intermittently transmitted to the core substrate B by a half wave, the vibration of the electronic component built-in substrate 1C is reduced and audible sound is generated due to the vibration. Prevented or reduced.

なお、図8(B)では、第1の非接着面UA1および第2の非接着面UA2がそれぞれ第1の実装ランドL11および第2の実装ランドL12まで到達している場合を示した。一方、図8(C)に示すように、各非接着面がインターポーザIの上面で止まるようにしてもよい。   FIG. 8B shows a case where the first non-adhesive surface UA1 and the second non-adhesive surface UA2 reach the first mounting land L11 and the second mounting land L12, respectively. On the other hand, as shown in FIG. 8C, each non-adhesive surface may be stopped on the upper surface of the interposer I.

なお、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることが可能である。   In addition, this invention is not limited to said embodiment, A various application and deformation | transformation are possible within the scope of this invention.

1 電子部品内蔵基板
10 電子部品(積層セラミックコンデンサ)
11 セラミック積層体
12 第1の外部電極
13 第2の外部電極
14 セラミック誘電体層
15 第1の内部電極
16 第2の内部電極
B コア基板
CP 静電容量発現部
P1 第1のセラミック保護部
P2 第2のセラミック保護部
R 樹脂層
S 接合部材
TP12 第1の外部電極の端面部
TP13 第2の外部電極の端面部
UA1 第1の非接着面
UA2 第2の非接着面
UA3 第3の非接着面
UCR 未硬化樹脂層
RL 接着阻害材
1 Electronic component built-in substrate 10 Electronic component (multilayer ceramic capacitor)
DESCRIPTION OF SYMBOLS 11 Ceramic laminated body 12 1st external electrode 13 2nd external electrode 14 Ceramic dielectric layer 15 1st internal electrode 16 2nd internal electrode B Core board | substrate CP Capacitance expression part P1 1st ceramic protection part P2 Second ceramic protective part R Resin layer S Joining member TP12 End face part TP13 of the first external electrode End face part UA1 of the second external electrode First non-adhesive face UA2 Second non-adhesive face UA3 Third non-adhesive Surface UCR Uncured resin layer RL Adhesion inhibitor

Claims (4)

コア基板と、
前記コア基板の一方主面に接合部材により実装された、少なくとも1つの電子部品と、
前記コア基板の一方主面に、前記電子部品を埋設して設けられた樹脂層と、を備える電子部品内蔵基板であって、
前記電子部品は、誘電体層が第1の内部電極と第2の内部電極との間に挿入されてなるコンデンサ素子が積層された静電容量発現部と、前記静電容量発現部を挟む第1の保護部および第2の保護部とを含み、互いに対向する2つの端面と、前記2つの端面を接続する側面とを有する積層体と、前記積層体の前記端面上に設けられる端面部を有し、前記端面部において前記第1の内部電極および前記第2の内部電極とそれぞれ接続される第1の外部電極および第2の外部電極と、を備える積層コンデンサであり、
前記樹脂層の、前記第1の外部電極の端面部および該端面部上の接合部材と接している面が第1の非接着面を含み、かつ前記第2の外部電極の端面部および該端面部上の接合部材と接している面が第2の非接着面を含むことを特徴とする、電子部品内蔵基板。
A core substrate;
At least one electronic component mounted on one main surface of the core substrate by a bonding member;
An electronic component built-in substrate comprising: a resin layer embedded in the electronic component on one main surface of the core substrate,
The electronic component includes a capacitance developing portion in which a capacitor element in which a dielectric layer is inserted between a first internal electrode and a second internal electrode is laminated, and a first electrode sandwiching the capacitance developing portion. A laminated body having two end faces facing each other and a side face connecting the two end faces, and an end face provided on the end face of the laminated body. A multilayer capacitor comprising: a first external electrode and a second external electrode connected to the first internal electrode and the second internal electrode, respectively, at the end surface portion;
The surface of the resin layer in contact with the end surface portion of the first external electrode and the bonding member on the end surface portion includes a first non-adhesive surface, and the end surface portion of the second external electrode and the end surface An electronic component built-in substrate, wherein a surface in contact with a bonding member on the part includes a second non-adhesive surface.
前記樹脂層の、前記積層体の前記第1の外部電極および前記第2の外部電極により被覆されていない箇所と接している面が、第3の非接着面を含むことを特徴とする、請求項1に記載の電子部品内蔵基板。   The surface of the resin layer that is in contact with a portion of the laminate that is not covered with the first external electrode and the second external electrode includes a third non-adhesive surface. Item 9. The electronic component built-in substrate according to Item 1. コア基板と、前記コア基板の一方主面に実装された、少なくとも1つの電子部品と、前記コア基板の一方主面に、前記電子部品を埋設して設けられた樹脂層と、を備える電子部品内蔵基板の製造方法であって、
前記電子部品は、誘電体層が第1の内部電極と第2の内部電極との間に挿入されてなるコンデンサ素子が積層された静電容量発現部と、前記静電容量発現部を挟む第1の保護部および第2の保護部とを含み、互いに対向する2つの端面と、前記2つの端面を接続する側面とを有する積層体と、前記積層体の前記端面上に設けられる端面部を有し、前記端面部において前記第1の内部電極および前記第2の内部電極とそれぞれ接続される第1の外部電極および第2の外部電極と、を備える積層コンデンサであり、
前記コア基板の一方主面に、前記電子部品を実装する実装工程と、
前記コア基板に実装された前記電子部品の前記第1の外部電極の端面部上および該端面部上の接合部材上の少なくとも一部と、前記第2の外部電極の端面部上および該端面部上の接合部材上の少なくとも一部とに、接着阻害材を付与する接着阻害材付与工程と、
前記コア基板の一方主面に、前記接着阻害材を付与した前記電子部品を埋設する未硬化樹脂層を付与する未硬化樹脂層付与工程と、
前記未硬化樹脂層を加熱硬化させると共に、前記接着阻害材により、前記樹脂層の、前記第1の外部電極の端面部および該端面部上の接合部材と接している面の少なくとも一部を第1の非接着面とし、かつ前記樹脂層の、前記第2の外部電極の端面部および該端面部上の接合部材と接している面の少なくとも一部を第2の非接着面とする樹脂層形成工程と、
を備えることを特徴とする、電子部品内蔵基板の製造方法。
An electronic component comprising: a core substrate; at least one electronic component mounted on one main surface of the core substrate; and a resin layer provided by embedding the electronic component on one main surface of the core substrate A method of manufacturing a built-in substrate,
The electronic component includes a capacitance developing portion in which a capacitor element in which a dielectric layer is inserted between a first internal electrode and a second internal electrode is laminated, and a first electrode sandwiching the capacitance developing portion. A laminated body having two end faces facing each other and a side face connecting the two end faces, and an end face provided on the end face of the laminated body. A multilayer capacitor comprising: a first external electrode and a second external electrode connected to the first internal electrode and the second internal electrode, respectively, at the end surface portion;
A mounting step of mounting the electronic component on one main surface of the core substrate;
At least part of the electronic component mounted on the core substrate on the end surface portion of the first external electrode and on the joining member on the end surface portion, on the end surface portion of the second external electrode, and the end surface portion An adhesion inhibiting material applying step of applying an adhesion inhibiting material to at least a part of the upper joining member;
An uncured resin layer application step for applying an uncured resin layer for embedding the electronic component to which the adhesion inhibitor has been applied to one main surface of the core substrate;
The uncured resin layer is cured by heating, and at least part of the surface of the resin layer that is in contact with the end surface portion of the first external electrode and the bonding member on the end surface portion is formed by the adhesion inhibitor. A non-adhesive surface of the resin layer, and at least a part of the surface of the resin layer in contact with the end surface portion of the second external electrode and the bonding member on the end surface portion is a second non-adhesive surface Forming process;
A method for manufacturing an electronic component built-in substrate, comprising:
前記接着阻害材付与工程は、前記積層体の前記第1の外部電極および前記第2の外部電極により被覆されていない箇所上の少なくとも一部に、前記接着阻害材をさらに付与し、
前記樹脂層形成工程は、前記未硬化樹脂層の加熱硬化ならびに前記第1の非接着面および前記第2の非接着面の形成に加えて、前記接着阻害材により、前記樹脂層の、前記積層体の前記第1の外部電極および前記第2の外部電極により被覆されていない箇所と接している面の少なくとも一部を、第3の非接着面とすることを特徴とする、請求項3に記載の電子部品内蔵基板の製造方法。
In the adhesion inhibiting material application step, the adhesion inhibiting material is further applied to at least a part of the laminate that is not covered with the first external electrode and the second external electrode,
In the resin layer forming step, in addition to the heat curing of the uncured resin layer and the formation of the first non-adhesive surface and the second non-adhesive surface, the lamination of the resin layer by the adhesion inhibitor 4. The method according to claim 3, wherein at least a part of a surface of the body that is in contact with a portion that is not covered with the first external electrode and the second external electrode is a third non-adhesive surface. The manufacturing method of the electronic component built-in board of description.
JP2014233586A 2014-11-18 2014-11-18 Electronic component built-in substrate and manufacturing method thereof Active JP6375889B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014233586A JP6375889B2 (en) 2014-11-18 2014-11-18 Electronic component built-in substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014233586A JP6375889B2 (en) 2014-11-18 2014-11-18 Electronic component built-in substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2016100351A true JP2016100351A (en) 2016-05-30
JP6375889B2 JP6375889B2 (en) 2018-08-22

Family

ID=56075804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014233586A Active JP6375889B2 (en) 2014-11-18 2014-11-18 Electronic component built-in substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6375889B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041071A (en) * 2004-07-26 2006-02-09 Hitachi Ltd Resin mold type module and manufacturing method thereof
JP2014036190A (en) * 2012-08-10 2014-02-24 Taiyo Yuden Co Ltd Electronic component built-in substrate
JP2014038933A (en) * 2012-08-15 2014-02-27 Taiyo Yuden Co Ltd Electronic component built-in substrate
JP2014086606A (en) * 2012-10-25 2014-05-12 Taiyo Yuden Co Ltd Mounting structure of multilayer ceramic capacitor
JP2014207422A (en) * 2013-03-19 2014-10-30 株式会社村田製作所 Electronic component and electronic component series

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041071A (en) * 2004-07-26 2006-02-09 Hitachi Ltd Resin mold type module and manufacturing method thereof
JP2014036190A (en) * 2012-08-10 2014-02-24 Taiyo Yuden Co Ltd Electronic component built-in substrate
JP2014038933A (en) * 2012-08-15 2014-02-27 Taiyo Yuden Co Ltd Electronic component built-in substrate
JP2014086606A (en) * 2012-10-25 2014-05-12 Taiyo Yuden Co Ltd Mounting structure of multilayer ceramic capacitor
JP2014207422A (en) * 2013-03-19 2014-10-30 株式会社村田製作所 Electronic component and electronic component series

Also Published As

Publication number Publication date
JP6375889B2 (en) 2018-08-22

Similar Documents

Publication Publication Date Title
TWI395242B (en) Mounting structure of circuit board having thereon multi-layered ceramic capacitor, method thereof, land pattern of circuit board for the same, packing unit for multi-layered ceramic capacitor taped horizontally and aligning method thereof
JP6395002B2 (en) Circuit board mounting structure of multilayer ceramic capacitor
JP6418099B2 (en) Electronic component built-in board
US9148955B2 (en) Mounting structure of circuit board having multi-layered ceramic capacitor thereon
JPWO2016199516A1 (en) Multi-layer substrate with built-in coil and manufacturing method thereof
TW201134338A (en) Manufacturing method of multilayer circuit board with embedded electronic component
JP6263849B2 (en) Multilayer ceramic capacitor
JP2013131777A (en) Circuit board
JP2014099589A (en) Method of manufacturing mounting substrate on which multilayer ceramic capacitors are mounted and mounting structure body
JP2014187322A (en) Electronic component
JP6256306B2 (en) Electronic component built-in substrate and manufacturing method thereof
WO2016035590A1 (en) Electronic-component-embedded substrate
JP6375889B2 (en) Electronic component built-in substrate and manufacturing method thereof
US9805867B2 (en) Acoustically quiet capacitors
KR101588969B1 (en) Common mode filter and manufacturing method thereof
JP6424570B2 (en) Electronic component built-in substrate and method of manufacturing the same
WO2018128095A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP2009289789A (en) Printed wiring board with built-in component and its manufacturing method
US9443830B1 (en) Printed circuits with embedded semiconductor dies
WO2017199436A1 (en) Electronic-component-integrated substrate and production method therefor
JP2015005717A (en) Rigid-flexible printed circuit board and method of manufacturing the same
WO2010131529A1 (en) Circuit board and method for manufacturing same
JP2015220464A (en) Common mode filter and manufacturing method thereof
JP2017118424A (en) Acoustic generator, acoustic generation device and electronic apparatus
KR102122933B1 (en) Board for mounting electrocnic part and paste for mounting electrocnic part

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180709

R150 Certificate of patent or registration of utility model

Ref document number: 6375889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150