JP2016082282A - Transmission system, transmission device and redundant switching method - Google Patents

Transmission system, transmission device and redundant switching method Download PDF

Info

Publication number
JP2016082282A
JP2016082282A JP2014208708A JP2014208708A JP2016082282A JP 2016082282 A JP2016082282 A JP 2016082282A JP 2014208708 A JP2014208708 A JP 2014208708A JP 2014208708 A JP2014208708 A JP 2014208708A JP 2016082282 A JP2016082282 A JP 2016082282A
Authority
JP
Japan
Prior art keywords
transmission
path
main signal
unit
transmission path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014208708A
Other languages
Japanese (ja)
Inventor
裕 上沢
Yutaka Uesawa
裕 上沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014208708A priority Critical patent/JP2016082282A/en
Publication of JP2016082282A publication Critical patent/JP2016082282A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for switching a redundant path for the unit of a path in a redundant system comprising an expansion transmission line.SOLUTION: In the transmission system comprising a transmission-side transmitter for transmitting a main signal to which an error-detecting code is added for the unit of a path, to a duplexed transmission line, and a reception-side transmitter which selects any master signal received from the duplexed transmission line and outputs the selected master signal to the expansion transmission line, the reception-side transmitter includes: a transmission line communication part for receiving the master signal to which the error-detecting code is added for the unit of a path, from the duplexed transmission line; an error detection part for detecting an error for the unit of a path for each transmission line in accordance with the error-detecting code added to the master signal that is received by the transmission line communication part; and a selection control part 451 for selecting any master signal receiving from the duplexed transmission line for the unit of a path on the basis of an error detection result of the error detection part and outputting the selected master signal to an expansion transmission line 109.SELECTED DRAWING: Figure 7

Description

本発明は、伝送システム、伝送装置および冗長切替方法に関する。   The present invention relates to a transmission system, a transmission apparatus, and a redundancy switching method.

従来から伝送路や伝送装置内部が二重化されたリング型の伝送システムが用いられている。リング型の伝送システムは、伝送路に障害が発生した時の通信断を防ぐために右回り(例えば0系)の伝送路と左回り(例えば1系)の伝送路とに二重化されている。そして、送信ノードは、0系と1系の両系に同一の主信号を送信する。ここで、伝送路や伝送装置内部の冗長化された経路を切り替える方法として、受信ノードが伝送路の障害を検出した場合に系単位で一括して経路を切り替える方法と、受信ノードがパス単位で障害を検出してパス単位で経路を切り替える方法とがある。前者は、障害検出時に全てのパスが別の系に切り替わる為、障害が生じていないパスに瞬断が発生してしまうという問題がある。後者は、障害が生じていないパスの切り替えが行われない為、障害が生じていないパスに瞬断が発生せず、通信の信頼性が高くなる。   Conventionally, a ring-type transmission system in which a transmission path and the inside of a transmission apparatus are duplicated is used. The ring-type transmission system is duplexed in a clockwise (for example, 0 system) transmission path and a counterclockwise (for example, 1 system) transmission path in order to prevent communication interruption when a failure occurs in the transmission path. Then, the transmitting node transmits the same main signal to both the 0 system and the 1 system. Here, as a method of switching a redundant path within a transmission path or a transmission apparatus, when a receiving node detects a failure in the transmission path, a path is switched in batches in units of systems, and a receiving node is switched in units of paths. There is a method of detecting a failure and switching the path in units of paths. The former has a problem that, when a failure is detected, all paths are switched to another system, so that an instantaneous interruption occurs in a path where no failure has occurred. In the latter case, since a path in which no failure has occurred is not switched, no instantaneous interruption occurs in a path in which no failure has occurred, and communication reliability is improved.

一方、二重化された伝送装置に二重化されていない伝送装置を接続する伝送システムが用いられている(例えば、特許文献1参照)。   On the other hand, a transmission system is used in which a non-duplex transmission apparatus is connected to a duplex transmission apparatus (see, for example, Patent Document 1).

特開平04−236531号公報Japanese Patent Laid-Open No. 04-236531

伝送装置や伝送路の一部が二重化されていない張り出し型の伝送システムは、二重化されていない張り出し伝送路に接続するためのインターフェース回路で冗長経路を切り替えている。一方、張り出し伝送路へのインターフェース回路は、パス情報が無く、パス単位で障害を検出してパス単位で冗長経路を切り替えることが難しいという問題がある。このため、張り出し伝送路に接続するためのインターフェース回路は、伝送路の障害や伝送装置内部の障害を他の伝送装置に通知する警報などを利用して、系単位で一括して経路を切り替えている。ところが、受信ノードが系単位で一括して経路を切り替える場合、正常なパスも経路が切り替えられてしまうため、正常なパスに瞬断が発生するという問題が生じる。   In the overhang type transmission system in which a part of the transmission device or the transmission line is not duplexed, the redundant path is switched by an interface circuit for connecting to the overhanging transmission path that is not duplexed. On the other hand, the interface circuit to the extended transmission path has a problem that there is no path information, and it is difficult to detect a failure in units of paths and switch a redundant path in units of paths. For this reason, the interface circuit for connecting to the overhanging transmission line uses a warning to notify other transmission devices of a failure in the transmission line or a failure in the transmission device, and switches the route in a batch system. Yes. However, when the receiving node switches the route at the same time on a system basis, the route is switched even for a normal path, and thus there is a problem that a momentary interruption occurs in the normal path.

本件開示の伝送システム、伝送装置および冗長切替方法は、張り出し伝送路へのインターフェース回路において、パス単位で系を切り替える技術を提供することを目的とする。   An object of the transmission system, the transmission apparatus, and the redundancy switching method disclosed in the present disclosure is to provide a technique for switching a system in units of paths in an interface circuit to an extended transmission path.

一つの観点によれば、パス単位で誤り検出符号が付加された主信号を二重化された伝送路に送信する送信側伝送装置と、二重化された伝送路から受信するいずれかの主信号を選択して張り出し伝送路に出力する受信側伝送装置とを有する伝送システムにおいて、受信側伝送装置は、二重化された伝送路からパス単位で誤り検出符号が付加された主信号を受信する伝送路通信部と、伝送路通信部が受信した主信号に付加された誤り検出符号により、伝送路別にパス単位で誤りを検出する誤り検出部と、誤り検出部の誤り検出結果に基づいて、二重化された伝送路から受信するいずれかの主信号をパス単位で選択し、選択した主信号を張り出し伝送路に出力する選択制御部とを有することを特徴とする。   According to one aspect, a transmission-side transmission apparatus that transmits a main signal with an error detection code added in units of paths to a duplexed transmission path and any main signal that is received from the duplexed transmission path are selected. In the transmission system having the receiving side transmission apparatus that outputs to the overhanging transmission path, the receiving side transmission apparatus includes: a transmission path communication unit that receives a main signal to which an error detection code is added in units of paths from the duplexed transmission path; An error detection unit that detects an error for each path for each transmission path using an error detection code added to the main signal received by the transmission path communication unit, and a duplexed transmission path based on the error detection result of the error detection unit And a selection control unit that selects any one of the main signals received from each of the first and second paths and outputs the selected main signal to an overhanging transmission line.

一つの観点によれば、二重化された伝送路から受信するパス単位で誤り検出符号が付加された主信号を張り出し伝送路に出力する伝送装置において、二重化された伝送路からパス単位で誤り検出符号が付加された主信号を受信する伝送路通信部と、伝送路通信部が受信した主信号に付加された誤り検出符号により、伝送路別にパス単位で誤りを検出する誤り検出部と、誤り検出部の誤り検出結果に基づいて、二重化された伝送路から受信するいずれかの主信号をパス単位で選択し、選択した主信号を張り出し伝送路に出力する選択制御部とを有することを特徴とする。   According to one aspect, in a transmission apparatus that outputs a main signal with an error detection code added in units of paths received from a duplexed transmission line to an output transmission line, an error detection code from the duplexed transmission path in units of paths. A transmission path communication unit that receives a main signal to which an error is added, an error detection unit that detects an error on a path-by-path basis, and an error detection code using an error detection code added to the main signal received by the transmission path communication unit And a selection control unit that selects any main signal received from the duplexed transmission path on a path basis based on the error detection result of the unit, and outputs the selected main signal to the overhanging transmission path. To do.

一つの観点によれば、パス単位で誤り検出符号が付加された主信号を二重化された伝送路に送信し、二重化された伝送路から受信するいずれかの主信号を選択して張り出し伝送路に出力する冗長切替方法において、二重化された伝送路から受信する主信号に付加された誤り検出符号により、伝送路別にパス単位で誤りを検出し、誤り検出の結果に基づいて、二重化された伝送路から受信するいずれかの主信号をパス単位で選択し、選択された主信号を張り出し伝送路に出力することを特徴とする。   According to one aspect, a main signal to which an error detection code is added in a path unit is transmitted to a duplexed transmission path, and one of the main signals received from the duplexed transmission path is selected to be an extension transmission path. In the redundant switching method to be output, the error detection code added to the main signal received from the duplexed transmission path detects an error on a path basis for each transmission path, and the duplexed transmission path is based on the error detection result. One of the main signals received from is selected in units of paths, and the selected main signal is output to the overhanging transmission line.

本件開示の伝送システム、伝送装置および冗長切替方法は、張り出し伝送路へのインターフェース回路において、パス単位で系を切り替えることができる。   The transmission system, the transmission apparatus, and the redundancy switching method disclosed in the present disclosure can switch systems in units of paths in an interface circuit to an extended transmission path.

本実施形態に係る伝送システムの一例を示す図である。It is a figure which shows an example of the transmission system which concerns on this embodiment. 送信ノードから受信ノードへ主信号を送信する場合の一例を示す図である。It is a figure which shows an example in the case of transmitting a main signal from a transmission node to a reception node. 比較例の伝送システムにおける障害発生時の動作を示す図である。It is a figure which shows the operation | movement at the time of the failure generation in the transmission system of a comparative example. 受信ノードの比較例を示す図である。It is a figure which shows the comparative example of a receiving node. 送信ノードから受信ノードへ主信号を送信する場合の比較例を示す図である。It is a figure which shows the comparative example in the case of transmitting a main signal from a transmission node to a reception node. 本実施形態において、送信ノードから受信ノードへ主信号を送信する場合の一例を示す図である。In this embodiment, it is a figure which shows an example in the case of transmitting a main signal from a transmission node to a reception node. 本実施形態に係る受信ノードの一例を示す図である。It is a figure which shows an example of the receiving node which concerns on this embodiment. パスの一例を示す図である。It is a figure which shows an example of a path | pass. 張り出し伝送路IF部の一例を示す図である。It is a figure which shows an example of an overhanging transmission-line IF part. 張り出し伝送路IF部の動作タイミングの一例を示す図である。It is a figure which shows an example of the operation | movement timing of an overhanging transmission-line IF part.

以下、本件開示の実施形態について詳しく説明する。   Hereinafter, embodiments of the present disclosure will be described in detail.

図1は、本実施形態に係る伝送システム100の一例を示す。図1において、伝送システム100は、送信ノード101と、受信ノード102と、0系伝送路103と、1系伝送路104とを有する。また、伝送システム100は、中継ノード105と、中継ノード106と、中継ノード107と、中継ノード108とを有する。さらに、受信ノード102は、張り出し伝送路109を介して張り出しノード110に接続されている。尚、本実施形態では、送信ノード101は、二重化された経路で受信ノード102に主信号を送信し、受信ノード102は、二重化された経路から受信するいずれかの主信号を選択して張り出しノード110に出力する。   FIG. 1 shows an example of a transmission system 100 according to the present embodiment. In FIG. 1, the transmission system 100 includes a transmission node 101, a reception node 102, a 0-system transmission path 103, and a 1-system transmission path 104. The transmission system 100 includes a relay node 105, a relay node 106, a relay node 107, and a relay node 108. Further, the receiving node 102 is connected to the overhanging node 110 via the overhanging transmission path 109. In the present embodiment, the transmitting node 101 transmits a main signal to the receiving node 102 via a duplexed path, and the receiving node 102 selects any main signal received from the duplexed path and extends over the node. To 110.

0系伝送路103および1系伝送路104は、リング型のネットワークを形成している。そして、0系伝送路103は反時計回りに主信号を伝送し、1系伝送路104は時計回りに主信号を伝送する。また、送信ノード101が0系伝送路103を介して受信ノード102に送信する主信号は、中継ノード105および中継ノード106を経由して受信ノード102で受信される。同様に、送信ノード101が1系伝送路104を介して受信ノード102に送信する主信号は、中継ノード107および中継ノード108を経由して受信ノード102で受信される。尚、受信ノード102は、0系伝送路103から受信する自装置宛ではない主信号を中継ノード108に転送し、1系伝送路104から受信する自装置宛ではない主信号を中継ノード106に転送する。   The 0-system transmission path 103 and the 1-system transmission path 104 form a ring network. The 0-system transmission path 103 transmits the main signal counterclockwise, and the 1-system transmission path 104 transmits the main signal clockwise. The main signal transmitted from the transmission node 101 to the reception node 102 via the 0-system transmission path 103 is received by the reception node 102 via the relay node 105 and the relay node 106. Similarly, a main signal transmitted from the transmission node 101 to the reception node 102 via the first transmission line 104 is received by the reception node 102 via the relay node 107 and the relay node 108. The receiving node 102 transfers the main signal that is not addressed to its own device received from the 0-system transmission path 103 to the relay node 108 and the main signal that is not addressed to itself is received from the 1-system transmission path 104 to the relay node 106. Forward.

次に、送信ノード101について説明する。図1において、送信ノード101は、LIU(Line Interface Unit)201と、0系IF部101aと、1系IF部101bとを有する。   Next, the transmission node 101 will be described. In FIG. 1, a transmission node 101 includes an LIU (Line Interface Unit) 201, a 0-system IF unit 101a, and a 1-system IF unit 101b.

LIU201は、ユーザ側伝送装置251との間で主信号を二重化して入出力する。   The LIU 201 inputs / outputs the main signal by duplexing with the user-side transmission device 251.

0系IF部101aは、ユーザ側伝送装置251との間で入出力する0系の主信号を0系伝送路103で送受信するための回路を有する。例えば、0系IF部101aは、LIU201を介してユーザ側伝送装置251から受ける主信号を0系伝送路103の中継ノード105に送信する。逆に、0系IF部101aは、0系伝送路103の中継ノード107から受信する自装置宛(ここでは、ユーザ側伝送装置251宛)の主信号を抽出して、LIU201を介してユーザ側伝送装置251に出力する。   The 0-system IF unit 101 a includes a circuit for transmitting / receiving a 0-system main signal to / from the user-side transmission device 251 through the 0-system transmission path 103. For example, the 0-system IF unit 101 a transmits the main signal received from the user-side transmission apparatus 251 via the LIU 201 to the relay node 105 of the 0-system transmission path 103. Conversely, the 0-system IF unit 101a extracts the main signal addressed to the own apparatus (here, addressed to the user-side transmission apparatus 251) received from the relay node 107 of the 0-system transmission path 103, and the user side via the LIU 201 The data is output to the transmission device 251.

1系IF部101bは、ユーザ側伝送装置251との間で入出力する1系の主信号を1系伝送路104で送受信するための回路を有する。例えば、1系IF部101bは、LIU201を介してユーザ側伝送装置251から受ける主信号を1系伝送路104の中継ノード107に送信する。逆に、1系IF部101bは、1系伝送路104の中継ノード105から受信するユーザ側伝送装置251宛の主信号を抽出して、LIU201を介してユーザ側伝送装置251に出力する。   The 1-system IF unit 101 b includes a circuit for transmitting and receiving a 1-system main signal input / output to / from the user-side transmission device 251 through the 1-system transmission path 104. For example, the 1-system IF unit 101 b transmits the main signal received from the user-side transmission apparatus 251 via the LIU 201 to the relay node 107 of the 1-system transmission path 104. Conversely, the 1-system IF unit 101 b extracts the main signal addressed to the user-side transmission apparatus 251 received from the relay node 105 of the 1-system transmission path 104 and outputs the main signal to the user-side transmission apparatus 251 via the LIU 201.

一方、図1において、受信ノード102は、0系IF部102aと、1系IF部102bと、張り出し伝送路IF部202とを有する。   On the other hand, in FIG. 1, the receiving node 102 includes a 0-system IF unit 102a, a 1-system IF unit 102b, and an extended transmission path IF unit 202.

0系IF部102aは、0系伝送路103の中継ノード106から受信する自装置宛(ここでは、張り出しノード110に接続されるユーザ側伝送装置252宛)の主信号を抽出する。逆に、0系IF部102aは、張り出しノード110に接続されるユーザ側伝送装置252から受ける主信号を0系伝送路103の中継ノード108に送信する。   The 0-system IF unit 102a extracts a main signal addressed to the own apparatus (here, addressed to the user-side transmission apparatus 252 connected to the extended node 110) received from the relay node 106 of the 0-system transmission path 103. Conversely, the 0-system IF unit 102 a transmits the main signal received from the user-side transmission device 252 connected to the extended node 110 to the relay node 108 of the 0-system transmission path 103.

1系IF部102bは、1系伝送路104の中継ノード108から受信するユーザ側伝送装置252宛の主信号を抽出する。逆に、1系IF部102bは、張り出しノード110に接続されるユーザ側伝送装置252から受ける主信号を1系伝送路104の中継ノード106に送信する。   The 1-system IF unit 102 b extracts a main signal addressed to the user-side transmission apparatus 252 received from the relay node 108 of the 1-system transmission path 104. Conversely, the 1-system IF unit 102 b transmits the main signal received from the user-side transmission device 252 connected to the extended node 110 to the relay node 106 of the 1-system transmission path 104.

張り出し伝送路IF部202は、0系IF部102aまたは1系IF部102bが出力するユーザ側伝送装置252宛の主信号を選択して、張り出し伝送路109を介して張り出しノード110に送信する。逆に、張り出し伝送路IF部202は、張り出しノード110を介して受信する送信ノード101宛(ここでは、ユーザ側伝送装置251宛)の主信号を0系IF部102aおよび1系IF部102bの両方に出力する。ここで、張り出し伝送路109は、二重化されていない一重の伝送路である。   The overhang transmission path IF unit 202 selects a main signal addressed to the user-side transmission device 252 output from the 0-system IF unit 102a or the 1-system IF unit 102b, and transmits it to the overhang node 110 via the overhang transmission path 109. Conversely, the overhang transmission path IF unit 202 transmits the main signal addressed to the transmission node 101 (in this case, to the user side transmission device 251) received via the overhang node 110 to the 0-system IF unit 102a and the 1-system IF unit 102b. Output to both. Here, the overhanging transmission line 109 is a single transmission line that is not duplexed.

図1において、張り出しノード110は、LIU203と、張り出し伝送路IF部204とを有する。   In FIG. 1, the overhang node 110 includes an LIU 203 and an overhang transmission path IF unit 204.

LIU203は、ユーザ側伝送装置252との間で主信号を二重化して入出力する。   The LIU 203 inputs / outputs the main signal to / from the user-side transmission device 252 by duplicating it.

張り出し伝送路IF部204は、張り出し伝送路109を介して受信ノード102が出力する主信号を受け、受信した主信号を二重化してLIU203に出力する。逆に、張り出し伝送路IF部204は、LIU203が出力する二重化された主信号を受け、いずれかの主信号を選択して張り出し伝送路109を介して受信ノード102に主信号を出力する。   The overhang transmission path IF unit 204 receives the main signal output from the reception node 102 via the overhang transmission path 109, duplexes the received main signal, and outputs it to the LIU 203. Conversely, the overhang transmission path IF unit 204 receives the duplexed main signal output from the LIU 203, selects one of the main signals, and outputs the main signal to the receiving node 102 via the overhang transmission path 109.

次に、図1において、中継ノード105について説明する。中継ノード105は、0系IF部105aと、1系IF部105bとを有する。   Next, the relay node 105 will be described with reference to FIG. The relay node 105 includes a 0-system IF unit 105a and a 1-system IF unit 105b.

0系IF部105aは、0系伝送路103の送信ノード101から受信する主信号を中継ノード106に転送する。   The 0-system IF unit 105 a transfers the main signal received from the transmission node 101 of the 0-system transmission path 103 to the relay node 106.

1系IF部105bは、1系伝送路104の中継ノード106から受信する主信号を送信ノード101に転送する。   The 1-system IF unit 105 b transfers the main signal received from the relay node 106 of the 1-system transmission path 104 to the transmission node 101.

尚、図1において、中継ノード106、中継ノード107および中継ノード108についても、中継ノード105と同様に動作する。   In FIG. 1, the relay node 106, the relay node 107, and the relay node 108 operate similarly to the relay node 105.

例えば、中継ノード106は、0系IF部106aおよび1系IF部106bを有する。そして、0系IF部106aは、0系伝送路103を介して中継ノード105から受信する主信号を受信ノード102に転送し、1系IF部106bは、1系伝送路104を介して受信ノード102から受信する主信号を中継ノード105に転送する。   For example, the relay node 106 includes a 0-system IF unit 106a and a 1-system IF unit 106b. Then, the 0-system IF unit 106a transfers the main signal received from the relay node 105 via the 0-system transmission path 103 to the reception node 102, and the 1-system IF section 106b receives the reception node via the 1-system transmission path 104. The main signal received from 102 is transferred to the relay node 105.

同様に、中継ノード107は、0系IF部107aおよび1系IF部107bを有する。そして、0系IF部107aは、0系伝送路103を介して中継ノード108から受信する主信号を送信ノード101に転送し、1系IF部107bは、1系伝送路104を介して送信ノード101から受信する主信号を中継ノード108に転送する。   Similarly, the relay node 107 includes a 0-system IF unit 107a and a 1-system IF unit 107b. Then, the 0-system IF unit 107a transfers the main signal received from the relay node 108 via the 0-system transmission path 103 to the transmission node 101, and the 1-system IF section 107b transmits the transmission node via the 1-system transmission path 104. The main signal received from 101 is transferred to the relay node 108.

また、中継ノード108は、0系IF部108aおよび1系IF部108bを有する。そして、0系IF部108aは、0系伝送路103を介して受信ノード102から受信する主信号を中継ノード107に転送し、1系IF部108bは、1系伝送路104を介して中継ノード107から受信する主信号を受信ノード102に転送する。   Further, the relay node 108 includes a 0-system IF unit 108a and a 1-system IF unit 108b. Then, the 0-system IF unit 108 a transfers the main signal received from the receiving node 102 via the 0-system transmission path 103 to the relay node 107, and the 1-system IF section 108 b is relayed via the 1-system transmission path 104. The main signal received from 107 is transferred to the receiving node 102.

ここで、図1において、中継ノード105、中継ノード106、中継ノード107および中継ノード108は、ユーザ側の伝送装置が接続されない中継用のノードとして動作するが、送信ノード101や受信ノード102として主信号を送受信してもよい。この場合、中継ノード105、中継ノード106、中継ノード107および中継ノード108は、送信ノード101や受信ノード102と同様に、ユーザ側の伝送装置を接続するためのLIU201や張り出し伝送路IF部202を有する。例えば、中継ノード105にLIU201を設けてユーザ側の伝送装置を接続して、中継ノード105が送信ノード101として受信ノード102に主信号を送信してもよい。   Here, in FIG. 1, the relay node 105, the relay node 106, the relay node 107, and the relay node 108 operate as relay nodes that are not connected to the transmission device on the user side, but as the transmission node 101 and the reception node 102. Signals may be sent and received. In this case, the relay node 105, the relay node 106, the relay node 107, and the relay node 108, like the transmission node 101 and the reception node 102, include the LIU 201 and the extended transmission path IF unit 202 for connecting the transmission device on the user side. Have. For example, the relay node 105 may be provided with the LIU 201 to connect a transmission device on the user side, and the relay node 105 may transmit the main signal to the reception node 102 as the transmission node 101.

図2は、送信ノード101から受信ノード102へ主信号を送信する場合の一例を示す。尚、図2の例において、送信ノード101は、パス1(ps1)、パス2(ps2)およびパス3(ps3)の主信号を0系伝送路103および1系伝送路104に二重化して受信ノード102に送信する。尚、図2の例では、送信ノード101は、SDH(Synchronous Digital Hierarchy)規格に準拠するフレームフォーマットに主信号を格納して受信ノード102に送信する。例えば図2の場合、送信ノード101は、ps1、ps2およびps3の主信号をペイロードに格納したSDHフレーム301およびSDHフレーム302を0系伝送路103および1系伝送路104にそれぞれ送信する。尚、SDHフレーム301およびSDHフレーム302は、SOH(Section OverHead)がヘッダとして付加されている。また、SOHには、障害発生時の警報通知がFA(Forward Alarm)ビットとして格納される。   FIG. 2 shows an example in which a main signal is transmitted from the transmission node 101 to the reception node 102. In the example of FIG. 2, the transmission node 101 receives the main signals of path 1 (ps1), path 2 (ps2), and path 3 (ps3) by duplicating them in the 0-system transmission path 103 and the 1-system transmission path 104. Transmit to node 102. In the example of FIG. 2, the transmission node 101 stores the main signal in a frame format conforming to the SDH (Synchronous Digital Hierarchy) standard and transmits the main signal to the reception node 102. For example, in the case of FIG. 2, the transmission node 101 transmits the SDH frame 301 and the SDH frame 302 in which the main signals of ps1, ps2, and ps3 are stored in the payload to the 0-system transmission path 103 and the 1-system transmission path 104, respectively. In addition, SOH (Section OverHead) is added to the SDH frame 301 and the SDH frame 302 as a header. The SOH stores an alarm notification when a failure occurs as an FA (Forward Alarm) bit.

図2の例では、0系伝送路103が運用系の経路として使用され、受信ノード102は、0系伝送路103から受信するSDHフレーム301を選択し、SDHフレーム301に格納されている主信号を受信する。   In the example of FIG. 2, the 0-system transmission path 103 is used as an active system path, and the receiving node 102 selects the SDH frame 301 received from the 0-system transmission path 103 and the main signal stored in the SDH frame 301 Receive.

図3は、比較例の伝送システム900における障害発生時の動作を示す。尚、図3において、図1の伝送システム100と同符号のブロックは同一又は同様の機能を有する。   FIG. 3 shows an operation when a failure occurs in the transmission system 900 of the comparative example. In FIG. 3, blocks having the same reference numerals as those in the transmission system 100 of FIG. 1 have the same or similar functions.

送信ノード901は、図1の送信ノード101と同様に、LIU911と、0系IF部901aと、1系IF部901bとを有する。そして、LIU911は、ユーザ側伝送装置251が送信する主信号を冗長化し、0系IF部901aおよび1系IF部901bは、0系伝送路103および1系伝送路104に冗長化された主信号をそれぞれ送信する。   The transmission node 901 includes an LIU 911, a 0-system IF unit 901a, and a 1-system IF unit 901b, similar to the transmission node 101 in FIG. The LIU 911 makes the main signal transmitted by the user-side transmission device 251 redundant, and the 0-system IF unit 901a and the 1-system IF unit 901b are made redundant to the 0-system transmission path 103 and the 1-system transmission path 104, respectively. Respectively.

受信ノード902は、0系IF部902aと、1系IF部902bと、張り出し伝送路IF部912とを有する。ここで、0系IF部902aおよび1系IF部902bは、図1の0系IF部101aおよび1系IF部101bと同様に動作する。受信ノード902が図1の受信ノード102と異なる点は、張り出し伝送路IF部912の動作である。   The reception node 902 includes a 0-system IF unit 902a, a 1-system IF unit 902b, and an extended transmission path IF unit 912. Here, the 0-system IF unit 902a and the 1-system IF unit 902b operate in the same manner as the 0-system IF unit 101a and the 1-system IF unit 101b in FIG. The reception node 902 is different from the reception node 102 in FIG. 1 in the operation of the overhang transmission path IF unit 912.

張り出し伝送路IF部912は、図2で説明したSOHのFAビットにより警報通知を受信した場合、警報通知を受信した系から警報通知を受信していない正常な系に切り替える。そして、張り出し伝送路IF部912は、正常な系から受信する主信号を張り出し伝送路109を介して張り出しノード110に出力する。   When the alarm transmission is received by the FA bit of the SOH described in FIG. 2, the overhang transmission path IF unit 912 switches from the system that has received the alarm notification to the normal system that has not received the alarm notification. The overhang transmission path IF unit 912 outputs the main signal received from the normal system to the overhang node 110 via the overhang transmission path 109.

図3の例では、中継ノード105と中継ノード106との間の0系伝送路103に障害が発生し、中継ノード106の0系IF部106aが障害を検出する。そして、0系IF部106aは、警報を通知するFAビットを付加したSDHフレームを受信ノード902に送信する。受信ノード902の張り出し伝送路IF部912は、0系IF部902aが受信したSDHフレームのFAビットをチェックして0系伝送路103の障害発生を認識する。そして、張り出し伝送路IF部912は、0系IF部902aから1系IF部902bに経路を切り替え、送信ノード901が送信する主信号を1系IF部902bから受信する。   In the example of FIG. 3, a failure occurs in the 0-system transmission path 103 between the relay node 105 and the relay node 106, and the 0-system IF unit 106a of the relay node 106 detects the failure. Then, the 0-system IF unit 106a transmits the SDH frame to which the FA bit for notifying the alarm is added to the reception node 902. The extended transmission line IF unit 912 of the reception node 902 checks the FA bit of the SDH frame received by the 0-system IF unit 902a and recognizes the occurrence of a failure in the 0-system transmission path 103. The overhang transmission path IF unit 912 switches the route from the 0-system IF unit 902a to the 1-system IF unit 902b, and receives the main signal transmitted from the transmission node 901 from the 1-system IF unit 902b.

図4は、比較例の受信ノード902の一例を示す。尚、図4において、図3の受信ノード902と同符号のブロックは同一又は同様の機能を有する。   FIG. 4 shows an example of the receiving node 902 of the comparative example. In FIG. 4, blocks having the same symbols as those of the receiving node 902 in FIG. 3 have the same or similar functions.

図4において、張り出し伝送路IF部912は、FA検出部951と、FA検出部952と、調停部953と、セレクタ954とを有する。   In FIG. 4, the overhang transmission path IF unit 912 includes an FA detection unit 951, an FA detection unit 952, an arbitration unit 953, and a selector 954.

FA検出部951は、0系IF部902aが0系伝送路103から受信するSDHフレームのFAビットをチェックして障害発生の有無を検出し、後述の調停部953に検出結果を通知する。   The FA detection unit 951 checks the FA bit of the SDH frame received by the 0-system IF unit 902a from the 0-system transmission path 103 to detect whether a failure has occurred, and notifies the arbitration unit 953 described later of the detection result.

FA検出部952は、1系IF部902bが1系伝送路104から受信するSDHフレームのFAビットをチェックして障害発生の有無を検出し、後述の調停部953に検出結果を通知する。   The FA detecting unit 952 checks the FA bit of the SDH frame received by the 1-system IF unit 902b from the 1-system transmission path 104, detects whether or not a failure has occurred, and notifies the arbitration unit 953 described later of the detection result.

調停部953は、FA検出部951またはFA検出部952が出力する障害発生の通知に応じて、0系IF部902aが受信する主信号または1系IF部902bが受信する主信号のどれを選択するかを決定する。そして、調停部953は、後述するセレクタ954を制御する。   The arbitration unit 953 selects either the main signal received by the 0-system IF unit 902a or the main signal received by the 1-system IF unit 902b in response to the failure notification output by the FA detection unit 951 or the FA detection unit 952. Decide what to do. Then, the arbitrating unit 953 controls a selector 954 described later.

セレクタ954は、0系IF部902aが出力する主信号または1系IF部902bが出力する主信号を選択し、張り出し伝送路109を介して張り出しノード110に選択した主信号を送信する。   The selector 954 selects the main signal output from the 0-system IF unit 902a or the main signal output from the 1-system IF unit 902b, and transmits the selected main signal to the extension node 110 via the extension transmission path 109.

図4の例では、図3と同様に、中継ノード105と中継ノード106との間の0系伝送路103に障害が発生しているので、中継ノード106の0系IF部106aが障害を検出する。これにより、0系IF部106aは、0系伝送路103を介して受信ノード902に障害を通知するFAビットを有するSDHフレームを送信する。そして、張り出し伝送路IF部912のFA検出部951は、0系IF部902aが受信したSDHフレームのFAビットにより0系伝送路103の障害発生を検出し、調停部953に検出結果を通知する。尚、FA検出部952は障害を検出していない。FA検出部951が0系伝送路103の障害を検出し、FA検出部952が1系伝送路104の障害を検出していないので、調停部953は、障害を検出していない1系伝送路104から受信する1系IF部902bが出力する主信号を選択する。そして、調停部953は、セレクタ954を0系IF部902a側から1系IF部902b側に切り替え、1系IF部902bが1系伝送路104から受信する主信号をセレクタ954から張り出し伝送路109に出力させる。   In the example of FIG. 4, as in FIG. 3, a failure has occurred in the 0-system transmission path 103 between the relay node 105 and the relay node 106, so the 0-system IF unit 106 a of the relay node 106 detects the failure. To do. As a result, the 0-system IF unit 106 a transmits an SDH frame having an FA bit for notifying the receiving node 902 of the failure via the 0-system transmission path 103. Then, the FA detection unit 951 of the overhanging transmission path IF unit 912 detects the failure of the 0 system transmission path 103 based on the FA bit of the SDH frame received by the 0 system IF unit 902a, and notifies the arbitration unit 953 of the detection result. . Note that the FA detection unit 952 detects no failure. Since the FA detection unit 951 detects a failure in the 0-system transmission path 103 and the FA detection unit 952 does not detect a failure in the 1-system transmission path 104, the arbitration unit 953 does not detect the failure. The main signal output from the 1-system IF unit 902b received from the terminal 104 is selected. The arbitration unit 953 switches the selector 954 from the 0-system IF unit 902a side to the 1-system IF unit 902b side, and the main signal received by the 1-system IF unit 902b from the 1-system transmission path 104 is extended from the selector 954 to the transmission path 109. To output.

このようにして、比較例の受信ノード902は、FAビットをチェックすることにより、系単位で伝送路の障害を検出して、障害が発生していない伝送路に系単位で切り替える。   In this way, the receiving node 902 of the comparative example checks the FA bit to detect a failure in the transmission path on a system basis and switches to a transmission path on which the failure has not occurred.

図5は、送信ノード901から受信ノード902へ主信号を送信する場合の比較例を示す。尚、図5において、送信ノード901は、図2と同様に、ps1、ps2およびps3の主信号を0系伝送路103および1系伝送路104に二重化して受信ノード902に送信する。   FIG. 5 shows a comparative example when the main signal is transmitted from the transmission node 901 to the reception node 902. In FIG. 5, the transmission node 901 duplexes the main signals of ps1, ps2, and ps3 to the 0-system transmission path 103 and the 1-system transmission path 104 and transmits them to the reception node 902, as in FIG.

図5の例では、0系伝送路103に送信されたSDHフレーム301に格納される一部のパス(ps3)に障害が発生し、ps3を格納するSDHフレーム301のFAビットに障害通知が設定されている。受信ノード902は、0系伝送路103から受信するSDHフレーム301のFAビットを検出して、SDHフレーム301の障害発生を認識する。これにより、受信ノード902は、図4で説明したセレクタ954を1系IF部102b側に切り替えて、1系伝送路104から主信号を受信する。   In the example of FIG. 5, a failure occurs in a part of the paths (ps3) stored in the SDH frame 301 transmitted to the 0-system transmission path 103, and a failure notification is set in the FA bit of the SDH frame 301 storing ps3. Has been. The receiving node 902 detects the FA bit of the SDH frame 301 received from the 0-system transmission path 103 and recognizes the occurrence of a failure in the SDH frame 301. Accordingly, the reception node 902 switches the selector 954 described in FIG. 4 to the 1-system IF unit 102b side, and receives the main signal from the 1-system transmission path 104.

ここで、図5において、0系伝送路103のSDHフレーム301は、障害が発生しているps3と、障害が発生していないps1およびps2とを格納している。ところが、受信ノード902は、0系伝送路103から1系伝送路104に一括して系を切り替え、1系伝送路104から受信するSDHフレーム302に格納されたps1、ps2およびps3を受信する。このため、受信ノード902は、障害が発生しているps3のみならず、障害が発生していないps1およびps2についても1系伝送路104から受信することになる。   Here, in FIG. 5, the SDH frame 301 of the 0-system transmission path 103 stores ps3 in which a failure has occurred and ps1 and ps2 in which no failure has occurred. However, the receiving node 902 switches the system from the 0-system transmission path 103 to the 1-system transmission path 104 at a time, and receives ps1, ps2, and ps3 stored in the SDH frame 302 received from the 1-system transmission path 104. For this reason, the receiving node 902 receives not only ps3 in which a failure has occurred but also ps1 and ps2 in which no failure has occurred from the 1-system transmission path 104.

このように、比較例の伝送システム900は、系単位で一括して切り替えを行うため、障害が発生していない正常なパスも経路の切り替え時に瞬断が発生するという問題が生じる。   As described above, since the transmission system 900 of the comparative example performs switching in batches in units of systems, there is a problem in that a normal path in which no failure has occurred also causes an instantaneous interruption when switching the route.

これに対して、本実施形態に係る伝送システム100は、パス単位で障害を検出して、パス単位で経路の切り替えを行うことにより、障害が発生していない正常なパスに瞬断が発生しないようにすることができる。   On the other hand, the transmission system 100 according to the present embodiment detects a failure in units of paths and performs path switching in units of paths, so that no instantaneous interruption occurs in a normal path in which no failure has occurred. Can be.

図6は、本実施形態において、送信ノード101から受信ノード102へ主信号を送信する場合の一例を示す。尚、図6は、比較例の図5に対応する。また、図6(a)は障害が発生していない場合の例を示し、図6(b)は障害が発生した場合の例を示す。   FIG. 6 shows an example when a main signal is transmitted from the transmission node 101 to the reception node 102 in the present embodiment. 6 corresponds to FIG. 5 of the comparative example. FIG. 6A shows an example when no failure has occurred, and FIG. 6B shows an example when a failure has occurred.

図6(a)において、送信ノード101は、図2と同様に、ps1、ps2およびps3の主信号を0系伝送路103および1系伝送路104に二重化して受信ノード102に送信する。ここで、送信ノード101は、ps1、ps2およびps3の主信号に、パス単位でパリティを付加する(P付加)。尚、パリティは、パス単位の誤りを検出するための誤り検出符号である。そして、送信ノード101は、パリティが付加されたps1、ps2およびps3をSDHフレーム401およびSDHフレーム402に格納し、0系伝送路103および1系伝送路104に冗長化して送信する。   In FIG. 6A, the transmission node 101 duplexes the main signals of ps1, ps2, and ps3 to the 0-system transmission path 103 and the 1-system transmission path 104 and transmits them to the reception node 102, as in FIG. Here, the transmission node 101 adds parity to the main signals of ps1, ps2, and ps3 in units of paths (P addition). Note that the parity is an error detection code for detecting an error in units of paths. Then, the transmission node 101 stores ps1, ps2, and ps3 to which the parity is added in the SDH frame 401 and the SDH frame 402, and transmits them in a redundant manner to the 0-system transmission path 103 and the 1-system transmission path 104.

受信ノード102は、0系伝送路103または1系伝送路104から受信するps1、ps2およびps3に付加されたパリティをチェックしてパス単位で誤りの有無を検出する(P検出)。そして、受信ノード102は、誤りの無い方の系から受信する主信号をパス単位で選択して出力する。尚、受信ノード102は、両方の系に誤りがない場合、例えば0系伝送路103から受信するパスを優先的に選択するように予め決めておく。   The receiving node 102 checks the parity added to ps1, ps2, and ps3 received from the 0-system transmission path 103 or the 1-system transmission path 104, and detects the presence or absence of an error on a path basis (P detection). Then, the receiving node 102 selects and outputs the main signal received from the error-free system for each path. If there is no error in both systems, the receiving node 102 is determined in advance so as to preferentially select a path received from the 0-system transmission path 103, for example.

図6(b)は、比較例の図5と同様に、0系伝送路103のSDHフレーム401のps3に障害が発生した場合の一例を示す。図6(b)において、受信ノード102は、0系伝送路103から受信するps3のパリティに誤りがあることを検出するので、ps3を受信する時だけ、1系伝送路104から受信するps3を選択する。これにより、受信ノード102は、ps1およびps2については障害の発生後も0系伝送路103から受信し、ps3だけを1系伝送路104に切り替えることができる。   FIG. 6B shows an example when a failure occurs in ps3 of the SDH frame 401 of the 0-system transmission path 103, as in FIG. 5 of the comparative example. In FIG. 6B, since the receiving node 102 detects that there is an error in the parity of the ps3 received from the 0-system transmission path 103, the ps3 received from the 1-system transmission path 104 is received only when ps3 is received. select. Thus, the receiving node 102 can receive ps1 and ps2 from the 0-system transmission path 103 even after the occurrence of a failure, and can switch only ps3 to the 1-system transmission path 104.

このようにして、本実施形態に係る受信ノード102は、障害が発生したパスだけを正常な系に切り替えて、障害が発生していない正常なパスの切り替えを行わないので、障害が発生していない正常なパスの瞬断を防止することができる。   In this way, since the receiving node 102 according to the present embodiment switches only a path in which a failure has occurred to a normal system and does not switch a normal path in which a failure has not occurred, a failure has occurred. There can be no disruption of normal path.

図7は、本実施形態に係る受信ノード102の一例を示す。尚、図7において、図1と同符号のブロックは、図1と同一又は同様の機能を有する。図7の例では、送信ノード101は、パリティ付加部309を有し、図6で説明したように、パス単位でパリティを付加して0系伝送路103および1系伝送路104に主信号を送信する。   FIG. 7 shows an example of the receiving node 102 according to the present embodiment. In FIG. 7, blocks having the same reference numerals as those in FIG. 1 have the same or similar functions as those in FIG. In the example of FIG. 7, the transmission node 101 includes a parity adding unit 309, and adds a parity for each path and sends the main signal to the 0-system transmission path 103 and the 1-system transmission path 104 as described in FIG. 6. Send.

ここで、図7に示した受信ノード102と図4で説明した比較例の受信ノード902との違いは、張り出し伝送路IF部202の動作にある。比較例の受信ノード902の張り出し伝送路IF部912は、FA検出部951およびFA検出部952により、系単位で障害の有無を検出したが、図7に示した受信ノード102の張り出し伝送路IF部202は、パス単位で障害の有無を検出できる。   Here, the difference between the receiving node 102 shown in FIG. 7 and the receiving node 902 of the comparative example described with reference to FIG. The overhang transmission line IF unit 912 of the reception node 902 of the comparative example detects the presence or absence of a failure in units of systems by the FA detection unit 951 and the FA detection unit 952, but the overhang transmission line IF of the reception node 102 illustrated in FIG. The unit 202 can detect the presence or absence of a failure on a path basis.

図7において、張り出し伝送路IF部202は、受信側の回路として、パリティ検出部401と、パリティ検出部402と、選択制御部451とを有し、送信側の回路として、送信ノード101と同様に、パリティ付加部409を有する。そして、選択制御部451は、調停部403と、ラッチ404と、バッファ405と、バッファ406と、セレクタ407と、制御部408とを有する。   In FIG. 7, the extended transmission line IF unit 202 includes a parity detection unit 401, a parity detection unit 402, and a selection control unit 451 as reception side circuits, and is similar to the transmission node 101 as a transmission side circuit. In addition, a parity adding unit 409 is provided. The selection control unit 451 includes an arbitration unit 403, a latch 404, a buffer 405, a buffer 406, a selector 407, and a control unit 408.

パリティ検出部401は、0系伝送路103を介して受信するフレーム(例えば図6(a)に示したSDHフレーム401)に格納されるパス単位で誤りを検出し、後述する調停部403に検出結果を通知する。   The parity detection unit 401 detects an error for each path stored in a frame received via the 0-system transmission path 103 (for example, the SDH frame 401 shown in FIG. 6A), and detects it in the arbitration unit 403 described later. Notify the result.

パリティ検出部402は、1系伝送路104を介して受信するフレーム(例えば図6(a)に示したSDHフレーム402)に格納されるパス単位で誤りを検出し、後述する調停部403に検出結果を通知する。   The parity detection unit 402 detects an error for each path stored in a frame (for example, the SDH frame 402 shown in FIG. 6A) received via the 1-system transmission path 104, and detects it in the arbitration unit 403 described later. Notify the result.

調停部403は、パリティ検出部401およびパリティ検出部402が出力するパス単位の誤り検出結果に応じて、0系伝送路103または1系伝送路104のどちらの経路から受信するパスを選択するかを決定する。そして、調停部403は、パス単位で選択する系を決定して後述するセレクタ407を切り替えるための制御信号を後述するラッチ404に出力する。   The arbitration unit 403 selects a path to be received from the 0-system transmission path 103 or the 1-system transmission path 104 according to the error detection result in units of paths output by the parity detection unit 401 and the parity detection unit 402. To decide. Then, the arbitration unit 403 outputs a control signal for switching a selector 407 (described later) to a latch 404 (described later) by determining a system to be selected on a path basis.

ラッチ404は、調停部403が出力する制御信号を保持し、後述するセレクタ407に制御信号を出力する。   The latch 404 holds the control signal output from the arbitration unit 403 and outputs the control signal to the selector 407 described later.

バッファ405は、0系IF部102aが0系伝送路103から受信する主信号を予め設定された期間保持し、時間的に早い主信号から順番に後述するセレクタ407に主信号を出力する。   The buffer 405 holds the main signal received by the 0-system IF unit 102a from the 0-system transmission path 103 for a preset period, and outputs the main signal to the selector 407, which will be described later, in order from the main signal that is earlier in time.

バッファ406は、1系IF部102bが1系伝送路104から受信する主信号を予め設定された期間保持し、時間的に早い主信号から順番に後述するセレクタ407に主信号を出力する。   The buffer 406 holds a main signal received by the 1-system IF unit 102b from the 1-system transmission path 104 for a preset period, and outputs the main signal to a selector 407, which will be described later, in order from the main signal that is earlier in time.

セレクタ407は、バッファ405またはバッファ406が出力するいずれかの主信号を制御信号に基づいて選択し、選択した主信号を張り出し伝送路109に出力する。   The selector 407 selects one of the main signals output from the buffer 405 or the buffer 406 based on the control signal, and outputs the selected main signal to the overhanging transmission path 109.

制御部408は、パリティ検出部401およびパリティ検出部402がそれぞれ受けた主信号に付加されたパリティ位置や調停部403が出力する制御信号をラッチ404で保持するタイミングなどを制御する。   The control unit 408 controls the parity position added to the main signal received by the parity detection unit 401 and the parity detection unit 402, the timing at which the control signal output from the arbitration unit 403 is held by the latch 404, and the like.

パリティ付加部409は、送信ノード101のパリティ付加部309と同様に、張り出し伝送路109を介して受信した主信号にパス単位でパリティを付加する。パリティが付加された主信号は、0系IF部101aおよび1系IF部101bに冗長化されて0系伝送路103および1系伝送路104に送信される。   Similar to the parity adding unit 309 of the transmission node 101, the parity adding unit 409 adds parity to the main signal received via the extended transmission path 109 in units of paths. The main signal to which the parity is added is made redundant in the 0-system IF unit 101 a and the 1-system IF unit 101 b and transmitted to the 0-system transmission path 103 and the 1-system transmission path 104.

このようにして、張り出し伝送路IF部202は、パス単位で系の切り替えを行うことができる。   In this way, the extended transmission path IF unit 202 can perform system switching in units of paths.

図8は、パスの一例を示す。図8の例において、1つのパス(パス単位501)は、25個のTS(Time Slot)を有する。また、TS501_1からTS501_24までの24個のTSは、ユーザ側のデータ502を格納し、TS501_25の1個のTSは、パリティ503を格納する。つまり、図8の例では、25個のTS毎にパリティが付加される。尚、図8の例では、パス単位501が25個のTSを有するが、25個でなくてもよい。   FIG. 8 shows an example of a path. In the example of FIG. 8, one path (path unit 501) has 25 TS (Time Slot). Further, 24 TSs from TS501_1 to TS501_24 store user-side data 502, and one TS of TS501_25 stores a parity 503. That is, in the example of FIG. 8, parity is added every 25 TSs. In the example of FIG. 8, the path unit 501 has 25 TSs, but it need not be 25.

図9は、張り出し伝送路IF部202の一例を示す。図9において、張り出し伝送路IF部202は、パリティ検出部401と、パリティ検出部402と、調停部403と、ラッチ404と、25バイトバッファ405’と、25バイトバッファ406’と、セレクタ407と、25進カウンタ408’とを有する。尚、図9において、パリティ検出部401、パリティ検出部402、調停部403、ラッチ404およびセレクタ407は、図7と同様に動作する。以下、図7と異なるブロックについて説明する。   FIG. 9 shows an example of the overhang transmission path IF unit 202. 9, the extended transmission path IF unit 202 includes a parity detection unit 401, a parity detection unit 402, an arbitration unit 403, a latch 404, a 25-byte buffer 405 ′, a 25-byte buffer 406 ′, and a selector 407. , And a binary counter 408 ′. In FIG. 9, the parity detection unit 401, the parity detection unit 402, the arbitration unit 403, the latch 404, and the selector 407 operate in the same manner as in FIG. Hereinafter, a block different from FIG. 7 will be described.

25バイトバッファ405’は、例えばES(Elastic Store)と呼ばれる冗長化された光伝送路の位相調整を行うためのメモリが用いられ、0系IF部102aが0系伝送路103から受信する主信号を25バイト保持する。ここで、1TSは1バイトとする。例えば25バイトバッファ405’は、1バイト目のTSから25バイト目のTSまでの主信号を保持している時に0系IF部102aから26バイト目のTSの主信号を受け取ると、1バイト目のTSの主信号をセレクタ407に出力する。   The 25-byte buffer 405 ′ uses, for example, a memory for performing phase adjustment of a redundant optical transmission line called ES (Elastic Store), and the 0-system IF unit 102a receives a main signal from the 0-system transmission path 103. Is stored in 25 bytes. Here, 1TS is 1 byte. For example, the 25-byte buffer 405 ′ receives the main signal of the 26th byte TS from the 0-system IF unit 102a while holding the main signal from the 1st byte TS to the 25th byte TS. The TS main signal is output to the selector 407.

25バイトバッファ406’は、25バイトバッファ405’と同様に、1系IF部102bが1系伝送路104から受信する主信号を25バイト保持する。   Similar to the 25-byte buffer 405 ′, the 25-byte buffer 406 ′ holds 25 bytes of the main signal received by the 1-system IF unit 102 b from the 1-system transmission path 104.

25進カウンタ408’は、外部から受信または主信号から抽出した例えば8kHzのフレームパルスに同期してTSを25個ずつカウントする25進のカウンタである。そして、25進カウンタ408’は、図8で説明したパス単位501のパリティ503のTSの位置を示すパルスをパリティ検出部401およびパリティ検出部402に出力する。さらに、25進カウンタ408’は、パス単位501の先頭の1バイト目のTSの位置で調停部403が出力する制御信号をラッチ404がラッチするためのパルスをラッチ404に出力する。   The 25-digit counter 408 'is a 25-digit counter that counts 25 TSs in synchronization with, for example, an 8 kHz frame pulse received from the outside or extracted from the main signal. The binary counter 408 ′ outputs a pulse indicating the TS position of the parity 503 in the path unit 501 described in FIG. 8 to the parity detection unit 401 and the parity detection unit 402. Further, the binary counter 408 ′ outputs a pulse for the latch 404 to latch the control signal output by the arbitration unit 403 at the position of the first byte TS of the path unit 501, to the latch 404.

このようにして、張り出し伝送路IF部202は、25バイトバッファ405’または25バイトバッファ406’から出力される主信号をパス単位501毎にセレクタ407で切り替えることができる。   In this way, the extended transmission line IF unit 202 can switch the main signal output from the 25-byte buffer 405 ′ or the 25-byte buffer 406 ′ by the selector 407 for each path unit 501.

図10は、図9の張り出し伝送路IF部202の動作タイミングの一例を示す。図10に示したタイミングT1において、25進カウンタ408’は、8kHzのフレームパルス601に同期して0にリセットされ、TSの数のカウントを開始する。尚、25進カウンタ408’は、25進なので、0から24までカウントすると再び0に戻り、0から24までを繰り返しカウントする。   FIG. 10 shows an example of the operation timing of the extended transmission line IF unit 202 of FIG. At the timing T1 shown in FIG. 10, the binary counter 408 'is reset to 0 in synchronization with the 8 kHz frame pulse 601 and starts counting the number of TSs. Since the 25-digit counter 408 'is 25-digit, it returns to 0 again when counting from 0 to 24, and repeatedly counts from 0 to 24.

ここで、25進カウンタ408’は、図8に示したパス単位501の各TS位置に同期してカウントアップする。例えば25進カウンタ408’のカウント値が0の時は図8に示したパス単位501のTS501_1、カウント値が1の時はTS501_2、・・・カウント値が23の時はTS501_24となり、カウント値はTSの位置を示す。そして、カウント値が24の時、カウント値はパス単位501のTS501_25の位置(パリティ(P)の位置)を示す。このように、パリティ検出部401およびパリティ検出部402は、25進カウンタ408’のカウント値により、図8に示したパリティ503が格納されたTSの位置を知ることができる。   Here, the binary counter 408 'counts up in synchronization with each TS position of the path unit 501 shown in FIG. For example, when the count value of the binary counter 408 ′ is 0, TS501_1 of the path unit 501 shown in FIG. 8, TS501_2 when the count value is 1,... TS501_24 when the count value is 23, the count value is Indicates the position of TS. When the count value is 24, the count value indicates the position of TS501_25 in the path unit 501 (the position of parity (P)). As described above, the parity detection unit 401 and the parity detection unit 402 can know the position of the TS in which the parity 503 shown in FIG. 8 is stored, based on the count value of the binary counter 408 '.

図10において、0系のパリティ検出部401および1系のパリティ検出部402の入力は、それぞれps1、ps2およびps3である。図10の例では、タイミングT1からT2までの期間に、25進カウンタ408’は、0から23までカウントし、ps1の0系データ(1)がパリティ検出部401に入力され、ps1の1系データ(1)がパリティ検出部402に入力される。タイミングT2からT3までの期間は、25進カウンタ408’のカウント値が24となり、ps1の0系データ(1)のパリティおよびps1の1系データ(1)のパリティがパリティ検出部401およびパリティ検出部402にそれぞれ入力される。そして、パリティ検出部401およびパリティ検出部402は、タイミングT2からT3までの期間に、ps1の0系データ(1)のパリティ(P)検出およびps1の1系データ(1)のパリティ(P)検出をそれぞれ行う。   In FIG. 10, the inputs of the 0-system parity detection unit 401 and the 1-system parity detection unit 402 are ps1, ps2, and ps3, respectively. In the example of FIG. 10, in the period from the timing T1 to T2, the binary counter 408 ′ counts from 0 to 23, and the 0-system data (1) of ps1 is input to the parity detection unit 401, and the 1-system of ps1 Data (1) is input to the parity detection unit 402. During the period from timing T2 to T3, the count value of the binary counter 408 ′ is 24, and the parity of the 0-system data (1) of ps1 and the parity of the 1-system data (1) of ps1 are detected by the parity detection unit 401 and the parity detection. Each is input to the unit 402. The parity detection unit 401 and the parity detection unit 402 detect the parity (P) of the 0-system data (1) of the ps1 and the parity (P) of the 1-system data (1) of the ps1 during the period from the timing T2 to the timing T3. Each detection is performed.

同様に、タイミングT3からT5までの期間に、25進カウンタ408’は、0から24までカウントする。そして、ps2の0系データ(2)およびパリティがパリティ検出部401に入力され、ps2の1系データ(2)およびパリティがパリティ検出部402に入力される。   Similarly, in the period from the timing T3 to T5, the 25-ary counter 408 'counts from 0 to 24. Then, the 0-system data (2) and parity of ps2 are input to the parity detection unit 401, and the 1-system data (2) and parity of ps2 are input to the parity detection unit 402.

さらに、タイミングT5からT7までの期間に、25進カウンタ408’は、0から24までカウントする。そして、ps3の0系データ(3)およびパリティがパリティ検出部401に入力され、ps3の1系データ(3)およびパリティがパリティ検出部402に入力される。   Further, in the period from the timing T5 to T7, the binary counter 408 'counts from 0 to 24. Then, the 0-system data (3) and parity of ps3 are input to the parity detection unit 401, and the 1-system data (3) and parity of ps3 are input to the parity detection unit 402.

パリティ検出部401およびパリティ検出部402は、25進カウンタ408’の出力が24の時にパリティ検出を行い、ps1、ps2およびps3の各パスについてエラーの有無を判別する。図10の例では、タイミングT2からT3までの期間において、ps1の0系データ(1)のパリティ検出結果がエラー有、ps1の1系データ(1)のパリティ検出結果がエラー無である。つまり、ps1の0系データ(1)に誤りが有り、ps1の1系データ(1)に誤りが無いことを示している。同様に、タイミングT4からT5までの期間において、ps2の0系データ(2)のパリティ検出結果がエラー無、ps2の1系データ(2)のパリティ検出結果がエラー有である。つまり、ps2の0系データ(2)に誤りが無く、ps2の1系データ(2)に誤りが有ることを示している。   The parity detection unit 401 and the parity detection unit 402 perform parity detection when the output of the binary counter 408 'is 24, and determine whether there is an error for each of the ps1, ps2, and ps3 paths. In the example of FIG. 10, during the period from timing T2 to T3, the parity detection result of the 0-system data (1) of ps1 has an error, and the parity detection result of the 1-system data (1) of ps1 has no error. That is, there is an error in the ps1 0-system data (1), and there is no error in the ps1 1-system data (1). Similarly, in the period from timing T4 to T5, the parity detection result of the 0-system data (2) of ps2 is error-free and the parity detection result of the 1-system data (2) of ps2 is error. That is, there is no error in the 0-system data (2) of ps2, and there is an error in the 1-system data (2) of ps2.

ここで、図10に示したパリティ検出結果は、Highレベルがエラー無、Lowレベルがエラー有をそれぞれ示す。また、調停部403の出力は、Highレベルが0系、Lowレベルが1系をそれぞれ選択することを示す。尚、ラッチ404の出力は、25進カウンタ408’のカウント値が24の時の調停部403の出力状態を次のカウンタ値が0から24までカウントされる期間に亘って保持する。そして、セレクタ407は、ラッチ404の出力がHighレベルの時、図9に示した0系の25バイトバッファ405’の出力を選択し、ラッチ404の出力がLowレベルの時、1系の25バイトバッファ406’の出力を選択する。   Here, in the parity detection result shown in FIG. 10, the High level indicates no error and the Low level indicates that there is an error. Further, the output of the arbitration unit 403 indicates that the High level selects 0 system and the Low level selects 1 system. Note that the output of the latch 404 holds the output state of the arbitration unit 403 when the count value of the 25-ary counter 408 'is 24 for a period during which the next counter value is counted from 0 to 24. The selector 407 selects the output of the 0-system 25-byte buffer 405 ′ shown in FIG. 9 when the output of the latch 404 is High level, and the 1-system 25-byte when the output of the latch 404 is Low level. Select the output of buffer 406 '.

図10の例では、調停部403は、タイミングT2からT3までの期間におけるps1の0系データ(1)のパリティ検出結果がエラー有なので、タイミングT2からT3までの期間にLowレベルを出力する。同様に、調停部403は、タイミングT4からT5までの期間におけるps2の1系データ(2)のパリティ検出結果がエラー有なので、タイミングT4からT5までの期間にHighレベルを出力する。尚、タイミングT1からT2、タイミングT3からT4、タイミングT5からT6までの各期間における調停部403の出力レベルは、Lowレベルであってもよいし、Highレベルであってもよい。   In the example of FIG. 10, the arbitration unit 403 outputs a Low level during the period from timing T2 to T3 because the parity detection result of the 0-system data (1) of ps1 in the period from timing T2 to T3 has an error. Similarly, the arbitration unit 403 outputs a high level during the period from timing T4 to T5 because the parity detection result of the 1-system data (2) of ps2 during the period from timing T4 to T5 has an error. It should be noted that the output level of the arbitration unit 403 during each period from timing T1 to T2, timing T3 to T4, and timing T5 to T6 may be a low level or a high level.

ラッチ404は、25進カウンタ408’が0に切り替わるタイミングT3で調停部403がタイミングT2からT3までの期間に出力していた状態(図10の例ではLowレベル)をラッチする。そして、ラッチ404は、タイミングT3からT5までの期間、Lowレベルの状態を保持する。同様に、ラッチ404は、25進カウンタ408’が0に切り替わるタイミングT5で調停部403がタイミングT4からT5までの期間に出力していた状態(図10の例ではHighレベル)をラッチする。そして、ラッチ404は、タイミングT5からT7までの期間、Highレベルの状態を保持する。   The latch 404 latches the state (the low level in the example of FIG. 10) that the arbitration unit 403 was outputting during the period from the timing T2 to T3 at the timing T3 when the binary counter 408 'switches to 0. The latch 404 holds the low level state during the period from the timing T3 to T5. Similarly, the latch 404 latches the state (the high level in the example of FIG. 10) that the arbitration unit 403 was outputting during the period from the timing T4 to T5 at the timing T5 when the binary counter 408 'switches to 0. The latch 404 holds a high level state from the timing T5 to T7.

一方、25バイトバッファ405’および25バイトバッファ406’は、各TSの信号を25進カウンタ408’が0から24までカウントする期間遅延させて出力する。従って、図10において、0系の25バイトバッファ405’は、タイミングT1からT3までの期間に0系IF部102aから受けたps1の0系データ(1)およびパリティを次のタイミングT3からT5までの期間にセレクタ407に出力する。同様に、0系の25バイトバッファ405’は、タイミングT3からT5までの期間に0系IF部102aから受けたps2の0系データ(2)およびパリティを次のタイミングT5からT7までの期間にセレクタ407に出力する。   On the other hand, the 25-byte buffer 405 ′ and the 25-byte buffer 406 ′ delay and output the signal of each TS for the period in which the 25-digit counter 408 ′ counts from 0 to 24. Therefore, in FIG. 10, the 0-system 25-byte buffer 405 ′ receives the 0-system data (1) and the parity of ps1 received from the 0-system IF unit 102a during the period from the timing T1 to T3 from the next timing T3 to T5. Is output to the selector 407 during this period. Similarly, the 0-system 25-byte buffer 405 ′ receives the 0-system data (2) and the parity of ps2 received from the 0-system IF unit 102a in the period from the timing T3 to T5 in the period from the next timing T5 to T7. Output to the selector 407.

また、1系の25バイトバッファ406’は、タイミングT1からT3までの期間に1系IF部102bから受けたps1の1系データ(1)およびパリティを次のタイミングT3からT5までの期間にセレクタ407に出力する。同様に、1系の25バイトバッファ406’は、タイミングT3からT5までの期間に1系IF部102bから受けたps2の1系データ(2)およびパリティを次のタイミングT5からT7までの期間にセレクタ407に出力する。   The 1-system 25-byte buffer 406 ′ selects the ps1 1-system data (1) and parity received from the 1-system IF unit 102b during the period from the timing T1 to T3 during the period from the next timing T3 to T5. Output to 407. Similarly, the 1-system 25-byte buffer 406 ′ receives the 1-system data (2) of ps2 and the parity received from the 1-system IF unit 102b during the period from the timing T3 to T5 in the period from the next timing T5 to T7. Output to the selector 407.

セレクタ407は、タイミングT3からT5までの期間において、ラッチ404の出力がLowレベルなので、1系の25バイトバッファ406’の出力(ps1の1系データ(1)およびパリティ)を選択して張り出し伝送路109に出力する。そして、次のタイミングT5からT7までの期間において、セレクタ407は、ラッチ404の出力がHighレベルなので、0系の25バイトバッファ405’の出力(ps1の0系データ(2)およびパリティ)を選択して張り出し伝送路109に出力する。   The selector 407 selects and outputs the output of the 1-system 25-byte buffer 406 ′ (the 1-system data (1) and parity of ps1) since the output of the latch 404 is at the low level during the period from the timing T3 to T5. Output to path 109. In the period from the next timing T5 to T7, the selector 407 selects the output of the 0-system 25-byte buffer 405 ′ (the 0-system data (2) and the parity of ps1) because the output of the latch 404 is High level. And output to the overhang transmission path 109.

ここで、パリティ部分を除去したデータが張り出し伝送路109に出力されるようにしてもよい。具体的には、例えば25バイトバッファ405’および25バイトバッファ406’がデータを保持する時にパリティ部分を除去してもよい。或いは、セレクタ407が25バイトバッファ405’または25バイトバッファ406’からデータを読み出す時にパリティ部分を除去してもよい。   Here, the data from which the parity part is removed may be output to the overhanging transmission path 109. Specifically, for example, the parity portion may be removed when the 25-byte buffer 405 ′ and the 25-byte buffer 406 ′ hold data. Alternatively, the parity portion may be removed when the selector 407 reads data from the 25-byte buffer 405 'or the 25-byte buffer 406'.

このように、張り出し伝送路IF部202は、パス単位で付加されたパリティでパス単位の障害を検出することにより、パス単位で系の切り替えを行うことができる。これにより、図4で説明した比較例の張り出し伝送路IF部912のように、系単位で切り替えることが無くなり、障害が発生していない正常なパスの瞬断を防止することができる。   As described above, the extended transmission path IF unit 202 can perform system switching in units of paths by detecting a fault in units of paths with the parity added in units of paths. Thus, unlike the overhang transmission line IF unit 912 of the comparative example described with reference to FIG. 4, switching is not performed in units of systems, and instantaneous disconnection of a normal path in which no failure has occurred can be prevented.

以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。   From the above detailed description, features and advantages of the embodiments will become apparent. This is intended to cover the features and advantages of the embodiments described above without departing from the spirit and scope of the claims. Also, any improvement and modification should be readily conceivable by those having ordinary knowledge in the art. Therefore, there is no intention to limit the scope of the inventive embodiments to those described above, and appropriate modifications and equivalents included in the scope disclosed in the embodiments can be used.

100,900・・・伝送システム;101,901・・・送信ノード;102,902・・・受信ノード;103・・・0系伝送路;104・・・1系伝送路;105,106,107,108・・・中継ノード;109・・・張り出し伝送路;110・・・張り出しノード;101a,102a,105a,106a,107a,108a,901a,902a・・・0系IF部;101b,102b,105b,106b,107b,108b,901b,902b・・・1系IF部;201,204,911・・・LIU;202,203,912・・・張り出し伝送路IF部;251,252・・・ユーザ側伝送装置;301,302・・・SDHフレーム;401,402・・・パリティ検出部;403・・・調停部;404・・・ラッチ;405,406・・・バッファ;405’,406’・・・25バイトバッファ;407・・・セレクタ;408・・・制御部;408’・・・25進カウンタ;409・・・パリティ付加部;451・・・選択制御部 100, 900 ... transmission system; 101, 901 ... transmission node; 102, 902 ... reception node; 103 ... 0 system transmission path; 104 ... 1 system transmission path; 105, 106, 107 108 ... Relay node; 109 ... Overhang transmission path; 110 ... Overhang node; 101a, 102a, 105a, 106a, 107a, 108a, 901a, 902a ... 0 system IF unit; 101b, 102b, 105b, 106b, 107b, 108b, 901b, 902b ... 1 system IF unit; 201, 204, 911 ... LIU; 202, 203, 912 ... Overhang transmission path IF unit; 251, 252 ... User ... SDH frame; 401, 402... Parity detection unit; 403. 405, 406 ... buffer; 405 ', 406' ... 25 byte buffer; 407 ... selector; 408 ... control unit; 408 '... binary counter; Additional unit; 451... Selection control unit

Claims (11)

パス単位で誤り検出符号が付加された主信号を二重化された伝送路に送信する送信側伝送装置と、二重化された伝送路から受信するいずれかの前記主信号を選択して張り出し伝送路に出力する受信側伝送装置とを有する伝送システムにおいて、
前記受信側伝送装置は、
二重化された伝送路からパス単位で誤り検出符号が付加された前記主信号を受信する伝送路通信部と、
前記伝送路通信部が受信した前記主信号に付加された誤り検出符号により、伝送路別にパス単位で誤りを検出する誤り検出部と、
前記誤り検出部の誤り検出結果に基づいて、二重化された伝送路から受信するいずれかの前記主信号をパス単位で選択し、選択した前記主信号を張り出し伝送路に出力する選択制御部と
を有することを特徴とする伝送システム。
A transmission apparatus on the transmission side that transmits a main signal with an error detection code added in units of paths to a duplexed transmission line, and one of the main signals received from the duplexed transmission line is selected and output to an overhanging transmission line In a transmission system having a receiving side transmission device
The receiving side transmission device is:
A transmission path communication unit that receives the main signal to which an error detection code is added in units of paths from the duplexed transmission path;
An error detection unit that detects an error on a path-by-path basis by an error detection code added to the main signal received by the transmission line communication unit;
A selection control unit that selects any one of the main signals received from a duplexed transmission path based on an error detection result of the error detection unit in units of paths, and outputs the selected main signal to an overhanging transmission path; and A transmission system comprising:
請求項1に記載の伝送システムにおいて、
前記選択制御部は、
前記伝送路通信部が伝送路別に受信する前記主信号を予め設定された期間蓄積して出力する伝送路別に配置されたバッファと、
前記バッファが伝送路別に出力するいずれかの前記主信号を選択する選択部と、
前記バッファに前記主信号を蓄積するタイミングと、前記誤り検出部が誤り検出符号を判別するタイミングと、前記選択部がパス単位で前記主信号を選択するタイミングとを制御する制御部と
を有することを特徴とする伝送システム。
The transmission system according to claim 1, wherein
The selection control unit
A buffer arranged for each transmission path that stores and outputs the main signal received by the transmission path communication unit for each transmission path;
A selection unit that selects any one of the main signals output by the buffer for each transmission path;
A control unit that controls a timing at which the main signal is stored in the buffer, a timing at which the error detection unit determines an error detection code, and a timing at which the selection unit selects the main signal in units of paths. A transmission system characterized by
請求項1または2に記載の伝送システムにおいて、
前記制御部は、パス単位のデータ長に相当する予め設定された値を繰り返しカウントするカウンタを有し、
前記バッファは、前記カウンタのカウント値に基づいて前記主信号および前記誤り検出符号をパス単位で蓄積し、
前記誤り検出部は、前記カウンタのカウント値に基づいて前記誤り検出符号を抽出して誤りの有無を判別し、
前記選択部は、前記カウンタのカウント値に基づいてパス単位で前記主信号を選択する
ことを特徴とする伝送システム。
The transmission system according to claim 1 or 2,
The control unit has a counter that repeatedly counts a preset value corresponding to the data length in units of paths,
The buffer accumulates the main signal and the error detection code in units of paths based on the count value of the counter,
The error detection unit extracts the error detection code based on a count value of the counter to determine whether there is an error;
The transmission system, wherein the selection unit selects the main signal in path units based on a count value of the counter.
請求項2または3に記載の伝送システムにおいて、
前記バッファは、前記主信号をパス単位で蓄積し、次のパスの主信号を入力するタイミングで前のパスの主信号を出力する
ことを特徴とする伝送システム。
The transmission system according to claim 2 or 3,
The transmission system, wherein the buffer accumulates the main signal in units of paths, and outputs the main signal of the previous path at a timing when the main signal of the next path is input.
二重化された伝送路から受信するパス単位で誤り検出符号が付加された主信号を張り出し伝送路に出力する伝送装置において、
二重化された伝送路からパス単位で誤り検出符号が付加された前記主信号を受信する伝送路通信部と、
前記伝送路通信部が受信した前記主信号に付加された誤り検出符号により、伝送路別にパス単位で誤りを検出する誤り検出部と、
前記誤り検出部の誤り検出結果に基づいて、二重化された伝送路から受信するいずれかの前記主信号をパス単位で選択し、選択した前記主信号を張り出し伝送路に出力する選択制御部と
を有することを特徴とする伝送装置。
In a transmission apparatus that outputs a main signal with an error detection code added in units of paths received from a duplexed transmission path to an extended transmission path,
A transmission path communication unit that receives the main signal to which an error detection code is added in units of paths from the duplexed transmission path;
An error detection unit that detects an error on a path-by-path basis by an error detection code added to the main signal received by the transmission line communication unit;
A selection control unit that selects any one of the main signals received from a duplexed transmission path based on an error detection result of the error detection unit in units of paths, and outputs the selected main signal to an overhanging transmission path; and A transmission apparatus comprising:
請求項5に記載の伝送装置において、
前記選択制御部は、
前記伝送路通信部が伝送路別に受信する前記主信号を予め設定された期間蓄積して出力する伝送路別に配置されたバッファと、
前記バッファが伝送路別に出力するいずれかの前記主信号を選択する選択部と、
前記バッファに前記主信号を蓄積するタイミングと、前記誤り検出部が誤り検出符号を判別するタイミングと、前記選択部がパス単位で前記主信号を選択するタイミングとを制御する制御部と
を有することを特徴とする伝送装置。
The transmission apparatus according to claim 5, wherein
The selection control unit
A buffer arranged for each transmission path that stores and outputs the main signal received by the transmission path communication unit for each transmission path;
A selection unit that selects any one of the main signals output by the buffer for each transmission path;
A control unit that controls a timing at which the main signal is stored in the buffer, a timing at which the error detection unit determines an error detection code, and a timing at which the selection unit selects the main signal in units of paths. A transmission device characterized by the above.
請求項5または6に記載の伝送装置において、
前記制御部は、パス単位のデータ長に相当する予め設定された値を繰り返しカウントするカウンタを有し、
前記バッファは、前記カウンタのカウント値に基づいて前記主信号および前記誤り検出符号をパス単位で蓄積し、
前記誤り検出部は、前記カウンタのカウント値に基づいて前記誤り検出符号を抽出して誤りの有無を判別し、
前記選択部は、前記カウンタのカウント値に基づいてパス単位で前記主信号を選択する
ことを特徴とする伝送装置。
The transmission apparatus according to claim 5 or 6,
The control unit has a counter that repeatedly counts a preset value corresponding to the data length in units of paths,
The buffer accumulates the main signal and the error detection code in units of paths based on the count value of the counter,
The error detection unit extracts the error detection code based on a count value of the counter to determine whether there is an error;
The transmission device, wherein the selection unit selects the main signal in path units based on a count value of the counter.
請求項6または7に記載の伝送装置において、
前記バッファは、前記主信号をパス単位で蓄積し、次のパスの主信号を入力するタイミングで前のパスの主信号を出力する
ことを特徴とする伝送装置。
The transmission apparatus according to claim 6 or 7,
The transmission apparatus according to claim 1, wherein the buffer accumulates the main signal in units of paths, and outputs the main signal of the previous path at a timing when the main signal of the next path is input.
パス単位で誤り検出符号が付加された主信号を二重化された伝送路に送信し、二重化された前記伝送路から受信するいずれかの前記主信号を選択して張り出し伝送路に出力する冗長切替方法において、
二重化された前記伝送路から受信する前記主信号に付加された前記誤り検出符号により、伝送路別にパス単位で誤りを検出し、誤り検出の結果に基づいて、二重化された前記伝送路から受信するいずれかの前記主信号をパス単位で選択し、選択された前記主信号を張り出し伝送路に出力する
ことを特徴とする冗長切替方法。
A redundancy switching method for transmitting a main signal to which an error detection code is added in a path unit to a duplexed transmission line, selecting any one of the main signals received from the duplexed transmission line, and outputting the selected main signal to an overhanging transmission line In
An error is detected on a path-by-path basis for each transmission path using the error detection code added to the main signal received from the duplexed transmission path, and received from the duplexed transmission path based on the error detection result. One of the main signals is selected on a path basis, and the selected main signal is output to an overhanging transmission line.
請求項9に記載の冗長切替方法において、
伝送路別に受信する前記主信号をバッファに予め設定された期間蓄積して出力するタイミングと、伝送路別に受信する前記主信号にパス単位で付加された誤り検出符号を判別するタイミングと、前記バッファが伝送路別に出力するいずれかの前記主信号をパス単位で選択するタイミングとをカウンタのカウント値に基づいて制御する
ことを特徴とする冗長切替方法。
In the redundancy switching method according to claim 9,
Timing for accumulating and outputting the main signal received for each transmission path in a buffer for a preset period, timing for determining an error detection code added to the main signal received for each transmission path in units of paths, and the buffer And a timing for selecting one of the main signals output for each transmission path in units of paths, based on a count value of a counter.
請求項10に記載の冗長切替方法において、
前記バッファは、前記主信号をパス単位で蓄積し、次のパスの主信号を入力するタイミングで前のパスの主信号を出力する
ことを特徴とする冗長切替方法。
The redundancy switching method according to claim 10,
The redundancy switching method, wherein the buffer accumulates the main signal in units of paths, and outputs the main signal of the previous path at a timing when the main signal of the next path is input.
JP2014208708A 2014-10-10 2014-10-10 Transmission system, transmission device and redundant switching method Pending JP2016082282A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014208708A JP2016082282A (en) 2014-10-10 2014-10-10 Transmission system, transmission device and redundant switching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014208708A JP2016082282A (en) 2014-10-10 2014-10-10 Transmission system, transmission device and redundant switching method

Publications (1)

Publication Number Publication Date
JP2016082282A true JP2016082282A (en) 2016-05-16

Family

ID=55959218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014208708A Pending JP2016082282A (en) 2014-10-10 2014-10-10 Transmission system, transmission device and redundant switching method

Country Status (1)

Country Link
JP (1) JP2016082282A (en)

Similar Documents

Publication Publication Date Title
JP6275323B2 (en) Relay device and communication system
US8737201B2 (en) Data relay apparatus, and ring-type communication system
EP2131514A2 (en) Data transferring apparatus
JP5949255B2 (en) Communication control apparatus and communication control method
US8830842B2 (en) Communication apparatus and communication method
US7385919B2 (en) Local network, particularly Ethernet network having redundancy properties, and coupling device for such a network
EP3166246A1 (en) Method to detect and to handle failures in the communication in a computer network
JP2017098588A (en) Communication system, radio communication device, and radio communication method
US10033573B2 (en) Protection switching method, network, and system
JP2012238982A (en) Transmission device and route switching method
JP2014191724A (en) Input/output control device
JP5620876B2 (en) Network synchronizer shelf, network synchronizer
WO2015024163A1 (en) 1+1 end-to-end bidirectional switching method, system and node
JP2016082282A (en) Transmission system, transmission device and redundant switching method
JP6145482B2 (en) Transmission apparatus and failure detection method
JP2012165110A (en) Optical transmission apparatus, management device, and optical transmission system
JP4412068B2 (en) Uninterruptible switching system, uninterruptible switching method, and communication station used therefor
JP2006165999A (en) Layer 2 switching circuit, base station device, and layer 2 switching method
JP6538335B2 (en) Data transfer circuit and transfer method
JP4760927B2 (en) Network system and communication device
JP2010219850A (en) Method for switching synchronization timing source of transmission communication device
CN100481777C (en) Network nodes, and method for informing bugs
JP2010183307A (en) Change detection/restoration system of network configuration
JP2010028185A (en) Network node, network system and congestion detection method
JP6235539B2 (en) Multiplexer