JP2016063442A - Phase synchronization circuit - Google Patents

Phase synchronization circuit Download PDF

Info

Publication number
JP2016063442A
JP2016063442A JP2014190744A JP2014190744A JP2016063442A JP 2016063442 A JP2016063442 A JP 2016063442A JP 2014190744 A JP2014190744 A JP 2014190744A JP 2014190744 A JP2014190744 A JP 2014190744A JP 2016063442 A JP2016063442 A JP 2016063442A
Authority
JP
Japan
Prior art keywords
voltage
differential
frequency
output
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014190744A
Other languages
Japanese (ja)
Other versions
JP6331918B2 (en
Inventor
恒次 堤
Tsuneji Tsutsumi
恒次 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014190744A priority Critical patent/JP6331918B2/en
Publication of JP2016063442A publication Critical patent/JP2016063442A/en
Application granted granted Critical
Publication of JP6331918B2 publication Critical patent/JP6331918B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To suppress waveform distortion of a chirp signal in chirp signal generation in a conventional phase synchronization circuit.SOLUTION: A phase synchronization circuit includes: a voltage controlled oscillator for changing the output signal frequency with a control voltage; a frequency divider for dividing an output signal of the voltage controlled oscillator; a phase frequency comparator for comparing a phase of a reference signal and a phase of an output signal divided by the frequency divider, and outputting a voltage corresponding to the phase difference; a differential charge pump circuit for converting a voltage outputted from the phase frequency comparator into differential current, and outputting the differential current; a first switch for switching polarity of the differential current outputted from the differential charge pump circuit; and a differential loop filter for converting the differential current outputted by the first switch into a differential voltage and outputting the differential voltage as the control voltage of the voltage controlled oscillator. The voltage controlled oscillator generates a chirp signal according to the differential voltage outputted from the differential loop filter.SELECTED DRAWING: Figure 1

Description

本発明は、チャープ信号を生成する位相同期回路に関する。   The present invention relates to a phase locked loop circuit that generates a chirp signal.

位相同期回路（ＰＬＬ回路：Ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ回路)は、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、周波数分周器、周波数制御回路、ループフィルタ、チャージポンプ回路、位相周波数比較器、基準信号源を備え、ＶＣＯの出力信号の位相と、基準信号源の位相とを比較し、その誤差に相当する電流もしくは電圧を、ループフィルタを通してＶＣＯにフィードバックすることで、ＶＣＯの発振周波数を安定させる回路である。   A phase-locked loop (PLL circuit: Phase locked loop circuit) includes a voltage controlled oscillator (VCO: Voltage Controlled Oscillator), a frequency divider, a frequency control circuit, a loop filter, a charge pump circuit, a phase frequency comparator, and a reference signal source. A circuit that compares the phase of the output signal of the VCO with the phase of the reference signal source and feeds back a current or voltage corresponding to the error to the VCO through a loop filter, thereby stabilizing the oscillation frequency of the VCO. .

このようなＰＬＬ回路は、ＶＣＯの周波数と基準信号源の周波数との比を制御することで、ＶＣＯから変調波を出力することができる。そのため、例えば、ＦＭＣＷ（Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｅｄ Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）レーダの送信波として用いられるチャープ信号をＰＬＬ回路で生成することが可能である。チャープ信号とは、時間に対して周波数を変化させる信号である。   Such a PLL circuit can output a modulated wave from the VCO by controlling the ratio between the frequency of the VCO and the frequency of the reference signal source. Therefore, for example, a chirp signal used as a transmission wave of an FMCW (Frequency Modulated Continuous Wave) radar can be generated by a PLL circuit. A chirp signal is a signal that changes its frequency with respect to time.

チャープ信号を生成するＰＬＬ回路の従来技術としては、例えば非特許文献１において、チャージポンプ回路を使ったＰＬＬ回路が示されている。このＰＬＬ回路は、ＶＣＯの出力信号を周波数分周器で分周する際の分周比を、ΔΣ変調器を用いた周波数制御回路で制御することで、ＶＣＯからチャープ信号を出力することができる。   As a conventional technique of a PLL circuit that generates a chirp signal, for example, Non-Patent Document 1 discloses a PLL circuit using a charge pump circuit. This PLL circuit can output a chirp signal from the VCO by controlling the frequency dividing ratio when the output signal of the VCO is frequency-divided by the frequency divider by a frequency control circuit using a ΔΣ modulator. .

図１１は、従来のＰＬＬ回路がチャープ信号を生成するときの、チャージポンプ回路の出力電流（Ｉｏｕｔ）、ＶＣＯの制御電圧（Ｖｔ）、及びＶＣＯの出力周波数（ｆｖｃｏ）の時間変化を示す図である。図１１（ａ）は、チャープ信号として三角波を出力する場合の図であり、図１１（ｂ）はのこぎり波を出力する場合の図である。図１１において、上から１段目の図は、チャージポンプ回路から出力される電流（Ｉｏｕｔ）の時間変化を示す。上から２段目の図は、ループフィルタから出力されるＶＣＯの制御電圧（Ｖｔ）の時間変化を示す。上から３段目の図は、ＶＣＯの出力周波数（ｆｖｃｏ）の時間変化を示す。実線は、現実のＶｔ、ｆｖｃｏの波形を示している。点線は、理想状態におけるＶｔ、ｆｖｃｏの波形を示している。ΔΣ変調器を用いた場合、Ｉｏｕｔは、基準信号と分周されたＶＣＯ信号の位相差に比例した幅のパルスの集まりで示される。Ｉｏｕｔをループフィルタで平滑化および電流-電圧変換するとＶｔとなる。ＶＣＯはＶｔに応じた周波数ｆｖｃｏで発振する。ここでは、ＶＣＯは、制御電圧に対して発振周波数が理想的な線形特性を有していると仮定しているため、Ｖｔとｆｖｃｏは同じ波形となっている。   FIG. 11 is a diagram showing temporal changes in the output current (Iout) of the charge pump circuit, the control voltage (Vt) of the VCO, and the output frequency (fvco) of the VCO when the conventional PLL circuit generates a chirp signal. is there. FIG. 11A is a diagram in the case of outputting a triangular wave as a chirp signal, and FIG. 11B is a diagram in the case of outputting a sawtooth wave. In FIG. 11, the first diagram from the top shows the time change of the current (Iout) output from the charge pump circuit. The second diagram from the top shows the time change of the control voltage (Vt) of the VCO output from the loop filter. The third diagram from the top shows the time change of the output frequency (fvco) of the VCO. Solid lines indicate actual waveforms of Vt and fvco. The dotted lines indicate the waveforms of Vt and fvco in the ideal state. When a ΔΣ modulator is used, Iout is represented by a collection of pulses having a width proportional to the phase difference between the reference signal and the divided VCO signal. When Iout is smoothed and current-voltage converted by a loop filter, Vt is obtained. The VCO oscillates at a frequency fvco corresponding to Vt. Here, since VCO assumes that the oscillation frequency has an ideal linear characteristic with respect to the control voltage, Vt and fvco have the same waveform.

図１１において、Ｖｔとｆｖｃｏは理想波形に比べてなまっており、特にＶｔの傾きが正から負に切り替わる時に理想値からの誤差が大きくなっている。これは、従来のＰＬＬ回路において、Ｖｔの傾きが切り替わる変曲点（周波数掃引方向が切り替わる点）で、チャージポンプ回路はＩｏｕｔを正から負に急激に変化させる必要があり、Ｉｏｕｔの急激な変化に対してループフィルタの時定数の影響でＶｔは追従できないからである。ＶｔによってＶＣＯは制御されるため、Ｖｔが追従できないとＶＣＯの出力周波数ｆｖｃｏも追従できずに、波形がなまってしまう。特に、高速にチャープ信号を生成する場合、Ｉｏｕｔには急激な変化が必要になるので、上記の現象は顕著になる。このように、従来のＰＬＬ回路では、チャープ信号の波形に歪みが生じていた。   In FIG. 11, Vt and fvco are slanted compared to the ideal waveform. In particular, when the slope of Vt is switched from positive to negative, an error from the ideal value is large. This is an inflection point (a point at which the frequency sweep direction is switched) at which the slope of Vt is switched in the conventional PLL circuit, and the charge pump circuit needs to change Iout rapidly from positive to negative. This is because Vt cannot follow the influence of the time constant of the loop filter. Since the VCO is controlled by the Vt, if the Vt cannot follow, the output frequency fvco of the VCO cannot follow and the waveform becomes distorted. In particular, when a chirp signal is generated at a high speed, the above phenomenon becomes remarkable because a rapid change is required in Iout. Thus, in the conventional PLL circuit, the waveform of the chirp signal is distorted.

Ａ.Ｓｔｅｌｚｅｒ, Ｋ.Ｅｔｔｉｎｇｅｒ, Ｊ.Ｈｏｆｔｂｅｒｇｅｒ, Ｊ.Ｆｅｎｋ, Ｒ.Ｗｅｉｇｅｌ「Ｆａｓｔ ａｎｄ ａｃｃｕｒａｔｅ ｒａｍｐ ｇｅｎｅｒａｔｉｏｎ ｗｉｔｈ ａ ＰＬＬ−ｓｔａｂｉｌｉｚｅｄ ２４−ＧＨｚ ＳｉＧｅ ＶＣＯ ｆｏｒ ＦＭＣＷ ａｎｄ ＦＳＣＷ ａｐｐｌｉｃａｔｉｏｎｓ」, ２００３ ＩＥＥＥ ＭＴＴ−Ｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ．A. Stelzer, K. Ettinger, J. Hofberger, J. Fenck, R. Weigel, “Fast and accumulating ramp generation with a PLL-stabilized 24-GHz SiGe VCO for CW E p Digest.

従来のＰＬＬ回路では、チャープ信号を生成する場合、周波数掃引方向が切り替わるときに、チャージポンプ回路の出力電流を正から負へ急激に切り替える必要があり、その出力電流の急激な変化にＶＣＯの制御電圧が追従しないので、チャープ信号の波形に歪みが生じるという課題があった。   In the conventional PLL circuit, when the chirp signal is generated, the output current of the charge pump circuit needs to be suddenly switched from positive to negative when the frequency sweep direction is switched, and the VCO is controlled by the sudden change in the output current. Since the voltage does not follow, there has been a problem that the waveform of the chirp signal is distorted.

本発明は、上記のような課題を解決するためになされたもので、チャープ信号の波形の歪みを抑制できる位相同期回路を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a phase locked loop circuit that can suppress distortion of the waveform of the chirp signal.

本発明の位相同期回路は、制御電圧により出力信号の周波数を変化させる電圧制御発振器と、電圧制御発振器の出力信号を分周する周波数分周器と、基準信号の位相と、周波数分周器により分周された出力信号の位相とを比較し、位相差に対応する電圧を出力する位相周波数比較器と、位相周波数比較器から出力された電圧を差動電流に変換し、差動電流を出力する差動チャージポンプ回路と、差動チャージポンプ回路から出力された差動電流の極性を切り替える第１のスイッチと、第１のスイッチから出力された差動電流を差動電圧に変換し、差動電圧を電圧制御発振器の制御電圧として出力する差動ループフィルタと、を備え、電圧制御発振器は、差動ループフィルタから出力された差動電圧に基づいてチャープ信号を生成する。   The phase locked loop circuit according to the present invention includes a voltage controlled oscillator that changes the frequency of an output signal according to a control voltage, a frequency divider that divides the output signal of the voltage controlled oscillator, a phase of a reference signal, and a frequency divider. Compares the phase of the divided output signal, outputs a voltage corresponding to the phase difference, converts the voltage output from the phase frequency comparator into a differential current, and outputs the differential current The differential charge pump circuit, the first switch for switching the polarity of the differential current output from the differential charge pump circuit, the differential current output from the first switch to a differential voltage, A differential loop filter that outputs a dynamic voltage as a control voltage of the voltage controlled oscillator, and the voltage controlled oscillator generates a chirp signal based on the differential voltage output from the differential loop filter.

本発明によれば、チャージポンプ回路が出力する差動電流の極性をスイッチにより切り替えることにより、チャージポンプ回路が出力する差動電流の方向を変化させずに、差動ループフィルタへ流れる差動電流の方向を変化させることができる。このため、チャープ信号の周波数掃引方向が切り替わるときに、チャージポンプ回路が出力する差動電流には急激な変化が生じず、チャープ信号の波形の歪みを抑制できるという効果がある。   According to the present invention, by switching the polarity of the differential current output from the charge pump circuit with the switch, the differential current flowing to the differential loop filter without changing the direction of the differential current output from the charge pump circuit. The direction of can be changed. For this reason, when the frequency sweep direction of the chirp signal is switched, the differential current output from the charge pump circuit does not change suddenly, and there is an effect that distortion of the waveform of the chirp signal can be suppressed.

実施の形態１に係るＰＬＬ回路の一構成例を示す構成図である。1 is a configuration diagram illustrating a configuration example of a PLL circuit according to a first embodiment. 入力スイッチ８における電流経路の切り替え状態を示す図である。FIG. 4 is a diagram showing a switching state of current paths in the input switch 8. 入力スイッチ８にＤＰＤＴスイッチを用いたときの電流経路の切り替え状態を示す図である。It is a figure which shows the switching state of a current path when a DPDT switch is used for the input switch. 実施の形態１に係るＰＬＬ回路でチャープ信号を生成するときの、チャージポンプ回路の出力電流（Ｉｏｕｔ）、ＶＣＯの制御電圧（Ｖｔ）、及びＶＣＯの出力周波数（ｆｖｃｏ）の時間変化を示す図である。FIG. 7 is a diagram showing temporal changes in the output current (Iout) of the charge pump circuit, the control voltage (Vt) of the VCO, and the output frequency (fvco) of the VCO when the chirp signal is generated by the PLL circuit according to the first embodiment. is there. 実施の形態２に係るＰＬＬ回路の一構成例を示す構成図である。FIG. 6 is a configuration diagram illustrating a configuration example of a PLL circuit according to a second embodiment. ＶＣＯ１２のＶ−Ｆ特性の電圧オフセットを示す図である。It is a figure which shows the voltage offset of the VF characteristic of VCO12. Ｖ−Ｆ特性にオフセットが生じている場合に、のこぎり波を生成するときの、Ｉｏｕｔ、Ｖｆｐ、Ｖｆｎ、Ｖｔｐ、Ｖｔｎ、ｆｖｃｏの時間変化を示すである。It shows the time change of Iout, Vfp, Vfn, Vtp, Vtn, and fvco when a sawtooth wave is generated when an offset occurs in the VF characteristic. 実施の形態３に係るＰＬＬ回路の一構成例を示す構成図である。FIG. 6 is a configuration diagram illustrating a configuration example of a PLL circuit according to a third embodiment. 実施の形態４に係るＰＬＬ回路の一構成例を示す構成図である。FIG. 6 is a configuration diagram illustrating a configuration example of a PLL circuit according to a fourth embodiment. 実施の形態５に係るＰＬＬ回路の一構成例を示す構成図である。FIG. 10 is a configuration diagram illustrating a configuration example of a PLL circuit according to a fifth embodiment. 従来のＰＬＬ回路でチャープ信号を生成するときのＩｏｕｔ、Ｖｆｐ、Ｖｆｎ、Ｖｔｐ、Ｖｔｎ、ｆｖｃｏの時間変化を示す図である。It is a figure which shows the time change of Iout, Vfp, Vfn, Vtp, Vtn, fvco when producing | generating a chirp signal with the conventional PLL circuit.

実施の形態１
図１は、実施の形態１に係るＰＬＬ回路の一構成例を示す構成図である。
本ＰＬＬ回路は、基準信号源１、ＶＣＯ（電圧制御発振器：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）２、周波数制御回路３、周波数分周器４、位相周波数比較器５、差動チャージポンプ回路６、差動ループフィルタ７、入力スイッチ８、出力スイッチ９を備える。図１において、Ｉｏｕｔは、差動チャージポンプ回路６の出力電流、ＶｆｐとＶｆｎは、差動ループフィルタ７の差動出力端子の電位、ＶｔｐとＶｔｎはＶＣＯ２の差動制御端子の電位を示す。 Embodiment 1
FIG. 1 is a configuration diagram illustrating a configuration example of a PLL circuit according to the first embodiment.
The PLL circuit includes a reference signal source 1, a VCO (Voltage Controlled Oscillator) 2, a frequency control circuit 3, a frequency divider 4, a phase frequency comparator 5, a differential charge pump circuit 6, and a differential loop filter. 7, an input switch 8 and an output switch 9 are provided. In FIG. 1, Iout indicates the output current of the differential charge pump circuit 6, Vfp and Vfn indicate the potential of the differential output terminal of the differential loop filter 7, and Vtp and Vtn indicate the potential of the differential control terminal of the VCO2.

基準信号源１は、本ＰＬＬ回路の出力信号の基準となる信号を位相周波数比較器５に出力する信号源である。例えば、基準信号源１には、正確な周波数を出力できる水晶発振器などが用いられる。   The reference signal source 1 is a signal source that outputs a signal serving as a reference of the output signal of the PLL circuit to the phase frequency comparator 5. For example, the reference signal source 1 is a crystal oscillator that can output an accurate frequency.

ＶＣＯ２は、電圧により発振周波数を制御する発振器である。ＶＣＯ２には、例えば、可変容量ダイオードで発振周波数を変化させる発振器が用いられる。可変容量ダイオードは、印加する電圧によって容量を変化させる。これによって、可変容量ダイオードを含む共振回路の共振周波数が変化し、発振周波数が変化する。ＶＣＯ２には、電圧により発振周波数が変化する発振器であればどんな構成の発振器を用いても良い。   The VCO 2 is an oscillator that controls the oscillation frequency by voltage. For the VCO 2, for example, an oscillator that changes the oscillation frequency with a variable capacitance diode is used. The variable capacitance diode changes its capacitance according to the applied voltage. As a result, the resonance frequency of the resonance circuit including the variable capacitance diode changes, and the oscillation frequency changes. As the VCO 2, an oscillator having any configuration may be used as long as the oscillation frequency varies depending on the voltage.

周波数制御回路３は、周波数分周器４の分周比を制御する信号を出力する制御回路である。例えば、周波数制御回路３は、ΔΣ変調器を用いて、周波数分周器４の分周比を１０、１１、９と変化させ、平均として分周比が１０となるように、周波数分周器４の分周比を制御する信号を出力する。ここで、制御する分周比は必ずしも整数に限られない。また、周波数制御回路３は、入力スイッチ８、及び出力スイッチ９を切り替える信号を出力する。   The frequency control circuit 3 is a control circuit that outputs a signal for controlling the frequency division ratio of the frequency divider 4. For example, the frequency control circuit 3 uses a ΔΣ modulator to change the frequency dividing ratio of the frequency divider 4 to 10, 11, and 9 so that the frequency dividing ratio becomes 10 as an average. A signal for controlling the division ratio of 4 is output. Here, the frequency division ratio to be controlled is not necessarily limited to an integer. The frequency control circuit 3 outputs a signal for switching the input switch 8 and the output switch 9.

周波数分周器４は、周波数制御回路３から入力された信号にしたがって、ＶＣＯ２から入力される信号の周波数を１／Ｎ（Ｎは自然数）分周し、分周した信号を位相周波数比較器５に出力する回路である。   The frequency divider 4 divides the frequency of the signal input from the VCO 2 according to the signal input from the frequency control circuit 3 by 1 / N (N is a natural number), and the divided signal is a phase frequency comparator 5. The circuit that outputs to

位相周波数比較器５は、基準信号源１の出力信号と、周波数分周器４が出力する信号との位相を比較し、その位相差に対応するパルス幅をもつ電圧（以下、電圧パルスと呼ぶ）を、差動チャージポンプ回路６に出力する回路である。   The phase frequency comparator 5 compares the phases of the output signal of the reference signal source 1 and the signal output from the frequency divider 4, and a voltage having a pulse width corresponding to the phase difference (hereinafter referred to as a voltage pulse). ) To the differential charge pump circuit 6.

差動チャージポンプ回路６は、位相周波数比較器５が出力した電圧パルスを電流パルスに変換し、差動ループフィルタ７に出力する回路である。差動チャージポンプ回路６は、差動ループフィルタ７に電荷を遷移させることができるものであれば、どんな構成のものを用いても良い。例えば、差動チャージポンプ回路６は、電流源とスイッチから構成されるものが用いられる。差動チャージポンプ回路６は、電圧パルスに応じて電流源につながるスイッチがＯＮになり、そのときに電流源から電流が流れることにより、電圧パルスを電流パルスに変換する。   The differential charge pump circuit 6 is a circuit that converts the voltage pulse output from the phase frequency comparator 5 into a current pulse and outputs the current pulse to the differential loop filter 7. The differential charge pump circuit 6 may have any configuration as long as it can cause the differential loop filter 7 to transfer charges. For example, the differential charge pump circuit 6 includes a current source and a switch. In the differential charge pump circuit 6, a switch connected to the current source is turned on in response to the voltage pulse, and current flows from the current source at that time, thereby converting the voltage pulse into a current pulse.

差動ループフィルタ７は、差動チャージポンプ回路６が出力した電流パルスを平滑化するとともに、電流−電圧変換を行ない、変換した電圧をＶＣＯ２の制御電圧として、ＶＣＯ２に出力するフィルタである。例えば、差動ループフィルタ７は、容量と抵抗などから構成されるローパスフィルタが用いられる。差動ループフィルタ７に電流が流れ、容量に電荷が蓄積されることにより、電流が積分され、電圧に変換される。また、容量により高周波成分が取り除かれる。容量（Ｃ）において、電荷（Ｑ）と電圧（Ｖ）の関係は、Ｑ＝ＣＶで表されるので、容量に電荷が蓄積されれば電圧は高くなり、容量から電荷が放出されれば電圧は低くなる。つまり、差動ループフィルタ７に流れる電流の方向により、変換される電圧の変化方向は異なる。   The differential loop filter 7 is a filter that smoothes the current pulse output from the differential charge pump circuit 6, performs current-voltage conversion, and outputs the converted voltage to the VCO 2 as a control voltage of the VCO 2. For example, the differential loop filter 7 is a low-pass filter including a capacitor and a resistor. When a current flows through the differential loop filter 7 and charges are accumulated in the capacitor, the current is integrated and converted into a voltage. Further, the high frequency component is removed by the capacity. In the capacitor (C), the relationship between the charge (Q) and the voltage (V) is expressed by Q = CV. Therefore, if the charge is accumulated in the capacitor, the voltage becomes high, and if the charge is discharged from the capacitor, the voltage Becomes lower. That is, the change direction of the converted voltage differs depending on the direction of the current flowing through the differential loop filter 7.

入力スイッチ８（ＳＷａ、第１のスイッチの一例）は、差動チャージポンプ回路６の出力側と差動ループフィルタ７の入力側に接続される。入力スイッチ８は、周波数制御回路３からの信号にしたがって、差動チャージポンプ回路６から差動ループフィルタ７に出力される電流の極性を切り替えるスイッチである。スイッチを構成する回路素子としては、ダイオードスイッチ、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）スイッチ、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）スイッチなどが用いられるが、ＯＮ状態とＯＦＦ状態を切り替えることができれば他の回路素子であっても良い。   The input switch 8 (SWa, an example of the first switch) is connected to the output side of the differential charge pump circuit 6 and the input side of the differential loop filter 7. The input switch 8 is a switch for switching the polarity of the current output from the differential charge pump circuit 6 to the differential loop filter 7 in accordance with a signal from the frequency control circuit 3. As a circuit element constituting the switch, a diode switch, a FET (Field Effect Transistor) switch, a MEMS (Micro Electro Mechanical Systems) switch, or the like is used. However, if the ON state and the OFF state can be switched, other circuit elements are used. May be.

図２は、入力スイッチ８における電流経路の切り替え状態を示す図である。
ここでは、差動線路を並行に接続することをストレート状態といい、差動線路を交差させて接続することをクロス状態という。入力スイッチ８は、差動ループフィルタ７の入力側に接続され、ストレート状態とクロス状態を切り替えることにより、差動ループフィルタ７を流れる電流の方向を変化させる。図２において、＋は電流が左から右に流れることを示し、−は電流が右から左に流れることを示す。ストレート状態からクロスの状態を切り替えると、スイッチより左の線路の極性は変化しないが、スイッチより右側の線路の極性は変化する。つまり、スイッチより左の線路に差動チャージポンプ回路６が接続され、スイッチより左の線路に差動ループフィルタ７が接続されると、差動チャージポンプ回路６の電流の方向は変化しないが、差動ループフィルタ７へ流れる電流の方向が変化することになる。 FIG. 2 is a diagram illustrating a switching state of the current path in the input switch 8.
Here, connecting the differential lines in parallel is called a straight state, and connecting the differential lines so as to cross each other is called a cross state. The input switch 8 is connected to the input side of the differential loop filter 7 and changes the direction of the current flowing through the differential loop filter 7 by switching between the straight state and the cross state. In FIG. 2, + indicates that current flows from left to right, and-indicates that current flows from right to left. When the cross state is switched from the straight state, the polarity of the line on the left side of the switch does not change, but the polarity of the line on the right side of the switch changes. That is, when the differential charge pump circuit 6 is connected to the line to the left of the switch and the differential loop filter 7 is connected to the line to the left of the switch, the current direction of the differential charge pump circuit 6 does not change, The direction of the current flowing to the differential loop filter 7 changes.

入力スイッチ８は、差動チャージポンプ回路６から差動ループフィルタ７に出力される電流の極性を変化させる構成のものであれば、他の構成でも良い。例えば、入力スイッチ８は、差動線路に対してＤＰＤＴ（Ｄｕａｌ Ｐｏｌｅ Ｄｕａｌ Ｔｈｒｏｗ）スイッチを使った構成で、差動の電流経路を切り替えるようにしても良い。ＤＰＤＴスイッチとは、２つのＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｕａｌ Ｔｈｒｏｗ）スイッチから構成され、２つの線路に対して、２つの接点を切り替えるスイッチ、つまり、２つのスイッチを用いて２つの状態を切り替えるスイッチをいう。ＳＰＤＴスイッチは１つの入力に対して、２つの状態を切り替えるスイッチである。ＤＰＤＴスイッチは、２つのＳＰＤＴスイッチが同じ動作をすることにより、２状態を切り替えるスイッチである。 The input switch 8 may have another configuration as long as it has a configuration that changes the polarity of the current output from the differential charge pump circuit 6 to the differential loop filter 7. For example, the input switch 8 may be configured to use a DPDT (Dual Pole Dual Throw) switch for the differential line, and switch the differential current path. The DPDT switch is composed of two SPDT (Single Pole Dual Throw) switches, and is a switch that switches two contacts with respect to two lines, that is, a switch that switches between two states using two switches. The SPDT switch is a switch that switches between two states for one input. The DPDT switch is a switch that switches between two states when the two SPDT switches perform the same operation.

図３は、入力スイッチ８にＤＰＤＴスイッチを用いたときの電流経路の切り替え状態を示す図である。スイッチより右側の差動線路は、４つの線路に分けられ、そのうち２つの線路が同じ極性になるように接続されている。ＤＰＤＴスイッチを用いて電流経路を切り替えることにより、図２と同様に、スイッチより左側の線路の極性を変化させずに、右側の線路の極性を変化させることができる。 FIG. 3 is a diagram illustrating a current path switching state when a DPDT switch is used as the input switch 8. The differential line on the right side of the switch is divided into four lines, two of which are connected so as to have the same polarity. By switching the current path using the DPDT switch, the polarity of the right line can be changed without changing the polarity of the line on the left side of the switch, as in FIG.

出力スイッチ９（ＳＷｂ、第２のスイッチの一例）は、入力スイッチ８と同じ構成をもつスイッチである。出力スイッチ９は、差動ループフィルタ７の出力側とＶＣＯ２の入力側に接続される。出力スイッチ９は、入力スイッチ８と同じく、周波数制御回路３からの信号にしたがって、ストレート状態とクロス状態を切り替える。これにより、ＶＣＯ２の制御電圧の極性を変化させる。例えば、ストレート状態からクロス状態に切り替えると、ＶＣＯ２に接続されている差動ループフィルタ７の端子が上下逆転するため、ＶＣＯ２の制御電圧は正から負へ切り替わる。   The output switch 9 (SWb, an example of the second switch) is a switch having the same configuration as the input switch 8. The output switch 9 is connected to the output side of the differential loop filter 7 and the input side of the VCO 2. The output switch 9 switches between the straight state and the cross state according to the signal from the frequency control circuit 3, similarly to the input switch 8. As a result, the polarity of the control voltage of the VCO 2 is changed. For example, when switching from the straight state to the cross state, the terminal of the differential loop filter 7 connected to the VCO 2 is turned upside down, so that the control voltage of the VCO 2 is switched from positive to negative.

次に、チャープ信号を生成する時の動作について説明する。
図４は、実施の形態１に係るＰＬＬ回路でチャープ信号を生成するときのＩｏｕｔ、Ｖｆｐ、Ｖｆｎ、Ｖｔｐ、Ｖｔｎ、ｆｖｃｏの時間変化を示す図である。
図４（ａ）は、三角波出力、図４（ｂ）はのこぎり波出力を表している。上から１段目の図は、チャージポンプ回路６から出力される電流（Ｉｏｕｔ）の時間変化を示す。上から２段目の図は、差動ループフィルタ７から出力される電圧（Ｖｆｐ、Ｖｆｎ）の時間変化を示す。上から３段目の図は、ＶＣＯ２の制御電圧（Ｖｔｐ、Ｖｔｎ）の時間変化を示す。上から４段目の図は、ＶＣＯ２の出力周波数（ｆｖｃｏ）の時間変化を示す。 Next, an operation when generating a chirp signal will be described.
FIG. 4 is a diagram illustrating temporal changes in Iout, Vfp, Vfn, Vtp, Vtn, and fvco when a chirp signal is generated by the PLL circuit according to the first embodiment.
4A shows a triangular wave output, and FIG. 4B shows a sawtooth wave output. The diagram in the first stage from the top shows the time change of the current (Iout) output from the charge pump circuit 6. The second diagram from the top shows the time change of the voltages (Vfp, Vfn) output from the differential loop filter 7. The third diagram from the top shows the time change of the control voltage (Vtp, Vtn) of VCO2. The fourth diagram from the top shows the time change of the output frequency (fvco) of VCO2.

まず、三角波出力の場合について説明する。周波数制御回路３は、生成するチャープ信号（ｆｖｃｏ）の周波数変化に合わせて、周波数分周器４の分周比を制御する信号を出力する。また、周波数制御回路３は、ｆｖｃｏの傾きが変化するときに、入力スイッチ８と出力スイッチ９の状態を切り替える信号を出力する。 First, the case of triangular wave output will be described. The frequency control circuit 3 outputs a signal for controlling the frequency division ratio of the frequency divider 4 in accordance with the frequency change of the chirp signal (fvco) to be generated. The frequency control circuit 3 outputs a signal for switching the state of the input switch 8 and the output switch 9 when the slope of fvco changes.

周波数分周器４は、周波数制御回路３から出力される分周比の制御信号にしたがって、ＶＣＯ２から出力される信号の周波数を分周し、位相周波数比較器５に分周した信号を出力する。位相周波数比較器５は、基準信号源１から出力される信号の位相と、周波数分周器４から出力される信号の位相とを比較し、その位相差に対応する電圧パルスをチャージポンプ回路６に出力する。   The frequency divider 4 divides the frequency of the signal output from the VCO 2 in accordance with the division ratio control signal output from the frequency control circuit 3 and outputs the divided signal to the phase frequency comparator 5. . The phase frequency comparator 5 compares the phase of the signal output from the reference signal source 1 with the phase of the signal output from the frequency divider 4 and outputs a voltage pulse corresponding to the phase difference to the charge pump circuit 6. Output to.

差動チャージポンプ回路６は、位相周波数比較器５から出力される電圧パルスを電流パルスに変換し、入力スイッチ８を介して、差動ループフィルタ７に出力する。差動ループフィルタ７は、差動チャージポンプ回路６から出力されるＩｏｕｔを平滑化及び電流−電圧変換し、出力スイッチ９を介してＶＣＯ２に変換した電圧を出力する。ＶＣＯ２は、差動ループフィルタ７から出力された電圧に応じて発振周波数を変化させる。ｆｖｃｏの傾きが変化しない区間（チャープ信号の周波数掃引方向が変化しない区間）では、本ＰＬＬ回路は上記のように動作する。   The differential charge pump circuit 6 converts the voltage pulse output from the phase frequency comparator 5 into a current pulse and outputs the current pulse to the differential loop filter 7 via the input switch 8. The differential loop filter 7 smoothes and current-voltage converts Iout output from the differential charge pump circuit 6, and outputs a voltage converted to VCO 2 via the output switch 9. The VCO 2 changes the oscillation frequency according to the voltage output from the differential loop filter 7. In a section where the slope of fvco does not change (a section where the frequency sweep direction of the chirp signal does not change), the PLL circuit operates as described above.

次に、三角波を生成するためにｆｖｃｏの傾きを変化させる場合（チャープ信号の周波数掃引方向が切り替わる場合）の動作について説明する。三角波を生成する場合、周波数制御回路３は、出力スイッチ９の状態を切り替える信号は出力せず、ｆｖｃｏが上昇する区間（アップチャープ信号区間）から下降する区間（ダウンチャープ信号区間）に切り替わるときに、入力スイッチ８をストレート状態からクロス状態に切り替える制御信号を出力する。また、周波数制御回路３は、ｆｖｃｏが下降する区間から上昇する区間に切り替わるときに、入力スイッチ８をクロス状態からストレート状態に切り替える制御信号を出力する。つまり、ｆｖｃｏが上昇する区間では、入力スイッチ８はストレート状態、出力スイッチ９はストレート状態となり、ｆｖｃｏが下降する区間では、入力スイッチ８はクロス状態、出力スイッチ９はストレート状態となる。   Next, an operation when the slope of fvco is changed to generate a triangular wave (when the frequency sweep direction of the chirp signal is switched) will be described. When generating a triangular wave, the frequency control circuit 3 does not output a signal for switching the state of the output switch 9, and switches from a period in which fvco rises (up-chirp signal period) to a period in which it falls (down-chirp signal period). The control signal for switching the input switch 8 from the straight state to the cross state is output. Further, the frequency control circuit 3 outputs a control signal for switching the input switch 8 from the cross state to the straight state when switching from the section in which fvco falls to the section in which it rises. That is, the input switch 8 is in the straight state and the output switch 9 are in the straight state during the period in which fvco is increasing, and the input switch 8 is in the cross state and the output switch 9 is in the straight state in the period in which fvco is decreasing.

本ＰＬＬ回路は、入力スイッチ８の状態を切り替えることにより、差動チャージポンプ回路６が出力するＩｏｕｔの方向を変化させずに、差動ループフィルタ７に流れる電流方向を変化させることができる。これは、入力スイッチ８が、ストレート状態からクロス状態になることで、差動ループフィルタ７の電流経路が切り替えられ、電流の極性が反転するからである。左から右に流れる電流を正とすると、差動チャージポンプ回路６の出力するＩｏｕｔは正のままであっても、入力スイッチ８を切り替えることにより、差動の信号線が交差して差動ループフィルタ７に接続されるので、差動ループフィルタ７に流れる電流は正から負に変化する。したがって、本ＰＬＬ回路では、チャープ信号を生成するときに、周波数掃引方向が切り替わっても、差動チャージポンプ回路６は、図４（ａ）の上から１段目の図に示されているように、一定の電流パルスを出力する。   This PLL circuit can change the direction of the current flowing through the differential loop filter 7 without changing the direction of Iout output from the differential charge pump circuit 6 by switching the state of the input switch 8. This is because when the input switch 8 changes from the straight state to the cross state, the current path of the differential loop filter 7 is switched and the polarity of the current is inverted. Assuming that the current flowing from left to right is positive, even if Iout output from the differential charge pump circuit 6 remains positive, switching the input switch 8 causes the differential signal lines to cross and the differential loop. Since it is connected to the filter 7, the current flowing through the differential loop filter 7 changes from positive to negative. Therefore, in the present PLL circuit, even when the frequency sweep direction is switched when generating the chirp signal, the differential charge pump circuit 6 is as shown in the first stage diagram from the top of FIG. In addition, a constant current pulse is output.

本ＰＬＬ回路では、チャープ信号の周波数掃引方向が切り替わるときに、差動チャージポンプ回路６のＩｏｕｔは正から負に急激に変化しないので、差動ループフィルタ７による時定数の影響を受けてもＩｏｕｔの変化に対してＶｔｐは追従できる。そして、ＶｔｐによりＶＣＯ２の発振周波数は制御される。このように、本ＰＬＬ回路は、入力スイッチ８により差動電流の極性を切り替えることができ、差動チャージポンプ回路の動作を変えずに三角波を生成することができる。   In this PLL circuit, when the frequency sweep direction of the chirp signal is switched, Iout of the differential charge pump circuit 6 does not change suddenly from positive to negative, so that even if it is affected by the time constant by the differential loop filter 7, Iout Vtp can follow the change of. The oscillation frequency of VCO 2 is controlled by Vtp. In this way, the present PLL circuit can switch the polarity of the differential current by the input switch 8, and can generate a triangular wave without changing the operation of the differential charge pump circuit.

次に、のこぎり波出力の場合について説明する。本ＰＬＬ回路は、のこぎり波出力時、図４（ｂ）に示す通り、入力スイッチ８（ＳＷａ）と出力スイッチ９（ＳＷｂ）の両方の切り替えを行う。周波数制御回路３は、ｆｖｃｏが上昇する区間から下降する区間に切り替わるときに、入力スイッチ８と出力スイッチ９の状態を切り替える制御信号を出力する。つまり、入力スイッチ８と出力スイッチ９の状態がストレート状態であればクロス状態に切り替え、クロス状態であればストレート状態に切り替える。これにより、ｆｖｃｏが上昇する区間において、入力スイッチ８と出力スイッチ９は、ストレート状態とクロス状態を交互に繰り返す。   Next, the case of sawtooth wave output will be described. When a sawtooth wave is output, the present PLL circuit switches both the input switch 8 (SWa) and the output switch 9 (SWb) as shown in FIG. The frequency control circuit 3 outputs a control signal for switching the state of the input switch 8 and the output switch 9 when switching from a period in which fvco rises to a period in which fvco falls. That is, if the state of the input switch 8 and the output switch 9 is a straight state, it switches to a cross state, and if it is a cross state, it switches to a straight state. Thereby, in the section where fvco rises, the input switch 8 and the output switch 9 alternately repeat the straight state and the cross state.

三角波出力の場合と同様に、入力スイッチ８を切り替えることにより、差動ループフィルタ７の電流経路を切り替え、差動電流の極性を切り替えるので、差動チャージポンプ回路６から出力される電流Ｉｏｕｔは正から負に急激に変化することはない。また、本ＰＬＬ回路は、出力スイッチ９を切り替えることにより、ＶＣＯ２の制御電圧の正負の極性を切り替えることができ、のこぎり波のもつ、高い周波数から低い周波数への急激な変化に対応して発振周波数を変化させることができる。したがって、本ＰＬＬ回路は、図４（ｂ）に示すように、Ｉｏｕｔを急激に変化させることなく、歪みの小さい、のこぎり波を生成することができる。 As in the case of the triangular wave output, by switching the input switch 8, the current path of the differential loop filter 7 is switched and the polarity of the differential current is switched. Therefore, the current Iout output from the differential charge pump circuit 6 is positive. It does not change rapidly from negative to negative. In addition, this PLL circuit can switch the polarity of the control voltage of the VCO 2 by switching the output switch 9, and an oscillation frequency corresponding to a sudden change from a high frequency to a low frequency of a sawtooth wave. Can be changed. Therefore, as shown in FIG. 4B, the present PLL circuit can generate a sawtooth wave with a small distortion without abruptly changing Iout.

以上のように実施の形態１によれば、差動チャージポンプ回路６から出力される電流を、入力スイッチ８を介して、差動ループフィルタに出力するように構成したので、チャープ信号の周波数掃引方向が切り替わるときに、入力スイッチ８により差動チャージポンプ回路６が出力する差動電流の極性を切り替えることができる。これにより、差動チャージポンプ回路６の出力電流の方向を正から負に変化させることなく、差動ループフィルタ７に流れる電流の方向を変化させることができる。このため、チャープ信号を生成する場合に、差動チャージポンプ回路６の出力電流が急激に変化せず、本ＰＬＬ回路は、チャープ信号の波形の歪みを抑制できる効果を奏する。   As described above, according to the first embodiment, since the current output from the differential charge pump circuit 6 is output to the differential loop filter via the input switch 8, the frequency sweep of the chirp signal is performed. When the direction is switched, the polarity of the differential current output from the differential charge pump circuit 6 can be switched by the input switch 8. Thereby, the direction of the current flowing through the differential loop filter 7 can be changed without changing the direction of the output current of the differential charge pump circuit 6 from positive to negative. For this reason, when the chirp signal is generated, the output current of the differential charge pump circuit 6 does not change abruptly, and the present PLL circuit has an effect of suppressing the distortion of the waveform of the chirp signal.

なお、差動ループフィルタ７は、抵抗とキャパシタなどから構成されたパッシブフィルタを用いても良いし、能動素子を使ったアクティブフィルタを用いても良く、同様の効果が得られる。   The differential loop filter 7 may be a passive filter composed of a resistor and a capacitor or an active filter using an active element, and the same effect can be obtained.

実施の形態２．
図５は、実施の形態２に係るＰＬＬ回路の一構成例を示す構成図である。
なお、図５中、図１と同一符号は同一又は相当部分を示し、説明を省略する。実施の形態１の構成と比べて、実施の形態２のＰＬＬ回路は、ＶＣＯ２の代わりに周波数オフセット機能を有するＶＣＯ１０を備え、周波数オフセット制御回路１１を追加した点が異なる。 Embodiment 2. FIG.
FIG. 5 is a configuration diagram illustrating a configuration example of a PLL circuit according to the second embodiment.
In FIG. 5, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and the description thereof will be omitted. Compared with the configuration of the first embodiment, the PLL circuit of the second embodiment is different from the first embodiment in that a VCO 10 having a frequency offset function is provided instead of the VCO 2 and a frequency offset control circuit 11 is added.

周波数オフセット制御回路１１は、チャープ信号の中心周波数において、ＶＣＯ１０の制御電圧が０となるように、ＶＣＯ１０にオフセット電圧を出力する回路である。
ＶＣＯ１０は、電圧制御発振器における出力周波数に対する制御電圧の特性（以下、Ｖ−Ｆ特性と呼ぶ）を、制御電圧に対してシフトできる機能をもつ電圧制御発振器である。 The frequency offset control circuit 11 is a circuit that outputs an offset voltage to the VCO 10 so that the control voltage of the VCO 10 becomes 0 at the center frequency of the chirp signal.
The VCO 10 is a voltage controlled oscillator having a function capable of shifting a control voltage characteristic (hereinafter referred to as a VF characteristic) with respect to an output frequency in the voltage controlled oscillator with respect to the control voltage.

次に、実施の形態２のＰＬＬ回路の動作について説明する。まず、ＶＣＯ１０のＶ−Ｆ特性にオフセットが生じたときに、チャープ信号がどうなるかを説明する。   Next, the operation of the PLL circuit according to the second embodiment will be described. First, what happens to the chirp signal when an offset occurs in the V-F characteristic of the VCO 10 will be described.

図６は、ＶＣＯ１０のＶ−Ｆ特性の電圧オフセットを示す図である。
図６において、ｆｃはチャープ信号の中心周波数、Ｖｔｐ−ＶｔｎはＶＣＯ１０の制御電圧、ΔＶはＶ−Ｆ特性のオフセット電圧を示す。点線が理想状態のＶ−Ｆ特性を示し、実線が個体ばらつきなどによりＶ−Ｆ特性にオフセットが生じたときの特性を示す。理想状態の場合、ＶＣＯ１０は、電圧が０のときｆｃで発振する。また、理想状態では、最大発振周波数（ｆｍａｘ）のときの電圧（Ｖｍａｘ）と最小発振周波数（ｆｍｉｎ）のときの電圧（Ｖｍｉｎ）は、正負の符号が異なるだけで絶対値は同じである。したがって、ｆｍａｘのときに出力スイッチ９を切り替えると、電圧の符号が反転し、発振周波数はｆｍｉｎに変化する。 FIG. 6 is a diagram illustrating a voltage offset of the V-F characteristic of the VCO 10.
In FIG. 6, fc is the center frequency of the chirp signal, Vtp−Vtn is the control voltage of the VCO 10, and ΔV is the offset voltage of the VF characteristic. A dotted line indicates the VF characteristic in an ideal state, and a solid line indicates a characteristic when an offset occurs in the VF characteristic due to individual variation or the like. In the ideal state, the VCO 10 oscillates at fc when the voltage is zero. In the ideal state, the voltage (Vmax) at the maximum oscillation frequency (fmax) and the voltage (Vmin) at the minimum oscillation frequency (fmin) have the same absolute value except for the positive and negative signs. Therefore, when the output switch 9 is switched at fmax, the sign of the voltage is inverted, and the oscillation frequency changes to fmin.

しかし、Ｖ−Ｆ特性にオフセットが生じている場合、ｆｍａｘのときに出力スイッチ９を切り替えても、ＶＣＯ１０がｆｍａｘを出力するときの電圧（Ｖｍａｘ＿ｏｆｆｓｅｔ）とＶＣＯ１０がｆｍｉｎを出力するときの電圧（Ｖｍｉｎ＿ｏｆｆｓｅｔ）の絶対値は一致しない。したがって、発振周波数はｆｍｉｎに変化しない。図６において、白丸は、出力スイッチ９を切り替えたときの電圧（−Ｖｍａｘ＿ｏｆｆｓｅｔ）を示している。白丸は、ｆｍｉｎを与える電圧（Ｖｍｉｎ＿ｏｆｆｓｅｔ）と大きく異なるため、このままではｆｍｉｎで発振しない。したがって、ｆｍｉｎで発振させるためには、差動チャージポンプ回路６は、電圧を下げるように、電流の方向を変化させる必要がある。   However, if an offset occurs in the V-F characteristic, the voltage (Vmax_offset) when the VCO 10 outputs fmax and the voltage (Vmin_offset) when the VCO 10 outputs fmin even if the output switch 9 is switched at fmax. ) Absolute values do not match. Therefore, the oscillation frequency does not change to fmin. In FIG. 6, white circles indicate the voltage (−Vmax_offset) when the output switch 9 is switched. Since the white circle is greatly different from the voltage (Vmin_offset) that gives fmin, the white circle does not oscillate at fmin. Therefore, in order to oscillate at fmin, the differential charge pump circuit 6 needs to change the direction of the current so as to lower the voltage.

図７は、Ｖ−Ｆ特性にオフセットが生じている場合に、のこぎり波を生成するときの、Ｉｏｕｔ、Ｖｆｐ、Ｖｆｎ、Ｖｔｐ、Ｖｔｎ、ｆｖｃｏの時間変化を示す図である。上から１段目の図は、チャージポンプ回路６から出力される電流（Ｉｏｕｔ）の時間変化を示す。上から２段目の図は、差動ループフィルタ７から出力される電圧（Ｖｆｐ、Ｖｆｎ）の時間変化を示す。上から３段目の図は、ＶＣＯ１０の制御電圧（Ｖｔｐ、Ｖｔｎ）の時間変化を示す。上から４段目の図は、ＶＣＯ１０の出力周波数（ｆｖｃｏ）の時間変化を示す。また、図７において、ｆｃはチャープ信号の中心周波数、ｔｃはｆｃに対応する時間、ΔＶはＶ−Ｆ特性のオフセット電圧を示す。   FIG. 7 is a diagram illustrating temporal changes in Iout, Vfp, Vfn, Vtp, Vtn, and fvco when a sawtooth wave is generated when an offset occurs in the VF characteristic. The diagram in the first stage from the top shows the time change of the current (Iout) output from the charge pump circuit 6. The second diagram from the top shows the time change of the voltages (Vfp, Vfn) output from the differential loop filter 7. The third diagram from the top shows the time change of the control voltage (Vtp, Vtn) of the VCO 10. The figure on the fourth stage from the top shows the time change of the output frequency (fvco) of the VCO 10. In FIG. 7, fc is the center frequency of the chirp signal, tc is the time corresponding to fc, and ΔV is the offset voltage of the VF characteristic.

図７の上から１段目の図において、ｆｖｃｏの傾きが変化する変曲点で、Ｉｏｕｔが正から負に急激に変化している。これは、出力スイッチ９を切り替えても、それだけではｆｍｉｎが得られないので、ｆｍｉｎが得られるように、位相周波数比較器５の出力に応じて、差動チャージポンプ回路６がＩｏｕｔを変化させるためである。Ｉｏｕｔに正から負に急激な変化が生じているので、Ｖｔｐ、Ｖｔｎは追従できず、それにともないｆｖｃｏも波形が歪んでいる。 In the first diagram from the top of FIG. 7, Iout changes rapidly from positive to negative at the inflection point where the slope of fvco changes. This is because even if the output switch 9 is switched, fmin cannot be obtained by itself, so that the differential charge pump circuit 6 changes Iout according to the output of the phase frequency comparator 5 so that fmin can be obtained. It is. Since a rapid change in Iout from positive to negative occurs, Vtp and Vtn cannot follow, and fvco is distorted along with it.

次に、実施の形態２のＰＬＬ回路における、ＶＣＯ１０のオフセット電圧の補償方法について説明する。まず、周波数制御回路３は、周波数分周器４の分周比を、ＶＣＯ１０がｆｃを出力する分周比に設定する。これにより、ＰＬＬのフィードバックループは、ｆｃの信号が出力されるように、ロックされる。この状態で、周波数オフセット制御回路１１は、ＶＣＯ１０に供給するΔＶを変化させる。ＰＬＬ回路はｆｃでロックされているので、ＶＣＯ１０の発振周波数は変化せず、ＶＣＯ１０がｆｃを出力するようにＶｔｐ−Ｖｔｎが変化する。周波数オフセット制御回路１１はＶｔｐ−Ｖｔｎが０となるΔＶを求め、その値を保存する。周波数オフセット制御回路１１は、チャープ信号を生成する時に、求めたΔＶをＶＣＯ１０に出力する。ＶＣＯ１０は、Ｖ−Ｆ特性をΔＶシフトさせる。これは、図６において、実線を点線にシフトさせることを意味する。これにより、ＶＣＯ１０は、理想特性を得ることができ、Ｖｔｐ−Ｖｔｎを−（Ｖｔｐ−Ｖｔｎ）に変化させたときに、ｆｍａｘからｆｍｉｎに発振周波数は変化する。したがって、実施の形態２のＰＬＬ回路は、歪みの小さい、のこぎり波を生成することができる。   Next, a method for compensating for the offset voltage of the VCO 10 in the PLL circuit of the second embodiment will be described. First, the frequency control circuit 3 sets the frequency division ratio of the frequency divider 4 to a frequency division ratio at which the VCO 10 outputs fc. As a result, the PLL feedback loop is locked so that the fc signal is output. In this state, the frequency offset control circuit 11 changes ΔV supplied to the VCO 10. Since the PLL circuit is locked at fc, the oscillation frequency of the VCO 10 does not change, and Vtp−Vtn changes so that the VCO 10 outputs fc. The frequency offset control circuit 11 calculates ΔV at which Vtp−Vtn becomes 0, and stores the value. The frequency offset control circuit 11 outputs the obtained ΔV to the VCO 10 when generating the chirp signal. The VCO 10 shifts the V-F characteristic by ΔV. This means that the solid line is shifted to the dotted line in FIG. As a result, the VCO 10 can obtain ideal characteristics. When Vtp−Vtn is changed to − (Vtp−Vtn), the oscillation frequency changes from fmax to fmin. Therefore, the PLL circuit of the second embodiment can generate a sawtooth wave with small distortion.

以上のように構成した実施の形態２のＰＬＬ回路であっても、実施の形態１と同様の効果を奏する。加えて、実施の形態２のＰＬＬ回路は、ＶＣＯ１０のＶ−Ｆ特性に、個体ばらつきに起因する電圧オフセットが生じても、周波数オフセット制御回路１１からオフセット電圧を出力して、ＶＣＯ１０のＶ−Ｆ特性をシフトできるので、ＶＣＯ１０の個体ばらつきを補償して、チャープ信号の波形の歪みを防ぐことができる。   Even the PLL circuit according to the second embodiment configured as described above has the same effects as those of the first embodiment. In addition, the PLL circuit of the second embodiment outputs an offset voltage from the frequency offset control circuit 11 even if a voltage offset due to individual variation occurs in the VF characteristics of the VCO 10, and the VF of the VCO 10 Since the characteristics can be shifted, it is possible to compensate for individual variations in the VCO 10 and to prevent distortion of the waveform of the chirp signal.

なお、ここでは、周波数オフセット制御回路１１は、ＶｔｐとＶｔｎをモニタして、オフセット電圧を調整したが、ＶｔｐとＶｔｎに対応するＩｏｕｔや周波数分周器４の出力電圧をモニタして、オフセット電圧を調整しても良い。また、周波数オフセット制御回路１１は、事前にＶＣＯ１０のＶ−Ｆ特性を測定した結果を記憶しておき、その結果からオフセット電圧を算出し、オフセット電圧を与えるようにしても良い。   In this example, the frequency offset control circuit 11 monitors Vtp and Vtn and adjusts the offset voltage. However, the frequency offset control circuit 11 monitors Iout corresponding to Vtp and Vtn and the output voltage of the frequency divider 4 to detect the offset voltage. May be adjusted. The frequency offset control circuit 11 may store the result of measuring the VF characteristics of the VCO 10 in advance, calculate the offset voltage from the result, and give the offset voltage.

実施の形態３．
図８は、実施の形態３に係るＰＬＬ回路の一構成例を示す構成図である。
なお、図８中、図１と同一符号は同一又は相当部分を示し、説明を省略する。実施の形態１の構成と比べて、実施の形態３のＰＬＬ回路は、ＶＣＯ２の代わりにシングルエンド入力型のＶＣＯ１２を備え、差動シングルエンド変換回路１３を追加した点が異なる。 Embodiment 3 FIG.
FIG. 8 is a configuration diagram illustrating a configuration example of a PLL circuit according to the third embodiment.
In FIG. 8, the same reference numerals as those in FIG. Compared with the configuration of the first embodiment, the PLL circuit of the third embodiment is different from the first embodiment in that a single-end input type VCO 12 is provided instead of the VCO 2 and a differential single-end conversion circuit 13 is added.

ＶＣＯ１２は、シングルエンド入力型の電圧制御発振器である。
差動シングルエンド変換回路１３は、差動ループフィルタ７から出力スイッチ９を介して入力される差動信号をシングルエンド信号に変換し、ＶＣＯ１２に出力する回路である。 The VCO 12 is a single-ended input type voltage controlled oscillator.
The differential single end conversion circuit 13 is a circuit that converts a differential signal input from the differential loop filter 7 via the output switch 9 into a single end signal and outputs the single end signal to the VCO 12.

実施の形態３の動作については、差動シングルエンド変換回路１３により、差動信号をシングルエンド信号に変換して、ＶＣＯ１２を制御している点が実施の形態１の動作と異なる。他の動作は実施の形態１と同じであるため、説明を省略する。   The operation of the third embodiment is different from the operation of the first embodiment in that the differential single-end conversion circuit 13 converts the differential signal into a single-end signal and controls the VCO 12. Since other operations are the same as those in the first embodiment, the description thereof is omitted.

以上のように構成した実施の形態３のＰＬＬ回路であっても、実施の形態１と同様の効果を奏する。差動シングルエンド変換回路１３により差動信号をシングルエンド信号に変換しているので、差動入力型のＶＣＯより一般的な構成であるシングルエンド入力型のＶＣＯ１２が使用でき、ＶＣＯの選択自由度が大きくなるという効果を奏する。   Even the PLL circuit according to the third embodiment configured as described above has the same effects as those of the first embodiment. Since the differential signal is converted into a single-ended signal by the differential single-ended conversion circuit 13, a single-ended input-type VCO 12 having a more general configuration than the differential-input-type VCO can be used. Has the effect of increasing.

実施の形態４．
図９は、実施の形態３に係るＰＬＬ回路の一構成例を示す構成図である。
なお、図９中、図１と同一符号は同一又は相当部分を示し、説明を省略する。実施の形態３の構成と比べて、実施の形態４のＰＬＬ回路は、差動シングルエンド変換回路１３の代わりに、差動信号だけでなくオフセット電圧も入力される差動シングルエンド変換回路１４を備え、オフセット電圧を出力する周波数オフセット制御回路１１を追加した点が異なる。 Embodiment 4 FIG.
FIG. 9 is a configuration diagram illustrating a configuration example of a PLL circuit according to the third embodiment.
9, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and the description thereof is omitted. Compared with the configuration of the third embodiment, the PLL circuit of the fourth embodiment includes a differential single-end conversion circuit 14 to which not only a differential signal but also an offset voltage is input, instead of the differential single-end conversion circuit 13. And a frequency offset control circuit 11 that outputs an offset voltage is added.

差動シングルエンド変換回路１４は、差動ループフィルタ７から出力スイッチ９を介して入力される差動信号をシングルエンド信号に変換するとともに、変換したシングルエンド信号に周波数オフセット制御回路１１から入力されるオフセット信号を加算し、ＶＣＯ１２に出力する回路である。   The differential single end conversion circuit 14 converts the differential signal input from the differential loop filter 7 via the output switch 9 into a single end signal, and the converted single end signal is input from the frequency offset control circuit 11. The offset signal is added to the VCO 12 and output to the VCO 12.

以上のように構成した実施の形態４のＰＬＬ回路であっても、実施の形態１と同様の効果を奏する。さらに、実施の形態４のＰＬＬ回路は、シングルエンド入力型のＶＣＯ１２を使いつつ、ＶＣＯ１２のオフセット電圧を補償して、チャープ信号の波形の歪みを防ぐことができる。   Even the PLL circuit of the fourth embodiment configured as described above has the same effects as those of the first embodiment. Furthermore, the PLL circuit according to the fourth embodiment can compensate for the offset voltage of the VCO 12 while using the single-end input type VCO 12, and can prevent distortion of the waveform of the chirp signal.

実施の形態５．
図１０は、実施の形態５に係るＰＬＬ回路の一構成例を示す構成図である。
なお、図１０中、図１と同一符号は同一又は相当部分を示し、説明を省略する。実施の形態１の構成と比べて、実施の形態５のＰＬＬ回路は、基準信号源１のディジタル直接合成発振器（ＤＤＳ：Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ）１５を備え、周波数制御回路３の出力を周波数分周器４ではなく、ＤＤＳ１５に出力している点が異なる。実施の形態１から４では、周波数分周器４の分周比を制御することにより、ＰＬＬ回路の出力周波数を変化させていたが、実施の形態５のＰＬＬ回路では、周波数分周器の分周比は変化させず、ＤＤＳ１５から出力される基準信号を変化させることによりＰＬＬ出力周波数を変化させる。 Embodiment 5 FIG.
FIG. 10 is a configuration diagram illustrating a configuration example of a PLL circuit according to the fifth embodiment.
10, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and the description thereof will be omitted. Compared with the configuration of the first embodiment, the PLL circuit of the fifth embodiment includes a digital direct synthesis oscillator (DDS) 15 of the reference signal source 1, and the output of the frequency control circuit 3 is a frequency divider. The difference is that it is output to the DDS 15 instead of 4. In the first to fourth embodiments, the output frequency of the PLL circuit is changed by controlling the frequency division ratio of the frequency divider 4, but in the PLL circuit of the fifth embodiment, the frequency divider is divided. The PLL output frequency is changed by changing the reference signal output from the DDS 15 without changing the circumferential ratio.

ＤＤＳ１５は、任意の波形や周波数をディジタル的に生成できる回路である。ＤＤＳ１５は、周波数制御回路３から入力された信号に基づき、変調信号を生成し、基準信号として位相周波数比較器５に出力する。   The DDS 15 is a circuit that can digitally generate an arbitrary waveform or frequency. The DDS 15 generates a modulation signal based on the signal input from the frequency control circuit 3 and outputs it as a reference signal to the phase frequency comparator 5.

以上のように構成した実施の形態５のＰＬＬ回路であっても、実施の形態１と同様の効果を奏する。さらに、実施の形態５のＰＬＬ回路は、ＤＤＳ１５を用いているので、任意の変調信号を簡単に生成でき、任意の周波数変化をもつチャープ信号を容易に生成できる。   Even the PLL circuit of the fifth embodiment configured as described above has the same effect as that of the first embodiment. Furthermore, since the PLL circuit of the fifth embodiment uses the DDS 15, it is possible to easily generate an arbitrary modulation signal and easily generate a chirp signal having an arbitrary frequency change.

なお、ここでは変調信号の生成にはＤＤＳ１５を用いたが、例えば別のＰＬＬを用いて変調信号を生成する構成も可能である。 Here, the DDS 15 is used to generate the modulation signal. However, for example, a configuration in which the modulation signal is generated using another PLL is also possible.

１ 基準信号源、 ２ １０ １２ ＶＣＯ、 ３ 周波数制御回路、 ４ 周波数分周器、 ５ 位相周波数比較器、６ 差動チャージポンプ回路、 ７ 差動ループフィルタ、 ８ 入力スイッチ、 ９ 出力スイッチ、１１ 周波数オフセット制御回路、 １３ １４ 差動シングルエンド変換回路、 １５ ＤＤＳ 1 reference signal source, 2 10 12 VCO, 3 frequency control circuit, 4 frequency divider, 5 phase frequency comparator, 6 differential charge pump circuit, 7 differential loop filter, 8 input switch, 9 output switch, 11 frequency Offset control circuit, 13 14 Differential single-ended conversion circuit, 15 DDS

Claims (8)

制御電圧により出力信号の周波数を変化させる電圧制御発振器と、
前記電圧制御発振器の出力信号を分周する周波数分周器と、
基準信号の位相と、前記周波数分周器により分周された出力信号の位相とを比較し、位相差に対応する電圧を出力する位相周波数比較器と、
前記位相周波数比較器から出力された電圧を差動電流に変換し、前記差動電流を出力する差動チャージポンプ回路と、
前記差動チャージポンプ回路から出力された前記差動電流の極性を切り替える第１のスイッチと、
前記第１のスイッチから出力された差動電流を差動電圧に変換し、前記差動電圧を前記電圧制御発振器の前記制御電圧として出力する差動ループフィルタと、を備え、
前記電圧制御発振器は、前記差動ループフィルタから出力された差動電圧に基づいてチャープ信号を生成する位相同期回路。 A voltage controlled oscillator that changes the frequency of the output signal according to the control voltage; and
A frequency divider for dividing the output signal of the voltage controlled oscillator;
A phase frequency comparator that compares the phase of the reference signal with the phase of the output signal divided by the frequency divider and outputs a voltage corresponding to the phase difference;
A differential charge pump circuit that converts the voltage output from the phase frequency comparator into a differential current and outputs the differential current;
A first switch for switching the polarity of the differential current output from the differential charge pump circuit;
A differential loop filter that converts a differential current output from the first switch into a differential voltage and outputs the differential voltage as the control voltage of the voltage controlled oscillator,
The voltage-controlled oscillator generates a chirp signal based on a differential voltage output from the differential loop filter. 前記チャープ信号の周波数掃引方向が切り替わるときに、前記第１のスイッチは、前記差動チャージポンプ回路が出力した前記差動電流の極性を切り替える請求項１記載の位相同期回路。   The phase locked loop circuit according to claim 1, wherein when the frequency sweep direction of the chirp signal is switched, the first switch switches the polarity of the differential current output by the differential charge pump circuit. 前記差動電圧の極性を切り替える第２の差動スイッチを備えた請求項１又は請求項２に記載の位相同期回路。   The phase synchronization circuit according to claim 1, further comprising a second differential switch that switches a polarity of the differential voltage. 前記チャープ信号の周波数掃引方向が切り替わるときに、前記第２のスイッチは、前記差動電圧の極性を切り替える請求項３記載の位相同期回路。   4. The phase locked loop circuit according to claim 3, wherein when the frequency sweep direction of the chirp signal is switched, the second switch switches the polarity of the differential voltage. 5. 前記電圧制御発振器の出力周波数に対する前記制御電圧の特性をシフトさせるオフセット電圧を出力する周波数オフセット制御回路を備え、
前記電圧制御発振器は、前記オフセット電圧により前記特性をシフトする請求項１から請求項４のいずれか１項に記載の位相同期回路。 A frequency offset control circuit that outputs an offset voltage that shifts a characteristic of the control voltage with respect to an output frequency of the voltage controlled oscillator;
5. The phase locked loop circuit according to claim 1, wherein the voltage controlled oscillator shifts the characteristic by the offset voltage. 6. 前記差動電圧をシングルエンドの電圧に変換し、前記シングルエンドの電圧を前記電圧制御発振器の前記制御電圧として出力する差動シングルエンド変換回路を備えた請求項１から請求項５のいずれか１項に記載の位相同期回路。 6. The differential single-end conversion circuit that converts the differential voltage into a single-ended voltage and outputs the single-ended voltage as the control voltage of the voltage-controlled oscillator. 7. The phase synchronization circuit according to the item. 前記差動電圧をシングルエンドの電圧に変換し、前記シングルエンドの電圧に前記オフセット電圧を加算し、加算した電圧を前記電圧制御発振器の前記制御電圧として出力する差動シングルエンド変換回路を備えた請求項５項に記載の位相同期回路。 A differential single-end conversion circuit that converts the differential voltage into a single-ended voltage, adds the offset voltage to the single-ended voltage, and outputs the added voltage as the control voltage of the voltage-controlled oscillator; The phase-locked loop according to claim 5. 変調された前記基準信号を出力するディジタル直接合成発振器を備えた請求項１から請求項７のいずれか１項に記載の位相同期回路。   8. The phase locked loop circuit according to claim 1, further comprising a digital direct synthesis oscillator that outputs the modulated reference signal.
JP2014190744A 2014-09-19 2014-09-19 Phase synchronization circuit Active JP6331918B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014190744A JP6331918B2 (en) 2014-09-19 2014-09-19 Phase synchronization circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014190744A JP6331918B2 (en) 2014-09-19 2014-09-19 Phase synchronization circuit

Publications (2)

Publication Number Publication Date
JP2016063442A true JP2016063442A (en) 2016-04-25
JP6331918B2 JP6331918B2 (en) 2018-05-30

Family

ID=55798362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014190744A Active JP6331918B2 (en) 2014-09-19 2014-09-19 Phase synchronization circuit

Country Status (1)

Country Link
JP (1) JP6331918B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018082428A (en) * 2016-10-03 2018-05-24 アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー Formation of high-speed setting sawtooth-shaped ramp in phase lock loop
US10333529B1 (en) 2018-08-24 2019-06-25 Semiconductor Components Industries, Llc Method of forming a conversion circuit and structure therefor
JP2019186928A (en) * 2018-03-30 2019-10-24 アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー Fast settling ramp generation using phase-locked loop

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104220A (en) * 1985-06-26 1987-05-14 デ−タ−・ゼネラル・コ−ポレ−シヨン Apparatus for increasing switching speed of charge pump and diode
JP2002539705A (en) * 1999-03-17 2002-11-19 トロピアン・インク Direct digital frequency synthesis with limited spurs
JP2006074306A (en) * 2004-09-01 2006-03-16 Renesas Technology Corp Semiconductor integrated circuit
WO2008146433A1 (en) * 2007-05-30 2008-12-04 Panasonic Corporation Spread spectrum control pll circuit and its start-up method
WO2009057289A1 (en) * 2007-11-02 2009-05-07 Panasonic Corporation Spectrum spread clock generation device
JP2010081512A (en) * 2008-09-29 2010-04-08 Sony Corp Signal processing apparatus and signal processing method
JP2015115633A (en) * 2013-12-09 2015-06-22 株式会社メガチップス Clock generation circuit
JP2015139203A (en) * 2014-01-24 2015-07-30 富士通株式会社 phase interpolation clock generation circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104220A (en) * 1985-06-26 1987-05-14 デ−タ−・ゼネラル・コ−ポレ−シヨン Apparatus for increasing switching speed of charge pump and diode
JP2002539705A (en) * 1999-03-17 2002-11-19 トロピアン・インク Direct digital frequency synthesis with limited spurs
JP2006074306A (en) * 2004-09-01 2006-03-16 Renesas Technology Corp Semiconductor integrated circuit
WO2008146433A1 (en) * 2007-05-30 2008-12-04 Panasonic Corporation Spread spectrum control pll circuit and its start-up method
WO2009057289A1 (en) * 2007-11-02 2009-05-07 Panasonic Corporation Spectrum spread clock generation device
JP2010081512A (en) * 2008-09-29 2010-04-08 Sony Corp Signal processing apparatus and signal processing method
JP2015115633A (en) * 2013-12-09 2015-06-22 株式会社メガチップス Clock generation circuit
JP2015139203A (en) * 2014-01-24 2015-07-30 富士通株式会社 phase interpolation clock generation circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018082428A (en) * 2016-10-03 2018-05-24 アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー Formation of high-speed setting sawtooth-shaped ramp in phase lock loop
JP2019186928A (en) * 2018-03-30 2019-10-24 アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー Fast settling ramp generation using phase-locked loop
US10931290B2 (en) 2018-03-30 2021-02-23 Analog Devices International Unlimited Company Fast settling ramp generation using phase-locked loop
JP2021176234A (en) * 2018-03-30 2021-11-04 アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー Fast settling ramp generation using phase-locked loop
US10333529B1 (en) 2018-08-24 2019-06-25 Semiconductor Components Industries, Llc Method of forming a conversion circuit and structure therefor

Also Published As

Publication number Publication date
JP6331918B2 (en) 2018-05-30

Similar Documents

Publication Publication Date Title
JP6494888B2 (en) PLL circuit
JP2017092940A (en) Injection-locked oscillator and method for controlling jitter and/or phase noise
US11128256B2 (en) Oscillator circuit
US10284211B2 (en) Injection-locked oscillator and semiconductor device including the same
JP6331918B2 (en) Phase synchronization circuit
WO1993003545A1 (en) Phase synchronizing circuit
JP2004072650A (en) Voltage-controlled oscillator with modulation function
JP2023147600A (en) Circuit device and oscillator
JP4033154B2 (en) Fractional N frequency synthesizer device
JP7151391B2 (en) PLL synthesizer circuit
JPWO2008018276A1 (en) Voltage-controlled oscillator, frequency synthesizer, and oscillation frequency control method
WO2022249346A1 (en) Sensor interface circuit and sensor module
JP4510039B2 (en) Phase synchronization circuit
WO2018163405A1 (en) Iq signal source
JP2018074231A (en) Phase locked loop
WO2019008672A1 (en) Pll circuit
US7893745B2 (en) Wideband programmable phase shifting circuit
JP5633066B2 (en) Microwave oscillator using integrated circuit technology
JP2013125992A (en) Oscillator
JP2009081557A (en) Phase-locked loop circuit
JP2015070464A (en) Oscillator circuit
WO2018123199A1 (en) Frequency sweep oscillation circuit
US7259635B2 (en) Arbitrary frequency signal generator
KR20180057508A (en) Frequency-modulated continuous wave generator and frequency-modulated continuous wave radar system including the same
JP2021010096A (en) Phase-locked loop

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180416

R151 Written notification of patent or utility model registration

Ref document number: 6331918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250