JP2016062937A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2016062937A
JP2016062937A JP2014187206A JP2014187206A JP2016062937A JP 2016062937 A JP2016062937 A JP 2016062937A JP 2014187206 A JP2014187206 A JP 2014187206A JP 2014187206 A JP2014187206 A JP 2014187206A JP 2016062937 A JP2016062937 A JP 2016062937A
Authority
JP
Japan
Prior art keywords
gan
layer
based semiconductor
type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014187206A
Other languages
Japanese (ja)
Inventor
克彦 西谷
Katsuhiko Nishitani
克彦 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014187206A priority Critical patent/JP2016062937A/en
Publication of JP2016062937A publication Critical patent/JP2016062937A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which has improved performance and improved reliability.SOLUTION: A semiconductor device comprises: a substrate 10; and a GaN-based semiconductor layer 11 which is formed on the substrate 10 by epitaxy and has a boron (B) concentration of equal to or lower than 1×10cm. The GaN-based semiconductor layer 11 includes an active layer 16 which is provided between the n-type GaN-based semiconductor layer 14 and the p-type GaN-based semiconductor layer 18 and has a multiquantum well structure.SELECTED DRAWING: Figure 1

Description

本発明の実施形態は、半導体装置に関する。   Embodiments described herein relate generally to a semiconductor device.

半導体発光素子や、次世代のパワー半導体素子の材料として、GaNやAlGaNなどのGaN系半導体が用いられる。GaN系半導体を用いた素子では、材料固有の特性劣化要因が存在する。高い性能、高い信頼性を備えるGaN系半導体素子を実現するためには、材料固有の特性劣化要因に対する対策が必要となる。   GaN-based semiconductors such as GaN and AlGaN are used as materials for semiconductor light emitting devices and next-generation power semiconductor devices. In an element using a GaN-based semiconductor, there is a characteristic deterioration factor unique to the material. In order to realize a GaN-based semiconductor device having high performance and high reliability, it is necessary to take measures against the characteristic deterioration factors specific to the material.

特開2001−85739号公報JP 2001-85739 A

本発明が解決しようとする課題は、性能及び信頼性が向上した半導体装置を提供することにある。   An object of the present invention is to provide a semiconductor device with improved performance and reliability.

実施形態の半導体装置は、基板と、前記基板上にエピタキシャル成長法により形成され、ボロン(B)濃度が1×1017cm−3以下であるGaN系半導体層と、を備える。 The semiconductor device according to the embodiment includes a substrate and a GaN-based semiconductor layer formed on the substrate by an epitaxial growth method and having a boron (B) concentration of 1 × 10 17 cm −3 or less.

第1の実施形態の半導体装置の模式断面図。1 is a schematic cross-sectional view of a semiconductor device according to a first embodiment. 第1の実施形態の半導体装置のボロン濃度と動作電流の変動率との関係を示す図。The figure which shows the relationship between the boron concentration of the semiconductor device of 1st Embodiment, and the fluctuation rate of an operating current. 第2の実施形態の半導体装置の模式断面図。FIG. 6 is a schematic cross-sectional view of a semiconductor device according to a second embodiment. 第3の実施形態の半導体装置の模式断面図。FIG. 6 is a schematic cross-sectional view of a semiconductor device according to a third embodiment. 第3の実施形態の半導体装置の模式断面図。FIG. 6 is a schematic cross-sectional view of a semiconductor device according to a third embodiment.

本明細書中、同一または類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。   In the present specification, the same or similar members are denoted by the same reference numerals, and redundant description may be omitted.

本明細書中、「GaN系半導体」とは、GaN(窒化ガリウム)、AlN(窒化アルミニウム)、InN(窒化インジウム)およびそれらの中間組成を備える半導体の総称である。   In this specification, “GaN-based semiconductor” is a generic term for semiconductors having GaN (gallium nitride), AlN (aluminum nitride), InN (indium nitride), and intermediate compositions thereof.

また、本明細書中、「上」、「下」とは、構成要件の相対的位置関係を示す用語であり、必ずしも重力方向に対する上下関係を示すものではない。   In the present specification, “upper” and “lower” are terms indicating the relative positional relationship of the constituent elements, and do not necessarily indicate the vertical relationship with respect to the direction of gravity.

(第1の実施形態)
本実施形態の半導体装置は、基板と、基板上にエピタキシャル成長法により形成され、ボロン(B)濃度が1×1017cm−3以下であるGaN系半導体層と、を備える。
(First embodiment)
The semiconductor device according to the present embodiment includes a substrate and a GaN-based semiconductor layer formed on the substrate by an epitaxial growth method and having a boron (B) concentration of 1 × 10 17 cm −3 or less.

図1は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、GaN系半導体を用いたリッジ導波路型の半導体レーザである。   FIG. 1 is a schematic cross-sectional view of the semiconductor device of this embodiment. The semiconductor device of this embodiment is a ridge waveguide type semiconductor laser using a GaN-based semiconductor.

図1に示すように、本実施形態の半導体装置は、n型GaN基板10と、GaN系半導体層11を備える。GaN系半導体層11は、n型AlGaNクラッド層12、n型GaN光ガイド層14、活性層16、p型AlGaNオーバーフロー防止層18、p型GaN光ガイド層20、p型AlGaNクラッド層22、p型GaNコンタクト層24を備えている。   As shown in FIG. 1, the semiconductor device of this embodiment includes an n-type GaN substrate 10 and a GaN-based semiconductor layer 11. The GaN-based semiconductor layer 11 includes an n-type AlGaN cladding layer 12, an n-type GaN light guide layer 14, an active layer 16, a p-type AlGaN overflow prevention layer 18, a p-type GaN light guide layer 20, a p-type AlGaN cladding layer 22, p A type GaN contact layer 24 is provided.

p型AlGaNクラッド層22の一部とp型GaNコンタクト層24でリッジ導波路26が形成される。リッジ導波路26の側面と、p型AlGaNクラッド層22の上面は、絶縁膜の保護膜28で覆われる。保護膜28は、例えば、シリコン酸化膜である。   A ridge waveguide 26 is formed by a part of the p-type AlGaN cladding layer 22 and the p-type GaN contact layer 24. The side surface of the ridge waveguide 26 and the upper surface of the p-type AlGaN cladding layer 22 are covered with a protective film 28 of an insulating film. The protective film 28 is, for example, a silicon oxide film.

p型GaNコンタクト層24上にp型電極30が設けられる。p型電極30は金属電極である。また、n型GaN基板10の下面にn型電極32が設けられる。n型電極32は金属電極である。   A p-type electrode 30 is provided on the p-type GaN contact layer 24. The p-type electrode 30 is a metal electrode. An n-type electrode 32 is provided on the lower surface of the n-type GaN substrate 10. The n-type electrode 32 is a metal electrode.

活性層16は、GaN系半導体の多重量子井戸構造(Miltiple Quantum Well(MQW))構造を備える。活性層30は、井戸層と障壁層の積層構造で形成される。井戸層および障壁層には、例えばIn濃度を変えたInGaN層が用いられる。   The active layer 16 has a GaN-based semiconductor multiple quantum well (MQW) structure. The active layer 30 is formed by a stacked structure of a well layer and a barrier layer. For the well layer and the barrier layer, for example, an InGaN layer having a different In concentration is used.

GaN系半導体層11を構成する少なくともいずれかの層は、ボロン(B)濃度が1×1017cm−3以下である。GaN系半導体層11を構成する少なくともいずれかの層が、ボロン(B)濃度が1×1016cm−3以下であることが望ましい。 At least one of the layers constituting the GaN-based semiconductor layer 11 has a boron (B) concentration of 1 × 10 17 cm −3 or less. It is desirable that at least one of the layers constituting the GaN-based semiconductor layer 11 has a boron (B) concentration of 1 × 10 16 cm −3 or less.

特に、活性層16のボロン(B)濃度が1×1017cm−3以下であることが望ましく、1×1016cm−3以下であることがより望ましい。 In particular, the boron (B) concentration of the active layer 16 is desirably 1 × 10 17 cm −3 or less, and more desirably 1 × 10 16 cm −3 or less.

次に、本実施形態の半導体装置の製造方法について説明する。本実施形態では、n型GaN基板10上に、GaN系半導体層11を、有機金属化学気相成長(MOCVD)法により成長させる。GaN系半導体層11は、エピタキシャル成長法により形成される単結晶層である。   Next, a method for manufacturing the semiconductor device of this embodiment will be described. In this embodiment, the GaN-based semiconductor layer 11 is grown on the n-type GaN substrate 10 by metal organic chemical vapor deposition (MOCVD). The GaN-based semiconductor layer 11 is a single crystal layer formed by an epitaxial growth method.

本実施形態では、GaN系半導体層11を形成する成長炉内の部材及び結晶成長に必要なガスが接する部材には、ボロン(B)を含有しない部材を選定して使用する。成長炉内の部材とは、例えば、基板を載置するサセプタである。結晶成長に必要なガスとは、例えば、有機金属ガス、V族ガス、キャリアガス等である。   In the present embodiment, a member that does not contain boron (B) is selected and used as the member in the growth furnace for forming the GaN-based semiconductor layer 11 and the member in contact with the gas necessary for crystal growth. The member in the growth furnace is, for example, a susceptor on which a substrate is placed. The gas necessary for crystal growth is, for example, an organic metal gas, a group V gas, a carrier gas, or the like.

ボロン(B)を含有しない部材とは、例えば、炭化珪素(SiC)部材、石英部材等である。また、ボロン(B)を含有する部材としては、窒化ボロン(BN)部材が挙げられる。   Examples of the member not containing boron (B) include a silicon carbide (SiC) member and a quartz member. Examples of the member containing boron (B) include a boron nitride (BN) member.

まず、n型GaN基板10を成長炉内のサセプタ上へ載置する。そして、成膜用のガスを成長炉内に供給し、n型GaN基板10上に、n型AlGaNクラッド層12、n型GaN光ガイド層14、活性層16、p型AlGaNオーバーフロー防止層18、p型GaN光ガイド層20、p型AlGaNクラッド層22、p型GaNコンタクト層24を順次エピタキシャル成長させる。   First, the n-type GaN substrate 10 is placed on a susceptor in a growth furnace. Then, a deposition gas is supplied into the growth furnace, and an n-type AlGaN cladding layer 12, an n-type GaN light guide layer 14, an active layer 16, a p-type AlGaN overflow prevention layer 18, on the n-type GaN substrate 10, A p-type GaN optical guide layer 20, a p-type AlGaN cladding layer 22, and a p-type GaN contact layer 24 are epitaxially grown in this order.

次に、p型GaNコンタクト層24と、p型AlGaNクラッド層22の一部をエッチングし、リッジ導波路26を形成する。次に、リッジ導波路26の上部以外の全面に、例えば、シリコン酸化膜の保護膜28を形成する。   Next, the p-type GaN contact layer 24 and a part of the p-type AlGaN cladding layer 22 are etched to form a ridge waveguide 26. Next, for example, a protective film 28 of a silicon oxide film is formed on the entire surface other than the upper portion of the ridge waveguide 26.

次に、p型GaNコンタクト層24上にp型電極30、n型GaN基板10の下面にn型電極32を形成する。   Next, a p-type electrode 30 is formed on the p-type GaN contact layer 24, and an n-type electrode 32 is formed on the lower surface of the n-type GaN substrate 10.

なお、GaN系半導体のn型不純物としては、例えば、シリコン(Si)が用いられる。また、GaN系半導体のp型不純物としては、例えば、マグネシウム(Mg)が用いられる。   For example, silicon (Si) is used as the n-type impurity of the GaN-based semiconductor. In addition, as the p-type impurity of the GaN-based semiconductor, for example, magnesium (Mg) is used.

次に、p型電極30及びn型電極32を形成した後に、スクライブ等により個々のチップに分割する。以上の製造方法により、図1に示す、リッジ導波路型の半導体レーザが製造される。   Next, after the p-type electrode 30 and the n-type electrode 32 are formed, the chip is divided into individual chips by scribe or the like. With the above manufacturing method, the ridge waveguide type semiconductor laser shown in FIG. 1 is manufactured.

次に、本実施形態の半導体装置の作用および効果について説明する。   Next, functions and effects of the semiconductor device of this embodiment will be described.

本実施形態の半導体装置のGaN系半導体層11は、ボロン(B)濃度が1×1017cm−3以下である。発明者らの検討により、GaN系半導体層11、特に、活性層16のボロン(B)濃度を低減することにより、動作電流の変動が抑制されることが明らかになった。 The GaN-based semiconductor layer 11 of the semiconductor device of this embodiment has a boron (B) concentration of 1 × 10 17 cm −3 or less. As a result of studies by the inventors, it has been clarified that fluctuations in operating current are suppressed by reducing the boron (B) concentration of the GaN-based semiconductor layer 11, particularly the active layer 16.

図2は、本実施形態の半導体装置のボロン濃度と動作電流の変動率との関係を示す図である。本実施形態の半導体レーザをパッケージに組み込み、出力が10mWとなるレーザの動作電流を初期と40時間通電後に測定し、動作電流の変動率を求めた。活性層のボロン濃度の異なるサンプルについて測定を行い、ボロン濃度と動作電流の変動率との関係を求めた。   FIG. 2 is a diagram showing the relationship between the boron concentration and the operating current fluctuation rate of the semiconductor device of this embodiment. The semiconductor laser of this embodiment was incorporated into a package, and the operating current of the laser with an output of 10 mW was measured initially and after 40 hours of energization to determine the operating current fluctuation rate. Measurements were performed on samples having different boron concentrations in the active layer, and the relationship between the boron concentration and the fluctuation rate of the operating current was determined.

なお、ボロン濃度は、SIMS(Secondary Ion Mass Spectometry)により求めた。また、ボロン濃度の異なるサンプルは、反応炉のボロンを含有する部材の数を変化させることで作成した。   The boron concentration was determined by SIMS (Secondary Ion Mass Spectrometry). Samples with different boron concentrations were prepared by changing the number of boron-containing members in the reactor.

図2から明らかなように、活性層中のボロン濃度が増加するに従い、動作電流の変動率が大きくなる。ボロンがGaN系半導体の結晶内に存在することにより、非発光性の深い準位や結晶欠陥を形成し、発光効率が低下するためと考えられる。このため、同じレーザ出力を得るための動作電流が増大すると考えられる。   As is apparent from FIG. 2, the fluctuation rate of the operating current increases as the boron concentration in the active layer increases. Presumably, the presence of boron in the crystal of the GaN-based semiconductor forms a deep non-luminous level or crystal defect, resulting in a decrease in luminous efficiency. For this reason, it is considered that the operating current for obtaining the same laser output increases.

本実施形態の半導体装置のGaN系半導体層11は、ボロン(B)濃度が1×1017cm−3以下である。したがって、非発光性の深い準位や結晶欠陥が低減し、動作電流の変動が抑制される。 The GaN-based semiconductor layer 11 of the semiconductor device of this embodiment has a boron (B) concentration of 1 × 10 17 cm −3 or less. Accordingly, deep non-luminous levels and crystal defects are reduced, and fluctuations in operating current are suppressed.

図2から明らかなように、ボロン濃度を1×1017cm−3以下とすることで、動作電流の変動率が10%以下に抑制される。GaN系半導体層11の、ボロン濃度を1×1016cm−3以下とすることにより、更に、動作電流の変動が抑制できる。 As is apparent from FIG. 2, the fluctuation rate of the operating current is suppressed to 10% or less by setting the boron concentration to 1 × 10 17 cm −3 or less. By setting the boron concentration of the GaN-based semiconductor layer 11 to 1 × 10 16 cm −3 or less, fluctuations in operating current can be further suppressed.

本実施形態によれば、動作電流の変動が抑制された半導体レーザが実現できる。   According to this embodiment, a semiconductor laser in which fluctuations in operating current are suppressed can be realized.

以上、本実施形態の半導体装置によれば、性能及び信頼性が向上する。   As described above, according to the semiconductor device of this embodiment, performance and reliability are improved.

(第2の実施形態)
本実施形態の半導体装置は、フリップチップ型のLED(Light Emitting Device)である点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については記述を省略する。
(Second Embodiment)
The semiconductor device of this embodiment is different from that of the first embodiment in that it is a flip chip type LED (Light Emitting Device). Hereinafter, the description overlapping with the first embodiment will be omitted.

図3は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、フリップチップ型のLEDである。   FIG. 3 is a schematic cross-sectional view of the semiconductor device of this embodiment. The semiconductor device of this embodiment is a flip chip type LED.

図3に示すように、本実施形態の半導体装置は、サファイア基板(基板)40と、GaN系半導体層41を備える。GaN系半導体層41は、GaNバッファ層42、n型GaN層44、活性層46、p型AlGaN層48、p型GaN層50を備えている。   As shown in FIG. 3, the semiconductor device of this embodiment includes a sapphire substrate (substrate) 40 and a GaN-based semiconductor layer 41. The GaN-based semiconductor layer 41 includes a GaN buffer layer 42, an n-type GaN layer 44, an active layer 46, a p-type AlGaN layer 48, and a p-type GaN layer 50.

p型GaN層50上にp型電極52が設けられる。p型電極52は金属電極である。また、n型GaN層44上にn型電極54が設けられる。n型電極54は金属電極である。   A p-type electrode 52 is provided on the p-type GaN layer 50. The p-type electrode 52 is a metal electrode. An n-type electrode 54 is provided on the n-type GaN layer 44. The n-type electrode 54 is a metal electrode.

活性層46は、GaN系半導体の多重量子井戸構造(Miltiple Quantum Well(MQW))構造を備える。活性層46は、井戸層と障壁層の積層構造で形成される。井戸層および障壁層には、例えばIn濃度を変えたInGaN層が用いられる。   The active layer 46 includes a GaN-based semiconductor multiple quantum well (MQW) structure. The active layer 46 is formed by a stacked structure of a well layer and a barrier layer. For the well layer and the barrier layer, for example, an InGaN layer having a different In concentration is used.

GaN系半導体層41を構成する少なくともいずれかの層は、ボロン(B)濃度が1×1017cm−3以下である。GaN系半導体層41を構成する少なくともいずれかの層が、ボロン(B)濃度が1×1016cm−3以下であることが望ましい。 At least one of the layers constituting the GaN-based semiconductor layer 41 has a boron (B) concentration of 1 × 10 17 cm −3 or less. It is desirable that at least one of the layers constituting the GaN-based semiconductor layer 41 has a boron (B) concentration of 1 × 10 16 cm −3 or less.

特に、活性層46のボロン(B)濃度が1×1017cm−3以下であることが望ましく、1×1016cm−3以下であることがより望ましい。 In particular, the boron (B) concentration of the active layer 46 is desirably 1 × 10 17 cm −3 or less, and more desirably 1 × 10 16 cm −3 or less.

次に、本実施形態の半導体装置の製造方法について説明する。本実施形態では、サファイア基板40上に、GaN系半導体層41を、有機金属化学気相成長法(MOCVD)により成長させる。GaN系半導体層41は、エピタキシャル成長法により形成される単結晶層である。   Next, a method for manufacturing the semiconductor device of this embodiment will be described. In this embodiment, the GaN-based semiconductor layer 41 is grown on the sapphire substrate 40 by metal organic chemical vapor deposition (MOCVD). The GaN-based semiconductor layer 41 is a single crystal layer formed by an epitaxial growth method.

本実施形態では、第1の実施形態同様、GaN系半導体層41を形成する成長炉内の部材及び結晶成長に必要なガスが接する部材には、ボロン(B)を含有しない部材を選定して使用する。   In the present embodiment, as in the first embodiment, a member that does not contain boron (B) is selected as the member in the growth furnace for forming the GaN-based semiconductor layer 41 and the member in contact with the gas necessary for crystal growth. use.

まず、サファイア基板40を成長炉内のサセプタ上へ載置する。そして、成膜用のガスを成長炉内に供給し、サファイア基板40上に、GaNバッファ層42、n型GaN層44、活性層46、p型AlGaN層48、p型GaN層50を順次エピタキシャル成長させる。   First, the sapphire substrate 40 is placed on a susceptor in the growth furnace. Then, a deposition gas is supplied into the growth furnace, and the GaN buffer layer 42, the n-type GaN layer 44, the active layer 46, the p-type AlGaN layer 48, and the p-type GaN layer 50 are sequentially epitaxially grown on the sapphire substrate 40. Let

次に、p型GaN層50からn型GaN層44の途中までをエッチングする。次に、p型GaN層50上にp型電極52、n型GaN層44上にn型電極54を形成する。   Next, the p-type GaN layer 50 to the middle of the n-type GaN layer 44 are etched. Next, a p-type electrode 52 is formed on the p-type GaN layer 50, and an n-type electrode 54 is formed on the n-type GaN layer 44.

その後、スクライブ等により個々のチップに分割する。以上の製造方法により、図3に示す、フリップチップ型のLEDが製造される。   Thereafter, the chip is divided into individual chips by scribing or the like. The flip chip type LED shown in FIG. 3 is manufactured by the above manufacturing method.

本実施形態のフリップチップ型のLEDでは、GaN系半導体層41のボロン濃度が低減されることで、非発光性の深い準位や結晶欠陥が低減する。よって、発光効率に優れ、動作電流の変動が抑制されたLEDが実現される。   In the flip chip type LED of the present embodiment, the boron concentration of the GaN-based semiconductor layer 41 is reduced, thereby reducing non-luminous deep levels and crystal defects. Therefore, an LED having excellent luminous efficiency and suppressed fluctuations in operating current is realized.

以上、本実施形態の半導体装置によれば、性能及び信頼性が向上する。   As described above, according to the semiconductor device of this embodiment, performance and reliability are improved.

(第3の実施形態)
本実施形態の半導体装置は、GaN基板を使用するLEDである点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については記述を省略する。
(Third embodiment)
The semiconductor device of this embodiment is different from the first embodiment in that it is an LED using a GaN substrate. Hereinafter, the description overlapping with the first embodiment will be omitted.

図4は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、GaN基板を使用するLEDである。   FIG. 4 is a schematic cross-sectional view of the semiconductor device of this embodiment. The semiconductor device of this embodiment is an LED that uses a GaN substrate.

図4に示すように、本実施形態の半導体装置は、GaN基板(基板)60と、GaN系半導体層61を備える。GaN系半導体層61は、GaNバッファ層62、n型GaN層64、活性層66、p型AlGaN層68、p型GaN層70を備えている。   As shown in FIG. 4, the semiconductor device of this embodiment includes a GaN substrate (substrate) 60 and a GaN-based semiconductor layer 61. The GaN-based semiconductor layer 61 includes a GaN buffer layer 62, an n-type GaN layer 64, an active layer 66, a p-type AlGaN layer 68, and a p-type GaN layer 70.

p型GaN層70上にp型電極72が設けられる。p型電極72は金属電極である。また、GaN基板60の下面にn型電極74が設けられる。n型電極74は金属電極である。   A p-type electrode 72 is provided on the p-type GaN layer 70. The p-type electrode 72 is a metal electrode. An n-type electrode 74 is provided on the lower surface of the GaN substrate 60. The n-type electrode 74 is a metal electrode.

活性層66は、GaN系半導体の多重量子井戸構造(Miltiple Quantum Well(MQW))構造を備える。活性層66は、井戸層と障壁層の積層構造で形成される。井戸層および障壁層には、例えばIn濃度を変えたInGaN層が用いられる。   The active layer 66 has a GaN-based semiconductor multiple quantum well (MQW) structure. The active layer 66 is formed by a stacked structure of a well layer and a barrier layer. For the well layer and the barrier layer, for example, an InGaN layer having a different In concentration is used.

GaN系半導体層61を構成する少なくともいずれかの層は、ボロン(B)濃度が1×1017cm−3以下である。GaN系半導体層61を構成する少なくともいずれかの層が、ボロン(B)濃度が1×1016cm−3以下であることが望ましい。 At least one of the layers constituting the GaN-based semiconductor layer 61 has a boron (B) concentration of 1 × 10 17 cm −3 or less. It is desirable that at least one of the layers constituting the GaN-based semiconductor layer 61 has a boron (B) concentration of 1 × 10 16 cm −3 or less.

特に、活性層66のボロン(B)濃度が1×1017cm−3以下であることが望ましく、1×1016cm−3以下であることがより望ましい。 In particular, the boron (B) concentration of the active layer 66 is desirably 1 × 10 17 cm −3 or less, and more desirably 1 × 10 16 cm −3 or less.

本実施形態のGaN系半導体層61は、第1及び第2の実施形態と同様の方法で、GaN基板上60に形成される。   The GaN-based semiconductor layer 61 of the present embodiment is formed on the GaN substrate 60 by the same method as in the first and second embodiments.

本実施形態のLEDでは、GaN系半導体層61のボロン濃度が低減されることで、非発光性の深い準位や結晶欠陥が低減する。よって、発光効率に優れ、動作電流の変動が抑制されたLEDが実現される。   In the LED of this embodiment, the boron concentration of the GaN-based semiconductor layer 61 is reduced, so that deep non-luminous levels and crystal defects are reduced. Therefore, an LED having excellent luminous efficiency and suppressed fluctuations in operating current is realized.

以上、本実施形態の半導体装置によれば、性能及び信頼性が向上する。   As described above, according to the semiconductor device of this embodiment, performance and reliability are improved.

(第4の実施形態)
本実施形態の半導体装置は、HEMT(High Electron Mobility Transistor)である点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については記述を省略する。
(Fourth embodiment)
The semiconductor device of this embodiment is different from that of the first embodiment in that it is a HEMT (High Electron Mobility Transistor). Hereinafter, the description overlapping with the first embodiment will be omitted.

図5は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、GaN系半導体を用いたHEMTである。   FIG. 5 is a schematic cross-sectional view of the semiconductor device of this embodiment. The semiconductor device of the present embodiment is a HEMT using a GaN-based semiconductor.

図5に示すように、本実施形態の半導体装置は、GaN基板(基板)80と、GaN系半導体層81を備える。GaN系半導体層81は、バッファ層82、GaNチャネル層84、AlGaNバリア層86を備えている。   As shown in FIG. 5, the semiconductor device of this embodiment includes a GaN substrate (substrate) 80 and a GaN-based semiconductor layer 81. The GaN-based semiconductor layer 81 includes a buffer layer 82, a GaN channel layer 84, and an AlGaN barrier layer 86.

AlGaNバリア層86上にゲート電極88、ソース電極90、ドレイン電極92を備える。AlGaNバリア層86とゲート電極88との間はショットキーコンタクトである。また、AlGaNバリア層86と、ソース電極90及びドレイン電極92との間はオーミックコンタクトである。   A gate electrode 88, a source electrode 90, and a drain electrode 92 are provided on the AlGaN barrier layer 86. A Schottky contact is provided between the AlGaN barrier layer 86 and the gate electrode 88. The AlGaN barrier layer 86 is in ohmic contact with the source electrode 90 and the drain electrode 92.

GaN系半導体層81を構成する少なくともいずれかの層は、ボロン(B)濃度が1×1017cm−3以下である。GaN系半導体層81を構成する少なくともいずれかの層が、ボロン(B)濃度が1×1016cm−3以下であることが望ましい。 At least one of the layers constituting the GaN-based semiconductor layer 81 has a boron (B) concentration of 1 × 10 17 cm −3 or less. It is desirable that at least one of the layers constituting the GaN-based semiconductor layer 81 has a boron (B) concentration of 1 × 10 16 cm −3 or less.

本実施形態のGaN系半導体層81は、第1及び第2の実施形態と同様の方法で、GaN基板80上に形成される。   The GaN-based semiconductor layer 81 of this embodiment is formed on the GaN substrate 80 by the same method as in the first and second embodiments.

本実施形態のHEMTでは、GaN系半導体層81のボロン濃度が低減されることで、深い準位や結晶欠陥が低減する。よって、高耐圧で電流リークの小さいHEMTが実現する。   In the HEMT of the present embodiment, deep levels and crystal defects are reduced by reducing the boron concentration of the GaN-based semiconductor layer 81. Therefore, a HEMT with high breakdown voltage and low current leakage is realized.

以上、本実施形態の半導体装置によれば、性能及び信頼性が向上する。   As described above, according to the semiconductor device of this embodiment, performance and reliability are improved.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. For example, a component in one embodiment may be replaced or changed with a component in another embodiment. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

10 n型GaN基板(基板)
11 GaN系半導体層
14 n型GAN光ガイド層(n型GaN系半導体層)
16 活性層
20 p型GaN光ガイド層(p型GaN系半導体層)
40 サファイア基板(基板)
41 GaN系半導体層
44 n型GaN層(n型GaN系半導体層)
46 活性層
48 p型AlGaN層(p型GaN系半導体層)
60 GaN基板(基板)
61 GaN系半導体層
64 n型GaN層(n型GaN系半導体層)
66 活性層
68 p型AlGaN層(p型GaN系半導体層)
80 GaN基板(基板)
81 GaN系半導体層
10 n-type GaN substrate (substrate)
11 GaN-based semiconductor layer 14 n-type GAN optical guide layer (n-type GaN-based semiconductor layer)
16 Active layer 20 p-type GaN light guide layer (p-type GaN-based semiconductor layer)
40 Sapphire substrate (substrate)
41 GaN-based semiconductor layer 44 n-type GaN layer (n-type GaN-based semiconductor layer)
46 Active layer 48 p-type AlGaN layer (p-type GaN-based semiconductor layer)
60 GaN substrate (substrate)
61 GaN-based semiconductor layer 64 n-type GaN layer (n-type GaN-based semiconductor layer)
66 Active layer 68 p-type AlGaN layer (p-type GaN-based semiconductor layer)
80 GaN substrate (substrate)
81 GaN-based semiconductor layer

Claims (2)

基板と、
前記基板上にエピタキシャル成長法により形成され、ボロン(B)濃度が1×1017cm−3以下であるGaN系半導体層と、
を備える半導体装置。
A substrate,
A GaN-based semiconductor layer formed on the substrate by an epitaxial growth method and having a boron (B) concentration of 1 × 10 17 cm −3 or less;
A semiconductor device comprising:
前記GaN系半導体層が、n型GaN系半導体層と、p型GaN系半導体層と、前記n型GaN系半導体層と前記p型GaN系半導体層との間に設けられ多重量子井戸構造を有する活性層を備え、
前記活性層のボロン(B)濃度が1×1017cm−3以下である請求項1記載の半導体装置。
The GaN-based semiconductor layer is provided between an n-type GaN-based semiconductor layer, a p-type GaN-based semiconductor layer, and the n-type GaN-based semiconductor layer and the p-type GaN-based semiconductor layer, and has a multiple quantum well structure. With an active layer,
The semiconductor device according to claim 1, wherein the boron (B) concentration in the active layer is 1 × 10 17 cm −3 or less.
JP2014187206A 2014-09-16 2014-09-16 Semiconductor device Pending JP2016062937A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014187206A JP2016062937A (en) 2014-09-16 2014-09-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014187206A JP2016062937A (en) 2014-09-16 2014-09-16 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2016062937A true JP2016062937A (en) 2016-04-25

Family

ID=55796192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014187206A Pending JP2016062937A (en) 2014-09-16 2014-09-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2016062937A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019004047A (en) * 2017-06-15 2019-01-10 株式会社サイオクス Nitride semiconductor laminate, semiconductor device, method for manufacturing nitride semiconductor laminate, method for manufacturing nitride semiconductor free-standing substrate and method for manufacturing semiconductor device
JP2021063007A (en) * 2021-01-13 2021-04-22 株式会社サイオクス Nitride semiconductor laminate and semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019004047A (en) * 2017-06-15 2019-01-10 株式会社サイオクス Nitride semiconductor laminate, semiconductor device, method for manufacturing nitride semiconductor laminate, method for manufacturing nitride semiconductor free-standing substrate and method for manufacturing semiconductor device
CN110731002A (en) * 2017-06-15 2020-01-24 赛奥科思有限公司 Nitride semiconductor laminate, semiconductor device, method for manufacturing nitride semiconductor laminate, method for manufacturing nitride semiconductor free-standing substrate, and method for manufacturing semiconductor device
US11600704B2 (en) 2017-06-15 2023-03-07 Sumitomo Chemical Company, Limited Nitride semiconductor laminate, semiconductor device, method of manufacturing nitride semiconductor laminate, method of manufacturing nitride semiconductor free-standing substrate and method of manufacturing semiconductor device
CN110731002B (en) * 2017-06-15 2024-02-02 住友化学株式会社 Nitride semiconductor laminate, semiconductor device, method for producing nitride semiconductor laminate, method for producing nitride semiconductor self-supporting substrate, and method for producing semiconductor device
JP2021063007A (en) * 2021-01-13 2021-04-22 株式会社サイオクス Nitride semiconductor laminate and semiconductor device
JP7181321B2 (en) 2021-01-13 2022-11-30 株式会社サイオクス nitride semiconductor laminate

Similar Documents

Publication Publication Date Title
KR102494071B1 (en) Method of fabricating light emitting diode
JP6224625B2 (en) Buffer layer structure suitable for III-nitride devices with dissimilar substrates
US9324908B2 (en) Nitride semiconductor light-emitting element
KR102191213B1 (en) Uv light emitting device
US8044409B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
US10535796B2 (en) Semiconductor light emitting device
JP2014241397A (en) Nitride semiconductor light-emitting element and nitride semiconductor wafer
JP6587673B2 (en) Light emitting element
US20150028457A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
JP2013012684A (en) Nitride semiconductor light-emitting element
US9224913B2 (en) Near UV light emitting device
TWI445204B (en) Light emitting device with graded composition hole tunneling layer
US10388736B2 (en) Methods of forming substrate structures and semiconductor components
US20130001585A1 (en) Gallium nitride rectifying device
WO2013168371A1 (en) Epitaxial substrate, semiconductor device, and semiconductor device manufacturing method
JP2016062937A (en) Semiconductor device
US20160268134A1 (en) Method for manufacturing semiconductor device
KR20140094807A (en) Light Emitting device using electron barrier layer
US20120248577A1 (en) Controlled Doping in III-V Materials
JP2012256670A (en) Schottky diode and pn diode
KR20160043751A (en) Light emitting device and lighting system
JP2014192246A (en) Semiconductor substrate and semiconductor element using the same
CN110050330A (en) III nitride semiconductor
KR101901932B1 (en) Substrate having heterostructure, nitride-based semiconductor light emitting device and method for manufacturing the same
KR20130094451A (en) Nitride semiconductor light emitting device and method for fabricating the same