JP2016061872A - 光論理回路 - Google Patents

Abstract

【課題】 複雑な操作を不要とし、比較的小型の光論理回路を提供する。
【解決手段】
多モード干渉計１を有する光論理回路であって、多モード干渉計に光信号を入力するための少なくとも一つの光信号入力ポートと、多モード干渉計内において光信号に干渉させることによって該光信号の信号強度を変調させる制御信号を、該多モード干渉計に入力するための少なくとも一つの制御信号入力ポートと、多モード干渉計によって変調された信号が自己結像する導波路長の範囲内で、入力される光信号の強度に応じて所望の消光比を得ることができる位置に設けられた出力ポートとを備え、制御信号は、多モード干渉計に入力される光信号に対し半波長の位相差を有している。
【選択図】 図１

Description

本発明は、光論理回路に関し、表面プラズモンに代表される光信号を入力信号とする光論理回路に関するものである。

一般的な論理回路は、周知のとおり、電気的に動作するものであって、トランジスタ等で構成されている。そして、この論理回路への入力ポートと入力信号は１対１に対応するものである。これは、電界効果トランジスタ等を用いた半導体基板上に作製された電気素子により、入出力が電圧に対応していることから、入出力ポートは基本的に１信号の入出力に対応しているためである。従って、入出力ポートが複数の信号に対して共通であれば、電気的に短絡されて、回路として機能しないものであった。

一方、光を信号として用いる場合には、電気信号に比べて高速で作動することとなることから、光論理回路の開発が進められている。この場合、電気信号を用いた形式がベースとなっているものであった。すなわち、光信号を一種のデジタル信号とみなして、「０」レベルと「１」レベルの信号を伝播させることによるものであった。なお、最近では、多モード干渉計を用いた表面プラズモン論理回路が提案されるようになった（非特許文献１参照）。

特開２０１１−１９７２４５号公報 特開２０１２−０４８０７１号公報 特表２００３−１９７２４５号公報

Zhixiang Peng, Miao He, Jun Zhou, Yun Li, Xiaoxia Wen, Geng Wang, Weining Qian, Fangsheng Chen, Wenbo Wu, Weiwei Zhang, and Qiao Wang, A novel all-optical logic gate device based on a hybrid plasmonic waveguide on silicon-on-insulator chip, NanoSci. Nanotechnol. Lett., vol.5, No.2, 264-266, 2013 (DOI:10.1166/nnl.2013.1528).

非特許文献１には、表面プラズモン波を３×３多モード干渉計に入力し、ＡＮＤなどの論理が実現できることが開示されている。しかしながら、入力信号は別々のポートにそれぞれ入力される構成であり、また、論理によっては、励起光をＯＦＦにすること、または３つの出力ポートのうちの１つを選択することなどが条件とされ、光論理回路として機能させるためには複雑であり、現実に作動させるためには更なる研究が必要となるものであった。

他方、特許文献１には、通常の光導波路で構成した多モード干渉計を用いて、励起光と信号光を個別の２つのポートから入力し、これを合成することにより、位相が異なる４つの出力を得ることが開示されている。これらの４つの出力ポートの中には、反転合成できるポートが存在するため、ＮＯＴ回路と同一の動作が可能となるものの、当該出力ポートは、入力光が結像して基本同波モードとなるように寸法を決定しなければならず、比較的大きい多モード干渉計が必要であった。

また、特許文献２には、通常の光導波路で構成した多モード干渉計を用いて、ＲＧＢの三色光を合成する構成が開示されている。しかしながら、この構成は、単純に三色光を合成するものであり、出力側において十分な消光比が得られるものではなく、また、入力側では個別に入力ポートが設けられ、入力ポートを共通にするものではなかった。

なお、表面プラズモン波を伝搬させるための導波路構造に関し、特許文献３には、高電子密度材料（金属等）で形成したストリップ線路と、その周囲を包囲する低電子密度材料（絶縁膜）とで構成した導波路構造が開示されている。しかしながら、これは、単に導波路構造に関するものであって、光論理回路に関する記述はなされていない。

ところで、信号の処理速度の高速化に伴い、電気信号に比べて高速で作動する光信号によって論理回路を構成することが切望されている。しかしながら、前記非特許文献１のように、複雑な操作を必要とする構成が多く、結果的に論理回路が大型化せざるを得ないものとなっていた。

本発明は、上記諸点にかんがみてなされたものであって、その目的とするところは、複雑な操作を不要とし、比較的小型の光論理回路を提供することである。

そこで、本発明は、多モード干渉計を有する光論理回路であって、前記多モード干渉計に光信号を入力するための少なくとも一つの光信号入力ポートと、前記多モード干渉計内において前記光信号に干渉させることによって該光信号の信号強度を変調させる制御信号を、該多モード干渉計に入力するための少なくとも一つの制御信号入力ポートと、前記多モード干渉計によって変調された信号が自己結像する導波路長の範囲内で、入力される光信号の強度に応じて所望の消光比を得ることができる位置に設けられた出力ポートとを備え、前記制御信号は、前記多モード干渉計に入力される光信号に対し半波長の位相差を有していることを特徴とするものである。

上記構成によれば、多モード干渉計に対し、二種類の信号が入力されるポートが設けられ、一方の入力ポートは光信号の入力ポートであり、他方は制御信号の入力ポートであって、この制御信号は光信号に対して半波長の位相差を有しているため、多モード干渉計による干渉により変調されることとなる。そして、多モード干渉計により変調された光信号は、自己結像する導波路長の範囲内で信号強度（電界強度）が変化することとなる。ここで、出力ポートは所望の消光比を得ることができる位置に設定される。例えば、所定レベルの電界強度を有する光信号が入力された場合には、制御信号によって打ち消された電界強度を得ることができ、かつ、「０」レベルの電界強度を有する光信号が入力された場合には、制御信号の電界強度を検出するような位置である。従って、二つの入力値を示す光信号を同時に入力ポートから入力させる場合には、その入力信号の電界強度を変化（増減）させて出力ポートから出力させることとなり、論理回路として機能させることができるのである。

前記構成の光論理回路における光信号入力ポートは、光導波路を伝播する複数の光信号を該光信号入力ポートから同時に入力させるように構成したものであってもよい。すなわち、光論理回路に使用される光信号は、電気信号と異なり、同時に同一の出力ポートから入力したとしても混信することがないのである。そのため、二つの入力信号を異なる入力ポートから入力させるという制約を受けず、単一の入力ポートから同時に入力させることが可能となるのである。

この場合において、制御信号入力ポートに入力される制御信号の信号強度は、入力され
る光信号の信号強度を１とするとき、０．２５〜１．５の中から任意に選択されたものとすることができる。

制御信号は、前述のように半波長の位相差を有しているため、入力される光信号の電界強度（信号強度）を打ち消すことができる。そこで、例えば、ＮＯＴ回路として使用する場合には、制御信号の電界強度を光信号と同じ電界強度（すなわち「１」レベル）とすることにより、入力値が「１」の場合は、打ち消されて「０」が出力され、入力値が「０」の場合は、制御信号がそのまま「１」として出力されるのである。そして、ＡＮＤ回路の場合には、二つの光信号が入力されるため、制御信号の電界強度を「１」とすることができず、例えば、「０．５」を選択するのである。このように選択された電界強度により、入力された光信号の電界強度は変調され、出力側において０．５または１．５の二種類の値を得ることができるのである。この制御信号の電界強度の選択は採用する論理回路の種類によって適宜選択され得るものである。

さらに、前記光論理回路において使用する光信号および制御信号は、いずれも表面プラズモン信号とすることができる。

このような構成の場合には、表面プラズモンに対する導波路と多モード干渉計は、金属配線または誘電体膜などによって形成することが可能となるため、論理回路の全体を容易に作製することができる。なお、伝播光を使用する場合であっても、光導波路および多モード干渉計は、コア層およびクラッド層を使用した通常の光導波路構造によって作製することができる。

本発明によれば、光導波路および多モード干渉計によって構築され得ることから、装置構成を簡略化させることとなり、比較的小型の光論理回路を作製することができる。特に、入力光として表面プラズモンを使用する場合には、導波路および多モード干渉計を金属配線のみで構築することができることから、さらに小型化を実現させることができる。また、構築される論理回路は、入力信号である光信号に対し、半波長の位相差を有する制御信号が同時に多モード干渉計に入力され、変調光を出力する構成であるから、変調後の出力光の電界強度によって演算結果を得ることができる。従って、励起光をＯＦＦにすることや、３つの出力ポートのうちの１つを選択することなどの複雑な条件に伴う操作を不要とするものである。

本発明の実施形態を示す概略図である。 自己結像する導波路長と可干渉導波路長の範囲を示すグラフである。 可干渉導波路長におけるシミュレーションによる電界強度分布を示す図である。 ＡＮＤ回路を構築した場合のシミュレーションによる電界強度分布を示す図である。 ＮＯＴ回路を構築した場合のシミュレーションによる電界強度分布を示す図である。

以下、本発明の実施の形態を図面に基づいて説明する。図１は、本実施形態の光論理回路の概略を示す図である。この図に示すように、本実施形態の光論理回路は、任意の半導体基板上に光導波路および多モード干渉計を形成した構成となっている。伝播光を使用す
る場合には、光導波路および多モード干渉計は、コア層およびクラッド層で構築されるが、表面プラズモンを使用する場合には、金属薄膜によって構成することができる。なお、表面プラズモンを使用する場合には、金属薄膜の表面に誘電体膜を積層した構成とすることが好ましい。これは伝播損失（オーミック損失および表面からの散乱損失）を低減させることができるからである。そこで、以下においては、表面プラズモンを使用する場合の構成を中心に、金属薄膜上に誘電体膜を積層した構成について説明することとする。

図１に示されているように、本実施形態は、誘電体膜１によって導波路および多モード干渉計が形成され、その下層には金属膜２が半導体基板３の表面に積層されたものである。半導体基板３としては、汎用されているシリコン基板を使用し、その表面に金属膜２が成膜されている。金属薄膜としては特に種類を特定するものではないが、金を使用することができる。誘電体膜１には、酸化シリコンを堆積させることができる。この誘電体膜１の形成においては、導波路として機能させるための複数の帯状部分と、多モード干渉計として機能させるための矩形部分とに区分しているが、両者は一体として構築されるものである。

このような薄膜形成には、半導体プロセスを使用することができる。例えば、金属薄膜および酸化シリコンの堆積には蒸着法によることができ、酸化シリコンを所定の形状に形成するためには、マスキングおよびエッチング法により、所望形状の酸化シリコン膜を金属膜表面に形成させることができる。なお、酸化シリコン膜１は、５００ｎｍ程度の膜厚があれば導波路および多モード干渉計として機能し得るものであり、その際の金属薄膜の膜厚は３００ｎｍとしている。

一般的に、多モード干渉計は、複数の光の単一モード導波路から入力された信号を再度複数の光の単一モード導波路へ出力するものとして知られている。すなわち、基本的には、複数の入力された信号の強度パターンを出力部でそのまま再生するものである。このとき、光の波長をλ、多モード干渉計の幅をＷ、多モード干渉計の長さをＬ、光の屈折率をｎとするときの関係は、Ｌ＝ｍｎＷ^２／λ（ただし、ｍは正の整数）で表すことができ、多モード干渉計は、この関係を満たすように作製されるものである。

ところで、前記の関係における多モード干渉計の長さＬは、自己結像に必要な長さとして求められる。これは、入力された信号の強度パターンを再生するためである。本実施形態においては、この導波路長を自己結像する長さＬよりも短く設定するのである。すなわち、出力位置を自己結像する長さまでの範囲内に設定するのである。そして、入力された信号の強度パターンが再生する前の状態において、制御信号によって変調された光信号から所望の消光比を得るのである。

本実施形態では、自己結像に必要な多モード干渉計の長さＬよりも短い導波路長のうち、入力される光信号と制御信号とが有効に変調（干渉）し得る長さを「可干渉導波路長」とし、この可干渉導波路長をシミュレーションにより求めることができる。そこで、光の波長（λ）および屈折率（ｎ）を特定することにより、自己結像に必要な多モード干渉計の幅（Ｗ）と長さ（Ｌ）の関係が求められ、幅（Ｗ）を２μｍ、２．５μｍ、３μｍ、４μｍおよび５μｍについて長さ（Ｌ）を算出したうえで、その範囲内で可干渉導波路長を求めた。その結果、入力ポートからの距離が０．２Ｌ〜０．９Ｌの範囲内であることが判明した。このときの結果のグラフを図２に示す。なお、図において、可干渉導波路長の上限を「最長」と示し、下限を「最短」と示している。

この図からも明らかなとおり、全体として、可干渉導波路長は、自己結像の必要な導波路長の０．２〜０．９倍の長さであるため、多モード干渉計の幅（Ｗ）を小さくすることにより、可干渉導波路長を短くすることができる、また、最短の可干渉導波路長に近い位
置において出力ポートを設けることにより、本発明の光論理回路を著しく小型に作製することができることとなる。そこで、さらにシミュレーションにより、所望の消光比を得ることができる位置を選択し、最短の可干渉導波路長に最も近い位置に出力ポートとするのである。可干渉導波路内における電界強度分布の状態を示すため、多モード干渉計に入力された電界強度のシミュレーション結果を図３に示す。

図３は、多モード干渉計における電界強度分布を示すものである。図の黒色部分は電界強度が弱く、白色になるにつれて電界強度が大きくなることを表している。なお、図は、いずれも図の下方両側２個所の入力ポートから図の上側に向かって、同じ電界強度の光信号を入力させた状態を示す電界強度分布である。また、図３（ａ）は出力ポートにおいて自己結像に必要な長さ（Ｌ_Ｍ）の多モード干渉計を使用した場合であり、図３（ｂ）は、最長の可干渉導波路長（Ｌ_Ｍ＝ｎＷ^２／μの０．９倍）付近に出力ポートを設ける場合、図３（ｃ）は、最短の可干渉導波路長（Ｌ_Ｍ＝ｎＷ^２／μの０．２倍）付近に出力ポートを設ける場合を示している。

これらの各図に示されるように、可干渉導波路長の範囲内には、変調された光信号によって電界強度の強弱の縞状模様が形成される。従って、その中から最短の可干渉導波路長に最も接近する位置に出力ポートを設けることによって、小型の光論理回路を得ることが可能となる。

ここで、論理回路として機能させる場合の使用態様について説明する。上述のように、入力ポートは、光信号を入力するための光信号入力ポートと、制御信号入力ポートとに区分される。光信号入力ポートから入力される光信号は単一の場合のほか、複数の信号が同時に入力される場合がある。制御信号は、光信号に対して半波長の位相差を有して特定の電界強度によって入力されるものである。

従って、例えば、ＡＮＤ回路として使用する場合には、二つの光信号に対し、制御信号が作用し、表２に示すような真理値表となる。

この表において、「入力信号１」および「入力信号２」は、二つの光信号を意味し、それぞれの電界強度を「１」のレベルとしている。また、制御信号は、光信号を打ち消す作用を有するため、電界強度レベルについて「−」で表示し、その電界強度を「０．５」のレベルとしている。表１に示されている内容から明らかなとおり、入力信号が「０」の場合には、制御信号の「０．５」がそのまま出力され、また、入力信号の一方のみが「１」の場合には、制御信号により「０．５」の電界強度が打ち消され、結果として、「０．５
」が出力される。これに対し、二つの入力信号がともに「１」の場合には、制御信号によって「０．５」が打ち消され、結果として「１．５」の電界強度が出力されることとなる。

なお、打ち消し合うのは、電界レベルでの現象であるため、電力（フォトン数）では、その二乗となり、出力ポートの電力強度においては、「０．２５」と「２．２５」との二種類となる。そのため、ＡＮＤ条件を満たす場合と、満たさない場合とを判別することが可能となる。さらに、これらの動作は、入力信号レベルが「０」と「１」とで出力電力（フォトン数）のレベルが３ｄＢ程度であることが知られており、これを考慮すれば、消光比を約３倍の１０ｄＢ程度に拡大することとなり、消光比の向上を図ることもできる。

また、ＮＯＴ回路の場合には、単一の入力信号に対し、半波長の位相差を有する同じ電界強度の制御信号を入力することにより、同じ電界強度で打ち消されることから、入力値が「０」の場合は、「１」を出力し、入力値が「１」の場合は「０」を出力することができることとなる。このときの真理値表を表２に示す。

さらに、入力される光信号の電界強度に対し、制御信号の電界強度を１．５とすることができれば、ＯＲ回路を構築することも可能である。その真理値表を表３に示す。

この場合には、入力される二つの光信号の電界強度がともに「０」の場合には、制御信号の電界強度「１．５」が出力される。これに対し、いずれか一方の光信号の電界強度が「１」の場合は、当該「１」のレベルを打ち消すが、さらに残る「０．５」の制御信号の電界強度が出力される。また、双方の光信号の電界強度が「１」の場合は、「１．５」の
レベルが打ち消され、「０．５」が出力されることとなる。よって、いずれかの光信号が「１」であれば、「０．５」を出力し、双方の光信号が「０」の場合は「１．５」が出力されることとなり、ＯＲ回路として機能させることも可能となる。なお、制御信号の電界強度を１．５とするためには、制御信号を入力させる入力ポートを複数（二つ）使用するように構成してもよい。

このように、入力されるべき光信号の電界強度に対し、制御信号の電界強度は論理回路の種類によって異なるものではあるが、これらの強度を調整することにより各種の論理回路が構築可能である。また、複数の論理回路を組み合わせることにより、複合的な論理回路の構築も可能となる。

しかも、上記実施形態のように表面プラズモンを使用する場合には、光電界と電子の疎密波が結合した量子である表面プラズモンが、金属配線上を光速（真空中の速度に比べ周囲の屈折率分だけ遅くなる）で伝播することとなり、電気信号を用いた論理回路に比べて入出力の高速化を実現できる。その演算速度は、概算で約２桁向上することとなる。そして、現実の演算処理装置に組み込むことにより、処理速度の向上と、消費電力の改善を招来させるものとなる。さらには、装置配線構造を簡素化することができる。

なお、念のため、上述したＡＮＤ回路およびＮＯＴ回路について、光信号と制御信号を入力した際のシミュレーションを行った。可干渉導波路長の長さは、自己結合に必要な長さ（Ｌ_Ｍ）の０．８倍とした状態でのシミュレーション結果を図４および図５に示す。図４はＡＮＤ回路の場合であり、図５はＮＯＴ回路の場合である。いずれも、周辺の黒色部分は電界強度が弱く、白色部分は電界強度が強い状態であり、白色部分に囲まれた黒色部分は、白色部分よりもさらに電界強度が強いことを示す。また、いずれの図においても図の下側の２個所に入力ポートが設けられ、一方が光信号の入力ポートであり、他方が参照信号の入力ポートである。それぞれに入力される電界強度の大きさを、前記の表１または表２に合わせた数値を図の下位に示しており、「Ｉ_１」および「Ｉ_２」はＡＮＤ回路の入力信号１および入力信号２の大きさを示し、「Ｉ」はＮＯＴ回路に入力信号１の大きさを示す。「ｒ」はいずれも制御信号の大きさを示している。また、出力ポートは、図の上側に位置しており、「Ｆ＝０」とは、出力ポートの電界強度から演算結果が「０」であることを示し、「Ｆ＝１」とは演算結果が「１」であることを示している。

これらの図に示されるとおり、可干渉導波路長の範囲内（０．８Ｌ_Ｍ）において、好適な消光比を得るポイントを得ることができ、光論理回路として機能させることができるとともに、当該導波路長に出力ポートを設けることにより、小型の光論理回路を得ることができるものである。

本発明の実施形態は上記のとおりであるが、本発明がこれらの実施形態に限定される趣旨ではない。従って、記載の実施形態とは異なる形態とすることは可能である。例えば、上記実施形態では表面プラズモンを使用する光論理回路について説明したが、伝播光を用いた光論理回路とすることもできる。この場合、導波路構造としては、誘電体膜に代えてリッジ導波路構造やコアおよびクラッドによる伝播光導波路構造を採用することができる。また、複数の光信号を単一の入力ポートから入力する構成としたが、これは、短絡の発生が生じないという特性を利用したものであり、入力する光信号ごとに入力ポートを設ける構成としてもよい。制御信号の入力についても、単一ポートからの入力によって位相差を有する所定の電界強度を有する信号を入力させているが、複数の入力ポートから複数の制御信号を入力し、総合的に所定の電界強度を入力させるように構成してもよい。この場合には、電界強度が１．５レベルの制御信号を入力させることが容易となる。なお、出力側における光信号の電界強度を電力強度に変換する際には受光素子を使用すればよく、同一ポートに複数の光信号を入力させる場合は光結合させればよい。

１ 酸化シリコン
２ 金属膜
３ シリコン基板

Claims (4)

1. 多モード干渉計を有する光論理回路であって、
   前記多モード干渉計に光信号を入力するための少なくとも一つの光信号入力ポートと、
   前記多モード干渉計内において前記光信号に干渉させることによって該光信号の信号強度を変調させる制御信号を、該多モード干渉計に入力するための少なくとも一つの制御信号入力ポートと、
   前記多モード干渉計によって変調された信号が自己結像する導波路長の範囲内で、入力される光信号の強度に応じて所望の消光比を得ることができる位置に設けられた出力ポートとを備え、
   前記制御信号は、前記多モード干渉計に入力される光信号に対し半波長の位相差を有していることを特徴とする光論理回路。
2. 前記光信号入力ポートは、光導波路を伝播する複数の光信号を該光信号入力ポートから同時に入力させるものである請求項１に記載の光論理回路。
3. 前記制御信号入力ポートに入力される制御信号の信号強度は、入力される光信号の信号強度を１とするとき、０．２５〜１．５の中から任意に選択されたものである請求項１または２に記載の光論理回路。
4. 前記光信号および制御信号がいずれも表面プラズモン信号である請求項１ないし３のいずれかに記載の光論理回路。
   

Images