JP2016057969A - プログラム検査装置、ソフトウェア検査装置、sat制約条件データ、記憶媒体 - Google Patents
プログラム検査装置、ソフトウェア検査装置、sat制約条件データ、記憶媒体 Download PDFInfo
- Publication number
- JP2016057969A JP2016057969A JP2014185326A JP2014185326A JP2016057969A JP 2016057969 A JP2016057969 A JP 2016057969A JP 2014185326 A JP2014185326 A JP 2014185326A JP 2014185326 A JP2014185326 A JP 2014185326A JP 2016057969 A JP2016057969 A JP 2016057969A
- Authority
- JP
- Japan
- Prior art keywords
- condition
- inspection
- value
- constraint
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Abstract
Description
本発明の理解を促進するため、以下ではまず本発明の基本的な考え方について説明し、その後に本発明の実施形態について説明する。
図1Aは、検査対象ソフトウェアの動作を記述した状態遷移モデルの概念図である。図1Aにおいて、ソフトウェア100に対して時系列的に変化する入力値列DATA_IN[t]を与え、ソフトウェア100はこれに応じて時系列的に変化する内部状態値列STATE[t]を有するとともに、入力値列に対応する時系列の出力値列DATA_OUT[t]を出力する。ソフトウェア100は時系列に沿って動的に内部状態が変化するので、動的プログラムと呼ぶ場合もある。
プログラム検査装置は、図1Bで説明した初期値制約条件、入力値列制約条件、検査条件、入力値列DATA_IN[]、内部状態値列STATE[]の初期値(STATE[0])を、プログラム検査装置に対する入力として取得する。これらの値は例えば適当なデータファイルなどに記載して入力すればよい。
プログラム検査装置は、図1Bで説明した初期値制約条件、入力値列制約条件、および検査条件とともに、図2で説明した手法によって得られる入力値列DATA_IN[]、内部状態値列STATE[]、および出力値列DATA_OUT[]を、論理式形式で記述する。具体的には、時系列における各値列および各制約条件を論理積によって結合したものが、SATソルバに対して与える制約条件となる。この制約条件を記述した論理式群のことを、以下では検査用プログラムと呼ぶ場合もある。なお本実施形態1においては、検査条件を満たさない値列が存在するか否かを探索することによって検査条件を充足するか否かを判定することとしたので、制約条件としてCONDITION_CHECK==FALSEを指定した。検査用プログラムは、プログラム検査装置自身が構築してもよいし、外部装置がこれを構築してプログラム検査装置に対して与えてもよい。
プログラム検査装置(のSATソルバ、以下同様)は、初期値制約条件を充足する解(すなわち各値列、以下同様)が存在するか否かを判定する(S302)。充足解がなければ、初期値制約条件そのものが適切に設定されていない旨を判定結果として報告し、本フローチャートを終了する(S3021)。
プログラム検査装置は、入力値列制約条件を充足する解が存在するか否かを判定する(S303)。充足解がなければ、入力値列制約条件そのものが適切に設定されていない旨を判定結果として報告し、本フローチャートを終了する(S3031)。
プログラム検査装置は、検査条件を充足する解が存在するか否かを判定する(S304)。充足解がなければ、検査条件そのものが適切に設定されていない旨を判定結果として報告し、本フローチャートを終了する(S3041)。
これら3ステップは、制約条件を設定するオペレータが例えば人的操作ミスなどによって誤った制約条件を設定し、SATソルバが妥当な解を導きだせなくなるようなエラーをあらかじめ抑制するための、予備的な処理である。
プログラム検査装置は、ステップS301で構築した検査用プログラムが記述している論理式を充足する解が存在するか否かを判定する(S305)。ステップS305において解が存在しない(すなわちCONDITION_CHECK==FALSEとなる値列が存在しない)場合は、検査条件に違反がない旨の判定結果を報告し、本フローチャートを終了する(S3051)。
ステップS305において解が存在する場合は、その具体的な割り当て値(すなわちDATA_IN[]、STATE[]、およびDATA_OUT[]の各時系列値)を、検査条件に違反する具体的な事例として報告し、本フローチャートを終了する。
以下では、制約条件を適当に設定することにより、本発明に係るプログラム検査装置を様々な種別のソフトウェア検査に対して適用できることを説明する。具体的な適用例として、(a)ソフトウェア設計不具合の解析、(b)ソフトウェア故障モード影響解析、(c)ソフトウェア故障ツリー解析が挙げられる。
(a)ソフトウェア100が取りうる正常な初期内部状態値の集合を初期値制約条件として設定する;
(b)ソフトウェア100の動作環境に依存する前提条件として機能要件内に明示されている、ソフトウェア100に対する妥当な入力値列DATA_IN[]の定義を、入力値列制約条件として設定する;
(c)ソフトウェアの動作形態に即して定義した機能要件を、正常な入力値列DATA_IN[]に対して得られる出力値列DATA_OUT[]を検査条件として設定し、これに違反するような不都合な入力値列DATA_IN[]が存在するか否かを判定する。
(a)ソフトウェア100が取りうる正常な初期内部状態値の集合を初期値制約条件として設定する;
(b)ソフトウェア100の動作時前提条件として機能要件内に明示されている、ソフトウェア100に対する妥当な入力値列DATA_IN[]、またはソフトウェア100が入力値を取得するデータソースにおいて起こりうる故障要因を明示的に指定して、これが招くいずれかのタイミングにおける異常な入力値列DATA_IN[]を、入力値列制約条件として設定する;
(c)ソフトウェア100の安全要件に即して定義したハザード条件を検査条件として設定し、検査条件に違反するような不都合な入力値列DATA_IN[]が存在するか否かを判定する。
(a)ソフトウェア100が取りうる正常な初期内部状態値の集合を初期値制約条件として設定する;
(b)ソフトウェア100の動作時前提条件として機能要件内に明示されている、ソフトウェア100に対する妥当な入力値列DATA_IN[]、またはソフトウェア100が入力値を取得するデータソースにおいて起こりうる故障要因が招くいずれかのタイミングにおける異常な入力値列DATA_IN[]を、入力値列制約条件として設定する;
(c)ソフトウェア100の安全要件に即して定義したハザード条件を検査条件として設定し、検査条件に違反するような不都合な故障要因および入力値列DATA_IN[]の組み合わせが存在するか否かを判定する。
以上のように、本実施形態1に係るプログラム検査装置は、時系列に変化する値列、およびソフトウェア100に対する検査条件を、SATソルバに対する制約条件を記述した論理式として使用し、制約条件を充足する解を探索する。これにより、時系列で変化する入力値列DATA_IN[]に対して応答するソフトウェア100が機能要件に違反するような不具合を有するか否かを判定することができる。
図4は、本発明の実施形態2に係るソフトウェア検査装置400の構成図である。ソフトウェア検査装置400は、実施形態1で説明したプログラム検査装置406を用いてソフトウェア100を検査する装置であり、初期値制約設定部407、入力値列制約設定部408、検査条件設定部409、検査用プログラム構築部410、プログラム検査装置406を備える。
検査用プログラム構築部410は、初期値制約条件記述411、入力値列制約条件記述412、および検査条件記述415がそれぞれ矛盾なく記述されており、これらを充足する解が存在するか否かを判定する。充足解がなければステップS508に進み、いずれかの制約条件記述が不正である旨の判定結果(S302〜S304に相当)を出力して本フローチャートを終了する。充足解があればステップS502に進む。
検査用プログラム構築部410は、初期値制約設定部407により論理式形式に変換された初期値制約条件記述411と論理式Pの初期値TRUEとの論理積をとる(S502)。検査用プログラム構築部410は、入力値列制約設定部408により論理式形式に変換された入力値列制約条件記述412と、ステップS502で更新した論理式Pとの論理積をとる(S503)。
検査用プログラム構築部410は、再帰実行条件414を取得する(S504)。再帰実行条件414は、例えば入力値列の最終時点Tを指定する。検査用プログラム構築部410は、以下のステップS506を再帰実行した回数のカウンタtを初期化する(S505)。
検査用プログラム構築部410は、ソフトウェア100に対して入力値列を順次入力して内部状態値と出力値を求め、これら値列(動的プログラム記述413に相当)と論理式Pとの論理積をとる。検査用プログラム構築部410は、この処理を最終時点Tに到るまで反復実行する。
検査用プログラム構築部410は、検査条件設定部409により論理式形式に変換された検査条件記述415と、ステップS506で更新した論理式Pとの論理積をとる。この時点で得られた論理式Pを検査用プログラム405とする。プログラム検査装置406はこの検査用プログラム405を用いて実施形態1で説明した処理を実行する。
本発明の実施形態3では、具体的な制約条件の記述例として、走行安定化機能ESC(Electronic Stability Control)とブレーキオーバーライド機能を同時に搭載した車両システムにおいて用いる車両走行制御プログラム602を検査対象とする例について説明する。各装置の構成は実施形態1〜2と同様であるため、以下では制約条件の具体例について主に説明する。
図12は、プログラム検査装置406の構成図である。プログラム検査装置406は、SAT問題を解くアルゴリズムを実装したソフトウェアであるSATソルバ4062、これを実行するCPU(Central Processing Unit)4061、検査用プログラム405や各制約条件記述を格納する記憶装置4063、データ入出力のためのインターフェース4064を備える。SATソルバ4062は必ずしもソフトウェアとして実装する必要はなく、同様のアルゴリズムを実装した回路デバイスなどのハードウェアによって構成することもできるし、SAT問題に特化した高速処理コンピュータなどの別デバイスとして構成することもできる。
Claims (12)
- 入力値にしたがって内部状態値を更新するとともに前記入力値に対応する出力値を出力する処理を実装した動的プログラムを検査するプログラム検査装置であって、
指定した制約条件を充足することができる解を求めることにより前記動的プログラムの前記入力値、前記内部状態値、および前記出力値を検査するSATソルバを備え、
前記SATソルバは、
前記内部状態値を前記動的プログラムに保持させつつ入力値列内の入力値を前記動的プログラムに対して順次引き渡して実行することにより求められる前記動的プログラムの内部状態値列と出力値列を前記入力値列とともに記述した動的プログラム記述、
前記入力値列が満たすべき検査条件、前記内部状態値列が満たすべき検査条件、および前記出力値列が満たすべき検査条件の少なくともいずれかを記述した検査条件記述、
を前記制約条件として受け取り、前記制約条件に違反する前記入力値列、前記制約条件に違反する前記内部状態値列の初期値、および前記制約条件に違反する前記出力値列の少なくともいずれかが存在するか否かを前記解として探索し、前記解が存在しない場合はその旨の処理結果を出力し、前記解が存在する場合はその解に対応する前記入力値列、前記内部状態値列、および前記出力値列を出力する
ことを特徴とするプログラム検査装置。 - 前記SATソルバは、前記制約条件としてさらに、
前記内部状態値の初期値が満たすべき条件を記述した初期値制約条件記述、および
前記動的プログラムに対して引き渡す前記入力値列が満たすべき条件を記述した入力値列制約条件記述、
を受け取り、
前記SATソルバは、
前記検査条件を満たす前記解が存在しない場合は前記検査条件自体が適正でない旨の処理結果を出力し、
前記初期値制約条件記述が記述する条件を満たす前記解が存在しない場合はその条件自体が適正でない旨の処理結果を出力し、
前記入力値列制約条件記述が記述する条件を満たす前記解が存在しない場合はその条件自体が適正でない旨の処理結果を出力する
ことを特徴とする請求項1記載のプログラム検査装置。 - 前記検査条件、および前記入力値列制約条件記述が記述している条件は、前記入力値列内の入力値毎に定義されている
ことを特徴とする請求項2記載のプログラム検査装置。 - 請求項1記載のプログラム検査装置を用いて前記動的プログラムを検査するソフトウェア装置であって、
前記内部状態値を前記動的プログラムに保持させつつ入力値列内の入力値を前記動的プログラムに対して順次引き渡して実行することにより前記内部状態値列と前記出力値列を求める検査用プログラム構築部、
前記入力値列が満たすべき検査条件、前記内部状態値列が満たすべき検査条件、および前記出力値列が満たすべき検査条件の少なくともいずれかを受け取り、前記検査条件記述に変換する、検査条件設定部、
を備え、
前記検査用プログラム構築部は、求めた前記内部状態値列と前記出力値列を前記動的プログラム記述として前記プログラム検査装置に対して引き渡し、
前記検査条件設定部は、前記変換した検査条件記述を前記プログラム検査装置に対して引き渡す
ことを特徴とするソフトウェア検査装置。 - 請求項2記載のプログラム検査装置を用いて前記動的プログラムを検査するソフトウェア装置であって、
前記内部状態値を前記動的プログラムに保持させつつ入力値列内の入力値を前記動的プログラムに対して順次引き渡して実行することにより前記内部状態値列と前記出力値列を求める検査用プログラム構築部、
前記入力値列が満たすべき検査条件、前記内部状態値列が満たすべき検査条件、および前記出力値列が満たすべき検査条件の少なくともいずれかを受け取り、前記検査条件記述に変換する、検査条件設定部、
前記内部状態値の初期値が満たすべき条件を受け取り、前記初期値制約条件記述に変換する、初期値制約設定部、
前記動的プログラムに対して引き渡す前記入力値列が満たすべき条件を受け取り、前記入力値列制約条件記述に変換する、入力値列制約設定部、
を備え、
前記検査用プログラム構築部は、求めた前記内部状態値列と前記出力値列を前記動的プログラム記述として前記プログラム検査装置に対して引き渡し、
前記検査条件設定部は、前記変換した検査条件記述を前記プログラム検査装置に対して引き渡し、
前記初期値制約設定部は、前記変換した初期値制約条件記述を前記プログラム検査装置に対して引き渡し、
前記入力値制約設定部は、前記変換した入力値列制約条件記述を前記プログラム検査装置に対して引き渡す
ことを特徴とするソフトウェア検査装置。 - 前記検査条件設定部は、前記入力値列、前記内部状態値列、および前記出力値列のうち少なくともいずれかが満たすべき前提条件および拘束条件を、論理演算式の形式で前記検査条件記述として生成する
ことを特徴とする請求項4記載のソフトウェア検査装置。 - 前記入力値制約設定部は、前記入力値列が満たすべき前提条件および拘束条件を、論理演算式の形式で前記入力値列制約条件記述として生成し、
前記初期値制約設定部は、前記内部状態値の初期値が満たすべき前提条件および拘束条件を、論理演算式の形式で前記初期値制約条件記述として生成する
ことを特徴とする請求項5記載のソフトウェア検査装置。 - 前記検査条件設定部は、ビット論理演算式の形式で前記検査条件記述を生成する
ことを特徴とする請求項6記載のソフトウェア検査装置。 - 前記入力値制約設定部は、ビット論理演算式の形式で前記入力値列制約条件記述を生成し、
前記初期値制約設定部は、ビット論理演算式の形式で前記初期値制約条件記述を生成する
ことを特徴とする請求項7記載のソフトウェア検査装置。 - 指定した制約条件を充足することができる解を求めることにより、入力値にしたがって内部状態値を更新するとともに前記入力値に対応する出力値を出力する処理を実装した動的プログラムの前記入力値、前記内部状態値、および前記出力値を検査するSATソルバに対して入力する前記制約条件を記述したSAT制約条件データであって、
前記内部状態値を前記動的プログラムに保持させつつ入力値列内の入力値を前記動的プログラムに対して順次引き渡して実行することにより求められる前記動的プログラムの内部状態値列と出力値列を前記入力値列とともに記述した動的プログラム記述、
前記入力値列が満たすべき検査条件、前記内部状態値列が満たすべき検査条件、および前記出力値列が満たすべき検査条件の少なくともいずれかを記述した検査条件記述、
を含み、
前記検査条件記述は、前記入力値列、前記内部状態値列、および前記出力値列のうち少なくともいずれかが満たすべき前提条件および拘束条件を、論理演算式の形式で記述している
ことを特徴とするSAT制約条件データ。 - 前記SAT制約条件データはさらに、
前記内部状態値の初期値が満たすべき条件を記述した初期値制約条件記述、および
前記動的プログラムに対して引き渡す前記入力値列が満たすべき条件を記述した入力値列制約条件記述、
を含み、
前記入力値列制約条件記述は、前記入力値列が満たすべき前提条件および拘束条件を、論理演算式の形式で記述しており、
前記初期値制約条件記述は、前記内部状態値の初期値が満たすべき前提条件および拘束条件を、論理演算式の形式で記述している
ことを特徴とする請求項10記載のSAT制約条件データ。 - 請求項10記載のSAT制約条件データを格納したことを特徴とする記憶媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014185326A JP2016057969A (ja) | 2014-09-11 | 2014-09-11 | プログラム検査装置、ソフトウェア検査装置、sat制約条件データ、記憶媒体 |
PCT/JP2015/072980 WO2016039076A1 (ja) | 2014-09-11 | 2015-08-17 | プログラム検査装置、ソフトウェア検査装置、sat制約条件データ、記憶媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014185326A JP2016057969A (ja) | 2014-09-11 | 2014-09-11 | プログラム検査装置、ソフトウェア検査装置、sat制約条件データ、記憶媒体 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018221824A Division JP6584625B2 (ja) | 2018-11-28 | 2018-11-28 | プログラム検査装置、ソフトウェア検査装置、sat制約条件データ、記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016057969A true JP2016057969A (ja) | 2016-04-21 |
JP2016057969A5 JP2016057969A5 (ja) | 2017-03-30 |
Family
ID=55458834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014185326A Pending JP2016057969A (ja) | 2014-09-11 | 2014-09-11 | プログラム検査装置、ソフトウェア検査装置、sat制約条件データ、記憶媒体 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2016057969A (ja) |
WO (1) | WO2016039076A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017203660A1 (ja) * | 2016-05-26 | 2017-11-30 | 株式会社日立製作所 | データ処理装置、データ処理方法、及び自律システム |
JP2018092374A (ja) * | 2016-12-02 | 2018-06-14 | 株式会社日立製作所 | テストケース生成装置、及びテストケース生成方法 |
WO2018173910A1 (ja) * | 2017-03-24 | 2018-09-27 | 日立オートモティブシステムズ株式会社 | 車両制御装置 |
DE112017007271T5 (de) | 2017-04-19 | 2019-12-05 | Mitsubishi Electric Corporation | Äquivalenzverifikationseinrichtung und Äquivalenzverifikationsprogramm |
JP2020135171A (ja) * | 2019-02-15 | 2020-08-31 | 株式会社日立製作所 | 機械学習プログラム検証装置および機械学習プログラム検証方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3511017A1 (en) | 2010-09-27 | 2019-07-17 | Siwa Corporation | Selective removal of age-modified cells for treatment of atherosclerosis |
CN107544284B (zh) * | 2017-07-20 | 2020-11-27 | 同济大学 | 一种复合工况下汽车制动器摩擦噪声控制方法 |
CN111966579A (zh) * | 2020-07-24 | 2020-11-20 | 复旦大学 | 基于自然语言处理与机器学习的自适应文本输入生成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011052030A1 (ja) * | 2009-10-26 | 2011-05-05 | 株式会社 東芝 | 事前条件生成装置 |
JP2013045269A (ja) * | 2011-08-24 | 2013-03-04 | Nec Corp | モデル検査装置、モデル検査方法およびコンピュータプログラム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015111142A1 (ja) * | 2014-01-22 | 2015-07-30 | 株式会社日立製作所 | システム解析装置、設計不良解析装置、故障モード解析装置、故障ツリー解析装置、自律動作装置及び自律動作制御システム |
-
2014
- 2014-09-11 JP JP2014185326A patent/JP2016057969A/ja active Pending
-
2015
- 2015-08-17 WO PCT/JP2015/072980 patent/WO2016039076A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011052030A1 (ja) * | 2009-10-26 | 2011-05-05 | 株式会社 東芝 | 事前条件生成装置 |
JP2013045269A (ja) * | 2011-08-24 | 2013-03-04 | Nec Corp | モデル検査装置、モデル検査方法およびコンピュータプログラム |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017203660A1 (ja) * | 2016-05-26 | 2017-11-30 | 株式会社日立製作所 | データ処理装置、データ処理方法、及び自律システム |
JP2018092374A (ja) * | 2016-12-02 | 2018-06-14 | 株式会社日立製作所 | テストケース生成装置、及びテストケース生成方法 |
WO2018173910A1 (ja) * | 2017-03-24 | 2018-09-27 | 日立オートモティブシステムズ株式会社 | 車両制御装置 |
US11372706B2 (en) | 2017-03-24 | 2022-06-28 | Hitachi Astemo, Ltd. | Vehicle control device |
DE112017007271T5 (de) | 2017-04-19 | 2019-12-05 | Mitsubishi Electric Corporation | Äquivalenzverifikationseinrichtung und Äquivalenzverifikationsprogramm |
JP2020135171A (ja) * | 2019-02-15 | 2020-08-31 | 株式会社日立製作所 | 機械学習プログラム検証装置および機械学習プログラム検証方法 |
JP7059220B2 (ja) | 2019-02-15 | 2022-04-25 | 株式会社日立製作所 | 機械学習プログラム検証装置および機械学習プログラム検証方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2016039076A1 (ja) | 2016-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016039076A1 (ja) | プログラム検査装置、ソフトウェア検査装置、sat制約条件データ、記憶媒体 | |
US9208451B2 (en) | Automatic identification of information useful for generation-based functional verification | |
US11270228B2 (en) | Information processing method and information processing system | |
US8875064B2 (en) | Automated design rule checking (DRC) test case generation | |
WO2016121074A1 (ja) | ソフトウェア検査装置 | |
Ramezani et al. | Multiple objective functions for falsification of cyber-physical systems | |
US8881075B2 (en) | Method for measuring assertion density in a system of verifying integrated circuit design | |
JP6723483B2 (ja) | テストケース生成装置、テストケース生成方法およびテストケース生成プログラム | |
US20190146893A1 (en) | Simulation device, simulation system, simulation method, and simulation program | |
JP6584625B2 (ja) | プログラム検査装置、ソフトウェア検査装置、sat制約条件データ、記憶媒体 | |
US9646252B2 (en) | Template clauses based SAT techniques | |
US8903700B2 (en) | Concretization of abstracted traces | |
JP2013254371A (ja) | ソフトウェア開発支援装置、ソフトウェア開発支援方法及びソフトウェア開発支援プログラム | |
US8166444B2 (en) | Clock gating using abstraction refinement | |
US8554522B2 (en) | Detection of design redundancy | |
KR20210023722A (ko) | 요구 사항에 대한 시스템의 테스트 방법 | |
Abraham | Verification and validation spanning models to code | |
US20110071809A1 (en) | Model generation based on a constraint and an initial model | |
US8639490B2 (en) | Concretization of abstracted traces | |
Dominka et al. | Taming and optimizing feature interaction in software-intensive automotive systems | |
US7467366B2 (en) | Method for generating a timing path software monitor for identifying a critical timing path in hardware devices coupled between components | |
US10810111B2 (en) | Computer system, test method, and recording medium | |
Galarraga et al. | Toward Linux-based safety-critical systems—Execution time variability analysis of Linux system calls | |
JP2022122773A (ja) | 評価装置および評価方法 | |
Fukano et al. | Advanced electronic platform technologies supporting development of complicated vehicle control software |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180904 |