JP2016041459A - Method for cutting semiconductor substrate - Google Patents
Method for cutting semiconductor substrate Download PDFInfo
- Publication number
- JP2016041459A JP2016041459A JP2014166493A JP2014166493A JP2016041459A JP 2016041459 A JP2016041459 A JP 2016041459A JP 2014166493 A JP2014166493 A JP 2014166493A JP 2014166493 A JP2014166493 A JP 2014166493A JP 2016041459 A JP2016041459 A JP 2016041459A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- cutting
- adhesive tape
- metal layer
- work set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005520 cutting process Methods 0.000 title claims abstract description 81
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000002390 adhesive tape Substances 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 230000002040 relaxant effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Milling, Broaching, Filing, Reaming, And Others (AREA)
Abstract
Description
本発明は、半導体基板に対してバイトによる切削を施す切削方法に関する。 The present invention relates to a cutting method for cutting a semiconductor substrate with a cutting tool.
近年、半導体デバイスの小型化の要求に応えるため、貫通電極(TSV:Through Silicon Via)と呼ばれる電極を用いて、積層された半導体デバイスチップ同士を接続する3次元実装技術が注目されている。この技術においては、例えば、シリコン基板からなる半導体基板の裏面側を研削した後、半導体基板を裏面側からRIE(Reactive Ion Etching)によりエッチングすることにより、半導体基板を貫通するビアホールを形成する。そして、このビアホールに絶縁膜を形成し、金属などの導電性部材を該ビアホールに注入することにより貫通電極を形成する(例えば下記の特許文献1を参照)。 In recent years, in order to meet the demand for miniaturization of semiconductor devices, attention has been paid to a three-dimensional mounting technique for connecting stacked semiconductor device chips using electrodes called through silicon vias (TSV). In this technique, for example, after grinding the back side of a semiconductor substrate made of a silicon substrate, the semiconductor substrate is etched from the back side by RIE (Reactive Ion Etching), thereby forming a via hole penetrating the semiconductor substrate. Then, an insulating film is formed in the via hole, and a through electrode is formed by injecting a conductive member such as metal into the via hole (see, for example, Patent Document 1 below).
また、貫通電極の形成に先立って回路を形成するため、ビアホールに仮の埋め込み材を埋め込み、素子回路形成後にビアホールに導電性部材を埋め込むことで貫通電極を形成する方法も提案されている(例えば下記の特許文献2を参照)。
In addition, in order to form a circuit prior to the formation of the through electrode, a method of forming a through electrode by embedding a temporary filling material in the via hole and embedding a conductive member in the via hole after forming the element circuit is also proposed (for example, (See
ここで、例えば、半導体基板の表面側に開口したビアホールから導電性部材を注入し貫通電極を形成するときに、半導体基板の表面側から貫通電極が突出して該表面において金属層として残存することがある。そのため、この金属層をバイトで切削することにより貫通電極の高さを揃えている。 Here, for example, when a conductive member is injected from a via hole opened on the surface side of the semiconductor substrate to form a through electrode, the through electrode may protrude from the surface side of the semiconductor substrate and remain as a metal layer on the surface. is there. Therefore, the height of the through electrode is made uniform by cutting this metal layer with a cutting tool.
上記のように、ビアホールに貫通電極を形成する際には、半導体基板と導電性部材との熱膨張率の違いから半導体基板が反ることがあり、バイトによる切削加工時に、チャックテーブルにおいて反った半導体基板をうまく吸引保持することができず、切削加工ができないという問題がある。また、ビアホールに仮の埋め込み材を埋め込んでおき、素子回路形成後にビアホールに導電性部材を埋め込んで貫通電極を形成する場合においても、仮埋め込み材と導電性部材との熱膨張係数が異なるため、半導体基板に反りが発生することがある。 As described above, when the through electrode is formed in the via hole, the semiconductor substrate may be warped due to the difference in thermal expansion coefficient between the semiconductor substrate and the conductive member, and warped in the chuck table during cutting with a cutting tool. There is a problem that the semiconductor substrate cannot be sucked and held well and cannot be cut. In addition, even when a via electrode is formed by embedding a temporary filling material in the via hole and a conductive member is buried in the via hole after forming the element circuit, the thermal expansion coefficient of the temporary filling material and the conductive member is different. Warpage may occur in the semiconductor substrate.
そこで、粘着テープを介してリング状のリングフレームで反りのある半導体基板を支持すれば半導体基板の反りを矯正して所望の加工を行えると考えられるが、その場合に使用する粘着テープには厚み精度の高さが要求される。また、チャックテーブルにおいて反りのある半導体基板を保持する際には、リングフレームをチャックテーブルより下側に位置づけるために、伸びやすいテープを使用する必要もあるが、このような要求を満たす粘着テープは高価となるため非経済的であるという問題もある。 Therefore, it is thought that if a semiconductor substrate with a warp is supported by a ring-shaped ring frame via an adhesive tape, the warp of the semiconductor substrate can be corrected and desired processing can be performed, but the adhesive tape used in that case has a thickness High accuracy is required. Also, when holding a warped semiconductor substrate on the chuck table, it is necessary to use an easily stretchable tape to position the ring frame below the chuck table. There is also a problem of being uneconomical because it is expensive.
本発明は、上記の事情にかんがみてなされたものであり、貫通電極の形成により反りが発生した半導体基板であっても、しっかりと保持して精度良く加工できるようにすることに発明の解決すべき課題を有している。 The present invention has been made in view of the above circumstances, and solves the problem of enabling a semiconductor substrate that is warped due to the formation of a through electrode to be firmly held and processed accurately. There is a problem to be solved.
本発明は、表面に金属層を有する半導体基板の該金属層をバイトで切削する半導体基板の切削方法であって、中央に開口部を有するリングフレームに粘着テープを貼着して該開口部を塞ぐとともに該粘着テープに半導体基板の裏面を貼着してワークセットを形成するワークセット形成工程と、該ワークセットの該粘着テープをチャックテーブルの上面で吸引保持するとともに該リングフレームの上面を該半導体基板の表面より下に位置づけて該リングフレームを保持し、該金属層の全面に切削痕が形成されるまで該金属層を該バイトで切削して内部応力を緩和する第1の切削工程と、該第1の切削工程の後、該ワークセットから該粘着テープを剥離する剥離工程と、該剥離工程で該粘着テープが剥離された半導体基板の裏面を該チャックテーブルで吸引保持し、該金属層の表面の高さを測定し、該バイトで該金属層を所定の高さに切削する第2の切削工程と、を備える。 The present invention is a semiconductor substrate cutting method for cutting a semiconductor substrate having a metal layer on a surface thereof with a cutting tool, wherein an adhesive tape is attached to a ring frame having an opening in the center, and the opening is formed. A work set forming step of forming a work set by closing and adhering the back surface of the semiconductor substrate to the adhesive tape; and sucking and holding the adhesive tape of the work set on the upper surface of the chuck table and the upper surface of the ring frame A first cutting step of holding the ring frame positioned below the surface of the semiconductor substrate, and cutting the metal layer with the cutting tool until the cutting marks are formed on the entire surface of the metal layer to relieve internal stress; After the first cutting step, a peeling step for peeling the adhesive tape from the work set, and a back surface of the semiconductor substrate from which the adhesive tape has been peeled in the peeling step are attached to the chuck tape. Sucked and held by Le, measured height of the surface of the metal layer, and a second cutting step of cutting the metal layer to a predetermined height in the byte.
本発明にかかる切削方法では、第1の切削工程において、半導体基板の表面全面に切削痕が形成されるまでバイトで切削して内部応力を緩和するため、半導体基板の反りを矯正することができる。したがって、第2の切削工程では、反りが矯正された半導体基板をチャックテーブルで直接吸引保持できるため、バイトによって半導体基板を高精度に所望の厚みに加工することができる。また、厚み精度の高い粘着テープも使用する必要がない。 In the cutting method according to the present invention, in the first cutting step, the internal stress is relieved by cutting with a cutting tool until a cutting mark is formed on the entire surface of the semiconductor substrate, so that the warp of the semiconductor substrate can be corrected. . Therefore, in the second cutting step, the semiconductor substrate with the warp corrected can be directly sucked and held by the chuck table, so that the semiconductor substrate can be processed to a desired thickness with a cutting tool with high accuracy. Moreover, it is not necessary to use an adhesive tape with high thickness accuracy.
図1(a)に示す半導体基板1は、貫通電極(Through Silicon Via)が形成された被加工物の一例であって、例えばシリコン基板に、その表面1aから裏面1bに貫通するビアホール2が形成されており、ビアホール2の内周面には図示しない絶縁層が形成されている。絶縁層は、例えば二酸化シリコン(SiO2),窒化シリコン(SiN),炭化シリコン(SiC)などの無機絶縁材料で構成されている。
A semiconductor substrate 1 shown in FIG. 1A is an example of a workpiece on which a through electrode (Through Silicon Via) is formed. For example, a
ビアホール2には、導電性部材が注入されて固化した貫通電極4が形成されている。導電性部材としては、例えば銅(Cu)や銅合金などの金属を用いる。図1(a)に示すように、半導体基板1の表面1a上には、ビアホール2に充填した導電性部材の残余部分として金属層3が残存している。このように構成される半導体基板1は、貫通電極4と半導体基板1との熱膨張率の違いにより反りが発生している。以下では、半導体基板1の表面1a上の金属層3に対してバイトによる切削(以下では「バイト切削」とする)を施して金属層3を除去する切削方法について説明する。
In the
(1)ワークセット形成工程
図1(a)に示すように、中央に開口部6を有する環状のリングフレーム5の下部に粘着テープ7を貼着して開口部6を塞ぐとともに、粘着テープ7の表面を上向きに露出させる。次いで、半導体基板1の裏面1b側を粘着テープ7の表面に貼着する。このようにして図1(b)に示すように、粘着テープ7を介してリングフレーム5と半導体基板1とが一体となったワークセット8を形成する。粘着テープ7は、伸縮性及び粘着性を有していればよい。
(1) Workset forming step As shown in FIG. 1A, an
(2)第1の切削工程
ワークセット形成工程を実施した後、図2に示すように、チャックテーブル10においてワークセット8を保持する。チャックテーブル10は、枠体11と、半導体基板1を保持する保持面12aを有する保持部12と、リングフレーム5を保持するフレーム保持機構13とにより構成されている。保持部12は吸引源17に連通している。チャックテーブル10の下部には、チャックテーブル10を水平方向(Y軸方向)に移動させるテーブル送り手段18が接続されている。フレーム保持機構13は、リングフレーム5が載置されるフレーム載置部14と、フレーム載置部14の一端に取り付けられた軸部15と、軸部15を中心に回転しフレーム載置部14に載置されたリングフレーム5を固定するクランプ部16とを備えている。
(2) First Cutting Process After performing the work set forming process, the work set 8 is held on the chuck table 10 as shown in FIG. The chuck table 10 includes a
まず、ワークセット8の粘着テープ7側を保持部12の保持面12aに載置するとともに、粘着テープ7を介してリングフレーム5をフレーム載置部14に載置する。その後、吸引源17の吸引力が保持面12aで作用し、粘着テープ7を介して半導体基板1を吸引保持する。また、軸部15を中心にしてクランプ部16が回転し、クランプ部16によってリングフレーム5の上面を押さえてリングフレーム5の上面を半導体基板1の表面1aよりも下側に位置づけてリングフレーム5を固定する。このとき、リングフレーム5に貼着されている粘着テープ7が径方向外側に向けて放射状に伸びるため、該粘着テープ7に貼着されている半導体基板1の反りが若干低減される。
First, the
次に、チャックテーブル10の上方に配設されたバイト切削手段20によって半導体基板1の表面1aの金属層3にバイト切削を行う。図2に示すように、バイト切削手段20は、回転可能なアーム21と、アーム21に着脱可能に装着されたバイト22と、アーム21を回転させる回転手段23と、アーム21を昇降させる昇降手段24とを備えている。昇降手段24には、昇降手段24を制御する制御手段25が接続されている。この制御手段25は、少なくともCPU及びメモリを備えており、昇降手段24のZ軸方向の送り量を調整してバイト22を所望の高さ位置に移動させることができる。
Next, the
金属層3にバイト切削を施す際には、制御手段25の制御によって昇降手段24がバイト22を−Z方向に下降させ、バイト22の下端を、金属層3の表面よりも低い所定位置に位置づける。そして、回転手段23が例えば矢印A方向に回転し、アーム21とともにバイト22を所定の回転速度で回転させる。
When cutting the
次いで、テーブル送り手段18によってチャックテーブル10を例えば−Y方向に移動させながら、保持部12の保持面12aと平行な方向に円運動するバイト22を金属層3の全面に接触させて切削痕が形成されるまでバイト切削を行う。その結果、金属層3の内部に残留している内部応力が緩和され、半導体基板1の反りが矯正される。
Next, while moving the chuck table 10 in, for example, the −Y direction by the table feeding means 18, the cutting
(3)剥離工程
第1の切削工程の後、図4に示すように、剥離テーブル30においてワークセット8を保持し、ワークセット8から粘着テープ7を剥離する。剥離テーブル30は、枠体31と、半導体基板1を保持する保持面32aを有する保持部32と、枠体31の外周側に形成されリングフレーム5を下方から支持するフレーム支持部33とにより構成されている。フレーム支持部33は、リングフレーム5を吸着保持する吸着部34を備えている。保持部32の保持面32a及び吸着部34は、吸引源35に連通している。また、枠体31の下部には、剥離テーブル30を水平方向(Y軸方向)に移動させるテーブル送り手段36が接続されている。
(3) Peeling Step After the first cutting step, the work set 8 is held on the peeling table 30 and the
ワークセット8から粘着テープ7を剥離する際には、ワークセット8を反転させて粘着テープ7を上向きにして半導体基板1の表面1a側を保持部32の保持面32aに載置するとともに、リングフレーム5をフレーム支持部33の吸着部34に載置する。そして、吸引源35が作動し、保持部32の保持面32aで半導体基板1を吸引保持するとともに、吸着部34でリングフレーム5を吸引保持する。
When peeling the
剥離テーブル30でワークセット8を保持したら、例えば粘着性を有する剥離テープ38を粘着テープ7の一端に貼り付ける。続いて、例えば把持部37で剥離テープ38の把持して持ち上げつつ、テーブル送り手段36によって、剥離テーブル30を例えば−Y方向に移動させて粘着テープ7をリングフレーム5側から剥がしていく。そして半導体基板1の裏面1bの全面から粘着テープ7を剥離する。
When the work set 8 is held by the peeling table 30, for example, an
(4)第2の切削工程
剥離工程を実施した後、金属層3の表面の高さを測定し、金属層3を所定の高さに至るまでバイト切削する。まず、図5に示すように、半導体基板1の裏面1b側を保持部12の保持面12aに載置し、半導体基板1の表面1aを上向きにさせる。そして、吸引源17の吸引力が保持面12aで作用し、保持部12で半導体基板1を吸引保持する。
(4) 2nd cutting process After implementing a peeling process, the height of the surface of the
その後、例えば測定子41を備える高さ測定手段40を用いて金属層3の表面の高さを測定する。具体的には、高さ測定手段40は、測定子41を金属層3の上面3aに接触させて第1の切削工程によって薄化された金属層3の上面3aを測定し、その測定結果を図6に示す制御手段25に送る。
Thereafter, for example, the height of the surface of the
次に、図6に示すように、バイト切削手段20によって金属層3をバイト切削する。具体的には、制御手段25は、昇降手段24により所定の送り量だけバイト22を−Z方向に下降させて、所定高さにバイト22の下端を位置づける。そして、回転手段23が例えば矢印A方向に回転し、アーム21とともにバイト22を所定の回転速度で回転させる。テーブル送り手段18によってチャックテーブル10を例えば−Y方向に移動させながら、円運動するバイト22で金属層3をバイト切削する。そして、所望量切削されると、昇降手段24によってバイト22を+Z方向に上昇させてバイト切削を終了する。
Next, as shown in FIG. 6, the
以上のとおり、本発明の切削方法では、第1の切削工程を実施してリングフレーム5を半導体基板1の表面1aよりも下側に位置づけてチャックテーブル10にワークセット8を保持させ、バイト22によって半導体基板1の表面1aの全面における金属層3に切削痕が形成されるまで切削し内部応力を緩和するため、半導体基板1の反りを矯正することができる。そして、剥離工程の後、第2の切削工程を実施するため、チャックテーブル10において反りが低減した半導体基板1を直接吸引保持することが可能となり、半導体基板1を高精度に所望の厚みに仕上げることができる。また、厚み精度の高い粘着テープも使用する必要がない。
As described above, in the cutting method of the present invention, the first cutting process is performed, the
1:半導体基板 1a:表面 1b:裏面 2:ビアホール 3:金属層
4:貫通電極 5:リングフレーム 6:開口部 7:粘着テープ
8:ワークセット
10:チャックテーブル 11:枠体 12:保持部 12a:保持面
13:フレーム保持機構 14:フレーム載置部 15:軸部
16:クランプ部 17:吸引源 18:テーブル送り手段
20:バイト切削手段 21 アーム 22:バイト 23:回転手段
24:昇降手段 25:制御手段
30:剥離テーブル 31:枠体 32:保持部 32a:保持面
33:フレーム支持部 34:吸着部 35:吸引源 36:テーブル送り手段
37:把持部 38:剥離テープ
40:高さ測定手段 41:測定子
DESCRIPTION OF SYMBOLS 1:
Claims (1)
中央に開口部を有するリングフレームに粘着テープを貼着して該開口部を塞ぐとともに該粘着テープに半導体基板の裏面を貼着してワークセットを形成するワークセット形成工程と、
該ワークセットの該粘着テープをチャックテーブルの上面で吸引保持するとともに該リングフレームの上面を該半導体基板の表面より下に位置づけて該リングフレームを保持し、該金属層の全面に切削痕が形成されるまで該金属層を該バイトで切削して内部応力を緩和する第1の切削工程と、
該第1の切削工程の後、該ワークセットから該粘着テープを剥離する剥離工程と、
該剥離工程で該粘着テープが剥離された半導体基板の裏面を該チャックテーブルで吸引保持し、該金属層の表面の高さを測定し、該バイトで該金属層を所定の高さに切削する第2の切削工程と、を備える半導体基板の切削方法。 A semiconductor substrate cutting method of cutting a semiconductor layer having a metal layer on a surface thereof with a cutting tool,
A work set forming step of sticking an adhesive tape to a ring frame having an opening in the center to close the opening and sticking a back surface of a semiconductor substrate to the adhesive tape to form a work set;
The adhesive tape of the work set is sucked and held on the upper surface of the chuck table, and the ring frame is held with the upper surface of the ring frame positioned below the surface of the semiconductor substrate, and a cutting mark is formed on the entire surface of the metal layer. A first cutting step in which the metal layer is cut with the cutting tool until the internal stress is relieved,
A peeling step of peeling the adhesive tape from the work set after the first cutting step;
The back surface of the semiconductor substrate from which the adhesive tape has been peeled in the peeling step is sucked and held by the chuck table, the height of the surface of the metal layer is measured, and the metal layer is cut to a predetermined height with the cutting tool. A semiconductor substrate cutting method comprising: a second cutting step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014166493A JP6322518B2 (en) | 2014-08-19 | 2014-08-19 | Semiconductor substrate cutting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014166493A JP6322518B2 (en) | 2014-08-19 | 2014-08-19 | Semiconductor substrate cutting method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016041459A true JP2016041459A (en) | 2016-03-31 |
JP6322518B2 JP6322518B2 (en) | 2018-05-09 |
Family
ID=55591548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014166493A Active JP6322518B2 (en) | 2014-08-19 | 2014-08-19 | Semiconductor substrate cutting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6322518B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017201650A (en) * | 2016-05-02 | 2017-11-09 | 株式会社ディスコ | Method for removing metal layer |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09248758A (en) * | 1996-03-08 | 1997-09-22 | Shin Etsu Handotai Co Ltd | Method and device for flat surface of thin plate-like work |
JPH1145866A (en) * | 1997-07-25 | 1999-02-16 | Sharp Corp | Polishing device for semiconductor wafer |
US20060281282A1 (en) * | 2005-06-08 | 2006-12-14 | Chu Fu T | Method for maching a wafer |
JP2011040631A (en) * | 2009-08-13 | 2011-02-24 | Disco Abrasive Syst Ltd | Method of grinding rigid wafer |
JP2013093383A (en) * | 2011-10-24 | 2013-05-16 | Disco Abrasive Syst Ltd | Holding method of plate-like object and machining method of plate-like object |
-
2014
- 2014-08-19 JP JP2014166493A patent/JP6322518B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09248758A (en) * | 1996-03-08 | 1997-09-22 | Shin Etsu Handotai Co Ltd | Method and device for flat surface of thin plate-like work |
JPH1145866A (en) * | 1997-07-25 | 1999-02-16 | Sharp Corp | Polishing device for semiconductor wafer |
US20060281282A1 (en) * | 2005-06-08 | 2006-12-14 | Chu Fu T | Method for maching a wafer |
JP2011040631A (en) * | 2009-08-13 | 2011-02-24 | Disco Abrasive Syst Ltd | Method of grinding rigid wafer |
JP2013093383A (en) * | 2011-10-24 | 2013-05-16 | Disco Abrasive Syst Ltd | Holding method of plate-like object and machining method of plate-like object |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017201650A (en) * | 2016-05-02 | 2017-11-09 | 株式会社ディスコ | Method for removing metal layer |
Also Published As
Publication number | Publication date |
---|---|
JP6322518B2 (en) | 2018-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5755043B2 (en) | Processing method of semiconductor wafer | |
JP5140014B2 (en) | Manufacturing method of semiconductor device | |
JP2009021462A (en) | Method for processing wafer | |
JP2013021017A (en) | Wafer grinding method | |
JP2014192184A (en) | Manufacturing method for semiconductor package, semiconductor chip support carrier, and chip mounting device | |
TW201820436A (en) | Wafer processing method does not require forming a plurality of laser processing grooves on the front surface of the wafer to improve productivity | |
JP5068705B2 (en) | Chuck table of processing equipment | |
JP6824583B2 (en) | Wafer processing method | |
JP5399542B2 (en) | Manufacturing method of semiconductor device | |
TW201820447A (en) | Wafer processing method does not require forming a plurality of laser processing grooves on the front surface of the wafer to improve productivity | |
US20220181192A1 (en) | Solder bump formation using wafer with ring | |
JP6322518B2 (en) | Semiconductor substrate cutting method | |
TW201905996A (en) | Wafer processing method | |
TWI685556B (en) | Cutting processing method of workpiece | |
US20170103919A1 (en) | Fabrication method for semiconductor device | |
JP2015199153A (en) | Holding table, and grinding method and cutting method using the same | |
JP5508108B2 (en) | Manufacturing method of semiconductor device | |
CN107316833B (en) | Method for processing wafer | |
JP5508111B2 (en) | Manufacturing method of semiconductor device | |
TW201604978A (en) | Method of manufacturing a medium substrate | |
US8232183B2 (en) | Process and apparatus for wafer-level flip-chip assembly | |
CN107309555B (en) | Method for processing wafer | |
JP2013219245A (en) | Method for manufacturing semiconductor device | |
JP5595790B2 (en) | Wafer processing method | |
JP2010182901A (en) | Method of dividing semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6322518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |