JP2016039177A - Lift-off mask, semiconductor device manufactured by using the same, and mems element - Google Patents

Lift-off mask, semiconductor device manufactured by using the same, and mems element Download PDF

Info

Publication number
JP2016039177A
JP2016039177A JP2014159692A JP2014159692A JP2016039177A JP 2016039177 A JP2016039177 A JP 2016039177A JP 2014159692 A JP2014159692 A JP 2014159692A JP 2014159692 A JP2014159692 A JP 2014159692A JP 2016039177 A JP2016039177 A JP 2016039177A
Authority
JP
Japan
Prior art keywords
lift
mask
opening
thin film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014159692A
Other languages
Japanese (ja)
Other versions
JP6384755B2 (en
Inventor
政隆 成田
Masataka Narita
政隆 成田
稔貴 古田
Toshitaka Furuta
稔貴 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014159692A priority Critical patent/JP6384755B2/en
Publication of JP2016039177A publication Critical patent/JP2016039177A/en
Application granted granted Critical
Publication of JP6384755B2 publication Critical patent/JP6384755B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a lift-off mask capable of reducing processing time for a lift-off processing step and removing residual, while keeping mask removal ability of chemical, a semiconductor device using the same and a MEMS element.SOLUTION: The lift-off mask comprises an opening 1a for forming a desired thin film pattern; and at least one of openings 1b, 1c for chemical inflow and for not forming the desired thin film pattern.SELECTED DRAWING: Figure 1

Description

本発明は、リフトオフマスク並びにそれを用いて製造された半導体素子およびMEMS素子に関する。   The present invention relates to a lift-off mask, and a semiconductor device and a MEMS device manufactured using the lift-off mask.

従来より、半導体素子、MEMS(Micro Electro Mechanical Systems)素子等には、基板に薄膜パターンを形成する製造プロセスにてリフトオフマスクが用いられる。このようなリフトオフマスクは、目的とする薄膜パターンに対応する開口部を備えて形成される。そして、目的薄膜パターンおよび薄膜の成膜後に、リフトオフマスクを選択的に除去する薬液(以下、エッチング液ともいう)により、前記リフトオフマスクの上部に形成された薄膜とともに除去される(以下、リフトオフ処理工程ともいう)。   Conventionally, a lift-off mask is used for a semiconductor element, a MEMS (Micro Electro Mechanical Systems) element, and the like in a manufacturing process for forming a thin film pattern on a substrate. Such a lift-off mask is formed with an opening corresponding to a target thin film pattern. After the formation of the target thin film pattern and the thin film, it is removed together with the thin film formed on the lift-off mask by a chemical solution (hereinafter also referred to as an etching solution) that selectively removes the lift-off mask (hereinafter referred to as a lift-off process). Also called a process).

図4は、従来のリフトオフ処理工程を説明するための、リフトオフマスク100を載置した基板200の一例を示す模式的な平面図である。リフトオフマスク100は、半導体素子またはMEMS素子の機能に必要な目的薄膜パターンを有する目的薄膜を形成する位置に対応した開口部100aを備え、かつ、基板200表面およびその周縁部に設けた複数の電極パッド300を覆うように基板200に載置される。   FIG. 4 is a schematic plan view showing an example of a substrate 200 on which a lift-off mask 100 is placed for explaining a conventional lift-off process. The lift-off mask 100 includes an opening 100a corresponding to a position where a target thin film having a target thin film pattern necessary for the function of the semiconductor element or the MEMS element is formed, and a plurality of electrodes provided on the surface of the substrate 200 and the peripheral edge thereof. It is placed on the substrate 200 so as to cover the pad 300.

図5は、図4のリフトオフマスクにさらに上記目的薄膜を構成する層400を形成した積層体のB−B線断面を説明する模式図である。目的薄膜401が開口部100aを介して基板200上に形成され、除去される薄膜402がリフトオフマスク100の上部に形成される。また、目的薄膜401とそれが形成される基板200とが段差部を形成する。リフトオフマスク100のみを除去する薬液を開口部から流入させると、薬液は、図中の矢印の向き、すなわち、基板中央部から端部へ向かう。これにより、リフトオフマスク100および薄膜402を除去する。リフトオフ処理工程後には、前記段差部の側面から近傍までの基板200上および電極パッド300上に、薬液またはリフトオフマスク100の組成に起因する残渣物100rが生ずることがあった。   FIG. 5 is a schematic diagram for explaining a cross section taken along the line BB of the laminate in which the layer 400 constituting the target thin film is further formed on the lift-off mask of FIG. A target thin film 401 is formed on the substrate 200 through the opening 100a, and a thin film 402 to be removed is formed on the lift-off mask 100. Further, the target thin film 401 and the substrate 200 on which the target thin film 401 is formed form a stepped portion. When a chemical solution for removing only the lift-off mask 100 is introduced from the opening, the chemical solution is directed in the direction of the arrow in the drawing, that is, from the center of the substrate toward the end. Thereby, the lift-off mask 100 and the thin film 402 are removed. After the lift-off process, a residue 100r due to the chemical solution or the composition of the lift-off mask 100 may be generated on the substrate 200 and the electrode pad 300 from the side surface to the vicinity of the stepped portion.

従来技術による方法では、リフトオフ処理工程の時間が長くなるとともに、薬液の劣化によりリフトオフマスクに対する除去能が低下するという問題があった。また、残渣物が、目的薄膜の側面または近傍および電極パッド等に残留した結果、その残渣物が存在することにより製造中の基板に異物が付着するという問題があった。   In the method according to the prior art, there are problems that the time of the lift-off treatment process becomes long and the removal ability for the lift-off mask is lowered due to deterioration of the chemical solution. Further, as a result of the residue remaining on the side surface or the vicinity of the target thin film and the electrode pad, there is a problem that foreign matters adhere to the substrate being manufactured due to the presence of the residue.

前記課題に照らして、本発明は、薬液のマスクの除去能を維持しつつ、リフトオフ処理工程の時間を短縮し、かつ、残渣物が生じにくいリフトオフマスク並びにそれを用いて製造された半導体素子及びMEMS素子を提供することを目的としている。   In light of the above-described problems, the present invention provides a lift-off mask that reduces the time of the lift-off treatment process while maintaining the ability to remove the chemical mask, and a semiconductor device manufactured using the lift-off mask, which is less likely to generate residues. An object is to provide a MEMS device.

本発明は、前記課題を解決するためになされたものである。すなわち、本発明は、一実施形態によれば、リフトオフマスクである。本発明に係るリフトオフマスクは、目的薄膜パターンを形成するための開口部と、目的薄膜パターンを形成しない薬液流入用の少なくとも一つの開口部とを備える。   The present invention has been made to solve the above problems. That is, the present invention is a lift-off mask according to one embodiment. The lift-off mask according to the present invention includes an opening for forming a target thin film pattern and at least one opening for inflow of a chemical solution that does not form the target thin film pattern.

前記リフトオフマスクにおいて、前記薬液流入用の少なくとも一つの開口部は、前記目的薄膜パターンを形成するための開口部と離間して、かつ、前記目的薄膜パターンを形成するための開口部の外周縁を取り囲んで設けられることが好ましい。   In the lift-off mask, at least one opening for inflowing the chemical solution is separated from an opening for forming the target thin film pattern, and an outer peripheral edge of the opening for forming the target thin film pattern is formed. It is preferable to be provided surrounding.

前記リフトオフマスクは、単位素子を構成する基板および該基板上に設けられた複数の電極パッド上を被覆して形成される前記リフトオフマスクであって、前記電極パッドが前記基板の端部近傍に位置しており、その中央部に前記目的薄膜パターンを形成するための開口部が配置され、前記目的薄膜パターンを形成するための開口部と、前記電極パッドを被覆するリフトオフマスクの領域との間に、前記薬液流入用の少なくとも一つの開口部が配置されることが好ましい。   The lift-off mask is a lift-off mask formed so as to cover a substrate constituting a unit element and a plurality of electrode pads provided on the substrate, and the electrode pad is positioned in the vicinity of an end portion of the substrate. An opening for forming the target thin film pattern is disposed at a central portion between the opening for forming the target thin film pattern and a lift-off mask region covering the electrode pad. Preferably, at least one opening for inflowing the chemical solution is disposed.

前記リフトオフマスクにおいて、前記電極パッドを被覆するリフトオフマスクの領域と前記基板端部を被覆するリフトオフマスクの領域との間に、前記薬液流入用の少なくとも一つの開口部がさらに配置されることが好ましい。   In the lift-off mask, it is preferable that at least one opening for inflow of the chemical solution is further disposed between a lift-off mask region covering the electrode pad and a lift-off mask region covering the substrate end. .

本発明は、また別の実施形態によれば、半導体素子またはMEMS素子の製造方法である。本発明に係る半導体素子またはMEMS素子の製造方法は、単位素子を構成する基板もしくは所定の層上に成膜し、該膜をパターニングして、前述のいずれかのリフトオフマスクを形成する工程と、前記リフトオフマスク上に薄膜を形成する工程と、前記リフトオフマスクに薬液を流入させるリフトオフ処理工程とを備える。   The present invention, according to yet another embodiment, is a method for manufacturing a semiconductor device or a MEMS device. A method of manufacturing a semiconductor element or a MEMS element according to the present invention includes forming a film on a substrate or a predetermined layer constituting a unit element, patterning the film, and forming any one of the lift-off masks described above. A step of forming a thin film on the lift-off mask; and a lift-off treatment step of flowing a chemical into the lift-off mask.

本発明は、また別の実施形態によれば、前記リフトオフマスクを用いて製造された半導体素子またはMEMS素子である。   According to another embodiment, the present invention is a semiconductor device or a MEMS device manufactured using the lift-off mask.

本発明によれば、薬液のマスクの除去能を維持しつつ、リフトオフ処理工程の時間を短縮することができる。特に、メタルマスクの場合、電極パット上に生じやすいエッチング由来の残渣物の可能性を低減される。また、レジストマスクの場合、基板上の段差部の側面から近傍にレジスト材が残る可能性が低減される。また特には、基板表面積に対して目的薄膜の面積が小さく、リフトオフ処理工程により除去される部分が大きい場合に有用なリフトオフマスク並びにそれを用いて製造された半導体素子およびMEMS素子を提供する。   ADVANTAGE OF THE INVENTION According to this invention, the time of a lift-off process process can be shortened, maintaining the removal capability of a chemical | medical solution mask. In particular, in the case of a metal mask, the possibility of etching-derived residue that tends to occur on the electrode pad is reduced. In the case of a resist mask, the possibility that the resist material remains in the vicinity from the side surface of the stepped portion on the substrate is reduced. In particular, the present invention provides a lift-off mask useful when the area of the target thin film is small with respect to the surface area of the substrate and the portion removed by the lift-off process is large, and a semiconductor device and a MEMS device manufactured using the lift-off mask.

図1は、本発明の第1実施形態に係るリフトオフマスクが形成された素子基板を示す模式的な平面図である。FIG. 1 is a schematic plan view showing an element substrate on which a lift-off mask according to a first embodiment of the present invention is formed. 図2は、図1のA−A線断面図である。2 is a cross-sectional view taken along line AA in FIG. 図3は、本発明の第1実施形態に係るリフトオフマスクを用いた半導体素子およびMEMS素子の製造方法について、リフトオフマスクが形成された状態におけるリフトオフ処理工程を示す模式的な断面図である。FIG. 3 is a schematic cross-sectional view showing a lift-off process step in a state in which a lift-off mask is formed in the semiconductor device and MEMS device manufacturing method using the lift-off mask according to the first embodiment of the present invention. 図4は、従来のリフトオフマスク形成の一例を示す模式的な平面図である。FIG. 4 is a schematic plan view showing an example of conventional lift-off mask formation. 図5は、図4のリフトオフマスクに目的薄膜を形成した積層体のB−B線断面におけるリフトオフ処理工程の一例を説明する模式図である。FIG. 5 is a schematic diagram for explaining an example of a lift-off process in the cross section taken along the line BB of the laminate in which the target thin film is formed on the lift-off mask of FIG.

以下に、図面を参照して、本発明の実施形態を説明する。なお、本発明は、以下に説明する実施形態によって限定されない。   Embodiments of the present invention will be described below with reference to the drawings. In addition, this invention is not limited by embodiment described below.

[リフトオフマスク]
本発明は、一実施形態によればリフトオフマスクである。以下の説明は、リフトオフマスクが電極パッドを備える基板上に他の層を介することなく設けられる実施形態について説明する。本実施形態のリフトオフマスクは、目的薄膜パターンを形成するための開口部と、薬液流入用の少なくとも1つの開口部であって、目的薄膜パターンを形成しない開口部とを少なくとも備える。
[Lift-off mask]
The present invention is a lift-off mask according to one embodiment. The following description describes an embodiment in which a lift-off mask is provided on a substrate with electrode pads without any other layers. The lift-off mask of this embodiment includes at least an opening for forming a target thin film pattern, and at least one opening for inflow of a chemical solution and not forming a target thin film pattern.

図1は、単位素子を構成する基板2に載置したリフトオフマスク1の模式的な平面図であり、図2は、図1のA−A線断面図である。図1中、基板2は、略方形状を有し、そのリフトオフマスク形成面の四隅の近傍に離間して埋め込んだ4つの略方形状の電極パッド3を備える。図2を参照すると、基板2のリフトオフマスク形成面と電極パッド3のリフトオフマスク形成面は、同一平面をなす。なお、「リフトオフマスク形成面」とは、リフトオフマスク1に被覆される基板2もしくは電極パッド3の面をいう。本実施形態によるリフトオフマスクは、複数の単位素子を構成する基板2から構成されるさらに大きな基板上に設けることができるが、説明の便宜上、図1では単位素子を構成する基板2上のリフトオフマスク1の構成を例示している。   FIG. 1 is a schematic plan view of a lift-off mask 1 placed on a substrate 2 constituting a unit element, and FIG. 2 is a cross-sectional view taken along line AA of FIG. In FIG. 1, the substrate 2 has a substantially square shape, and includes four substantially square electrode pads 3 which are embedded in the vicinity of the four corners of the lift-off mask forming surface. Referring to FIG. 2, the lift-off mask formation surface of the substrate 2 and the lift-off mask formation surface of the electrode pad 3 are on the same plane. The “lift-off mask forming surface” refers to the surface of the substrate 2 or the electrode pad 3 that is covered with the lift-off mask 1. The lift-off mask according to the present embodiment can be provided on a larger substrate composed of the substrate 2 constituting a plurality of unit elements. However, for convenience of explanation, the lift-off mask on the substrate 2 constituting the unit element is shown in FIG. 1 is illustrated.

リフトオフマスク1は、リフトオフ処理工程に用いる薬液に可溶な金属材料またはレジスト材料から構成されるマスクであって、所定の厚みを有し、かつ、基板2の外形を少なくとも覆う略方形状の形状からなる。図1中、リフトオフマスク1は、基板2および基板2上の端部近傍に位置して設けられた複数の電極パッド3の表面を被覆して形成されている。リフトオフマスク1は、第一開口部1aと、第二開口部1bと、任意選択的に第三開口部1cとを備えている。図2に示す開口部1a〜1cは、リフトオフマスク1を貫通しており、これらにより基板2の表面が露出している。   The lift-off mask 1 is a mask made of a metal material or resist material that is soluble in a chemical solution used in the lift-off process, has a predetermined thickness, and has a substantially rectangular shape that covers at least the outer shape of the substrate 2. Consists of. In FIG. 1, the lift-off mask 1 is formed so as to cover the surface of a substrate 2 and a plurality of electrode pads 3 provided in the vicinity of an end portion on the substrate 2. The lift-off mask 1 includes a first opening 1a, a second opening 1b, and optionally a third opening 1c. The openings 1a to 1c shown in FIG. 2 penetrate the lift-off mask 1, and thereby the surface of the substrate 2 is exposed.

以下、各開口部について説明する。各開口部の形成位置は、リフトオフマスクにより被覆される面を有する基板2と、電極パッド3と、その他の図示しない部材との関係で好ましくは決定される。   Hereinafter, each opening will be described. The position where each opening is formed is preferably determined by the relationship between the substrate 2 having the surface covered with the lift-off mask, the electrode pad 3, and other members (not shown).

第一開口部1aは、略方形状の開口領域を有し、目的薄膜パターンを形成するためにリフトオフマスク1の略中央部に設けられている。また、第一開口部1aは、電極パッド3に接触しない位置にある。なお、開口部が、下層の特定の部材と接触しないときとは、開口部が特定の部材上に位置することなく、開口部により形成される薄膜が下層の特定の部材と接触しないことをいう。第一開口部1aの形状および寸法は、目的薄膜の形状に適合するように決定することができ、特定の形状に限定されない。本明細書において、目的薄膜パターンとは、リフトオフマスク1により基板2上に形成されて、半導体素子、MEMS素子等の単位素子の一部として特定の電気的作用を担う、薄膜の形状をいう。   The first opening 1a has a substantially rectangular opening region, and is provided at a substantially central portion of the lift-off mask 1 in order to form a target thin film pattern. Further, the first opening 1 a is in a position where it does not contact the electrode pad 3. The term “when the opening does not contact the specific member in the lower layer” means that the thin film formed by the opening does not contact the specific member in the lower layer without the opening being positioned on the specific member. . The shape and dimensions of the first opening 1a can be determined so as to match the shape of the target thin film, and are not limited to a specific shape. In this specification, the target thin film pattern refers to the shape of a thin film formed on the substrate 2 by the lift-off mask 1 and having a specific electric action as a part of a unit element such as a semiconductor element or a MEMS element.

第二開口部1bは、所定の幅を有する口の字形状であり、第二開口部1bは、主として、薬液流入のためにリフトオフマスク1に設けられている。そして、これにより、本来の目的に不要な、すなわち、半導体素子、MEMS素子等の単位素子の一部として特定の電気的作用を担うことのない薄膜パターンを形成しうる。第二開口部1bは、第一開口部1aと離間し、かつ、その外周縁を取り囲んで設けられている。また、図2中、第二開口部1bは、基板2および複数の電極パッド3上を被覆した状態のリフトオフマスク1を平面視した場合に、第一開口部1aと電極パッド3を被覆する領域との間に設けられ、第二開口部1bが電極パッド3上に設けられることはない。さらに、第二開口部1bは、半導体素子またはMEMS素子等の単位素子の機能を阻害しない位置、例えば、外部または内部の電源電圧の供給および/または信号の送受信を行うリード線および電極パッド3の位置に存在しない位置に設けられる。   The second opening 1b has a mouth shape having a predetermined width, and the second opening 1b is mainly provided in the lift-off mask 1 for inflow of a chemical solution. As a result, it is possible to form a thin film pattern that is not necessary for the original purpose, that is, does not bear a specific electrical action as a part of a unit element such as a semiconductor element or a MEMS element. The 2nd opening part 1b is spaced apart from the 1st opening part 1a, and is provided surrounding the outer periphery. In FIG. 2, the second opening 1 b is a region covering the first opening 1 a and the electrode pad 3 when the lift-off mask 1 in a state of covering the substrate 2 and the plurality of electrode pads 3 is viewed in plan view. The second opening 1b is not provided on the electrode pad 3. Further, the second opening 1b is provided at a position where the function of a unit element such as a semiconductor element or a MEMS element is not hindered, for example, an external or internal supply voltage and / or a lead wire for transmitting / receiving a signal and the electrode pad 3 It is provided at a position that does not exist in the position.

これらの下層との位置関係を満たすように開口部の形状および寸法を適宜決定することができる。図示する第二開口部1bは連通しており、また直線で構成される形状であるが、第二開口部1bの形状は、O字状、I字状、L字状、U字状、あるいは、その組み合わせからなる形状であってもよく、連通していない複数の開口部であってもよい。   The shape and dimensions of the opening can be appropriately determined so as to satisfy the positional relationship with these lower layers. The illustrated second opening 1b is in communication and has a straight line shape, but the second opening 1b has an O-shape, I-shape, L-shape, U-shape, or The shape may be a combination thereof, or may be a plurality of openings that are not in communication.

第三開口部1cは、所定の幅を有する口の字形状であり、任意選択的に薬液流入のためにリフトオフマスク1に設けることができる。第三開口部1cも同様に、本来の目的に不要な薄膜パターンを形成しうる。第三開口部1cは、第二開口部1bの外周縁から離間して、かつ、これを取り囲んで設けられる。また、図1中、第三開口部1cは、基板2および複数の電極パッド3上を被覆した状態のリフトオフマスク1を平面視した場合に、電極パッド3を被覆するリフトオフマスク1の領域と、基板2端部を被覆するリフトオフマスク1の領域との間に設けられる。さらに、第三開口部1cも、半導体素子またはMEMS素子等の単位素子の機能を阻害しない位置に設けられる。第三開口部1cの形状および寸法は、図示する特定の形状に限定されず、第二開口部1bと同様に決定することができる。第三開口部1cの形状は第二開口部1bの形状と相似形であることが好ましい。なお、「基板端部を被膜するリフトオフマスクの領域」とは、基板の端部およびその近傍を被膜したリフトオフマスク1の領域をいう。   The third opening 1c has a mouth shape having a predetermined width, and can be optionally provided in the lift-off mask 1 for inflow of a chemical solution. Similarly, the third opening 1c can form a thin film pattern unnecessary for the original purpose. The third opening 1c is provided so as to be separated from and surround the outer peripheral edge of the second opening 1b. Further, in FIG. 1, the third opening 1 c includes a region of the lift-off mask 1 that covers the electrode pad 3 when the lift-off mask 1 that covers the substrate 2 and the plurality of electrode pads 3 is viewed in plan view. It is provided between the region of the lift-off mask 1 covering the end of the substrate 2. Furthermore, the 3rd opening part 1c is also provided in the position which does not inhibit the function of unit elements, such as a semiconductor element or a MEMS element. The shape and size of the third opening 1c are not limited to the specific shape shown in the figure, and can be determined in the same manner as the second opening 1b. The shape of the third opening 1c is preferably similar to the shape of the second opening 1b. The “region of the lift-off mask that covers the end portion of the substrate” refers to a region of the lift-off mask 1 that covers the end portion of the substrate and the vicinity thereof.

なお、開口部の数は、図示した数に限定されない、半導体素子またはMEMS素子等の単位素子の機能を阻害しない範囲で、第二開口部もしくは第三開口部を形成する領域に、薬液流入のための第四、第五開口部を形成してもよい。   Note that the number of openings is not limited to the number shown in the figure, and the chemical solution inflows into the region where the second opening or the third opening is formed within a range that does not hinder the function of a unit element such as a semiconductor element or a MEMS element. For this purpose, fourth and fifth openings may be formed.

このような構造的特徴を備えるリフトオフマスクの材料および製造方法については、リフトオフマスクを用いた半導体素子およびMEMS素子の製造方法において、詳述する。   The material and manufacturing method of the lift-off mask having such a structural feature will be described in detail in the method of manufacturing a semiconductor element and a MEMS element using the lift-off mask.

[リフトオフマスクを用いた半導体素子およびMEMS素子の製造方法]
以上の構成を備える本発明に係るリフトオフマスクを用いた半導体素子およびMEMS素子の製造方法を説明する。本発明の一第実施形態による半導体素子およびMEMS素子の製造方法は、単位素子を構成する基板もしくは所定の層上に成膜し、該膜をパターニングして、リフトオフマスクを形成する工程と、前記リフトオフマスク上に薄膜を形成する工程と、前記薄膜に薬液を流入させるリフトオフ処理工程とを少なくとも含む。
[Method of manufacturing semiconductor device and MEMS device using lift-off mask]
A method for manufacturing a semiconductor element and a MEMS element using the lift-off mask according to the present invention having the above-described configuration will be described. A method of manufacturing a semiconductor device and a MEMS device according to one embodiment of the present invention includes a step of forming a film on a substrate or a predetermined layer constituting a unit element, patterning the film, and forming a lift-off mask, The method includes at least a step of forming a thin film on a lift-off mask and a lift-off process step of flowing a chemical into the thin film.

リフトオフマスク形成工程は、基板2もしくは所望の層上に成膜、パターニングして、前述した構成のリフトオフマスク1を形成する工程である。前述の構成では、基板2上にリフトオフマスク1が設けられる形態について説明したが、層間絶縁膜を挟む積層構造体の最上層にリフトオフマスク1が形成されてもよい。リフトオフマスクがメタルマスクの場合、蒸着等の通常の成膜法により、基板2上に金属膜を成膜する。あるいは、リフトオフマスクがレジストマスクの場合、フォトリソグラフィ等の成膜法により、基板2上にレジスト膜を成膜する。続いて、前記金属膜またはレジスト膜をパターニングすることにより、所定の開口部を有するリフトオフマスクを形成する。リフトオフマスクがメタルマスクの場合、レーザ法等の通常の加工法により、前記金属膜をパターニングする。あるいは、リフトオフマスクがレジストマスクの場合、フォトリソグラフィ等の露光法および現像法により、レジスト膜をパターニングする。   The lift-off mask forming step is a step of forming the lift-off mask 1 having the above-described configuration by forming and patterning on the substrate 2 or a desired layer. In the above-described configuration, the form in which the lift-off mask 1 is provided on the substrate 2 has been described. However, the lift-off mask 1 may be formed on the uppermost layer of the stacked structure sandwiching the interlayer insulating film. When the lift-off mask is a metal mask, a metal film is formed on the substrate 2 by a normal film formation method such as vapor deposition. Alternatively, when the lift-off mask is a resist mask, a resist film is formed on the substrate 2 by a film forming method such as photolithography. Subsequently, a lift-off mask having a predetermined opening is formed by patterning the metal film or the resist film. When the lift-off mask is a metal mask, the metal film is patterned by a normal processing method such as a laser method. Alternatively, when the lift-off mask is a resist mask, the resist film is patterned by an exposure method such as photolithography and a development method.

リフトオフマスク1は、通常のリフトオフマスクに用いられる材料、例えば、金属材料あるいはレジスト材料により構成されていてもよい。金属膜の材料としては、アルミニウム(Al)、銅(Cu)、ニッケル(Ni)、クロム(Cr)等の金属材料またはこれらのうち一以上を備えてなる積層体が挙げられるが、特定の材料には限定されない。また、レジスト材料としては、二酸化ケイ素(SiO)、窒化膜(Si/SiN)等のレジスト材料またはこれらのうち一以上を備えてなる積層体が挙げられるが、特定の材料には限定されない。 The lift-off mask 1 may be made of a material used for a normal lift-off mask, for example, a metal material or a resist material. Examples of the material of the metal film include a metal material such as aluminum (Al), copper (Cu), nickel (Ni), chromium (Cr), or a laminate including one or more of these, but a specific material. It is not limited to. In addition, examples of the resist material include resist materials such as silicon dioxide (SiO 2 ) and nitride film (Si 3 N 4 / SiN) or a laminate including one or more of these materials, but specific materials include It is not limited.

続く薄膜を形成する工程は、リフトオフマスク1の上方より、従来の成膜法により、基板2およびリフトマスク1上に目的薄膜を含む薄膜4を形成する工程である。薄膜を形成する成膜法としては、PVD法等の被覆法が挙げられる。   The subsequent thin film forming step is a step of forming the thin film 4 including the target thin film on the substrate 2 and the lift mask 1 from above the lift-off mask 1 by the conventional film forming method. Examples of the film forming method for forming the thin film include a coating method such as a PVD method.

薄膜4は、白金(Pt)、金(Au)、銅(Cu)、タンタル(Ta)、チタニウム(Ti)等の金属元素およびその金属酸化物、これらの複合酸化物、これらの積層体またはこれらからなる半導体材料であってよいが、これらには限定されない。   The thin film 4 is made of a metal element such as platinum (Pt), gold (Au), copper (Cu), tantalum (Ta), titanium (Ti) and the like, a metal oxide thereof, a composite oxide thereof, a laminate thereof, or a laminate thereof. However, the present invention is not limited to these.

図3は、本発明に係るリフトオフマスク1が形成された状態における、半導体素子およびMEMS素子の製造方法における薄膜形成工程およびリフトオフ処理工程を説明する模式的な断面図である。薄膜形成工程により、基板2上に、第一開口部1aの形状に対応した目的薄膜パターンを有する薄膜41が形成される。目的薄膜41は、半導体素子、MEMS素子等の単位素子の一部として機能する。   FIG. 3 is a schematic cross-sectional view for explaining a thin film forming process and a lift-off process in the method for manufacturing a semiconductor element and a MEMS element in a state where the lift-off mask 1 according to the present invention is formed. A thin film 41 having a target thin film pattern corresponding to the shape of the first opening 1a is formed on the substrate 2 by the thin film forming step. The target thin film 41 functions as part of a unit element such as a semiconductor element or a MEMS element.

また、第一開口部1aと第二開口部1bとの間のリフトオフマスク1上に薄膜42が形成され、第二開口部1bと第三開口部1cとの間のリフトオフマスク1上に薄膜43が形成され、第三開口部1cと基板2の端部との間のリフトオフマスク1上に薄膜44が形成される。これらの薄膜は、リフトオフ処理工程により、リフトオフマスク1とともに除去される。   A thin film 42 is formed on the lift-off mask 1 between the first opening 1a and the second opening 1b, and a thin film 43 is formed on the lift-off mask 1 between the second opening 1b and the third opening 1c. The thin film 44 is formed on the lift-off mask 1 between the third opening 1c and the end of the substrate 2. These thin films are removed together with the lift-off mask 1 by a lift-off process.

また、基板2上に、リフトオフマスク1の第二開口部1bを介して、第二開口部1bの形状に対応した薄膜パターンを有する薄膜45が形成される。さらに、任意選択的に、第三開口部1cが存在する場合には、第三開口部1cの形状に対応した薄膜パターンを有する薄膜46が形成される。薄膜45および薄膜46は、半導体素子、MEMS素子等の単位素子と電気的に関連付けられることはなく、半導体素子の機能を阻害しない位置にある。そしてこれらの薄膜4が形成された後、リフトオフマスク1の第一開口部1a、第二開口部1bおよび第三開口部1cに起因して、薄膜4にも開口部4a、開口部4bおよび開口部4cが形成される。   Further, a thin film 45 having a thin film pattern corresponding to the shape of the second opening 1 b is formed on the substrate 2 through the second opening 1 b of the lift-off mask 1. Further, optionally, when the third opening 1c exists, a thin film 46 having a thin film pattern corresponding to the shape of the third opening 1c is formed. The thin film 45 and the thin film 46 are not electrically associated with a unit element such as a semiconductor element or a MEMS element, and are in positions that do not hinder the function of the semiconductor element. After these thin films 4 are formed, due to the first opening 1a, the second opening 1b and the third opening 1c of the lift-off mask 1, the thin film 4 also has the openings 4a, 4b and openings. Part 4c is formed.

続くリフトオフ処理工程では、薄膜形成工程により形成された積層体に薬液を適用する。図3を参照すると、薄膜4の開口部4a〜4cから流入した薬液は、接触したリフトオフマスク1のみを選択的に溶解させて除去する。   In the subsequent lift-off treatment process, the chemical solution is applied to the laminate formed by the thin film formation process. Referring to FIG. 3, the chemical solution that has flowed from the openings 4 a to 4 c of the thin film 4 is removed by selectively dissolving only the lift-off mask 1 that is in contact therewith.

リフトオフマスク1を除去する薬液は、リフトオフマスクの材料および目的薄膜の材料との関係から当業者が適宜決定することができる。リフトオフマスク1がメタルマスクである場合、薬液としては、燐硝酢酸(HPO/HNO/CHCOOH/HO)等が挙げられる。リフトオフマスク1がレジストマスクである場合、有機アルカリからなる剥離液、例えばTMAH(N(CH)OH)等が挙げられる。また、前記薬液は、経時的にエッチンググレードを維持するための従来の酸化剤または還元剤を含んでもよい。 A chemical solution for removing the lift-off mask 1 can be appropriately determined by those skilled in the art from the relationship between the material of the lift-off mask and the material of the target thin film. In the case where the lift-off mask 1 is a metal mask, examples of the chemical liquid include phosphonic acetic acid (H 3 PO 4 / HNO 3 / CH 3 COOH / H 2 O). When the lift-off mask 1 is a resist mask, a stripping solution made of organic alkali, for example, TMAH (N (CH 3 ) 4 OH) or the like can be used. The chemical solution may contain a conventional oxidizing agent or reducing agent for maintaining the etching grade over time.

本発明のリフトオフマスク1には、開口部が複数設けられているため、薬液の浸み込み経路が増加し、リフトオフマスクと薬液の接触面積も従来と比較して大きくなっている。例えば、開口部4aから流入した薬液は、目的膜41から薄膜45へ向かう流れを形成する。開口部4bから流入した薬液は、薄膜45から目的薄膜41へ向かう流れと、薄膜45から電極パッド3へ向かう流れを形成する。また、開口部4cから流入した薬液は、薄膜46から電極パッド3へ向かう流れと、薄膜46から基板の端部へ向かう流れを形成する。すなわち、図5における従来技術と比較して、開口部4bおよび開口部4cが存在する場合は、少なくとも二方向からリフトオフマスク1の除去が可能となる。また、図示しないが、図3の紙面手前および紙面後方へ向かう薬液の流れが存在し、これらの流れの全てが相まって、薬液によるリフトオフマスク1の除去を促進することができる。   Since the lift-off mask 1 of the present invention is provided with a plurality of openings, the chemical solution penetration path is increased, and the contact area between the lift-off mask and the chemical solution is also increased compared to the prior art. For example, the chemical solution flowing in from the opening 4 a forms a flow from the target film 41 toward the thin film 45. The chemical solution flowing in from the opening 4 b forms a flow from the thin film 45 toward the target thin film 41 and a flow from the thin film 45 toward the electrode pad 3. Moreover, the chemical | medical solution which flowed in from the opening part 4c forms the flow which goes to the electrode pad 3 from the thin film 46, and the flow which goes to the edge part of a board | substrate from the thin film 46. FIG. That is, as compared with the prior art in FIG. 5, when the opening 4b and the opening 4c exist, the lift-off mask 1 can be removed from at least two directions. Although not shown, there is a flow of the chemical liquid toward the front side and the rear side of the paper plane in FIG. 3, and all of these flows can be combined to promote the removal of the lift-off mask 1 by the chemical liquid.

また、目的薄膜41と基板2とが形成する段差部、薄膜45と基板2とが形成する段差部、薄膜46と基板2とが形成する段差部および電極パッド3には、開口部4a〜4cから流入した薬液が回り込む。これにより、段差部の側面およびその近傍並びに電極パッド3上に残渣を残すことなく、リフトオフ処理工程を行うことができる。   Further, the step portions formed by the target thin film 41 and the substrate 2, the step portions formed by the thin film 45 and the substrate 2, the step portions formed by the thin film 46 and the substrate 2, and the electrode pads 3 have openings 4a to 4c. The chemical that flows in through Thereby, a lift-off process process can be performed without leaving a residue on the side surface of the stepped portion and the vicinity thereof and on the electrode pad 3.

素子製造工程終了後、従来のワイヤボンディング、ワイヤレスボンディング等の方法により、実装工程を行うことができる。この実装工程は、従来の実装装置を用いて、目的薄膜41、外部または内部の電源若しくは回路と電極パッド3とをリード線を介して接続することにより、実施できる。リフトオフ処理工程により、電極パッド3上の残渣物が完全に除去されているため、実装工程におけるボンディング強度のバラつきを低減できる。ワイヤレスボンディングにより実装すれば、前記電源若しくは前記回路と電極パッド3との間の接触抵抗が安定するため、好ましい。   After the element manufacturing process is completed, the mounting process can be performed by a conventional method such as wire bonding or wireless bonding. This mounting process can be performed by connecting the target thin film 41, an external or internal power supply or circuit, and the electrode pad 3 through a lead wire using a conventional mounting apparatus. Since the residue on the electrode pad 3 is completely removed by the lift-off process, variations in bonding strength in the mounting process can be reduced. Mounting by wireless bonding is preferable because the contact resistance between the power source or the circuit and the electrode pad 3 is stabilized.

本発明は、別の局面によれば、リフトオフマスクを用いて製造された半導体素子またはMEMS素子である。上記のリフトオフマスク形成工程、薄膜形成工程および任意選択的なボンディング工程は、半導体素子もしくはMEMS素子を製造する方法において含むことができ、また本発明はこれらの方法により製造された半導体素子もしくはMEMS素子を包含する。これらの素子は、目的薄膜以外に、これらの素子の機能に直接関係することがなく、かつ、これらの素子の機能を阻害しない薄膜を備えて構成される。このような半導体素子もしくはMEMS素子は、電極パッド上や基板にリフトオフマスクの残渣等が少なく、異物を含まない素子となっている。   According to another aspect, the present invention is a semiconductor device or a MEMS device manufactured using a lift-off mask. The lift-off mask forming process, the thin film forming process, and the optional bonding process may be included in a method for manufacturing a semiconductor element or a MEMS element, and the present invention also includes a semiconductor element or a MEMS element manufactured by these methods. Is included. In addition to the target thin film, these elements are configured to include a thin film that is not directly related to the functions of these elements and that does not hinder the functions of these elements. Such a semiconductor element or a MEMS element is an element which has little lift-off mask residue or the like on an electrode pad or a substrate and does not contain foreign matters.

ここで、本発明が解決した課題をより詳細に説明する。例えば、リフトオフマスクがメタルマスクの場合、エッチング液(薬液)は、リフトオフマスク上に形成された開口部の隙間から、リフトオフマスクをエッチング(除去)しながら進入、すなわち浸み込んでいく。この時、薬液の浸み込み経路が長くなると、浸み込みに時間がかかり、また、エッチング液中の酸化剤が消耗して除去能が低下する。これにより、リフトオフ処理工程の処理に時間がかかり、かつ、エッチング液の液組成が変化するために正常なエッチング反応が行えなくなり、基板側にエッチング残渣等の異物が残留しやすくなるという問題があった。特に、基板側にボンディングパッド等の金属の電極パッドがある場合、ボンディング強度のばらつきや基板全体として、異物が付着しやすくなるという問題があった。また、例えば、リフトオフマスクがレジストマスクの場合も、メタルマスクの場合と同様に、薬液の浸み込み経路が長いため、リフトオフ処理工程に時間がかかり、また、目的薄膜と基板の段差部では薬液の回り込みが遅くなり、レジスト材料が残りやすくなるという問題があった。   Here, the problem solved by the present invention will be described in more detail. For example, when the lift-off mask is a metal mask, an etching solution (chemical solution) enters, that is, penetrates, while etching (removing) the lift-off mask from a gap in an opening formed on the lift-off mask. At this time, if the chemical solution penetration path becomes long, it takes time for the chemical solution to penetrate, and the oxidizing agent in the etching solution is consumed, resulting in a decrease in removal ability. As a result, the lift-off process takes time, and the etching solution changes, so that a normal etching reaction cannot be performed, and foreign substances such as etching residues are likely to remain on the substrate side. It was. In particular, when there is a metal electrode pad such as a bonding pad on the substrate side, there has been a problem that foreign matter tends to adhere to the substrate as a result of variations in bonding strength and the entire substrate. Also, for example, when the lift-off mask is a resist mask, as in the case of a metal mask, since the chemical solution penetration path is long, the lift-off process takes time, and the chemical solution is formed at the step between the target thin film and the substrate. There is a problem that the wraparound becomes slow and the resist material tends to remain.

これに対して、本発明の方法によれば、前述した実施形態の構成を備えるリフトオフマスクを用いることで、浸み込み経路を短縮し、リフトオフ処理の処理時間を短くすることができる。また、基板上の薬液の回り込みが良くなるため、常に新鮮な薬液を供給することができる。したがって、リフトオフ処理工程におけるエッチンググレードが維持され、リフトオフ処理工程の処理時間を短くすることができる。また、リフトオフマスクがメタルマスクの場合、エッチング残渣の可能性を低減することができる。さらにリフトオフマスクがレジストマスクの場合、リフトオフ処理工程後に段差部でレジスト材が残る可能性を低減することができる。   On the other hand, according to the method of the present invention, by using the lift-off mask having the configuration of the above-described embodiment, the immersion path can be shortened and the processing time of the lift-off process can be shortened. In addition, since the chemical solution on the substrate is improved, the fresh chemical solution can always be supplied. Therefore, the etching grade in the lift-off process step is maintained, and the processing time of the lift-off process step can be shortened. Further, when the lift-off mask is a metal mask, the possibility of etching residues can be reduced. Further, when the lift-off mask is a resist mask, it is possible to reduce the possibility that the resist material remains at the step portion after the lift-off process.

なお、前述した実施形態では、略方形状の基板および電極パッドを例示したが、本発明はこれに限定されない。基板の形状は、特定の形状に限定されない。また、電極パッドが存在しない基板、あるいは、図示した数および形状と異なる形態で電極パッドが設けられている基板であってよい。   In the above-described embodiment, the substantially rectangular substrate and the electrode pad are exemplified, but the present invention is not limited to this. The shape of the substrate is not limited to a specific shape. Moreover, the board | substrate with which an electrode pad is not provided, or the electrode pad is provided in the form different from the number and shape shown in figure may be sufficient.

本発明に係るリフトオフマスク並びにそれを備えた半導体素子およびMEMS素子は、特に、ガスセンサ等の半導体センサに適用できる。   The lift-off mask according to the present invention and the semiconductor element and MEMS element including the lift-off mask can be applied particularly to a semiconductor sensor such as a gas sensor.

1、100 リフトオフマスク
1a、100a 第一開口部
1b 第二開口部
1c 第三開口部
2、200 基板
3、300 電極パッド
4、42、43、44、45、46、402 薄膜
4a、4b、4c 開口部
41、401 目的薄膜
400 層
DESCRIPTION OF SYMBOLS 1,100 Lift-off mask 1a, 100a 1st opening part 1b 2nd opening part 1c 3rd opening part 2,200 Substrate 3,300 Electrode pad 4, 42, 43, 44, 45, 46, 402 Thin film 4a, 4b, 4c Openings 41, 401 Target thin film 400 layers

Claims (6)

目的薄膜パターンを形成するための開口部と、
目的薄膜パターンを形成しない薬液流入用の少なくとも一つの開口部と
を備えるリフトオフマスク。
An opening for forming a target thin film pattern;
A lift-off mask comprising at least one opening for inflow of a chemical solution that does not form a target thin film pattern.
前記薬液流入用の少なくとも一つの開口部が、前記目的薄膜パターンを形成するための開口部と離間して、かつ、前記目的薄膜パターンを形成するための開口部の外周縁を取り囲んで設けられる請求項1に記載のリフトオフマスク。   The at least one opening for inflow of the chemical solution is provided apart from the opening for forming the target thin film pattern and surrounding the outer periphery of the opening for forming the target thin film pattern. Item 2. A lift-off mask according to Item 1. 単位素子を構成する基板および該基板上に設けられた複数の電極パッド上を被覆して形成される請求項1または2に記載のリフトオフマスクであって、前記電極パッドが前記基板の端部近傍に位置しており、
その中央部に前記目的薄膜パターンを形成するための開口部が配置され、
前記目的薄膜パターンを形成するための開口部と、前記電極パッドを被覆するリフトオフマスクの領域との間に、前記薬液流入用の少なくとも一つの開口部が配置されるリフトオフマスク。
3. The lift-off mask according to claim 1, wherein the lift-off mask is formed so as to cover a substrate constituting the unit element and a plurality of electrode pads provided on the substrate. Located in the
An opening for forming the target thin film pattern is disposed at the center,
A lift-off mask in which at least one opening for injecting the chemical solution is disposed between an opening for forming the target thin film pattern and a region of the lift-off mask covering the electrode pad.
前記電極パッドを被覆するリフトオフマスクの領域と前記基板端部を被覆するリフトオフマスクの領域との間に、前記薬液流入用の少なくとも一つの開口部がさらに配置される請求項3に記載のリフトオフマスク。   4. The lift-off mask according to claim 3, wherein at least one opening for inflowing the chemical solution is further disposed between a region of the lift-off mask that covers the electrode pad and a region of the lift-off mask that covers the edge of the substrate. . 単位素子を構成する基板もしくは所定の層上に成膜し、該膜をパターニングして、請求項1〜4のいずれか一項に記載のリフトオフマスクを形成する工程と、
前記リフトオフマスク上に薄膜を形成する工程と、
前記リフトオフマスクに薬液を流入させるリフトオフ処理工程と
を備える半導体素子またはMEMS素子の製造方法。
Forming a lift-off mask according to any one of claims 1 to 4 by forming a film on a substrate constituting a unit element or a predetermined layer, and patterning the film;
Forming a thin film on the lift-off mask;
A method for manufacturing a semiconductor element or a MEMS element, comprising: a lift-off process step for allowing a chemical solution to flow into the lift-off mask.
請求項1〜4のいずれか一項に記載のリフトオフマスクを用いて製造された半導体素子またはMEMS素子。   The semiconductor element or MEMS element manufactured using the lift-off mask as described in any one of Claims 1-4.
JP2014159692A 2014-08-05 2014-08-05 Lift-off mask, semiconductor device and MEMS device manufactured using the same Expired - Fee Related JP6384755B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014159692A JP6384755B2 (en) 2014-08-05 2014-08-05 Lift-off mask, semiconductor device and MEMS device manufactured using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014159692A JP6384755B2 (en) 2014-08-05 2014-08-05 Lift-off mask, semiconductor device and MEMS device manufactured using the same

Publications (2)

Publication Number Publication Date
JP2016039177A true JP2016039177A (en) 2016-03-22
JP6384755B2 JP6384755B2 (en) 2018-09-05

Family

ID=55530048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014159692A Expired - Fee Related JP6384755B2 (en) 2014-08-05 2014-08-05 Lift-off mask, semiconductor device and MEMS device manufactured using the same

Country Status (1)

Country Link
JP (1) JP6384755B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276230A (en) * 1987-05-08 1988-11-14 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH01251722A (en) * 1988-03-31 1989-10-06 Rohm Co Ltd Manufacture of semiconductor device
JP2000049163A (en) * 1998-07-29 2000-02-18 Sony Corp Wiring formation
JP2008107336A (en) * 2006-09-28 2008-05-08 National Institute Of Advanced Industrial & Technology Production method of sensor and production method of resonator
JP2010074078A (en) * 2008-09-22 2010-04-02 Sumitomo Electric Ind Ltd Method for preparing surface emitting semiconductor laser

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276230A (en) * 1987-05-08 1988-11-14 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH01251722A (en) * 1988-03-31 1989-10-06 Rohm Co Ltd Manufacture of semiconductor device
JP2000049163A (en) * 1998-07-29 2000-02-18 Sony Corp Wiring formation
JP2008107336A (en) * 2006-09-28 2008-05-08 National Institute Of Advanced Industrial & Technology Production method of sensor and production method of resonator
JP2010074078A (en) * 2008-09-22 2010-04-02 Sumitomo Electric Ind Ltd Method for preparing surface emitting semiconductor laser

Also Published As

Publication number Publication date
JP6384755B2 (en) 2018-09-05

Similar Documents

Publication Publication Date Title
JP6092260B2 (en) Array substrate manufacturing method, array substrate, and display
JP2010021293A (en) Semiconductor device and method of manufacturing the same
CN104045047A (en) MEMS Device with a Capping Substrate
JP6437574B2 (en) THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING SAME, ARRAY SUBSTRATE, AND DISPLAY DEVICE
WO2018176766A1 (en) Preparation method for display substrate, array substrate, and display device
JP2010079302A (en) Method of manufacturing array substrate of liquid crystal display
JP2011029491A (en) Semiconductor device and method of fabricating the same
TW200931669A (en) Active matrix array structure and manufacturing method thereof
KR101854197B1 (en) Array substrate and method of manufacturing the same
JP2016225466A (en) Semiconductor device and semiconductor device manufacturing method
JP2019062176A (en) Light emitting element manufacturing method
JP6168742B2 (en) Organic EL device
WO2014015624A1 (en) Flatbed array substrate, sensor, and method for manufacturing flatbed array substrate
TWI545734B (en) Pixel structure and manufacturing method thereof
JP5558158B2 (en) Surface acoustic wave device and manufacturing method thereof
US20150097275A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN105446037B (en) Display base plate and preparation method thereof, display device
EP2781626A1 (en) Production method for transfer mold, transfer mold produced using same, and component produced using said transfer mold
JP6384755B2 (en) Lift-off mask, semiconductor device and MEMS device manufactured using the same
WO2015085733A1 (en) Array substrate, manufacturing method therefor, and display apparatus
JP2016213385A (en) Manufacturing method of semiconductor chip
TWI520347B (en) Oxide semiconductor thin film transistor and manufacturing method thereof
JP6028887B2 (en) Wiring board, infrared sensor, and through electrode forming method
JP6701810B2 (en) Structure and manufacturing method thereof
JP2008100342A (en) Manufacturing method for micro-actuator coil

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180726

R150 Certificate of patent or registration of utility model

Ref document number: 6384755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees