JP2016034220A

JP2016034220A - Cell voltage correction circuit

Info

Publication number: JP2016034220A
Application number: JP2014157056A
Authority: JP
Inventors: 道岡　力; Tsutomu Michioka; 力道岡
Original assignee: Daihatsu Motor Co Ltd
Current assignee: Daihatsu Motor Co Ltd
Priority date: 2014-07-31
Filing date: 2014-07-31
Publication date: 2016-03-10

Abstract

PROBLEM TO BE SOLVED: To provide a cell voltage correction circuit capable of reducing energy loss and heat generation following correction of dispersion of terminal voltages.SOLUTION: A first MOSFET 21n is interposed between one end of a coil 201 and a plus terminal of each cell Cn and a second MOSFET 22n is interposed between the other end of the coil 201 and a minus terminal of each cell Cn. A third MOSFET 23n is connected in series to the first MOSFET 21n interposed between the minus terminal of the cell Cn and one end of the coil 201. A fourth MOSFET 24n is connected in series to the second MOSFET 22n interposed between the plus terminal of the cell Cn and the other end of the coil 201. A fifth MOSFET 251 is interposed between the minus terminal of the cell Cn located on the minus side farthest end and one end of the coil 201 and a sixth MOSFET 261 is interposed between the plus terminal of the cell Cn located on the plus side farthest end and the other end of the coil 201.SELECTED DRAWING: Figure 2

Description

本発明は、直列接続された複数のセルを備える蓄電デバイスに適用され、セル間における端子電圧のばらつきを補正するセル電圧補正回路に関する。 The present invention relates to a cell voltage correction circuit that is applied to an electricity storage device including a plurality of cells connected in series and corrects terminal voltage variation between cells.

最近の自動車などの車両では、たとえば、従来よりも高効率および高出力のオルタネータを搭載して、通常走行中のオルタネータの発電動作を停止し、減速時にオルタネータを発電動作させて、その発電電力をオーディオなどの電装品に供給することにより、燃費を向上させる技術が採用され始めている。この技術を採用した車両には、メインバッテリ（補機電池）として搭載されている鉛電池が大電力の充放電に不向きであるなどの理由から、オルタネータの発電電力を蓄えておくために、サブバッテリ（補助電源）として、大電力を充放電可能なキャパシタまたはリチウムイオン電池などが搭載されている。 In recent vehicles such as automobiles, for example, an alternator with higher efficiency and higher output than conventional ones is installed, the power generation operation of the alternator during normal driving is stopped, the power generation operation of the alternator during deceleration is performed, and the generated power is Technology that improves fuel efficiency by supplying audio and other electrical components is beginning to be adopted. In vehicles that employ this technology, the sub-cells installed as the main battery (auxiliary battery) are unsuitable for charging / discharging large power, and so on. As a battery (auxiliary power source), a capacitor or a lithium ion battery capable of charging and discharging a large amount of power is mounted.

たとえば、特許文献１には、複数の二次電池（セル）を直列に接続した構成が開示されている。この構成では、各二次電池の端子電圧に基づいて、二次電池の充放電が制御される。すなわち、各二次電池を過放電から保護するために、いずれかの二次電池の端子電圧が放電禁止電圧まで低下すると、放電が停止される。また、各二次電池を過充電から保護するために、いずれかの二次電池の端子電圧が充電禁止電圧まで上昇すると、充電が停止される。 For example, Patent Document 1 discloses a configuration in which a plurality of secondary batteries (cells) are connected in series. In this configuration, charging / discharging of the secondary battery is controlled based on the terminal voltage of each secondary battery. That is, in order to protect each secondary battery from overdischarge, discharge is stopped when the terminal voltage of any secondary battery drops to the discharge inhibition voltage. In addition, in order to protect each secondary battery from overcharging, charging is stopped when the terminal voltage of any secondary battery rises to the charge inhibition voltage.

容量や内部抵抗のばらつき等によりセルごとの充放電エネルギーが異なっている場合には、充放電が繰り返されると、二次電池間の端子電圧にばらつきが生じる。このばらつきが生じていると、放電時には、充電量の最も少ない二次電池の端子電圧が他の二次電池の端子電圧より早く放電禁止電圧に達し、各二次電池の充電量が平均的に高くても、放電が停止されてしまう。一方、充電時には、充電量の最も多い二次電池の端子電圧が他の二次電池の端子電圧より早く充電禁止電圧に達し、他の二次電池が十分に充電されず、キャパシタ全体での充電量が少ないまま、充電が停止されてしまう。 When the charge / discharge energy of each cell is different due to variations in capacity, internal resistance, etc., when charge / discharge is repeated, the terminal voltage between the secondary batteries varies. If this variation occurs, during discharge, the terminal voltage of the secondary battery with the least amount of charge reaches the discharge inhibition voltage earlier than the terminal voltage of other secondary batteries, and the charge amount of each secondary battery is averaged. Even if it is high, the discharge is stopped. On the other hand, at the time of charging, the terminal voltage of the secondary battery with the largest amount of charge reaches the charging prohibition voltage earlier than the terminal voltage of other secondary batteries, and the other secondary batteries are not fully charged. Charging is stopped with a small amount.

そこで、直列接続された二次電池間における端子電圧のばらつきを補正するため、各二次電池の正極端子と負極端子との間に、スイッチおよび抵抗を直列に接続されている。そして、二次電池間における端子電圧のばらつきが大きくなると、端子電圧が最大値を示す二次電池に接続されたスイッチがオンにされて、当該二次電池の端子電圧が放電により下げられる。 Therefore, in order to correct the terminal voltage variation between the secondary batteries connected in series, a switch and a resistor are connected in series between the positive terminal and the negative terminal of each secondary battery. When the variation in the terminal voltage between the secondary batteries increases, the switch connected to the secondary battery having the maximum terminal voltage is turned on, and the terminal voltage of the secondary battery is lowered by the discharge.

特許第３３３０２９５号公報Japanese Patent No. 3330295

しかしながら、かかる構成では、二次電池に蓄えられたエネルギーが抵抗により無駄に消費されるので、エネルギー損失が大きい。そのうえ、抵抗でエネルギーが熱に変換されて消費されるので、その抵抗で発生する熱を放熱する構成が必要となる。また、抵抗の過熱を防止するための熱的な制約により、二次電池間における端子電圧のばらつきを補正するための放電量が制限される。 However, in such a configuration, the energy stored in the secondary battery is wasted due to the resistance, resulting in a large energy loss. In addition, since energy is converted into heat by the resistor and consumed, a configuration for radiating the heat generated by the resistor is required. Moreover, the amount of discharge for correcting the terminal voltage variation between the secondary batteries is limited due to thermal restrictions for preventing overheating of the resistor.

本発明の目的は、複数のセル間における端子電圧のばらつきの補正に伴うエネルギー損失および発熱を低減できる、セル電圧補正回路を提供することである。 An object of the present invention is to provide a cell voltage correction circuit capable of reducing energy loss and heat generation accompanying correction of variations in terminal voltage among a plurality of cells.

前記の目的を達成するため、本発明に係るセル電圧補正回路は、直列接続された複数のセルを備える蓄電デバイスに適用され、セル間における端子電圧のばらつきを補正するセル電圧補正回路であって、コイルと、セルの個々に対応して設けられ、セルのプラス端子とコイルの一端との間に介在され、コイル側からセル側への電流の流通を許容する寄生ダイオードを有する第１半導体スイッチング素子と、セルの個々に対応して設けられ、セルのマイナス端子とコイルの他端との間に介在され、セル側からコイル側への電流の流通を許容する寄生ダイオードを有する第２半導体スイッチング素子と、セルのマイナス端子とコイルの一端との間に介在される第１半導体スイッチング素子の個々と直列に接続され、セル側からコイル側への電流の流通を許容する第１ダイオードと、セルのプラス端子とコイルの他端との間に介在される第２半導体スイッチング素子の個々と直列に接続され、コイル側からセル側への電流の流通を許容する第２ダイオードと、マイナス側の最端に設けられたセルのマイナス端子とコイルの一端との間に介在され、セル側からコイル側への電流の流通を許容する第３ダイオードと、プラス側の最端に設けられたセルのプラス端子とコイルの他端との間に介在され、コイル側からセル側への電流の流通を許容する第４ダイオードとを含む。 In order to achieve the above object, a cell voltage correction circuit according to the present invention is a cell voltage correction circuit that is applied to an electricity storage device including a plurality of cells connected in series and corrects terminal voltage variation between cells. A first semiconductor switching device having a parasitic diode provided corresponding to each of the coil and the cell, interposed between the positive terminal of the cell and one end of the coil, and allowing a current to flow from the coil side to the cell side. A second semiconductor switching having a parasitic diode provided corresponding to each element and each cell, interposed between the negative terminal of the cell and the other end of the coil and allowing a current to flow from the cell side to the coil side The element is connected in series with each of the first semiconductor switching elements interposed between the negative terminal of the cell and one end of the coil, and the current from the cell side to the coil side The first diode that allows passage, and the second semiconductor switching element interposed between the positive terminal of the cell and the other end of the coil are connected in series to allow current to flow from the coil side to the cell side. A third diode that is interposed between the negative terminal of the cell provided at the extreme end on the negative side and one end of the coil and that allows current to flow from the cell side to the coil side, and the positive side And a fourth diode that is interposed between the positive terminal of the cell and the other end of the coil and that allows current to flow from the coil side to the cell side.

この構成によれば、コイルの一端と各セルのプラス端子との間には、第１半導体スイッチング素子が介在されている。また、コイルの他端と各セルのマイナス端子との間には、第２半導体スイッチング素子が介在されている。 According to this configuration, the first semiconductor switching element is interposed between one end of the coil and the plus terminal of each cell. A second semiconductor switching element is interposed between the other end of the coil and the negative terminal of each cell.

たとえば、セル間における端子電圧（セル電圧）のばらつきが大きいと判断される所定の基準に達すると、端子電圧が最も高いセル（以下、この欄において「放電セル」という。）に対応する第１半導体スイッチング素子および第２半導体スイッチング素子がオンされる。第１半導体スイッチング素子および第２半導体スイッチング素子のオンにより、放電セル、第１半導体スイッチング素子、コイルおよび第２半導体スイッチング素子の直列回路が閉じ、放電セルからの放電による電流がコイルに流れ、コイルに磁気エネルギーが蓄えられる。すなわち、放電セルの電気エネルギーの一部がコイルの磁気エネルギーに変換される。放電セルからの放電により、放電セルの端子電圧が低下する。 For example, when reaching a predetermined reference at which it is determined that the terminal voltage (cell voltage) varies greatly between cells, the first corresponding to the cell having the highest terminal voltage (hereinafter referred to as “discharge cell” in this column). The semiconductor switching element and the second semiconductor switching element are turned on. When the first semiconductor switching element and the second semiconductor switching element are turned on, the series circuit of the discharge cell, the first semiconductor switching element, the coil, and the second semiconductor switching element is closed, and current due to discharge from the discharge cell flows to the coil. Magnetic energy is stored in That is, a part of the electric energy of the discharge cell is converted into the magnetic energy of the coil. Due to the discharge from the discharge cell, the terminal voltage of the discharge cell decreases.

セルが直列接続されているので、第１半導体スイッチング素子の中には、セルのマイナス端子とコイルの一端との間に介在されるものが含まれる。また、各第１半導体スイッチング素子は、コイル側からセル側への電流の流通を許容する寄生ダイオードを有している。そのため、放電セルに対応する第１半導体スイッチング素子および第２半導体スイッチング素子がオンされたときに、放電セルのマイナス側に接続されたセルに対応する第１半導体スイッチング素子の寄生ダイオードを介して、放電セルのプラス端子とマイナス端子とが短絡することが想定される。そのため、セルのマイナス端子とコイルの一端との間に介在される第１半導体スイッチング素子の個々には、セル側からコイル側への電流の流通を許容する第１ダイオードが直列に接続されている。これにより、放電セルのプラス端子とマイナス端子との短絡を防止することができる。 Since the cells are connected in series, some of the first semiconductor switching elements are interposed between the negative terminal of the cell and one end of the coil. Each first semiconductor switching element has a parasitic diode that allows current to flow from the coil side to the cell side. Therefore, when the first semiconductor switching element and the second semiconductor switching element corresponding to the discharge cell are turned on, via the parasitic diode of the first semiconductor switching element corresponding to the cell connected to the negative side of the discharge cell, It is assumed that the positive terminal and the negative terminal of the discharge cell are short-circuited. Therefore, a first diode that allows current flow from the cell side to the coil side is connected in series to each of the first semiconductor switching elements interposed between the negative terminal of the cell and one end of the coil. . Thereby, a short circuit between the plus terminal and the minus terminal of the discharge cell can be prevented.

また、セルが直列接続されているので、第２半導体スイッチング素子の中には、セルのプラス端子とコイルの他端との間に介在されるものが含まれる。放電セルからの放電によりコイルが充電されると、放電セルに対応する第１半導体スイッチング素子および第２半導体スイッチング素子がオフされる。その後、たとえば、端子電圧が最も低いセル（以下、この欄において「充電セル」という。）のマイナス端子とコイルの一端との間に介在される第１半導体スイッチング素子と、充電セルのプラス端子とコイルの他端との間に介在される第２半導体スイッチング素子とがオンされる。これにより、コイルに蓄えられている磁気エネルギーが解放されて、そのオンされた第１半導体スイッチング素子および第２半導体スイッチング素子、コイルおよび充電セルを含む回路に電流が流れる。その結果、充電セルが充電されて、セル間における端子電圧のばらつきが小さくなる。 Further, since the cells are connected in series, the second semiconductor switching element includes one interposed between the positive terminal of the cell and the other end of the coil. When the coil is charged by the discharge from the discharge cell, the first semiconductor switching element and the second semiconductor switching element corresponding to the discharge cell are turned off. Thereafter, for example, a first semiconductor switching element interposed between the minus terminal of the cell having the lowest terminal voltage (hereinafter referred to as “charging cell” in this column) and one end of the coil, the plus terminal of the charging cell, The second semiconductor switching element interposed between the other end of the coil is turned on. Thereby, the magnetic energy stored in the coil is released, and a current flows through the circuit including the turned-on first semiconductor switching element, second semiconductor switching element, coil, and charging cell. As a result, the charging cell is charged, and the terminal voltage variation among the cells is reduced.

各第２半導体スイッチング素子は、セル側からコイル側への電流の流通を許容する寄生ダイオードを有している。そのため、充電セルのマイナス端子とコイルの一端との間に介在される第１半導体スイッチング素子と、充電セルのプラス端子とコイルの他端との間に介在される第２半導体スイッチング素子とがオンされたときに、そのオンされた第２半導体スイッチング素子、充電セルのプラス側に接続されたセル、および当該セルのプラス端子とコイルの他端との間に介在された第２スイッチング素子の寄生ダイオードを含む回路に電流が流れることが想定される。そのため、セルのプラス端子とコイルの他端との間に介在される第２半導体スイッチング素子の個々には、コイル側からセル側への電流の流通を許容する（セル側からコイル側への電流の流通を阻止する）第２ダイオードが直列に接続されている。これにより、所望しない回路に電流が流れることを防止できる。 Each second semiconductor switching element has a parasitic diode that allows current to flow from the cell side to the coil side. Therefore, the first semiconductor switching element interposed between the negative terminal of the charging cell and one end of the coil and the second semiconductor switching element interposed between the positive terminal of the charging cell and the other end of the coil are turned on. The second semiconductor switching element turned on, the cell connected to the positive side of the charging cell, and the parasitic of the second switching element interposed between the positive terminal of the cell and the other end of the coil It is assumed that a current flows through a circuit including a diode. For this reason, each second semiconductor switching element interposed between the positive terminal of the cell and the other end of the coil allows current to flow from the coil side to the cell side (current from the cell side to the coil side). A second diode is connected in series. Thereby, it can prevent that an electric current flows into the circuit which is not desired.

また、放電セルの放電から充電セルの充電への切り替えの際には、オン／オフが切り替えられる第１半導体スイッチング素子および第２半導体スイッチング素子が同時にオン状態になることを防止するため、放電セルに対応する第１半導体スイッチング素子および第２半導体スイッチング素子のオフから、充電セルのマイナス端子とコイルの一端との間に介在される第１半導体スイッチング素子および充電セルのプラス端子とコイルの他端との間に介在される第２半導体スイッチング素子のオンまでの間に、デッドタイムが設けられる。 Further, when switching from discharging of the discharge cell to charging of the charging cell, the discharge cell is prevented in order to prevent the first semiconductor switching element and the second semiconductor switching element that are switched on / off from being simultaneously turned on. The first semiconductor switching element and the positive terminal of the charging cell and the other end of the coil interposed between the negative terminal of the charging cell and the one end of the coil from the OFF state of the first semiconductor switching element and the second semiconductor switching element corresponding to A dead time is provided until the second semiconductor switching element interposed between the two switches is turned on.

このデッドタイムの期間中にも、コイルが電流の変化を阻止するように働く。そのため、マイナス側の最端に設けられたセルのマイナス端子とコイルの一端との間には、セル側からコイル側への電流の流通を許容する第３ダイオードが介在され、プラス側の最端に設けられたセルのプラス端子とコイルの他端との間には、コイル側からセル側への電流の流通を許容する（セル側からコイル側への電流の流通を阻止する）第４ダイオードが介在されている。これにより、デッドタイムの期間中に、コイル、第３ダイオード、第４ダイオードおよび直列接続された複数のセルを含む回路に電流を流すことができる。その結果、デッドタイムの期間中に、複数のセルの全体を充電することができ、セル間における端子電圧のばらつきを小さくすることができる。 Even during this dead time, the coil acts to prevent the current from changing. Therefore, a third diode that allows current to flow from the cell side to the coil side is interposed between the negative terminal of the cell provided at the extreme end on the negative side and one end of the coil. A fourth diode that allows current to flow from the coil side to the cell side (blocks current flow from the cell side to the coil side) between the positive terminal of the cell and the other end of the coil. Is intervened. As a result, during the dead time, a current can be passed through a circuit including a coil, a third diode, a fourth diode, and a plurality of cells connected in series. As a result, the entire plurality of cells can be charged during the dead time period, and variations in terminal voltage between the cells can be reduced.

このように、放電セルの電気エネルギーが抵抗により消費されるのではなく、その電気エネルギーが充電セルに蓄えられることにより、セル間における端子電圧のばらつきが補正される。そのため、放電セルの電気エネルギーが抵抗により消費される構成と比較して、セル間における端子電圧のばらつきの補正に伴うエネルギー損失を低減することができる。また、コイルに直流電流が流れることによる発熱は、抵抗に直流電流が流れる発熱よりも小さいので、放電セルの電気エネルギーが抵抗により消費される構成と比較して、セル間における端子電圧のばらつきの補正に伴う発熱を低減することができる。 In this way, the electrical energy of the discharge cells is not consumed by the resistance, but the electrical energy is stored in the charging cells, thereby correcting the terminal voltage variation between the cells. Therefore, compared with the configuration in which the electrical energy of the discharge cell is consumed by the resistance, it is possible to reduce the energy loss accompanying the correction of the terminal voltage variation between the cells. In addition, since the heat generated by the direct current flowing through the coil is smaller than the heat generated by the direct current flowing through the resistor, the terminal voltage variation between the cells is smaller than in the configuration in which the electrical energy of the discharge cell is consumed by the resistor. Heat generation accompanying correction can be reduced.

さらには、発熱が小さいので、その発熱を放熱するための構成を小型化することができ、セル電圧補正回路が実装される基板を小型化することができる。 Furthermore, since the heat generation is small, the configuration for dissipating the heat generation can be reduced in size, and the substrate on which the cell voltage correction circuit is mounted can be reduced in size.

また、放電セルからの放電に対する熱的な制約による制限が小さいので、放電セルからの放電量を大きくすることができ、セル間における端子電圧のばらつきを速やかに補正することができる。 In addition, since the restriction due to thermal restrictions on the discharge from the discharge cells is small, the amount of discharge from the discharge cells can be increased, and variations in the terminal voltage between the cells can be corrected quickly.

セル電圧補正回路は、セルのマイナス端子とコイルの一端との間に介在される第１半導体スイッチング素子の個々と直列に接続された第３半導体スイッチング素子と、セルのプラス端子とコイルの他端との間に介在される第２半導体スイッチング素子の個々と直列に接続された第４半導体スイッチング素子と、マイナス側の最端に設けられたセルのマイナス端子とコイルの一端との間に介在された第５半導体スイッチング素子と、プラス側の最端に設けられたセルのプラス端子とコイルの他端との間に介在された第６半導体スイッチング素子とをさらに含み、第１ダイオードは、第３半導体スイッチング素子が有する寄生ダイオードであり、第２ダイオードは、第４半導体スイッチング素子が有する寄生ダイオードであり、第３ダイオードは、第５半導体スイッチング素子が有する寄生ダイオードであり、第４ダイオードは、第６半導体スイッチング素子が有する寄生ダイオードであってもよい。 The cell voltage correction circuit includes a third semiconductor switching element connected in series with each of the first semiconductor switching elements interposed between the negative terminal of the cell and one end of the coil, the positive terminal of the cell, and the other end of the coil. Between the fourth semiconductor switching element connected in series with each of the second semiconductor switching elements interposed between the negative terminal of the cell and the one end of the coil provided at the extreme end on the negative side. A fifth semiconductor switching element, and a sixth semiconductor switching element interposed between the plus terminal of the cell provided at the extreme end on the plus side and the other end of the coil, and the first diode includes a third diode The semiconductor diode is a parasitic diode, the second diode is a parasitic diode of the fourth semiconductor switching element, and the third diode is A parasitic diode fifth semiconductor switching element has, the fourth diode may be a parasitic diode sixth semiconductor switching element has.

この場合、第３半導体スイッチング素子、第４半導体スイッチング素子、第５半導体スイッチング素子および第６半導体スイッチング素子の寄生ダイオードを電流が流れる時には、それぞれ第３半導体スイッチング素子、第４半導体スイッチング素子、第５半導体スイッチング素子および第６半導体スイッチング素子がオンされることが好ましい。これにより、電流が寄生ダイオードのみを流れる場合と比較して、第３半導体スイッチング素子、第４半導体スイッチング素子、第５半導体スイッチング素子および第６半導体スイッチング素子における電圧降下を低減することができる。その結果、放電セルからの放電および充電セルへの充電の効率が向上し、セル間における端子電圧のばらつきの補正に伴うエネルギー損失を一層低減することができる。 In this case, when a current flows through the parasitic diodes of the third semiconductor switching element, the fourth semiconductor switching element, the fifth semiconductor switching element, and the sixth semiconductor switching element, the third semiconductor switching element, the fourth semiconductor switching element, It is preferable that the semiconductor switching element and the sixth semiconductor switching element are turned on. Thereby, compared with the case where an electric current flows only through a parasitic diode, the voltage drop in a 3rd semiconductor switching element, a 4th semiconductor switching element, a 5th semiconductor switching element, and a 6th semiconductor switching element can be reduced. As a result, the efficiency of discharging from the discharge cell and charging to the charge cell is improved, and the energy loss associated with the correction of the terminal voltage variation between the cells can be further reduced.

本発明によれば、セルの電気エネルギーが抵抗により消費される構成と比較して、セル間における端子電圧のばらつきの補正に伴うエネルギー損失および発熱を低減することができる。 According to the present invention, it is possible to reduce energy loss and heat generation associated with correction of terminal voltage variation between cells, as compared with a configuration in which electric energy of a cell is consumed by a resistor.

本発明の一実施形態に係るセル電圧補正回路が搭載された車両の要部の構成を示す図である。It is a figure which shows the structure of the principal part of the vehicle by which the cell voltage correction circuit which concerns on one Embodiment of this invention is mounted. セル電圧補正回路の一例を示す回路図である。It is a circuit diagram which shows an example of a cell voltage correction circuit. ゲートドライブ回路に組み込まれたゲート信号生成回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the gate signal generation circuit integrated in the gate drive circuit.

以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図１は、本発明の一実施形態に係るセル電圧補正回路２０が搭載された車両１の要部の構成を示す図である。 FIG. 1 is a diagram illustrating a configuration of a main part of a vehicle 1 on which a cell voltage correction circuit 20 according to an embodiment of the present invention is mounted.

車両１は、エンジン（図示せず）を動力源とする自動車である。エンジンに付随して、スタータ２およびオルタネータ３が設けられている。また、車両１には、ワイパモータ、ヘッドライト、エアコンディショナおよびオーディオ機器などの電装品が電気負荷４として搭載されている。 The vehicle 1 is an automobile that uses an engine (not shown) as a power source. A starter 2 and an alternator 3 are provided along with the engine. The vehicle 1 is equipped with electrical components such as a wiper motor, a headlight, an air conditioner, and an audio device as an electric load 4.

スタータ２は、スタータギヤ（図示せず）を備えている。エンジンの出力軸には、フライホイールが保持されており、スタータギヤは、フライホイールのギヤ歯と噛合／噛合解除可能に設けられている。 The starter 2 includes a starter gear (not shown). A flywheel is held on the output shaft of the engine, and the starter gear is provided so as to be able to mesh with / disengage from the gear teeth of the flywheel.

オルタネータ３には、ロータ、ステータ、レクチファイアおよびＩＣレギュレータが内蔵されている。ロータには、エンジンの出力軸の回転が伝達されるようになっている。これにより、エンジンの出力軸の回転に伴って、ロータが回転する。このとき、ロータコイルに励磁電流が供給されていれば、ロータの回転に伴って、ステータコイルに電磁誘導による電流が流れる。レクチファイアは、ステータコイルから出力される交流電流を直流電流に変換する。 The alternator 3 includes a rotor, a stator, a rectifier, and an IC regulator. The rotation of the output shaft of the engine is transmitted to the rotor. As a result, the rotor rotates as the output shaft of the engine rotates. At this time, if excitation current is supplied to the rotor coil, current due to electromagnetic induction flows through the stator coil as the rotor rotates. The rectifier converts an alternating current output from the stator coil into a direct current.

また、車両１には、バッテリ１１およびキャパシタ１２が搭載されている。 The vehicle 1 is equipped with a battery 11 and a capacitor 12.

バッテリ１１は、たとえば、鉛電池からなる。バッテリ１１のプラス端子とマイナス端子との間には、バッテリ１１の出力電圧の変動を吸収するためのコンデンサ１３が介在されている。 The battery 11 is made of, for example, a lead battery. A capacitor 13 for absorbing fluctuations in the output voltage of the battery 11 is interposed between the plus terminal and the minus terminal of the battery 11.

バッテリ１１のプラス端子は、配線１４，１５，１６をそれぞれ介して、スタータ２、オルタネータ３および電気負荷４の各プラス端子と接続されている。 The positive terminal of the battery 11 is connected to the positive terminals of the starter 2, the alternator 3, and the electric load 4 via wirings 14, 15, and 16, respectively.

バッテリ１１のプラス端子とスタータ２のプラス端子とを接続する配線１４には、スタータリレー１７が介装されている。エンジンの始動時には、スタータギヤがフライホイールのギヤ歯に噛合され、スタータリレー１７がオンにされて、バッテリ１１からスタータ２に電力が供給される。これにより、スタータ２が駆動され、スタータ２の動力がスタータギヤを介してフライホイールに伝達されることにより、エンジンがクランキングされる。 A starter relay 17 is interposed in the wiring 14 that connects the plus terminal of the battery 11 and the plus terminal of the starter 2. When the engine is started, the starter gear meshes with the gear teeth of the flywheel, the starter relay 17 is turned on, and power is supplied from the battery 11 to the starter 2. As a result, the starter 2 is driven and the power of the starter 2 is transmitted to the flywheel via the starter gear, whereby the engine is cranked.

バッテリ１１のプラス端子とオルタネータ３のプラス端子とを接続する配線１５には、メインリレー１８およびＤＣ／ＤＣコンバータ１９がオルタネータ３側からこの順に介装されている。オルタネータ３による発電時に、メインリレー１８がオンされると、オルタネータ３の発電電力がＤＣ／ＤＣコンバータ１９により降圧されて、その降圧後の電力がバッテリ１１に供給され、バッテリ１１が充電される。また、ＤＣ／ＤＣコンバータ１９による降圧後の電力は、電気負荷４に供給される。 A main relay 18 and a DC / DC converter 19 are interposed in this order from the alternator 3 side in the wiring 15 that connects the plus terminal of the battery 11 and the plus terminal of the alternator 3. When the main relay 18 is turned on during power generation by the alternator 3, the power generated by the alternator 3 is stepped down by the DC / DC converter 19, and the power after the step-down is supplied to the battery 11, and the battery 11 is charged. Further, the electric power that has been stepped down by the DC / DC converter 19 is supplied to the electric load 4.

配線１５には、メインリレー１８とＤＣ／ＤＣコンバータ１９との間に、キャパシタ１２のプラス端子が接続されている。これにより、オルタネータ３による発電時に、メインリレー１８がオンされると、オルタネータ３の発電電力がキャパシタ１２に供給され、キャパシタ１２が充電される。また、オルタネータ３の発電が停止された状態においても、キャパシタ１２から出力される電力がＤＣ／ＤＣコンバータ１９により降圧されて、その降圧後の電力が電気負荷４およびバッテリ１１に供給される。 A positive terminal of the capacitor 12 is connected to the wiring 15 between the main relay 18 and the DC / DC converter 19. Thus, when the main relay 18 is turned on during power generation by the alternator 3, the power generated by the alternator 3 is supplied to the capacitor 12 and the capacitor 12 is charged. Further, even when the power generation of the alternator 3 is stopped, the power output from the capacitor 12 is stepped down by the DC / DC converter 19 and the power after the step-down is supplied to the electric load 4 and the battery 11.

キャパシタ１２は、リチウムイオンキャパシタからなり、直列接続された複数のセルＣｎ（ｎ：自然数。以下同じ。）を備えている。キャパシタ１２に付随して、複数のセルＣｎ間における端子電圧のばらつきを補正するためのセル電圧補正回路２０が設けられている。セル電圧補正回路２０については、後述する。 The capacitor 12 is made of a lithium ion capacitor and includes a plurality of cells Cn (n: natural number; the same applies hereinafter) connected in series. Along with the capacitor 12, a cell voltage correction circuit 20 for correcting a variation in terminal voltage among the plurality of cells Cn is provided. The cell voltage correction circuit 20 will be described later.

スタータ２、オルタネータ３、電気負荷４、バッテリ１１およびキャパシタ１２の各マイナス端子は、アースに接続されている。 The minus terminals of the starter 2, alternator 3, electric load 4, battery 11 and capacitor 12 are connected to the ground.

車両１には、キャパシタ制御装置３１が搭載されている。キャパシタ制御装置３１は、キャパシタ１２の各セルＣｎの端子電圧（セル電圧）を検出する電圧検出部３２と、電圧検出部３２により検出された端子電圧の最大値を求める演算などを実行する演算部３３と、演算部３３による演算結果に基づいて、セル電圧補正回路２０に含まれる第１ＭＯＳＦＥＴ２１ｎ、第２ＭＯＳＦＥＴ２２ｎ、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１（図２参照）のゲートにゲート信号（電流）を入力するゲートドライブ回路３４とを備えている。 A capacitor control device 31 is mounted on the vehicle 1. The capacitor control device 31 includes a voltage detection unit 32 that detects a terminal voltage (cell voltage) of each cell Cn of the capacitor 12 and a calculation unit that executes a calculation for obtaining the maximum value of the terminal voltage detected by the voltage detection unit 32. 33 and the calculation result by the calculation unit 33, the gate signal (current) is supplied to the gates of the first MOSFET 21n, the second MOSFET 22n, the third MOSFET 23n, the fourth MOSFET 24n, the fifth MOSFET 251 and the sixth MOSFET 261 (see FIG. 2) included in the cell voltage correction circuit 20. ) Is input.

図２は、４個のセルＣ１，Ｃ２，Ｃ３，Ｃ４を備えるキャパシタ１２に適用されるセル電圧補正回路２０の回路図である。 FIG. 2 is a circuit diagram of a cell voltage correction circuit 20 applied to the capacitor 12 including four cells C1, C2, C3, and C4.

セル電圧補正回路２０には、１個のコイル２０１と、セルＣｎと同じ個数の第１ＭＯＳＦＥＴ２１ｎと、セルＣｎと同じ個数の第２ＭＯＳＦＥＴ２２ｎと、セルＣｎよりも１少ない個数の第３ＭＯＳＦＥＴ２３ｎと、セルＣｎよりも１少ない個数の第４ＭＯＳＦＥＴ２４ｎと、１個の第５ＭＯＳＦＥＴ２５１と、１個の第６ＭＯＳＦＥＴ２６１とが含まれる。 The cell voltage correction circuit 20 includes one coil 201, the same number of first MOSFETs 21n as the cell Cn, the same number of second MOSFETs 22n as the cell Cn, the number of third MOSFETs 23n smaller than the cell Cn, and the cell Cn. The number of the fourth MOSFETs 24n, the number of the fifth MOSFETs 251 and the number of the sixth MOSFETs 261 is one.

たとえば、キャパシタ１２が４個のセルＣ１，Ｃ２，Ｃ３，Ｃ４を備える場合、セル電圧補正回路２０には、図２に示されるように、１個のコイル２０１、４個の第１ＭＯＳＦＥＴ２１１〜２１４、４個の第２ＭＯＳＦＥＴ２２１〜２２４、３個の第３ＭＯＳＦＥＴ２３１〜２３３、３個の第４ＭＯＳＦＥＴ２４１〜２４３、１個の第５ＭＯＳＦＥＴ２５１および１個の第６ＭＯＳＦＥＴ２６１が含まれる。 For example, when the capacitor 12 includes four cells C1, C2, C3, and C4, the cell voltage correction circuit 20 includes one coil 201, four first MOSFETs 211 to 214, as shown in FIG. Four second MOSFETs 221 to 224, three third MOSFETs 231 to 233, three fourth MOSFETs 241 to 243, one fifth MOSFET 251 and one sixth MOSFET 261 are included.

セルＣ１のプラス端子は、セルＣ２のマイナス端子と接続されている。セルＣ２のプラス端子は、セルＣ３のマイナス端子と接続されている。セルＣ３のプラス端子は、セルＣ４のマイナス端子と接続されている。 The positive terminal of the cell C1 is connected to the negative terminal of the cell C2. The positive terminal of the cell C2 is connected to the negative terminal of the cell C3. The positive terminal of the cell C3 is connected to the negative terminal of the cell C4.

第１ＭＯＳＦＥＴ２１１〜２１４、第２ＭＯＳＦＥＴ２２１〜２２４、第３ＭＯＳＦＥＴ２３１〜２３３、第４ＭＯＳＦＥＴ２４１〜２４３、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１は、いずれも、Ｎチャネル型のＭＯＳＦＥＴ（ＮＭＯＳ）である。 The first MOSFETs 211 to 214, the second MOSFETs 221 to 224, the third MOSFETs 231 to 233, the fourth MOSFETs 241 to 243, the fifth MOSFET 251 and the sixth MOSFET 261 are all N-channel MOSFETs (NMOS).

第１ＭＯＳＦＥＴ２１１および第２ＭＯＳＦＥＴ２２１は、セルＣ１に対応して設けられている。第１ＭＯＳＦＥＴ２１１は、セルＣ１のプラス端子とコイル２０１の一端との間に介在されている。第２ＭＯＳＦＥＴ２２１は、セルＣ１のマイナス端子とコイル２０１の他端との間に介在されており、ソースがセルＣ１のマイナス端子に接続され、ドレインがコイル２０１の他端に接続されている。 The first MOSFET 211 and the second MOSFET 221 are provided corresponding to the cell C1. The first MOSFET 211 is interposed between the plus terminal of the cell C1 and one end of the coil 201. The second MOSFET 221 is interposed between the negative terminal of the cell C 1 and the other end of the coil 201, the source is connected to the negative terminal of the cell C 1, and the drain is connected to the other end of the coil 201.

第１ＭＯＳＦＥＴ２１２および第２ＭＯＳＦＥＴ２２２は、セルＣ２に対応して設けられている。第１ＭＯＳＦＥＴ２１２は、セルＣ２のプラス端子とコイル２０１の一端との間に介在されている。第２ＭＯＳＦＥＴ２２２は、セルＣ２のマイナス端子とコイル２０１の他端との間に介在されている。 The first MOSFET 212 and the second MOSFET 222 are provided corresponding to the cell C2. The first MOSFET 212 is interposed between the plus terminal of the cell C2 and one end of the coil 201. The second MOSFET 222 is interposed between the negative terminal of the cell C2 and the other end of the coil 201.

第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３は、セルＣ３に対応して設けられている。第１ＭＯＳＦＥＴ２１３は、セルＣ３のプラス端子とコイル２０１の一端との間に介在されている。第２ＭＯＳＦＥＴ２２３は、セルＣ３のマイナス端子とコイル２０１の他端との間に介在されている。 The first MOSFET 213 and the second MOSFET 223 are provided corresponding to the cell C3. The first MOSFET 213 is interposed between the plus terminal of the cell C3 and one end of the coil 201. The second MOSFET 223 is interposed between the negative terminal of the cell C3 and the other end of the coil 201.

第１ＭＯＳＦＥＴ２１４および第２ＭＯＳＦＥＴ２２４は、セルＣ４に対応して設けられている。第１ＭＯＳＦＥＴ２１４は、セルＣ４のプラス端子とコイル２０１の一端との間に介在されており、ドレインがセルＣ４のプラス端子に接続され、ソースがコイル２０１の一端に接続されている。第２ＭＯＳＦＥＴ２２４は、セルＣ４のマイナス端子とコイル２０１の他端との間に介在されている。 The first MOSFET 214 and the second MOSFET 224 are provided corresponding to the cell C4. The first MOSFET 214 is interposed between the plus terminal of the cell C4 and one end of the coil 201, the drain is connected to the plus terminal of the cell C4, and the source is connected to one end of the coil 201. The second MOSFET 224 is interposed between the negative terminal of the cell C4 and the other end of the coil 201.

第３ＭＯＳＦＥＴ２３１〜２３３は、それぞれ第１ＭＯＳＦＥＴ２１１〜２１３と直列に接続されている。 The third MOSFETs 231 to 233 are connected in series with the first MOSFETs 211 to 213, respectively.

具体的には、第３ＭＯＳＦＥＴ２３１は、第１ＭＯＳＦＥＴ２１１とソースコモンで直列に接続されている。第１ＭＯＳＦＥＴ２１１のドレインは、セルＣ１のプラス端子およびセルＣ２のマイナス端子に接続されている。第３ＭＯＳＦＥＴ２３１のドレインは、コイル２０１の一端に接続されている。 Specifically, the third MOSFET 231 is connected in series with the first MOSFET 211 via the source common. The drain of the first MOSFET 211 is connected to the plus terminal of the cell C1 and the minus terminal of the cell C2. The drain of the third MOSFET 231 is connected to one end of the coil 201.

第３ＭＯＳＦＥＴ２３２は、第１ＭＯＳＦＥＴ２１２とソースコモンで直列に接続されている。第１ＭＯＳＦＥＴ２１２のドレインは、セルＣ２のプラス端子およびセルＣ３のマイナス端子に接続されている。第３ＭＯＳＦＥＴ２３２のドレインは、コイル２０１の一端に接続されている。 The third MOSFET 232 is connected in series with the first MOSFET 212 through a source common. The drain of the first MOSFET 212 is connected to the plus terminal of the cell C2 and the minus terminal of the cell C3. The drain of the third MOSFET 232 is connected to one end of the coil 201.

第３ＭＯＳＦＥＴ２３３は、第１ＭＯＳＦＥＴ２１３とソースコモンで直列に接続されている。第１ＭＯＳＦＥＴ２１３のドレインは、セルＣ３のプラス端子およびセルＣ４のマイナス端子に接続されている。第３ＭＯＳＦＥＴ２３３のドレインは、コイル２０１の一端に接続されている。 The third MOSFET 233 is connected in series with the first MOSFET 213 through a source common. The drain of the first MOSFET 213 is connected to the plus terminal of the cell C3 and the minus terminal of the cell C4. The drain of the third MOSFET 233 is connected to one end of the coil 201.

第４ＭＯＳＦＥＴ２４１〜２４３は、それぞれ第２ＭＯＳＦＥＴ２２２〜２２４と直列に接続されている。 The fourth MOSFETs 241 to 243 are connected in series with the second MOSFETs 222 to 224, respectively.

具体的には、第４ＭＯＳＦＥＴ２４１は、第２ＭＯＳＦＥＴ２２２とソースコモンで直列に接続されている。第２ＭＯＳＦＥＴ２２２のドレインは、コイル２０１の他端に接続されている。第４ＭＯＳＦＥＴ２４１のドレインは、セルＣ１のプラス端子およびセルＣ２のマイナス端子に接続されている。 Specifically, the fourth MOSFET 241 and the second MOSFET 222 are connected in series with the source common. The drain of the second MOSFET 222 is connected to the other end of the coil 201. The drain of the fourth MOSFET 241 is connected to the plus terminal of the cell C1 and the minus terminal of the cell C2.

第４ＭＯＳＦＥＴ２４２は、第２ＭＯＳＦＥＴ２２３とソースコモンで直列に接続されている。第２ＭＯＳＦＥＴ２２３のドレインは、コイル２０１の他端に接続されている。第４ＭＯＳＦＥＴ２４２のドレインは、セルＣ２のプラス端子およびセルＣ３のマイナス端子に接続されている。 The fourth MOSFET 242 and the second MOSFET 223 are connected in series with the source common. The drain of the second MOSFET 223 is connected to the other end of the coil 201. The drain of the fourth MOSFET 242 is connected to the plus terminal of the cell C2 and the minus terminal of the cell C3.

第４ＭＯＳＦＥＴ２４３は、第２ＭＯＳＦＥＴ２２４とソースコモンで直列に接続されている。第２ＭＯＳＦＥＴ２２４のドレインは、コイル２０１の他端に接続されている。第４ＭＯＳＦＥＴ２４３のドレインは、セルＣ３のプラス端子およびセルＣ４のマイナス端子に接続されている。 The fourth MOSFET 243 and the second MOSFET 224 are connected in series with the source common. The drain of the second MOSFET 224 is connected to the other end of the coil 201. The drain of the fourth MOSFET 243 is connected to the plus terminal of the cell C3 and the minus terminal of the cell C4.

第５ＭＯＳＦＥＴ２５１は、セルＣ１のマイナス端子とコイル２０１の一端との間に介在されており、ソースがセルＣ１のマイナス端子に接続され、ドレインがコイル２０１の一端に接続されている。 The fifth MOSFET 251 is interposed between the minus terminal of the cell C 1 and one end of the coil 201, the source is connected to the minus terminal of the cell C 1, and the drain is connected to one end of the coil 201.

第６ＭＯＳＦＥＴ２６１は、セルＣ４のプラス端子とコイル２０１の他端との間に介在されており、ソースがコイル２０１の他端に接続され、ドレインがセルＣ４のプラス端子に接続されている。 The sixth MOSFET 261 is interposed between the plus terminal of the cell C4 and the other end of the coil 201, the source is connected to the other end of the coil 201, and the drain is connected to the plus terminal of the cell C4.

図３は、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１用のゲート信号生成回路４１の構成を示す回路図である。 FIG. 3 is a circuit diagram showing a configuration of the gate signal generation circuit 41 for the third MOSFET 23n, the fourth MOSFET 24n, the fifth MOSFET 251, and the sixth MOSFET 261.

ゲート信号生成回路４１は、ゲートドライブ回路３４（図１参照）に組み込まれ、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１の個々に対応して設けられている。ゲート信号生成回路４１には、プッシュプル回路４２、抵抗分圧回路４３およびコンパレータ４４が含まれる。 The gate signal generation circuit 41 is incorporated in the gate drive circuit 34 (see FIG. 1), and is provided corresponding to each of the third MOSFET 23n, the fourth MOSFET 24n, the fifth MOSFET 251 and the sixth MOSFET 261. The gate signal generation circuit 41 includes a push-pull circuit 42, a resistance voltage dividing circuit 43, and a comparator 44.

なお、以下において、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１の個々を区別しない場合、それらを「ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１」と総称する。 In the following, when the third MOSFET 23n, the fourth MOSFET 24n, the fifth MOSFET 251, and the sixth MOSFET 261 are not distinguished from each other, they are collectively referred to as “MOSFETs 23n, 24n, 251, 261”.

プッシュプル回路４２は、ＮＰＮトランジスタ４２１およびＰＮＰトランジスタ４２２の各エミッタを共通に接続し、ＮＰＮトランジスタ４２１およびＰＮＰトランジスタ４２２の各ベースを共通に接続した構成を有している。共通接続されたエミッタは、抵抗４２３を介して、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のゲートと接続されている。ＮＰＮトランジスタ４２１のコレクタは、ゲートドライブ回路３４に含まれる絶縁電源４５（たとえば、１５Ｖ電源）のプラス端子と接続されている。ＰＮＰトランジスタ４２２のコレクタは、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のソースおよび絶縁電源４５のマイナス端子と接続されている。 The push-pull circuit 42 has a configuration in which the emitters of the NPN transistor 421 and the PNP transistor 422 are connected in common, and the bases of the NPN transistor 421 and the PNP transistor 422 are connected in common. The commonly connected emitters are connected to the gates of the MOSFETs 23n, 24n, 251, 261 via the resistor 423. The collector of the NPN transistor 421 is connected to the plus terminal of an insulated power supply 45 (for example, 15V power supply) included in the gate drive circuit 34. The collector of the PNP transistor 422 is connected to the sources of the MOSFETs 23 n, 24 n, 251, and 261 and the negative terminal of the insulated power supply 45.

抵抗分圧回路４３は、２個の抵抗４３１，４３２の直列回路からなる。抵抗分圧回路４３の一端は、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のドレインと接続されている。抵抗分圧回路４３の他端は、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のソースおよび絶縁電源４５のマイナス端子と接続されている。そして、抵抗分圧回路４３は、２個の抵抗４３１，４３２の接続点において、コンパレータ４４のマイナス入力端子と接続されている。 The resistance voltage dividing circuit 43 is composed of a series circuit of two resistors 431 and 432. One end of the resistor voltage divider circuit 43 is connected to the drains of the MOSFETs 23n, 24n, 251, 261. The other end of the resistance voltage dividing circuit 43 is connected to the sources of the MOSFETs 23 n, 24 n, 251, and 261 and the negative terminal of the insulated power supply 45. The resistance voltage dividing circuit 43 is connected to the negative input terminal of the comparator 44 at a connection point between the two resistors 431 and 432.

コンパレータ４４のプラス入力端子は、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のソースおよび絶縁電源４５のマイナス端子と接続されている。また、コンパレータ４４のプラス側電源端子は、絶縁電源４５のプラス端子と接続され、コンパレータ４４のマイナス側電源端子は、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のソースおよび絶縁電源４５のマイナス端子と接続されている。コンパレータ４４の出力端子は、ＮＰＮトランジスタ４２１およびＰＮＰトランジスタ４２２の各ベースと接続されている。 The positive input terminal of the comparator 44 is connected to the sources of the MOSFETs 23 n, 24 n, 251, and 261 and the negative terminal of the insulated power supply 45. The positive power supply terminal of the comparator 44 is connected to the positive terminal of the insulated power supply 45, and the negative power supply terminal of the comparator 44 is connected to the sources of the MOSFETs 23n, 24n, 251, 261 and the negative terminal of the insulated power supply 45. Yes. The output terminal of the comparator 44 is connected to the bases of the NPN transistor 421 and the PNP transistor 422.

また、コンパレータ４４のマイナス入力端子と絶縁電源４５のマイナス端子とを接続する配線の途中部には、コンデンサ４４１が介装されている。さらに、コンパレータ４４の出力端子は、抵抗４４２を介して、絶縁電源４５のプラス端子と接続されている。 Further, a capacitor 441 is interposed in the middle of the wiring connecting the negative input terminal of the comparator 44 and the negative terminal of the insulated power supply 45. Further, the output terminal of the comparator 44 is connected to the plus terminal of the insulated power supply 45 via the resistor 442.

ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のソース−ドレイン間に電流が流れていない状態では、コンパレータ４４のマイナス入力端子には、コンデンサ４４１の電圧が入力される。このとき、コンパレータ４４のマイナス端子に入力される電圧がプラス端子に入力される基準電圧（絶縁電源４５のマイナス端子の電位）を下回らなければ、コンパレータ４４の出力端子からＮＰＮトランジスタ４２１およびＰＮＰトランジスタ４２２のベースにローレベル信号が入力される。これにより、ＮＰＮトランジスタ４２１がオフになり、ＰＮＰトランジスタ４２２がオンになって、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のゲートから電荷が引き抜かれた状態となる。 In a state where no current flows between the source and drain of the MOSFETs 23 n, 24 n, 251, and 261, the voltage of the capacitor 441 is input to the negative input terminal of the comparator 44. At this time, if the voltage input to the negative terminal of the comparator 44 does not fall below the reference voltage input to the positive terminal (the potential of the negative terminal of the insulated power supply 45), the NPN transistor 421 and the PNP transistor 422 are output from the output terminal of the comparator 44. A low level signal is input to the base of the signal. As a result, the NPN transistor 421 is turned off, the PNP transistor 422 is turned on, and the charge is extracted from the gates of the MOSFETs 23n, 24n, 251, 261.

ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１は、寄生ダイオード４５１を有している。寄生ダイオード４５１に電流が流れると、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のソース電位に対してドレイン電位が下回り、ソース−ドレイン間電圧が抵抗分圧回路４３に印加されて、抵抗分圧回路４３から出力される電圧（抵抗４３１，４３２の接続点の電位）が負となってコンパレータ４４のマイナス端子に入力される。そのため、コンパレータ４４のマイナス端子に入力される電圧がプラス端子に入力される基準電圧を下回り、コンパレータ４４の出力端子からＮＰＮトランジスタ４２１およびＰＮＰトランジスタ４２２のベースにハイレベル信号が入力される。これにより、ＮＰＮトランジスタ４２１がオンになり、ＰＮＰトランジスタ４２２がオフになって、絶縁電源４５からＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のゲートに電流（ゲート信号）が入力される。その結果、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１がオンになり、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のソースからドレインに向けて電流が流れる。 The MOSFETs 23n, 24n, 251, 261 have a parasitic diode 451. When a current flows through the parasitic diode 451, the drain potential falls below the source potential of the MOSFETs 23 n, 24 n, 251, and 261, and the source-drain voltage is applied to the resistance voltage dividing circuit 43 and output from the resistance voltage dividing circuit 43. Voltage (the potential at the connection point of the resistors 431 and 432) becomes negative and is input to the negative terminal of the comparator 44. Therefore, the voltage input to the negative terminal of the comparator 44 is lower than the reference voltage input to the positive terminal, and a high level signal is input from the output terminal of the comparator 44 to the bases of the NPN transistor 421 and the PNP transistor 422. As a result, the NPN transistor 421 is turned on, the PNP transistor 422 is turned off, and a current (gate signal) is input from the insulated power supply 45 to the gates of the MOSFETs 23n, 24n, 251, 261. As a result, the MOSFETs 23n, 24n, 251, 261 are turned on, and current flows from the source to the drain of the MOSFETs 23n, 24n, 251, 261.

なお、絶縁電源４５のマイナス端子を接地して、コンパレータ４４を単電源コンパレータとしてマイナス端子の入力電圧をプラス端子の入力電圧及び電源４５のマイナス端子よりも低くするオーバドライブ動作をさせることにより、コンパレータ４４の応答を速めてもよい。 It is to be noted that the negative terminal of the insulated power supply 45 is grounded, and the comparator 44 is used as a single power supply comparator to perform an overdrive operation in which the input voltage of the negative terminal is lower than the input voltage of the positive terminal and the negative terminal of the power supply 45. The 44 response may be accelerated.

図１を再び参照して、キャパシタ制御装置３１では、電圧検出部３２により、キャパシタ１２の各セルＣｎの端子電圧が検出されると、演算部３３により、各セルＣｎの端子電圧を比較する演算が行われる。そして、たとえば、セルＣｎ間における端子電圧の最大値と最小値との差が求められ、その差と所定値とを比較する演算が行われる。そして、セルＣｎ間における端子電圧の最大値と最小値との差が所定値を超えている場合、セルＣｎ間における端子電圧のばらつきを補正する補正処理が実行される。 Referring to FIG. 1 again, in the capacitor control device 31, when the voltage detection unit 32 detects the terminal voltage of each cell Cn of the capacitor 12, the calculation unit 33 compares the terminal voltage of each cell Cn. Is done. Then, for example, a difference between the maximum value and the minimum value of the terminal voltage between the cells Cn is obtained, and an operation for comparing the difference with a predetermined value is performed. When the difference between the maximum value and the minimum value of the terminal voltage between the cells Cn exceeds a predetermined value, a correction process for correcting the terminal voltage variation between the cells Cn is executed.

補正処理では、ゲートドライブ回路３４が制御されて、端子電圧が最も高いセルＣｎからの放電により端子電圧が最も低いセルＣｎが充電される。 In the correction process, the gate drive circuit 34 is controlled, and the cell Cn having the lowest terminal voltage is charged by the discharge from the cell Cn having the highest terminal voltage.

たとえば、図２に示されるキャパシタ１２において、セルＣ３の端子電圧がセルＣｎの端子電圧の中で最も高い場合、ゲートドライブ回路３４からセルＣ３に対応する第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３の各ゲートにゲート信号が入力されて、第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３がオンされる。 For example, in the capacitor 12 shown in FIG. 2, when the terminal voltage of the cell C3 is the highest among the terminal voltages of the cell Cn, the gate signal is sent from the gate drive circuit 34 to each gate of the first MOSFET 213 and the second MOSFET 223 corresponding to the cell C3. Is input, and the first MOSFET 213 and the second MOSFET 223 are turned on.

第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３のオンにより、破線Ｄ１で示されるように、セルＣ３、第１ＭＯＳＦＥＴ２１３、第３ＭＯＳＦＥＴ２３３、コイル２０１、第２ＭＯＳＦＥＴ２２３および第４ＭＯＳＦＥＴ２４２の直列回路に、セルＣ３からの放電による電流が流れる。セルＣ３からの放電による電流がコイル２０１に流れることにより、コイル２０１に磁気エネルギーが蓄えられる。言い換えれば、セルＣ３の電気エネルギーの一部がコイル２０１の磁気エネルギーに変換される。セルＣ３からの放電により、セルＣ３の端子電圧が低下する。 When the first MOSFET 213 and the second MOSFET 223 are turned on, a current due to the discharge from the cell C3 flows through the series circuit of the cell C3, the first MOSFET 213, the third MOSFET 233, the coil 201, the second MOSFET 223, and the fourth MOSFET 242 as indicated by a broken line D1. When the current from the discharge from the cell C <b> 3 flows through the coil 201, magnetic energy is stored in the coil 201. In other words, a part of the electric energy of the cell C3 is converted into the magnetic energy of the coil 201. The terminal voltage of the cell C3 decreases due to the discharge from the cell C3.

第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３のオン直後は、電流が第３ＭＯＳＦＥＴ２３３および第４ＭＯＳＦＥＴ２４２の各寄生ダイオード４５１を流れる。寄生ダイオード４５１に電流が流れると、ゲート信号生成回路４１（図３参照）の機能により、第３ＭＯＳＦＥＴ２３３および第４ＭＯＳＦＥＴ２４２の各ゲートにゲート信号が入力されて、第３ＭＯＳＦＥＴ２３３および第４ＭＯＳＦＥＴ２４２がオンになる。第３ＭＯＳＦＥＴ２３３および第４ＭＯＳＦＥＴ２４２のオン抵抗による電圧降下は、寄生ダイオード４５１の電圧降下よりも小さいので、第３ＭＯＳＦＥＴ２３３および第４ＭＯＳＦＥＴ２４２がオンされることにより、第３ＭＯＳＦＥＴ２３３および第４ＭＯＳＦＥＴ２４２における電圧降下による損失を低減することができる。 Immediately after the first MOSFET 213 and the second MOSFET 223 are turned on, current flows through the parasitic diodes 451 of the third MOSFET 233 and the fourth MOSFET 242. When a current flows through the parasitic diode 451, a gate signal is input to each gate of the third MOSFET 233 and the fourth MOSFET 242 by the function of the gate signal generation circuit 41 (see FIG. 3), and the third MOSFET 233 and the fourth MOSFET 242 are turned on. Since the voltage drop due to the on-resistance of the third MOSFET 233 and the fourth MOSFET 242 is smaller than the voltage drop of the parasitic diode 451, the loss due to the voltage drop in the third MOSFET 233 and the fourth MOSFET 242 is reduced by turning on the third MOSFET 233 and the fourth MOSFET 242. Can do.

セルＣ３からの放電中、第１ＭＯＳＦＥＴ２１１，２１２，２１４、第２ＭＯＳＦＥＴ２２１，２２２，２２４、第３ＭＯＳＦＥＴ２３１，２３２、第４ＭＯＳＦＥＴ２４１，２４３、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１は、オフのままである。 During the discharge from the cell C3, the first MOSFET 211, 212, 214, the second MOSFET 221, 222, 224, the third MOSFET 231, 232, the fourth MOSFET 241, 243, the fifth MOSFET 251 and the sixth MOSFET 261 remain off.

セルＣ３のマイナス端子とコイル２０１の一端との間に介在される第１ＭＯＳＦＥＴ２１２のソースには、第３ＭＯＳＦＥＴ２３２のソースが接続されている。第３ＭＯＳＦＥＴ２３２がオフされており、また、第３ＭＯＳＦＥＴ２３２の寄生ダイオード４５１のカソードがコイル２０１の一端に接続されているので、セルＣ３のプラス端子とマイナス端子とが第１ＭＯＳＦＥＴ２１３および第３ＭＯＳＦＥＴ２３３を介して短絡することを防止できる。すなわち、セルＣ３のプラス端子から第１ＭＯＳＦＥＴ２１３および第３ＭＯＳＦＥＴ２３３を介してコイル２０１の一端に向けて流れる電流が第３ＭＯＳＦＥＴ２３２および第１ＭＯＳＦＥＴ２１２を介してセルＣ３のマイナス端子に流れることを防止できる。 The source of the third MOSFET 232 is connected to the source of the first MOSFET 212 interposed between the negative terminal of the cell C3 and one end of the coil 201. Since the third MOSFET 232 is turned off and the cathode of the parasitic diode 451 of the third MOSFET 232 is connected to one end of the coil 201, the plus terminal and the minus terminal of the cell C3 are short-circuited via the first MOSFET 213 and the third MOSFET 233. Can be prevented. That is, it is possible to prevent a current flowing from the plus terminal of the cell C3 toward the one end of the coil 201 via the first MOSFET 213 and the third MOSFET 233 from flowing to the minus terminal of the cell C3 via the third MOSFET 232 and the first MOSFET 212.

セルＣ３の端子電圧が所定値まで低下すると、または、第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３のオンから所定時間が経過すると、ゲートドライブ回路３４から第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３の各ゲートへのゲート信号の入力が停止され、第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３がオフされる。 When the terminal voltage of the cell C3 decreases to a predetermined value or when a predetermined time has elapsed since the first MOSFET 213 and the second MOSFET 223 are turned on, the gate signal input to the gates of the first MOSFET 213 and the second MOSFET 223 is stopped from the gate drive circuit 34. The first MOSFET 213 and the second MOSFET 223 are turned off.

第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３のオフにより、セルＣ３からコイル２０１に流れる電流がなくなるので、コイル２０１がその電流の変化を阻止するように働く。そして、破線Ｄ２で示されるように、コイル２０１、第６ＭＯＳＦＥＴ２６１、セルＣ１〜Ｃ４および第５ＭＯＳＦＥＴ２５１を含む回路に電流が流れる。すなわち、第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３がオフされると、コイル２０１に蓄えられている磁気エネルギーが解放されて、磁気エネルギーによる電流がコイル２０１、第６ＭＯＳＦＥＴ２６１、セルＣ１〜Ｃ４および第５ＭＯＳＦＥＴ２５１を含む回路に流れる。その結果、セルＣ１〜Ｃ４の全体が充電される。 When the first MOSFET 213 and the second MOSFET 223 are turned off, no current flows from the cell C3 to the coil 201, so that the coil 201 functions to prevent the current from changing. Then, as indicated by a broken line D2, a current flows through a circuit including the coil 201, the sixth MOSFET 261, the cells C1 to C4, and the fifth MOSFET 251. That is, when the first MOSFET 213 and the second MOSFET 223 are turned off, the magnetic energy stored in the coil 201 is released, and a current due to the magnetic energy flows to a circuit including the coil 201, the sixth MOSFET 261, the cells C1 to C4, and the fifth MOSFET 251. . As a result, the entire cells C1 to C4 are charged.

第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３のオフ直後は、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１の各寄生ダイオード４５１を流れる。寄生ダイオード４５１に電流が流れると、ゲート信号生成回路４１（図３参照）の機能により、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１の各ゲートにゲート信号が入力されて、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１がオンになる。第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１のオン抵抗による電圧降下は、寄生ダイオード４５１の電圧降下よりも小さいので、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１がオンされることにより、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１における電圧降下による損失を低減することができる。 Immediately after the first MOSFET 213 and the second MOSFET 223 are turned off, the current flows through the parasitic diodes 451 of the fifth MOSFET 251 and the sixth MOSFET 261. When a current flows through the parasitic diode 451, a gate signal is input to each gate of the fifth MOSFET 251 and the sixth MOSFET 261 by the function of the gate signal generation circuit 41 (see FIG. 3), and the fifth MOSFET 251 and the sixth MOSFET 261 are turned on. Since the voltage drop due to the on-resistance of the fifth MOSFET 251 and the sixth MOSFET 261 is smaller than the voltage drop of the parasitic diode 451, the loss due to the voltage drop in the fifth MOSFET 251 and the sixth MOSFET 261 is reduced by turning on the fifth MOSFET 251 and the sixth MOSFET 261. Can do.

図２に示されるキャパシタ１２において、セルＣ２の端子電圧がセルＣｎの端子電圧の中で最も低い場合、第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３のオフから所定のデッドタイムが経過すると、その端子電圧が最も低いセルＣ２のマイナス端子とコイル２０１の一端との間に介在される第１ＭＯＳＦＥＴ２１１と、セルＣ２のプラス端子とコイル２０１の他端との間に介在される第２ＭＯＳＦＥＴ２２３とがオンされる。これにより、コイル２０１を流れる電流は、破線Ｄ３で示されるように、第２ＭＯＳＦＥＴ２２３、第４ＭＯＳＦＥＴ２４２、セルＣ２、第１ＭＯＳＦＥＴ２１１および第３ＭＯＳＦＥＴ２３１を流れる。その結果、セルＣ２が充電され、セルＣ１〜Ｃ４間における端子電圧のばらつきが小さくなる。 In the capacitor 12 shown in FIG. 2, when the terminal voltage of the cell C2 is the lowest among the terminal voltages of the cell Cn, the cell having the lowest terminal voltage when a predetermined dead time elapses after the first MOSFET 213 and the second MOSFET 223 are turned off. The first MOSFET 211 interposed between the negative terminal of C2 and one end of the coil 201 and the second MOSFET 223 interposed between the positive terminal of the cell C2 and the other end of the coil 201 are turned on. Thereby, the current flowing through the coil 201 flows through the second MOSFET 223, the fourth MOSFET 242, the cell C2, the first MOSFET 211, and the third MOSFET 231 as indicated by a broken line D3. As a result, the cell C2 is charged, and the terminal voltage variation among the cells C1 to C4 is reduced.

第１ＭＯＳＦＥＴ２１１および第２ＭＯＳＦＥＴ２２３のオン直後は、電流が第３ＭＯＳＦＥＴ２３１および第４ＭＯＳＦＥＴ２４２の各寄生ダイオード４５１を流れる。寄生ダイオード４５１に電流が流れると、ゲート信号生成回路４１（図３参照）の機能により、第３ＭＯＳＦＥＴ２３１および第４ＭＯＳＦＥＴ２４２の各ゲートにゲート信号が入力されて、第３ＭＯＳＦＥＴ２３１および第４ＭＯＳＦＥＴ２４２がオンになる。第３ＭＯＳＦＥＴ２３１および第４ＭＯＳＦＥＴ２４２のオン抵抗による電圧降下は、寄生ダイオード４５１の電圧降下よりも小さいので、第３ＭＯＳＦＥＴ２３１および第４ＭＯＳＦＥＴ２４２がオンされることにより、第３ＭＯＳＦＥＴ２３１および第４ＭＯＳＦＥＴ２４２における電圧降下による損失を低減することができる。 Immediately after the first MOSFET 211 and the second MOSFET 223 are turned on, current flows through the parasitic diodes 451 of the third MOSFET 231 and the fourth MOSFET 242. When a current flows through the parasitic diode 451, a gate signal is input to each gate of the third MOSFET 231 and the fourth MOSFET 242 by the function of the gate signal generation circuit 41 (see FIG. 3), and the third MOSFET 231 and the fourth MOSFET 242 are turned on. Since the voltage drop due to the on-resistance of the third MOSFET 231 and the fourth MOSFET 242 is smaller than the voltage drop of the parasitic diode 451, the loss due to the voltage drop in the third MOSFET 231 and the fourth MOSFET 242 is reduced by turning on the third MOSFET 231 and the fourth MOSFET 242. Can do.

セルＣ２への充電中、第１ＭＯＳＦＥＴ２１２〜２１４、第２ＭＯＳＦＥＴ２２１，２２２，２２４、第３ＭＯＳＦＥＴ２３２，２３３、第４ＭＯＳＦＥＴ２４１，２４３、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１は、オフのままである。 During the charging of the cell C2, the first MOSFETs 212 to 214, the second MOSFETs 221, 222, 224, the third MOSFETs 232, 233, the fourth MOSFETs 241, 243, the fifth MOSFET 251 and the sixth MOSFET 261 remain off.

セルＣ２のプラス側に接続されたセルＣ３のプラス端子とコイル２０１の他端との間に介在される第２ＭＯＳＦＥＴ２２４のソースには、第４ＭＯＳＦＥＴ２４３のソースが接続されている。第２ＭＯＳＦＥＴ２２４がオフされており、また、第４ＭＯＳＦＥＴ２４３の寄生ダイオード４５１のカソードがセルＣ３のプラス端子に接続されているので、セルＣ３のプラス端子とマイナス端子とが第２ＭＯＳＦＥＴ２２３，２２４および第４ＭＯＳＦＥＴ２４２，２４３を介して短絡することを防止できる。すなわち、セルＣ３のプラス端子から第４ＭＯＳＦＥＴ２４３、第２ＭＯＳＦＥＴ２２４、第２ＭＯＳＦＥＴ２２３および第４ＭＯＳＦＥＴ２４２をこの順に介してセルＣ３のマイナス端子に流れることを防止できる。 The source of the fourth MOSFET 243 is connected to the source of the second MOSFET 224 interposed between the plus terminal of the cell C3 connected to the plus side of the cell C2 and the other end of the coil 201. Since the second MOSFET 224 is turned off and the cathode of the parasitic diode 451 of the fourth MOSFET 243 is connected to the plus terminal of the cell C3, the plus and minus terminals of the cell C3 are the second MOSFETs 223 and 224 and the fourth MOSFETs 242 and 243. It is possible to prevent a short circuit through the. That is, it is possible to prevent the positive terminal of the cell C3 from flowing to the negative terminal of the cell C3 through the fourth MOSFET 243, the second MOSFET 224, the second MOSFET 223, and the fourth MOSFET 242 in this order.

第１ＭＯＳＦＥＴ２１１および第２ＭＯＳＦＥＴ２２３のオンから所定時間が経過すると、ゲートドライブ回路３４から第１ＭＯＳＦＥＴ２１１および第２ＭＯＳＦＥＴ２２３の各ゲートへのゲート信号の入力が停止され、第１ＭＯＳＦＥＴ２１１および第２ＭＯＳＦＥＴ２２３がオフされる。 When a predetermined time elapses after the first MOSFET 211 and the second MOSFET 223 are turned on, the gate signal input from the gate drive circuit 34 to each gate of the first MOSFET 211 and the second MOSFET 223 is stopped, and the first MOSFET 211 and the second MOSFET 223 are turned off.

セルＣ３以外のセルＣｎの端子電圧が最も高い場合、セルＣ３の場合と同様に、端子電圧が最も高いセルＣｎに対応する第１ＭＯＳＦＥＴ２１ｎおよび第２ＭＯＳＦＥＴ２２ｎがオンされ、セルＣｎの端子電圧が所定値まで低下すると、または、第１ＭＯＳＦＥＴ２１ｎおよび第２ＭＯＳＦＥＴ２２ｎのオンから所定時間が経過すると、第１ＭＯＳＦＥＴ２１ｎおよび第２ＭＯＳＦＥＴ２２ｎがオフされる。 When the terminal voltage of the cell Cn other than the cell C3 is the highest, as in the case of the cell C3, the first MOSFET 21n and the second MOSFET 22n corresponding to the cell Cn having the highest terminal voltage are turned on, and the terminal voltage of the cell Cn reaches a predetermined value When the voltage decreases or a predetermined time elapses after the first MOSFET 21n and the second MOSFET 22n are turned on, the first MOSFET 21n and the second MOSFET 22n are turned off.

また、セルＣ２以外のセルＣｎの端子電圧が最も低い場合、セルＣ２の場合と同様に、端子電圧が最も低いセルＣｎのマイナス端子とコイル２０１の一端との間に介在される第１ＭＯＳＦＥＴ２１ｎと、端子電圧が最も低いセルＣｎのプラス端子とコイル２０１の他端との間に介在される第２ＭＯＳＦＥＴ２２ｎとがオンされる。 When the terminal voltage of the cell Cn other than the cell C2 is the lowest, as in the case of the cell C2, the first MOSFET 21n interposed between the negative terminal of the cell Cn having the lowest terminal voltage and one end of the coil 201; The second MOSFET 22n interposed between the plus terminal of the cell Cn having the lowest terminal voltage and the other end of the coil 201 is turned on.

プラス側の最端に設けられたセルＣｎ（図２に示される一例では、セルＣ４）の端子電圧が最も低い場合、そのセルＣｎのマイナス端子とコイル２０１の一端との間に介在される第１ＭＯＳＦＥＴ２１ｎのみがオンされる。この場合、コイル２０１を流れる電流が第６ＭＯＳＦＥＴ２６１の寄生ダイオード４５１を流れる。寄生ダイオード４５１に電流が流れると、ゲート信号生成回路４１（図３参照）の機能により、第６ＭＯＳＦＥＴ２６１のゲートにゲート信号が入力されて、第６ＭＯＳＦＥＴ２６１がオンになる。 When the terminal voltage of the cell Cn provided at the extreme end on the plus side (cell C4 in the example shown in FIG. 2) is the lowest, the first voltage interposed between the minus terminal of the cell Cn and one end of the coil 201 is used. Only 1MOSFET 21n is turned on. In this case, the current flowing through the coil 201 flows through the parasitic diode 451 of the sixth MOSFET 261. When a current flows through the parasitic diode 451, a gate signal is input to the gate of the sixth MOSFET 261 by the function of the gate signal generation circuit 41 (see FIG. 3), and the sixth MOSFET 261 is turned on.

端子電圧が最も高いセルＣｎからの放電および端子電圧が最も低いセルＣｎへの充電は、たとえば、セルＣｎ間における端子電圧の最大値がすべてのセルＣｎの端子電圧の平均値を基準とする所定範囲内に収まるか、または、セルＣｎ間における端子電圧の最小値がすべてのセルＣｎの端子電圧の平均値を基準とする所定範囲内に収まるまで繰り返される。 For discharging from the cell Cn having the highest terminal voltage and charging to the cell Cn having the lowest terminal voltage, for example, the maximum value of the terminal voltage between the cells Cn is a predetermined value based on the average value of the terminal voltages of all the cells Cn. The process is repeated until it falls within the range or the minimum value of the terminal voltage between the cells Cn falls within a predetermined range based on the average value of the terminal voltages of all the cells Cn.

このように、複数のセルＣｎ間における端子電圧のばらつきを補正するために、端子電圧が最も高いセルＣｎの電気エネルギーが抵抗により消費されるのではなく、その電気エネルギーがコイル２０１の磁気エネルギーに変換され、コイル２０１に蓄えられた磁気エネルギーにより、端子電圧が最も低いセルＣｎが充電される。そのため、セル電圧補正回路２０では、セルＣｎの電気エネルギーが抵抗により消費される構成と比較して、セルＣｎ間における端子電圧のばらつきの補正に伴うエネルギー損失を低減することができる。また、コイル２０１に直流電流が流れることによる発熱は、抵抗に直流電流が流れる発熱よりも小さいので、セルＣｎの電気エネルギーが抵抗により消費される構成と比較して、セルＣｎ間における端子電圧のばらつきの補正に伴う発熱を低減することができる。 As described above, in order to correct the terminal voltage variation among the plurality of cells Cn, the electric energy of the cell Cn having the highest terminal voltage is not consumed by the resistance, but the electric energy is converted into the magnetic energy of the coil 201. The converted cell energy stored in the coil 201 charges the cell Cn having the lowest terminal voltage. Therefore, the cell voltage correction circuit 20 can reduce energy loss due to correction of terminal voltage variation between the cells Cn, as compared with a configuration in which the electric energy of the cell Cn is consumed by the resistance. Further, since the heat generated by the direct current flowing through the coil 201 is smaller than the heat generated by the direct current flowing through the resistor, the terminal voltage between the cells Cn is compared with the configuration in which the electric energy of the cell Cn is consumed by the resistor. It is possible to reduce heat generation due to variation correction.

さらには、発熱が小さいので、その発熱を放熱するための構成を小型化することができ、セル電圧補正回路２０が実装される基板を小型化することができる。 Furthermore, since the heat generation is small, the configuration for dissipating the heat generation can be reduced in size, and the substrate on which the cell voltage correction circuit 20 is mounted can be reduced in size.

また、端子電圧が最も高いセルＣｎからの放電に対する熱的な制約による制限が小さいので、当該セルＣｎからの放電量を大きくすることができ、セルＣｎ間における端子電圧のばらつきを速やかに補正することができる。 In addition, since the restriction due to the thermal restriction on the discharge from the cell Cn having the highest terminal voltage is small, the discharge amount from the cell Cn can be increased, and the variation in the terminal voltage between the cells Cn can be corrected quickly. be able to.

しかも、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１の寄生ダイオード４５１を電流が流れる時には、それぞれ第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１のオンにより、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１における電圧降下が低減される。その結果、端子電圧が最も高いセルＣｎからの放電および端子電圧が最も低いセルＣｎへの充電の効率が向上し、セルＣｎ間における端子電圧のばらつきの補正に伴うエネルギー損失を一層低減することができる。 Moreover, when a current flows through the parasitic diodes 451 of the third MOSFET 23n, the fourth MOSFET 24n, the fifth MOSFET 251, and the sixth MOSFET 261, the third MOSFET 23n, the fourth MOSFET 24n, the fifth MOSFET 251, and the sixth MOSFET 261 are turned on by turning on the third MOSFET 23n, the fourth MOSFET 24n, the fifth MOSFET 251, and the sixth MOSFET 261, respectively. The voltage drop at is reduced. As a result, the efficiency of discharging from the cell Cn having the highest terminal voltage and charging to the cell Cn having the lowest terminal voltage is improved, and energy loss due to correction of terminal voltage variation between the cells Cn can be further reduced. it can.

なお、少なくとも補正処理後に、いずれかのセルＣｎの端子電圧が所定の充電禁止電圧を上回っている場合には、キャパシタ１２の電解液の分解によるガスの発生などを防止するため、キャパシタ制御装置３１により、メインリレー１８がオフされて、オルタネータ３の発電電力によるキャパシタ１２の充電が禁止される。キャパシタ１２の充電の禁止は、たとえば、キャパシタ１２のエネルギーをコンバータ１９によりバッテリ１１および電気負荷４へ供給することにより、すべてのセルＣｎの端子電圧が所定の禁止解除電圧まで低下すると解除される。 Note that, at least after the correction process, when the terminal voltage of any one of the cells Cn exceeds a predetermined charge prohibition voltage, the capacitor control device 31 prevents the generation of gas due to the decomposition of the electrolytic solution of the capacitor 12. As a result, the main relay 18 is turned off, and charging of the capacitor 12 by the power generated by the alternator 3 is prohibited. The prohibition of charging of the capacitor 12 is canceled when, for example, the energy of the capacitor 12 is supplied to the battery 11 and the electric load 4 by the converter 19 and the terminal voltages of all the cells Cn are lowered to a predetermined prohibition canceling voltage.

また、いずれかのセルＣｎの端子電圧が放電禁止電圧まで低下している場合には、当該セルＣｎの電極の損傷を防止するため、キャパシタ制御装置３１により、放電禁止電圧まで低下したセルＣｎ以外のセルから端子電圧ガ低下したセルに充電して、電圧の回復を図る。 Further, when the terminal voltage of any cell Cn is lowered to the discharge inhibition voltage, the capacitor control device 31 uses the capacitor control device 31 to prevent damage to the electrodes other than the cell Cn that has been lowered to the discharge inhibition voltage. The cell is charged from the first cell to the one whose terminal voltage is reduced to recover the voltage.

以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。 As mentioned above, although one Embodiment of this invention was described, this invention can also be implemented with another form.

たとえば、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１に代えて、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１が有している寄生ダイオード４５１と同じ向きのダイオードが設けられてもよい。 For example, instead of the third MOSFET 23n, the fourth MOSFET 24n, the fifth MOSFET 251, and the sixth MOSFET 261, a diode having the same direction as the parasitic diode 451 included in the third MOSFET 23n, the fourth MOSFET 24n, the fifth MOSFET 251, and the sixth MOSFET 261 may be provided.

また、端子電圧が最も高いセルＣｎの電気エネルギーがコイル２０１に磁気エネルギーとして蓄えられ、コイル２０１に蓄えられた磁気エネルギーにより、端子電圧が最も低いセルＣｎが充電される場合を例に挙げた。しかしながら、その端子電圧が最も高いセルＣｎと最も低いセルＣｎとの間でのエネルギーの移動に限らず、端子電圧が相対的に高いセルＣｎの電気エネルギーがコイル２０１に磁気エネルギーとして蓄えられ、コイル２０１に蓄えられた磁気エネルギーにより、端子電圧が相対的に低いセルＣｎが充電されてもよい。 Further, the case where the electric energy of the cell Cn having the highest terminal voltage is stored as magnetic energy in the coil 201 and the cell Cn having the lowest terminal voltage is charged by the magnetic energy stored in the coil 201 is taken as an example. However, not only energy transfer between the cell Cn having the highest terminal voltage and the cell Cn having the lowest terminal voltage, but the electric energy of the cell Cn having a relatively high terminal voltage is stored in the coil 201 as magnetic energy. The cell Cn having a relatively low terminal voltage may be charged by the magnetic energy stored in 201.

また、前述の実施形態では、セル電圧補正回路２０がキャパシタ１２（リチウムイオンキャパシタ）に適用された構成を取り上げた。この構成に限らず、セル電圧補正回路２０は、ニッケル水素（Ｎｉ−ＭＨ：Nickel Ｍetal Hydride）電池、リチウムイオン電池、電気二重層コンデンサ（ＥＤＬＣ：Electric Double-Layer Capacitor）などに適用することができる。 In the above-described embodiment, the configuration in which the cell voltage correction circuit 20 is applied to the capacitor 12 (lithium ion capacitor) is taken up. The cell voltage correction circuit 20 is not limited to this configuration, and can be applied to a nickel metal hydride (Ni-MH) battery, a lithium ion battery, an electric double-layer capacitor (EDLC), or the like. .

その他、前述の構成には、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。 In addition, various design changes can be made to the above-described configuration within the scope of the matters described in the claims.

１２キャパシタ（蓄電デバイス）
２０セル電圧補正回路
２０１コイル
２１ｎ（２１１〜２１４）第１ＭＯＳＦＥＴ
２２ｎ（２２１〜２２４）第２ＭＯＳＦＥＴ
２３ｎ（２３１〜２３３）第３ＭＯＳＦＥＴ
２４ｎ（２４１〜２４３）第４ＭＯＳＦＥＴ
２５１第５ＭＯＳＦＥＴ
２６１第６ＭＯＳＦＥＴ
４５１寄生ダイオード
Ｃｎ（Ｃ１〜Ｃ４）セル 12 Capacitor (electric storage device)
20 cell voltage correction circuit 201 coil 21n (211 to 214) first MOSFET
22n (221-224) Second MOSFET
23n (231 to 233) Third MOSFET
24n (241-243) 4th MOSFET
251 5th MOSFET
261 6th MOSFET
451 Parasitic diode Cn (C1-C4) cell

Claims

A cell voltage correction circuit that is applied to an electricity storage device including a plurality of cells connected in series and corrects terminal voltage variation between the cells,
Coils,
A first semiconductor having a parasitic diode provided corresponding to each of the cells, interposed between a positive terminal of the cell and one end of the coil, and allowing a current to flow from the coil side to the cell side. A switching element;
A second parasitic diode provided corresponding to each of the cells, interposed between the negative terminal of the cell and the other end of the coil, and allowing a current to flow from the cell side to the coil side; A semiconductor switching element;
A first diode connected in series with each of the first semiconductor switching elements interposed between the negative terminal of the cell and one end of the coil, and allowing a current to flow from the cell side to the coil side; ,
A second diode connected in series with each of the second semiconductor switching elements interposed between the positive terminal of the cell and the other end of the coil, and allowing a current to flow from the coil side to the cell side. When,
A third diode that is interposed between the negative terminal of the cell provided at the extreme end on the negative side and one end of the coil, and allows a current to flow from the cell side to the coil side;
A fourth diode that is interposed between the positive terminal of the cell provided at the extreme end on the positive side and the other end of the coil, and allows a current to flow from the coil side to the cell side, Cell voltage correction circuit.

A third semiconductor switching element connected in series with each of the first semiconductor switching elements interposed between the negative terminal of the cell and one end of the coil;
A fourth semiconductor switching element connected in series with each of the second semiconductor switching elements interposed between the positive terminal of the cell and the other end of the coil;
A fifth semiconductor switching element interposed between the negative terminal of the cell provided at the extreme end on the negative side and one end of the coil;
A sixth semiconductor switching element interposed between the positive terminal of the cell provided at the extreme end on the positive side and the other end of the coil;
The first diode is a parasitic diode of a third semiconductor switching element;
The second diode is a parasitic diode of a fourth semiconductor switching element;
The third diode is a parasitic diode of a fifth semiconductor switching element;
The cell voltage correction circuit according to claim 1, wherein the fourth diode is a parasitic diode included in the sixth semiconductor switching element.