JP2016009870A - Substrate and method of manufacturing semiconductor package - Google Patents

Substrate and method of manufacturing semiconductor package Download PDF

Info

Publication number
JP2016009870A
JP2016009870A JP2015127403A JP2015127403A JP2016009870A JP 2016009870 A JP2016009870 A JP 2016009870A JP 2015127403 A JP2015127403 A JP 2015127403A JP 2015127403 A JP2015127403 A JP 2015127403A JP 2016009870 A JP2016009870 A JP 2016009870A
Authority
JP
Japan
Prior art keywords
package unit
row
substrate
package
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015127403A
Other languages
Japanese (ja)
Inventor
振 圭 金
Shinkei Kin
振 圭 金
賢 李
Hyun Lee
賢 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2016009870A publication Critical patent/JP2016009870A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a substrate for semiconductor package, that is used for manufacturing a reliable semiconductor package, and to provide a method of manufacturing a semiconductor package using the same.SOLUTION: A substrate for semiconductor package has a package unit region arranged on the first surface thereof, and constituting a plurality of rows, each including a plurality of package unit regions, and the package unit region of the n-th row is arranged while offset from that of the (n+1)th row in the row direction. According to the method of manufacturing a semiconductor package using the substrate, a semiconductor chip and a substrate between the semiconductor chips can be molded simultaneously in the package unit region of the last row.

Description

本発明は、半導体に係り、より具体的には、半導体パッケージ用基板及びこれを用いた半導体パッケージの製造に関する。   The present invention relates to a semiconductor, and more particularly, to a semiconductor package substrate and a semiconductor package using the same.

電子機器に使用される半導体集積回路の高密度、高集積化に応じて、半導体チップの電極端子の多ピン化、狭ピッチ（ｐｉｔｃｈ）化が急速に進んでいる。半導体パッケージのサイズを減らすために、印刷回路基板が広く使用されている。また、半導体チップの印刷回路基板への実装には、配線の遅延を少なくするために、バンプを使用したフリップチップボンディング実装が広く用いられている。   In accordance with the high density and high integration of semiconductor integrated circuits used in electronic devices, the number of electrode terminals of a semiconductor chip and the pitch (pitch) are rapidly increasing. Printed circuit boards are widely used to reduce the size of semiconductor packages. Also, flip chip bonding mounting using bumps is widely used to mount semiconductor chips on a printed circuit board in order to reduce wiring delay.

米国特許第８，４８２，１０９号公報US Patent No. 8,482,109 米国特許第８，５９２，９９７号公報US Patent No. 8,592,997 米国特許第８，０７６，７６３号公報US Patent No. 8,076,763 米国特許公開第２０１２／００１８８６６号明細書US Patent Publication No. 2012/0018866 米国特許公開第２０１３／０１６１８００号明細書US Patent Publication No. 2013/0161800

本発明が解決しようとする課題は、信頼性のある半導体パッケージを製造するための半導体パッケージ用基板を提供することである。
本発明が解決しようとする課題は、信頼性のある半導体パッケージの製造方法を提供することである。 An object of the present invention is to provide a semiconductor package substrate for manufacturing a reliable semiconductor package.
The problem to be solved by the present invention is to provide a method for manufacturing a reliable semiconductor package.

本発明は、半導体パッケージ用基板及び半導体パッケージの製造方法に関する。本発明による半導体パッケージ用基板は、その第１面上で配列され、複数の行を構成するパッケージユニット領域を有し、前記行の各々は複数のパッケージユニット領域を含み、ｎ番目の行の前記パッケージユニット領域は、（ｎ＋１）番目の行の前記パッケージユニット領域から前記行方向にオフセット配列される。ここで、ｎは１以上の任意の自然数である。   The present invention relates to a semiconductor package substrate and a semiconductor package manufacturing method. The substrate for a semiconductor package according to the present invention has a package unit region arranged on the first surface and constituting a plurality of rows, each of the rows including a plurality of package unit regions, and the nth row The package unit area is offset from the package unit area in the (n + 1) th row in the row direction. Here, n is an arbitrary natural number of 1 or more.

実施形態において、前記ｎ番目の行の前記パッケージユニット領域の各々は、（ｎ＋ａ）番目の行のパッケージユニット領域の各々と列をなして配列され、前記列は、前記行と直交する。ａは２以上の自然数である。
実施形態において、前記行のうちの何れかの１つの行は、ｍ個の前記パッケージユニット領域を含み、前記行の総数は、前記ｍより大きい。
実施形態において、前記ｎ番目の行の前記パッケージユニット領域の総数は、前記（ｎ＋１）番目の行の前記パッケージユニット領域の総数と同じである。
実施形態において、前記ｎ番目の行の前記パッケージユニット領域の総数は、前記（ｎ＋１）番目の行の前記パッケージユニット領域の総数と異なる。
実施形態において、前記パッケージユニット領域は、半導体チップが実装されるチップ領域と、前記チップ領域を囲むエッジ領域とを有する。
実施形態において、前記１番目の行のパッケージユニット領域から前記第１面の第１側までの間隔は、前記最後の行の前記パッケージユニット領域から前記第１面の第２側までの間隔より短い。 In the embodiment, each of the package unit regions in the nth row is arranged in a column with each of the package unit regions in the (n + a) th row, and the columns are orthogonal to the rows. a is a natural number of 2 or more.
In one embodiment, any one of the rows includes m package unit regions, and the total number of rows is larger than the m.
In the embodiment, the total number of the package unit regions in the nth row is the same as the total number of the package unit regions in the (n + 1) th row.
In the embodiment, the total number of the package unit regions in the nth row is different from the total number of the package unit regions in the (n + 1) th row.
In the embodiment, the package unit region has a chip region on which a semiconductor chip is mounted, and an edge region surrounding the chip region.
In an embodiment, an interval from the package unit region of the first row to the first side of the first surface is shorter than an interval from the package unit region of the last row to the second side of the first surface. .

本発明による半導体パッケージ用基板は、その第１面上で複数の行を構成するパッケージユニット領域を有し、前記パッケージユニット領域は、チップ領域と、前記チップ領域を囲むエッジ領域とを有し、前記行のうちの少なくとも何れか１つの行の前記パッケージユニット領域は、１番目の行の前記パッケージユニット領域から各々行方向にオフセットされる。   The substrate for a semiconductor package according to the present invention has a package unit region constituting a plurality of rows on the first surface, the package unit region has a chip region and an edge region surrounding the chip region, The package unit region in at least one of the rows is offset in the row direction from the package unit region in the first row.

実施形態において、偶数番目の行の前記パッケージユニット領域は奇数番目の行の前記パッケージユニット領域から前記行方向にオフセット配列される。
実施形態において、前記各々の行のパッケージユニット領域の総数は、互いに同じである。
実施形態において、前記パッケージユニット領域は、第１ソーライン及び第２ソーラインにより定義され、前記第１ソーラインは、前記行方向に延長され、前記第２ソーラインは、前記行方向と交差（ｉｎｔｅｒｓｅｃｔ）する列方向に延長される。
実施形態において、前記少なくとも何れか１つの行のチップ領域は、前記１番目の行の前記パッケージユニット領域を区画する第２ソーラインと各々同じ列上に配置される。
実施形態において、前記ソーラインは、前記第１面からリセスされる。
実施形態において、前記第１面と対向する第２面をさらに含み、前記第２面上に補助ソーラインが提供され、前記補助ソーラインは、前記ソーラインと対向する位置に形成される。
実施形態において、前記何れか１つの行の前記パッケージユニット領域の総数は、前記行の総数より多い。
実施形態において、前記行は、前記第１面の長軸方向と平行する。
実施形態において、前記パッケージユニット領域の各々は、複数のパッドを含み、前記パッドは、前記チップ領域及び前記エッジ領域上に各々提供される。 In the embodiment, the package unit regions in the even-numbered rows are offset from the package unit regions in the odd-numbered rows in the row direction.
In the embodiment, the total number of package unit regions in each row is the same.
In an embodiment, the package unit region is defined by a first saw line and a second saw line, the first saw line is extended in the row direction, and the second saw line is a column intersecting the row direction. Extended in the direction.
In the embodiment, the chip region of at least one of the rows is arranged on the same column as the second saw line that defines the package unit region of the first row.
In an embodiment, the saw line is recessed from the first surface.
The embodiment further includes a second surface facing the first surface, wherein an auxiliary saw line is provided on the second surface, and the auxiliary saw line is formed at a position facing the saw line.
In the embodiment, the total number of the package unit regions in any one row is larger than the total number of the rows.
In the embodiment, the row is parallel to a major axis direction of the first surface.
In the embodiment, each of the package unit regions includes a plurality of pads, and the pads are respectively provided on the chip region and the edge region.

本発明による半導体パッケージの製造方法は、複数のパッケージユニット領域を有するパッケージ基板を提供する段階と、前記パッケージ基板上に半導体チップを実装し、前記半導体チップは、前記パッケージユニット領域上に各々提供される段階と、前記パッケージ基板上に前記半導体チップを被覆するモールディング膜を形成する段階と、前記パッケージ基板をソーイングして、前記パッケージユニット領域を個別に分離する段階と、を含み、前記パッケージユニット領域は、前記パッケージ基板上で複数の行に沿って配列され、前記行のうちの何れか１つの行の前記パッケージユニット領域は、他の１つの行の前記パッケージユニット領域から前記行方向にオフセット配列される。   A method of manufacturing a semiconductor package according to the present invention includes providing a package substrate having a plurality of package unit regions, mounting a semiconductor chip on the package substrate, and each of the semiconductor chips provided on the package unit region. Forming a molding film for covering the semiconductor chip on the package substrate, and sawing the package substrate to separate the package unit regions individually, the package unit region Are arranged along a plurality of rows on the package substrate, and the package unit region of any one of the rows is offset from the package unit region of the other row in the row direction. Is done.

実施形態において、前記パッケージユニット領域は、前記半導体チップが実装されるチップ領域と、前記チップ領域を囲むエッジ領域とを有し、前記半導体チップを実装する段階は、前記半導体チップが前記何れか１つの行の半導体チップとオフセット配列されるように、前記半導体チップを前記他の１つの行に配列する段階を含む。
実施形態において、前記パッケージ基板上にモールディングコンパウンドを供給し、前記モールディング膜は、前記１番目の行のパッケージユニット領域から前記最後の行のパッケージユニット領域まで順に形成され、前記最後の行のパッケージユニット領域において、前記半導体チップは、前記半導体チップの間の前記パッケージ基板と実質的に同時にモールディングされる。
実施形態において、偶数番目の前記行のパッケージユニット領域は、奇数番目の前記行の前記パッケージユニット領域から前記行方向にシフトされる。
実施形態において、前記パッケージ基板と前記半導体チップとの間に接続部が提供され、前記モールディング膜は前記パッケージ基板と前記半導体チップとの間に延伸されて、前記複数の接続部の間を満たす。
実施形態において、前記パッケージ基板は、前記パッケージユニット領域を定義するソーラインを有し、前記何れか１つの行の前記パッケージユニット領域は、前記他の１つの行の前記パッケージユニット領域の間のソーラインと列を構成するように配置される。 In the embodiment, the package unit region includes a chip region on which the semiconductor chip is mounted and an edge region surrounding the chip region, and the step of mounting the semiconductor chip includes any one of the semiconductor chip described above. Arranging the semiconductor chips in the other row so as to be offset with the semiconductor chips in one row.
In the embodiment, a molding compound is supplied onto the package substrate, and the molding film is sequentially formed from the package unit region of the first row to the package unit region of the last row, and the package unit of the last row In the region, the semiconductor chip is molded substantially simultaneously with the package substrate between the semiconductor chips.
In an embodiment, the package unit region of the even-numbered row is shifted in the row direction from the package unit region of the odd-numbered row.
In an embodiment, a connection portion is provided between the package substrate and the semiconductor chip, and the molding film is extended between the package substrate and the semiconductor chip to fill between the plurality of connection portions.
In the embodiment, the package substrate has a saw line defining the package unit region, and the package unit region in any one row includes a saw line between the package unit regions in the other one row and Arranged to form columns.

本発明に係る半導体パッケージ用基板は、複数の行をなすパッケージユニット領域を含み、パッケージユニット領域は、スタガ配列される。モールディング膜の形成は、１番目の行の各パッケージユニット領域から最後の行の各パッケージユニット領域まで順に進行し、その際、１つの行の各パッケージユニット領域において、モールディングコンパウンドは、半導体チップが搭載されたチップ領域に比べ、半導体チップの搭載されていないエッジ領域では多少とも速く流れる。パッケージユニット領域は、スタガ配列されることによって、何れか１つの行におけるチップ領域とエッジ領域のモールディング速度の差が、他の行でのモールディング速度の差と相殺されて、最後の行に伝達されない。これによって、最後の行のチップ領域は、エッジ領域と実質的に同時にモールディングされる。その結果本発明によれば、ボイドが特に最後の行のモールド膜内に形成されることを防止して、半導体パッケージの機械的特性及び信頼性を向上できる。   A semiconductor package substrate according to the present invention includes a plurality of rows of package unit regions, and the package unit regions are staggered. The formation of the molding film proceeds in sequence from each package unit region in the first row to each package unit region in the last row. At that time, in each package unit region in one row, the molding compound is mounted on the semiconductor chip. Compared with the chip area formed, it flows somewhat faster in the edge area where the semiconductor chip is not mounted. By arranging the package unit areas in a staggered manner, the difference in molding speed between the chip area and the edge area in any one row is offset with the difference in molding speed in the other rows and is not transmitted to the last row. . As a result, the chip area in the last row is molded substantially simultaneously with the edge area. As a result, according to the present invention, it is possible to improve the mechanical characteristics and reliability of the semiconductor package by preventing the voids from being formed in the mold film in the last row.

本発明の一実施形態に係る基板を示す平面図である。It is a top view which shows the board | substrate which concerns on one Embodiment of this invention. 図１のＩ−ＩＩ線に沿って切断した断面図である。It is sectional drawing cut | disconnected along the II-II line of FIG. 図１のＩ−ＩＩ線に沿って切断した断面図である。It is sectional drawing cut | disconnected along the II-II line of FIG. 本発明の一実施形態に係る半導体パッケージの製造方法を説明する平面図である。It is a top view explaining the manufacturing method of the semiconductor package which concerns on one Embodiment of this invention. 図４のＩ−ＩＩ線に沿って切断した断面図である。It is sectional drawing cut | disconnected along the II-II line of FIG. 本発明の一実施形態に係る半導体パッケージの製造方法を説明する平面図である。It is a top view explaining the manufacturing method of the semiconductor package which concerns on one Embodiment of this invention. 図６のＩ−ＩＩ線に沿って切断した断面図である。It is sectional drawing cut | disconnected along the II-II line of FIG. 図６のＩＩＩ領域を拡大して示した図である。It is the figure which expanded and showed the III area | region of FIG. 本発明の一実施形態に係る半導体パッケージの製造方法を説明する平面図である。It is a top view explaining the manufacturing method of the semiconductor package which concerns on one Embodiment of this invention. 図９のＩ−ＩＩ線に沿って切断した断面図である。It is sectional drawing cut | disconnected along the II-II line of FIG. 他の実施形態に係る基板のソーイング方法を示す平面図である。It is a top view which shows the sawing method of the board | substrate which concerns on other embodiment. 他の実施形態に係る基板のソーイング方法を示す平面図である。It is a top view which shows the sawing method of the board | substrate which concerns on other embodiment. 他の実施形態に係る基板のソーイング方法を示す平面図である。It is a top view which shows the sawing method of the board | substrate which concerns on other embodiment. 他の実施形態に係る基板のソーイング方法を示す平面図である。It is a top view which shows the sawing method of the board | substrate which concerns on other embodiment. 本発明の一実施形態に係るソーイング装置の断面図である。It is sectional drawing of the sewing apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係るソーイング装置を用いて、基板をソーイングする方法を示す平面図である。It is a top view which shows the method of sawing a board | substrate using the sawing apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係るソーイング装置を用いて、基板をソーイングする方法を示す平面図である。It is a top view which shows the method of sawing a board | substrate using the sawing apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係るソーイング装置を用いて、基板をソーイングする方法を示す平面図である。It is a top view which shows the method of sawing a board | substrate using the sawing apparatus which concerns on one Embodiment of this invention. 本発明の他の実施形態に係るソーイング装置を用いて、基板をソーイングする方法を示す平面図である。It is a top view which shows the method of sawing a board | substrate using the sewing apparatus which concerns on other embodiment of this invention. 本発明の他の実施形態に係るソーイング装置を用いて、基板をソーイングする方法を示す平面図である。It is a top view which shows the method of sawing a board | substrate using the sewing apparatus which concerns on other embodiment of this invention. 本発明の他の実施形態に係るソーイング装置を用いて、基板をソーイングする方法を示す平面図である。It is a top view which shows the method of sawing a board | substrate using the sewing apparatus which concerns on other embodiment of this invention. 本発明のその他の実施形態に係るソーイング装置を用いて、基板をソーイングする方法を示す平面図である。It is a top view which shows the method of sawing a board | substrate using the sewing apparatus which concerns on other embodiment of this invention. 本発明のその他の実施形態に係るソーイング装置を用いて、基板をソーイングする方法を示す平面図である。It is a top view which shows the method of sawing a board | substrate using the sewing apparatus which concerns on other embodiment of this invention. 本発明のその他の実施形態に係るソーイング装置を用いて、基板をソーイングする方法を示す平面図である。It is a top view which shows the method of sawing a board | substrate using the sewing apparatus which concerns on other embodiment of this invention. 本発明の実施形態に係る何れか１つのパッケージユニット領域を拡大して示した平面図である。It is the top view which expanded and showed any one package unit area | region which concerns on embodiment of this invention. 図２５のパッケージユニット領域を有する基板を用いて製造された半導体パッケージを示す断面図である。It is sectional drawing which shows the semiconductor package manufactured using the board | substrate which has a package unit area | region of FIG. 本発明の実施形態に係る何れか１つのパッケージユニット領域を拡大して示した平面図である。It is the top view which expanded and showed any one package unit area | region which concerns on embodiment of this invention. 図２７のパッケージユニット領域を有する基板を用いて製造された半導体パッケージを示す断面図である。It is sectional drawing which shows the semiconductor package manufactured using the board | substrate which has a package unit area | region of FIG. 本発明の他の実施形態に係る基板を示す平面図である。It is a top view which shows the board | substrate which concerns on other embodiment of this invention. 本発明のその他の実施形態に係る基板を示す平面図である。It is a top view which shows the board | substrate which concerns on other embodiment of this invention. 本発明のその他の実施形態に係る基板を示す平面図である。It is a top view which shows the board | substrate which concerns on other embodiment of this invention. 本発明の技術が適用された半導体パッケージを含むパッケージモジュールの例を示す図である。It is a figure which shows the example of the package module containing the semiconductor package to which the technique of this invention was applied. 本発明の技術が適用された半導体パッケージを含む電子システムの例を示すブロック図である。It is a block diagram which shows the example of the electronic system containing the semiconductor package to which the technique of this invention was applied. 本発明の技術が適用された半導体パッケージを含むメモリカードの例を示すブロック図である。It is a block diagram which shows the example of the memory card containing the semiconductor package to which the technique of this invention was applied.

以下、本発明の実施形態を添付図面に基づいて参照して詳細に説明する。しかし、本発明の実施形態は多様な形態に変形できるので、本発明の範囲が後述する実施形態に限定されると解釈されてはならない。本発明の実施形態は、本発明をさらに完全に説明するために提供される。図面で、層及び領域の厚さは、明細書の明確性のために、誇張されている。図面上で、同じ符号は同じ要素を示す。本明細書で使われた用語「及び／又は」は、これと関連して記載された項目のうち、１つ又はそれ以上の任意の組み合わせ又はあらゆる組み合わせを含み、“／”として縮約して記載されることもある。   Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. However, since the embodiments of the present invention can be modified into various forms, the scope of the present invention should not be construed to be limited to the embodiments described later. The embodiments of the present invention are provided to more fully describe the present invention. In the drawings, the thickness of layers and regions are exaggerated for clarity in the specification. In the drawings, the same reference numeral indicates the same element. As used herein, the term “and / or” includes any and all combinations of one or more of the items listed in this context, and is abbreviated as “/”. Sometimes described.

本明細書で使われる用語は、特定の実施形態を記述するための目的に用いられており、本発明の範囲を制限するための用語ではない。本明細書で、単数として使われた用語は、その用語が単数であることを示す明白な背景に関する言及がない限り、複数も含む。また、本明細書で使われる「包含する」という用語は、言及された特徴、領域、段階、動作、要素、及び／又は成分の存在を特定するが、１つ又はそれ以上の他の特徴、領域、段階、動作、要素、成分、及び／又はグループの存在又は付加を除外しない。   The terminology used herein is for the purpose of describing particular embodiments and is not intended to limit the scope of the invention. In this specification, terms used in the singular include the plural unless the context clearly indicates that the term is singular. Also, as used herein, the term “including” identifies the presence of a referenced feature, region, step, action, element, and / or component, but one or more other features, It does not exclude the presence or addition of regions, steps, actions, elements, components, and / or groups.

本明細書で、或る層（又は膜）、領域又は基板のような要素が異なる要素（又はその変形物）の「上方」にあると記載された場合、前記或る要素は、前記他の要素の上方に直接接して存在するか、又は、それらの間に第３の要素が介在する。また、或る要素が異なる要素（又はその変形物）に「連結」又は「結合」されていると記載された場合、前記或る要素は、前記他の要素に直接連結又は結合されるか、又は、それらの間に第３の要素が介在する。   Herein, when an element such as a layer (or film), region or substrate is described “above” a different element (or a variant thereof), the certain element is said to be the other It exists directly above the elements, or there is a third element between them. Also, when an element is described as being “coupled” or “coupled” to a different element (or variant thereof), the element is directly coupled or coupled to the other element, Alternatively, a third element is interposed between them.

また、多様な要素、成分、領域、層及び／又は断面を記述するために、用語「第１」、「第２」などを使用できるが、それらの要素、成分、領域、層及び／又は断面は、それらの用語に限定されると解釈されてはならない。それらの用語は、１つの要素、成分、領域、層又は断面を、他の要素、成分、領域、層又は断面と区別するために用いられるだけである。従って、下記説明で使用する第１の要素、成分、領域、層、又は断面などは、本発明の開示範囲を逸脱せずに、第２の要素、成分、領域、層、又は断面とも称されうる。ここで説明されて例示される各実施形態はそれの相補的実施形態も含む。明細書の全体にわたって同一の参照符号は同一の構成要素を示す。   Also, the terms “first”, “second”, etc. can be used to describe various elements, components, regions, layers and / or cross sections, but those elements, components, regions, layers and / or cross sections. Should not be construed as limited to those terms. These terms are only used to distinguish one element, component, region, layer or section from another element, component, region, layer or section. Accordingly, the first element, component, region, layer, or cross section used in the following description is also referred to as the second element, component, region, layer, or cross section without departing from the scope of the present disclosure. sell. Each embodiment described and illustrated herein includes its complementary embodiments. Like reference numerals refer to like elements throughout the specification.

次いで、本発明の理想的な実施形態を概略的に図示した断面図を参照して本発明の実施形態を説明する。各実施形態は、例えば、製造技術及び／又は許容誤差の結果として図示された形状から偏差があり得る。従って、本発明の実施形態は、図示された特定の形状にのみ制限されると解釈されてはならず、例えば、製造結果から得られる形状における偏差を含むと解釈されねばならない。例えば、直角を有すると図示されたエッチング領域は、ラウンド状を有し得る。従って、図面に示された領域は、事実上概略的であり、それらの形状は、素子の領域の正確な形状を説明せず、本発明の範囲を制限しない。   Embodiments of the present invention will now be described with reference to cross-sectional views schematically illustrating ideal embodiments of the present invention. Each embodiment may deviate from the illustrated shape as a result of manufacturing techniques and / or tolerances, for example. Accordingly, embodiments of the present invention should not be construed as limited to the particular shapes illustrated, but are to be construed as including deviations in shapes that result, for example, from manufacturing results. For example, an etched region illustrated as having a right angle may have a round shape. Accordingly, the regions shown in the drawings are schematic in nature and their shapes do not describe the exact shape of the device regions and do not limit the scope of the invention.

以下、添付した図面を参照して、本発明の基板について説明する。
図１は、本発明の一実施形態に係る基板を示す平面図であり、図２及び図３は、図１のＩ−ＩＩ線に沿って切断した断面図である。 Hereinafter, a substrate of the present invention will be described with reference to the accompanying drawings.
FIG. 1 is a plan view showing a substrate according to an embodiment of the present invention, and FIGS. 2 and 3 are cross-sectional views taken along line I-II in FIG.

図１を参照すれば、基板１００は、回路パターンを有する印刷回路基板（ＰＣＢ）である。基板１００の第１面１１０上に複数のパッケージユニット領域ＵＲが提供される。パッケージユニット領域ＵＲは、複数の行Ｘ１〜Ｘ４に沿って配列されている。行Ｘ１〜Ｘ４のうちの少なくとも１つは、複数のパッケージユニット領域ＵＲを含む。１番目の行Ｘ１は、第１面１１０の第１側１１０ａに隣接する行として、最後の行（図１では、Ｘ４）は、第１面１１０の第２側１１０ｂに隣接する行として定義される。第２側１１０ｂは、第１側１１０ａと対向する。パッケージユニット領域ＵＲは、第１ソーライン（ｓａｗ＿ｌｉｎｅ、鋸目線）１２１及び第２ソーライン１２２によって区画される。第１ソーライン１２１は、行方向Ｄ１に延長され、互いに平行である。第２ソーライン１２２は、列方向Ｄ２に延長され、互いに隣接した第１ソーライン１２１と直交する。   Referring to FIG. 1, the substrate 100 is a printed circuit board (PCB) having a circuit pattern. A plurality of package unit regions UR are provided on the first surface 110 of the substrate 100. The package unit region UR is arranged along a plurality of rows X1 to X4. At least one of the rows X1 to X4 includes a plurality of package unit regions UR. The first row X1 is defined as a row adjacent to the first side 110a of the first surface 110, and the last row (X4 in FIG. 1) is defined as a row adjacent to the second side 110b of the first surface 110. The The second side 110b faces the first side 110a. The package unit region UR is partitioned by a first saw line (saw_line) and a second saw line 122. The first saw lines 121 extend in the row direction D1 and are parallel to each other. The second saw line 122 extends in the column direction D2 and is orthogonal to the first saw lines 121 adjacent to each other.

パッケージユニット領域ＵＲは、スタガ（ｓｔａｇｇｅｒ）配列される。即ち、行Ｘ１〜Ｘ４のうちの何れか１つの行を構成するパッケージユニット領域ＵＲは、これにすぐ隣接した他の１つの行を構成するパッケージユニット領域ＵＲから行方向Ｄ１にオフセット（ｏｆｆｓｅｔ）配列される。この時、行方向Ｄ１は、第１面１１０の第１側１１０ａに平行する。例えば、（ｎ＋１）番目の行のパッケージユニット領域ＵＲは、ｎ番目の行のパッケージユニット領域ＵＲから行方向Ｄ１にオフセット配置される。ここでｎは１以上の任意の自然数である。ｎ番目の行と（ｎ＋１）番目の行のパッケージユニット領域ＵＲは、列方向Ｄ２に沿って交互に配列される。列方向Ｄ２は、第１面１１０の第３側１１０ｃに平行し、行方向Ｄ１と直交する。第３側１１０ｃは、第１側１１０ａと第２側１１０ｂとを接続する。
（ｎ＋２）番目の行のパッケージユニット領域ＵＲは、ｎ番目の行のパッケージユニット領域ＵＲと列方向に整列（ａｌｉｇｎ）される。これによって、（ｎ＋２）番目の行のパッケージユニットＵＲとｎ番目の行のパッケージユニット領域ＵＲは列方向Ｄ２に平行な列をなす。一実施形態において、偶数番目の行Ｘ２、Ｘ４のパッケージユニット領域ＵＲは、奇数番目の行Ｘ１、Ｘ３のパッケージユニット領域ＵＲから行方向Ｄ１に一定の間隔でオフセット配列される。奇数番目の行Ｘ１、Ｘ３のパッケージユニット領域ＵＲは、偶数番目の行Ｘ２、Ｘ４のパッケージユニット領域ＵＲと列方向Ｄ２に沿って交互に配列される。３番目の行Ｘ３のパッケージユニット領域ＵＲは、１番目の行Ｘ１のパッケージユニット領域ＵＲと列を構成する。 The package unit area UR is arranged in a staggered manner. In other words, the package unit area UR constituting any one of the rows X1 to X4 is offset in the row direction D1 from the package unit area UR constituting another immediately adjacent row. Is done. At this time, the row direction D <b> 1 is parallel to the first side 110 a of the first surface 110. For example, the package unit region UR in the (n + 1) th row is offset from the package unit region UR in the nth row in the row direction D1. Here, n is an arbitrary natural number of 1 or more. The package unit regions UR in the nth row and the (n + 1) th row are alternately arranged along the column direction D2. The column direction D2 is parallel to the third side 110c of the first surface 110 and is orthogonal to the row direction D1. The third side 110c connects the first side 110a and the second side 110b.
The package unit region UR in the (n + 2) th row is aligned with the package unit region UR in the nth row in the column direction. Accordingly, the package unit UR in the (n + 2) th row and the package unit region UR in the nth row form a column parallel to the column direction D2. In one embodiment, the even-numbered rows X2 and X4 of the package unit regions UR are offset from the package unit regions UR of the odd-numbered rows X1 and X3 in the row direction D1 at a constant interval. The package unit regions UR in the odd-numbered rows X1 and X3 are alternately arranged along the column direction D2 with the package unit regions UR in the even-numbered rows X2 and X4. The package unit area UR in the third row X3 forms a column with the package unit area UR in the first row X1.

パッケージユニット領域ＵＲは、一定の間隔で配列される。例えば、１つの行を構成するパッケージユニット領域ＵＲの中心点の間の間隔は、互いに同一であり、１つの行を構成するパッケージユニット領域ＵＲの中心点の間の間隔は、他の行を構成するパッケージユニット領域ＵＲの中心点の間の間隔と同一である。例えば、１番目の行Ｘ１を構成するパッケージユニット領域ＵＲの中心点の間の間隔Ａ１は、互いに同一である。１番目の行Ｘ１を構成するパッケージユニット領域ＵＲの中心点の間の間隔Ａ１は、２番目の行Ｘ２を構成するパッケージユニット領域ＵＲの中心点の間の間隔Ａ２と同一である。   The package unit areas UR are arranged at regular intervals. For example, the distance between the center points of the package unit areas UR constituting one row is the same, and the distance between the center points of the package unit areas UR constituting one row constitutes another row. It is the same as the interval between the center points of the package unit area UR. For example, the interval A1 between the center points of the package unit region UR configuring the first row X1 is the same. The interval A1 between the center points of the package unit regions UR constituting the first row X1 is the same as the interval A2 between the center points of the package unit regions UR constituting the second row X2.

基板１００の第３側１１０ｃから（ｎ＋１）番目の行のパッケージユニット領域ＵＲのうち１番目までの最短間隔は、基板１００の第３側１１０ｃからｎ番目の行のパッケージユニット領域ＵＲのうち１番目までの最短間隔と異なる。例えば、基板１００の第３側１１０ｃから１番目の行Ｘ１のパッケージユニット領域ＵＲの１番目までの間隔Ｂ１は、基板１００の第３側１１０ｃから２番目の行Ｘ２のパッケージユニット領域ＵＲのうち１番目までの間隔Ｂ２より短い間隔を有する。   The shortest interval from the third side 110c of the substrate 100 to the first of the package unit regions UR of the (n + 1) th row is the first of the package unit regions UR of the nth row from the third side 110c of the substrate 100. Different from the shortest interval. For example, the interval B1 from the third side 110c of the substrate 100 to the first package unit region UR of the first row X1 is 1 in the package unit region UR of the second row X2 from the third side 110c of the substrate 100. It has an interval shorter than the interval B2 up to the th.

各々の行Ｘ１〜Ｘ４を構成するパッケージユニット領域ＵＲの個数は、互いに同一である。（ｎ＋１）番目の行がｎ番目の行からシフトされる位置が調節され、各々の行Ｘ１〜Ｘ４を構成するパッケージユニット領域ＵＲの個数を制御できる。例えば、２番目の行Ｘ２のパッケージユニット領域ＵＲは、１番目の行Ｘ１のパッケージユニット領域ＵＲの中心点の間の間隔の１／２と同一、又はそれより小さい間隔で行方向Ｄ１にシフトできる。２番目の行Ｘ２のパッケージユニット領域ＵＲの個数は、１番目の行Ｘ１のパッケージユニット領域ＵＲの個数と同一の個数を有する。本発明のパッケージユニット領域ＵＲは、スタガ配列を有するにもかかわらず、正規配列された（即ち、スタガ配列されていない）パッケージユニット領域ＵＲを有する場合と、基板１００あたりの総パッケージユニット領域ＵＲの個数は同一の個数を有する。これにより、基板１００は、高いパッケージユニット領域ＵＲの密度を有する。   The number of package unit regions UR configuring each row X1 to X4 is the same. The position at which the (n + 1) -th row is shifted from the n-th row is adjusted, and the number of package unit regions UR configuring each row X1 to X4 can be controlled. For example, the package unit region UR of the second row X2 can be shifted in the row direction D1 at an interval equal to or smaller than ½ of the interval between the center points of the package unit region UR of the first row X1. . The number of package unit areas UR in the second row X2 is the same as the number of package unit areas UR in the first row X1. Although the package unit region UR of the present invention has a staggered arrangement, the package unit region UR has a regularly arranged (that is, not staggered) package unit region UR and a total package unit region UR per substrate 100. The number has the same number. Thereby, the substrate 100 has a high density of the package unit region UR.

基板１００の第１面１１０は、互いに直交する長軸及び短軸を有する。長軸は、行方向Ｄ１と平行し、短軸は列方向Ｄ２と平行する。従って、何れか１つの行を構成するパッケージユニット領域ＵＲの個数は、行Ｘ１〜Ｘ４の総数より多い数を有し得る。   The first surface 110 of the substrate 100 has a major axis and a minor axis that are orthogonal to each other. The major axis is parallel to the row direction D1, and the minor axis is parallel to the column direction D2. Therefore, the number of package unit regions UR configuring any one row may be greater than the total number of rows X1 to X4.

パッケージユニット領域ＵＲは、第１面１１０の第１側１１０ａ方向にシフトして配列される。例えば、１番目の行Ｘ１のパッケージユニット領域ＵＲから第１面１１０の第１側１１０ａまでの間隔Ｃ１は、最後の行（図１ではＸ４）のパッケージユニット領域ＵＲから第１面１１０の第２側１１０ｂまでの間隔Ｃ２より短い間隔を有する。   The package unit region UR is arranged shifted in the direction of the first side 110a of the first surface 110. For example, the interval C1 from the package unit region UR of the first row X1 to the first side 110a of the first surface 110 is the second of the first surface 110 from the package unit region UR of the last row (X4 in FIG. 1). The distance is shorter than the distance C2 to the side 110b.

パッケージユニット領域ＵＲの各々は、チップ領域ＵＲ１とチップ領域ＵＲ１を囲むエッジ領域ＵＲ２とを有する。チップ領域ＵＲ１は、半導体チップ（後述の図４及び図５における半導体チップ２００）が配置される領域として定義される。チップ領域ＵＲ１はパッケージユニット領域ＵＲの約５０％以上の平面面積を有する。２番目の行Ｘ２のチップ領域ＵＲ１の少なくとも一部は、１番目の行Ｘ１の第２ソーライン１２２及びエッジ領域ＵＲ２と列方向Ｄ２に整列される。このように、（ｎ＋１）番目の行のチップ領域ＵＲ１は、ｎ番目の行のエッジ領域ＵＲ２とｎ番目の行のパッケージユニット領域ＵＲとの間に提供された第２ソーライン１２２と列方向Ｄ２に各々整列される。パッケージユニット領域ＵＲの各々は、複数のパッド１３０を有する。パッド１３０は、導電性物質、例えば、金属を含む。パッド１３０は、様々な配列を有し得る。   Each of the package unit regions UR has a chip region UR1 and an edge region UR2 surrounding the chip region UR1. The chip region UR1 is defined as a region where a semiconductor chip (a semiconductor chip 200 in FIGS. 4 and 5 described later) is disposed. The chip region UR1 has a planar area of about 50% or more of the package unit region UR. At least a part of the chip region UR1 of the second row X2 is aligned with the second saw line 122 and the edge region UR2 of the first row X1 in the column direction D2. As described above, the chip region UR1 in the (n + 1) th row is arranged in the column direction D2 with the second saw line 122 provided between the edge region UR2 in the nth row and the package unit region UR in the nth row. Each is aligned. Each of the package unit regions UR has a plurality of pads 130. The pad 130 includes a conductive material, for example, a metal. The pad 130 can have various arrangements.

標識部１４０が基板１００の第１側１１０ａに提供される。標識部１４０は、パッケージユニット領域ＵＲ１が不良であるか否かを表示する機能を有する。これとは異なり、標識部１４０は、省略可能である。   A sign 140 is provided on the first side 110 a of the substrate 100. The labeling unit 140 has a function of displaying whether or not the package unit region UR1 is defective. Unlike this, the labeling unit 140 can be omitted.

図２を図１と共に参照すれば、基板１００は、平坦な第１面１１０と平坦な第２面１１１とを有する。第２面１１１は、第１面１１０と対向する。ソーライン１２１、１２２は、基板１００の第１面１１０上に提供され、一実施形態において図２を参照すれば、ソーライン１２１、１２２は第１面１１０と共面をなす。基板１００の第１面１１０は、ソルダレジスト物質のようなポリマーで覆われている。一実施形態において図３を参照すれば、ソーライン１２１ｒは基板１００の第１面１１０からリセスされる。平面視観点から、ソーライン１２１ｒは、図１のソーライン１２１、１２２と同じ形状を有する。ソーライン１２１ｒは、基板１００の第１面１１０を、一部エッチングして形成できる。基板１００の第２面１１１上にソーライン１２１ｒと対向する位置に補助ソーライン１２３ｒを形成できる。補助ソーライン１２３ｒは、基板１００の第２面１１１からリセスされた形態を有する。別の例として、補助ソーライン１２３ｒは省略可能である。   Referring to FIG. 2 together with FIG. 1, the substrate 100 has a flat first surface 110 and a flat second surface 111. The second surface 111 faces the first surface 110. Saw lines 121, 122 are provided on the first surface 110 of the substrate 100, and in one embodiment, referring to FIG. 2, the saw lines 121, 122 are coplanar with the first surface 110. The first surface 110 of the substrate 100 is covered with a polymer such as a solder resist material. In one embodiment, referring to FIG. 3, the saw line 121 r is recessed from the first surface 110 of the substrate 100. From a planar view point, the saw line 121r has the same shape as the saw lines 121 and 122 of FIG. The saw line 121r can be formed by partially etching the first surface 110 of the substrate 100. An auxiliary saw line 123r can be formed on the second surface 111 of the substrate 100 at a position facing the saw line 121r. The auxiliary saw line 123 r has a shape recessed from the second surface 111 of the substrate 100. As another example, the auxiliary saw line 123r can be omitted.

以下、本発明の実施形態に係る半導体パッケージの製造方法を説明する。   Hereinafter, a method for manufacturing a semiconductor package according to an embodiment of the present invention will be described.

図４、図６、及び図９は、本発明の一実施形態に係る半導体パッケージの製造方法を説明する平面図であり、図５、図７、及び図１０は、各々図４、図６、及び図９のＩ−ＩＩ線に沿って切断した断面図である。図８は、図６のＩＩＩ領域を拡大して示す。以下、前述の重複する内容は省略する。   4, 6, and 9 are plan views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention, and FIGS. 5, 7, and 10 are respectively FIGS. 4, 6, and 10. FIG. 10 is a cross-sectional view taken along line I-II in FIG. 9. FIG. 8 is an enlarged view of region III in FIG. Hereinafter, the above-described overlapping contents are omitted.

図４と図５を参照すれば、半導体チップ２００が基板１００上に実装される。基板１００は、図１を参照して説明したのと同一である。半導体チップ２００は、基板１００のチップ領域ＵＲ１上に各々提供される。半導体チップ２００の配列は、図１を参照して説明したパッケージユニット領域ＵＲの配列と対応する。例えば、半導体チップ２００は、スタガ配列を有する。行Ｘ１〜Ｘ４のうちの何れか１つを構成する半導体チップ２００は、これに隣接した他の１つを構成する半導体チップ２００から行方向Ｄ１にオフセット配置される。即ち、偶数番目の行Ｘ２、Ｘ４の半導体チップ２００は、奇数番目の行Ｘ１、Ｘ３の半導体チップ２００から行方向Ｄ１にシフトして配置される。半導体チップ２００は、チップ領域ＵＲ１上で、接続部２３０を介してパッド１３０と電気的に接続される。接続部２３０は、はんだボール又はバンプの形状を有し、導電性物質を含む。半導体チップ２００は、これに限定されず、様々な方法で実装できる。例えば、半導体チップ２００は、ボンディングワイヤ（図示せず）を使用してパッド１３０と電気的に接続できる。   4 and 5, the semiconductor chip 200 is mounted on the substrate 100. The substrate 100 is the same as described with reference to FIG. The semiconductor chip 200 is provided on each chip region UR1 of the substrate 100. The arrangement of the semiconductor chips 200 corresponds to the arrangement of the package unit area UR described with reference to FIG. For example, the semiconductor chip 200 has a staggered arrangement. The semiconductor chip 200 constituting any one of the rows X1 to X4 is offset from the semiconductor chip 200 constituting the other adjacent one in the row direction D1. That is, the even-numbered rows X2 and X4 of the semiconductor chips 200 are shifted from the odd-numbered rows X1 and X3 of the semiconductor chips 200 in the row direction D1. The semiconductor chip 200 is electrically connected to the pad 130 via the connection portion 230 on the chip region UR1. The connection part 230 has a shape of a solder ball or a bump and includes a conductive material. The semiconductor chip 200 is not limited to this, and can be mounted by various methods. For example, the semiconductor chip 200 can be electrically connected to the pad 130 using a bonding wire (not shown).

図６と図７を参照すれば、モールディング膜３００が基板１００の第１面１１０上に形成されて、半導体チップ２００を覆う。例えば、図７に示すように、基板１００がモールド５００内に提供される。基板１００の第１側１１０ａは、モールド５００のゲート部５１０に向けられ、その第２側１１０ｂは、モールド５００のベント（ｖｅｎｔ）部５２０に向けられる。モールド５００のゲート部５１０を通じてモールディングコンパウンドが供給される。モールディングコンパウンドは例えば、エポキシ系モールディングコンパウンドＥＭＣである。モールディングコンパウンドは図６の黒い矢印で示すように、列方向Ｄ２に沿って１番目の行Ｘ１のパッケージユニット領域ＵＲから最後の行Ｘ４のパッケージユニット領域ＵＲまで順に流れる。
その際、モールディングコンパウンドが半導体チップ２００を覆い、モールディング膜３００を形成する。モールディング膜３００の形成は、ｎ番目の行のパッケージユニット領域ＵＲから（ｎ＋１）番目の行のパッケージユニット領域ＵＲの順に進行する。モールディングコンパウンドは、接続部２３０の間を満たして、モールディング膜３００を基板１００と半導体チップ２００との間に延伸される。これにより、別途のアンダーフィル膜（図示せず）形成工程は省略可能である。モールディングコンパウンドが接続部２３０の間、及び基板１００と半導体チップ２００との間を満たすことは、エッジ領域ＵＲ２を覆うことより困難である。例えば、接続部２３０と半導体チップ２００は、モールディングコンパウンドの流れを妨げる。また、モールディングコンパウンドの物質特性は、半導体チップ２００と接続部２３０に含まれた物質の特性より基板１００の第１面１１０上に塗布された物質の特性に、より類似する。これにより、モールディングコンパウンドは、エッジ領域ＵＲ２とソーライン１２１、１２２上ではチップ領域ＵＲ１上でよりも速く流れる。ただし、１つの行内で、その差は非常に小さい。従って、第１側１１０ａに隣接した行の場合、同じ行を構成するパッケージユニット領域ＵＲでモールディング膜３００は、実質的に同時に形成される。別の例として、モールディング膜３００は、半導体チップ２００の側面を覆い、上面を露出させる（図示せず）。 Referring to FIGS. 6 and 7, a molding film 300 is formed on the first surface 110 of the substrate 100 to cover the semiconductor chip 200. For example, as shown in FIG. 7, a substrate 100 is provided in a mold 500. The first side 110 a of the substrate 100 is directed to the gate portion 510 of the mold 500, and the second side 110 b is directed to the vent portion 520 of the mold 500. Molding compound is supplied through the gate portion 510 of the mold 500. The molding compound is, for example, an epoxy-based molding compound EMC. As shown by the black arrow in FIG. 6, the molding compound flows in order from the package unit region UR of the first row X1 to the package unit region UR of the last row X4 along the column direction D2.
At that time, the molding compound covers the semiconductor chip 200 and forms the molding film 300. The formation of the molding film 300 proceeds in the order from the package unit region UR in the nth row to the package unit region UR in the (n + 1) th row. The molding compound fills the space between the connecting portions 230 and extends the molding film 300 between the substrate 100 and the semiconductor chip 200. Thereby, a separate underfill film (not shown) forming step can be omitted. It is more difficult for the molding compound to fill between the connection portions 230 and between the substrate 100 and the semiconductor chip 200 than to cover the edge region UR2. For example, the connection unit 230 and the semiconductor chip 200 hinder the flow of molding compound. In addition, the material properties of the molding compound are more similar to the properties of the material applied on the first surface 110 of the substrate 100 than the properties of the materials included in the semiconductor chip 200 and the connection part 230. As a result, the molding compound flows faster on the edge region UR2 and the saw lines 121, 122 than on the chip region UR1. However, the difference is very small within one row. Therefore, in the case of a row adjacent to the first side 110a, the molding film 300 is formed substantially simultaneously in the package unit region UR configuring the same row. As another example, the molding film 300 covers the side surface of the semiconductor chip 200 and exposes the upper surface (not shown).

図８は、図６のＩＩＩ領域を拡大して示し、中間時点におけるモールディング膜の形成状況を示す。図８を参照して、最後の行のパッケージユニット領域におけるモールディング膜の形成をより詳細に説明する。   FIG. 8 shows a region III in FIG. 6 in an enlarged manner, and shows the formation state of the molding film at the intermediate point. With reference to FIG. 8, the formation of the molding film in the last package unit region will be described in more detail.

図８を図６、図７と共に参照すれば、本発明に係るパッケージユニット領域ＵＲは、スタガ配列される。図６及び図７に示すように、（ｎ＋１）番目の行のパッケージユニット領域ＵＲは、ｎ番目のパッケージユニット領域ＵＲから行方向Ｄ１にオフセット配列される。２番目の行Ｘ２のチップ領域ＵＲ１は１番目の行Ｘ１のエッジ領域ＵＲ２又はソーライン１２０と同じ列上に配列される。これにより、１番目の行Ｘ１でのモールディング速度の差が２番目の行Ｘ２でのモールディング速度の差と相殺されて、３番目の行Ｘ３に伝達されない。具体的に、１番目の行Ｘ１のソーライン１２２及び／又はエッジ領域ＵＲ２上でのモールディングコンパウンドの速いモールディング速度は、２番目の行Ｘ２のチップ領域ＵＲ１上でのモールディングコンパウンドの遅いモールディング速度によって相殺され、２番目の行Ｘ２のソーライン１２２及び／又はエッジ領域ＵＲ２上でのモールディングコンパウンドの速いモールディング速度は１番目の行Ｘ１のチップ領域ＵＲ１上でのモールディングコンパウンドの遅いモールディング速度により相殺される。結果的に、図８においてモールディング層３００の到達線（太い実線）３０１が示すように、最後の行Ｘ４のチップ領域ＵＲ１はエッジ領域ＵＲ２及びソーライン１２０と実質的に同時にモールディング可能である。   Referring to FIG. 8 together with FIGS. 6 and 7, the package unit regions UR according to the present invention are staggered. As shown in FIGS. 6 and 7, the package unit area UR in the (n + 1) th row is offset from the nth package unit area UR in the row direction D1. The chip region UR1 in the second row X2 is arranged on the same column as the edge region UR2 or the saw line 120 in the first row X1. As a result, the difference in molding speed in the first row X1 cancels out the difference in molding speed in the second row X2, and is not transmitted to the third row X3. Specifically, the fast molding speed of the molding compound on the saw line 122 and / or the edge area UR2 of the first row X1 is offset by the slow molding speed of the molding compound on the chip area UR1 of the second row X2. The fast molding speed of the molding compound on the saw line 122 and / or the edge area UR2 of the second row X2 is offset by the slow molding speed of the molding compound on the chip area UR1 of the first row X1. As a result, as indicated by the reaching line (thick solid line) 301 of the molding layer 300 in FIG. 8, the chip area UR1 in the last row X4 can be molded substantially simultaneously with the edge area UR2 and the saw line 120.

本発明の一実施形態とは異なり、パッケージユニット領域ＵＲが行及び列に沿って正規配列された場合、チップ領域ＵＲ１のモールディング速度とエッジ領域ＵＲ２のモールディング速度の差が加算して伝達される。最後の行Ｘ４のパッケージユニット領域ＵＲに隣接するほど、チップ領域ＵＲ１とエッジ領域ＵＲ２のモールディング速度差は増幅される。モールディング層３００の到達線（太い破線）３０２が示すように、特に最後の行Ｘ４のパッケージユニット領域ＵＲでは、モールディングコンパウンドが不均一に流れる。例えば、同一の中間時点で、エッジ領域ＵＲ２及び第２ソーライン１２２上のモールディングコンパウンドは、チップ領域ＵＲ１より基板１００の第２側１１０ｂに近接する。即ち、最後の行Ｘ４のエッジ領域ＵＲ２及び第２ソーライン１２２のモールディングは、チップ領域ＵＲ１のモールディングより先に進行する。エッジ領域ＵＲ２をモールディングした後、残りのモールディングコンパウンドは、横方向に、及び／又は列方向Ｄ２と逆方向に流れ、チップ領域ＵＲ１に再流入する。前記再流入により、チップ領域ＵＲ１上のモールディング膜３００にボイド（空隙、図示せず）が形成される。この時、ボイドは１００μｍ以上の直径を有し得る。ボイド（図示せず）の直径が１００μｍ以上の場合に、半導体パッケージの信頼性が顕著に低下する。また、モールディング膜３００の形成工程で、熱が基板１００上に加えられる。時間の経過によってモールディングコンパウンドの粘性が増加して、モールディングコンパウンドは、第２側１１０ｂに近接するほどゆっくり流れるようになる。モールディングコンパウンドが遅く流れるほど、チップ領域ＵＲ１とエッジ領域ＵＲ２でのモールディングコンパウンドのモールディング速度差は増大し、特に最後の行Ｘ４においてモールディングコンパウンドは、より不均一に流れるようになり、半導体パッケージの信頼性が劣化する。   Unlike the embodiment of the present invention, when the package unit areas UR are regularly arranged along the rows and columns, the difference between the molding speed of the chip area UR1 and the molding speed of the edge area UR2 is added and transmitted. The closer to the package unit region UR in the last row X4, the more the molding speed difference between the chip region UR1 and the edge region UR2 is amplified. As indicated by the arrival line (thick broken line) 302 of the molding layer 300, the molding compound flows non-uniformly particularly in the package unit region UR of the last row X4. For example, at the same intermediate point, the molding compound on the edge region UR2 and the second saw line 122 is closer to the second side 110b of the substrate 100 than the chip region UR1. That is, the molding of the edge region UR2 and the second saw line 122 in the last row X4 proceeds before the molding of the chip region UR1. After molding the edge region UR2, the remaining molding compound flows in the lateral direction and / or in the direction opposite to the column direction D2, and flows back into the chip region UR1. Due to the re-inflow, voids (voids, not shown) are formed in the molding film 300 on the chip region UR1. At this time, the void may have a diameter of 100 μm or more. When the diameter of a void (not shown) is 100 μm or more, the reliability of the semiconductor package is significantly lowered. In addition, heat is applied to the substrate 100 in the forming process of the molding film 300. As the time passes, the viscosity of the molding compound increases, and the molding compound flows more slowly as it approaches the second side 110b. The slower the molding compound flows, the larger the molding speed difference between the molding compound in the chip region UR1 and the edge region UR2, and in particular, the molding compound flows more unevenly in the last row X4, and the reliability of the semiconductor package Deteriorates.

図６乃至図８を再び参照すれば、本発明の行Ｘ１〜Ｘ４は、行方向Ｄ１に延長でき、何れか１つの行を構成するパッケージユニット領域ＵＲの個数は、行Ｘ１〜Ｘ４の本数より多い個数を有し得る。また、パッケージユニット領域ＵＲは、第１側１１０ａの方向にシフト配置できる。これによって、モールディングコンパウンドが基板１００の第１側１１０ａから最後の行まで流れるにかかる時間が削減できる。これにより、時間の経過に伴うモールディングコンパウンドの粘性の増加が抑制され、最後の行Ｘ４におけるモールディングコンパウンドがより均一に流れられる。   Referring to FIGS. 6 to 8 again, the rows X1 to X4 of the present invention can be extended in the row direction D1, and the number of package unit regions UR constituting any one row is based on the number of rows X1 to X4. Can have a large number. The package unit region UR can be shifted in the direction of the first side 110a. As a result, the time required for the molding compound to flow from the first side 110a of the substrate 100 to the last row can be reduced. Thereby, the increase in the viscosity of the molding compound with the passage of time is suppressed, and the molding compound in the last row X4 flows more uniformly.

チップ領域ＵＲ１のパッド１３０と接続部２３０がファイン（ｆｉｎｅ）ピッチ（微細ピッチ）を有するほど、モールディングコンパウンドの流れがパッド１３０と接続部２３０によって、さらに妨害される。本発明によれば、パッケージユニット領域ＵＲの配列は、ファインピッチを有する半導体チップ２００にさらに有利であり、これによって、半導体パッケージの信頼性を向上できる。   As the pad 130 and the connection part 230 in the chip region UR1 have a fine pitch (fine pitch), the flow of molding compound is further obstructed by the pad 130 and the connection part 230. According to the present invention, the arrangement of the package unit regions UR is further advantageous for the semiconductor chip 200 having a fine pitch, and thereby the reliability of the semiconductor package can be improved.

半導体チップ２００が厚ければ、半導体チップ２００の熱放出特性は優れているが、モールディング過程でモールディングコンパウンドの流れが半導体チップ２００によってさらに妨げられる。本発明によれば、パッケージユニット領域ＵＲのスタガ配列により、様々な半導体チップ２００が、その厚さに制約されることなく、使用可能になる。例えば、モールディング膜３００は、厚い半導体チップ２００をボイドの発生なしに被覆でき、厚い半導体チップの有する優れた熱放出特性を活用できるので、動作信頼性を向上できる。特に、モールディング膜３００内に１００μｍ以上の直径を有するボイド（図示せず）の形成をさらに防止できる。   If the semiconductor chip 200 is thick, the heat release characteristics of the semiconductor chip 200 are excellent, but the flow of molding compound is further hindered by the semiconductor chip 200 during the molding process. According to the present invention, various semiconductor chips 200 can be used without being restricted by the thickness due to the staggered arrangement of the package unit regions UR. For example, the molding film 300 can cover the thick semiconductor chip 200 without generating voids, and can utilize the excellent heat release characteristics of the thick semiconductor chip, thereby improving the operation reliability. In particular, formation of voids (not shown) having a diameter of 100 μm or more in the molding film 300 can be further prevented.

図９と図１０を参照すれば、ソーライン１２１、１２２に沿って基板１００及びその上のモールディング膜３００をソーイング（切断）して、パッケージユニット領域ＵＲを個別に分離する。これにより、半導体パッケージ１が製造される。パッケージユニット領域ＵＲは基板１００の切断の結果、各々半導体パッケージ１を形成する。以下、半導体パッケージ１は、基板１００が切断されてなるパッケージ基板１００ａと、半導体チップ２００と、モールディング膜３００が切断されてなるユニットモールディング膜３００ａとを含む。ユニットモールディング膜３００ａは、基板１００のソーイングによって分離されたモールディング膜３００の部分である。互いにスタガして配置されたパッケージユニット領域ＵＲは、レーザを使用したソーイング工程によって容易に分離できる。例えば、レーザソーイング装置は、基板１００の行方向Ｄ１と列方向Ｄ２に沿って移動し、第１及び第２ソーライン（図６で１２１、１２２）を切る。
この場合、第１及び第２ソーライン（図６で１２１、１２２）は例えば、４０μｍ〜６０μｍの幅を有する。ソーライン１２１、１２２が比較的狭い幅を有することによって、同じ面積の第１面１１０を有する基板１００上に、より多くのパッケージユニット領域ＵＲを形成できる。レーザを使用して分離されたパッケージユニット領域ＵＲは、平面視観点で、様々な形を有し得る。これにより、半導体パッケージ１は、より多様な装置に利用できる。例えば、半導体パッケージ１の断面は、丸いコーナーを有する。この場合、半導体パッケージ１のエッジ領域ＵＲ２に加えられるストレスが減少して、半導体パッケージ１の損傷を防止できる。図３に示すように、ソーライン１２１ｒが第１面１１０でリセスされた場合、基板１００はより容易にソーイング可能になる。基板１００が補助ソーライン１２３ｒをさらに含む場合に、基板１００を、更により容易にソーイングできる。本発明の半導体パッケージ１の場合に、ボイドがユニットモールディング膜３００ａ内に形成されない。これによって、半導体パッケージ１は、優れた機械的強度を有し、動作の時、接続部２３０の間の電気的短絡を防止できる。 Referring to FIGS. 9 and 10, the substrate 100 and the molding film 300 thereon are sawed (cut) along the saw lines 121 and 122 to individually separate the package unit regions UR. Thereby, the semiconductor package 1 is manufactured. Each package unit region UR forms a semiconductor package 1 as a result of cutting the substrate 100. Hereinafter, the semiconductor package 1 includes a package substrate 100a formed by cutting the substrate 100, a semiconductor chip 200, and a unit molding film 300a formed by cutting the molding film 300. The unit molding film 300 a is a part of the molding film 300 separated by sawing the substrate 100. The package unit regions UR that are staggered from each other can be easily separated by a sawing process using a laser. For example, the laser sawing device moves along the row direction D1 and the column direction D2 of the substrate 100, and cuts the first and second saw lines (121, 122 in FIG. 6).
In this case, the first and second saw lines (121 and 122 in FIG. 6) have a width of 40 μm to 60 μm, for example. Since the saw lines 121 and 122 have a relatively narrow width, more package unit regions UR can be formed on the substrate 100 having the first surface 110 having the same area. The package unit region UR separated using a laser may have various shapes in a plan view. Thereby, the semiconductor package 1 can be used for more various apparatuses. For example, the cross section of the semiconductor package 1 has round corners. In this case, the stress applied to the edge region UR2 of the semiconductor package 1 is reduced, and damage to the semiconductor package 1 can be prevented. As shown in FIG. 3, when the saw line 121r is recessed at the first surface 110, the substrate 100 can be sawed more easily. If the substrate 100 further includes an auxiliary saw line 123r, the substrate 100 can be sawed even more easily. In the case of the semiconductor package 1 of the present invention, no void is formed in the unit molding film 300a. Thereby, the semiconductor package 1 has excellent mechanical strength, and can prevent an electrical short circuit between the connection portions 230 during operation.

図１１乃至図１４は、他の実施形態に係る基板のソーイング方法を示す平面図である。以下、前述の重複する内容は省略する。   11 to 14 are plan views showing a method for sawing a substrate according to another embodiment. Hereinafter, the above-described overlapping contents are omitted.

図１１と図１２を順に参照すれば、基板１００を行方向Ｄ１に沿ってソーイングして、切断された部分１００ｂを形成する。この時、基板１００は、図４乃至図８で説明したように、半導体チップ２００とモールディング膜３００が形成された基板１００である。ブレード６００は、第１ソーライン１２１に沿って基板１００とモールディング膜３００とを切る。この場合、第１ソーライン１２１は、ほぼ２００μｍの幅を有することができる。切断された部分１００ｂの各々は、行Ｘ１〜Ｘ４の各々に沿って配列されたパッケージユニット領域ＵＲを含む。これにより、他の行Ｘ１〜Ｘ４を構成するパッケージユニット領域ＵＲは互いに分離される。基板１００の第１側部１５０と第２側部１６０は除去可能である。   Referring to FIGS. 11 and 12 in order, the substrate 100 is sawed along the row direction D1 to form a cut portion 100b. At this time, the substrate 100 is the substrate 100 on which the semiconductor chip 200 and the molding film 300 are formed as described with reference to FIGS. The blade 600 cuts the substrate 100 and the molding film 300 along the first saw line 121. In this case, the first saw line 121 may have a width of about 200 μm. Each of the cut portions 100b includes a package unit region UR arranged along each of the rows X1 to X4. Thereby, the package unit regions UR configuring the other rows X1 to X4 are separated from each other. The first side 150 and the second side 160 of the substrate 100 can be removed.

図１３と図１４を順に参照すれば、切断された部分１００ｂの一部が行方向Ｄ１にシフトされて、行Ｘ１〜Ｘ４のパッケージユニット領域ＵＲは、列方向Ｄ２に整列して列を形成する。一例として、奇数番目の行Ｘ１、Ｘ３のパッケージユニット領域ＵＲを有する切断された部分１００ｂは行方向Ｄ１にシフトされる。別の例として、偶数番目の行Ｘ２、Ｘ４のパッケージユニット領域ＵＲを有する切断された部分１００ｂは行方向Ｄ１の反対方向Ｄ３にシフトされる。また別の例として、奇数番目行Ｘ１、Ｘ３の切断された部分１００ｂは、行方向Ｄ１に、偶数番目の行Ｘ２、Ｘ４の切断された部分１００ｂは、行方向Ｄ１の反対方向Ｄ３に各々シフトされる。
行Ｘ１〜Ｘ４の第２ソーライン１２２が列に沿って整列されて、ブレード６００が第２ソーライン１２２に沿って、切断された部分１００ｂとその上のモールディング膜３００とを切る。第２ソーライン１２２は例えば、ほぼ２００μｍの幅を有する。パッケージユニット領域ＵＲは、スタガ配列を有するが、切断された部分１００ｂの行方向Ｄ１のシフトによってパッケージユニット領域ＵＲは列方向Ｄ２に整列する。これによって、各々のパッケージユニット領域ＵＲは容易に分離されて、半導体パッケージ１が製造される。 Referring to FIGS. 13 and 14 in order, a part of the cut portion 100b is shifted in the row direction D1, and the package unit regions UR in the rows X1 to X4 are aligned in the column direction D2 to form columns. . As an example, the cut portion 100b having the package unit region UR in the odd-numbered rows X1 and X3 is shifted in the row direction D1. As another example, the cut portion 100b having the package unit region UR of even-numbered rows X2 and X4 is shifted in the direction D3 opposite to the row direction D1. As another example, the odd-numbered rows X1 and X3 cut portions 100b are shifted in the row direction D1, and the even-numbered rows X2 and X4 cut portions 100b are shifted in the direction D3 opposite to the row direction D1. Is done.
The second saw lines 122 of the rows X1 to X4 are aligned along the columns, and the blade 600 cuts the cut portion 100b and the molding film 300 thereon along the second saw line 122. The second saw line 122 has a width of approximately 200 μm, for example. Although the package unit region UR has a staggered arrangement, the package unit region UR is aligned in the column direction D2 by the shift in the row direction D1 of the cut portion 100b. Thereby, each package unit region UR is easily separated, and the semiconductor package 1 is manufactured.

別の例として、第１ソーラインの１２１は、ブレード６００によって切られ、第２ソーライン１２２は、図９及び図１０で説明したように、レーザを使用して切ることができる。ブレードによって切られる第１ソーライン１２１は例えば、約２００μｍの幅を有し、レーザによって切られる第２ソーライン１２２は例えば、約４０μｍ〜６０μｍの幅を有する。別の例として、第１ソーライン１２１は、レーザを使用して切断する。以後、切断された部分１００ｂがシフトされ、各々の行Ｘ１〜Ｘ４のパッケージユニット領域ＵＲが同じ列上に配列され、ブレード６００が第２ソーライン１２２に沿って、切断された部分１００ｂを切る。この場合、第１ソーライン１２１は例えば、ほぼ４０μｍ〜６０μｍの幅を有し、第２ソーライン１２２は例えば、ほぼ２００μｍの幅を有する。   As another example, the first saw line 121 may be cut by the blade 600 and the second saw line 122 may be cut using a laser as described in FIGS. The first saw line 121 cut by the blade has a width of about 200 μm, for example, and the second saw line 122 cut by the laser has a width of about 40 μm to 60 μm, for example. As another example, the first saw line 121 is cut using a laser. Thereafter, the cut portion 100b is shifted, the package unit regions UR of the respective rows X1 to X4 are arranged on the same column, and the blade 600 cuts the cut portion 100b along the second saw line 122. In this case, the first saw line 121 has a width of approximately 40 μm to 60 μm, for example, and the second saw line 122 has a width of approximately 200 μm, for example.

以下、本実施形態に用いられるソーイング装置をより詳細に説明する。   Hereinafter, the sawing device used in the present embodiment will be described in more detail.

図１５は本発明の一実施形態に係るソーイング装置の断面図である。図１６乃至図１８は一実施形態に係るソーイング装置を用いて、基板をソーイングする方法を示す断面図である。以下、上述の重複する説明は省略する。   FIG. 15 is a cross-sectional view of a sewing apparatus according to an embodiment of the present invention. 16 to 18 are cross-sectional views showing a method of sawing a substrate using the sawing apparatus according to one embodiment. Hereinafter, the overlapping description will be omitted.

図１５と図１６を図１１と共に参照すれば、ソーイング装置は、回転支持台１０と、チャックテーブル２０と、アクチュエータ３１、３２と、ジグ４０と、ブレード６００とを含む。チャックテーブル２０は、回転支持台１０上に配置される。回転支持台１０はアクチュエータ３１、３２に結合され、回転支持台１０と回転支持台１０上のチャックテーブル２０は、アクチュエータ３１、３２により上下移動、又は回転移動できる。例えば、第１アクチュエータ３１は、回転支持台１０をその上面１０ａに対して垂直方向Ｄ４に移動させる。第２アクチュエータ３２は、回転支持台１０をその上面１０ａに垂直な方向Ｄ４の中心軸に対して回転させる。この場合、チャックテーブル２０は、回転支持台１０と同じ方向に移動する。ブレード６００は、上述の図１１に示したブレード６００であり得る。ブレード６００は、一方向に沿って移動可能なブレードであり得る。ジグ４０は、チャックテーブル２０の上面上に、チャックテーブル２０の上面から離隔して配置される。   Referring to FIGS. 15 and 16 together with FIG. 11, the sawing apparatus includes a rotation support base 10, a chuck table 20, actuators 31 and 32, a jig 40, and a blade 600. The chuck table 20 is disposed on the rotation support base 10. The rotation support base 10 is coupled to the actuators 31 and 32, and the rotation support base 10 and the chuck table 20 on the rotation support base 10 can be moved up and down or rotated by the actuators 31 and 32. For example, the first actuator 31 moves the rotation support base 10 in the direction D4 perpendicular to the upper surface 10a. The second actuator 32 rotates the rotation support base 10 with respect to the central axis in the direction D4 perpendicular to the upper surface 10a. In this case, the chuck table 20 moves in the same direction as the rotation support base 10. The blade 600 may be the blade 600 shown in FIG. 11 described above. The blade 600 may be a blade that is movable along one direction. The jig 40 is disposed on the upper surface of the chuck table 20 so as to be separated from the upper surface of the chuck table 20.

ソーイングに際して基板１００は、チャックテーブル２０上にローディングされる。基板１００は、上述の図１１で説明した基板１００であり得る。基板１００の位置が調整されて、図１６に示すように、基板１００の行方向Ｄ１はブレード６００が移動可能な一方向と一致する。平面視観点から、基板１００の面積はチャックテーブル２０の面積と同一であるか、又はより小さい面積を有する。図１１で説明したように、基板１００は、行方向Ｄ１に沿ってソーイングされて、複数の切断された部分１００ｂを形成する。例えば、ブレード６００が一方向に移動して、第１ソーライン１２１に沿って基板１００及びモールディング膜３００を切断する。切断された部分１００ｂの各々は、行Ｘ１〜Ｘ４の各々を構成するパッケージユニット領域ＵＲを含む。基板１００の第１側部１５０と第２側部１６０は除去可能である。   The substrate 100 is loaded on the chuck table 20 during sawing. The substrate 100 may be the substrate 100 described with reference to FIG. The position of the substrate 100 is adjusted, and the row direction D1 of the substrate 100 coincides with one direction in which the blade 600 can move, as shown in FIG. From the planar view point, the area of the substrate 100 is the same as or smaller than the area of the chuck table 20. As described in FIG. 11, the substrate 100 is sawed along the row direction D1 to form a plurality of cut portions 100b. For example, the blade 600 moves in one direction and cuts the substrate 100 and the molding film 300 along the first saw line 121. Each of the cut portions 100b includes a package unit region UR that constitutes each of the rows X1 to X4. The first side 150 and the second side 160 of the substrate 100 can be removed.

図１７を図１３と共に参照すれば、切断された部分１００ｂがジグ４０によって行方向Ｄ１に沿ってシフトされる。これにより、行Ｘ１〜Ｘ４のパッケージユニット領域ＵＲが、列を成して整列する。ジグ４０は、行方向Ｄ１、列方向Ｄ２、及び／又は垂直方向（図１５でＤ４）に沿って移動可能である、ジグ４０が下降して、切断された部分１００ｂを真空吸着する。ジグ４０は、切断された部分１００ｂの少なくとも一部を行方向Ｄ１又は行方向Ｄ１の反対方向Ｄ３に移動させる。例えば、図１３及び図１４の例で説明したように、奇数番目の行Ｘ１、Ｘ３のパッケージユニット領域ＵＲを有する切断された部分１００ｂを行方向Ｄ１にシフトするか、又は偶数番目の行Ｘ２、Ｘ４のパッケージユニット領域ＵＲを有する切断された部分１００ｂを行方向Ｄ１の反対方向Ｄ３にシフトする。別の例として、奇数番目の行Ｘ１、Ｘ３の切断された部分１００ｂは、行方向Ｄ１に、偶数番目の行Ｘ２、Ｘ４の切断された部分１００ｂは、行方向Ｄ１の反対方向Ｄ３に、各々シフトされる。これによって、切断された部分１００ｂの第２ソーライン１２２は列方向Ｄ２に整列する。   Referring to FIG. 17 together with FIG. 13, the cut portion 100 b is shifted along the row direction D <b> 1 by the jig 40. As a result, the package unit regions UR in the rows X1 to X4 are arranged in columns. The jig 40 is movable along the row direction D1, the column direction D2, and / or the vertical direction (D4 in FIG. 15). The jig 40 descends and vacuum-sucks the cut portion 100b. The jig 40 moves at least a part of the cut portion 100b in the row direction D1 or the direction D3 opposite to the row direction D1. For example, as described in the example of FIGS. 13 and 14, the cut portion 100b having the package unit region UR of the odd-numbered rows X1, X3 is shifted in the row direction D1, or the even-numbered rows X2, The cut portion 100b having the package unit region UR of X4 is shifted in the direction D3 opposite to the row direction D1. As another example, the cut portion 100b of the odd-numbered rows X1, X3 is in the row direction D1, and the cut portion 100b of the even-numbered rows X2, X4 is in the opposite direction D3 of the row direction D1, respectively. Shifted. As a result, the second saw lines 122 of the cut portion 100b are aligned in the column direction D2.

図１８を図１３及び図１４と共に参照すれば、本実施形態では、チャックテーブル２０が回転して、ブレード６００は切断された部分１００ｂとモールディング膜３００を第２ソーライン１２２に沿って切断する。例えば、チャックテーブル２０は、第１アクチュエータ３１によって平面視な観点から、９０°又は２７０°回転する。これにより、第２ソーライン１２２は、ブレード６００が移動可能な一方向と一致し、ブレード６００は、第２ソーライン１２２に沿って一方向に移動して、切断された部分１００ｂをさらに切断する。その結果、各々のパッケージユニット領域ＵＲが分離されて、半導体パッケージ１が製造される。この時、上述の図１６で説明したようなブレード６００を使用できる。   Referring to FIG. 18 together with FIGS. 13 and 14, in this embodiment, the chuck table 20 rotates, and the blade 600 cuts the cut portion 100 b and the molding film 300 along the second saw line 122. For example, the chuck table 20 is rotated by 90 ° or 270 ° from the viewpoint of a plan view by the first actuator 31. Accordingly, the second saw line 122 coincides with one direction in which the blade 600 can move, and the blade 600 moves in one direction along the second saw line 122 to further cut the cut portion 100b. As a result, the package unit regions UR are separated, and the semiconductor package 1 is manufactured. At this time, the blade 600 described with reference to FIG. 16 can be used.

図１９乃至図２１は、他の実施形態に係るソーイング装置を用いて、基板をソーイングする方法を示す平面図である。   19 to 21 are plan views showing a method of sawing a substrate using a sawing apparatus according to another embodiment.

図１９を図１１及び図１５と共に参照すれば、本実施形態では、回転支持台１０上に配置されたチャックテーブル２０を具備する。上述の図１５で説明した第２アクチュエータ３２は回転支持台１０に接続され、第１アクチュエータ３１は省略可能である。回転支持台１０は、第１回転支持台１１と第２回転支持台１２とを含み、第２アクチュエータ３２は、第１回転支持台１１をその上面に垂直な方向の中心軸に対して回転運動させる。チャックテーブル２０は、回転支持台１０上に配置され、第１回転支持台１１と同じ方向に回転運動する。チャックテーブル２０は、第１チャック部分２１と第２チャック部分２２とを含む。第１、第２チャック部分２１、２２は、互いに分割される。第１、第２チャック部分２１、２２の少なくとも一部、例えば、第２チャック部分２２は第２回転支持台１２に固定される。別の例として、第１チャック部分２１は第１回転支持台１１に固定される。図１５と図１６との場合と異なり、ジグ（図１５の４０）は、省略可能である。   If FIG. 19 is referred with FIG.11 and FIG.15, in this embodiment, the chuck table 20 arrange | positioned on the rotation support stand 10 will be provided. The second actuator 32 described with reference to FIG. 15 is connected to the rotation support base 10, and the first actuator 31 can be omitted. The rotation support base 10 includes a first rotation support base 11 and a second rotation support base 12, and the second actuator 32 rotates the first rotation support base 11 with respect to a central axis in a direction perpendicular to the upper surface thereof. Let The chuck table 20 is disposed on the rotation support base 10 and rotates in the same direction as the first rotation support base 11. The chuck table 20 includes a first chuck portion 21 and a second chuck portion 22. The first and second chuck portions 21 and 22 are divided from each other. At least a part of the first and second chuck portions 21 and 22, for example, the second chuck portion 22 is fixed to the second rotation support base 12. As another example, the first chuck portion 21 is fixed to the first rotation support base 11. Unlike FIG. 15 and FIG. 16, the jig (40 in FIG. 15) can be omitted.

基板１００をチャックテーブル２０上に配置する。平面視観点から、基板１００の行Ｘ１〜Ｘ４は、第１、第２チャック部分２１、２２と、各々重畳する。例えば、奇数番目の行Ｘ１、Ｘ３は、第１チャック部分２１と各々重畳し、偶数番目の行Ｘ２、Ｘ４は、第２チャック部分２２と各々重畳する。基板１００はブレード６００によって行方向Ｄ１に沿ってソーイングされて、切断された部分１００ｂを形成する。例えば、ブレード６００が一方向に移動して、第１ソーライン１２１に沿って基板１００とモールディング膜３００とを切断する。基板１００の切断方法及びこれに伴う切断された部分１００ｂの形成は、上述の図１１乃至図１６における説明と同一又は類似する。切断された部分１００ｂの少なくとも１つは第１、第２チャック部分２１、２２の少なくとも１つに真空吸着のような方法により固定される。例えば、偶数番目の行Ｘ２、Ｘ４のパッケージユニット領域ＵＲを有する切断された部分１００ｂは第２チャック部分２２上に固定される。   The substrate 100 is placed on the chuck table 20. From a plan view, the rows X1 to X4 of the substrate 100 overlap with the first and second chuck portions 21 and 22, respectively. For example, the odd-numbered rows X1 and X3 overlap with the first chuck portion 21, respectively, and the even-numbered rows X2 and X4 overlap with the second chuck portion 22, respectively. The substrate 100 is sawed along the row direction D1 by the blade 600 to form a cut portion 100b. For example, the blade 600 moves in one direction and cuts the substrate 100 and the molding film 300 along the first saw line 121. The method of cutting the substrate 100 and the formation of the cut portion 100b associated therewith are the same as or similar to the description in FIGS. At least one of the cut portions 100b is fixed to at least one of the first and second chuck portions 21 and 22 by a method such as vacuum suction. For example, the cut portion 100 b having the package unit region UR in the even-numbered rows X 2 and X 4 is fixed on the second chuck portion 22.

図２０を図１３と共に参照すれば、第１回転支持台１１及び第２回転支持台１２が同時に運動して、切断された部分１００ｂの一部が行方向Ｄ１にシフトされ、すべての切断された部分１００ｂが回転される。例えば、第１回転支持台１１が第２アクチュエータ３２により回転されて、チャックテーブル２０とチャックテーブル２０上の切断された部分１００ｂが平面視観点で９０°又は２７０°回転される。これにより、切断された部分１００ｂの第２ソーライン１２２は、ブレード６００が移動可能な一方向と一致する。   Referring to FIG. 20 together with FIG. 13, the first rotation support base 11 and the second rotation support base 12 are moved simultaneously, and a part of the cut part 100b is shifted in the row direction D1, and all the cut parts are cut. Part 100b is rotated. For example, the first rotation support base 11 is rotated by the second actuator 32, and the chuck table 20 and the cut portion 100b on the chuck table 20 are rotated by 90 ° or 270 ° in a plan view. Accordingly, the second saw line 122 of the cut portion 100b coincides with one direction in which the blade 600 can move.

第１回転支持台１１の回転運動と同時に、第２回転支持台１２が第２チャック部分２２を直線運動させる。第２回転支持台１２によって、切断された部分１００ｂの一部が行方向Ｄ１又は行方向Ｄ１の反対方向Ｄ３に移動する。切断された部分１００ｂの移動は、上述の図１３及び図１４の例で説明したように、奇数番目の行Ｘ１、Ｘ３のパッケージユニット領域ＵＲを有する切断された部分１００ｂを行方向Ｄ１にシフトするか、偶数番目の行Ｘ２、Ｘ４のパッケージユニット領域ＵＲを有する切断された部分１００ｂを行方向Ｄ１の反対方向Ｄ３にシフトすることにより具現する。別の例として、奇数番目の行Ｘ１、Ｘ３の切断された部分１００ｂは行方向Ｄ１に、偶数番目の行Ｘ２、Ｘ４の切断された部分１００ｂは行方向Ｄ１の反対方向Ｄ３に各々シフトすることにより具現する。これによって、切断された部分１００ｂの第２ソーライン１２２は列方向Ｄ２に整列する。   Simultaneously with the rotational movement of the first rotation support base 11, the second rotation support base 12 causes the second chuck portion 22 to linearly move. A part of the cut portion 100b is moved in the row direction D1 or the direction D3 opposite to the row direction D1 by the second rotation support base 12. The movement of the cut portion 100b shifts the cut portion 100b having the package unit region UR of the odd-numbered rows X1 and X3 in the row direction D1, as described in the example of FIGS. 13 and 14 described above. Alternatively, the cut portion 100b having the package unit regions UR of the even-numbered rows X2 and X4 is shifted in the direction D3 opposite to the row direction D1. As another example, the cut portion 100b of the odd-numbered rows X1 and X3 is shifted in the row direction D1, and the cut portion 100b of the even-numbered rows X2 and X4 is shifted in the opposite direction D3 of the row direction D1. It embodies by. As a result, the second saw lines 122 of the cut portion 100b are aligned in the column direction D2.

図２０を図１３と共に参照すれば、ブレード６００は切断された部分１００ｂとモールディング膜３００とを第２ソーライン１２２に沿って切断する。この時に、上述の図１３において説明したのと同じブレード６００を使用できる。各々のパッケージユニット領域が分離されて、半導体パッケージ１が製造される。   Referring to FIG. 20 together with FIG. 13, the blade 600 cuts the cut portion 100 b and the molding film 300 along the second saw line 122. At this time, the same blade 600 as described in FIG. 13 can be used. Each package unit region is separated, and the semiconductor package 1 is manufactured.

図２２乃至図２４は、その他の実施形態に係るソーイング装置を用いて、基板をソーイングする方法を示す平面図である。   22 to 24 are plan views showing a method of sawing a substrate using a sawing apparatus according to another embodiment.

図２２を図１５及び図１９と共に参照すれば、チャックテーブル２０が回転支持台１０上に配置される。回転支持台１０は、第１及び第２アクチュエータ（図１５の３１、３２）と第３及び第４アクチュエータ３３、３４に接続される。チャックテーブル２０は、図１９と同様に、第１チャック部分２１と第２チャック部分２２とを含む。同様に、回転支持台１０は、互いに分割された第１セグメント１５と第２セグメント１６とを含む。第１チャック部分２１は、第１セグメント１５と各々重畳し、第２チャック部分２２は、第２セグメント１６と各々重畳する。一実施形態において、第１チャック部分２１及び第２チャック部分２２は、第１セグメント１５及び第２セグメント１６に各々固定される。第１及び第２アクチュエータ（図１５の３１、３２）は、上述の図１５での説明と同一又は類似する。第３アクチュエータ３３は、第１セグメント１５に各々接続され、第４アクチュエータ３４は、第２セグメント１６に各々接続される。   Referring to FIG. 22 together with FIGS. 15 and 19, the chuck table 20 is disposed on the rotation support base 10. The rotation support base 10 is connected to the first and second actuators (31 and 32 in FIG. 15) and the third and fourth actuators 33 and 34. The chuck table 20 includes a first chuck portion 21 and a second chuck portion 22 as in FIG. Similarly, the rotation support base 10 includes a first segment 15 and a second segment 16 which are divided from each other. The first chuck portion 21 overlaps the first segment 15, and the second chuck portion 22 overlaps the second segment 16. In one embodiment, the first chuck portion 21 and the second chuck portion 22 are fixed to the first segment 15 and the second segment 16, respectively. The first and second actuators (31 and 32 in FIG. 15) are the same as or similar to the description in FIG. The third actuators 33 are each connected to the first segment 15, and the fourth actuators 34 are respectively connected to the second segment 16.

ここで基板１００がチャックテーブル２０上に配置される。この時に、平面視観点から、図１９のように、基板１００の行Ｘ１〜Ｘ４は、チャック部分２１、２２と、各々重畳する。基板１００がブレード６００によって行方向Ｄ１に沿ってソーイングされて、切断された部分１００ｂが形成される。例えば、ブレード６００は、行方向Ｄ１又は行方向Ｄ１の反対方向Ｄ３に沿って移動して、第１ソーライン１２１に沿って基板１００とモールディング膜３００とを切る。基板１００の切断方法及び切断された部分１００ｂの形成は、上述の図１１及び図１９での説明と同一又は類似する。   Here, the substrate 100 is disposed on the chuck table 20. At this time, from a plan view, the rows X1 to X4 of the substrate 100 overlap with the chuck portions 21 and 22, respectively, as shown in FIG. The substrate 100 is sawed along the row direction D1 by the blade 600 to form a cut portion 100b. For example, the blade 600 moves along the row direction D <b> 1 or the direction D <b> 3 opposite to the row direction D <b> 1 to cut the substrate 100 and the molding film 300 along the first saw line 121. The method for cutting the substrate 100 and the formation of the cut portion 100b are the same as or similar to the description in FIGS.

図２３を図１３と共に参照すれば、チャックテーブル２０が回転すると共に、切断された部分１００ｂの一部が行方向Ｄ１にシフトされる。回転支持台１０が第１アクチュエータ３１により回転して、チャックテーブル２０とチャックテーブル２０上の切断された部分１００ｂは平面視観点で、９０°又は２７０°回転される。これによって、切断された部分１００ｂの第２ソーライン１２２は、ブレード６００が移動可能な一方向と一致する。   Referring to FIG. 23 together with FIG. 13, as the chuck table 20 rotates, a part of the cut portion 100b is shifted in the row direction D1. The rotation support base 10 is rotated by the first actuator 31, and the chuck table 20 and the cut portion 100b on the chuck table 20 are rotated by 90 ° or 270 ° in a plan view. Thus, the second saw line 122 of the cut portion 100b coincides with one direction in which the blade 600 can move.

第３アクチュエータ３３によって第１チャック部分２１が基板１００の切断された部分１００ｂの行方向Ｄ１と平行に移動する。別の例として、第４アクチュエータ３４によって第２チャック部分２２が切断された部分１００ｂの行方向Ｄ１と平行に移動する。第３アクチュエータ３３又は第４アクチュエータ３４は、省略可能である。これによって、切断された部分１００ｂの少なくとも一部は上述の図１３及び図１７の例で説明したようにシフト移動できる。切断された部分１００ｂの回転と切断された部分１００ｂのシフト移動は、同時に行われる。別の例として、切断された部分１００ｂが回転する前又は後に、切断された部分１００ｂがシフト移動される。これによって、切断された部分１００ｂの第２ソーライン１２２は列方向Ｄ２に整列する。   The third actuator 33 moves the first chuck portion 21 parallel to the row direction D1 of the cut portion 100b of the substrate 100. As another example, the fourth actuator 34 moves the second chuck portion 22 in parallel with the row direction D1 of the portion 100b cut. The third actuator 33 or the fourth actuator 34 can be omitted. As a result, at least a part of the cut portion 100b can be shifted as described in the example of FIGS. 13 and 17 described above. The rotation of the cut portion 100b and the shift movement of the cut portion 100b are performed simultaneously. As another example, the cut portion 100b is shifted before or after the cut portion 100b rotates. As a result, the second saw lines 122 of the cut portion 100b are aligned in the column direction D2.

図２４を図１３と共に参照すれば、ブレード６００が第２ソーライン１２２に沿って切断された部分１００ｂとモールディング膜３００とを切断する。この時に、上述の図１３での説明と同じブレード６００を使用できる。これによって、各々のパッケージユニット領域ＵＲが分離されて、半導体パッケージ１が製造される。   Referring to FIG. 24 together with FIG. 13, the blade 600 cuts the part 100 b cut along the second saw line 122 and the molding film 300. At this time, the same blade 600 as described in FIG. 13 can be used. As a result, the package unit regions UR are separated, and the semiconductor package 1 is manufactured.

他の実施形態において、図１５乃至図１７、図１９乃至図２１、及び図２２乃至図２４のソーイング装置のうちの少なくとも２つを組み合わせることができる。例えば、ソーイング装置は、図１５乃至図１７の例で説明したジグ４０、図１９乃至図２１の例で説明したチャック部分２１、２２を含むチャックテーブル２０と回転支持台１１、１２、及び／又は、図２２乃至図２４の例で説明した第３及び第４アクチュエータ３３、３４に接続された回転支持台１０の組み合わせを含む。   In other embodiments, at least two of the sawing devices of FIGS. 15-17, 19-21, and 22-24 can be combined. For example, the sewing apparatus includes the jig 40 described in the examples of FIGS. 15 to 17, the chuck table 20 including the chuck portions 21 and 22 described in the examples of FIGS. 19 to 21, and the rotary support bases 11 and 12, and / or The combination of the rotation support base 10 connected to the 3rd and 4th actuators 33 and 34 demonstrated in the example of FIG. 22 thru | or FIG.

図２５と図２７は、本発明の実施形態に係る基板の何れか１つのパッケージユニット領域を拡大して示した平面図である。図２６と図２８は、各々図２５及び図２７のパッケージユニット領域を有する基板を用いて製造された半導体パッケージを示す断面図である。以下、図２５乃至図２８を参照して単数のパッケージユニット領域の例について説明する。   25 and 27 are enlarged plan views showing any one package unit region of the substrate according to the embodiment of the present invention. 26 and 28 are cross-sectional views showing a semiconductor package manufactured using a substrate having the package unit region of FIGS. 25 and 27, respectively. Hereinafter, an example of a single package unit region will be described with reference to FIGS.

図２５と図２６を参照すれば、チップ領域ＵＲ１は、半導体チップが実装される領域である。エッジ領域ＵＲ２は、チップ領域ＵＲ１を囲む。パッド１３０は、チップ領域ＵＲ１上に提供される。図２５のパッケージユニット領域ＵＲを有する基板１００を使用して、図２６の半導体パッケージ２が製造される。半導体パッケージ２は、図４乃至図１４の例で説明したように製造される。半導体パッケージ２は、パッケージ基板１００ａ、半導体チップ２００、及びユニットモールディング膜３００ａを含む。半導体チップ２００は、接続部２３０を介してパッド１３０と電気的に接続される。熱放出部４００を、半導体チップ２００上にさらに提供できる。熱放出部４００は、ヒートスラグ（ｈｅａｔ ｓｌｕｇ）又はヒートシンク（ｈｅａｔ ｓｉｎｋ）を含む。これとは異なり、熱放出部４００は、省略可能である。   Referring to FIGS. 25 and 26, the chip region UR1 is a region where a semiconductor chip is mounted. The edge region UR2 surrounds the chip region UR1. The pad 130 is provided on the chip region UR1. The semiconductor package 2 of FIG. 26 is manufactured using the substrate 100 having the package unit region UR of FIG. The semiconductor package 2 is manufactured as described in the example of FIGS. The semiconductor package 2 includes a package substrate 100a, a semiconductor chip 200, and a unit molding film 300a. The semiconductor chip 200 is electrically connected to the pad 130 through the connection part 230. A heat dissipation unit 400 may be further provided on the semiconductor chip 200. The heat release unit 400 includes a heat slug or a heat sink. Unlike this, the heat-dissipating part 400 can be omitted.

図２７と図２８を参照すれば、パッド１３０は、チップ領域ＵＲ１とエッジ領域ＵＲ２上に提供される。例えば、第１パッド１３１がチップ領域ＵＲ１上に提供され、第２パッド１３２がエッジ領域ＵＲ２上に提供される。図２７のパッケージユニット領域ＵＲを有する基板１００を使用して、図２８の半導体パッケージ３が製造される。半導体パッケージ３は、下部パッケージ３Ｌと、上部パッケージ３Ｕとを含む。下部パッケージ３Ｌは、下部パッケージ基板１００ｌ、下部半導体チップ２００ｌと、下部モールディング膜３００ｌとを含む。下部パッケージ基板１００ｌ、下部半導体チップ２００ｌ、及び下部モールディング膜３００ｌは、図４Ｃのパッケージ基板１００ａ、各々の半導体チップ２００、及びユニットモールディング膜３００ａと同一又は類似である。下部パッケージ３Ｌは、図４乃至図１０の例で説明したように製造される。
下部半導体チップ２００ｌは接続部２３１を介して第１パッド１３１と電気的に接続される。下部モールディング膜３００ｌの一部が除去されて、第２パッド１３２が露出される。バンプ２３２が下部パッケージ基板１００ｌ上に形成されて、第２のパッド１３２と接続される。上部パッケージ３Ｕはバンプ２３２によって下部パッケージ３Ｌと電気的に接続される。上部パッケージ３Ｕは、上部パッケージ基板１００ｕ、上部半導体チップ２００ｕ、及び上部モールディング膜３００ｕを含む。上部パッケージ３Ｕは、図４乃至図１０の例で説明したのと同一又は類似の方法によって製造される。上部パッケージ基板１００ｕ、上部半導体チップ２００ｕ、及び上部モールディング膜３００ｕは、図１０のパッケージ基板１００ａ、各々の半導体チップ２００、及びユニットモールディング膜３００ａと同一又は類似である。下部熱放出部４０２を下部半導体チップ２００ｌ上に提供し、上部熱放出部４０３を上部半導体チップ２００ｕ上に提供できる。これとは異なり、下部熱放出部４０２と上部熱放出部４０３のうちの少なくとも１つは省略可能である。 27 and 28, the pad 130 is provided on the chip region UR1 and the edge region UR2. For example, the first pad 131 is provided on the chip region UR1, and the second pad 132 is provided on the edge region UR2. The semiconductor package 3 shown in FIG. 28 is manufactured using the substrate 100 having the package unit region UR shown in FIG. The semiconductor package 3 includes a lower package 3L and an upper package 3U. The lower package 3L includes a lower package substrate 100l, a lower semiconductor chip 200l, and a lower molding film 300l. The lower package substrate 100l, the lower semiconductor chip 200l, and the lower molding film 300l are the same as or similar to the package substrate 100a, each semiconductor chip 200, and the unit molding film 300a of FIG. 4C. The lower package 3L is manufactured as described in the example of FIGS.
The lower semiconductor chip 200l is electrically connected to the first pad 131 through the connection portion 231. A part of the lower molding film 300l is removed, and the second pad 132 is exposed. Bumps 232 are formed on the lower package substrate 100 l and connected to the second pads 132. Upper package 3U is electrically connected to lower package 3L by bumps 232. The upper package 3U includes an upper package substrate 100u, an upper semiconductor chip 200u, and an upper molding film 300u. The upper package 3U is manufactured by the same or similar method as described in the example of FIGS. The upper package substrate 100u, the upper semiconductor chip 200u, and the upper molding film 300u are the same as or similar to the package substrate 100a, each semiconductor chip 200, and the unit molding film 300a of FIG. The lower heat dissipation part 402 may be provided on the lower semiconductor chip 200l, and the upper heat dissipation part 403 may be provided on the upper semiconductor chip 200u. Unlike this, at least one of the lower heat release part 402 and the upper heat release part 403 may be omitted.

本発明の基板のパッケージユニット領域の配列の変形例を説明する。   A modification of the arrangement of the package unit areas of the substrate of the present invention will be described.

図２９は、本発明の他の実施形態に係る基板を示す平面図である。以下、前述の重複する内容は省略する。   FIG. 29 is a plan view showing a substrate according to another embodiment of the present invention. Hereinafter, the above-described overlapping contents are omitted.

図２９を参照すれば、パッケージユニット領域ＵＲは、基板１０１の第１面上で複数の行Ｘ１〜Ｘ４に沿って配列されている。各々の行Ｘ１〜Ｘ４は、複数のパッケージユニット領域ＵＲを含む。   Referring to FIG. 29, the package unit region UR is arranged along a plurality of rows X1 to X4 on the first surface of the substrate 101. Each row X1 to X4 includes a plurality of package unit regions UR.

パッケージユニット領域ＵＲは、スタガ配列される。行Ｘ１〜Ｘ４のうちの何れか１つを構成するパッケージユニット領域ＵＲは、他の１つを構成するパッケージユニット領域ＵＲから行方向Ｄ１にオフセット（ｏｆｆｓｅｔ）配列されている。例えば、（ｎ＋１）番目の行のパッケージユニット領域ＵＲは、ｎ番目の行のパッケージユニット領域ＵＲから行方向Ｄ１にオフセット配置される。ｎは１以上の自然数である。パッケージユニット領域ＵＲの配列とピッチは、図１での説明と同一である。   The package unit areas UR are staggered. The package unit area UR constituting any one of the rows X1 to X4 is offset from the package unit area UR constituting the other one in the row direction D1. For example, the package unit region UR in the (n + 1) th row is offset from the package unit region UR in the nth row in the row direction D1. n is a natural number of 1 or more. The arrangement and pitch of the package unit region UR are the same as those described in FIG.

本実施形態のパッケージユニット領域ＵＲの配列は、図１で説明したパッケージユニット領域ＵＲの配列と左右対称の関係にある。例えば、基板１０１の第３側１１０ｃから１番目の行Ｘ１のパッケージユニット領域ＵＲのうち１番目までの間隔Ｂ１は、基板１０１の第３側１１０ｃから２番目の行Ｘ２のパッケージユニット領域ＵＲのうち１番目までの間隔Ｂ２より長い間隔を有する。   The arrangement of the package unit areas UR of the present embodiment is in a symmetrical relationship with the arrangement of the package unit areas UR described in FIG. For example, the interval B1 from the third side 110c of the substrate 101 to the first of the package unit regions UR in the first row X1 is the same as the interval B1 in the package unit region UR of the second row X2 from the third side 110c of the substrate 101. The interval is longer than the first interval B2.

基板１０１の長軸は、行方向Ｄ１に延長される。各々の行Ｘ１〜Ｘ４を構成するパッケージユニット領域ＵＲは、互いに同一の個数を有し得る。何れか１つの行を構成するパッケージユニット領域ＵＲの個数は、行Ｘ１〜Ｘ４の総数より多い個数を有し得る。パッケージユニット領域ＵＲは、第１面の第１側１１０ａの方向にシフト配列される。チップ領域ＵＲ１は、パッケージユニット領域ＵＲと対応する配列を有する。パッケージユニット領域ＵＲの各々は、複数のパッド１３０を有し得る。   The long axis of the substrate 101 is extended in the row direction D1. The package unit regions UR configuring each row X1 to X4 may have the same number. The number of package unit regions UR configuring any one row may be greater than the total number of rows X1 to X4. The package unit region UR is shifted in the direction of the first side 110a of the first surface. The chip region UR1 has an arrangement corresponding to the package unit region UR. Each of the package unit regions UR may have a plurality of pads 130.

図３０は、本発明の他の実施形態に係る基板を示す平面図である。以下、前述の重複する内容は省略する。   FIG. 30 is a plan view showing a substrate according to another embodiment of the present invention. Hereinafter, the above-described overlapping contents are omitted.

図３０を参照すれば、基板１０２は、その第１面１１０上に提供されたパッケージユニット領域ＵＲを有することができる。パッケージユニット領域ＵＲは、複数の行Ｘ１〜Ｘ４に沿って配列することができる。各々の行Ｘ１〜Ｘ４は、複数のパッケージユニット領域ＵＲを含むことができる。   Referring to FIG. 30, the substrate 102 may have a package unit region UR provided on the first surface 110 thereof. The package unit region UR can be arranged along a plurality of rows X1 to X4. Each row X1 to X4 may include a plurality of package unit regions UR.

パッケージユニット領域ＵＲは、スタガ配列される。行Ｘ１〜Ｘ４のうちの何れか１つを構成するパッケージユニット領域ＵＲは、他の１つを構成するパッケージユニット領域ＵＲから行方向Ｄ１にオフセット配列される。パッケージユニット領域ＵＲの配列は、図１での説明と同一であり得る。例えば、奇数番目の行Ｘ１、Ｘ３と偶数番目の行Ｘ２、Ｘ４のパッケージユニット領域ＵＲは、列方向Ｄ２に沿って交互に配列される。奇数番目の行Ｘ１、Ｘ３のパッケージユニット領域ＵＲは、互いに第１列を構成し、偶数番目の行Ｘ２、Ｘ４のパッケージユニット領域ＵＲは、第２列を構成する。偶数番目の行Ｘ２、Ｘ４のパッケージユニット領域ＵＲの前記第２列は、奇数番目の行Ｘ１、Ｘ３のパッケージユニット領域ＵＲの第１列から横にオフセット配列される。偶数番目の行Ｘ２、Ｘ４のチップ領域ＵＲ１は、奇数番目の行Ｘ１、Ｘ３のエッジ領域ＵＲ２と奇数番目の行Ｘ１、Ｘ３の第２ソーライン１２２と前記列方向に整列される。   The package unit areas UR are staggered. The package unit area UR constituting any one of the rows X1 to X4 is offset from the package unit area UR constituting the other one in the row direction D1. The arrangement of the package unit region UR may be the same as that described in FIG. For example, the package unit regions UR of the odd-numbered rows X1 and X3 and the even-numbered rows X2 and X4 are alternately arranged along the column direction D2. The odd-numbered rows X1 and X3 of the package unit regions UR constitute a first column, and the even-numbered rows X2 and X4 of the package unit regions UR constitute a second column. The second columns of the even-numbered rows X2 and X4 of the package unit regions UR are offset laterally from the first columns of the odd-numbered rows X1 and X3 of the package unit regions UR. The chip regions UR1 of the even-numbered rows X2 and X4 are aligned in the column direction with the edge regions UR2 of the odd-numbered rows X1 and X3 and the second saw lines 122 of the odd-numbered rows X1 and X3.

実施形態において、（ｎ＋１）番目の行のパッケージユニット領域ＵＲの個数は、ｎ番目の行のパッケージユニット領域ＵＲの個数と異なる。例えば、２番目の行Ｘ２のパッケージユニット領域ＵＲの個数は、１番目の行Ｘ１のパッケージユニット領域ＵＲの個数より１つ少ない個数を有する。この時、基板１０２の第３側１１０ｃから１番目の行Ｘ１のパッケージユニット領域ＵＲのうち１番目までの最短距離は、基板１０２の第３側１１０ｃから２番目の行Ｘ２のパッケージユニット領域ＵＲのうち１番目までの最短距離より短い距離を有する。   In the embodiment, the number of package unit regions UR in the (n + 1) th row is different from the number of package unit regions UR in the nth row. For example, the number of package unit regions UR in the second row X2 is one less than the number of package unit regions UR in the first row X1. At this time, the shortest distance from the third side 110c of the substrate 102 to the first of the package unit regions UR in the first row X1 is the length of the package unit region UR in the second row X2 from the third side 110c of the substrate 102. Of these, the distance is shorter than the shortest distance up to the first.

何れか１つの行を構成するパッケージユニット領域ＵＲの個数は、行Ｘ１〜Ｘ４の総数より多い。パッケージユニット領域ＵＲの行方向Ｄ１の間隔は、同一である。パッケージユニット領域ＵＲは第１面の第１側１１０ａの方向にシフト配列される。チップ領域ＵＲ１は、パッケージユニット領域ＵＲと対応する配列を有する。   The number of package unit areas UR configuring any one row is larger than the total number of rows X1 to X4. The interval in the row direction D1 of the package unit region UR is the same. The package unit region UR is shifted in the direction of the first side 110a of the first surface. The chip region UR1 has an arrangement corresponding to the package unit region UR.

図３１は、本発明のその他の実施形態に係る基板を示す平面図である。以下、前述の重複する内容は省略する。   FIG. 31 is a plan view showing a substrate according to another embodiment of the present invention. Hereinafter, the above-described overlapping contents are omitted.

図３１を参照すれば、基板１０３の第１面上に複数の行Ｘ１〜Ｘ６に沿って配列されたパッケージユニット領域ＵＲを提供する。各々の行Ｘ１〜Ｘ６は、複数のパッケージユニット領域ＵＲを含む。パッケージユニット領域ＵＲはソーライン１２１、１２２によって区画される。   Referring to FIG. 31, package unit regions UR arranged along a plurality of rows X1 to X6 on the first surface of the substrate 103 are provided. Each row X1 to X6 includes a plurality of package unit regions UR. The package unit area UR is partitioned by saw lines 121 and 122.

パッケージユニット領域ＵＲは、スタガ配列される。前記行Ｘ１〜Ｘ６のうちの何れか１つを構成するパッケージユニット領域ＵＲは、他の１つを構成するパッケージユニット領域ＵＲから行方向Ｄ１にオフセット配列される。例えば、（ｎ＋１）番目の行と（ｎ＋２）番目の行のパッケージユニット領域ＵＲは、ｎ番目の行のパッケージユニット領域ＵＲから行方向Ｄ１に各々オフセット配列できる。ｎは、１以上の自然数である。また、（ｎ＋２）番目の行のパッケージユニット領域ＵＲは、（ｎ＋１）番目の行のパッケージユニット領域ＵＲから行方向Ｄ１に各々オフセット配列できる。ｎ＋３番目の行のパッケージユニット領域ＵＲは、ｎ番目の行のパッケージユニット領域ＵＲと列方向Ｄ２に平行な列を構成する。   The package unit areas UR are staggered. The package unit area UR constituting any one of the rows X1 to X6 is offset from the package unit area UR constituting the other one in the row direction D1. For example, the package unit regions UR in the (n + 1) th row and the (n + 2) th row can be offset from the package unit region UR in the nth row in the row direction D1, respectively. n is a natural number of 1 or more. The package unit area UR in the (n + 2) th row can be offset from the package unit area UR in the (n + 1) th row in the row direction D1. The package unit region UR in the (n + 3) th row forms a column parallel to the package unit region UR in the nth row in the column direction D2.

パッケージユニット領域ＵＲは、一定の間隔を有して配置される。例えば、同じ行を構成するパッケージユニット領域ＵＲの中心点の間の間隔Ａ１、Ａ２、Ａ３は、互いに同一の間隔を有し得る。（ｎ＋２）番目の行を構成するパッケージユニット領域ＵＲの中心点の間の間隔Ａ３は、ｎ番目の行を構成するパッケージユニット領域ＵＲの中心点の間の間隔Ａ１と、及び、（ｎ＋１）番目の行を構成するパッケージユニット領域ＵＲの中心点の間の間隔Ａ２と、同一の間隔を有する。   The package unit region UR is arranged with a constant interval. For example, the intervals A1, A2, and A3 between the center points of the package unit regions UR configuring the same row may have the same interval. The interval A3 between the center points of the package unit regions UR constituting the (n + 2) th row is equal to the interval A1 between the center points of the package unit regions UR constituting the nth row and the (n + 1) th row. The interval A2 between the center points of the package unit regions UR constituting the rows is the same.

（ｎ＋１）番目と（ｎ＋２）番目の行がｎ番目の行からシフトされる位置を調節して、行Ｘ１〜Ｘ６を構成するパッケージユニット領域ＵＲの個数を調節できる。例えば、各々の行Ｘ１〜Ｘ６を構成するパッケージユニット領域ＵＲは、互いに同一の個数を有する。この場合に、基板１０３は、高いパッケージユニット領域ＵＲの密度を有する。これとは異なり、各々の行Ｘ１〜Ｘ６を構成するパッケージユニット領域ＵＲは、互いに異なる個数を有する。パッケージユニット領域ＵＲは、第１面の第１側１１０ａの方向にシフト配列される。１番目の行Ｘ１のパッケージユニット領域ＵＲから第１面の第１側１１０ａまでの間隔Ｃ１は、前記最後の行のパッケージユニット領域ＵＲから第１面１１０の第２側１１０ｂまでの間隔Ｃ２より短い間隔を有する。チップ領域ＵＲ１は、パッケージユニット領域ＵＲと対応してスタガ配列される。パッケージユニット領域ＵＲの各々は、複数のパッド１３０を有する。   By adjusting the position where the (n + 1) th and (n + 2) th rows are shifted from the nth row, the number of package unit regions UR configuring the rows X1 to X6 can be adjusted. For example, the package unit regions UR configuring each row X1 to X6 have the same number. In this case, the substrate 103 has a high density of the package unit region UR. In contrast to this, the package unit regions UR configuring the respective rows X1 to X6 have different numbers. The package unit region UR is shifted in the direction of the first side 110a of the first surface. An interval C1 from the package unit region UR of the first row X1 to the first side 110a of the first surface is shorter than an interval C2 from the package unit region UR of the last row to the second side 110b of the first surface 110. Have an interval. The chip area UR1 is staggered corresponding to the package unit area UR. Each of the package unit regions UR has a plurality of pads 130.

本発明の半導体パッケージは、図１と、図２９乃至図３１の例で説明したように配列されたパッケージユニット領域ＵＲを有する基板１００、１０１、１０２、１０３を使用して製造される。しかし、本発明のパッケージユニット領域ＵＲの配列は、これまで説明した実施形態に限定されず、様々な配列が可能である。例えば、（ｎ＋１）番目〜（ｎ＋ａ−１）番目の行のパッケージユニット領域ＵＲは、ｎ番目の行のパッケージユニット領域ＵＲから行方向Ｄ１に各々オフセット配列される（ｎは１以上の自然数であり、ａは２以上の自然数）。さらに、ｎ＋ａ番目の行のパッケージユニット領域ＵＲは、ｎ番目の行のパッケージユニット領域ＵＲと各々同じ列上に配置される。   The semiconductor package of the present invention is manufactured using the substrates 100, 101, 102, and 103 having the package unit regions UR arranged as described with reference to FIGS. 1 and 29 to 31. However, the arrangement of the package unit region UR of the present invention is not limited to the embodiments described so far, and various arrangements are possible. For example, the package unit regions UR in the (n + 1) th to (n + a-1) th rows are offset from the package unit region UR in the nth row in the row direction D1 (n is a natural number of 1 or more). A is a natural number of 2 or more). Further, the package unit region UR in the (n + a) th row is arranged on the same column as the package unit region UR in the nth row.

図３２は、本発明の実施形態に係る半導体パッケージを含むパッケージモジュールの例を示す図である。図３３は、本発明の実施形態に係る半導体パッケージを含む電子システムの例を示すブロック図である。図３４は、本発明の実施形態に係る半導体パッケージを含むメモリカードの例を示すブロック図である。   FIG. 32 is a diagram illustrating an example of a package module including a semiconductor package according to an embodiment of the present invention. FIG. 33 is a block diagram illustrating an example of an electronic system including a semiconductor package according to an embodiment of the present invention. FIG. 34 is a block diagram illustrating an example of a memory card including a semiconductor package according to an embodiment of the present invention.

図３２を参照すれば、パッケージモジュール１２００は、半導体集積回路チップ１２２０と、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）パッケージされた半導体集積回路チップ１２３０のような形で提供することができる。半導体素子１２２０、１２３０は、本発明の実施形態に係る半導体パッケージ１〜３のうちの少なくとも何れか１つを含む。前記パッケージモジュール１２００は、基板１２１０の一側に備えられた外部接続端子１２４０を介して外部の電子機器と接続される。   Referring to FIG. 32, the package module 1200 may be provided in the form of a semiconductor integrated circuit chip 1220 and a semiconductor integrated circuit chip 1230 packaged in a QFP (Quad Flat Package). The semiconductor elements 1220 and 1230 include at least one of the semiconductor packages 1 to 3 according to the embodiment of the present invention. The package module 1200 is connected to an external electronic device through an external connection terminal 1240 provided on one side of the substrate 1210.

図３３を参照すれば、電子システム１３００は、コントローラ１３１０と、入出力装置１３２０と、記憶装置１３３０とを含む。コントローラ１３１０、入出力装置１３２０、記憶装置１３３０は、バス１３５０（ｂｕｓ）を介して接続される。バス１３５０は、データの移動の通路である。例えば、コントローラ１３１０は、少なくとも１つのマイクロプロセッサ、デジタル信号プロセッサ、マイクロコントローラ、そしてこれらと同じ機能を実行する論理素子のうちの少なくとも何れか１つを含む。コントローラ１３１０と記憶装置１３３０は、本発明の実施形態に係る半導体パッケージ１〜３のうちの少なくとも何れか１つを含む。入出力装置１３２０は、キーパッド、キーボード、及び表示装置（ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）などから選択された少なくとも１つを含む。記憶装置１３３０は、データを格納する装置である。記憶装置１３３０は、データ及び／又はコントローラ１３１０によって実行される命令語などを格納する。記憶装置１３３０は、揮発性記憶素子及び／又は不揮発性記憶素子を含む。又は、記憶装置１３３０は、フラッシュメモリから構成される。例えば、モバイル機器又はデスクトップコンピュータなどの情報処理システムに本発明の技術が適用されたフラッシュメモリを装着できる。これらのフラッシュメモリは、半導体ディスク装置ＳＳＤから構成する。この場合に、電子システム１３００は、大容量のデータを前記フラッシュメモリシステムに安定的に格納できる。前記電子システム１３００は、通信ネットワークにデータを伝送するか、又は通信ネットワークからデータを受信するためのインタフェース１３４０をさらに含み得る。インタフェース１３４０は、有線又は無線の形態を取り得る。例えば、インタフェース１３４０は、アンテナや有線及び無線トランシーバなどを含み得る。そして、図示しないが、電子システム１３００には、アプリケーションチップセット（Ａｐｐｌｉｃａｔｉｏｎ Ｃｈｉｐｓｅｔ）、カメライメージプロセッサ（Ｃａｍｅｒａ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ：ＣＩＳ）、そしてその外の入出力装置などがさらに含まれ得ることは、この分野の通常の知識を習得した者に自明であろう。   Referring to FIG. 33, the electronic system 1300 includes a controller 1310, an input / output device 1320, and a storage device 1330. The controller 1310, the input / output device 1320, and the storage device 1330 are connected via a bus 1350 (bus). The bus 1350 is a data movement path. For example, the controller 1310 includes at least one of at least one microprocessor, digital signal processor, microcontroller, and logic elements that perform the same functions. The controller 1310 and the storage device 1330 include at least one of the semiconductor packages 1 to 3 according to the embodiment of the present invention. The input / output device 1320 includes at least one selected from a keypad, a keyboard, and a display device. The storage device 1330 is a device that stores data. The storage device 1330 stores data and / or instructions executed by the controller 1310 and the like. The storage device 1330 includes a volatile storage element and / or a nonvolatile storage element. Alternatively, the storage device 1330 is configured by a flash memory. For example, a flash memory to which the technology of the present invention is applied can be attached to an information processing system such as a mobile device or a desktop computer. These flash memories are composed of a semiconductor disk device SSD. In this case, the electronic system 1300 can stably store a large amount of data in the flash memory system. The electronic system 1300 may further include an interface 1340 for transmitting data to or receiving data from the communication network. Interface 1340 may take the form of a wire or wireless. For example, the interface 1340 may include antennas, wired and wireless transceivers, and the like. Although not shown, the electronic system 1300 may further include an application chipset, a camera image processor (CIS), and other input / output devices. It will be obvious to those who have acquired normal knowledge.

電子システム１３００は、モバイルシステム、パーソナルコンピュータ、産業用コンピュータ、又は、様々な機能を実行するロジックシステムとして実現可能である。例えば、前記モバイルシステムは、携帯情報端末（ＰＤＡ、Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ポータブルコンピュータ、ウェブタブレット（ｗｅｂ ｔａｂｌｅｔ）、携帯電話（ｍｏｂｉｌｅ ｐｈｏｎｅ）、移動電話（ｗｉｒｅｌｅｓｓ ｐｈｏｎｅ）、ラップトップ（ｌａｐｔｏｐ）コンピュータ、メモリカード、デジタルミュージックシステム（ｄｉｇｉｔａｌ ｍｕｓｉｃ ｓｙｓｔｅｍ）、及び、情報送受信システムのうちの何れか１つを含み得る。電子システム１３００が、無線通信を行う装置である場合に、電子システム１３００は、ＣＤＭＡ、ＧＳＭ（登録商標）、ＮＡＤＣ、Ｅ−ＴＤＭＡ、ＷＣＤＡＭ、ＣＤＭＡ２０００のような第三世代通信システムのような通信インタフェースプロトコルで使用できる。   The electronic system 1300 can be realized as a mobile system, a personal computer, an industrial computer, or a logic system that executes various functions. For example, the mobile system includes a personal digital assistant (PDA), a portable computer, a web tablet, a mobile phone, a mobile phone, a laptop computer, a memory, and the like. It may include any one of a card, a digital music system, and an information transmission / reception system. When the electronic system 1300 is a device that performs wireless communication, the electronic system 1300 is a communication interface such as a third generation communication system such as CDMA, GSM (registered trademark), NADC, E-TDMA, WCCAM, and CDMA2000. Can be used in the protocol.

図３４を参照すれば、メモリカード１４００は、不揮発性記憶素子１４１０とメモリコントローラ１４２０とを含む。不揮発性記憶装置１４１０と、メモリコントローラ１４２０は、データを格納するか、又は格納されたデータを読み出す。不揮発性記憶装置１４１０は、本発明の実施形態に係る半導体パッケージ１〜３のうちの少なくとも何れか１つを含む。メモリコントローラ１４２０は、ホスト（ｈｏｓｔ）１４３０からの読み出し／書き込みの要求に応答して格納されたデータを読み出するか、又はデータを格納するように、フラッシュメモリ装置１４１０を制御する。   Referring to FIG. 34, the memory card 1400 includes a nonvolatile memory element 1410 and a memory controller 1420. The nonvolatile storage device 1410 and the memory controller 1420 store data or read stored data. The nonvolatile memory device 1410 includes at least one of the semiconductor packages 1 to 3 according to the embodiment of the present invention. The memory controller 1420 reads the stored data in response to a read / write request from the host 1430 or controls the flash memory device 1410 to store the data.

１、２、３ 半導体パッケージ
３Ｌ、３Ｕ 下部、上部パッケージ
１０ 回転支持台
１５、１６ （第１、第２）セグメント
２０ チャックテーブル
２１、２２ （第１、第２）チャック部分
３１、３２ （第１、第２）アクチュエータ
３３、３４ （第３、第４）アクチュエータ
４０ ジグ
１００、１０１、１０２、１０３ 基板、半導体パッケージ用基板
１００ａ パッケージ基板
１００ｂ （基板の）切断された部分
１００ｕ
１００ｌ 下部パッケージ基板
１１０ 第１面
１１１ 第２面
１１０ａ 第１側
１１０ｂ 第２側
１１０ｃ 第３側
１２１、１２１ｒ 第１ソーライン
１２２、１２２ｒ 第２ソーライン
１２３ｒ 補助ソーライン
１３０ パッド
１３１、１３２ 第１、第２パッド
１４０ 標識部
２００ 半導体チップ
２００ｌ 下部半導体チップ
２００ｕ 上部半導体チップ
２３０、２３１ 接続部
２３２ バンプ
３００ モールディング層、モールディング膜
３００ａ ユニットモールディング膜
３００ｌ 下部モールディング膜
３００ｕ 下部半導体チップ
３０１ モールディング層の到達線（太い実線）
３０２ モールディング層の到達線（太い破線）
４００ 熱放出部
４０２、４０３ 下部、上部熱放出部
５００ モールド
５１０ モールドのゲート部
５２０ モールドのベント部
６００ ブレード
１２００ パッケージモジュール
１２１０ 基板
１２２０、１２３０ 半導体集積回路チップ
１２４０ 外部接続端子
１３００ 電子システム
１３１０ コントローラ
１３２０ 入出力装置
１３３０ 記憶装置
１３４０ インタフェース
１３５０ バス
１４００ メモリカード
１４１０ 不揮発性記憶素子
１４２０ メモリコントローラ
１４３０ ホスト
Ｄ１、Ｄ２、Ｄ３ 行方向、列方向、行方向の反対方向
Ｘ１〜Ｘ４ 複数のパッケージユニット領域ＵＲからなる行
ＵＲ パッケージユニット領域
ＵＲ１ チップ領域
ＵＲ２ エッジ領域
1, 2, 3 Semiconductor package 3L, 3U Lower part, Upper package 10 Rotation support base 15, 16 (First, second) segment 20 Chuck table 21, 22 (First, second) Chuck part 31, 32 (First , 2) Actuator 33, 34 (3rd, 4th) Actuator 40 Jig 100, 101, 102, 103 Substrate, substrate for semiconductor package 100a Package substrate 100b Cut portion of substrate (100u) 100u
100l lower package substrate 110 first surface 111 second surface 110a first side 110b second side 110c third side 121, 121r first saw line 122, 122r second saw line 123r auxiliary saw line 130 pad 131, 132 first, second pad 140 Marking part 200 Semiconductor chip 200l Lower semiconductor chip 200u Upper semiconductor chip 230, 231 Connection part 232 Bump 300 Molding layer, molding film 300a Unit molding film 300l Lower molding film 300u Lower semiconductor chip 301 Reaching line of the molding layer (thick solid line)
302 Reaching line of the molding layer (thick broken line)
400 Heat emission part 402, 403 Lower and upper heat emission part 500 Mold 510 Mold gate part 520 Mold vent part 600 Blade 1200 Package module 1210 Substrate 1220, 1230 Semiconductor integrated circuit chip 1240 External connection terminal 1300 Electronic system 1310 Controller 1320 Input Output device 1330 Memory device 1340 Interface 1350 Bus 1400 Memory card 1410 Non-volatile memory element 1420 Memory controller 1430 Host D1, D2, D3 Row direction, column direction, opposite direction of row X1 to X4 Row composed of a plurality of package unit areas UR UR package unit area UR1 chip area UR2 edge area

Claims (23)

半導体パッケージ用基板であって、
前記半導体パッケージ用基板の第１面上で行方向に配列され、複数の行を構成するパッケージユニット領域を有し、
（ｎ＋１）番目の行の前記パッケージユニット領域は、ｎ番目の行の前記パッケージユニット領域から前記行方向にオフセット配列されることを特徴とする基板。（ｎは１以上の任意の自然数） A substrate for a semiconductor package,
A package unit region arranged in a row direction on the first surface of the semiconductor package substrate and constituting a plurality of rows;
The package unit region in the (n + 1) th row is offset from the package unit region in the nth row in the row direction. (N is an arbitrary natural number of 1 or more) 前記ｎ番目の行の前記パッケージユニット領域は、（ｎ＋ａ）番目の行のパッケージユニット領域と列をなして配列され、前記列は、前記行と直交することを特徴とする請求項１に記載の基板。（ａは２以上の自然数） The package unit region of the nth row is arranged in a column with a package unit region of the (n + a) th row, and the column is orthogonal to the row. substrate. (A is a natural number of 2 or more) 前記行のうちの何れか１つの行を構成する前記パッケージユニット領域の個数は、前記行の総数より大きいことを特徴とする請求項１に記載の基板。 The substrate according to claim 1, wherein the number of the package unit regions constituting any one of the rows is larger than the total number of the rows. 前記ｎ番目の行の前記パッケージユニット領域の総数は、前記（ｎ＋１）番目の行の前記パッケージユニット領域の総数と同一であることを特徴とする請求項１に記載の基板。 2. The substrate according to claim 1, wherein the total number of the package unit regions in the nth row is the same as the total number of the package unit regions in the (n + 1) th row. 前記ｎ番目の行の前記パッケージユニット領域の総数は、前記（ｎ＋１）番目の行の前記パッケージユニット領域の総数と異なることを特徴とする請求項１に記載の基板。 2. The substrate according to claim 1, wherein a total number of the package unit regions in the nth row is different from a total number of the package unit regions in the (n + 1) th row. 前記パッケージユニット領域の各々は、
半導体チップが実装されるチップ領域と、
前記チップ領域を囲むエッジ領域と、を有することを特徴とする請求項１に記載の基板。 Each of the package unit regions
A chip area on which a semiconductor chip is mounted;
The substrate according to claim 1, further comprising an edge region surrounding the chip region. 前記複数の行のうちで１番目の行のパッケージユニット領域から前記第１面の第１側までの間隔は、前記複数の行のうち最後の行の前記パッケージユニット領域から前記第１面の第２側までの間隔より短く、前記第１側は前記第２側と対向することを特徴とする請求項１に記載の基板。 Among the plurality of rows, the distance from the package unit region of the first row to the first side of the first surface is the first unit of the first surface from the package unit region of the last row of the plurality of rows. 2. The substrate according to claim 1, wherein the substrate is shorter than an interval between two sides, and the first side faces the second side. 半導体パッケージ用基板であって、
前記半導体パッケージ用基板の第１面上で行方向に配列された複数の行を構成するパッケージユニット領域を有し、
前記パッケージユニット領域の各々は、チップ領域及び前記チップ領域を囲むエッジ領域を有し、
前記行のうちの少なくとも何れか１つの行の前記パッケージユニット領域は、１番目の行の前記パッケージユニット領域から各々前記行方向にオフセットされることを特徴とする基板。 A substrate for a semiconductor package,
A package unit region constituting a plurality of rows arranged in a row direction on the first surface of the semiconductor package substrate;
Each of the package unit regions has a chip region and an edge region surrounding the chip region,
The substrate according to claim 1, wherein the package unit region in at least one of the rows is offset in the row direction from the package unit region in the first row. 偶数番目の行の前記パッケージユニット領域は奇数番目の行の前記パッケージユニット領域から前記行方向にオフセット配列されることを特徴とする請求項８に記載の基板。 9. The substrate according to claim 8, wherein the package unit regions in even-numbered rows are offset from the package unit regions in odd-numbered rows in the row direction. 前記各々の行のパッケージユニット領域の総数は、互いに同一であることを特徴とする請求項８に記載の基板。 9. The substrate according to claim 8, wherein the total number of package unit areas in each row is the same. 前記パッケージユニット領域は、第１ソーライン及び第２ソーラインにより定義され、前記第１ソーラインは、前記行方向に延長され、前記第２ソーラインは、前記行方向と交差する列方向に延長されることを特徴とする請求項８に記載の基板。 The package unit region is defined by a first saw line and a second saw line, the first saw line is extended in the row direction, and the second saw line is extended in a column direction intersecting the row direction. 9. A substrate according to claim 8, characterized in that 前記少なくとも何れか１つの行のチップ領域は、前記何れか１つの行に隣接する行の中の隣接する前記パッケージユニット領域を各々区画する第２ソーラインと前記列方向に整列されることを特徴とする請求項１１に記載の基板。 The chip regions in at least one row are aligned in the column direction with second saw lines that respectively define adjacent package unit regions in rows adjacent to any one row. The substrate according to claim 11. 前記第１及び第２ソーラインは、前記第１面からリセスされたことを特徴とする請求項１１に記載の基板。 The substrate of claim 11, wherein the first and second saw lines are recessed from the first surface. 前記第１面と対向する第２面をさらに含み、
前記第２面上に補助ソーラインが提供され、前記補助ソーラインは、前記第１及び第２ソーラインと対向する位置に形成されることを特徴とする請求項１１に記載の基板。 A second surface facing the first surface;
The substrate of claim 11, wherein an auxiliary saw line is provided on the second surface, and the auxiliary saw line is formed at a position facing the first and second saw lines. 前記行のうちの１つの前記パッケージユニット領域の総数は、前記行の総数より多いことを特徴とする請求項８に記載の基板。 The substrate of claim 8, wherein the total number of the package unit regions in one of the rows is greater than the total number of the rows. 前記行は、前記第１面の長軸方向と平行することを特徴とする請求項８に記載の基板。 The substrate according to claim 8, wherein the row is parallel to a major axis direction of the first surface. 前記パッケージユニット領域の各々は、複数のパッドを含み、
前記パッドは、前記チップ領域及び前記エッジ領域上に提供されることを特徴とする請求項８に記載の基板。 Each of the package unit regions includes a plurality of pads,
The substrate of claim 8, wherein the pad is provided on the chip region and the edge region. 複数のパッケージユニット領域を有する基板を提供する段階と、
前記基板上に半導体チップを実装し、前記半導体チップは、前記パッケージユニット領域上に各々提供される段階と、
前記基板上に前記半導体チップを被覆するモールディング膜を形成する段階と、
前記基板をソーイングして、前記パッケージユニット領域を個別に分離する段階と、を含み、
前記パッケージユニット領域は、前記基板上で複数の行に沿って配列され、
前記行のうちの何れか１つの行の前記パッケージユニット領域は、他の１つの行の前記パッケージユニット領域から前記行と平行な行方向にオフセット配列されたことを特徴とする半導体パッケージの製造方法。 Providing a substrate having a plurality of package unit regions;
Mounting a semiconductor chip on the substrate, wherein the semiconductor chip is provided on each of the package unit regions;
Forming a molding film covering the semiconductor chip on the substrate;
Sawing the substrate to separate the package unit areas individually;
The package unit region is arranged along a plurality of rows on the substrate,
The method of manufacturing a semiconductor package, wherein the package unit region in any one of the rows is offset from the package unit region in another row in a row direction parallel to the row . 前記パッケージユニット領域の各々は、前記半導体チップが実装されるチップ領域と、前記チップ領域を囲むエッジ領域とを有し、
前記半導体チップを実装する段階は、前記何れか１つの行の半導体チップと前記行方向にオフセット配列されるように、前記半導体チップを前記他の１つの行に配列する段階を含むことを特徴とする請求項１８に記載の半導体パッケージの製造方法。 Each of the package unit regions has a chip region on which the semiconductor chip is mounted, and an edge region surrounding the chip region,
The step of mounting the semiconductor chip includes the step of arranging the semiconductor chip in the other one row so as to be offset from the semiconductor chip in any one row in the row direction. The method of manufacturing a semiconductor package according to claim 18. 前記基板上にモールディングコンパウンドを供給し、前記モールディング膜は、前記１番目の行のパッケージユニット領域から前記最後の行のパッケージユニット領域まで順に形成され、
前記最後の行のパッケージユニット領域において、前記半導体チップは、前記半導体チップの間の前記基板と同時にモールディングされることを特徴とする請求項１８に記載の半導体パッケージの製造方法。 A molding compound is supplied onto the substrate, and the molding film is sequentially formed from the package unit region of the first row to the package unit region of the last row,
19. The method of manufacturing a semiconductor package according to claim 18, wherein the semiconductor chip is molded simultaneously with the substrate between the semiconductor chips in the package unit region of the last row. 偶数番目の前記行のパッケージユニット領域は、奇数番目の前記行の前記パッケージユニット領域から前記行方向にオフセット配列されることを特徴とする請求項１８に記載の半導体パッケージの製造方法。 19. The method of manufacturing a semiconductor package according to claim 18, wherein the even-numbered package unit regions of the rows are offset from the package unit regions of the odd-numbered rows in the row direction. 前記基板と前記半導体チップとの間に複数の接続部が提供され、
前記モールディング膜は、前記基板と前記半導体チップとの間にさらに延伸され、前記複数の接続部の間を満たすことを特徴とする請求項１８に記載の半導体パッケージの製造方法。 A plurality of connecting portions are provided between the substrate and the semiconductor chip,
The method of manufacturing a semiconductor package according to claim 18, wherein the molding film is further extended between the substrate and the semiconductor chip to fill a space between the plurality of connecting portions. 前記基板は、前記パッケージユニット領域を定義するソーラインを有し、
前記何れか１つの行の前記パッケージユニット領域は、前記他の１つの行の前記パッケージユニット領域の間のソーラインと前記行方向に垂直な方向に各々整列されることを特徴とする請求項１８に記載の半導体パッケージの製造方法。
The substrate has a saw line defining the package unit area;
19. The package unit region of any one row is aligned with a saw line between the package unit regions of the other one row in a direction perpendicular to the row direction, respectively. The manufacturing method of the semiconductor package of description.
JP2015127403A 2014-06-25 2015-06-25 Substrate and method of manufacturing semiconductor package Pending JP2016009870A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140078187A KR20160000953A (en) 2014-06-25 2014-06-25 Substrate and a method of manufacturing semiconductor packages
KR10-2014-0078187 2014-06-25

Publications (1)

Publication Number Publication Date
JP2016009870A true JP2016009870A (en) 2016-01-18

Family

ID=54932137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015127403A Pending JP2016009870A (en) 2014-06-25 2015-06-25 Substrate and method of manufacturing semiconductor package

Country Status (3)

Country Link
US (1) US9474145B2 (en)
JP (1) JP2016009870A (en)
KR (1) KR20160000953A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135232A (en) * 2016-01-27 2017-08-03 株式会社ディスコ Dividing jig and dividing method for wafer
JP2021034445A (en) * 2019-08-20 2021-03-01 シチズン電子株式会社 Manufacturing method of electronic device circuit board

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015102866B4 (en) 2015-02-27 2023-02-02 Tdk Electronics Ag Ceramic component, component arrangement and method for producing a ceramic component
CN109275340B (en) * 2016-04-11 2022-06-17 株式会社村田制作所 Module
CN112397988B (en) * 2019-08-12 2022-10-14 潍坊华光光电子有限公司 Reverse side cutting device and method of heat sink for semiconductor laser

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258010A (en) * 2002-03-04 2003-09-12 Nec Electronics Corp Ic chip array structure on substrate and method for manufacturing semiconductor device using the substrate
JP2005191149A (en) * 2003-12-24 2005-07-14 Sanyo Electric Co Ltd Method of manufacturing hybrid integrated circuit device
JP2012079854A (en) * 2010-09-30 2012-04-19 Renesas Electronics Corp Manufacturing method of semiconductor device
US20130161800A1 (en) * 2011-12-21 2013-06-27 Samsung Electronics Co., Ltd. Pcb for muf and molding structure of the pcb

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297387B2 (en) 1998-11-20 2002-07-02 沖電気工業株式会社 Method for manufacturing semiconductor device
US6310398B1 (en) 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
TW536765B (en) 2001-10-19 2003-06-11 Acer Labs Inc Chip package structure for array type bounding pad
TW511193B (en) 2001-12-13 2002-11-21 Acer Labs Inc Inner circuit structure of array type bonding pad chip and its manufacturing method
TW517362B (en) 2002-01-10 2003-01-11 Advanced Semiconductor Eng Ball grid array package structure
KR20040092196A (en) 2003-04-25 2004-11-03 삼성전자주식회사 Sawing system used in semiconductor fabrication process
JP2004349343A (en) 2003-05-20 2004-12-09 Seiko Epson Corp Method for manufacturing semiconductor device and electronic device
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
TW200522293A (en) 2003-10-01 2005-07-01 Koninkl Philips Electronics Nv Electrical shielding in stacked dies by using conductive die attach adhesive
US7345361B2 (en) * 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
KR100596505B1 (en) 2004-09-08 2006-07-05 삼성전자주식회사 Sawing/Sorting Apparatus
JP4612441B2 (en) 2005-03-11 2011-01-12 株式会社ディスコ Alignment method
KR100571515B1 (en) 2005-03-15 2006-04-14 세크론 주식회사 Semiconductor chuck table and sawing method of semiconductor package
US7372169B2 (en) 2005-10-11 2008-05-13 Via Technologies, Inc. Arrangement of conductive pads on grid array package and on circuit board
US7525180B2 (en) 2005-10-24 2009-04-28 Panasonic Corporation Semiconductor mount substrate, semiconductor device and method of manufacturing semiconductor package
TWI286375B (en) 2006-03-24 2007-09-01 Chipmos Technologies Inc Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same
US8487451B2 (en) * 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
JP2007311378A (en) * 2006-05-16 2007-11-29 Renesas Technology Corp Semiconductor device manufacturing method and semiconductor device
US20080119012A1 (en) * 2006-11-17 2008-05-22 Powertech Technology Inc. Mold array process for chip encapsulation and substrate strip utilized
US7723157B2 (en) 2007-12-28 2010-05-25 Walton Advanced Engineering, Inc. Method for cutting and molding in small windows to fabricate semiconductor packages
US7825527B2 (en) 2008-06-13 2010-11-02 Altera Corporation Return loss techniques in wirebond packages for high-speed data communications
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
JP5645371B2 (en) 2009-05-15 2014-12-24 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． Semiconductor device
US8093708B2 (en) 2009-07-06 2012-01-10 Sony Ericsson Mobile Communications Ab Semiconductor package having non-uniform contact arrangement
KR100968530B1 (en) 2009-07-17 2010-07-08 주식회사 포스텔 Chuck table for fixing semiconductor package substrate and semiconductor package sawing apparatus having the same
US8508954B2 (en) * 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
KR20110092045A (en) 2010-02-08 2011-08-17 삼성전자주식회사 Molded underfill flip chip package preventing for a warpage and void
US8802501B2 (en) 2010-07-21 2014-08-12 Stats Chippac Ltd. Integrated circuit packaging system with island terminals and method of manufacture thereof
KR20120031697A (en) * 2010-09-27 2012-04-04 삼성전자주식회사 Package stack structures and methods of fabricating the same
US8482109B2 (en) 2011-09-22 2013-07-09 Stats Chippac Ltd. Integrated circuit packaging system with dual connection and method of manufacture thereof
KR20130119615A (en) 2012-04-24 2013-11-01 한미반도체 주식회사 Method for sawing semiconductor material
JP2012160766A (en) 2012-05-29 2012-08-23 Canon Machinery Inc Substrate cutting device
JP6066672B2 (en) 2012-11-05 2017-01-25 株式会社ディスコ Wafer processing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258010A (en) * 2002-03-04 2003-09-12 Nec Electronics Corp Ic chip array structure on substrate and method for manufacturing semiconductor device using the substrate
JP2005191149A (en) * 2003-12-24 2005-07-14 Sanyo Electric Co Ltd Method of manufacturing hybrid integrated circuit device
JP2012079854A (en) * 2010-09-30 2012-04-19 Renesas Electronics Corp Manufacturing method of semiconductor device
US20130161800A1 (en) * 2011-12-21 2013-06-27 Samsung Electronics Co., Ltd. Pcb for muf and molding structure of the pcb

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135232A (en) * 2016-01-27 2017-08-03 株式会社ディスコ Dividing jig and dividing method for wafer
JP2021034445A (en) * 2019-08-20 2021-03-01 シチズン電子株式会社 Manufacturing method of electronic device circuit board
JP7370192B2 (en) 2019-08-20 2023-10-27 シチズン電子株式会社 Method for manufacturing circuit boards for electronic devices

Also Published As

Publication number Publication date
KR20160000953A (en) 2016-01-06
US9474145B2 (en) 2016-10-18
US20150382443A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
CN108933110B (en) Semiconductor package including stacked chips
US9847285B1 (en) Semiconductor packages including heat spreaders and methods of manufacturing the same
TW202029423A (en) Semiconductor packages including bridge die
US20130161836A1 (en) Semiconductor package having interposer comprising a plurality of segments
JP2016009870A (en) Substrate and method of manufacturing semiconductor package
US10658332B2 (en) Stack packages including bridge dies
KR20160056378A (en) Semiconductor packages and methods for fabricating the same
KR20160031121A (en) Semiconductor package an And Method Of Fabricating The Same
US8981543B2 (en) Semiconductor package and method of forming the same
US20170033081A1 (en) Stack package and method for manufacturing the stack package
US20180286835A1 (en) Semiconductor packages and methods of manufacturing the same
KR20150030023A (en) Semiconductor package And Method Of Fabricating The Same
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
TWI692850B (en) Semiconductor package having a bump bonding structure
US20160197057A1 (en) Semiconductor packages
TWI713184B (en) Semiconductor packages including through mold ball connectors and methods of manufacturing the same
US20200035649A1 (en) Semiconductor package
US9312232B2 (en) Conductive bump, semiconductor chip and stacked semiconductor package using the same
US9806015B1 (en) Semiconductor packages including through mold ball connectors on elevated pads and methods of manufacturing the same
KR102298728B1 (en) Semiconductor packages
US9397020B2 (en) Semiconductor package
US9905540B1 (en) Fan-out packages including vertically stacked chips and methods of fabricating the same
US20140225230A1 (en) Semiconductor package and method of forming the same
US9966359B2 (en) Semiconductor package embedded with a plurality of chips
US11804474B2 (en) Stack packages and methods of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200212