JP2016001210A - マイクロレンズアレイ基板の製造方法、マイクロレンズアレイ基板、電気光学装置、電子機器 - Google Patents

マイクロレンズアレイ基板の製造方法、マイクロレンズアレイ基板、電気光学装置、電子機器 Download PDF

Info

Publication number
JP2016001210A
JP2016001210A JP2014120284A JP2014120284A JP2016001210A JP 2016001210 A JP2016001210 A JP 2016001210A JP 2014120284 A JP2014120284 A JP 2014120284A JP 2014120284 A JP2014120284 A JP 2014120284A JP 2016001210 A JP2016001210 A JP 2016001210A
Authority
JP
Japan
Prior art keywords
layer
microlens
array substrate
microlens array
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014120284A
Other languages
English (en)
Inventor
江口 芳和
Yoshikazu Eguchi
芳和 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014120284A priority Critical patent/JP2016001210A/ja
Publication of JP2016001210A publication Critical patent/JP2016001210A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】高い生産性あるいはコストパフォーマンスを有するマイクロレンズアレイ基板の製造方法、マイクロレンズアレイ基板、該マイクロレンズアレイ基板を備えた電気光学装置、電子機器を提供すること。
【解決手段】マイクロレンズアレイ基板の製造方法は、マイクロレンズが設けられる基材の領域の外側に第1材料で第1層を形成する工程(ステップS2、ステップS3)と、基材の第1層が形成された側に、マイクロレンズを形成するためのマスクを形成する工程(ステップS4)と、マスクを介して基材をエッチングして、基材の領域にマイクロレンズのレンズ面となる凹部を形成する工程(ステップS5)と、マスクを除去する工程(ステップS6)と、第2材料で凹部を埋め込んで基材上に第2材料からなる第2層を形成する工程(ステップS7)と、第1層が露出するように第2層を研磨する工程(ステップS8)とを備えた。
【選択図】図6

Description

本発明は、マイクロレンズアレイ基板の製造方法、マイクロレンズアレイ基板、該マイクロレンズアレイ基板を備えた電気光学装置、電子機器に関する。
電気光学装置として画素ごとにスイッチング素子を備えたアクティブ駆動型の液晶装置が知られている。また、アクティブ駆動型の液晶装置をライトバルブとして用いた液晶プロジェクターが知られている。
上記ライトバルブは、例えば赤色(R)、緑色(G)、青色(B)の各色光のそれぞれに対して設けられ、画像情報に基づいて該色光を変調する光変調手段である。したがって、液晶プロジェクターとして明るく鮮明な画像を投写するには、ライトバルブに入射した該色光を効率よく利用できることが求められる。
例えば、特許文献1には、画素に入射した光(以降、入射光と呼ぶ)を集光させるマイクロレンズが設けられた液晶パネルの製造方法、さらには、該液晶パネルに用いられるマイクロレンズ基板の製造方法が開示されている。
具体的なマイクロレンズ基板の製造方法としては、透明基板の表面側にレンズ形状の曲面を形成する第1工程と、該曲面を埋め込む状態で透明基板上に無機材料膜を形成する第2工程と、無機材料膜の表面を平坦化することで該曲面を無機材料膜で埋め込んでなるマイクロレンズを形成する第3工程とを行うとしている。
このような方法によれば、耐薬品性や耐光性に優れたマイクロレンズ基板を製造できるとしている。
特開2004−258052号公報
上記特許文献1のマイクロレンズ基板の製造方法によれば、凹状の曲面の深さ、つまりレンズの深さが5〜7μm程度である場合、無機材料膜を15μm程度の膜厚で形成して、無機材料膜により曲面を埋めるとしている。また、無機材料膜の表面を平坦化する方法として、研磨材を用いて無機材料膜の表面を研磨する方法が挙げられている。そして、無機材料膜の膜厚が約3〜5μmとなるまで無機材料膜を研磨するとしている。このような研磨方法は、無機材料膜が必要以上に研磨されることを防ぐために、上記した約3〜5μm程度に無機材料膜を残して研磨を終了させる研磨シロが必要となる。よって、レンズの深さと研磨シロとを考慮して無機材料膜の膜厚を決定することになる。
言い換えれば、レンズの深さに係らず研磨シロによって無機材料膜の膜厚が厚くなればなるほど、無機材料膜の成膜や研磨に要する材料や加工時間が増え、生産性を向上させることが困難となるという課題があった。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
[適用例]本適用例に係るマイクロレンズアレイ基板の製造方法は、基材に設けられたマイクロレンズを有するマイクロレンズアレイ基板の製造方法であって、前記マイクロレンズが設けられる前記基材の領域の外側に第1材料で第1層を形成する工程と、前記基材の前記第1層が形成された側に、前記マイクロレンズを形成するためのマスクを形成する工程と、前記マスクを介して前記基材をエッチングして、前記基材の領域に前記マイクロレンズのレンズ面となる凹部を形成する工程と、前記マスクを除去する工程と、第2材料で前記凹部を埋め込んで前記基材上に前記第2材料からなる第2層を形成する工程と、前記第1層の研磨速度が前記第2層の研磨速度よりも遅い条件で、前記第1層が露出するように前記第2層を研磨する工程と、を備えたことを特徴とする。
本適用例によれば、第2層を研磨する工程では、第1層よりも先に第2層が研磨される。第1層が露出した状態で第2層の研磨を終了させれば、第2層は過度に研磨されない。したがって、第1層が第2層の研磨における終了の目安となるので、第2層を形成する工程では、第2材料により凹部を埋め込むと共に第1層を覆うことが可能な程度の層厚(膜厚)で第2層を形成すればよい。よって、研磨の終了の目安となる第1層が設けられていない場合に比べて、第2層の形成における材料や成膜時間の無駄を削減することができる。つまり、従来に比べて研磨シロを考慮せずに第2層の層厚(膜厚)を決定でき、高い生産性を有するマイクロレンズアレイ基板の製造方法を提供することができる。なお、第2層の研磨の終点は、第1層が露出してほとんど研磨されていない状態から第1層が研磨されてわずかに残った状態までの範囲内で調整が可能となる。つまり、第1層の層厚(膜厚)の範囲で第2層の研磨の終点を決められる。
上記適用例に記載のマイクロレンズアレイ基板の製造方法において、前記レンズ面となる凹部を形成する工程では、前記基材の表面において、第1の方向と前記第1の方向に交差する第2の方向とに所定の配置ピッチで複数の前記凹部を形成し、前記第1層を形成する工程では、前記基材の表面と前記マスクとの間に前記第1層を形成することが好ましい。
この方法によれば、マスクを介して基材の表面をエッチングしてレンズ面となる凹部を形成する工程では、第1層によりマスクを支えることができる。また、基材のエッチングにおいて、オーバーエッチングを抑制する層として第1層を用いることができる。
上記適用例に記載のマイクロレンズアレイ基板の製造方法において、前記基材の表面と前記第1層との間に応力緩和層を形成する工程をさらに有することが好ましい。
この方法によれば、応力緩和層により第1層に加わる応力を緩和することができ、応力により第1層にクラックが生ずることを防止することができる。
上記適用例に記載のマイクロレンズアレイ基板の製造方法において、前記第2材料で前記応力緩和層を形成することが好ましい。
この方法によれば、第2材料で応力緩和層を形成するので、専用の材料を用意せずに済む。また、第2材料と異なる専用の材料を用いた場合に比べて、マイクロレンズと応力緩和層とが同じ屈折率を有するので、マイクロレンズと応力緩和層との境界において入射光が屈折して、マイクロレンズの集光機能を低下させることを防止することができる。
上記適用例に記載のマイクロレンズアレイ基板の製造方法において、前記第2層を研磨する前に、複数の前記マイクロレンズが設けられる領域の周辺領域の前記第2層を掘り下げる工程を有することが好ましい。
複数のマイクロレンズが設けられる領域における第2層の表面は、第2層の形成時にレンズ面となる凹部の影響を受けて凹凸が生じ易い。これに対して、複数のマイクロレンズが設けられる領域の周辺領域における第2層の表面には凹凸が生じ難くなる。凹凸の状態が異なる第2層の表面を研磨すると、凹凸が多い領域のほうが先に研磨され易く、研磨速度にばらつきが生ずる。研磨速度のばらつきは研磨面の平坦性に影響を及ぼす。
この方法によれば、研磨速度が遅くなりやすい周辺領域の第2層の層厚が薄くなるので、第2層の研磨後に平坦な研磨面を実現できる。
上記適用例に記載のマイクロレンズアレイ基板の製造方法において、前記第2層を研磨した後に、前記第1層を除去する工程を有するとしてもよい。
この方法によれば、第1層と第2層との研磨速度が異なるように、第1材料と第2材料とを選定したときに、第1層と第2層との屈折率が異なっていたとしても、第2層の研磨後に第1層を除去すれば、マイクロレンズと第1層との境界において、入射光が屈折してマイクロレンズによる集光機能に影響を与えることを防止することができる。
上記適用例に記載のマイクロレンズアレイ基板の製造方法において、前記第1層が除去された部分を前記第2材料で埋める工程を有するとしてもよい。
この方法によれば、第1層が除去された部分を第2材料で埋めるので、第2材料で埋めた部分に光が入射しても予期しない方向に屈折する迷光を防止することができる。
上記適用例に記載のマイクロレンズアレイ基板の製造方法において、前記第2層を研磨した後に、前記基材を切断予定ラインに沿って切断する工程を有し、前記第1層を形成する工程は、前記切断予定ラインとなる領域に前記第1層を形成する工程を含むとしてもよい。
この方法によれば、切断予定ラインとなる領域に形成された第1層を第2層の研磨における終点の目安とすることができると共に、第1層を切断時の目安とすることができる。また、例えば切断予定ラインに沿って基材をダイシングすれば第1層の少なくとも一部を除去することができる。したがって、第1層と第2層との境界において入射光が屈折して迷光が生ずることを抑制可能である。
上記適用例に記載のマイクロレンズアレイ基板の製造方法において、前記第1層を形成する工程は、前記第1層をパターニングしてアライメントマークを形成する工程を含むとしてもよい。
この方法によれば、第2層を研磨したとしても第1層が残るので、第2層の研磨によりアライメントマークが消失してしまうことを防ぐことができる。
[適用例]本適用例に係るマイクロレンズアレイ基板は、基材に設けられたマイクロレンズを有するマイクロレンズアレイ基板であって、前記マイクロレンズは、前記基材に設けられたレンズ面となる凹部を第2材料で埋めてなり、前記マイクロレンズが設けられる前記基材の領域の外側に第1材料でなる第1層を有し、前記第1層は、前記第2材料でなる前記マイクロレンズの層よりも研磨速度が遅いことを特徴とする。
本適用例によれば、第2材料でなるマイクロレンズの層の表面に凹凸が生じていたとしても第1層が露出するようにマイクロレンズの層を研磨すれば、従来に比べて研磨シロを少なくし、マイクロレンズの層の表面を容易に平坦化することが可能となる。つまり、マイクロレンズにより入射光を所定の位置に集光可能なマイクロレンズアレイ基板を提供できる。
上記適用例に記載のマイクロレンズアレイ基板において、前記基材の表面と前記第1層との間に応力緩和層を有することが好ましい。
この構成によれば、応力緩和層によって第1層に加わる応力を緩和できるので、応力により第1層にクラックが生ずることを抑制できる。つまり、第1層に生じたクラックがマイクロレンズに及ぶことを抑制できる。
上記適用例に記載のマイクロレンズアレイ基板において、前記第1層と同層に、前記第1材料でなるアライメントマークを有するとしてもよい。
この構成によれば、第2材料でなるマイクロレンズの層を研磨したとしても、第1層を残して平坦化することが可能であるため、研磨によるアライメントマークの消失を防止できる。
[適用例]本適用例に係るマイクロレンズアレイ基板は、基材の光の入射側に設けられた第1マイクロレンズと、前記第1マイクロレンズにより集光された光をさらに集光させる第2マイクロレンズとを備えるマイクロレンズアレイ基板であって、前記第1マイクロレンズが、上記適用例に記載のマイクロレンズ基板の製造方法を用いて形成されたことを特徴とする。
本適用例によれば、高いコストパフォーマンスを有すると共に、第1マイクロレンズあるいは第2マイクロレンズだけを有する場合に比べて、高い集光機能を有するダブルレンズ構造のマイクロレンズアレイ基板を提供できる。
上記適用例に記載のマイクロレンズアレイ基板において、前記第1マイクロレンズは、第1の方向と前記第1の方向に交差する第2の方向に配置され、前記第1の方向及び前記第2の方向に交差する対角方向に隣り合う前記第1マイクロレンズの間には前記第1層がないことが好ましい。
この構成によれば、第1層と第1マイクロレンズとの境界で入射光が屈折して集光機能が低下することを防止することができる。つまり、より高い集光機能を有するマイクロレンズアレイ基板を提供できる。
[適用例]本適用例に係る電気光学装置は、上記適用例に記載のマイクロレンズアレイ基板の製造方法を用いて製造されたマイクロレンズアレイ基板を備えたことを特徴とする。
本適用例によれば、高い生産性を有する電気光学装置を提供できる。
[適用例]本適用例に係る電気光学装置は、上記適用例に記載のマイクロレンズアレイ基板を備えたことを特徴とする。
本適用例によれば、高いコストパフォーマンスを有する電気光学装置を提供できる。
[適用例]本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。
本適用例によれば、高い生産性あるいは高いコストパフォーマンスを備えた電子機器を提供することができる。
第1実施形態に係る液晶装置の構成を示す概略平面図。 第1実施形態に係る液晶装置の電気的な構成を示す等価回路図。 図1のA−A’線に沿った液晶装置の構造を示す概略断面図。 マイクロレンズの配置を示す概略平面図。 (a)は図4のB−B‘線に沿ったマイクロレンズアレイ基板の断面図、(b)は図4のC−C’線に沿ったマイクロレンズアレイ基板の断面図。 第1実施形態のマイクロレンズアレイ基板の製造方法を示すフローチャート。 (a)〜(e)は第1実施形態のマイクロレンズアレイ基板の製造方法を示す概略断面図。 (f)〜(j)は第1実施形態のマイクロレンズアレイ基板の製造方法を示す概略断面図。 (a)〜(c)はレンズ層前駆体の加工方法を示す概略断面図。 (a)〜(d)は第1層を除去して補完する製造方法を示す概略断面図。 (a)は第1層を用いてアライメントマークを形成する方法を示す概略断面図、(b)及び(c)はアライメントマークの形状の例を示す概略平面図。 (a)はマザー基板を用いたマイクロレンズアレイ基板の製造方法を示す概略平面図、(b)は同図(a)の部分拡大平面図。 第2実施形態の電気光学装置としての液晶装置の構造を示す概略断面図。 は第2実施形態のマイクロレンズアレイ基板の製造方法を示すフローチャート。 (a)〜(e)は第2実施形態のマイクロレンズアレイ基板の製造方法を示す概略断面図。 電子機器としての投写型表示装置の構成を示す概略図。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
(第1実施形態)
<電気光学装置>
本実施形態の電気光学装置として、薄膜トランジスター(Thin Film Transistor;TFT)を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投写型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
本実施形態の液晶装置の基本的な構成と構造について、図1〜図3を参照して説明する。図1は第1実施形態に係る液晶装置の構成を示す概略平面図、図2は第1実施形態に係る液晶装置の電気的な構成を示す等価回路図、図3は図1のA−A’線に沿った液晶装置の構造を示す概略断面図である。
図1及び図3に示すように、本実施形態の液晶装置100は、対向配置された素子基板20及び対向基板30と、素子基板20と対向基板30との間に配置された液晶層40とを有している。図1に示すように、素子基板20は対向基板30よりも一回り大きく、両基板は、対向基板30の外縁に沿って額縁状に配置されたシール材42を介して貼り合わされている。
液晶層40は、素子基板20と対向基板30とシール材42とによって囲まれた空間に封入された、正または負の誘電異方性を有する液晶で構成されている。シール材42は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤からなる。シール材42には、素子基板20と対向基板30との間隔を一定に保持するためのスペーサー(図示省略)が混入されている。
額縁状に配置されたシール材42の内側には、マトリックス状に配列した複数の画素Pを含む表示領域E1が設けられている。また、シール材42と表示領域E1との間に表示領域E1を取り囲んで見切り部が設けられている。見切り部は、遮光性の金属あるいは金属化合物などからなる遮光膜33によって規定されている。なお、表示領域E1は、表示に寄与する複数の画素Pに加えて、複数の画素Pを囲むように配置されたダミー画素を含むとしてもよい。また、詳しくは後述するが、対向基板30は、表示領域E1における複数の画素Pのそれぞれに対応して配置された集光手段であるマイクロレンズML1を備えたマイクロレンズアレイ基板10を含むものである(図3参照)。
素子基板20には、複数の外部接続端子54が配列した端子部が設けられている。素子基板20の該端子部に沿った第1の辺部とシール材42との間にデータ線駆動回路51が設けられている。また、第1の辺部に対向する第2の辺部に沿ったシール材42と表示領域E1との間に検査回路53が設けられている。さらに、第1の辺部と直交し互いに対向する第3及び第4の辺部に沿ったシール材42と表示領域E1との間に走査線駆動回路52が設けられている。第2の辺部のシール材42と検査回路53との間に、2つの走査線駆動回路52を繋ぐ複数の配線55が設けられている。なお、検査回路53の配置はこれに限定されず、データ線駆動回路51と表示領域E1との間のシール材42の内側に沿った位置に設けてもよい。
これらデータ線駆動回路51、走査線駆動回路52に繋がる配線は、第1の辺部に沿って配列した複数の外部接続端子54に接続されている。以降、第1の辺部に沿った方向をX方向とし、第3の辺部に沿った方向をY方向として説明する。図1のA−A’線に沿った方向はX方向である。また、X方向及びY方向と直交し、素子基板20から対向基板30に向かう方向をZ方向とする。本明細書では、Z方向に沿って対向基板30の表面11b(図3参照)から見ることを「平面視」という。
次に図2を参照して、液晶装置100の電気的な構成について説明する。液晶装置100は、少なくとも表示領域E1において互いに絶縁されて直交する信号配線としての複数の走査線2及び複数のデータ線3と、走査線2に沿って平行に配置された容量線4とを有する。走査線2が延在する方向がX方向であり、データ線3が延在する方向がY方向である。
走査線2、データ線3及び容量線4と、これらの信号線類により区分された領域に、画素電極28と、TFT24と、蓄積容量5とが設けられ、これらが画素Pの画素回路を構成している。
走査線2はTFT24のゲートに電気的に接続され、データ線3はTFT24のソースに電気的に接続されている。画素電極28はTFT24のドレインに電気的に接続されている。
データ線3はデータ線駆動回路51(図1参照)に接続されており、データ線駆動回路51から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線2は走査線駆動回路52(図1参照)に接続されており、走査線駆動回路52から供給される走査信号G1,G2,…,Gmを画素Pに供給する。
データ線駆動回路51からデータ線3に供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線3同士に対してグループごとに供給してもよい。走査線駆動回路52は、走査線2に対して、走査信号G1〜Gmを所定のタイミングでパルス的に線順次で供給する。
液晶装置100は、スイッチング素子であるTFT24が走査信号G1〜Gmの入力により一定期間だけオン状態とされることで、データ線3から供給される画像信号D1〜Dnが所定のタイミングで画素電極28に書き込まれる構成となっている。そして、画素電極28を介して液晶層40に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極28と液晶層40を介して対向配置された共通電極35(図3参照)との間で一定期間保持される。画像信号D1〜Dnの周波数は例えば60Hzである。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極28と共通電極35との間に形成される液晶容量と並列に蓄積容量5が接続されている。蓄積容量5は、TFT24のドレインと容量線4との間に設けられている。
なお、図1に示した検査回路53には、データ線3が接続されており、液晶装置100の製造過程において、上記画像信号を検出することで液晶装置100の動作欠陥などを確認できる構成となっているが、図2の等価回路では図示を省略している。
本実施形態における画素回路を駆動制御する周辺回路は、データ線駆動回路51、走査線駆動回路52、検査回路53を含んでいる。また、周辺回路は、上記画像信号をサンプリングしてデータ線3に供給するサンプリング回路、データ線3に所定電圧レベルのプリチャージ信号を上記画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
次に、図3を参照して、液晶装置100の構造について説明する。なお、図3は図1のA−A’線に沿った液晶装置100の構造を示す概略断面図であるが、表示領域E1においてX方向に配置されたすべての画素Pの構造を示すものではなく、視認可能な程度に拡大表示しているので、画素Pの数は実際よりも少なく表示している。
図3に示すように、素子基板20は、透光性の基材21と、基材21上に設けられた、第1遮光層22と、絶縁膜23と、TFT24と、第1層間絶縁膜25と、第2遮光層26と、第2層間絶縁膜27と、画素電極28と、配向膜29とを備えている。基材21は、例えばガラスや石英などの透光性を有する材料が用いられている。なお、本実施形態における「透光性」とは、可視光波長領域の光を概ね80%以上、好ましくは90%以上透過させることを言う。
第1遮光層22及び第2遮光層26は、例えば、Al(アルミニウム)、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)などの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性と導電性とを兼ね備えている。
第1遮光層22は、上層の第2遮光層26に平面視で重なって格子状の遮光領域を構成するように配置されており、素子基板20の厚さ方向(Z方向)において、TFT24を間に挟むように配置されている。第1遮光層22及び第2遮光層26により、TFT24への光の入射が抑制される。第1遮光層22及び第2遮光層26に囲まれた領域(開口部22a,26a内)は、光が素子基板20を透過する開口領域(画素開口部)となる。
絶縁膜23は、基材21と第1遮光層22とを覆うように設けられている。絶縁膜23は、例えば、SiO2などの無機材料からなる。TFT24は、絶縁膜23上に設けられている。図示を省略するが、TFT24は、半導体層、ゲート電極、ソース電極、及びドレイン電極を有している。
ゲート電極は、素子基板20において平面視で半導体層のチャネル領域と重なる領域に第1層間絶縁膜25の一部(ゲート絶縁膜)を介して対向配置されている。
第1遮光層22は、その一部が走査線2(図2参照)として機能するようにパターニングされている。ゲート電極は、ゲート絶縁膜と絶縁膜23を貫通するコンタクトホールを介して下層側に配置された走査線2に電気的に接続されている。
第1層間絶縁膜25は、絶縁膜23とTFT24とを覆うように設けられている。第1層間絶縁膜25は、例えば、SiO2などの無機材料からなる。第1層間絶縁膜25は、TFT24の半導体層とゲート電極との間を絶縁するゲート絶縁膜を含む。第1層間絶縁膜25により、TFT24に起因する表面の凹凸が緩和される。
第1層間絶縁膜25上には、第2遮光層26が設けられている。第2遮光層26は、TFT24に電気的に接続される、例えば、データ線3や容量線4、あるいは蓄積容量5の電極のいずれかとして機能するようにパターニングされている。そして、第1層間絶縁膜25と第2遮光層26とを覆うように、無機材料からなる第2層間絶縁膜27が設けられている。
画素電極28は、例えば、ITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの透明導電膜からなり、第2層間絶縁膜27上に、画素Pに対応して設けられている。画素電極28は、第1遮光層22の開口部22a及び第2遮光層26の開口部26aに平面視で重なる領域に配置されている。また、画素電極28の外縁は、平面視で第2遮光層26と重なるように配置されている。
画素電極28を覆う配向膜29は、正の誘電異方性を有する液晶(液晶分子)を略水平配向させることが可能な例えばポリイミドなどの有機樹脂材料や、負の誘電異方性を有する液晶(液晶分子)を略垂直配向させることが可能な例えば酸化シリコンなどの無機材料を用いることができる。
液晶層40を構成する液晶は、画素電極28と共通電極35との間に印加される電圧レベルにより液晶分子の配向状態が変化することにより、液晶層40に入射する光を変調し、階調表示を可能とする。例えば、ノーマリーホワイトモードの場合、各画素Pの単位で印加された電圧に応じて入射光に対する透過率が減少する。ノーマリーブラックモードの場合、各画素Pの単位で印加された電圧に応じて入射光に対する透過率が増加し、全体として液晶装置100からは画像信号に応じたコントラストをもつ光が射出される。本実施形態では、対向基板30側から光が入射して液晶層40を透過し、素子基板20側から射出されることを前提に、液晶装置100が構成されている。
対向基板30は、マイクロレンズアレイ基板10と、見切り部としての遮光膜33と、遮光膜33を覆う平坦化層34と、共通電極35と、配向膜36とを備えている。マイクロレンズアレイ基板10は、透光性の基材11と、複数の画素Pのそれぞれに対応して配置されたマイクロレンズML1を含むレンズ層13と、光路長調整層31とを含んでいる。なお、マイクロレンズアレイ基板10は、光路長調整層31を含まなくてもよい。あるいは、遮光膜33、平坦化層34、共通電極35を含む構成としてもよい。また、遮光膜33をレンズ層13と光路長調整層31との間に配置してもよい。これによれば、平坦化層34を無くすことが可能となる。
基材11は、表面11bとは反対側の液晶層40側の表面11aに形成された複数の凹部12を有している。各凹部12は、各画素Pに対応して設けられている。凹部12はマイクロレンズML1におけるレンズ面を構成するものである。以降、凹部12をレンズ面12と呼ぶ。基材11は、例えばガラスや石英などの透光性を有する材料が用いられている。
レンズ層13は、基材11の表面11a側に、複数の画素Pのそれぞれに対応して形成された複数のレンズ面12を埋めてなる複数のマイクロレンズML1を含んでいる。レンズ層13は、透光性を有し、基材11よりも屈折率nが高い無機のレンズ材料からなる。例えば、基材11の屈折率nがおよそ1.46の石英基板であるとすると、レンズ層13を構成するレンズ材料としては、SiON(屈折率n=1.50〜1.70)、Al23(屈折率n=1.76)などが挙げられる。なお、屈折率nは、基材11やレンズ層13を透過する光の波長に依存する。
レンズ層13の詳しい形成方法については後述するが、基材11の一方の表面11aをエッチングしてレンズ面12を形成し、上述したレンズ材料でレンズ面12を埋めることにより、曲面状のレンズ面12を有するマイクロレンズML1が形成される。また、複数のマイクロレンズML1によりマイクロレンズアレイMLAが構成される。
レンズ層13を覆って光路長調整層31が設けられている。光路長調整層31は、透光性を有し、例えば、基材11とほぼ同じ屈折率nを有する無機材料からなる。光路長調整層31は、マイクロレンズアレイ基板10の液晶層40に面する側の表面を平坦化すると共に、マイクロレンズML1によって集光された光が所望の位置で焦点を結ぶように設けられている。したがって、光路長調整層31の層厚は、光の波長に応じたマイクロレンズML1の焦点距離などの光学条件に基づいて適宜設定される。
レンズ層13のマイクロレンズML1と反対側を覆う光路長調整層31の平坦な表面に遮光膜33が設けられている。遮光膜33は、複数のマイクロレンズML1が設けられた表示領域E1を囲む周辺領域に設けられて見切り部を構成している。
遮光膜33は、例えば、Al(アルミニウム)、Mo(モリブデン)、W(タングステン)、Ti(チタン)、TiN(窒化チタン)、Cr(クロム)などの遮光性を有する材料、あるいはこれらの材料の中から選ばれた少なくとも2つの材料の積層体で構成することができる。図3では、詳細な図示を省略しているが、本実施形態では、遮光膜33は、光路長調整層31の表面側から順に積層されたAl(アルミニウム)とTiN(窒化チタン)の二層構造となっている。
平坦化層34を覆って共通電極35が設けられている。共通電極35は、複数の画素Pに跨って形成され、液晶層40を挟んで画素電極28と対向する対向電極である。共通電極35は、例えば、ITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの透明導電膜が用いられる。共通電極35は、液晶層40を挟んで複数の画素電極28と対向して配置されるので、画素Pごとに所望の光学特性を実現するためには、共通電極35の表面が平坦であることが好ましい。なお、共通電極35は、対向基板30の角部に設けられた上下導通部56を介して、素子基板20の外部接続端子54に繋がる配線と電気的に接続されている(図1参照)。
共通電極35を覆って配向膜36が設けられている。配向膜36は、素子基板20側の配向膜29と同様に、例えばポリイミドなどの有機樹脂材料や、酸化シリコンなどの無機材料を用いて形成される。前述したように、配向膜29,36の材料選択や配向処理の方法は、液晶装置100の光学設計に基づく液晶の選定や表示モードによる。
液晶装置100では、光は、マイクロレンズML1を備える対向基板30(基材11の表面11b)側から入射し、マイクロレンズML1によって画素Pごとに集光される。例えば、基材11の表面11b側からマイクロレンズML1に入射する光のうち、画素Pの平面的な中心を通過する光軸に沿って入射した入射光L1は、マイクロレンズML1をそのまま直進し、液晶層40を通過して素子基板20側に射出される。
入射光L1よりも外側で光軸に沿ってマイクロレンズML1の周囲に入射した入射光L2は、基材11とレンズ層13との屈折率nの差により、画素Pの平面的な中心側へ屈折する。入射光L2が仮にそのまま直進すると、液晶層40や素子基板20を通過することで、わずかに屈折し、第2遮光層26(あるいは第1遮光層22)に入射して遮光されてしまうおそれがある。
液晶装置100では、このように第2遮光層26(あるいは第1遮光層22)で遮光されてしまうおそれがある入射光L2も、マイクロレンズML1の集光作用により液晶層40を通過させて第2遮光層26の開口部26a(あるいは第1遮光層22の開口部22a)内に入射させることができる。この結果、素子基板20側から射出される光の量を多くできるので、光の利用効率を高めることができる。なお、本実施形態では、対向基板30側から光が入射するので、マイクロレンズML1を対向基板30側に設けたが、素子基板20側から光を入射させ、マイクロレンズML1を素子基板20側に設ける構成としてもよい。
<マイクロレンズアレイ基板>
次に、図4及び図5を参照して、マイクロレンズアレイ基板10の構成と構造について説明する。図4はマイクロレンズの配置を示す概略平面図、図5(a)は図4のB−B‘線に沿ったマイクロレンズアレイ基板の断面図、図5(b)は図4のC−C’線に沿ったマイクロレンズアレイ基板の断面図である。
図4に示すように、素子基板20の表示領域E1には、X方向に延在する部分と、Y方向に延在する部分と、これらの部分が交差する部分とによる格子状の遮光領域(BM;ブラックマトリックスとも呼ばれる)が設けられている。この遮光領域(BM)は前述した第1遮光層22と第2遮光層26とを含んで構成されている。遮光領域(BM)の開口部26a(開口部22a)の平面視における形状は正方形である。前述したように開口部26a(開口部22a)は開口領域(画素開口部)であって、X方向とY方向とに所定の配置ピッチで開口している。
マイクロレンズアレイ基板10のマイクロレンズML1は、平面視で正方形の開口部26a(開口部22a)に外接するように配置されている。つまり、平面視における開口部26a(開口部22a)の中心に光学的な中心が合致するようにマイクロレンズML1が配置されている。したがって、X方向及びY方向において隣り合うマイクロレンズML1は互いに外周部が重なり合うようにして配置され、隣り合うマイクロレンズML1が接した部分は平面視で直線状となる。一方で対角方向において隣り合うマイクロレンズML1の間にはマイクロレンズML1がない部分が存在し、当該部分は円弧によって規定された平面形状となる。つまり、遮光領域(BM)の交差部には、マイクロレンズML1が存在しない部分がある。
なお、開口領域(画素開口部)の平面形状は正方形に限定されるものではない。正方形以外の多角形あるいは対称性を有しない異形状である場合、開口領域(画素開口部)の面積的な重心とマイクロレンズML1の光学的な中心とが合致するように、マイクロレンズML1を配置することが、入射光を効率的に利用する観点で好ましい。
図5(a)に示すように、マイクロレンズアレイ基板10は、透光性の基材11と、基材11の凹状のレンズ面12を埋めてなるレンズ層13と、レンズ層13のレンズ面12と反対側の平坦な表面13aに積層された光路長調整層31(以降、パス層31と呼ぶ)とを備えている。レンズ面12を埋めてなるレンズ層13によってマイクロレンズML1が構成される。
マイクロレンズML1のX方向における大きさd1は、図4を用いて説明したように、開口領域(画素開口部)のX方向における配置ピッチである。なお、Y方向におけるマイクロレンズML1の大きさもd1である。d1は液晶パネル110における解像度によるが、例えば3μm〜25μmである。
パス層31上におけるマイクロレンズML1の高さ、つまり、レンズ面12の深さd2は、基材11にレンズ面12を形成するエッチング方法によって規定されるが、例えば1μm〜7μmである。
図5(b)に示すように、図4において対角方向に隣り合うマイクロレンズML1の間には、マイクロレンズML1が設けられていない領域(基材11の表面11a)が存在する。そして、対角方向におけるマイクロレンズML1の大きさd3は、X方向及びY方向における大きさd1よりも大きく、本実施形態では、d3は、液晶パネル110の光学特性や製造プロセスにおける位置精度などの制約を考慮して√2×d1の値よりも小さく設定され、例えばd3=√2×d1×97%の関係となっている。
マイクロレンズアレイ基板10の製造方法について、詳しくは後述するが、レンズ層13の研磨工程における研磨の終点の目安となる第1層15が、マイクロレンズML1が設けられていない領域(基材11の表面11a)とパス層31との間に設けられている。第1層15は、レンズ層13よりも研磨速度が遅い材料が用いられている。本実施形態では、第1層15を構成する第1材料としてSiN(窒化シリコン)が用いられ、レンズ層13を構成する第2材料としてSiON(酸窒化シリコン)が用いられている。
また、第1層15と上記領域(基材11の表面11a)との間に、第1層15に加わる応力を緩和するための応力緩和層14が設けられている。第1層15に加わる応力としては、マイクロレンズアレイ基板10の製造過程や、液晶装置100の製造過程に加わる熱や圧力などが考えられる。このような応力によって例えば第1層15にクラックが生ずると、該クラックが第1層15に接するレンズ層13すなわちマイクロレンズML1に及ぶおそれがある。応力緩和層14は、文字通りこのような応力を緩和する目的で設けられ、本実施形態では、レンズ層13と同じ第2材料であるSiONを用いて構成されている。
<マイクロレンズアレイ基板の製造方法>
次に、本実施形態のマイクロレンズアレイ基板10の製造方法について、図6〜図8を参照して説明する。図6は第1実施形態のマイクロレンズアレイ基板の製造方法を示すフローチャート、図7(a)〜(e)及び図8(f)〜(j)は第1実施形態のマイクロレンズアレイ基板の製造方法を示す概略断面図である。なお、図7及び図8は図5(b)に対応した画素の対角方向におけるマイクロレンズアレイ基板の製造過程を示す概略断面図である。また、図3と同様に、構造を拡大して表示しているため、表示領域E1におけるマイクロレンズML1の数を実際よりも少なく表示している。
図6に示すように、本実施形態のマイクロレンズアレイ基板10の製造方法は、応力緩和層形成工程(ステップS1)、第1層形成工程(ステップS2)、応力緩和層及び第1層パターニング工程(ステップS3)、マスクパターン形成工程(ステップS4)、エッチング工程(ステップS5)、マスクパターン除去工程(ステップS6)、第2層堆積工程(ステップS7)、第2層研磨工程(ステップS8)、光路長調整層形成工程(ステップS9)を含んで構成されている。
なお、第1層形成工程(ステップS2)及び応力緩和層及び第1層パターニング工程(ステップS3)が本発明のマイクロレンズが設けられる基材の領域の外側に第1材料で第1層を形成する工程に相当するものである。また、マスクパターン形成工程(ステップS4)が本発明のマイクロレンズを形成するためのマスクを形成する工程に相当するものであり、エッチング工程(ステップS5)が本発明の基材にマイクロレンズのレンズ面となる凹部を形成する工程に相当するものである。また、第2層堆積工程(ステップS7)が本発明の第2層を形成する工程に相当するものである。
図6のステップS1では、基材11の一方の表面に応力緩和層14を形成する。応力緩和層14の形成方法としては、蒸着法、スパッタ法、CVD法などの成膜方法を挙げることができる。本実施形態では、プラズマCVD法により、膜厚がおよそ10nm〜50nm程度となるようにSiONを成膜して、応力緩和層14とした。なお、応力緩和層14の層厚(膜厚)は、後に積層される第1層15の層厚(膜厚)を考慮して設定される。そして、ステップS2へ進む。
図6のステップS2では、図7(a)に示すように、基材11上において先に形成された応力緩和層14に第1層15を積層して形成する。第1層15の形成方法としても、蒸着法、スパッタ法、CVD法などの成膜方法を挙げることができる。本実施形態では、プラズマCVD法により、膜厚がおよそ100nm〜700nmとなるようにSiNを成膜して、第1層15とした。第1層15は、後述するレンズ層前駆体13Pの研磨において研磨の終点の目安とするものである。したがって、第1層15の層厚(膜厚)は、当該研磨工程における研磨量のばらつきを考慮した膜厚として設定される。また、第1層15の層厚(膜厚)を例えば1μm以上とすると、後の工程で第1層15を確実に覆うようにレンズ層前駆体13Pの層厚(膜厚)の設定を考慮する必要が生ずることから、上記研磨量のバラツキを考慮した最少の層厚(膜厚)とすることが好ましい。第1層15の層厚(膜厚)を例えば1μm未満とすると、応力によってクラックなどが生じ易くなるおそれがあるものの、本実施形態では応力緩和層14が先に形成されているので、クラックなどの不具合が生じ難い。そして、ステップS3へ進む。
図6のステップS3では、図7(b)に示すように、積層された応力緩和層14及び第1層15を一括してパターニングする。具体的には、基材11の表示領域E1では、レンズ面12が形成されない領域に応力緩和層14及び第1層15を残すようにパターニングする。したがって、表示領域E1には、レンズ面12の形状及び大きさに対応して応力緩和層14と第1層15とパターニングされ、応力緩和層14には開口部14aが形成され、第1層15には開口部15aが形成される。
表示領域E1の外側の周辺領域E2では、応力緩和層14及び第1層15を周辺領域E2のすべての領域、あるいは周辺領域E2の一部の領域に残すようにパターニングする。周辺領域E2における応力緩和層14及び第1層15の残し方は、後にレンズ層前駆体13Pを研磨した時の研磨面の平坦性を考慮して決めることが好ましい。
応力緩和層14及び第1層15を一括してパターニングする方法としては、フォトリソグラフィ法が挙げられる。特に応力緩和層14及び第1層15を同時にエッチングする方法としては、例えばCF4、CHF3、COF2などのフッ素系処理ガスを用いたドライエッチングや、リン酸(H3PO4)を含む溶液を用いたウェットエッチングが挙げられる。そして、ステップS4へ進む。
図6のステップS4では、図7(c)に示すように、第1層15が形成された基材11に、レンズ面12をエッチング形成するために用いるマスクパターンを形成する。具体的には、基材11の第1層15が形成された側を覆うマスク層71を形成する。マスク層71は例えばプラズマCVD法で成膜されたアモルファスシリコンからなる。平面視でレンズ面12の中心に対応する位置に開口72を有するようにマスク層71をフォトリソグラフィ法でパターニングする。本実施形態の開口72は平面視で直径が0.5μm〜d1×95%程度の円形である。開口72の直径は、後の基材11のエッチング方法と、エッチング後に得られるレンズ面12の形状を考慮して決められる。なお、開口72の平面視における形状は円形であることに限定されず、正方形(四角形)、四角形以上の点対称な多角形であってもよい。開口72を所定の大きさで精度よく形成することができる点で、ドライエッチングによりマスク層71をエッチングすることが好ましい。なお、開口72を有するマスク層71が本発明のマスクに相当するものである。そして、ステップS5へ進む。
図6のステップS5では、図7(d)及び図7(e)に示すように、マスク層71の開口72を通じて露出する基材11にエッチング液を接触させ、基材11を等方性エッチング(ウェットエッチング)してレンズ面12を形成する。エッチング液としては、例えばフッ化アンモニウム(NH4F)とフッ酸(HF)とを含む水溶液が挙げられる。等方性エッチングを行うとき、レンズ面12を形成する領域以外の基材11の表面には応力緩和層14と第1層15とが積層されているので、応力緩和層14または第1層15を等方性エッチングのエッチングストッパーとして利用することができる。また、基材11の表面に応力緩和層14や第1層15が設けられていない場合に比べて、マスク層71が接する基材11の表面積が増えるので、エッチング時にマスク層71が欠落するなどの不具合を低減できる。そして、エッチング後には寸法精度よい略半球面状のレンズ面12が得られる。そして、ステップS6へ進む。
図6のステップS6では、マスク層71を除去する。アモルファスシリコンからなるマスク層71の除去方法としては、ウェットエッチング、ドライエッチングのいずれでもよい。これによって、図8(f)に示すように、レンズ面12が形成された領域以外の領域に、応力緩和層14と第1層15とが積層された構造ができあがる。そして、ステップS7へ進む。
図6のステップS7では、図8(g)に示すように、レンズ面12が形成された基材11の表面を覆うように第2材料(レンズ材料)であるSiONを用いて第2層としてのレンズ層前駆体13Pを形成する。レンズ層前駆体13Pの形成方法としては、蒸着法、スパッタ法、CVD法などが挙げられるが、凹状のレンズ面12に対する被覆性や充填性を考慮して、本実施形態ではプラズマCVD法が採用されている。レンズ層前駆体13Pは、SiONによってレンズ面12を埋めると共に、応力緩和層14と第1層15との積層体を被覆可能な程度の膜厚となるまでSiONを堆積して形成される。レンズ層前駆体13Pの表面には、図8(g)に示すように、凹状のレンズ面12の影響を受けた凹凸が生ずる。そして、ステップS8へ進む。
図6のステップS8では、図8(h)及び(i)に示すように、レンズ層前駆体13Pの表面に生じた凹凸を研磨して平坦化する。研磨方法としては、化学的機械的研磨(CMP;Chemical Mechanical Polishing)処理が挙げられる。SiNを用いて形成された第1層15と、SiONを用いて形成されたレンズ層前駆体13Pとでは、CMP処理における研磨速度(研磨レート;nm/分)が異なる。具体的には、研磨材としてシリカ系のスリラーを用いた場合、第1層15の研磨速度を例えば「1」とすると、レンズ層前駆体13Pの研磨速度は「3」程度である。また、研磨材として酸化セリウム系のスリラーを用いた場合、両者の研磨速度の差はさらに大きくなる。言い換えれば、レンズ層前駆体13Pを研磨する工程では、第1層15と第2層としてのレンズ層前駆体13Pとで選択比が取れるスリラーを供給しながら研磨する。つまり、第1層15よりもレンズ層前駆体13Pの研磨を促進する種類のスリラーを供給して研磨する。したがって、図8(i)に示すように、第1層15が露出するまでレンズ層前駆体13Pを研磨すれば、レンズ層前駆体13Pの表面に生じた凹凸を解消するとともに、レンズ面12に対してZ方向に対向する面が平坦なレンズ層13つまりマイクロレンズML1が得られる。なお、レンズ層前駆体13Pの研磨の終点は、少なくとも隣り合うレンズ層13の間の第1層15が完全に露出する段階から第1層15の研磨が多少進んだ状態までの範囲で調整可能である。第1層15が研磨における終点の目安となるので、従来のような研磨シロを確保する必要が無くなる。そして、ステップS9へ進む。
図6のステップS9では、図8(j)に示すように、平坦化されたレンズ層13及び第1層15上にパス層31を形成する。パス層31は、例えば、CVD法によりSiO2(酸化シリコン)を厚膜形成する。パス層31の層厚は、前述したように、液晶装置100においてマイクロレンズML1により入射光を集光させる位置によって決定される。本実施形態におけるパス層31の層厚は、例えばおよそ2μm〜20μmである。以上の工程を経てマイクロレンズアレイ基板10ができあがる。
次に、上記マイクロレンズアレイ基板10の製造方法を基本とした他の製造方法との組み合わせ例について、図9〜図12を参照して説明する。なお、上記実施形態のマイクロレンズアレイン基板10の製造方法に係る構成と同じ構成には同じ符号を付して詳細な説明は省略する。
<組み合わせ例1>
図9(a)〜(c)はレンズ層前駆体の加工方法を示す概略断面図である。
図6の第2層堆積工程(ステップS7)では、図9(a)に示すように、レンズ面12を埋めるようにSiONを堆積させて基材11上にレンズ層前駆体13Pを形成したが、形成後のレンズ層前駆体13Pの表面にはレンズ面12の影響による凹凸が生ずる。該凹凸の大きさはレンズ面12の大きさや深さの影響を受ける。したがって、基材11上において、表示領域E1に対応した領域では凹凸が生じ易く、表示領域E1の周辺領域E2では該凹凸が生じ難くなる。このように研磨の対象となる表面に凹凸の発生状況が異なる領域が存在すると、CMP処理において凹凸が多い領域の研磨速度が、凹凸が少ない領域に比べて速くなるという問題が起こる。このように研磨速度の違いが生ずると、研磨面を平坦な状態とすることが難しくなるおそれがある。とりわけレンズ面12が大きく深い場合に研磨面の平坦性を損なうおそれがある。
そこで、図9(b)に示すように、あらかじめ周辺領域E2のレンズ層前駆体13Pを掘り下げておく方法が考えられる。掘り下げる方法としては、例えば少なくとも表示領域E1をレジストなどで覆って周辺領域E2をドライエッチングする方法が挙げられる。掘り下げ量は、上記凹凸と略同じ程度とすることが好ましい。また、掘り下げる範囲は、周辺領域E2の全域に亘ってもよいし、部分的に掘り下げるとしてもよい。掘り下げ量とその範囲は、研磨面の平坦性を考慮して決定すればよい。
このような方法によれば、図9(c)に示すように、初期のレンズ層前駆体13Pにおける表面の凹凸が大きくても、研磨後にレンズ面12に対向する表面が平坦なレンズ層13を形成することができる。
<組み合わせ例2>
図10(a)〜(d)は第1層を除去して補完する製造方法を示す概略断面図である。
上記マイクロレンズアレイ基板10の製造方法では、基材11上において第1層15を残した状態でパス層31を形成したが、パス層31を形成する前に第1層15を除去する方法が考えられる。
図10(a)に示すように、表示領域E1では隣り合うマイクロレンズML1の間に第1層15が存在する。第1層15はSiNを用いて形成されるので屈折率はおよそ2.2である。前述したようにレンズ層13を構成する第2材料であるSiONの屈折率はおよそ1.5〜1.7である。つまり、第1層15の屈折率はレンズ層13の屈折率よりも大きい。したがって、基材11の表面11b側から第1層15に直接に入射した光、あるいはマイクロレンズML1を介して第1層15に入射した光が屈折して、迷光を生じさせることにより、マイクロレンズML1による入射光の集光度合に影響を及ぼすことが考えられる。
そこで、図10(b)に示すように、第1層15を除去する工程をさらに備えてもよい。第1層15を除去する方法としては、ドライエッチングやウェットエッチングを行う方法が挙げられる。ここでは、応力緩和層14も第1層15と同時に除去した例を示しているが、これは前述したように、第1層15の層厚に比べて応力緩和層14の層厚が小さいため、応力緩和層14を残して第1層15だけを除去することが難しいことを考慮したものである。
第1層15を除去した後には、レンズ層13の平坦面と基材11の表面11aとの間で段差が生ずる。図10(c)に示すように、この段差を埋めるように透明層16を形成する。透明層16はレンズ層13と同じ材料を用いて形成することが好ましい。これによれば段差を埋めた透明層16の部分に直接あるいは間接的に光が入射したとしても、第1層15が存在していた場合に比べて迷光の発生を抑制可能である。そして、図10(d)に示すように、透明層16上にパス層31を積層すれば、第1層15が除去されたマイクロレンズアレイ基板10Bが得られる。
なお、上記段差を埋める方法は、透明層16に限らず、パス層31を用いて上記段差を埋める構成としてもよい。パス層31は前述したようにSiO2(酸化シリコン)を用いて形成することから屈折率はおよそ1.45程度である。したがって、レンズ層13よりも屈折率が小さいので、レンズ層13とパス層31との段差部分において光が反射してマイクロレンズML1による入射光の集光状態にやや影響を与える可能性があるが、製造工程を簡略化することができる利点がある。
<組み合わせ例3>
図11は(a)は第1層を用いてアライメントマークを形成する方法を示す概略断面図、(b)及び(c)はアライメントマークの形状の例を示す概略平面図である。
上記マイクロレンズアレイ基板10の製造方法では、図7(c)に示したように、パターニングされた第1層15を有する基材11にマスク層71を形成し、さらにマスク層71をパターニングして開口72を形成する必要がある。したがって、パターニングされた第1層15に対して寸法精度よくマスク層71の開口72を形成するには、フォトリソグラフィ法における位置決め基準が必要となる。また、マイクロレンズアレイ基板10は対向基板30を構成することから素子基板20に対しても位置決め基準が必要となる。
そこで、図11(a)に示すように、レンズ面12の形成に際して応力緩和層14と第1層15とをパターニングすると同時に、周辺領域E2の応力緩和層14と第1層15とをパターニングしてアライメントマーク80を形成する方法が考えられる。この後にレンズ層前駆体13PをCMP処理しても、第1層15が残るように研磨されるので、アライメントマーク80を残したマイクロレンズアレイ基板10Cを製造することができる。つまり、素子基板20と対向基板30との位置決めを行う専用のアライメントマークを別途形成する必要がなくなる。
アライメントマーク80の形状としては、図11(b)に示すように、外形が四角形の枠81と枠81の内側に配置される四角形82との組み合わせや、図11(c)に示すように、十文字83と角部に配置された四角形84との組み合わせなどが考えられる。このうち、枠81と四角形82のいずれか一方のマークを第1層15にパターニング形成し、他方のマークをアライメント対象側にパターニング形成すればよい。十文字83と四角形84との組み合わせの場合も同様である。
なお、位置決め工程は、X方向とY方向とにおける位置決め基準が必要となるので、これに対応してアライメントマーク80をマイクロレンズアレイ基板10に複数形成する。
<組み合わせ例4>
図12(a)はマザー基板を用いたマイクロレンズアレイ基板の製造方法を示す概略平面図、図12(b)は図12(a)の部分拡大平面図である。
本実施形態のマイクロレンズアレイ基板10が用いられる液晶装置100は、後述する投写型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として使用されるものである。したがって、マイクロレンズアレイ基板10は対角方向の長さが1インチ(25.4mm)程度あるいは1インチ(25.4mm)よりも小さい。それゆえに、効率的にマイクロレンズアレイ基板10を製造するために、マザー基板を利用することが考えられる。
図12(a)に示すように、マザー基板10Wは、ウェハー状であって、外周が切り欠かれたオリフラを基準として、X方向とY方向とにマイクロレンズアレイ基板10がレイアウトされた状態で製造される。つまり、マザー基板10Wは基材11と同じ透光性の材料である例えば石英基板が用いられる。
前述したマイクロレンズアレイ基板10の製造方法に則って加工が進められた後に、X方向とY方向とに延在する設計上の切断予定ラインSLに沿って、マザー基板10Wを分断して個々のマイクロレンズアレイ基板10が取り出される。切断方法としては、ダイシング法、スジ入れスクライブ法、レーザーカット法などが考えられる。
このようなマザー基板10Wを利用してマイクロレンズアレイ基板10を製造する場合、図12(b)に示すように、表示領域E1の周辺領域E2では、切断予定ラインSLを含む格子状の領域に第1層15をパターニング形成する方法が考えられる。なお、応力緩和層14を設ける場合も同様にパターニング形成する。
このような方法によれば、第1層15をレンズ層前駆体13Pの研磨における終点の目安として利用するだけでなく、マザー基板10Wを切断する際の切断位置の目安として利用できる。また、切断方法としてダイシング法を採用すれば、格子状に配置された第1層15をダイシングして除去することも可能となる。つまり、周辺領域E2に第1層15が存在することで迷光が生ずることを防止可能である。そして、マイクロレンズアレイ基板10を効率的に製造できる。
なお、前述した組み合わせ例3のアライメントマーク80を個々のマイクロレンズアレイ基板10だけでなく、マザー基板10Wの残りのスペースに形成してもよい。これによれば、マザー基板10Wを用いた大板状での液晶装置100の組立が可能となる。
上記第1実施形態によれば、以下の効果が得られる。
(1)マイクロレンズアレイ基板10の製造方法によれば、基材11に第1層15をパターニングして形成してから、基材11を等方性エッチングして凹状のレンズ面12を形成する。その後、凹状のレンズ面12を埋めるレンズ層前駆体13Pを形成し、第1層15の研磨速度がレンズ層前駆体13Pの研磨速度よりも遅くなる条件で、第1層15が露出するようにレンズ層前駆体13PをCMP処理してレンズ層13(マイクロレンズML1)を形成する。第1層15が露出するように研磨することで、レンズ層前駆体13Pにおいて研磨シロを残さずに研磨して、平坦な研磨面を実現可能である。第1層15の層厚(膜厚)は100nm〜700nmであり、背景技術の研磨シロの厚み3μm〜5μmよりも小さい。したがって、研磨シロを考慮してレンズ層前駆体13Pの層厚を設定しなくてもよいため、レンズ層前駆体13Pの形成や研磨における材料や加工時間を削減することができる。つまり、従来に比べて高い生産性を有するマイクロレンズアレイ基板10の製造方法を提供できる。この方法により製造されたマイクロレンズアレイ基板10は従来に比べて高いコストパフォーマンスを有する。
(2)基材11の表示領域E1において、レンズ面12が形成されない領域に第1層15が形成され、第1層15上にレンズ面12を形成するためのマスク層71が形成される。マスク層71は第1層15によって支持されることとなり、基材11に直接にマスク層71を形成する場合に比べて、マスク層71の密着性が向上するので、レンズ面12の形成時にマスク層71が欠落するなどの不具合の発生を抑制できる。
(3)基材11の表面11aと第1層15との間に応力緩和層14が形成される。マイクロレンズアレイ基板10の製造過程や液晶装置100の製造過程で応力が加わっても、第1層15にクラックが生じたり、該クラックがマイクロレンズML1に及んだりすることを抑制できる。
(4)応力緩和層14は、レンズ層13と同じ第2材料であるSiONを用いて形成されるので、専用の材料を用意する必要がなく、且つ応力緩和層14とレンズ層13との界面で入射光が屈折して迷光が生じたり、マイクロレンズML1による集光度合に影響を及ぼしたりすることを抑制できる。
(5)マイクロレンズアレイ基板10を備えた電気光学装置としての液晶装置100は、画素Pに入射する入射光を効率的に利用して明るい表示が可能であると共に、高い生産性あるいは高いコストパフォーマンスを実現できる。
(第2実施形態)
次に、第2実施形態のマイクロレンズアレイ基板とその製造方法、並びに第2実施形態のマイクロレンズアレイ基板を備えた電気光学装置について説明する。
<電気光学装置>
まず、第2実施形態の電気光学装置について図13を参照して説明する。図13は第2実施形態の電気光学装置としての液晶装置の構造を示す概略断面図である。
第2実施形態の液晶装置は、第1実施形態の液晶装置100に対して対向基板におけるマイクロレンズアレイ基板の構成を異ならせたものである。したがって、第1実施形態の液晶装置100の構成と同じ構成には、同じ符号を付して詳細な説明は省略する。
図13に示すように本実施形態の電気光学装置としての液晶装置200は、素子基板220と対向基板230との間に挟持された液晶層40を有する液晶パネル250を備えている。図13では、液晶層40を挟んで対向する画素電極と共通電極、これらの電極と液晶層40との間に設けられる配向膜などの構成は図示を省略している。
素子基板220の構成は、第1実施形態の液晶装置100における素子基板20の構成と同じであって、透光性の基材21上に設けられた第1遮光層22、第2遮光層26を含んでいる。
対向基板230はマイクロレンズアレイ基板210を含んで構成されている。マイクロレンズアレイ基板210は、基材11と、基材11において画素ごとに設けられた第1マイクロレンズとしてのマイクロレンズML1と、マイクロレンズML1により集光された光をさらに集光させる第2マイクロレンズとしてのマイクロレンズML2とを有している。マイクロレンズML1とマイクロレンズML2とは同一の光軸上に配置されている。
また、マイクロレンズアレイ基板210は、マイクロレンズML1とマイクロレンズML2との間に設けられた第1光路長調整層であるパス層31と、マイクロレンズML2と液晶層40との間に設けられた第2光路長調整層である平坦化層32とを含んで構成されている。
平坦化層32は、パス層31と同様にSiO2を用いて形成されている。マイクロレンズML2は、平坦化層32よりも屈折率が大きい第2材料であるSiONを用いて形成されている。マイクロレンズML2は液晶層40に向かって凸状且つ曲面状のレンズ面を有するレンズ層17によって構成されている。マイクロレンズML2及び平坦化層32の詳しい形成方法については後述する。
基材11側から光軸に沿ってマイクロレンズML1に入射した入射光L1はそのまま直進して、パス層31、マイクロレンズML2、平坦化層32、液晶層40を通過して素子基板220側の画素開口部(開口部22a,26a)から射出される。光軸に対して傾斜角度を有してマイクロレンズML1の外縁側に入射した入射光L3は、マイクロレンズML1によって光軸に平行な状態に近づいて屈折する。入射光L3がこのまま直進すると、液晶層40を通過する際の屈折によって第2遮光層26に入射するおそれがあるが、マイクロレンズML2が存在するので、入射光L3はマイクロレンズML2によって画素開口部(開口部22a,26a)の中央側に集光される。
加えて、基材11において隣り合うマイクロレンズML1の間の第1層15が除去されており存在していないので、隣り合うマイクロレンズML1の間に入射した光の一部をマイクロレンズML2によって集光させることも可能である。すなわち、マイクロレンズML1だけを有する上記第1実施形態のマイクロレンズアレイ基板10に比べて、画素Pにより多くの入射光を取り込んで画素開口部(開口部22a,26a)から射出させることが可能である。なお、第1層15を残しておいてもよい。
<マイクロレンズアレイ基板の製造方法>
次に、第2実施形態のマイクロレンズアレイ基板210の製造方法について、図14及び図15を参照して説明する。図14は第2実施形態のマイクロレンズアレイ基板の製造方法を示すフローチャート、図15(a)〜(e)は第2実施形態のマイクロレンズアレイ基板の製造方法を示す概略断面図である。
第2実施形態のマイクロレンズアレイ基板210の製造方法において、基材11にマイクロレンズML1を形成する工程までは、第1実施形態のマイクロレンズアレイ基板10の製造方法と同じである。したがって、以降、重複する工程の説明をできるだけ避けて特徴部分について説明してゆく。
本実施形態のマイクロレンズアレイ基板210の製造方法は、第1実施形態のステップS1〜ステップS8に加えて、前述した組み合わせ例2の第1層15を除去して透明層16を形成する工程と、第1光路長調整層形成工程(ステップS10)と、第3層形成工程(ステップS11)と、レジストパターン形成工程(ステップS12)と、エッチング/レジストパターン転写工程(ステップS13)と、第2光路長調整層形成工程(ステップS14)とを備えている。
図14のステップS10では、図10(d)に示すように、マイクロレンズML1が形成された基材11の表面を覆う透明層16上に第1光路長調整層としてのパス層31を形成する。パス層31の形成方法は、第1実施形態のマイクロレンズアレイ基板10の製造方法におけるステップS9と同じである。そして、ステップS11へ進む。
図14のステップS11では、図15(a)に示すように、パス層31上に第2材料であるSiONを用いてレンズ層前駆体17Pを形成する。レンズ層前駆体17Pの形成方法は、パス層31の表面が平坦となるため、蒸着法、スパッタ法、CVD法などいずれの方法を用いても構わない。レンズ層前駆体17Pの層厚は例えば1μm〜7μm程度である。そして、ステップS12へ進む。
図14のステップS12では、図15(b)に示すように、レンズ層前駆体17P上にレジストパターン91を形成する。具体的には、レンズ層前駆体17PのマイクロレンズML2を形成する領域にレジストパターン91が配置されるように形成する。レジストパターン91の形成方法としては、ポジ型の感光性レジストを用いるフォトリソグラフィ法を挙げることができる。続いて、レジストパターン91が形成された基材11を加熱することにより、図15(c)に示すように、レジストパターン91の表面を曲面状に熱変形させる。本実施形態では、このような熱変形処理をリフロー処理と呼び、熱変形後のレジストパターン91に符号92を付与して区分する。そして、ステップS13へ進む。
図14のステップS13では、図15(c)に示すように、レジストパターン92を介してレンズ層前駆体17Pをドライエッチングする。具体的には、例えばCF4、CH3Fなどのフッ素系処理ガスを用い、レジストパターン92と露出したレンズ層前駆体17Pとを同時にドライエッチングする。図15(d)に示すように、パス層31が露出するまでレンズ層前駆体17Pをドライエッチングすれば、レジストパターン92の形状に相似したレンズ層17、すなわちマイクロレンズML2が形成される。つまり、レジストパターン92の形状をレンズ層前駆体17Pに転写した状態が得られる。そして、ステップS14へ進む。
図14のステップS14では、図15(e)に示すように、マイクロレンズML2が形成された基材11を覆う第2光路長調整層としての平坦化層32を形成する。具体的には、パス層31と同じSiO2(酸化シリコン)を用いプラズマCVD法により酸化シリコンの厚膜層を形成する。この厚膜層の表面はマイクロレンズML2の影響を受けた凹凸が生ずる。この凹凸を解消するためにCMP処理を施して平坦化層32を形成する。平坦化層32の層厚は例えば0.5μm〜5μmである。
以上の工程を経てマイクロレンズアレイ基板210ができあがる。なお、第1実施形態で述べたように、基材11と同じ材料からなるマザー基板を用いてマイクロレンズアレイ基板210を製造すれば、より高い生産性あるいはコストパフォーマンスを実現できることは言うまでもない。
上記第2実施形態によれば、第1実施形態の効果(1)〜(4)に加えて以下の効果が得られる。
(6)マイクロレンズアレイ基板210を備えた液晶装置200によれば、対向基板230は、画素ごとにマイクロレンズML1とマイクロレンズML2とが配置されたダブルレンズ構造となるので、シングルレンズ構造の第1実施形態に比べて画素Pに入射する入射光をより効率的に利用して明るい表示が可能である。また、マイクロレンズML1の製造方法として第1実施形態のマイクロレンズアレイ基板10の製造方法が適用されているので、高い生産性あるいは高いコストパフォーマンスを実現できる。
(第3実施形態)
<電子機器>
次に、第3実施形態である電子機器として投写型表示装置を例に挙げて、図16を参照して説明する。図16は電子機器としての投写型表示装置の構成を示す概略図である。
図16に示すように、本実施形態の電子機器としての投写型表示装置1000は、システム光軸L0に沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調素子としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投写レンズ1207とを備えている。
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。
ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。
ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。
液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投写光学系である投写レンズ1207によってスクリーン1300上に投写され、画像が拡大されて表示される。
液晶ライトバルブ1210は、上述した第1実施形態の液晶装置100(または上記第2実施形態の液晶装置200)が適用されたものである。液晶装置100(または液晶装置200)の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
このような投写型表示装置1000によれば、液晶ライトバルブ1210,1220,1230として、上記液晶装置100(液晶装置200)が用いられているので、画素Pに入射する光が効率的に集光され明るい画像を投写可能であると共に、優れたコストパフォーマンスを有する投写型表示装置1000を提供することができる。
なお、上記第1実施形態の液晶装置100や上記第2実施形態の液晶装置200が適用可能な電子機器は、上記投写型表示装置1000に限定されない。例えば、投写型のHUD(ヘッドアップディスプレイ)やHMD(ヘッドマウントディスプレイ)、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、POSなどの情報端末機器の表示部として好適に用いることができる。
本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴うマイクロレンズアレイ基板の製造方法ならびに該マイクロレンズアレイ基板が適用された電気光学装置や電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
(変形例1)上記実施形態において、マイクロレンズML1におけるレンズ面12の形状は、略半球状であることに限定されない。例えば、レンズ面12の外周側が断面において直線的に傾斜した傾斜面を有する構成や、レンズ面12の中央側に平坦部を有する構成としてもよい。これらのレンズ面12の形成方法は、マスク層71における開口72の形状や大きさを調整して基材11を等方性エッチングすることで実現できる。前者はレンズ面12の傾斜面に入射した入射光を所定の屈折角度で画素開口部側に集光させることができるため、集光効率を改善可能である。後者は、レンズ面12の平坦部に入射した入射光は、マイクロレンズML1をそのまま直進して画素開口部から射出されるので、入射光を必要以上に屈折させなくて済み、画素内の輝度ばらつきを低減可能である。
(変形例2)レンズ層前駆体13Pの研磨における終点の目安となる第1層15は、基材11において表示領域E1と周辺領域E2の双方に対応して配置(形成)されることに限定されない。例えば上記組み合わせ例4に示したようにマザー基板10Wを用いてマイクロレンズアレイ基板10を製造する場合、周辺領域E2だけに第1層15を配置(形成)するとしてもよい。
(変形例3)上記第1実施形態のマイクロレンズアレイ基板10が適用される電気光学装置は液晶装置100に限定されない。例えば、ページプリンターや複写機などの感光ドラムを露光させる露光装置において光源からの発光を画素ごとに集光させる集光手段として用いることもできる。なお、上記第2実施形態のマイクロレンズアレイ基板210についても同様である。
10…マイクロレンズアレイ基板、11…基材、12…レンズ面、13…レンズ層、13P…第2層としてのレンズ層前駆体、14…応力緩和層、15…第1層、16…透明層、71…マスクとしてのマスク層、80…アライメントマーク、100,200…液晶装置、210…マイクロレンズアレイ基板、1000…電子機器としての投写型表示装置、ML1…マイクロレンズ及び第1マイクロレンズ、ML2…第2マイクロレンズ、SL…切断予定ライン。

Claims (17)

  1. 基材に設けられたマイクロレンズを有するマイクロレンズアレイ基板の製造方法であって、
    前記マイクロレンズが設けられる前記基材の領域の外側に第1材料で第1層を形成する工程と、
    前記基材の前記第1層が形成された側に、前記マイクロレンズを形成するためのマスクを形成する工程と、
    前記マスクを介して前記基材をエッチングして、前記基材の領域に前記マイクロレンズのレンズ面となる凹部を形成する工程と、
    前記マスクを除去する工程と、
    第2材料で前記凹部を埋め込んで前記基材上に前記第2材料からなる第2層を形成する工程と、
    前記第1層の研磨速度が前記第2層の研磨速度よりも遅い条件で、前記第1層が露出するように前記第2層を研磨する工程と、
    を備えたことを特徴とするマイクロレンズアレイ基板の製造方法。
  2. 前記レンズ面となる凹部を形成する工程では、前記基材の表面において、第1の方向と前記第1の方向に交差する第2の方向とに所定の配置ピッチで複数の前記凹部を形成し、
    前記第1層を形成する工程では、前記基材の表面と前記マスクとの間に前記第1層を形成することを特徴とする請求項1に記載のマイクロレンズアレイ基板の製造方法。
  3. 前記基材の表面と前記第1層との間に応力緩和層を形成する工程をさらに有することを特徴とする請求項1または2に記載のマイクロレンズアレイ基板の製造方法。
  4. 前記第2材料で前記応力緩和層を形成することを特徴とする請求項3に記載のマイクロレンズアレイ基板の製造方法。
  5. 前記第2層を研磨する前に、複数の前記マイクロレンズが設けられる領域の周辺領域の前記第2層を掘り下げる工程を有することを特徴とする請求項1乃至4のいずれか一項に記載のマイクロレンズアレイ基板の製造方法。
  6. 前記第2層を研磨した後に、前記第1層を除去する工程を有することを特徴とする請求項1乃至5のいずれか一項に記載のマイクロレンズアレイ基板の製造方法。
  7. 前記第1層が除去された部分を前記第2材料で埋める工程を有することを特徴とする請求項6に記載のマイクロレンズアレイ基板の製造方法。
  8. 前記第2層を研磨した後に、前記基材を切断予定ラインに沿って切断する工程を有し、
    前記第1層を形成する工程は、前記切断予定ラインとなる領域に前記第1層を形成する工程を含むことを特徴とする請求項1乃至7のいずれか一項に記載のマイクロレンズアレイ基板の製造方法。
  9. 前記第1層を形成する工程は、前記第1層をパターニングしてアライメントマークを形成する工程を含むことを特徴とする請求項8に記載のマイクロレンズアレイ基板の製造方法。
  10. 基材に設けられたマイクロレンズを有するマイクロレンズアレイ基板であって、
    前記マイクロレンズは、前記基材に設けられたレンズ面となる凹部を第2材料で埋めてなり、
    前記マイクロレンズが設けられる前記基材の領域の外側に第1材料でなる第1層を有し、
    前記第1層は、前記第2材料でなる前記マイクロレンズの層よりも研磨速度が遅いことを特徴とするマイクロレンズアレイ基板。
  11. 前記基材の表面と前記第1層との間に応力緩和層を有することを特徴とする請求項10に記載のマイクロレンズアレイ基板。
  12. 前記第1層と同層に、前記第1材料でなるアライメントマークを有することを特徴とする請求項10または11に記載のマイクロレンズアレイ基板。
  13. 基材の光の入射側に設けられた第1マイクロレンズと、前記第1マイクロレンズにより集光された光をさらに集光させる第2マイクロレンズとを備えるマイクロレンズアレイ基板であって、
    前記第1マイクロレンズが、請求項1乃至9のいずれか一項に記載のマイクロレンズ基板の製造方法を用いて形成されたことを特徴とするマイクロレンズアレイ基板。
  14. 前記第1マイクロレンズは、第1の方向と前記第1の方向に交差する第2の方向に配置され、
    前記第1の方向及び前記第2の方向に交差する対角方向に隣り合う前記第1マイクロレンズの間には前記第1層がないことを特徴とする請求項13に記載のマイクロレンズアレイ基板。
  15. 請求項1乃至9のいずれか一項に記載のマイクロレンズアレイ基板の製造方法を用いて製造されたマイクロレンズアレイ基板を備えたことを特徴とする電気光学装置。
  16. 請求項10乃至14のいずれか一項に記載のマイクロレンズアレイ基板を備えたことを特徴とする電気光学装置。
  17. 請求項15または請求項16に記載の電気光学装置を備えたことを特徴とする電子機器。
JP2014120284A 2014-06-11 2014-06-11 マイクロレンズアレイ基板の製造方法、マイクロレンズアレイ基板、電気光学装置、電子機器 Pending JP2016001210A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014120284A JP2016001210A (ja) 2014-06-11 2014-06-11 マイクロレンズアレイ基板の製造方法、マイクロレンズアレイ基板、電気光学装置、電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014120284A JP2016001210A (ja) 2014-06-11 2014-06-11 マイクロレンズアレイ基板の製造方法、マイクロレンズアレイ基板、電気光学装置、電子機器

Publications (1)

Publication Number Publication Date
JP2016001210A true JP2016001210A (ja) 2016-01-07

Family

ID=55076844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014120284A Pending JP2016001210A (ja) 2014-06-11 2014-06-11 マイクロレンズアレイ基板の製造方法、マイクロレンズアレイ基板、電気光学装置、電子機器

Country Status (1)

Country Link
JP (1) JP2016001210A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115185025A (zh) * 2022-07-26 2022-10-14 京东方科技集团股份有限公司 一种微透镜阵列基板及其制备方法、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115185025A (zh) * 2022-07-26 2022-10-14 京东方科技集团股份有限公司 一种微透镜阵列基板及其制备方法、显示装置

Similar Documents

Publication Publication Date Title
JP6880701B2 (ja) 電気光学装置および電子機器
US9331099B2 (en) Substrate for electro-optical apparatus, electro-optical apparatus, and electronic equipment with improved light efficiency and contrast
JP6111601B2 (ja) マイクロレンズアレイ基板、マイクロレンズアレイ基板の製造方法、電気光学装置、および電子機器
JP6123317B2 (ja) 液晶装置および電子機器
US9354467B2 (en) Electro-optical device and electronic apparatus
JP6398164B2 (ja) マイクロレンズアレイ基板の製造方法、マイクロレンズアレイ基板、電気光学装置、および電子機器
US10241363B2 (en) Lens array substrate, method of manufacturing lens array substrate, electro-optical device, and electronic apparatus
US20170102583A1 (en) Manufacturing method of electro-optic device substrate, electro-optic device substrate, electro-optic device, and electronic device
JP6111600B2 (ja) マイクロレンズアレイ基板の製造方法
JP6179235B2 (ja) 電気光学装置及び電子機器
JP2014102268A (ja) マイクロレンズアレイ基板、電気光学装置、および電子機器
JP2015049468A (ja) マイクロレンズアレイ基板の製造方法、電気光学装置の製造方法
JP2016224459A (ja) マイクロレンズアレイ基板、電気光学装置、および電子機器
JP2016001210A (ja) マイクロレンズアレイ基板の製造方法、マイクロレンズアレイ基板、電気光学装置、電子機器
JP6414256B2 (ja) マイクロレンズアレイ基板、マイクロレンズアレイ基板の製造方法、電気光学装置、および電子機器
JP2017219700A (ja) 大型基板、液晶装置、大型基板の製造方法、液晶装置の製造方法、及び電子機器
JP2016024414A (ja) マイクロレンズアレイ基板、電気光学装置、および電子機器
JP2014092600A (ja) マイクロレンズアレイ基板の製造方法、マイクロレンズアレイ基板、電気光学装置、および電子機器
JP6299493B2 (ja) マイクロレンズアレイ基板、電気光学装置、および電子機器
JP2015094879A (ja) マイクロレンズアレイ基板の製造方法、電気光学装置、および電子機器
JP6127500B2 (ja) 電気光学装置用基板の製造方法、電気光学装置、および電子機器
JP2015200766A (ja) マイクロレンズアレイ基板、マイクロレンズアレイ基板の製造方法、液晶装置、電子機器
JP2016018094A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器
JP2016009047A (ja) 電気光学装置及び電子機器
JP2015087571A (ja) マイクロレンズアレイ基板の製造方法、マイクロレンズアレイ基板、電気光学装置、および電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160617

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160628