JP2015533231A5 - - Google Patents

Download PDF

Info

Publication number
JP2015533231A5
JP2015533231A5 JP2015523125A JP2015523125A JP2015533231A5 JP 2015533231 A5 JP2015533231 A5 JP 2015533231A5 JP 2015523125 A JP2015523125 A JP 2015523125A JP 2015523125 A JP2015523125 A JP 2015523125A JP 2015533231 A5 JP2015533231 A5 JP 2015533231A5
Authority
JP
Japan
Prior art keywords
state
state machine
state vector
vector data
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015523125A
Other languages
English (en)
Other versions
JP2015533231A (ja
JP6041987B2 (ja
Filing date
Publication date
Priority claimed from US13/552,488 external-priority patent/US9389841B2/en
Application filed filed Critical
Publication of JP2015533231A publication Critical patent/JP2015533231A/ja
Publication of JP2015533231A5 publication Critical patent/JP2015533231A5/ja
Application granted granted Critical
Publication of JP6041987B2 publication Critical patent/JP6041987B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (62)

  1. 状態機械エンジンであって、
    状態ベクトルシステムであって、
    復元バッファから状態ベクトルデータを受信し、状態機械格子の状態を初期化、あるいは、復元するために状態機械格子に状態ベクトルデータを提供するように構成され、前記状態ベクトルデータは、前記状態機械格子の特定の状態の指示として、ある時点での前記状態機械格子の全て、あるいは、ある構成可能素子の状態の指示としての状態ベクトルを含み、前記構成可能素子は、それぞれが、複数のメモリセルと、前記複数のメモリセルの1以上の出力を感知するように構成された検出セルとを含む状態機械素子を備え、前記検出セルは、活性化信号が前記検出セルをアクティブ状態に設定するために前記検出セルによって受信されるとき、前記複数のメモリセルの1以上の前記出力に基づいて、出力信号を生成し、送信するように構成されている入力バッファと、
    前記状態機械格子から状態ベクトルデータを受信し、保存バッファに保存マップデータとして状態ベクトルデータを提供するように構成される、出力バッファと、を備える、状態ベクトルシステムを備える、状態機械エンジン。
  2. 前記入力バッファは、バッファインターフェースを介して第2の状態機械格子から状態ベクトルデータを受信するように構成される、請求項1に記載の状態機械エンジン。
  3. 前記状態ベクトルシステムは、前記状態機械格子から状態ベクトルデータを受信し、状態ベクトルデータを記憶するように構成される、状態ベクトル記憶デバイスを備える、請求項1に記載の状態機械エンジン。
  4. 前記入力バッファは、前記状態ベクトル記憶デバイスから状態ベクトルデータを受信するように構成される、請求項3に記載の状態機械エンジン。
  5. 前記出力バッファは、前記状態ベクトル記憶デバイスから状態ベクトルデータを受信するように構成される、請求項3に記載の状態機械エンジン。
  6. 前記状態ベクトル記憶デバイスは、複数の状態ベクトルを記憶するように構成される、請求項3に記載の状態機械エンジン。
  7. 前記状態ベクトル記憶デバイスは、おおよそ512個の状態ベクトルを記憶するように構成される、請求項3に記載の状態機械エンジン。
  8. 前記状態ベクトルシステムは、前記状態機械格子から状態ベクトルデータを受信し、前記状態ベクトル記憶デバイスに状態ベクトルデータを提供するように構成される、メモリバッファを備える、請求項3に記載の状態機械エンジン。
  9. 前記メモリバッファは、前記状態ベクトル記憶デバイスから状態ベクトルデータを受信し、第2の状態機械格子に状態ベクトルデータを提供するように構成される、請求項8に記載の状態機械エンジン。
  10. 前記メモリバッファは、前記第2の状態機械格子から状態ベクトルデータを受信するように構成される、請求項8に記載の状態機械エンジン。
  11. 前記メモリバッファは、前記復元バッファから状態ベクトルデータを受信するように構成される、請求項8に記載の状態機械エンジン。
  12. 前記メモリバッファは、デコンプレッサを介して前記復元バッファから状態ベクトルデータを受信するように構成され、前記デコンプレッサは、前記復元バッファで受信された状態ベクトルデータを解凍して、前記復元バッファから前記メモリバッファに前記状態ベクトルデータを提供するように構成される、請求項8に記載の状態機械エンジン。
  13. 前記メモリバッファは、前記保存バッファに状態ベクトルデータを提供するように構成される、請求項8に記載の状態機械エンジン。
  14. 前記メモリバッファは、前記メモリバッファで受信された状態ベクトルデータを圧縮して、前記メモリバッファから前記保存バッファに前記状態ベクトルデータを提供するように構成されるコンプレッサを介して、前記保存バッファに状態ベクトルデータを提供するように構成される、請求項8に記載の状態機械エンジン。
  15. 前記メモリバッファは、1つの状態ベクトルを一時的に記憶するように構成される、請求項8に記載の状態機械エンジン。
  16. 前記入力バッファは、1つの状態ベクトルを一時的に記憶するように構成される、請求項1に記載の状態機械エンジン。
  17. 前記出力バッファは、バッファインターフェースを介して第2の状態機械格子に状態ベクトルデータを提供するように構成される、請求項1に記載の状態機械エンジン。
  18. 前記出力バッファは、1つの状態ベクトルを一時的に記憶するように構成される、請求項1に記載の状態機械エンジン。
  19. 前記復元バッファで受信された状態ベクトルデータを解凍して、前記復元バッファから前記入力バッファに前記状態ベクトルデータを提供するように構成される、デコンプレッサをさらに備える、請求項1に記載の状態機械エンジン。
  20. 前記出力バッファで受信した状態ベクトルデータを圧縮して、前記出力バッファから前記保存バッファに前記状態ベクトルデータを提供するように構成される、コンプレッサをさらに備える、請求項1に記載の状態機械エンジン。
  21. 状態機械エンジンにおいて状態ベクトルデータを取り扱うための方法であって、
    状態ベクトルシステムの入力において状態ベクトルデータを受信することと、
    前記状態ベクトルシステム内の記憶デバイスに、前記状態ベクトルデータを記憶することと、
    前記状態ベクトルシステムの出力において状態機械格子に前記状態ベクトルデータを提供することであって、前記状態ベクトルデータは、前記状態機械格子の特定の状態の指示として、ある時点での前記状態機械格子の全て、あるいは、ある構成可能素子の状態の指示としての状態ベクトルを含み、前記構成可能素子は、それぞれが、複数のメモリセルと、前記複数のメモリセルの1以上の出力を感知するように構成された検出セルとを含む状態機械素子を備え、前記検出セルは、活性化信号が前記検出セルをアクティブ状態に設定するために前記検出セルによって受信されるとき、前記複数のメモリセルの1以上の前記出力に基づいて、出力信号を生成し、送信するように構成されていることと、を含む、方法。
  22. 前記状態ベクトルシステムの前記出力において前記状態機械格子に前記状態ベクトルデータを提供することは、前記状態機械格子を、前記提供された状態ベクトルデータに対応する状態に復元することを含む、請求項21に記載の方法。
  23. 前記入力において受信された前記状態ベクトルデータを解凍することを含む、請求項21に記載の方法。
  24. 前記状態ベクトルシステムの第2の出力において、保存バッファに前記状態ベクトルデータを提供することを含む、請求項21に記載の方法。
  25. 前記保存バッファに前記状態ベクトルデータを提供することは、前記状態ベクトルデータを圧縮することを含む、請求項24に記載の方法。
  26. 状態ベクトルデータを受信することは、前記状態機械格子から状態ベクトルデータを受信することを含む、請求項21に記載の方法。
  27. ある時点での状態機械格子の全て、あるいは、ある構成可能素子の状態の指示としての状態ベクトルデータとして状態機械格子の複数の状態ベクトルを記憶し、前記状態機械格子に状態ベクトルを提供して、前記状態機械格子を前記提供された状態ベクトルに対応する特定の状態に復元するように構成され、前記構成可能素子は、それぞれが、複数のメモリセルと、前記複数のメモリセルの1以上の出力を感知するように構成された検出セルとを含む状態機械素子を備え、検出セルは、活性化信号が前記検出セルをアクティブ状態に設定するために前記検出セルによって受信されるとき、前記複数のメモリセルの1以上の前記出力に基づいて、出力信号を生成し、送信するように構成されている状態ベクトルシステムを備える、状態機械エンジン。
  28. 前記状態ベクトルシステムは、状態ベクトルを受信するように構成される入力バッファと、状態ベクトルを提供するように構成される出力バッファと、状態ベクトルを記憶するように構成される記憶デバイスと、を備える、請求項27に記載の状態機械エンジン。
  29. 前記状態機械エンジンは、前記状態ベクトルシステムによってシステムインターフェースに提供される状態ベクトルを圧縮するように構成されるコンプレッサと、前記システムインターフェースによって前記状態ベクトルシステムに提供される状態ベクトルを解凍するように構成されるデコンプレッサと、を備える、請求項28に記載の状態機械エンジン。
  30. 前記状態機械エンジンは、複数の状態機械格子に状態ベクトルを提供し、前記複数の状態機械格子から状態ベクトルを受信するように構成される、請求項27に記載の状態機械エンジン。
  31. 状態機械エンジンの状態機械格子を構成するための方法であって、
    前記状態機械格子から外部デバイスにキャッシュされた状態ベクトルデータを提供することであって、前記状態ベクトルデータは、前記状態機械格子の特定の状態の指示として、ある時点での前記状態機械格子の全て、あるいは、ある構成可能素子の状態の指示としての状態ベクトルを含み、前記構成可能素子は、それぞれが、複数のメモリセルと、前記複数のメモリセルの1以上の出力を感知するように構成された検出セルとを含む状態機械素子を備え、前記検出セルは、活性化信号が前記検出セルをアクティブ状態に設定するために前記検出セルによって受信されるとき、前記複数のメモリセルの1以上の前記出力に基づいて、出力信号を生成し、送信するように構成されていることと、
    前記外部デバイスから修正された状態ベクトルデータを受信することと、を含む、方法。
  32. 前記キャッシュされた状態ベクトルデータを圧縮することを含む、請求項31に記載の方法。
  33. 前記状態機械格子から前記外部デバイスに前記キャッシュされた状態ベクトルデータを提供することは、前記状態機械エンジンの保存バッファを介して、前記外部デバイスに前記キャッシュされた状態ベクトルデータを提供することを含む、請求項31に記載の方法。
  34. 前記保存バッファから前記外部デバイスに前記キャッシュされた状態ベクトルデータを提供することを含む、請求項33に記載の方法。
  35. 状態ベクトルシステムを備える状態機械エンジンであって、前記状態ベクトルシステムは、
    第1の状態機械格子から状態ベクトルデータを受信し、第2の状態機械格子に状態ベクトルデータを提供するように構成され、前記状態ベクトルデータは、前記状態機械格子の特定の状態の指示として、ある時点での前記状態機械格子の全て、あるいは、ある構成可能素子の状態の指示としての状態ベクトルを含み、前記構成可能素子は、それぞれが、複数のメモリセルと、前記複数のメモリセルの1以上の出力を感知するように構成された検出セルとを含む状態機械素子を備え、前記検出セルは、活性化信号が前記検出セルをアクティブ状態に設定するために前記検出セルによって受信されるとき、前記複数のメモリセルの1以上の前記出力に基づいて、出力信号を生成し、送信するように構成されている入力バッファと、
    前記第2の状態機械格子から状態ベクトルデータを受信し、前記第1の状態機械格子に状態ベクトルデータを提供するように構成される、出力バッファと、を備える、状態機械エンジン。
  36. 前記第1および第2の状態機械格子は、異なる物理的デバイス上に位置する、請求項35に記載の状態機械エンジン。
  37. 前記第1および第2の状態機械格子は、同じ物理的デバイス上に位置する、請求項35に記載の状態機械エンジン。
  38. 状態ベクトルシステムを備える状態機械エンジンであって、前記状態ベクトルシステムは、
    第1の状態ベクトルデータを記憶するように構成される、キャッシュと、
    状態機械格子から第2の状態ベクトルデータを受信し、前記キャッシュから前記第1の状態ベクトルデータを受信するように構成され、前記第1の状態ベクトルデータは、前記状態機械格子の特定の状態の指示として、ある時点での前記状態機械格子の全て、あるいは、ある構成可能素子の状態の指示としての状態ベクトルを含み、前記構成可能素子は、それぞれが、複数のメモリセルと、前記複数のメモリセルの1以上の出力を感知するように構成された検出セルとを含む状態機械素子を備え、前記検出セルは、活性化信号が前記検出セルをアクティブ状態に設定するために前記検出セルによって受信されるとき、前記複数のメモリセルの1以上の前記出力に基づいて、出力信号を生成し、送信するように構成されているバッファと、を備える、状態機械エンジン。
  39. 前記バッファは、前記キャッシュに状態ベクトルデータを提供するように構成される、請求項38に記載の状態機械エンジン。
  40. 前記バッファは、システムインターフェースに状態ベクトルデータを提供するように構成される、請求項38に記載の状態機械エンジン。
  41. 保存バッファとコンプレッサとを備え、前記状態機械エンジンが、前記コンプレッサおよび前記保存バッファを通じて前記システムインターフェースに前記状態ベクトルデータを提供するように構成される、請求項40に記載の状態機械エンジン。
  42. 前記状態機械格子は、第1の状態機械格子を含み、前記バッファは、第2の状態機械格子から状態ベクトルデータを受信するように構成される、請求項38に記載の状態機械エンジン。
  43. 前記状態機械格子は、第1の状態機械格子を含み、前記バッファは、第2の状態機械格子に状態ベクトルデータを提供するように構成される、請求項38に記載の状態機械エンジン。
  44. 前記バッファは、システムインターフェースから状態ベクトルデータを受信するように構成される、請求項38に記載の状態機械エンジン。
  45. 復元バッファとデコンプレッサとを備え、前記状態機械エンジンが、前記デコンプレッサおよび前記復元バッファを通じて前記システムインターフェースから状態ベクトルデータを受診するように構成される、請求項44に記載の状態機械エンジン。
  46. 状態ベクトルシステムを備える状態機械エンジンであって、前記状態ベクトルシステムは、
    インターフェースと、
    状態ベクトルデータを記憶するように構成され、前記状態ベクトルデータは、前記状態機械格子の特定の状態の指示として、ある時点での前記状態機械格子の全て、あるいは、ある構成可能素子の状態の指示としての状態ベクトルを含み、前記構成可能素子は、それぞれが、複数のメモリセルと、前記複数のメモリセルの1以上の出力を感知するように構成された検出セルとを含む状態機械素子を備え、前記検出セルは、活性化信号が前記検出セルをアクティブ状態に設定するために前記検出セルによって受信されるとき、前記複数のメモリセルの1以上の前記出力に基づいて、出力信号を生成し、送信するように構成されているキャッシュと、
    前記キャッシュから状態ベクトルデータを受信し、前記インターフェースに前記受信した状態ベクトルデータを提供するように構成される、バッファと、を備える、状態機械エンジン。
  47. 前記インターフェースは、システムインターフェースを含む、請求項46に記載の状態機械エンジン。
  48. 前記インターフェースは、ダブルデータレート3(DDR3)バスインターフェースを含む、請求項46に記載の状態機械エンジン。
  49. 前記インターフェースは、ランク内バスインターフェースを含む、請求項46に記載の状態機械エンジン。
  50. 前記バッファは、状態機械格子から状態ベクトルデータを受信するように構成される、請求項46に記載の状態機械エンジン。
  51. 状態ベクトルシステムを備える状態機械エンジンであって、前記状態ベクトルシステムは、
    第1のインターフェースと、
    第2のインターフェースと、
    状態ベクトルデータを記憶するように構成される、キャッシュと、
    状態機械格子と、
    前記第1のインターフェース、前記第2のインターフェース、および前記キャッシュから状態ベクトルデータを受信し、前記状態機械格子に前記受信した状態ベクトルデータを提供するように構成され、前記状態ベクトルデータは、前記状態機械格子の特定の状態の指示として、ある時点での前記状態機械格子の全て、あるいは、ある構成可能素子の状態の指示としての状態ベクトルを含み、前記構成可能素子は、それぞれが、複数のメモリセルと、前記複数のメモリセルの1以上の出力を感知するように構成された検出セルとを含む状態機械素子を備え、前記検出セルは、活性化信号が前記検出セルをアクティブ状態に設定するために前記検出セルによって受信されるとき、前記複数のメモリセルの1以上の前記出力に基づいて、出力信号を生成し、送信するように構成されているバッファと、を備える、状態機械エンジン。
  52. 前記第1のインターフェースは、システムインターフェースを含み、前記第2のインターフェースは、ランク内バスインターフェースを含む、請求項51に記載の状態機械エンジン。
  53. 状態ベクトルシステムを備える状態機械エンジンであって、前記状態ベクトルシステムは、
    インターフェースと、
    状態ベクトルデータを記憶するように構成される、キャッシュと、
    状態機械格子と、
    前記状態機械格子および前記キャッシュのうちの1つから、状態ベクトルデータを受信し、前記インターフェースに前記受信した状態ベクトルデータを提供するように構成され、前記状態ベクトルデータは、前記状態機械格子の特定の状態の指示として、ある時点での前記状態機械格子の全て、あるいは、ある構成可能素子の状態の指示としての状態ベクトルを含み、前記構成可能素子は、それぞれが、複数のメモリセルと、前記複数のメモリセルの1以上の出力を感知するように構成された検出セルとを含む状態機械素子を備え、前記検出セルは、活性化信号が前記検出セルをアクティブ状態に設定するために前記検出セルによって受信されるとき、前記複数のメモリセルの1以上の前記出力に基づいて、出力信号を生成し、送信するように構成されているバッファと、を備える、状態機械エンジン。
  54. 前記インターフェースは、システムインターフェースを含む、請求項53に記載の状態機械エンジン。
  55. 前記インターフェースは、ランク内バスインターフェースを含む、請求項53に記載の状態機械エンジン。
  56. 状態機械エンジンにおいて状態ベクトルデータを取り扱うための方法であって、
    状態ベクトルシステムの入力において状態ベクトルデータを受信することと、
    前記状態ベクトルシステム内の記憶デバイスに、前記状態ベクトルデータを記憶することであって、前記状態ベクトルデータは、前記状態機械格子の特定の状態の指示として、ある時点での前記状態機械格子の全て、あるいは、ある構成可能素子の状態の指示としての状態ベクトルを含み、前記構成可能素子は、それぞれが、複数のメモリセルと、前記複数のメモリセルの1以上の出力を感知するように構成された検出セルとを含む状態機械素子を備え、前記検出セルは、活性化信号が前記検出セルをアクティブ状態に設定するために前記検出セルによって受信されるとき、前記複数のメモリセルの1以上の前記出力に基づいて、出力信号を生成し、送信するように構成されていることと、
    前記状態機械エンジンのシステムインターフェースに前記状態ベクトルデータを提供することと、を含む、方法。
  57. 前記状態機械エンジンのシステムインターフェースに前記状態ベクトルデータを提供することは、バッファ、コンプレッサ、および保存バッファを通じて、前記システムインターフェースに、状態ベクトルデータを提供することを含む、請求項56に記載の方法。
  58. システムインターフェースに前記状態ベクトルデータを提供することは、前記状態ベクトルデータを圧縮することと、前記システムインターフェースに前記圧縮した状態ベクトルデータを提供することと、を含む、請求項56に記載の方法。
  59. 状態機械エンジンの状態機械格子を構成するための方法であって、
    前記状態機械格子からキャッシュされた状態ベクトルデータを受信することであって、前記状態ベクトルデータは、前記状態機械格子の特定の状態の指示として、ある時点での前記状態機械格子の全て、あるいは、ある構成可能素子の状態の指示としての状態ベクトルを含み、前記構成可能素子は、それぞれが、複数のメモリセルと、前記複数のメモリセルの1以上の出力を感知するように構成された検出セルとを含む状態機械素子を備え、前記検出セルは、活性化信号が前記検出セルをアクティブ状態に設定するために前記検出セルによって受信されるとき、前記複数のメモリセルの1以上の前記出力に基づいて、出力信号を生成し、送信するように構成されていることを含む、方法。
  60. 前記受信した状態ベクトルデータを修正することを含む、請求項59に記載の方法。
  61. 前記状態機械エンジンに修正した状態ベクトルデータを提供することを含む、請求項60に記載の方法。
  62. 前記修正された状態ベクトルデータを使用して、前記状態機械エンジンの前記状態機械格子を構成することを含む、請求項61に記載の方法。
JP2015523125A 2012-07-18 2013-07-09 状態機械エンジンにおいて状態ベクトルデータを使用するための方法およびシステム Active JP6041987B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/552,488 2012-07-18
US13/552,488 US9389841B2 (en) 2012-07-18 2012-07-18 Methods and systems for using state vector data in a state machine engine
PCT/US2013/049748 WO2014014710A1 (en) 2012-07-18 2013-07-09 Methods and systems for using state vector data in a state machine engine

Publications (3)

Publication Number Publication Date
JP2015533231A JP2015533231A (ja) 2015-11-19
JP2015533231A5 true JP2015533231A5 (ja) 2016-08-12
JP6041987B2 JP6041987B2 (ja) 2016-12-14

Family

ID=49947547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015523125A Active JP6041987B2 (ja) 2012-07-18 2013-07-09 状態機械エンジンにおいて状態ベクトルデータを使用するための方法およびシステム

Country Status (7)

Country Link
US (4) US9389841B2 (ja)
EP (1) EP2875434A4 (ja)
JP (1) JP6041987B2 (ja)
KR (1) KR102165134B1 (ja)
CN (1) CN104487956B (ja)
TW (1) TWI497418B (ja)
WO (1) WO2014014710A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524248B2 (en) 2012-07-18 2016-12-20 Micron Technology, Inc. Memory management for a hierarchical memory system
US9235798B2 (en) 2012-07-18 2016-01-12 Micron Technology, Inc. Methods and systems for handling data received by a state machine engine
US9501131B2 (en) 2012-08-31 2016-11-22 Micron Technology, Inc. Methods and systems for power management in a pattern recognition processing system
US9075428B2 (en) 2012-08-31 2015-07-07 Micron Technology, Inc. Results generation for state machine engines
US9703574B2 (en) 2013-03-15 2017-07-11 Micron Technology, Inc. Overflow detection and correction in state machine engines
US9448965B2 (en) 2013-03-15 2016-09-20 Micron Technology, Inc. Receiving data streams in parallel and providing a first portion of data to a first state machine engine and a second portion to a second state machine
US10157165B2 (en) * 2015-06-05 2018-12-18 Micron Technology, Inc. Methods and devices for reducing array size and complexity in automata processors
US10846103B2 (en) 2015-10-06 2020-11-24 Micron Technology, Inc. Methods and systems for representing processing resources
CN107220028B (zh) * 2017-05-24 2020-05-29 上海兆芯集成电路有限公司 加速压缩方法以及使用此方法的装置
GB201709219D0 (en) * 2017-06-09 2017-07-26 Nchain Holdings Ltd Computer-implemented system and method
US10545742B2 (en) * 2017-09-06 2020-01-28 Nicira, Inc. Annotation-driven framework for generating state machine updates
US11755342B2 (en) 2020-12-16 2023-09-12 Texas Instruments Incorporated Monitoring transitions of a circuit

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5377129A (en) 1990-07-12 1994-12-27 Massachusetts Institute Of Technology Particle interaction processing system
US5287523A (en) 1990-10-09 1994-02-15 Motorola, Inc. Method for servicing a peripheral interrupt request in a microcontroller
AU8966391A (en) 1990-12-24 1992-06-25 Ball Corporation System for analysis of embedded computer systems
US5623680A (en) * 1993-12-28 1997-04-22 Lucent Technologies Inc. Finite state machine for process control
JPH10111862A (ja) 1996-08-13 1998-04-28 Fujitsu Ltd 再帰型ニューラルネットワークに基づく時系列解析装置および方法
JP2000347708A (ja) 1999-06-02 2000-12-15 Nippon Telegr & Teleph Corp <Ntt> ニューラルネットよる動的システムの制御方法及び装置及びニューラルネットよる動的システムの制御プログラムを格納した記憶媒体
US6628660B1 (en) * 1999-06-11 2003-09-30 Lattice Semiconductor Corporation Finite state machine with associated memory
JP3743487B2 (ja) * 1999-07-14 2006-02-08 富士ゼロックス株式会社 プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路の再構成方法、プログラマブル論理回路装置用の回路情報の圧縮方法
US6446145B1 (en) * 2000-01-06 2002-09-03 International Business Machines Corporation Computer memory compression abort and bypass mechanism when cache write back buffer is full
AU2001245720A1 (en) * 2000-03-15 2001-09-24 Arc International Plc Method and apparatus for processor code optimization using code compression
US6900661B2 (en) * 2002-06-28 2005-05-31 International Business Machines Corporation Repairable finite state machines
US8024548B2 (en) * 2003-02-18 2011-09-20 Christopher Joseph Daffron Integrated circuit microprocessor that constructs, at run time, integrated reconfigurable logic into persistent finite state machines from pre-compiled machine code instruction sequences
US7180328B2 (en) * 2003-05-23 2007-02-20 Sensory Networks, Inc. Apparatus and method for large hardware finite state machine with embedded equivalence classes
US7865637B2 (en) * 2003-06-18 2011-01-04 Nethra Imaging, Inc. System of hardware objects
US7487542B2 (en) 2004-01-14 2009-02-03 International Business Machines Corporation Intrusion detection using a network processor and a parallel pattern detection engine
US7539681B2 (en) * 2004-07-26 2009-05-26 Sourcefire, Inc. Methods and systems for multi-pattern searching
US7392229B2 (en) 2005-02-12 2008-06-24 Curtis L. Harris General purpose set theoretic processor
US7725682B2 (en) * 2006-01-10 2010-05-25 International Business Machines Corporation Method and apparatus for sharing storage and execution resources between architectural units in a microprocessor using a polymorphic function unit
US7539031B2 (en) * 2006-09-19 2009-05-26 Netlogic Microsystems, Inc. Inexact pattern searching using bitmap contained in a bitcheck command
US8065249B1 (en) 2006-10-13 2011-11-22 Harris Curtis L GPSTP with enhanced aggregation functionality
US7774286B1 (en) 2006-10-24 2010-08-10 Harris Curtis L GPSTP with multiple thread functionality
US7890692B2 (en) * 2007-08-17 2011-02-15 Pandya Ashish A FSA context switch architecture for programmable intelligent search memory
US7689947B2 (en) * 2007-01-04 2010-03-30 International Business Machines Corporation Data-driven finite state machine engine for flow control
US8200992B2 (en) * 2007-09-24 2012-06-12 Cognitive Electronics, Inc. Parallel processing computer systems with reduced power consumption and methods for providing the same
US8209521B2 (en) 2008-10-18 2012-06-26 Micron Technology, Inc. Methods of indirect register access including automatic modification of a directly accessible address register
US8938590B2 (en) 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system
US7917684B2 (en) 2008-11-05 2011-03-29 Micron Technology, Inc. Bus translator
US7970964B2 (en) 2008-11-05 2011-06-28 Micron Technology, Inc. Methods and systems to accomplish variable width data input
US9639493B2 (en) 2008-11-05 2017-05-02 Micron Technology, Inc. Pattern-recognition processor with results buffer
US20100118425A1 (en) 2008-11-11 2010-05-13 Menachem Rafaelof Disturbance rejection in a servo control loop using pressure-based disc mode sensor
US9348784B2 (en) 2008-12-01 2016-05-24 Micron Technology, Inc. Systems and methods for managing endian mode of a device
US10007486B2 (en) 2008-12-01 2018-06-26 Micron Technology, Inc. Systems and methods to enable identification of different data sets
US9164945B2 (en) 2008-12-01 2015-10-20 Micron Technology, Inc. Devices, systems, and methods to synchronize parallel processing of a single data stream
US20100138575A1 (en) 2008-12-01 2010-06-03 Micron Technology, Inc. Devices, systems, and methods to synchronize simultaneous dma parallel processing of a single data stream by multiple devices
US8140780B2 (en) 2008-12-31 2012-03-20 Micron Technology, Inc. Systems, methods, and devices for configuring a device
US20100174887A1 (en) 2009-01-07 2010-07-08 Micron Technology Inc. Buses for Pattern-Recognition Processors
US8214672B2 (en) 2009-01-07 2012-07-03 Micron Technology, Inc. Method and systems for power consumption management of a pattern-recognition processor
US8281395B2 (en) 2009-01-07 2012-10-02 Micron Technology, Inc. Pattern-recognition processor with matching-data reporting module
US8843523B2 (en) 2009-01-12 2014-09-23 Micron Technology, Inc. Devices, systems, and methods for communicating pattern matching results of a parallel pattern search engine
US9836555B2 (en) * 2009-06-26 2017-12-05 Micron Technology, Inc. Methods and devices for saving and/or restoring a state of a pattern-recognition processor
US9501705B2 (en) 2009-12-15 2016-11-22 Micron Technology, Inc. Methods and apparatuses for reducing power consumption in a pattern recognition processor
US8489534B2 (en) 2009-12-15 2013-07-16 Paul D. Dlugosch Adaptive content inspection
US9323994B2 (en) 2009-12-15 2016-04-26 Micron Technology, Inc. Multi-level hierarchical routing matrices for pattern-recognition processors
JP2011175394A (ja) 2010-02-24 2011-09-08 Fujifilm Corp シングル・サインオン・システムを構成するウェブ・サーバならびにその動作制御方法およびその動作制御プログラム
US8766666B2 (en) 2010-06-10 2014-07-01 Micron Technology, Inc. Programmable device, hierarchical parallel machines, and methods for providing state information
US8601013B2 (en) * 2010-06-10 2013-12-03 Micron Technology, Inc. Analyzing data using a hierarchical structure
JP5848778B2 (ja) 2011-01-25 2016-01-27 マイクロン テクノロジー, インク. Fsmを実装するための専用要素の利用
KR101551045B1 (ko) 2011-01-25 2015-09-07 마이크론 테크놀로지, 인크. 요소 이용을 위한 상태 그룹화
US8726253B2 (en) 2011-01-25 2014-05-13 Micron Technology, Inc. Method and apparatus for compiling regular expressions
JP5857072B2 (ja) 2011-01-25 2016-02-10 マイクロン テクノロジー, インク. オートマトンの入次数および/または出次数を制御するための量化子の展開
US8593175B2 (en) * 2011-12-15 2013-11-26 Micron Technology, Inc. Boolean logic in a state machine lattice
US8648621B2 (en) 2011-12-15 2014-02-11 Micron Technology, Inc. Counter operation in a state machine lattice
US8680888B2 (en) * 2011-12-15 2014-03-25 Micron Technologies, Inc. Methods and systems for routing in a state machine
US9443156B2 (en) * 2011-12-15 2016-09-13 Micron Technology, Inc. Methods and systems for data analysis in a state machine
US8782624B2 (en) * 2011-12-15 2014-07-15 Micron Technology, Inc. Methods and systems for detection in a state machine
US9235798B2 (en) 2012-07-18 2016-01-12 Micron Technology, Inc. Methods and systems for handling data received by a state machine engine
US9304968B2 (en) * 2012-07-18 2016-04-05 Micron Technology, Inc. Methods and devices for programming a state machine engine
US9063532B2 (en) * 2012-08-31 2015-06-23 Micron Technology, Inc. Instruction insertion in state machine engines

Similar Documents

Publication Publication Date Title
JP2015533231A5 (ja)
WO2011041269A3 (en) Enhanced multi-processor waveform data exchange using compression and decompression
US9454552B2 (en) Entropy coding and decoding using polar codes
WO2014146027A3 (en) Data bus inversion memory circuitry, configuration and operation
JP6512733B2 (ja) データ圧縮方法と、該方法を行う装置
WO2015187771A3 (en) Apparatuses and methods for performing an exclusive or operation using sensing circuitry
GB201317058D0 (en) Systems apparatuses and methods for expanding a memory source into a destination register and compressing a source register into a destinationmemory location
WO2012053015A3 (en) Compression and decompression of data at high speed in solid state storage
JP2010521728A5 (ja)
CN105760245B (zh) 一种存储数据的方法及装置
US20100274926A1 (en) High-speed inline data compression inline with an eight byte data path
CN104461785A (zh) 虚拟机数据备份方法、恢复方法及装置和物理机
CN113468129A (zh) 数据管理系统、数据管理方法和记录有数据管理程序的记录介质
RU2014126348A (ru) Схема сжатия dram для снижения потребления энергии при компенсации движения и обновления отображения
KR20160070512A (ko) 반도체 장치 및 그 동작 방법
CN104461404A (zh) 元数据存储方法、装置以及系统
US9311721B1 (en) Graphics processing unit-assisted lossless decompression
JP6109964B2 (ja) 送信装置、受信装置、および送受信システム
CN108599774B (zh) 一种压缩方法、系统、装置及计算机可读存储介质
EP2889755A3 (en) Systems, apparatuses, and methods for expand and compress
US8553999B2 (en) Method and system for providing tile map service using solid compression
CN107609646B (zh) 一种残差网络实现方法、系统、设备及计算机存储介质
CN105357305A (zh) 文件发送方法和装置、文件接收方法和装置和终端设备
US20140195702A1 (en) Method of operating data compression circuit and devices to perform the same
JP2017098918A5 (ja)