JP2015521305A - 同期の信頼性のあるスイッチングのための方法及びスイッチングユニット - Google Patents

同期の信頼性のあるスイッチングのための方法及びスイッチングユニット Download PDF

Info

Publication number
JP2015521305A
JP2015521305A JP2015504813A JP2015504813A JP2015521305A JP 2015521305 A JP2015521305 A JP 2015521305A JP 2015504813 A JP2015504813 A JP 2015504813A JP 2015504813 A JP2015504813 A JP 2015504813A JP 2015521305 A JP2015521305 A JP 2015521305A
Authority
JP
Japan
Prior art keywords
message
ver2
ver1
aus
ein
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015504813A
Other languages
English (en)
Other versions
JP6167170B2 (ja
Inventor
ポレドナ、ステファン
Original Assignee
エフテーエス コンピューターテヒニク ゲゼルシャフト ミット ベシュレンクテル ハフツング
エフテーエス コンピューターテヒニク ゲゼルシャフト ミット ベシュレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エフテーエス コンピューターテヒニク ゲゼルシャフト ミット ベシュレンクテル ハフツング, エフテーエス コンピューターテヒニク ゲゼルシャフト ミット ベシュレンクテル ハフツング filed Critical エフテーエス コンピューターテヒニク ゲゼルシャフト ミット ベシュレンクテル ハフツング
Publication of JP2015521305A publication Critical patent/JP2015521305A/ja
Application granted granted Critical
Publication of JP6167170B2 publication Critical patent/JP6167170B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00Network arrangements or protocols for supporting network services or applications
    • H04L67/01Protocols
    • H04L67/10Protocols in which an application is distributed across nodes in the network
    • H04L67/1095Replication or mirroring of data, e.g. scheduling or transport for data synchronisation between network nodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0673Clock or time synchronisation among packet nodes using intermediate nodes, e.g. modification of a received timestamp before further transmission to the next packet node, e.g. including internal delay time or residence time into the packet
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1675Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1687Temporal synchronisation or re-synchronisation of redundant processing components at event level, e.g. by interrupt or result of polling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/44Distributed routing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/35Switches specially adapted for specific applications
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/552Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1629Error detection by comparing the output of redundant processing systems
    • G06F11/1641Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1695Error detection or correction of the data by redundancy in hardware which are operating with time diversity
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Hardware Redundancy (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Computer And Data Communications (AREA)

Abstract

本発明は、複数のノードコンピューターを備えて構成される分散コンピューターシステムにおいて、同期メッセージの信頼できるスイッチングを行うための方法に関する。当該方法において、IEEE規格1588に適合したトランスペアレントクロックによる管理が行われ、スイッチングユニットは、4つの個別のFCUを備えて構成される。【選択図】図2

Description

本発明は、複数のコンピューターを備えて構成される分散コンピューターシステムにおいて、同期メッセージを確実にスイッチングする方法に関し、当該方法においては、IEEE規格1588に適合したトランスペアレントクロック(transparent clock)による管理が行われるものである。
本発明は、さらに、そのような方法を実行するための装置に関する。
本発明は、コンピューター・テクノロジーの分野に属する。本発明は、マスタークロックによって生成される、TTイーサネットのSAE規格AS6802及びIEEE規格1588に適合する同期メッセージを、確実に分配することにより、イーサネットに基づいたリアルタイムシステムにおいて、物理的なグローバルタイムベースを確立可能とする、革新的な方法を提示するものである。
分散リアルタイムシステム(distributed real-time system)においては、複数のコンピューターが物理的プロセスを制御するが、すべてのコンピューターが、共通のグローバルタイムベース(非特許文献2)を有する場合に有利である。このようなグローバルタイムベースは、定期的な同期メッセージを受信することによって確立することができ、同期メッセージ(synchronisation message)は、フォールトトレラントのマスタークロック(fault-tolerant master clock)によって送信される。同期メッセージは、そのデータフィールド内に、マスタークロックによる送信時の瞬間時刻を含んでいる。同期メッセージの受信機では、通信システム内で同期メッセージが受信機に届くまでにかかった遅延時間の長さを正確に判定することによって、遅延によって生じた受信機でのタイムエラーを修正できなければならない。このため、TTイーサネットのSAE規格AS6802及びIEEE規格1588(非特許文献4)では、この修正を行うためのフィールド(時間差修正フィールド―TICフィールド)がイーサネットメッセージのデータフィールド内に設けられており、当該フィールドは、スイッチングユニット内におけるメッセージの遅延期間の合計を検出するために、トランスペアレントクロックにあるのと同様のスイッチングユニットによって、修正されなければならない。同期メッセージのTICフィールドの修正中に障害が起こると、スイッチングユニットから欠陥のある同期メッセージが出力される。
米国特許第4417334号Gunderson et al. Data processing system having dual-channel system bus.1983年11月22日特許許可 米国特許第5694542号 Kopetz, H. Time-triggered communication control unit and communication method. 1997年12月2日特許許可 米国特許第7839868号 Kopetz, H. Communication method and system for the transmission of time-driven and event-driven Ethernet messages. 2010年11月23日特許許可 米国特許第7349512号 Rausch et al. Clock synchronization in a distributed system.2008年3月25日特許許可 米国特許第7912094号 Hall, et al. Self-checking pair-based master/follower clock synchronization.2011年3月22日特許許可 米国特許第8089991号 Ungermann. Network and method for clock synchronization of clusters in a time triggered network.2012年1月3日特許許可
Eidson, J.C. Measurement, Control and Communication Using IEEE 1588、(Springer publishing house 2006 Kopetz, H. Real-Time Systems, Design Principles for Distributed Embedded Applications. Springer publishing house.2011 SAE Standard AS6802 von TT Ethernet. URL: http://standards.sae.org/as6802 IEEE1588 Standard for a Precision Clock Synchronization Protocol for Network Measurement and Control Systems. URL: http://www.ieee1588.com/
本発明の目的は、複数のノードコンピューターを備えて構成される分散コンピューターシステムにおいて、同期メッセージの確実なスイッチングを実現することであり、当該スイッチングにおいては、IEEE規格1588に適合するトランスペアレントクロックと同様の管理が行われる。
本発明の目的は、導入部分で述べた方法によって達成され、本発明によれば、当該方法において、スイッチングユニットは、4つの個別のFCU、具体的には、入力要素EINと、2つの独立スイッチング要素VER1及びVER2と、出力要素AUSと、を備えて構成されており、送信ノードコンピューターからEINに届いたメッセージは、未修正のままで、EINから即座に前記2つの独立スイッチング要素VER1及びVER2に直接送られ、VER1は、前記メッセージの到着時にタイムスタンプを付与し、メッセージを分析し、メッセージのアドレスフィールドに関連する出力ポートにメッセージをスイッチングし、VER1は、メッセージをオープンし、メッセージ内のTICフィールドを修正することによって、VER1におけるメッセージの遅延期間を決定し、VER1は、修正されたメッセージのCRCフィールドを再計算することによってメッセージを再びクローズし、当該クローズドメッセージをAUSに送り、VER2は、前記メッセージの到着時にタイムスタンプを付与し、メッセージを分析し、メッセージのアドレスフィールドに関連する出力ポートにメッセージをスイッチングし、VER2は、メッセージをオープンし、メッセージ内のTICフィールドを修正することによって、VER2におけるメッセージの遅延期間を決定し、VER2は、修正されたメッセージのCRCフィールドを再計算することによってメッセージを再びクローズし、当該クローズドメッセージをAUSに送り、AUSは、VER1から送られたメッセージの内容が、VER2から送られたメッセージの内容と一致するかどうかをチェックし、AUSは、VER1から送られたメッセージの受信時刻と、VER2から送られたメッセージの受信時刻との間隔が、以下「間隔1」と呼ぶ所定の第1の間隔よりも小さいかどうかをチェックし、2つのTICフィールドにそれぞれ格納されている遅延値の差の絶対値が、以下「間隔2」と呼ぶ所定の第2の間隔よりも小さいかどうかをチェックし、これらのチェックの結果の1つがネガティブの場合、AUSは、指定された出力ポートからの出力メッセージの送信を中断する、または、入ってくるメッセージが誤りであると各メッセージ受信機が認識できるように、出力メッセージを変更する。
本発明は、スイッチングプロセス中に起こる同期メッセージ障害を特定することができるように、イーサネット同期メッセージ用のスイッチングユニットを確立するための方法を開示する。このような信頼できるスイッチングユニットによって、正しいメッセージを送信したり、メッセージの送信を中止したり、障害があると認識できるメッセージを送信したりすることができる。このような信頼できるスイッチングユニットは、フェイルサイレントと呼ばれる。平行して動作する2つのフェイルサイレントを用いることによって、障害を特定するだけでなく、許容することができる。
本明細書において用いられる用語を以下に説明する。イーサーネットメッセージは、ヘッダー、データフィールド、及び、冗長CRCフィールド(redundant CRC field)を含む。正しい「クローズド(closed)」メッセージにおいては、CRCフィールドは、メッセージの内容と一致する。一致するCRCフィールドが存在しない場合、メッセージは「オープン」である。メッセージのデータフィールドにおいて修正を行おうとする場合、まずそのメッセージをオープンしなければならない。メッセージがオープンされると、クローズドメッセージの中身がCRCフィールドと一致するかどうかがチェックされる。一致しない場合、当該メッセージは拒否される。オープンメッセージのデータフィールド内の修正を行った後、当該メッセージは再びクローズしなければならない。すなわち、このメッセージをさらに送信する前に、一致する新しいCRCフィールドを算出しなければならない。オープンメッセージにおいて修正を行った場合、修正中に発生する過渡障害(例えば自然宇宙放射によるSEU(シングルイベントアップセット: single event upset))が、メッセージ内に障害を引き起こす場合があり、この障害はメッセージをクローズした後も残る。
コンピューターの信頼性の分野では、「障害封じ込めユニット」(FCU)が、重要な意義を持つ(非特許文献2、136ページ)。FCUは、分離されたサブ要素であり、1つの障害による直接の影響を、このサブ要素内にとどめるものであると理解されている。
スイッチングユニットによるデータのスイッチングでは、ストアアンドフォワード方式(store and forward method)とカットスルー方式(cut through method)とに区別される。ストアアンドフォワード方式においては、スイッチングユニットに完全なメッセージが保管される一方、カットスルー方式では、スイッチングユニット内にメッセージ全体を保管することなく、即座に送信される。
本発明の核心は、以下の4つのFCU、すなわち、入力要素EIN、2つの独立したスイッチング要素VER1及びVER2、及び出力要素AUSによって、IEEE1588のための同期メッセージ用の信頼できるスイッチングユニットを確立することにある。
EINに届いたクローズド同期メッセージは、未修正のクローズド状態で、EINから、2つの独立FCU、すなわちVER1及びVER2に送られる。FCU VER1は、このメッセージをオープンし、TICフィールド(メッセージの遅延期間を明示している)を修正し、クローズしてから、このメッセージを出力要素AUSに送る。FCU VER2は、FCU VER1と同じプロセスを実行する。出力要素AUSは、VER1とVER2から得たクローズドメッセージの内容が一致するかどうかをチェックし、メッセージを指定の受信機に送信する。出力メッセージのチェックにおいて障害があると判定されると、当該メッセージが誤ったものであると受信機が認識できるように、出力メッセージのCRCフィールドが修正される。物理的な時間は、アナログ変数であるので、VER1及びVER2によって決定される遅延期間は、デジタルビットレベルで一致していると判断することはできない。従って、これらの値の差が、既知の所定の間隔よりも小さい場合に、遅延期間が一致していると判定する。VER1及びVER2によって修正されていない2つのメッセージ内のフィールドは、ビットレベルで一致していなければならない。TICフィールドにおけるビットパターンが異なるために、正しいメッセージでも、CRCフィールドが異なる可能性もある。提案されたスイッチングユニットでは、4つのFCUの1つにおいてスイッチング中に発生する個々の物理的な障害を特定することができる。
本発明の重大な革新は、(1)既存のイーサネット又はTTイーサネット(非特許文献3)又はIEEE1588クロック同期(非特許文献1)規格に適合したままで、標準化されたイーサネット環境に信頼性の高いクロック同期をシームレスに統合すること、(2)障害が発生した場合でも、分散型の安全性リアルタイムシステムにおいて必要な分離を確保するフェイルサイレントイーサネットスイッチを創造すること、にある。
信頼性の高いクロック同期のための公知の方法はすべて、イーサネット規格には適合しない方策に基づいている。例えば、Hall(特許文献5)は、独自の信頼性の高い通信システムである、編組リング(braided ring)におけるクロック同期の問題を扱っている。TTP(特許文献2)及びFlexRay(特許文献4)は、フォールトトレラントクロック同期のためのイーサネットに適合する解決策を提示しておらず、記載された解決策をイーサネット環境に適用することはできない。Ungermann(特許文献6)によって提案されたクロック同期のための方法においては、障害検出及び障害許容の問題については言及されていない。同一機能を有する複数のFCUの結果の比較によって障害を特定する方法は、20年以上前から知られており(例えばGunderson(特許文献1)参照)、従来技術の一部と考えられるべきである(非特許文献2、156ページ)。
本発明は、クロック同期のためのTTイーサネットのSAE規格AS6802及びIEEE規格1588に適合する、同期メッセージの信頼性のあるスイッチングのための革新的な方法および装置を開示している。本発明によれば、スイッチングユニットは、4つのフォールト封じ込めユニットから構成されており、このうちの単独で設けられるFCUは、CRC多項式によってクローズされたメッセージのみを処理するのに対し、オープンメッセージは、同一機能を有する2つのFCUによって処理される。スイッチングユニットのこのような構成によれば、スイッチング処理中に発生するいかなる物理的な個々の障害も特定することができる。このように動作する2つのスイッチングユニットを設けることによって、フォールトトレラントシステムを構築することができる。
上述した目的は、このような方法を実行するための装置、またはこのような方法において使用するための装置、特に、スイッチングユニットにおいて、達成される。
装置の一実施形態においては、4つのサブ要素、EIN、VER1、VER2、AUSは、異なるチップに設けられている。
別の実施形態においては、4つのサブ要素、EIN、VER1、VER2、AUSは、同一の2つのチップに設けられており、対応するFCUは、ハードウェアレベルで同期される。
4つのサブ要素、EIN、VER1、VER2、AUSは、ASICに設けられていいてもよく、あるいは、4つのサブ要素、EIN、VER1、VER2、AUSは、FPGAに設けられていてもよい。
本発明のさらに好適な実施形態は、以下に記載されており、これらは互いに追加、代用、または組み合わせることによって実施することができる。すなわち:
前記メッセージは、FCU EIN及びFCU AUSにおいて、カットスルー方式で処理される。
VER1における処理と、VER2における処理とは、1つまたは複数のサイクルだけ時間がずれている。
VER1とVER2とは、異なるデータを提供する。
メッセージの時間制御伝達のためのコンフィギュレーションデータは、VER1及びVER2の両方に冗長性をもって格納されている。
VER1及びVER2に格納されたデータは、障害特定コードで保護されている。
VER1及びVER2に格納されたデータは、障害修正コードで保護されている。
コンフィギュレーションデータは、暗号で保護されたプロトコルを介してロードされる。
VER1及びVER2における処理は、同じクロックによって駆動される。
本発明を、以下の図面に基づいて、より詳細に説明する。
3つのノードコンピューター及び2つのスイッチングユニットを有する分配システムを示す。 スイッチングユニットの内部構造を示す。
以下の具体例は、本発明の可能な実施形態に関する。
図1は、3つのノードコンピューター101、102、103、及び、2つのスイッチングユニット110、120、を有する分散システムを示す。スイッチングユニット110は、二方向通信チャンネル1、2、3を介して、対応するノードコンピューターに接続されており、スイッチングユニット120は、二方向通信チャンネル4、5、6を介して、対応するノードコンピューターに接続されている。3つのノードコンピュータのうちの2つ、例えば、ノードコンピュータ101及び102は、タイムマスターの機能を実行し、フェイルサイレントイーサネットに適合する同期メッセージ(fail-silent Etherrne-compatible synchronisation message)を、定期的に送信する。当該メッセージは、メッセージのデータフィールド内に、送信時刻に加えて、TTイーサネットのSAE標準AS6802及び/又はIEEE1588規格(トランスペアラントクロック)に従ったTICフィールドを含んでおり、TICフィールドは、当該通信システムにおける送信機と受信機との間のメッセージの遅延時間を明示している。本発明によれば、ノード計算機は、ネットワークを介して、複数のスイッチングユニットと通信を行う。
図2は、スイッチングユニット110の内部構造を示す。図2において、110(図1)の3つの二方向通信チャンネル1、2、3のそれぞれが、2つの一方向通信チャンネルに分かれている。通信チャンネル11は、スイッチングユニットへの入力チャンネル1を構成し、通信チャンネル12は、スイッチングユニットからの出力チャンネル1を構成する。21は、図1の2の入力チャンネルを構成し、22は2の出力チャンネルを構成し、31は、図1の3の入力チャンネルを構成し、32は3の出力チャンネルを構成する。スイッチングユニット110には、4つのFCUが設けられている。これらはすなわち、入力要素EIN240、スイッチング要素VER1 250、VER2 260、及び、出力要素270である。入力要素EIN240は、通信チャンネル245を介して、スイッチング要素VER1 250に接続されており、また、通信チャンネル246を介して、スイッチング要素VER1 260にも接続されている。スイッチング要素VER1 250は、出力チャンネル257を介して、出力要素AUS270に接続されており、スイッチング要素VER2 260は、出力チャンネル267を介して、前記出力要素に接続されている。内部通信チャンネル245、246、257、267は、スイッチングユニット110内に設けられたものであるが、高負荷においても、確定的な挙動(deterministic behaviour)を示すように構成されている(非特許文献2、p.125参照)。すなわち、メッセージが、3つの入力チャンネル11、21、31のすべてを通って同時に届くように構成されている。
入力チャンネルの1つ、例えばチャンネル11を通って入力されたクローズド同期メッセージ(closed synchronisation message)は、オープンされないまま、入力要素EIN240から、カットスルー方式にて、技術的に可能な限り早く、チャンネル245及び246を介して、2つの独立FCU、すなわちVER1 250及びVER2 260に送られる。FCU250は、このメッセージの到着時刻を検出し、このクローズドメッセージの内容とCRCとが一致するかどうかをチェックする。内容が一致しない場合、このメッセージは拒絶される。内容が一致する場合、メッセージがオープンされ、必要とされるスイッチングが行われ、送信機と受信機との間のメッセージの遅延を明示するTICフィールドが、IEEE1588規格に従って新しいステートに変更される。次に、FCU250は、新しいCRCを算出することによって、当該メッセージをクローズする。このようにクローズされたメッセージは、直ちに指定された受信機に出力できるように、チャンネル257を介してFCU AUS270に送られる。FCU AUS270は、FCU250からのメッセージの到着時刻を検出する。FCU VER2 260は、FCU VER1 250と平行して、FCU250と同様の処理を行う。両方のFCU、すなわちVER1 250とVER2 260とが実質的に同時に同じ処理を行うため、障害が無い場合は、2つの出力メッセージは、所定の間隔1内でAUS270に届く。VER1 250からの出力メッセージを受信し始めた時刻と、VER2 260からの出力メッセージを受信し始めた時刻との差の絶対値が、間隔1内であるとAUSが判断すると、AUS270は、即座にカットスルー方式でメッセージの送信を始める。VER1 250及びVER2 260からの2つのメッセージのTICフィールドがAUS270に届くとすぐに、AUS270は、これら2つのTICフィールドが一致するかどうかをチェックする。2つのTICフィールド内の値の差の絶対値が間隔2より小さい場合、これらのTICフィールドは一致しているものとする。間隔1及び間隔2の長さは、時間表示のデジタル化の障害、及び、FCU VER1 250とVER2 260との発振器周波数の違いに起因する、VER1 250とVER2 260との処理時間の違いに基づいて、決定される。TICフィールドが一致しない場合、すなわち、障害が発見された場合、AUS270は進行中の送信を中断する、あるいは、当該メッセージが誤ったものであると受信機が認識できるように、出力メッセージのCRCフィールドを変更する。次に、AUS270は、中断の理由が記録された障害通知メッセージをモニターコンピューターに送る。
FCUの定義によれば、4つのFCUの1つにおいて起こる障害は、他の3つのFCUには、何ら直接的影響を及ぼさない。スイッチングユニット110の4つのFCU、240、250、260、270の1つにおいて、スイッチング中に障害が起こると、当該障害は以下のようにして検出される。すなわち、FCU240及び270においては、クローズドメッセージのみが処理される。クローズドメッセージ内の障害は、当該メッセージに含まれるCRCフィールドについてメッセージをチェックすることによって検出される。FCU VER1 250又はFCU VER2 260によるオープンメッセージの処理中に障害が起こると、FCU AUS 270が、2つの独立したFCU250、260から届くメッセージを比較することによって、当該障害を検出する。
障害が起こった場合に、FCU EINとFCU AUSとでメッセージが一時的に格納される時間が異なることを防ぐために、FCU EIN及びFCU AUSではカットスルー方式でメッセージが処理される。この設計により、これら2つのFCUにおいては、既知の一定の遅延時間が確保される。
同じ障害原因(例えば、電力供給の中断や落雷)によってFCU250及び260で同じ障害が起こる可能性を低減するため、FCU250及び260におけるメッセージの処理を、所定数のサイクルだけずらして行うことができ、FCU250と260とが異なる情報を提供する構成を選択することができる。
メッセージをTTイーサネット方式(TTイーサネットのSAE規格AS6802)に従ってスイッチングする場合、FCU250及びFCU260にコンフィギュレーションデータを格納しなければならない。本発明によれば、FCU250及びFCU260内のコンフィギュレーションデータは、障害特定または障害修正用にコード化されており、メモリー障害の結果を特定または修正できるようになっている。あるいは、FCU250及びFCU260内のデータは冗長性をもって格納することもできる。コンフィギュレーションデータは、暗号で保護された転送プロトコル(非特許文献2、p.141)によって、FCU250及びFCU260にロードされる。
上述した同期メッセージのスイッチング方法は、様々な態様で実施することができる。障害封じ込め特性を最適化するために、各FCUが、専用のクロックを有する専用のチップに設けられるように、4つの異なるチップ上で実施することができる。
上述した方法を2つの同一のチップにおいて実施することも可能であり、その場合、2つのチップのそれぞれが、FCU EIN、VER、AUSを含んでおり、対応関係にあるFCUのそれぞれが同期して機能する。
また、別の実施形態においては、4つのFCUのすべてが1つのASIC又は1つのFPGAチップに設けられる。1つのチップのみを用いる場合、そのサイクルは、単一のクロックに由来するものであってもよいし、複数のクロックに由来するものであってもよい。先で述べた間隔1及び間隔2は、選択された実施形態の方策によって異なる。

Claims (15)

  1. 複数のノードコンピューターを備えて構成される分散コンピューターシステムにおいて、同期メッセージの信頼できるスイッチングを行うための方法であって、IEEE規格1588に適合するトランスペアレントクロック管理が行われる方法において、
    スイッチングユニットは、4つの個別のFCU、具体的には、入力要素EINと、2つの独立スイッチング要素VER1及びVER2と、出力要素AUSと、を備えて構成されており、
    送信ノードコンピューターからEINに届いたメッセージは、未修正のままで、EINから即座に前記2つの独立スイッチング要素VER1及びVER2に直接送られ、
    VER1は、前記メッセージの到着時にタイムスタンプを付与し、メッセージを分析し、メッセージのアドレスフィールドに関連する出力ポートにメッセージをスイッチングし、VER1は、メッセージをオープンし、メッセージ内のTICフィールドを修正することによって、VER1におけるメッセージの遅延期間を決定し、VER1は、修正されたメッセージのCRCフィールドを再計算することによってメッセージを再びクローズし、当該クローズドされたメッセージをAUSに送り、
    VER2は、前記メッセージの到着時にタイムスタンプを付与し、メッセージを分析し、メッセージのアドレスフィールドに関連する出力ポートにメッセージをスイッチングし、VER2は、メッセージをオープンし、メッセージ内のTICフィールドを修正することによって、VER2におけるメッセージの遅延期間を決定し、VER2は、修正されたメッセージのCRCフィールドを再計算することによってメッセージを再びクローズし、当該クローズドメッセージをAUSに送り、
    AUSは、VER1から送られたメッセージの内容が、VER2から送られたメッセージの内容と一致するかどうかをチェックし、
    AUSは、VER1から送られたメッセージの受信時刻と、VER2から送られたメッセージの受信時刻との間隔が、以下「間隔1」と呼ぶ所定の第1の間隔よりも小さいかどうかをチェックし、2つのTICフィールドにそれぞれ格納されている遅延値の差の絶対値が、以下「間隔2」と呼ぶ所定の第2の間隔よりも小さいかどうかをチェックし、これらのチェックの結果の1つがネガティブの場合、AUSは、指定された出力ポートからの出力メッセージの送信を中断するか、または、入ってくるメッセージが誤りであると各メッセージ受信機が認識できるように、出力メッセージを変更する、方法。
  2. 前記メッセージは、FCU EIN及びFCU AUSにおいて、カットスルー方式で処理される、請求項1に記載の方法。
  3. VER1における処理とVER2における処理とは、1つまたは複数のサイクルだけ時間がずれている、請求項1に記載の方法。
  4. VER1とVER2とは、異なるデータを提供する、請求項1〜3のいずれか1つに記載の方法。
  5. メッセージの時間制御伝達のためのコンフィギュレーションデータは、VER1及びVER2の両方に冗長性をもって格納されている、請求項1〜4のいずれか1つに記載の方法。
  6. VER1及びVER2に格納されたデータは、障害特定コードで保護されている、請求項1〜5のいずれか1つに記載の方法。
  7. VER1及びVER2に格納されたデータは、障害修正コードで保護されている、請求項1〜6のいずれか1つに記載の方法。
  8. コンフィギュレーションデータは、暗号で保護されたプロトコルをにてロードされる、請求項5〜7のいずれか1つに記載の方法。
  9. VER1及びVER2における処理は、同じクロックによって駆動される、請求項1〜8のいずれか1つに記載の方法。
  10. 請求項1〜9のいずれか1つによる方法を実行するための装置。
  11. 4つのサブ要素、EIN、VER1、VER2、AUSは、異なるチップに設けられている、請求項10に記載の装置。
  12. 4つのサブ要素、EIN、VER1、VER2、AUSは、同一の2つのチップに設けられており、対応するFCUは、ハードウェアレベルで同期される、請求項10に記載の装置。
  13. 4つのサブ要素、EIN、VER1、VER2、AUSは、ASICに設けられている、請求項10に記載の装置。
  14. 4つのサブ要素、EIN、VER1、VER2、AUSは、FPGAに設けられている、請求項10に記載の装置。
  15. 請求項10〜14のいずれか1つによる装置を備える分散コンピューターシステム。
JP2015504813A 2012-04-11 2013-04-09 同期の信頼性のあるスイッチングのための方法及びスイッチングユニット Active JP6167170B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ATA433/2012A AT512742A1 (de) 2012-04-11 2012-04-11 Verfahren und Verteilereinheit zur zuverlässigen Vermittlung von Synchronisationsnachrichten
ATA433/2012 2012-04-11
PCT/AT2013/050084 WO2013152379A1 (de) 2012-04-11 2013-04-09 Verfahren und vermittlungseinheit zur zuverlässigen vermittlung von synchronisationsnachrichten

Publications (2)

Publication Number Publication Date
JP2015521305A true JP2015521305A (ja) 2015-07-27
JP6167170B2 JP6167170B2 (ja) 2017-07-19

Family

ID=48470671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015504813A Active JP6167170B2 (ja) 2012-04-11 2013-04-09 同期の信頼性のあるスイッチングのための方法及びスイッチングユニット

Country Status (6)

Country Link
US (1) US9503521B2 (ja)
EP (1) EP2803155B1 (ja)
JP (1) JP6167170B2 (ja)
CN (1) CN104412528B (ja)
AT (1) AT512742A1 (ja)
WO (1) WO2013152379A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10241858B2 (en) 2014-09-05 2019-03-26 Tttech Computertechnik Ag Computer system and method for safety-critical applications
FR3038709B1 (fr) * 2015-07-06 2018-07-06 Airbus Operations Ensemble de gestion de vol d'un aeronef et procede de surveillance d'un tel ensemble.
US10394669B2 (en) * 2015-10-16 2019-08-27 Tttech Computertechnik Ag Time-triggered process for the periodic fault-tolerant transmission of real-time data in a distributed computer system
DE102016223533A1 (de) * 2016-11-28 2018-05-30 Audi Ag Verfahren zum Übertragen von Nachrichten zwischen Steuergeräten eines Kraftfahrzeugs sowie Switchvorrichtung und Kraftfahrzeug
CN108809466A (zh) * 2017-05-05 2018-11-13 中国航空无线电电子研究所 一种同步tte网络与ttp总线网络时钟的方法
CN108769285B (zh) * 2018-05-24 2021-01-05 西安电子科技大学 时间触发以太网业务的分层编址方法
US11303584B2 (en) 2018-12-13 2022-04-12 Honeywell International Inc. Dual fault-tolerant network using guardian interlocking
EP3883153B1 (en) * 2020-03-20 2022-07-06 ADVA Optical Networking SE System and method of synchronizing a distributed clock in a packet-compatible network
EP3902166B1 (de) 2020-04-21 2022-03-23 TTTech Computertechnik Aktiengesellschaft Fehlertoleranter zeitserver für ein echtzeitcomputersystem
US11665112B2 (en) * 2020-09-02 2023-05-30 Honeywell International Inc. Self-checking node
CN115277679B (zh) * 2022-07-29 2024-04-12 山石网科通信技术股份有限公司 文件同步方法和系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717978A1 (en) * 2005-04-27 2006-11-02 Rockwell Automation Technologies, Inc. Time synchronization, deterministic data delivery and redundancy for cascaded nodes on full duplex ethernet networks
WO2011058625A1 (ja) * 2009-11-11 2011-05-19 三菱電機株式会社 通信システム、通信装置および時刻同期方法
WO2011123877A1 (de) * 2010-04-07 2011-10-13 Fts Computertechnik Gmbh Verfahren und apparat zur fehlertoleranten zeitgesteuerten echtzeitkommunikation

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583161A (en) 1981-04-16 1986-04-15 Ncr Corporation Data processing system wherein all subsystems check for message errors
US4512011A (en) 1982-11-01 1985-04-16 At&T Bell Laboratories Duplicated network arrays and control facilities for packet switching
US4551833A (en) 1983-08-10 1985-11-05 At&T Bell Laboratories Distributed monitoring of packet transmission delay
DE4432061C1 (de) 1994-09-09 1995-12-07 Philips Patentverwaltung Paketübertragungssystem
US5694542A (en) 1995-11-24 1997-12-02 Fault Tolerant Systems Fts-Computertechnik Ges.M.B. Time-triggered communication control unit and communication method
DE60138182D1 (de) 2001-07-26 2009-05-14 Bayerische Motoren Werke Ag Uhrensynchronisation in einem verteilten System
AT411948B (de) 2002-06-13 2004-07-26 Fts Computertechnik Gmbh Kommunikationsverfahren und apparat zur übertragung von zeitgesteuerten und ereignisgesteuerten ethernet nachrichten
DE10249592A1 (de) * 2002-10-24 2004-06-17 Abb Research Ltd. Datenverarbeitungsknoten für ein Leitsystem
EP1672505A3 (en) * 2004-12-20 2012-07-04 BWI Company Limited S.A. Fail-silent node architecture
US7633870B2 (en) * 2005-04-18 2009-12-15 Symmetricom, Inc. Network forwarding device and method that forward timing packets through the device with a constant delay
EP1894113B1 (de) * 2005-06-23 2020-06-03 Hilscher Gesellschaft für Systemautomation mbH Verfahren zur datenkommunikation von busteilnehmern eines offenen automatisierungssystems
WO2008029319A2 (en) 2006-09-06 2008-03-13 Nxp B.V. Network and method for clock synchronization of clusters in a time triggered network
US7912094B2 (en) 2006-12-13 2011-03-22 Honeywell International Inc. Self-checking pair-based master/follower clock synchronization
US20080175275A1 (en) * 2007-01-22 2008-07-24 Samsung Electronics Co., Ltd. Time synchronization method between nodes in network and apparatus for implementing the same
DE112007003434B4 (de) * 2007-04-04 2014-11-06 Mitsubishi Electric Corp. Kommunikationssystem, Verwaltungsgerät, Kommunikationsgerät und Computerprogramm zur Zeitsynchronisation zwischen mehreren Knotengeräten, die zur Bildung eines Netzwerks vom Ringtyp verbunden sind
CN102282787B (zh) * 2008-06-02 2015-01-14 Tttech电脑技术股份公司 将分布式计算机网络中的本地时钟同步的方法
CN101726728B (zh) * 2008-10-30 2012-08-22 北京时代之峰科技有限公司 一种时钟相位合成计数方法及装置
CN101494613B (zh) * 2009-02-24 2012-04-04 华为技术有限公司 时钟报文隧道传输的方法、网络节点和通信系统
US8428045B2 (en) * 2010-03-16 2013-04-23 Harman International Industries, Incorporated Media clock recovery
US9300558B2 (en) * 2010-10-04 2016-03-29 Nec Corporation Delay measurement system and delay measurement method, as well as delay measurement device and delay measurement program

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717978A1 (en) * 2005-04-27 2006-11-02 Rockwell Automation Technologies, Inc. Time synchronization, deterministic data delivery and redundancy for cascaded nodes on full duplex ethernet networks
WO2011058625A1 (ja) * 2009-11-11 2011-05-19 三菱電機株式会社 通信システム、通信装置および時刻同期方法
WO2011123877A1 (de) * 2010-04-07 2011-10-13 Fts Computertechnik Gmbh Verfahren und apparat zur fehlertoleranten zeitgesteuerten echtzeitkommunikation

Also Published As

Publication number Publication date
WO2013152379A1 (de) 2013-10-17
EP2803155A1 (de) 2014-11-19
US20150063362A1 (en) 2015-03-05
CN104412528A (zh) 2015-03-11
EP2803155B1 (de) 2016-04-06
JP6167170B2 (ja) 2017-07-19
AT512742A1 (de) 2013-10-15
US9503521B2 (en) 2016-11-22
CN104412528B (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
JP6167170B2 (ja) 同期の信頼性のあるスイッチングのための方法及びスイッチングユニット
US9769047B2 (en) Time synchronization architecture in a network device
US9647880B2 (en) Real-time distributed network slave device, real-time distributed network and method therefor
US9063837B2 (en) Method and device for fault-tolerant, time-controlled real-time communication
EP2490357B1 (en) A method of time synchronization of free running nodes in an avionics network
CN103067112B (zh) 时钟同步方法、装置及网络设备
JP2014520419A (ja) 高可用性グランド・マスタ・クロックを実装するためのネットワークおよび方法
WO2013064866A1 (en) Real-time distributed network module, real-time distributed network and method therefor
CN101511042B (zh) 一种同步数据的方法及其装置
CN102833061A (zh) 基于无缝冗余环网的提高时钟精度的方法及节点
US11599090B2 (en) System and method of network synchronized time in safety applications
WO2014006446A1 (en) Ethercat packet forwarding with distributed clocking
US8498276B2 (en) Guardian scrubbing strategy for distributed time-triggered protocols
JP5120097B2 (ja) 時間同期システムおよび時間同期装置
JP6045950B2 (ja) 通信制御装置及び通信システム
JP2007515878A (ja) 送信スケジュール実施用の投票機構
CN104486017B (zh) 一种基于ip光传输的卫星授时多节点同步监测方法
KR20040078113A (ko) 고장에 대처할 수 있는 시간동기 기술
KR20200095401A (ko) 하나 이상의 투표자 엘리먼트들을 사용하여 데이터 사본들을 크로스 체크하는 장치 및 방법
US11777628B2 (en) Hitless protection for packet based digitized clock distribution
US20210328730A1 (en) Fault-tolerant distribution unit and method for providing fault-tolerant global time
Paulitsch et al. Starting and resolving a partitioned brain
Weigong et al. A novel time synchronization method for dynamic reconfigurable bus
Oliveira et al. Deployment and evaluation of PTPv2 in a PRP network
Böhm Introduction to FlexRay and TTA

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170626

R150 Certificate of patent or registration of utility model

Ref document number: 6167170

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250