JP2015520976A

JP2015520976A - 時分割複信（ｔｄｄ）通信システムの効率的な並列試験方法

Info

Publication number: JP2015520976A
Application number: JP2015510328A
Authority: JP
Inventors: オルガード、クリスチャン・ヴォルフ; ワン、ルイズ; エルドガン、エルデム・サーカン; フィリップ、マシュー
Original assignee: Litepoint Corp
Current assignee: Litepoint Corp
Priority date: 2012-05-02
Filing date: 2013-04-24
Publication date: 2015-07-23
Anticipated expiration: 2033-04-24
Also published as: JP6271520B2; TWI578725B; TW201347436A; US20130294255A1; KR20150009551A; CN104471880B; WO2013165772A1; US8867372B2; CN104471880A

Abstract

本明細書で説明する本発明は、記憶された、予め定義された試験シーケンスを備えた被試験デバイス（ＤＵＴ）、ベクトル信号生成（ＶＳＧ）及びベクトル信号解析（ＶＳＡ）機能性が装備された試験器、及び、Ｂｌｕｅｔｏｏｔｈ（登録商標）又は他の時分割複信（ＴＤＤ）を基本とする通信を使用するＤＵＴに向けて試験高効率化を取得するためにループバック試験機能及びシングルエンド試験機能を組み合わせる新規な方法を利用する。

Description

本発明は、一般的に、電子装置を試験するためのシステム及び方法に関する。より詳細には、本発明は、デバイスからの最小限のフィードバックを必要とする、ハードウェア構成要素、ファームウェア構成要素、及び／又はソフトウェア構成要素からなる試験プラットフォームを使用して無線デバイスを試験するためのシステム及び方法の改善に関する。

今日の携帯用デバイスの多くは、電話、デジタルデータ転送、地理的位置決め等に無線「接続」を利用している。周波数スペクトル、変調方法、及び電力スペクトル密度における差異にもかかわらず、無線接続性の規格は、同期させたデータパケットを使用してデータを伝送し、これを受信する。

一般に、これらの無線接続性能の全て（例えば、ＷｉＦｉ、ＷｉＭＡＸ、Ｂｌｕｅｔｏｏｔｈ（登録商標）など）は、それらの接続性能を有するデバイスが順守しなければならないパラメータ及び制限を指定する業界承認規格（例えば、ＩＥＥＥ８０２．１１及びＩＥＥＥ８０２．１６）によって定義される。

一連のデバイス開発に沿ったいずれかの時点において、デバイスがその規格の仕様内で動作するということを試験し、かつ検証する必要があり得る。そのようなデバイスの殆どは、送受信機であり、すなわち、無線ＲＦ信号を送受信するものである。そのようなデバイスを試験するために設計される専用のシステムは、典型的には、デバイスの送信信号を受信及び解析するように設計され、かつ、業界承認の規格に従った信号を送ることにより、デバイスがその規格に従って無線信号を受信及び処理しているか否かを判定するように設計される、サブシステムを含む。

ますます、無線デバイスは、セルラー３Ｇ、ＩＥＥＥ８０２．１１ｘ、Ｂｌｕｅｔｏｏｔｈ（登録商標）など、様々な無線能力の動作を制御するために組み込み制御サブシステムを使用しつつある。そのようなデザインは、試験制御インタフェース選択肢を制限し、そして、直接に特定のサブシステムでよりはむしろ組み込みコントローラを介して制御を達成することを強制する場合がある。更に、そのようなデバイスを製造するコスト及び製造中に該デバイスの動作を試験するコストの両方を削減しなければならない圧力が絶えずある。試験の完全性を損なうことなく、そのようなデバイスを試験するのに必要とされる時間を短縮するできる技術革新があれば、結果的に、試験コストの節減となる。

図１は、ベクトル信号解析（ＶＳＡ）及びベクトル信号生成（ＶＳＧ）機能性を行う試験器１０４と、記憶された予め定義された試験シーケンス１０２での被試験デバイス（ＤＵＴ）１０１と、試験器を制御するＰＣコントローラ１０６とを概ね含むことができる従来の試験構成１００を示す。双方向通信インタフェース１０３が、ＤＵＴ１０１と試験器１０４との間の通信をサポートする。同様に、双方向通信インタフェース１０５が、ＰＣコントローラ１０６と試験器１０４との間の通信をサポートする。双方向通信インタフェース１０３、１０５は、導電又は無線（例えば、ＲＦ、ＩＲなど）インタフェースであり得る。ＤＵＴ１０１は、図示するように、ＤＵＴ１０１及び試験器１０４が「認識して」いる予め定義された試験シーケンス１０２を記憶することができる。この構成により、ＤＵＴと試験器との間の試験に関連がない通信相互作用の回数を低減することができる。

図２に示されているように、図１の試験システムを使用してループバックテストを実行することができ、試験器２０２により送られたパケット２０３、２０４、２０５が、ＤＵＴ２０１により受信される。次に、ＤＵＴ２０１が、それぞれ、新しいパケット２０６、２０７、２０８として組み込まれた状態で受信されたパケットペイロードを試験器２０２に送り返すことになる。このように、試験器２０２が３つのタイムスロットを使用して３つのパケットを送った場合、ＤＵＴ２０１が、３つのタイムスロットを使用して３つのパケットをループバックすることになる。総使用時間は、この場合、６タイムスロットになる。有用であると判明しているが、広範囲にわたる試験シーケンス、及び、複数のデバイスには、更なるタイムスロットが必要になる。

開示されたシステムを効率的に試験しようと、他のシステム及び方法も採用されてきた。図３に示されているように、図２の同じ装置が、今度は、試験器３０５と被試験複数のＤＵＴ３０１〜３０４との間にマルチポートインタフェース３１０を増設して使用されている。マルチポートインタフェース又はスプリッタインタフェース３１０が採用されており、一連のパケット３０６、３０７、３０８を並行して複製することができる。この例示的な構成では、マルチポートインタフェース３１０は、４台のＤＵＴが同時に試験されるように構成された４ポートスプリッタ（１ポート入／４ポート出）である。試験器３０５は、単一のＶＳＧを使用して、当技術分野で良く知られているように、スプリッタ３１０の回路を使用して複製される一連のパケット３０６、３０７、３０８を送る。マルチポートインタフェース３１０は、試験器３０５の一部（例えば、内部にある）とすることができ、かつ、ホストコントローラにより制御することができるか、又は、制御インタフェース（図示せず）を介して試験器３０５とは別個である（例えば、外部にある）とすることができ、かつ、試験器３０５のホストコントローラにより制御することができる。ＶＳＧにより送られたそれぞれのパケットにより、結果的に、図示するように、ＤＵＴ３０１、３０２、３０３、３０４のそれぞれに送られるデータパケット３０６、３０７、３０８の４つのコピーが得られる。その結果として、３つのＶＳＧパケットを送るのに使用された３つのタイムスロットにより、結果的に、パケットの４つのコピーの３つの組が、４台のＤＵＴ３０１、３０２、３０３、３０４により受信される。結果的に、上述した３つのパケットを受信するのに必要とされるＤＵＴ当たりの試験時間は、単一のＤＵＴ試験の場合の試験時間の１／４である。

それでも、そのようなデバイスを製造するコスト及び製造中に該デバイスの動作を試験するコストの両方を削減しなければならない圧力が絶えずある。試験の完全性を損なうことなく、そのようなデバイスを試験するのに必要とされる時間を短縮できる技術革新があれば、最終的に、その結果として、試験コストを節減することが期待される。結果的に、これらの目標に対処して達成することができる革新的なシステム及び技術に対する必要性が存在している。

本明細書で説明する本発明は、記憶された予め定義された試験シーケンスを備えた被試験デバイス（ＤＵＴ）、ベクトル信号生成（ＶＳＧ）及びベクトル信号解析（ＶＳＡ）機能性が装備された試験器、及び、Ｂｌｕｅｔｏｏｔｈ（登録商標）又は他の時分割複信（ＴＤＤ）基本とする通信を使用するＤＵＴに向けて試験高効率化を取得するためにループバック試験機能及びシングルエンド試験機能を組み合わせる新規な方法を利用する。

本発明は、以下に記載される詳細な説明、及び本発明の様々な実施形態の添付図面から、より完全に理解されるが、しかしながら、これらは、本発明を特定の実施形態に限定するように解釈されるべきではなく、単に説明及び理解のためのものである。
図１は、従来の無線試験システムを示す。図２は、従来の試験方法に従ったループバック−形式の試験を示す。図３は、一連のパケットが従来のデザインに従って並行して複製されるマルチポートインタフェースを含む無線試験システムを示す。図４は、例示的な開示される実施形態に従った、試験の設備環境の機能ブロック図である。図５は、開示される例示的な実施形態に従った、改善された試験及び確認スキームを含む、図３の無線試験システムを示す。図６は、例示的な開示される実施形態に従った、シングルエンド試験を示す。図７は、開示される例示的な実施形態に従った、改善された試験及び確認スキームを含む、図６の無線試験システムを示す。図８は、例示的に開示される実施形態に従った、試験方式、ループバック応答、及びビット誤り率サマリを示す。図９は、例示的に開示される実施形態に従った、別の試験方式、ループバック応答、及びビット誤り率サマリを示す。図１０は、例示的に開示される実施形態に従った、理想的な試験シナリオを示す。図１１は、例示的に開示される実施形態に従った、非理想的な試験シナリオを示す。

本発明が、ここで図面を参照して説明されるが、全体を通じて、同様の参照数字は、同様の部分を指す。以下の詳細な説明は、添付図面を参照してなされるが、特許請求される本発明の例示的実施形態のものである。そのような説明は、例示的なものであって、本発明の範囲に関して限定するものではない。そのような実施形態は、主題となる発明を当業者が実施することを可能にするために、十分詳細に説明されるものであり、主題となる発明の趣旨又は範囲から逸脱することなく、何らかの変型を使用して、他の実施形態を実施することができる点が理解されるであろう。

本発明の開示を通じて、内容から反対であるという明確な指示がなければ、説明するような個々の回路要素は、数において単数の場合もあれば複数の場合もあることが理解されるであろう。例えば、「回路」及び「回路機構」という用語は、説明される機能を提供するための、単一の構成要素、あるいは、能動的及び／又は受動的のいずれかであって、一体的に接続されるか若しくは他の方法で結合される（例えば、１つ以上の集積回路チップとして）複数個の構成要素のいずれかを含み得る。更には、「信号」という用語は、１つ以上の電流、１つ以上の電圧、又はデータ信号を指す場合がある。図面内では、同様又は関連する要素は、同様又は関連する英字、数字、若しくは英数字の指示子を有する。更には、本発明は、個別の電子回路機構（好ましくは、１つ以上の集積回路チップの形態）を使用する実装に関連して論じられているが、そのような回路機構の任意の部分の機能を、処理される信号周波数又はデータ転送速度に応じて、適切にプログラムされた１つ以上のプロセッサを使用して、代替的に実装することができる。

本明細書で説明する本発明は、被試験デバイス（ＤＵＴ）内に記憶された予め定義された試験シーケンスを使用する利点を組み込むことにより、時分割複信（ＴＤＤ）を基本とする通信システム（例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標））の試験時間を短縮するものである。更に、本発明は、通常であれば、同時に、同じスペクトルを使用して、ＤＵＴに結果を送らせると、そのように結果を送ることができなくなると思われる、ＤＵＴを並行して試験する手段を組み込むものである。好適な実施形態は、記憶された予め定義された試験シーケンスを備えた被試験デバイス（ＤＵＴ）、ベクトル信号生成（ＶＳＧ）及びベクトル信号解析（ＶＳＡ）機能性が装備された試験器、及び、Ｂｌｕｅｔｏｏｔｈ（登録商標）又は他の時分割複信（ＴＤＤ）を基本とする通信を使用するＤＵＴに対して試験高効率化を取得するために、ループバック試験機能及びシングルエンド試験機能を組み合わせる新規な方法を利用する。

説明される実施形態の試験装置は、例えば、ベクトル信号発生器（ＶＳＧ）及びベクトル信号解析器（ＶＳＡ）などの他の電子的構成要素を含む、無線試験器を含み得る。ＤＵＴは、ホストプロセッサ、メモリ（例えば、不揮発性メモリ）、無線送受信機、及び、１台以上の周辺デバイスを含む、多数の組み込みサブシステムなどの、１つ以上の電子的構成要素並びに機器構成を含み得る。ホストプロセッサは、様々な制御インタフェースを介して、メモリ、無線送受信機、及び周辺デバイスを制御するように構成することができる。典型的には、メモリは、ファームウェアとして、ＤＵＴによって使用されるプログラムを記憶する。コントローラは、通信チャネル、例えば、ユニバーサルシリアルバス（ＵＳＢ）、シリアルペリフェラルインタフェース（ＳＰＩ）、ＲＳ−２３２シリアルインタフェース、汎用インタフェースバス（ＧＰＩＢ）、イサーネットなど）を介して試験装置を制御する製造試験ソフトウェアを実行するように概ね構成することができる。試験装置は、有線又は無線インタフェースであることができる通信チャネルを介して（内部無線送受信機を介してなど）ＤＵＴと通信するように構成される。試験装置は、信号送信機能、信号受信機能、及び信号解析機能を提供することが必要となる。これらの機能がどのように実装されるかに応じて、そのような計装を、１つの試験機器によって、又は複数の試験機器を一体的に結合させることによって実装し得ることが、容易に理解されよう。

図４に示されているように、本発明に係る試験方法の例示的な実施形態は、当技術分野で良く知られているハードウェア１１００を使用して実施することができる。例えば、試験器１１０４は、データパケットを被試験デバイス（ＤＵＴ）１１０１に伝達する試験信号１１１０を提供するベクトル信号発生器（ＶＳＧ）といった信号源１１０８を一般的に含むことができる。返礼として、ＤＵＴ１１０１は、返信データパケット１１１２を、典型的にはベクトル信号解析器（ＶＳＡ）といった試験器１１０４内の受信器１１１４に送信するように構成することができる。（ＤＵＴ１１０１が典型的には無線通信デバイスであり、信号１１１０、１１１２が伝達される通信チャネルは、無線とすることもできるが、製造試験環境において、そのような通信チャネルは、有線であることの方が多い）述べたように、試験器１１０４は、コントローラ１１０６（例えば、パーソナルコンピュータ）の制御下にあり、該コントローラは、様々な制御信号及び試験データが伝達される制御信号１１１６を介して試験器１１０４と通信する。

図５は、（図３に示すように）４台のＤＵＴのループバック応答を示す。（試験器によりＤＵＴに送られた）一連のパケットが、新しいパケット内に組み込まれた後にＤＵＴにより試験器に送り返される。明らかに、ＤＵＴは、特定のタイムスロット中に試験器からパケットを受信しないときにはパケットを返信しないことになる。したがって、それぞれのＤＵＴは、（図３の場合と同様に）試験器により送られたペイロードデータを含むそれぞれのパケットを送り返すように構成される。試験器インタフェース４０６が、ループバックされた着信パケット間での選択を可能にし、それで、一度に１つずつ上述したループバックされたパケットを解析する。図５に示されているように、タイムスロット１中、試験器４０５が、ポート１をサンプリングするが、そのポートに接続されたＤＵＴは、この場合、パケットを受信せず、かつ、パケットを返信もない。したがって、タイムスロット１中にはデータ捕捉がない。タイムスロット２にて、ポート１をサンプリングする試験器は、確かにパケットを捕捉し、この時点で、ポート２に移動する。次のｎ個のタイムスロット中、パケットは、ポート２では受信されない。試験器４０５は、この発生を故障として記録して、この試験の残り中には、ポート２をもはやサンプリングしないことになる。今度は、ｎ＋２個のタイムスロットの終了時に、試験器４０５は、ポート３に移動し、この時点では、３台の残りで、かつ作業中のＤＵＴは、全て、ループバック返信パケットを送っている。それで、タイムスロット２＋ｎ＋１にて、試験器４０５は、ポート３にてパケットを捕捉して、ポート４に移動することになる。タイムスロット２＋ｎ＋２にて、試験器４０５は、ポート４で返信パケットを捕捉することになる。ここでは、４から１への切り替え又は減衰が発生し、その結果、試験器４０５のＶＳＡは、受信されたループバックパケットを一度に１つずつ受信して解析することができる。１つの開示された実施形態では、インタフェース４０６は、試験器４０５の一部である（例えば、内部にある）とすることができ、かつ、試験器４０５のホストコントローラにより制御することができる。別の実施形態では、試験器インタフェース４０６は、試験器４０５とは別個のもの（例えば、外部にある）とすることができ、かつ、制御インタフェース（図示せず）を介して試験器４０５のホストコントローラにより制御することができる。

一部の実例では、一部のパケットは、１台以上のＤＵＴにより受信されない場合があり、したがって、それぞれのタイムスロット中にループバックパケットを生成しない場合がある。例えば、一部のパケットが１台以上のＤＵＴにより受信されない場合があるのは妥当なことであり、パケットは、ＤＵＴの感度範囲近傍で試験器により送られるからである。実際の捕捉には、試験器が、先のパラグラフで説明したように、パケットは受信されず、したがって、ループバックされたパケットは送られなかったポートをサンプリングしている時間を埋め合わせるために余分の時間スロットが必要であり得る。

図６は、既知の一連のパケットがＤＵＴ５０１に送られ、何らかの予め定義された数、ｎ、のパケットが受信された後に、ＤＵＴが試験「サマリ」パケット５０３を試験器５０２に送り返すシングルエンド試験を示す。一部の開示される実施形態では、このシステムは、図１及び２の場合と同じ装置を利用することができる。図６の構成では、ＤＵＴ５０１が、予め定義された試験シーケンス「知識」を利用して、試験シーケンスを完了するために該ＤＵＴが受信しなければならない合意された数の受信されたパケット、又は、予め定義された数の受信されたビット（良し悪しを問わず）を判定するように構成される。その予め定義された数に到達したとき、ＤＵＴ５０１は、解析に向けて試験サマリパケット５０３を試験器５０２に送り返すことにより応答する。この「シングルエンド」試験処置は、ループバック処置ほど時間が掛からず、その理由は、サマリパケットは、いくつのパケット及びタイムスロットが着信パケットをＤＵＴ５０１に送るのに試験器５０２により使用されるかに関係なく、（サマリパケット５０３を返信するために）１個のタイムスロットしか必要としないからである。更に、試験器５０２によりＤＵＴ５０１に送られるパケットは、間隔を狭めることができ、その理由は、少なくとも、ＤＵＴ５０１に送られたパケットの数がサマリパケットを呼び起こす予め定義された数に等しくなるまで、サマリパケットを予測する必要がないからである。

図７は、４つのパケットに分けられて複数のＤＵＴに並行して送られる一連のパケット６０９を送る試験器６０５を示す。この実施例では、４台のＤＵＴが、パケットを受信するように構成される。したがって、好適な実施形態では、試験器６０５により送られた一連のパケットが、複製されて４台のＤＵＴのそれぞれに同時に送られる。これに応じて、ＤＵＴは、何らかの所定の数「ｎ」のパケットを受信した後に、サマリパケット６０７を返信する。サマリパケット６０７は、シングルエンド確認パケット（例えば、図６のサマリパケット５０３）の役目を果たす。開示された実施形態では、一度に１つずつ、解析のためＤＵＴから受信されたパケットを選択する試験器６０５に関連して、試験器インタフェース６０６を介してなど、４から１への切換、又は、選択的な減衰が提供される。図７に示されているように、試験器インタフェース６０６のポート２及び３に構成されたそれぞれのＤＵＴは、「ｎ個」のパケットを受信済みであり、タイムスロットｎ＋１において１つのサマリパケット６０７を送り始めて、次いで、タイムスロットｎ＋２、ｎ＋３、及びｎ＋４中に３回繰り返される。しかしながら、ポート１及び４上のＤＵＴは、ｎ個のパケットを受信するために余分のタイムスロットを必要とし、したがって、第１のサマリパケット６０７をタイムスロットｎ＋２にて送り始めて、引き続き、３個のサマリパケット６０７をｎ＋３、ｎ＋４、及びｎ＋５中に繰り返し送る。試験器６０５は、ポート１をサンプリングしてポート２、３及び４をモニタすることによりタイムスロットｎ＋１にて捕捉ルーチンを開始した。図示するように、試験器６０５は、パケットをポート２及び３で検知しただろうが、タイムスロット１中にポート１ではパケットを捕捉していないと思われる。したがって、開示された実施形態に従い、試験器６０５は、規定されたアルゴリズムにより、動作を続け、次のポートに移動する（ここで、到着サマリパケット６０７がないかモニタし続ける。）。試験器６０５は、ポート２及び３でサマリパケット６０７を検知した後に、タイムスロットｎ＋２及びｎ＋３中にポート２、及びポート３（あるいは、その逆）に行く予定である。例えば、タイムスロット２中、試験器６０５は、移動してポート２をモニタして、サマリパケット６０７を該パケットに対して構成されたそれぞれのＤＵＴから捕捉する。その後、試験器６０５は、タイムスロット３中に移動してポート３をモニタして、サマリパケット６０７を該パケットに対して構成されたそれぞれのＤＵＴから捕捉する。試験器６０５は、また、他のポートをモニタするように構成され、そして、この実施例では、サマリパケット６０７がタイムスロット２中にポート１及び４に到着し始めたことが「わかる」。したがって、また、試験器６０５は、タイムスロットｎ＋４及びｎ＋５中にポート４、その後、１（又はその逆）に行くことになる。例えば、タイムスロット４中、試験器６０５は、ポート４をサンプリングして、サマリパケット６０７を該パケットに対して構成されたそれぞれのＤＵＴから捕捉する。最後に、タイムスロット５中、試験器６０５は、最終サマリパケット６０７をポート１から捕捉する。

したがって、図７の例示的な図面では、第１のタイムスロットにおいて、返信サマリパケット６０７は、ポート１及び４に接続されたＤＵＴから入手可能でない。その結果、タイムスロットｎ＋１では、サマリパケット捕捉がない。試験器６０５は、連続したタイムスロット（ｎ＋２〜ｎ＋４）において移動してサマリパケット６０７をポート２、３、及び４に接続されたＤＵＴから捕捉し、その後、タイムスロットｎ＋５中にサマリパケット６０７をポート１に接続されたそれぞれのＤＵＴから捕捉する。したがって、本明細書で説明されるように、並行して試験される「Ｍ」ＤＵＴに対して、Ｍ台のＤＵＴにより返信されるべき最低Ｍ個のサマリパケット６０７が、それぞれのＤＵＴからのサマリパケットを確実に捕捉することができるようにするために必要とされることになることが認識されるであろう。

図８は、例示的な開示される実施形態に従う、ループバック応答、及びビット誤り率サマリを組み合わせた試験方式を示す。試験器は、一連のパケット「Ａ」（７０１、７０３、７０５、７０７）を並行して複数のＤＵＴのそれぞれの受信器に送ることにより始まる。ループバックＡシーケンス中、パケット７０１、７０３、７０５及び７０７が、４台のＤＵＴに送られる。その後、パケットを受信するそれぞれのＤＵＴは、ペイロードを新しいパケット（７０２、７０４、７０６、７０８など）においてリパッケージして、送信器試験ルーチンの一部として試験器に送り返すことになる。図示するように、それぞれのＤＵＴは、ループバックＡシーケンス中にループバックパケットを試験器に送るので、この例示的なプロセスを完了するのに８つのタイムスロットを必要とする。この実施形態は、理想的なつまり最高の状態のシナリオを表す。より可能性が高いこととして、パケットは感度の下限値近傍で送られる場合があることから、１台以上のＤＵＴが、着信パケットを受信しない場合があり、したがって、特定のタイムスロット中にループバックパケットを返信しないことになる。既に説明されたように、そのような場合、全てのループバックパケットが試験器により捕捉されるまでに１つ以上の更なるタイムスロットを必要とする場合がある。

ループバックＢシーケンス中、試験器は、少なくとも１つの異なる特性（例えば周波数、電力、変調）を有するパケットをループバックＡシーケンスのそれから送ることができ、また、ＤＵＴは、パケットを受信すると、ペイロードを新しいパケットにおいてリパッケージして試験器にループバックすることになる。この実施形態では、それぞれのＤＵＴが失敗せずにそれぞれの着信パケットを受信したと推定する例示的なプロセスを完了するための理想とされた８つのタイムスロットが示されている。

ループバックＡシーケンス及びループバックＢシーケンスは、試験送信パラメータである。ビット誤り率情報が蓄積される場合もあり、そのため、ループバックＡ及びループバックＢ伝達（ＴＸ）試験シーケンスが終了すると、試験器は、ビット誤り率計算を目的とした更なるパケットを送ることができるか、又は、ＤＵＴはＢＥＲデータを蓄積するためにＴＸ試験パケットを既に使用している場合がある。したがって、ＢＥＲＢシーケンス中、試験器からのサマリパケット要求に応答して、ＤＵＴは、図示するようにサマリパケットで応答することになる。図８はＢＥＲサマリパケットの要求及び受信に向けて８タイムスロットシーケンスを示すが、ループバックＡシーケンス及びループバックＢシーケンスの場合と同様に、実は、試験されているＤＵＴの全てからのサマリパケットを捕捉するには、更なるタイムスロットを必要とする場合がある。

図９は、一般的に、図８で生成されたような類似の試験シーケンスを示す。しかしながら、図９では、ビット誤り率アップロード（ＢＥＲＡ）シーケンスが、ループバックＡシーケンスとループバックＢシーケンスとの間で開始される。一連のループバックＢは、例えば、ループバックＡと異なる電力変化を構成することができる。したがって、本発明の構成及び採用する方法は、向上した試験適応性、及び、適用されたシーケンスデータの様々な特性について生成された解析結果を提供する。

図１０に示されているように、ループバックシーケンスの終了時に、試験器は、パケット−誤り率（ＰＥＲ）を計算するのに必要とされるデータと共にループバックシーケンス及びビット誤り率（ＢＥＲ）中に蓄積されるデータを増大させることができるパケットを送り続ける。図面はＢＥＲシーケンスの前の一連の５個のパケットを示すが、更なるシーケンスを採用してもよい。準備完了時に、ＤＵＴは、ＢＥＲサマリパケットを送信する。図１０では、全てのＤＵＴが、同時に準備完了となり、ＢＥＲシーケンスは、８つのタイムスロットにおいて終了される。これは、最高の状態のシナリオである。しかしながら、図１１に示されているように、全てのＤＵＴが同じ初期タイムスロット中に準備完了となるわけではないという可能性がある。図１１の実施形態は、ＢＥＲ計算を実行するための、第１のタイムスロット１００２中にそれぞれのＤＵＴ１０００から受信されそこなったパケットを示す。したがって、開示された本発明の実施形態は、ＢＥＲ試験を終了するために遅延されたパケット１００６を受信するために１つ以上の更なるタイムスロット１００４を必要する場合がある。

ループバック試験と共に予め定義されたシーケンスを採用して、かつ、受信パケットＲＸをＤＵＴに並行して送るこの開示されたシステム及び方法は、ＲＸ／ＴＸ試験へのより時間のかからない手法を可能にする。ビット誤り率を測定するシングルエンド試験と結合されたとき、更なる時間圧縮が、本発明により実現される。全体的な利点は、単一のＶＳＡ／ＶＳＧを有する試験器を連続的に使用したＤＵＴの試験と比較して試験時間が短縮されこと、並びに、それぞれがＶＳＡ及びＶＳＧを有する複数の試験器を使用して本質的に同時に行う複数のＤＵＴの試験と比較して試験システムのコストが削減されることである。

先に論じられた例示的な実施形態に従って、様々なデータブロックｎ、ｎ＋１、ｎ＋２、．．．についてのＤＵＴの試験は、データブロックを異なるそれぞれの周波数Ｆ１、Ｆ２、Ｆ３、．．．にて送信することを含む。しかしながら、当業者に容易に明らかとなるように、データブロック信号の送信は、他の信号特性の変化を含み得る。例えば、データパケットが送信される周波数を変えることに加えて又はその代わりに、データ転送速度、信号変調形式、及び信号電力を含むがこれらに限定されず、他の信号特性を変えてもよい。したがって、規定された試験基準類又は基準は、限定的ではないが、周波数、データ転送速度、信号変調形式、及び信号電力を含むが、様々な信号特性を所望通りに含み得る。

本開示の範囲から逸脱することなく、様々な修正及び変形を、開示された装置及び方法に実施し得ることが、当業者には明らかとなるであろう。更には、本明細書を考察することにより、本装置及び方法の他の実施形態が、当業者には明らかとなるであろう。本明細書及び実施例は、例示としてのみ考慮され、本開示の真の範囲は、以下の特許請求の範囲及びそれらの等価物によって指示されるものとする。

本技術において説明されるようなシステム、又はその構成要素のいずれもが、コンピュータシステムの形態で具体化することができる。コンピュータシステムの典型的な例としては、汎用コンピュータ、プログラムされたマイクロプロセッサ、マイクロコントローラ、周辺集積回路要素、及び本技術の方法を構成する工程を実施することが可能な他のデバイス、若しくはデバイスの配列が挙げられる。

このコンピュータシステムは、コンピュータ、入力デバイス、ディスプレイユニット、及び／又はインターネットを含む。コンピュータは、マイクロプロセッサを更に含む。マイクロプロセッサは、通信バスに接続される。コンピュータはまた、メモリも含む。このメモリは、ランダムアクセスメモリ（ＲＡＭ）及び読み出し専用メモリ（ＲＯＭ）を含み得る。コンピュータシステムは、記憶デバイスを更に含む。この記憶デバイスは、ハードディスクドライブ、又はフロッピー（登録商標）ディスクドライブ、光ディスクドライブなどのような、取り外し可能記憶ドライブとすることができる。この記憶デバイスはまた、コンピュータシステム内に、コンピュータプログラム又は他の命令を読み込むための、他の同様の手段とすることもできる。コンピュータシステムはまた、通信ユニットも含む。この通信ユニットにより、コンピュータは、入出力インタフェースを通じて、他のデータベース及びインターネットに接続することが可能になる。この通信ユニットにより、他のデータベースへのデータの転送、並びに他のデータベースからのデータの受信が可能になる。通信ユニットは、データベース、並びにＬＡＮ、ＭＡＮ、ＷＡＮ、及びインターネットなどのネットワークに、コンピュータシステムが接続することを可能にする、モデム、イーサネット（登録商標）カード、又は任意の同様のデバイスを含み得る。コンピュータシステムは、入出力インタフェースを通じてシステムにアクセス可能な、入力デバイスを通じて、ユーザーからの入力を容易にする。

コンピュータシステムは、入力データを処理するために、１つ以上の記憶要素内に記憶された、命令のセットを実行する。この記憶要素はまた、必要に応じて、データ又は他の情報も保持することができる。記憶要素は、情報源、又は処理機械内に存在する物理メモリ要素の形態にすることができる。

命令のセットは、処理機械に、本技術の方法を構成する工程などの特定のタスクを実行するように命令する、様々なコマンドを含み得る。命令のセットは、ソフトウェアプログラムの形態にすることができる。更には、このソフトウェアは、個別のプログラムのコレクション、より多くのプログラムを有するプログラムモジュール、又は本技術におけるような、プログラムモジュールの一部分の形態にすることができる。このソフトウェアはまた、オブジェクト指向プログラミングの形態での、モジュラープログラミングも含み得る。処理機械による入力データの処理は、ユーザーコマンド、先行の処理の結果、又は別の処理機械によって作成される要求に応答することができる。

上記の説明は、当業者が本技術を作製及び使用することを可能にするために提示される一方で、特許取得のための要件に関連して記載される。本説明は、本技術を実施するための、現時点で想到される最良の方法である。好ましい実施形態への様々な修正は、当業者には容易に明らかとなり、本技術の一般的原理は、他の実施形態に適用することができ、本技術の一部の特徴は、対応する他の特徴の使用を伴うことなく、使用することができる。したがって、本技術は、示される実施形態に限定されることを意図するものではなく、本明細書に記載される原理及び特徴に一致する最も広い範囲が与えられるものとする。

Claims

試験期間において複数の通信デバイスを試験する方法であって、
一連のデータパケットを試験デバイスから送信する工程と、
前記一連のデータパケットを並行して複製して並行した一連のデータパケットを作成する工程と、
それぞれの並行した一連のデータパケットを複数の被試験デバイス（ＤＵＴ）のそれぞれの１台に送信する工程と、
前記受信された一連のデータパケットをリパッケージして、前記リパッケージしたデータパケットを前記複数のＤＵＴのそれぞれの１台から前記試験器に送信する工程と、
リパッケージしたデータパッケージが前記試験期間内にそれぞれのＤＵＴから転送されたかどうか評価することにより欠陥のあるＤＵＴを前記複数のＤＵＴから判定する工程と、を含む、方法。
欠陥のあるＤＵＴを判定するために規定されたタイムスロット内の前記リパッケージしたデータパケットの中から選択する工程を更に含む、請求項１に記載の方法。
リパッケージしたデータパケットが規定されたタイムスロット内で利用可能かどうか評価し、利用可能ではない場合、別のリパッケージしたデータパケットが前記試験期間の別のタイムスロット内で利用可能かどうか評価する工程を更に含む、請求項２に記載の方法。
規定されたタイムスロット内で以前に利用不可能だった、以前に利用不可能だったリパッケージしたデータパケットが、前記試験期間の別のタイムスロット内で利用可能であるかどうか再判定する工程を更に含む、請求項３に記載の方法。
前記判定する工程は、リパッケージしたデータパケットが「ｎ」台のＤＵＴのリストから入手可能であるかどうかを、規定された順番で前記「ｎ」台のＤＵＴの１台に関連したパラメータを選択することにより判定する工程を含む、請求項１に記載の方法。
前記パラメータは、「ｎ」台のＤＵＴのそれぞれの１台と前記試験器との間の割り当てられた通信接続部を選択する工程を含む、請求項５に記載の方法。
前記通信接続部は、「ｎ」台のＤＵＴ及び前記試験器のそれぞれの１つに電気的に接続されたポートである、請求項６に記載の方法。
前記通信接続部は、無線で試験される、請求項６に記載の方法。
互いに異なる特性を有するデータパケットを送信する工程を更に含む、請求項１に記載の方法。
前記異なる特性は、周波数、電力、及び変調を含む、請求項９に記載の方法。
前記リパッケージしたデータパケットを利用して、ビット誤り率（ＢＥＲ）を判定する工程を更に含む、請求項１に記載の方法。
ビット誤り率（ＢＥＲ）を判定するために更なる一連のデータパケットを送信することにより前記リパッケージしたデータパケットを補足する工程を更に含む、請求項１１に記載の方法。
前記リパッケージしたデータパケットを利用して、前記リパッケージしたデータパケットが規定されたタイムスロット内で利用可能かどうか評価する前記工程と、別のリパッケージしたデータパケットが前記試験期間の別のタイムスロット内で利用可能かどうか評価する前記工程との間でタイムスロットでのビット誤り率（ＢＥＲ）を判定する工程を更に含む、請求項３に記載の方法。
ＢＥＲの前記判定は、前記試験期間の最終タイムスロットにおいて行われる、請求項１３に記載の方法。
パケット誤り率（ＰＥＲ）を判定するために更なる一連のデータパケットを送信することにより前記リパッケージしたデータパケットを補足する工程を更に含む、請求項１１に記載の方法。
前記複数のＤＵＴは、Ｍ台のＤＵＴを含み、前記リパッケージしたデータパケットは、少なくとも前記Ｍ台のＤＵＴのそれぞれの１台から少なくともＭ個のリパッケージしたデータパケットを含む、請求項１に記載の方法。
前記リパッケージしたデータパケットを前記複数のＤＵＴのそれぞれの１台から前記試験器に送信する前記工程は、前記複数のＤＵＴの間で切り替わって該ＤＵＴからそれぞれのサマリデータパケットにアクセスする工程を含む、請求項１に記載の方法。
前記リパッケージしたデータパケットを前記複数のＤＵＴのそれぞれの１台から前記試験器に送信する前記工程は、前記複数のＤＵＴの間で順番に切り替わって、該ＤＵＴかららそれぞれのサマリデータパケットにアクセスする工程を含む、請求項１に記載の方法。
前記リパッケージしたデータパケットを前記複数のＤＵＴのそれぞれの１台から前記試験器に送信する前記工程は、前記複数のＤＵＴからのそれぞれのサマリデータパケットの利用可能なサマリデータパケット間で切り替わる工程を含む、請求項１に記載の方法。
前記リパッケージしたデータパケットを前記複数のＤＵＴのそれぞれの１台から前記試験器に送信する前記工程は、前記複数のＤＵＴからのそれぞれのサマリデータパケットの利用可能なサマリデータパケット間で順番に切り替わる工程を含む、請求項１に記載の方法。
リパッケージしたデータパッケージが前記試験期間内にそれぞれのＤＵＴから転送されたかどうか評価することにより欠陥のあるＤＵＴを前記複数のＤＵＴから判定する前記工程は、前記複数のＤＵＴの間で切り替わって該ＤＵＴからそれぞれのサマリデータパケットにアクセスする工程を含む、請求項１に記載の方法。
リパッケージしたデータパッケージが前記試験期間内にそれぞれのＤＵＴから転送されたかどうか評価することにより欠陥のあるＤＵＴを前記複数のＤＵＴから判定する前記工程は、前記複数のＤＵＴの間で順番に切り替わって、該ＤＵＴかららそれぞれのサマリデータパケットにアクセスする工程を含む、請求項１に記載の方法。
リパッケージしたデータパッケージが前記試験期間内にそれぞれのＤＵＴから転送されたかどうか評価することにより欠陥のあるＤＵＴを前記複数のＤＵＴから判定する前記工程は、前記複数のＤＵＴからのそれぞれのサマリデータパケットの利用可能なサマリデータパケット間で切り替わる工程を含む、請求項１に記載の方法。
リパッケージしたデータパッケージが前記試験期間内にそれぞれのＤＵＴから転送されたかどうか評価することにより欠陥のあるＤＵＴを前記複数のＤＵＴから判定する前記工程は、前記複数のＤＵＴからのそれぞれのサマリデータパケットの利用可能なサマリデータパケット間で順番に切り替わる工程を含む、請求項１に記載の方法。