JP2015220593A - Display device and display switching method - Google Patents
Display device and display switching method Download PDFInfo
- Publication number
- JP2015220593A JP2015220593A JP2014102595A JP2014102595A JP2015220593A JP 2015220593 A JP2015220593 A JP 2015220593A JP 2014102595 A JP2014102595 A JP 2014102595A JP 2014102595 A JP2014102595 A JP 2014102595A JP 2015220593 A JP2015220593 A JP 2015220593A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- input
- signal
- clock
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本開示は、映像信号に第１クロックが重畳された入力映像信号を用いて、映像を表示する表示装置及び表示切替方法に関する。 The present disclosure relates to a display device and a display switching method for displaying video using an input video signal in which a first clock is superimposed on the video signal.
テレビ等の表示装置では、当該表示装置の外部機器から入力される入力映像信号が無い無信号状態において、表示パネルの画面全体に青色を表示するブルーバック等の所定の画像を表示する構成が知られている（例えば、特許文献１）。このように、無信号状態では、表示パネルにブルーバック等を表示することにより、当該表示パネルの焼き付きを低減できる。 A display device such as a television is known to display a predetermined image such as a blue back that displays blue on the entire screen of the display panel in a no-signal state where there is no input video signal input from an external device of the display device. (For example, Patent Document 1). Thus, in the no-signal state, the burn-in of the display panel can be reduced by displaying a blue background or the like on the display panel.
ところで、近年では、外部機器と表示装置との映像信号の伝送に、Ｖ−ｂｙ−Ｏｎｅ（登録商標）及びＤＰ（Ｄｉｓｐｌａｙ Ｐｏｒｔ）といった高速シリアルインターフェースを用いることが増えている。このような高速シリアルインターフェースを用いた通信では、映像信号にクロックを重畳して伝送する場合がある。そこで、このような場合、表示装置は、当該クロックを再生する必要がある。このようなクロックを再生する構成として、入力映像信号の同期引き込みを行うことによりクロックを生成するＰＬＬ回路が開示されている（例えば、特許文献２）。 Incidentally, in recent years, high-speed serial interfaces such as V-by-One (registered trademark) and DP (Display Port) have been increasingly used for transmission of video signals between an external device and a display device. In communication using such a high-speed serial interface, there is a case where a clock is superimposed on a video signal and transmitted. Therefore, in such a case, the display device needs to reproduce the clock. As a configuration for reproducing such a clock, a PLL circuit that generates a clock by performing synchronous pull-in of an input video signal is disclosed (for example, Patent Document 2).
しかしながら、このようなＰＬＬ回路の構成では、入力映像信号が無信号状態となってブルーバックを表示している場合に、ＰＬＬ回路において同期はずれが生じる虞がある。つまり、当該場合において、ＰＬＬ回路が動作しなくなる虞がある。したがって、その後、入力映像信号が入力されてもＰＬＬ回路が当該入力映像信号を引き込むことができずに、ブルーバックが表示され続ける虞がある。つまり、入力映像信号に基づく正常な画像が表示されない等の動作不良が生じる虞がある。 However, in such a PLL circuit configuration, when the input video signal is in a no-signal state and a blue background is displayed, there is a possibility that synchronization will be lost in the PLL circuit. That is, in this case, the PLL circuit may not operate. Therefore, even if an input video signal is input thereafter, the PLL circuit may not be able to draw the input video signal, and the blue background may continue to be displayed. That is, there is a risk that a malfunction such as a normal image based on the input video signal not being displayed may occur.
本開示は、上述の課題に鑑みてなされたものであり、動作不良を低減できる表示装置及び表示切替方法を提供する。 The present disclosure has been made in view of the above-described problems, and provides a display device and a display switching method that can reduce malfunctions.
上記の課題に鑑みて、本開示に係る表示装置は、映像信号に第１クロックが重畳された入力映像信号を用いて、映像を表示する表示装置であって、所定の映像を表示するための疑似信号に第２クロックが重畳された疑似映像信号を生成する生成部と、入力映像信号及び疑似映像信号のうちの一方の信号が選択的に入力され、当該一方の信号に含まれる第１クロック又は第２クロックと同期するように、抽出クロックを出力するＰＬＬ部と、抽出クロックを用いて、一方の信号をデコードすることにより、デコード後の映像信号及び同期信号を出力するデコード回路とを備える。 In view of the above problems, a display device according to the present disclosure is a display device that displays video using an input video signal in which a first clock is superimposed on a video signal, and for displaying a predetermined video. A generation unit that generates a pseudo video signal in which a second clock is superimposed on the pseudo signal, and one of the input video signal and the pseudo video signal is selectively input, and the first clock included in the one signal Alternatively, a PLL unit that outputs an extracted clock so as to be synchronized with the second clock and a decoding circuit that outputs a decoded video signal and a synchronizing signal by decoding one of the signals using the extracted clock are provided. .
本開示の表示装置によれば、動作不良を低減することができる。 According to the display device of the present disclosure, it is possible to reduce malfunctions.
本開示に係る表示装置の一態様は、映像信号に第１クロックが重畳された入力映像信号を用いて、映像を表示する表示装置であって、所定の映像を表示するための疑似信号に第２クロックが重畳された疑似映像信号を生成する生成部と、入力映像信号及び疑似映像信号のうちの一方の信号が選択的に入力され、当該一方の信号に含まれる第１クロック又は第２クロックと同期するように、抽出クロックを出力するＰＬＬ部と、抽出クロックを用いて、一方の信号をデコードすることにより、デコード後の映像信号及び同期信号を出力するデコード回路とを備える。 One aspect of the display device according to the present disclosure is a display device that displays an image using an input image signal in which a first clock is superimposed on the image signal, and includes a pseudo signal for displaying a predetermined image. A generation unit that generates a pseudo video signal on which two clocks are superimposed, and one of the input video signal and the pseudo video signal is selectively input, and the first clock or the second clock included in the one signal And a decoding circuit for outputting a decoded video signal and a synchronization signal by decoding one of the signals using the extraction clock.
このように、ＰＬＬ部に対して、入力映像信号及び疑似映像信号のうちの一方の信号が選択的に入力されるので、入力映像信号が無い場合であっても、ＰＬＬ部は疑似映像信号の同期引き込みを行うことができる。よって、同期はずれによるＰＬＬ部の停止を抑制できる。つまり、本態様に係る表示装置は、動作不良を低減することができる。 In this way, since one of the input video signal and the pseudo video signal is selectively input to the PLL unit, the PLL unit can store the pseudo video signal even when there is no input video signal. Synchronous pulling can be performed. Therefore, stop of the PLL unit due to loss of synchronization can be suppressed. That is, the display device according to this aspect can reduce malfunction.
また、さらに、表示装置の外部機器から当該表示装置に対する入力映像信号の入力の有無を検出する検出部と、検出部によって入力映像信号の入力が有ると検出された場合、入力映像信号をＰＬＬ部に入力させ、無いと検出された場合、疑似映像信号をＰＬＬ部に入力させる制御部とを備えてもよい。 Further, a detection unit that detects whether or not an input video signal is input to the display device from an external device of the display device, and when the detection unit detects that an input video signal is input, the input video signal is converted to a PLL unit. And a control unit that inputs the pseudo video signal to the PLL unit when it is detected that there is no input.
このように、表示装置の外部機器から当該表示装置に対する入力映像信号の入力の有無に応じて、ＰＬＬ部に入力される信号が切り替えられるので、表示装置に対する入力映像信号の入力がない状態（無信号状態）であっても、同期はずれによるＰＬＬ部の停止を抑制できる。 As described above, since the signal input to the PLL unit is switched depending on whether or not the input video signal is input to the display device from the external device of the display device, there is no input video signal input to the display device (nothing). Even in the signal state), it is possible to suppress the stop of the PLL unit due to loss of synchronization.
また、検出部は、入力映像信号の入力の有無を、所定時間間隔で繰り返し検出してもよい。 Further, the detection unit may repeatedly detect the presence / absence of input video signal input at predetermined time intervals.
これにより、表示装置に対して入力映像信号の入力が開始された場合に、ＰＬＬ部が入力映像信号を速やかに引き込むことができる。よって、当該表示装置は、入力映像信号に基づく映像を速やかに表示することができる。つまり、ＰＬＬ部が高速にロックできる。よって、表示装置は、入力映像信号に基づく映像を速やかに表示することができる。 Thereby, when the input of the input video signal is started to the display device, the PLL unit can quickly draw the input video signal. Therefore, the display device can promptly display the video based on the input video signal. That is, the PLL unit can be locked at high speed. Therefore, the display device can promptly display the video based on the input video signal.
また、制御部は、検出部によって入力映像信号の入力が無いと検出された場合、抽出クロックの周波数を変更させる変更部を備えてもよい。 The control unit may include a changing unit that changes the frequency of the extracted clock when the detecting unit detects that the input video signal is not input.
これにより、例えば、入力映像信号に周波数拡散がかかっている場合、及び、表示装置の外部機器の基準周波数が所定の周波数からずれることにより、第１クロックが通信規格の中心周波数からずれている場合等であっても、ＰＬＬ部は入力映像信号の同期引き込みを行うことができる。つまり、これらの場合であっても、ＰＬＬ部はロックできる。よって、これらの場合であっても、表示装置は、入力映像信号に基づく映像を表示することができる。 Thereby, for example, when the input video signal is spread in frequency, and when the reference clock of the external device of the display device is deviated from a predetermined frequency, the first clock is deviated from the center frequency of the communication standard. The PLL unit can perform synchronous pull-in of the input video signal. That is, even in these cases, the PLL unit can be locked. Therefore, even in these cases, the display device can display a video based on the input video signal.
また、入力映像信号は、所定の通信規格に準拠した信号であり、変更部は、所定の通信規格によって定められた周波数帯域の最大周波数、中心周波数及び最小周波数を周波数として、任意の順序で変更してもよい。 Also, the input video signal is a signal that conforms to a predetermined communication standard, and the changing unit changes the frequency band defined by the predetermined communication standard in any order with the maximum frequency, center frequency, and minimum frequency as frequencies. May be.
これにより、表示装置の外部機器の基準周波数が所定の周波数からずれることにより、入力映像信号に含まれる第１クロックが通信規格の中心周波数からずれている場合であっても、ＰＬＬ部によって入力映像信号の同期引き込みを行うことができる。つまり、このような場合であっても、ＰＬＬ部はロックできる。よって、このような場合であっても、表示装置は、入力映像信号に基づく映像を表示することができる。 Thus, even if the first clock included in the input video signal is deviated from the center frequency of the communication standard due to the deviation of the reference frequency of the external device of the display device from the predetermined frequency, the input video is input by the PLL unit. It is possible to perform synchronous synchronization of signals. That is, even in such a case, the PLL unit can be locked. Therefore, even in such a case, the display device can display a video based on the input video signal.
また、デコード回路は、疑似映像信号をデコードする第１状態から入力映像信号をデコードする第２状態へ切り替わった場合、切り替わり直前の同期信号から１フレーム期間が過ぎてから、切り替わり後の同期信号を出力してもよい。 In addition, when the decoding circuit switches from the first state in which the pseudo video signal is decoded to the second state in which the input video signal is decoded, the synchronization signal after the switching is passed after one frame period has passed from the synchronization signal immediately before the switching. It may be output.
これにより、切り替え時の表示不良を抑制できる。 Thereby, the display defect at the time of switching can be suppressed.
また、生成部は、第２クロックとして抽出クロックを用いて、疑似映像信号を生成してもよい。 The generation unit may generate the pseudo video signal using the extracted clock as the second clock.
これにより、入力映像信号に含まれる第１クロックと、疑似映像信号に含まれる第２クロックとの差を小さくすることができる。すなわち、ＰＬＬ部への入力が擬似映像信号から入力映像信号に切り替えられた直後において、抽出クロックと第１クロックとの周波数差を小さくすることができる。したがって、ＰＬＬ部は、入力映像信号の同期引き込みを速やかに行うことができる。つまり、ＰＬＬ部が高速にロックできる。よって、ＰＬＬ部に対する入力が入力映像信号に切り替えられた場合に、表示装置は、入力映像信号に基づく映像を速やかに表示することができる。 Thereby, the difference between the first clock included in the input video signal and the second clock included in the pseudo video signal can be reduced. That is, immediately after the input to the PLL unit is switched from the pseudo video signal to the input video signal, the frequency difference between the extracted clock and the first clock can be reduced. Therefore, the PLL unit can promptly pull in the input video signal. That is, the PLL unit can be locked at high speed. Therefore, when the input to the PLL unit is switched to the input video signal, the display device can quickly display the video based on the input video signal.
また、これらの包括的または具体的な態様は、映像信号に第１クロックが重畳された入力映像信号を用いて、映像を表示する表示装置の表示切替方法として実現されてもよく、本開示に係る表示装置の表示切替方法の一態様は、所定の映像を表示するための疑似信号に第２クロックが重畳された疑似映像信号を生成するステップと、入力映像信号及び疑似映像信号のうちの一方の信号に含まれる第１クロック又は第２クロックと同期するように、抽出クロックを生成するステップと、生成された抽出クロックを用いて、一方の信号をデコードするステップとを含み、抽出クロックを生成するステップは、入力映像信号及び疑似映像信号のうちの一方の信号を選択するステップと、一方の信号として入力映像信号が選択された場合、第１クロックと同期するように抽出クロックを生成するステップと、一方の信号として疑似映像信号が選択された場合、第２クロックと同期するように抽出クロックを生成するステップとを含む。 These comprehensive or specific modes may be realized as a display switching method for a display device that displays video using an input video signal in which a first clock is superimposed on the video signal. One aspect of the display switching method of the display device includes a step of generating a pseudo video signal in which a second clock is superimposed on a pseudo signal for displaying a predetermined video, and one of an input video signal and a pseudo video signal. Generating an extracted clock so as to synchronize with the first clock or the second clock included in the signal of, and decoding one of the signals using the generated extracted clock. The step of selecting one of the input video signal and the pseudo video signal and the first clock when the input video signal is selected as one of the signals. When generating a recovered clock to synchronize, the pseudo video signal as one signal is selected and, and generating the extracted clock to synchronize with the second clock.
以下、本開示に係る表示装置の一態様について、図面を参照しながら具体的に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。 Hereinafter, an aspect of the display device according to the present disclosure will be specifically described with reference to the drawings. However, more detailed description than necessary may be omitted. For example, detailed descriptions of already well-known matters and repeated descriptions for substantially the same configuration may be omitted. This is to avoid the following description from becoming unnecessarily redundant and to facilitate understanding by those skilled in the art.
なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。例えば、以下の実施の形態で示される数値、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、以下の各図は、模式図であり、必ずしも厳密に図示したものではない。 The inventor provides the accompanying drawings and the following description in order for those skilled in the art to fully understand the present disclosure, and is not intended to limit the subject matter described in the claims. Absent. For example, numerical values, components, arrangement positions and connection forms of components, steps, order of steps, and the like shown in the following embodiments are merely examples, and are not intended to limit the present disclosure. In addition, among the constituent elements in the following embodiments, constituent elements that are not described in the independent claims indicating the highest concept are described as optional constituent elements. Also, the following figures are schematic diagrams and are not necessarily shown strictly.
（実施の形態）
以下、本開示の実施の形態について説明する。
(Embodiment)
Hereinafter, embodiments of the present disclosure will be described.
［１．構成］
［１−１．概要］
まず、本実施の形態に係る表示装置について、図１を用いて簡単に説明する。図１は、本実施の形態に係る表示装置の構成例を示すブロック図である。
[1. Constitution]
[1-1. Overview]
First, a display device according to this embodiment will be briefly described with reference to FIG. FIG. 1 is a block diagram illustrating a configuration example of a display device according to the present embodiment.
図１に示す表示装置１は、映像信号に応じた映像を表示する、例えばテレビであり、放送局から送信された映像信号に応じた映像を表示する。また、さらに、この表示装置１は、図１に示すように、映像信号発生器２Ａ〜２Ｃに接続され、当該映像信号発生器２Ａ〜２Ｃで発生された映像信号に応じた映像を表示する。
A
映像信号発生器２Ａ〜２Ｃは、映像データを記憶している記憶媒体を含み、当該記憶媒体から映像データを読み出すことにより映像信号を生成する、例えば、ハードディスクレコーダ、ＤＶＤレコーダ、ＢＤ（Ｂｌｕ−ｒａｙ（登録商標） Ｄｉｓｃ）レコーダ等である。これら映像信号発生器２Ａ〜２Ｃは、ＳＴＰ（Ｓｈｉｅｌｄｅｄ Ｔｗｉｓｔｅｄ Ｐａｉｒ）ケーブル、ＤＰ（ＤｉｓｐｌａｙＰｏｒｔ）ケーブル等のケーブルを介して表示装置１と接続され、表示装置１へ映像信号を出力する。
The
ここで、各映像信号発生器２Ａ〜２Ｃから表示装置１へ出力される映像信号には、表示装置１の大型化及び高解像度化等により、高い伝送速度が要求される。例えば、伝送速度は、ＤＰ規格の場合、最大２．７Ｇｂｐｓ×レーン数、Ｖ−ｂｙ−Ｏｎｅ（登録商標）ＨＳ規格の場合、最大３．７５Ｇｂｐｓ×レーン数となる。ただし、実際には、８ｂｉｔのデータを１０ｂｉｔのデータに変換して伝送するため、上記速度の４／５倍が実効速度となる。
Here, the video signal output from each of the
したがって、伝送に用いられるレーンの数が増大すると、レーン間のタイミングのずれ（スキューとも言う）によって、正常な表示できない場合がある。そこで、スキューによる影響を抑制するために、映像信号には、当該映像信号をデコードするためのクロックが重畳されている。 Therefore, when the number of lanes used for transmission increases, normal display may not be possible due to a timing shift (also called skew) between lanes. Therefore, in order to suppress the influence of the skew, a clock for decoding the video signal is superimposed on the video signal.
よって、表示装置１は、クロック（第１クロック）が重畳された映像信号を用いて、映像信号に含まれるクロックを抽出し、抽出したクロックを用いて当該映像信号をデコードすることが必要である。
Therefore, the
［１−２．詳細構成］
以下、表示装置１の構成について、具体的に説明する。
[1-2. Detailed configuration]
Hereinafter, the configuration of the
図１に示すように、表示装置１は、スイッチ１０と、変換器２０と、回路ブロック３０と、表示パネル４０とを備える。
As shown in FIG. 1, the
スイッチ１０は、映像信号発生器２Ａ〜２Ｃから出力された映像信号である入力映像信号のうち、いずれか１つを変換器２０へ入力する。
The
変換器２０は、映像信号発生器２Ａ〜２Ｃから入力された入力映像信号を、差動信号から単一信号へと変換する。具体的には、入力映像信号は、耐ノイズ性を確保するために、差動信号に変換されて、各映像信号発生器２Ａ〜２Ｃから表示装置１へ伝送されている。よって、変換器２０で、差動信号から単一信号へと変換し、後段の処理を容易にする。
The converter 20 converts the input video signal input from the
回路ブロック３０は、変換器２０によって単一信号に変換された入力映像信号を用いて、表示パネル４０を駆動する各種信号を生成する。この回路ブロック３０は、具体的には、表示切替部３１と、映像信号処理回路３２と、ＴＣＯＮ（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）３３とを備える。
The
表示切替部３１は、変換器２０によって単一信号に変換された入力映像信号をデコードし、デコード後の映像信号及び同期信号を出力する。また、表示切替部３１は、入力映像信号が無い場合に、表示パネル４０に所定の画像を表示するための映像信号及び同期信号を出力する。つまり、表示切替部３１は、表示パネル４０に表示される映像を、入力映像信号に基づく映像と所定の画像とで切り替える。なお、同期信号とは、例えば、垂直同期信号（Ｖｓｙｎｃ）及び水平同期信号（Ｈｓｙｎｃ）である。
The
ここで、所定の画像とは、表示パネル４０にストレスをかけにくい画像であり、例えば、表示パネル４０の表示領域全体が青色となるブルーバック等である。つまり、表示切替部３１は、入力映像信号の有無に応じて、表示パネル４０に表示される映像を、入力映像信号に基づく通常の映像と、所定の画像とで切り替える。なお、この表示切替部３１の詳細な構成については、後述する。
Here, the predetermined image is an image on which the
映像信号処理回路３２は、表示切替部３１から出力された映像信号及び同期信号に対して、各種の信号処理を施し、ＴＣＯＮ３３に必要な形式の映像信号へと変換する。ここで、各種の信号処理とは、例えば、映像信号から電圧信号である信号電圧への変換、及び、ガンマ補正等である。
The video
ＴＣＯＮ３３は、表示パネル４０内に設けられた、後述するゲートドライバ４３及びソースドライバ４４に対して、各画素行の発光タイミングや、信号電圧の書き込みタイミング等を指示するタイミングコントローラである。ただし、タイミングコントローラに限定させるものではなく、たとえば、マイコンなどのコンピュータ、デジタル信号処理回路など、多種多様なものを含む。
The
このように、回路ブロック３０は、変換器２０から入力された入力映像信号を、表示パネル４０に適した信号へと変換する。
In this way, the
表示パネル４０は、複数の画素４１が行列状に配置された画素アレイ４２と、各画素行に対して、回路ブロック３０から出力された信号電圧の書き込みタイミングを指示するゲートドライバ４３と、所定のタイミングで信号電圧を出力するソースドライバ４４とを有する。これにより、表示パネル４０は、入力映像信号に基づく映像を表示することができる。
The
このように、本実施の形態に係る表示装置１は、映像信号にクロック（第１クロック）が重畳された入力映像信号を用いて、入力映像信号に基づく映像を表示する。
As described above, the
なお、表示装置１は、例えば、図示しないが、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、制御プログラムを格納したＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍ
ｏｒｙ）などの記憶媒体、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの作業用メモリ、および通信回路を有するとしてもよい。
The
or memory), a working memory such as RAM (Random Access Memory), and a communication circuit.
［１−３．表示切替部］
次に、上述した表示切替部３１の詳細な構成について、図２及び図３を用いて説明する。図２は、図１中の表示切替部３１の構成を示すブロック図である。図３は、図２中のＰＬＬ部１３０の構成を示すブロック図である。
[1-3. Display switching section]
Next, a detailed configuration of the above-described
図２に示すように、表示切替部３１は、疑似映像信号生成部１１０（生成部）と、ＰＬＬ部１３０と、デコード回路１４０とを備える。さらに、スイッチ１２０Ａ（図中ＳＷ１）と、スイッチ１２０Ｂ（図中ＳＷ２）と、検出部１５０と、制御部１６０とを備える。
As illustrated in FIG. 2, the
［１−３−１．疑似映像信号生成部］
疑似映像信号生成部１１０は、表示パネル４０に所定の映像（例えば、ブルーバック）を表示するための疑似信号に疑似クロック（第２クロック）が重畳された疑似映像信号を生成する。なお、本実施の形態では、疑似クロックとして抽出クロックが用いられている。つまり、疑似映像信号生成部１１０は、ＰＬＬ部１３０から出力された抽出クロックを用いて、疑似映像信号を生成する。
[1-3-1. Pseudo video signal generator]
The pseudo video
ここで、疑似映像信号は、疑似信号に疑似クロックが重畳された信号であり、例えば、ＤＰ規格やＶ−ｂｙ−Ｏｎｅ（登録商標）ＨＳ規格に準拠した信号である。つまり、疑似映像信号は、変換器２０から表示切替部３１に入力された入力映像信号と同一のプロトコルに準拠した信号である。
Here, the pseudo video signal is a signal in which a pseudo clock is superimposed on the pseudo signal, and is, for example, a signal conforming to the DP standard or the V-by-One (registered trademark) HS standard. That is, the pseudo video signal is a signal that conforms to the same protocol as the input video signal input from the converter 20 to the
［１−３−２．スイッチ］
スイッチ１２０Ａ（ＳＷ１）、１２０Ｂ（ＳＷ２）は、入力端子ａ、ｂと出力端子とを有し、制御部１６０の指示に従って、いずれか一方の入力端子ａ、ｂと出力端子とを接続する。つまり、スイッチ１２０Ａ（ＳＷ１）、１２０Ｂ（ＳＷ２）は、入力を入力端子ａと入力端子ｂとの間で切り替える。
[1-3-2. switch]
The
［１−３−３．ＰＬＬ部］
ＰＬＬ部１３０は、入力映像信号及び疑似映像信号のうちの一方の信号が選択的に入力され、当該一方の信号に含まれるクロック（第１クロック）又は抽出クロック（疑似クロック）と同期するように、抽出クロックを出力する。具体的には、ＰＬＬ部１３０は、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ａになっている場合には、疑似映像信号に含まれるクロックに同期するように、抽出クロックを出力する。また、ＰＬＬ部１３０は、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ｂになっている場合には、入力映像信号に含まれるクロックに同期するように、抽出クロックを出力する。
[1-3-3. PLL section]
The
このＰＬＬ部１３０は、具体的には、図３に示すように、例えば、プログラマブル分周器１３１と、位相比較器１３２と、ループフィルタ１３３と、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）１３４とを有する。
Specifically, as shown in FIG. 3, the
プログラマブル分周器１３１は、ＰＬＬ部１３０から出力された抽出クロックのフィードバックが入力され、入力されたフィードバック信号（抽出クロック）を１／Ｎ分周（Ｎは任意の自然数）する分周器１３１Ａと、入力映像信号及び疑似映像信号のうちの一方の信号が選択的に入力され、入力された当該一方の信号を１／Ｍ分周（Ｍは任意の自然数）する分周器１３１Ｂとを含む。
The
分周器１３１Ｂに入力される信号は、具体的には、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ａになっている場合には、疑似映像信号であり、当該入力が入力端子ｂになっている場合には、入力映像信号である。より具体的には、分周器１３１Ｂに入力される信号は、後述するエッジ検出部１５１によって検出された、疑似映像信号又は入力映像信号に含まれるクロックである。
Specifically, the signal input to the
ここで、分周器１３１Ａ、１３１Ｂの分周比を定める自然数Ｍ、Ｎの値は、制御部１６０によって任意の値にデジタル設定され、これらＭ、Ｎの比によって、ＰＬＬ部１３０から出力される抽出クロックの周波数が変更される。具体的には、Ｍ、Ｎの値は、制御部１６０が有する疑似信号基準周波数制御回路１６４から出力される各分周比を示す基本周波数情報によって設定される。
Here, the values of natural numbers M and N that determine the frequency division ratio of the
位相比較器１３２は、分周器１３１Ａから出力された信号と、分周器１３１Ｂから出力された信号との位相差を示す信号を出力する。
The
ループフィルタ１３３は、位相比較器１３２から出力された信号を平均化するローパスフィルタである。また、当該ループフィルタ１３３は、後述する制御部１６０の疑似信号基準周波数制御回路１６４から出力される固定信号に応じて、当該ループフィルタ１３３の出力を固定する。
The
ＶＣＯ１３４は、ループフィルタ１３３から出力された直流信号によって発振周波数が制御される、可変周波数発振器である。
The
このような構成により、ＰＬＬ部１３０は、入力映像信号及び疑似映像信号のうちの一方の信号に含まれるクロックと同期するように、抽出クロックを出力する。
With such a configuration, the
なお、表示装置１に入力された入力映像信号に含まれるクロック（第１クロック）は、後述するエッジ検出部１５１によって検出される。ただし、ここで検出されるクロックの周波数は、映像信号発生器２Ａ〜２Ｃにおいて重畳された一定周波数のクロックと比較して、伝送時の雑音等の影響によりバラついている。よって、ＰＬＬ部１３０は、入力映像信号が入力されている場合、当該入力映像信号に含まれるクロックの平均周波数と安定して同期するように、抽出クロックを出力してもよい。
Note that a clock (first clock) included in the input video signal input to the
［１−３−４．デコード回路］
デコード回路１４０は、ＰＬＬ部１３０から出力された抽出クロックを用いて、ＰＬＬ部１３０に選択的に入力されている信号をデコードすることにより、デコード後の映像信号及び同期信号を出力する。
[1-3-4. Decode circuit]
The
具体的には、デコード回路１４０は、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ａ、かつ、スイッチ１２０Ｂ（ＳＷ２）の入力が入力端子ａになっている場合には、ＰＬＬ部１３０から出力された抽出クロックを用いて疑似映像信号をデコードする。よって、当該場合には、デコード後の映像信号として、表示パネル４０に所定の画像（例えば、ブルーバック）を表示するための信号が生成される。つまり、デコード後の映像信号として、疑似映像信号生成部１１０において抽出クロックを重畳する前の疑似信号が生成される。
Specifically, the
また、デコード回路１４０は、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ｂ、かつ、スイッチ１２０Ｂ（ＳＷ２）の入力が入力端子ｂになっている場合には、ＰＬＬ部１３０から出力された抽出クロックを用いて入力映像信号をデコードする。よって、当該場合には、デコード後の映像信号として、入力映像信号に基づく通常の映像を表示するための信号が生成される。つまり、デコード後の映像信号として、映像信号発生器２Ａ〜２Ｃにおいてクロックを重畳する前の映像信号が生成される。
Also, the
［１−３−５．検出部］
検出部１５０は、表示装置１の外部機器である映像信号発生器２Ａ〜２Ｃから当該表示装置１に対する入力映像信号の入力の有無を検出する。具体的には、検出部１５０は、スイッチ１２０Ａ（ＳＷ１）によって入力映像信号及び疑似映像信号の一方の信号が選択的に入力される。つまり、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ａになっている場合には、疑似映像信号が入力され、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ｂになっている場合には、入力映像信号が入力される。具体的には、検出部１５０は、エッジ検出部１５１と、キャリア検出部１５２とを備える。
[1-3-5. Detection unit]
The
エッジ検出部１５１は、検出部１５０に入力された信号のエッジを検出することにより当該信号に含まれるクロックを検出し、検出したクロックをＰＬＬ部１３０へ出力する。
The
キャリア検出部１５２は、検出部１５０に入力された信号のキャリアを検出することにより、当該信号が検出部１５０へ入力されているか否か判定する。より具体的には、キャリア検出部１５２は、キャリアが検出できた場合には信号の入力が有ると判定し、検出できない場合には信号の入力が無いと判定する。また、さらに、キャリア検出部１５２は、キャリアが検出できたか否かを示す信号を制御部１６０へと出力する。
The carrier detection unit 152 determines whether or not the signal is input to the
つまり、検出部１５０は、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ｂにされ、かつ、キャリア検出部１５２によってキャリアが検出できた場合に、表示装置１に対する入力映像信号が有ると判定する。一方、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ｂにされ、かつ、キャリア検出部１５２によってキャリアが検出できない場合に、表示装置１に対する入力映像信号が無いと判定する。
That is, the
［１−３−６．制御部］
制御部１６０は、検出部１５０によって入力映像信号の入力が有ると検出された場合、入力映像信号をＰＬＬ部１３０に入力させ、無いと検出された場合、疑似映像信号をＰＬＬ部１３０に入力させる。
[1-3-6. Control unit]
The
具体的には、制御部１６０は、スタート抽出部１６１と、同期信号検出部１６２と、条件判定回路１６３と、疑似信号基準周波数制御回路１６４（設定部）とを備える。
Specifically, the
スタート抽出部１６１は、入力映像信号又は疑似映像信号のスタートを抽出し、抽出できたか否かを示す信号を条件判定回路１６３に出力する。例えば、スタート抽出部１６１は、入力映像信号及び疑似映像信号が準拠するプロトコルによって規定されたスタートビットを検出することにより、スタートを抽出する。具体的には、スタート抽出部１６１は、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ａの場合、疑似映像信号に含まれるスタートを抽出し、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ｂの場合、入力映像信号に含まれるスタートを抽出する。
The
同期信号検出部１６２は、デコード回路１４０によるデコード後の同期信号を検出し、検出できたか否かを示す信号を条件判定回路１６３に出力する。
The synchronization
条件判定回路１６３は、表示装置１に対する入力映像信号の入力の有無を判定し、判定結果に応じてスイッチ１２０Ａ（ＳＷ１）の入力を切り替える。
The
具体的には、条件判定回路１６３は、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ｂになっている状態で、検出部１５０からキャリアを検出できたこと示す信号が出力されている場合には、スイッチ１２０Ａ（ＳＷ１）の入力を入力端子ｂのままとする。これにより、当該場合には、ＰＬＬ部１３０に対して引き続き入力映像信号が入力される。一方、条件判定回路１６３は、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ｂになっている状態で、検出部１５０からキャリアを検出できないこと示す信号が出力されている場合には、表示装置１に対する入力映像信号の入力が無い（無信号）ことを示す無信号検出信号を出力する。これにより、当該場合には、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ｂから入力端子ａへと切り替えられる。つまり、当該場合には、ＰＬＬ部１３０に対する入力が入力映像信号から疑似映像信号へと切り替えられる。
Specifically, the
さらに、条件判定回路１６３は、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ｂになっている状態で、スタート抽出部１６１によるスタートの抽出ができない場合にも、無信号とみなして無信号検出信号を出力することにより、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ａに切り替えられる。
Furthermore, the
また、さらに、条件判定回路１６３は、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ｂになっている状態で、同期信号検出部１６２による同期信号の検出ができない場合にも、無信号とみなして無信号検出信号を出力することにより、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ａに切り替えられる。
Furthermore, the
疑似信号基準周波数制御回路１６４（変更部）は、検出部１５０によって表示装置１に対する入力映像信号の入力が無いと検出された場合、ＰＬＬ部１３０に対して抽出クロックの周波数を変更させる。具体的には、疑似信号基準周波数制御回路１６４は、条件判定回路１６３から無信号検出信号が出力された場合に、ＰＬＬ部１３０から出力される抽出クロックの周波数を設定するための基本周波数情報を変更することにより、当該抽出クロックの周波数を変更させる。
The pseudo signal reference frequency control circuit 164 (change unit) causes the
ここで、ＰＬＬ部１３０を含むフィードバックループが形成されている場合には、基本周波数情報を変更しても抽出クロックの周波数を変更させることができない。そこで、疑似信号基準周波数制御回路１６４は、ＰＬＬ部１３０に対して抽出クロックの周波数を変更させる前に、ＰＬＬ部１３０から出力されるクロックの周波数を固定させるための固定信号を出力する。具体的には、当該疑似信号基準周波数制御回路１６４は、抽出クロックの周波数を変更させる前に、ループフィルタ１３３の出力を固定するための固定信号を出力する。これにより、上記フィードバックループの形成が阻害されるので、抽出クロックの周波数を変更させることができる。
Here, when a feedback loop including the
なお、疑似信号基準周波数制御回路１６４は、抽出クロックの周波数を変更させた後に、固定信号を停止すればよい。
The pseudo signal reference
以上のように、制御部１６０は、検出部１５０によって入力映像信号の入力が有ると検出された場合、入力映像信号をＰＬＬ部１３０に入力させ、無いと検出された場合、疑似映像信号をＰＬＬ部１３０に入力させる。
As described above, when the
また、制御部１６０は、検出部１５０は、表示装置１に対する入力映像信号の入力の有無を、所定時間間隔で繰り返し検出してもよい。具体的には、制御部１６０は、スイッチ１２０Ａ（ＳＷ１）の入力を入力端子ａにしている場合に、所定時間（例えば、１００［ｍｓ］）間隔で、当該入力を入力端子ｂに切り替えてもよい。つまり、制御部１６０は、表示装置１に対する入力映像信号の有無の検知を所定時間間隔で行ってもよい。なお、入力映像信号の入力の有無を検知する間隔は、所定時間間隔に限らず、任意の時間間隔であってもよい。
In addition, the
また、疑似信号基準周波数制御回路１６４（変更部）は、入力映像信号が準拠する所定の通信規格によって定められた周波数帯域の最大周波数（ＭＡＸ）、中心周波数（ＴＹＰ）及び最小周波数（ＭＩＮ）を抽出クロックの周波数として、任意の順序で変更してもよい。 Further, the pseudo signal reference frequency control circuit 164 (change unit) sets a maximum frequency (MAX), a center frequency (TYP), and a minimum frequency (MIN) of a frequency band defined by a predetermined communication standard to which the input video signal conforms. The frequency of the extraction clock may be changed in any order.
［２．動作］
次に、以上のように構成された表示切替部３１の動作について、図４及び図５を用いて説明する。図４は、本実施の形態における表示切替部３１の動作を示すフローチャートである。図５は、本実施の形態におけるデコード回路１４０から出力される同期信号を示すタイミングチャートである。
[2. Operation]
Next, the operation of the
まず、初期状態（例えば、表示装置１の電源投入時）においては、スイッチ１２０Ｂ（ＳＷ２）の入力を入力端子ａにする。つまり、スイッチ１２０Ｂ（ＳＷ２）の入力を疑似映像信号が入力される側に設定する（Ｓ１０１）。また、スイッチ１２０Ａ（ＳＷ１）の入力も入力端子ａにする。これにより、初期状態では、疑似映像信号に基づく所定の画像（ブルーバック）が表示パネル４０に表示される。
First, in the initial state (for example, when the
次に、疑似信号基準周波数制御回路１６４によって、ＰＬＬ部１３０から出力される抽出クロックの周波数を、上述した通信規格によって定められた周波数帯域の中心周波数（ＴＹＰ）に設定する。つまり、ＰＬＬ部１３０による引き込みの基準周波数を中心周波数（ＴＹＰ）に設定する（Ｓ１０２）。
Next, the pseudo signal reference
その後、スイッチ１２０Ａ（ＳＷ１）の入力を入力端子ａにする。つまり、スイッチ１２０Ａ（ＳＷ１）の入力を疑似映像信号が入力される側に設定する（Ｓ１０３）。
Thereafter, the input of the
これにより、初期状態では、ＰＬＬ部１３０に対して疑似映像信号が入力される。また、キャリア検出部１５２、スタート抽出部１６１及び同期信号検出部１６２によって、キャリア検出、スタート抽出及び検出等のプロトコルに必要な信号が検出（抽出）される。また、デコード回路１４０において疑似映像信号がデコードされることにより、表示切替部３１からは、ＴＣＯＮ３３に必要な形式の映像信号が出力される。
Thereby, in the initial state, the pseudo video signal is input to the
ここで、疑似映像信号生成部１１０は、初期状態では、入力映像信号が準拠した通信規格によって定められた周波数帯域の中心周波数（ＴＹＰ）を想定し、基準クロックを作成する。さらに、同期信号及びブルーバック等の表示パネル４０にストレスをかけにくい映像信号を作成し、当該映像信号に抽出クロック（ここでは、基準クロック）を重畳することにより、疑似映像信号を生成する。
Here, in the initial state, the pseudo video
つまり、初期状態では、デコード回路１４０によるデコード後の映像信号として、表示パネル４０に所定の画像（例えば、ブルーバック）を表示するための信号が生成される。つまり、デコード後の映像信号として、疑似映像信号生成部１１０において抽出クロックを重畳する前の疑似信号が生成される。
That is, in an initial state, a signal for displaying a predetermined image (for example, blue back) on the
次に、検出部１５０によって、疑似映像信号のキャリアが検知できたか否かを判断する（Ｓ１０４）。
Next, the
ここで、疑似映像信号のキャリア検出ができた場合（Ｓ１０４でＹｅｓ）、スイッチ１２０Ａ（ＳＷ１）のみ入力を入力端子ｂに切り替える。つまり、スイッチ１２０Ａ（ＳＷ１）の入力を入力映像信号が入力される側に設定する（Ｓ１０５）。なお、疑似映像信号のキャリア検出ができなかった場合（Ｓ１０４でＮｏ）は、キャリア検出ができるまで当該検出を繰り返す。
Here, when the carrier of the pseudo video signal can be detected (Yes in S104), only the
次に、検出部１５０によって、入力映像信号のキャリアを検知できたか否かを判断する（Ｓ１０６）。すなわち、表示装置１に対する入力映像信号の入力の有無を検知する。
Next, it is determined whether the
ここで、入力映像信号がない場合、すなわち、表示装置１に対する入力映像信号の入力がない場合（Ｓ１０６でＮｏ）は、キャリアが検出できない。よって、無信号状態が継続する。この場合（Ｓ１０６でＮｏの場合）、疑似信号基準周波数制御回路１６４により基本周波数情報を変更することにより、抽出クロックの周波数を最大周波数（ＭＡＸ）に設定する。つまり、ＰＬＬ部１３０による引き込みの基準周波数を最大周波数（ＭＡＸ）に設定する（Ｓ１０７）。なお、入力映像信号のキャリア検出ができた場合（Ｓ１０６でＹｅｓ）については、後述する。
Here, when there is no input video signal, that is, when there is no input video signal input to the display device 1 (No in S106), the carrier cannot be detected. Therefore, the no-signal state continues. In this case (No in S106), the frequency of the extracted clock is set to the maximum frequency (MAX) by changing the basic frequency information by the pseudo signal reference
その後、スイッチ１２０Ａ（ＳＷ１）の入力を、再度、入力端子ａにして、上述のＳ１０３〜Ｓ１０６と同様の処理を繰り返す（Ｓ１０８〜Ｓ１１１）。つまり、スイッチ１２０Ａ（ＳＷ１）の入力を疑似映像信号が入力される側に設定し（Ｓ１０８）、抽出クロックを再度疑似信号にロックさせてから（１０９でＹｅｓ）、スイッチ１２０Ａ（ＳＷ１）の入力を入力映像信号側に設定（Ｓ１１０）した後に、入力映像信号のキャリアを検知できたか否かを判断する（Ｓ１１１）。
Thereafter, the input of the
ここで、入力映像信号がない場合（Ｓ１１１でＮｏ）、疑似信号基準周波数制御回路１６４により基本周波数情報を変更することにより、抽出クロックの周波数を最少周波数（ＭＩＮ）に設定する。つまり、ＰＬＬ部１３０による引き込みの基準周波数を最少周波数（ＭＩＮ）に設定する（Ｓ１１２）。なお、入力映像信号のキャリア検出ができた場合（Ｓ１１１でＹｅｓ）については、後述する。
Here, when there is no input video signal (No in S111), the frequency of the extracted clock is set to the minimum frequency (MIN) by changing the basic frequency information by the pseudo signal reference
その後、スイッチ１２０Ａ（ＳＷ１）の入力を、再度、入力端子ａにして、上述のＳ１０３〜Ｓ１０６及びＳ１０８〜Ｓ１１１）と同様の処理を繰り返す（Ｓ１１３〜Ｓ１１６）。
Thereafter, the input of the
ここで、入力映像信号がない場合（Ｓ１１６でＮｏ）、上記Ｓ１０２に戻る。つまり、疑似信号基準周波数制御回路１６４により基本周波数情報を変更することにより、抽出クロックの周波数を中心周波数（ＴＹＰ）に設定する。
If there is no input video signal (No in S116), the process returns to S102. That is, by changing the basic frequency information by the pseudo signal reference
また、ステップＳ１０６、Ｓ１１１及びＳ１１６において、検出部１５０によって、入力映像信号のキャリアを検知できた場合（Ｓ１０６でＹｅｓ，Ｓ１１１でＹｅｓ、及び、Ｓ１１６でＹｅｓ）、スイッチ１２０Ｂ（ＳＷ２）の入力を入力端子ｂに切り替える（Ｓ１１７）。これにより、デコード回路１４０では、入力映像信号に基づく通常の映像を表示するための信号が生成される。言い換えると、デコード後の映像信号として、映像信号発生器２Ａ〜２Ｃにおいてクロックを重畳する前の映像信号が生成される。すなわち、表示パネル４０に表示される映像は、所定の画像（ブルーバック）から入力映像信号に基づく通常の映像へと切り替えられる。
In steps S106, S111, and S116, when the
以上のように、本実施の形態における表示切替部３１では、当該表示装置１に対する入力映像信号の入力の有無を、所定時間間隔で繰り返し検出する。具体的には、当該入力映像信号の入力が無い場合、抽出クロックの周波数を変更する。より具体的には、入力映像信号が準拠する所定の通信規格によって定められた周波数帯域の最大周波数（ＭＡＸ）、中心周波数（ＴＹＰ）及び最小周波数（ＭＩＮ）を抽出クロックの周波数として、変更する。なお、抽出クロックを変更する順序は、上述した順序に限らず、任意の順序でよい。
As described above, the
なお、上述のステップＳ１１７において、スイッチ１２０Ｂ（ＳＷ２）を切り替えた直後は、デコード後の映像信号が一垂直期間内不連続な状態になるので、その間同期信号をマスクしてもよい。これについて、図５を用いて具体的に説明する。
Note that immediately after the
図５は、デコード回路１４０から出力される同期信号を示すタイミングチャートである、同図には、疑似映像信号のデコード結果に含まれる垂直同期信号（図中の疑似映像信号：Ｖｓｙｎｃ）、入力映像信号のデコード結果に含まれる垂直同期信号（図中の入力映像信号：Ｖｓｙｎｃ）、及び、デコード回路１４０から出力される垂直同期信号（図中の出力：Ｖｓｙｎｃ）が示されている。
FIG. 5 is a timing chart showing the synchronization signal output from the
同図に示すように、スイッチ１２０Ｂ（ＳＷ２）の切り替え前、つまり、疑似映像信号をデコードする第１状態では、デコード回路１４０から出力される垂直同期信号（図中の出力：Ｖｓｙｎｃ）は、疑似映像信号のデコード結果に含まれる垂直同期信号（図中の疑似映像信号：Ｖｓｙｎｃ）となっている。これに対して、スイッチ１２０Ｂ（ＳＷ２）の切り替え後、つまり、入力映像信号をデコードする第２状態では、デコード回路１４０から出力される垂直同期信号（図中の出力：Ｖｓｙｎｃ）は、入力映像信号のデコード結果に含まれる垂直同期信号（図中の入力映像信号：Ｖｓｙｎｃ）となっている。
As shown in the figure, before the
ただし、切り替わり後の垂直同期信号は、切り替わり前の垂直同期信号から１フレーム期間が過ぎるまで出力されない。つまり、デコード回路１４０は、切り替わり前の垂直同期信号のパルスから１フレーム期間内は垂直同期信号のパルスをマスクする。これにより、スイッチ１２０Ｂ（ＳＷ２）の切り替わり後の表示不良を抑制できる。
However, the vertical synchronization signal after switching is not output until one frame period has passed from the vertical synchronization signal before switching. That is, the
このように、デコード回路１４０は、疑似映像信号をデコードする第１状態から入力映像信号をデコードする第２状態へ切り替わった場合、切り替わり直前の同期信号から１フレーム期間が過ぎてから、切り替わり後の同期信号を出力してもよい。
As described above, when the
［３．比較例との対比］
ここで、本実施の形態に係る表示装置の比較例について、図６を用いて説明する。図６は、比較例における表示切替部の構成を示すブロック図である。
[3. Comparison with comparative example]
Here, a comparative example of the display device according to this embodiment will be described with reference to FIG. FIG. 6 is a block diagram illustrating a configuration of the display switching unit in the comparative example.
同図に示す表示切替部９３１は、本実施の形態における表示切替部３１と比較して、ＰＬＬ部９３０に対して入力映像信号のみが入力される点が異なる。また、信号生成部９１０からは、ＴＣＯＮ３３に必要な形式、かつ、ブルーバック等の所定の画像を表示するための映像信号である疑似信号及び疑似同期信号が出力される点が異なる。
The
このような表示切替部３１では、選択部９２０によって、信号生成部９１０側又はデコード回路９４０側が選択されることにより、信号生成部９１０で生成された疑似信号及び疑似同期信号、又は、デコード回路９４０のデコード結果である映像信号及び同期信号が出力される。
In such a
しかしながら、このような表示切替部９３１を備える表示装置では、次のような問題がある。
However, a display device including such a
すなわち、入力映像信号が無信号状態の場合に、ＰＬＬ部９３０において同期はずれが生じることにより、ＰＬＬ部９３０が動作しなくなる場合がある。この場合、その後、入力映像信号が入力されてもＰＬＬ部９３０が当該入力映像信号を引き込むことができない虞がある。つまり、入力映像信号に基づく正常な画像が表示されない等の動作不良が生じる虞がある。
That is, when the input video signal is in a no-signal state, the
これに対して、本実施の形態では、ＰＬＬ部１３０に対して、入力映像信号及び疑似映像信号のうちの一方の信号が選択的に入力される。これにより、入力映像信号が無い場合であっても、ＰＬＬ部１３０は疑似映像信号の同期引き込みを行うことができる。よって、同期はずれによるＰＬＬ部１３０の停止を抑制できる。つまり、本実施の形態に係る表示装置１は、動作不良を低減することができる。
On the other hand, in the present embodiment, one of the input video signal and the pseudo video signal is selectively input to the
［１−３．効果等］
以上説明したように、本実施の形態に係る表示装置１は、映像信号にクロック（第１クロック）が重畳された入力映像信号を用いて、映像を表示する表示装置であって、所定の映像を表示するための疑似信号に疑似クロック（第２クロック）が重畳された疑似映像信号を生成する疑似映像信号生成部１１０（生成部）と、入力映像信号及び疑似映像信号のうちの一方の信号が選択的に入力され、当該一方の信号に含まれるクロック（第１クロック）又は疑似クロックと同期するように、抽出クロックを出力するＰＬＬ部１３０と、抽出クロックを用いて、一方の信号をデコードすることにより、デコード後の映像信号及び同期信号を出力するデコード回路１４０とを備える。
[1-3. Effect]
As described above, the
このように、ＰＬＬ部１３０に対して、入力映像信号及び疑似映像信号のうちの一方の信号が選択的に入力されるので、入力映像信号が無い場合であっても、ＰＬＬ部１３０は疑似映像信号の同期引き込みを行うことができる。よって、同期はずれによるＰＬＬ部１３０の停止を抑制できる。つまり、本実施の形態に係る表示装置１は、動作不良を低減することができる。
As described above, since one of the input video signal and the pseudo video signal is selectively input to the
また、本実施の形態に係る表示装置１は、さらに、表示装置１の外部機器である映像信号発生器２Ａ〜２Ｃから当該表示装置１に対する入力映像信号の入力の有無を検出する検出部１５０と、検出部１５０によって入力映像信号の入力が有ると検出された場合、入力映像信号をＰＬＬ部１３０に入力させ、無いと検出された場合、疑似映像信号をＰＬＬ部１３０に入力させる制御部１６０とを備える。
The
このように、表示装置１の外部機器である映像信号発生器２Ａ〜２Ｃから当該表示装置１に対する入力映像信号の入力の有無に応じて、ＰＬＬ部１３０に入力される信号が切り替えられるので、表示装置１に対する入力映像信号の入力がない状態（無信号状態）であっても、同期はずれによるＰＬＬ部１３０の停止を抑制できる。
As described above, the signal input to the
また、本実施の形態において、検出部１５０は、入力映像信号の入力の有無を、所定時間間隔で繰り返し検出する。
In the present embodiment,
これにより、表示装置１に対して入力映像信号の入力が開始された場合に、ＰＬＬ部１３０が入力映像信号を速やかに引き込むことができる。よって、当該表示装置１は、入力映像信号に基づく映像を速やかに表示することができる。つまり、ＰＬＬ部１３０が高速にロックできる。よって、表示装置１は、入力映像信号に基づく映像を速やかに表示することができる。
Thereby, when the input of the input video signal to the
また、本実施の形態において、制御部１６０は、検出部１５０によって入力映像信号の入力が無いと検出された場合、抽出クロックの周波数を変更させる疑似信号基準周波数制御回路１６４（変更部）を備える。
In the present embodiment, the
これにより、例えば、入力映像信号に周波数拡散がかかっている場合、及び、表示装置１の外部機器である映像信号発生器２Ａ〜２Ｃの基準周波数が所定の周波数からずれることにより、入力映像信号に含まれるクロックが通信規格の中心周波数からずれている場合等であっても、ＰＬＬ部１３０は入力映像信号の同期引き込みを行うことができる。つまり、これらの場合であっても、ＰＬＬ部１３０はロックできる。よって、これらの場合であっても、表示装置１は、入力映像信号に基づく映像を表示することができる。
Thereby, for example, when the input video signal is spread in frequency, and the reference frequency of the
また、本実施の形態において、疑似信号基準周波数制御回路１６４は、所定の通信規格によって定められた周波数帯域の最大周波数、中心周波数及び最小周波数を抽出クロックの周波数として、任意の順序で変更する。
In the present embodiment, the pseudo signal reference
これにより、表示装置１の外部機器である映像信号発生器２Ａ〜２Ｃ（外部機器）の基準周波数が所定の周波数からずれることにより、入力映像信号に含まれるクロックが通信規格の中心周波数からずれている場合であっても、ＰＬＬ部１３０によって入力映像信号の同期引き込みを行うことができる。つまり、このような場合であっても、ＰＬＬ部１３０はロックできる。よって、このような場合であっても、表示装置１は、入力映像信号に基づく映像を表示することができる。
As a result, the reference frequency of the
また、本実施の形態において、デコード回路１４０は、疑似映像信号をデコードする第１状態から入力映像信号をデコードする第２状態へ切り替わった場合、切り替わり直前の同期信号から１フレーム期間が過ぎてから、切り替わり後の同期信号を出力する。
Further, in this embodiment, when the
これにより、切り替え時の表示不良を抑制できる。 Thereby, the display defect at the time of switching can be suppressed.
また、本実施の形態において、疑似映像信号生成部１１０は、疑似クロックとして抽出クロックを用いて、疑似映像信号を生成する。
In the present embodiment, the pseudo video
これにより、入力映像信号に含まれるクロックと、疑似映像信号に含まれる疑似クロックとの差を小さくすることができる。すなわち、ＰＬＬ部１３０への入力が擬似映像信号から入力映像信号に切り替えられた直後、つまり、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ａから入力端子ｂに切り替えられた直後において、抽出クロックと入力映像信号に含まれるクロックとの周波数差を小さくすることができる。したがって、ＰＬＬ部１３０は、入力映像信号の同期引き込みを速やかに行うことができる。つまり、ＰＬＬ部１３０が高速にロックできる。よって、ＰＬＬ部１３０に対する入力が入力映像信号に切り替えられた場合に、表示装置１は、入力映像信号に基づく映像を速やかに表示することができる。
As a result, the difference between the clock included in the input video signal and the pseudo clock included in the pseudo video signal can be reduced. That is, immediately after the input to the
（他の実施の形態）
以上、本出願において開示する技術の例示として、実施の形態について説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。
(Other embodiments)
The embodiment has been described above as an example of the technique disclosed in the present application. However, the technology in the present disclosure is not limited to this, and can also be applied to an embodiment in which changes, replacements, additions, omissions, and the like are appropriately performed.
そこで、以下、他の実施の形態を例示する。 Therefore, other embodiments will be exemplified below.
例えば、本開示に係る表示装置の構成は上記説明に示す構成に限らず、少なくとも、図７に示すような構成であればよい。図７は、他の実施の形態に係る表示装置内の表示切替部３１Ａの構成を示すブロック図である。
For example, the configuration of the display device according to the present disclosure is not limited to the configuration described above, and may be at least the configuration illustrated in FIG. FIG. 7 is a block diagram illustrating a configuration of a
同図に示すように、表示装置は、少なくとも、映像信号に第１クロックが重畳された入力映像信号を用いて、映像を表示する表示装置であって、所定の映像を表示するための疑似信号に第２クロックが重畳された疑似映像信号を生成する疑似映像信号生成部１１０Ａ（生成部）と、入力映像信号及び疑似映像信号のうちの一方の信号がスイッチ１２０Ａによって選択的に入力され、当該一方の信号に含まれる第１クロック又は第２クロックと同期するように、抽出クロックを出力するＰＬＬ部１３０Ａと、抽出クロックを用いて、一方の信号をデコードするデコード回路１４０Ａとを備えていればよい。なお、スイッチ１２０Ａは無くてもよく、ＰＬＬ部１３０Ａとして、一方の信号を受け付ければよい。
As shown in the figure, the display device is a display device that displays video using at least an input video signal in which a first clock is superimposed on the video signal, and is a pseudo signal for displaying a predetermined video. A pseudo video
このような構成であっても、上記説明と同様に、動作不良を低減することができる。 Even with such a configuration, malfunctions can be reduced as in the above description.
すなわち、上記説明では、疑似映像信号生成部１１０は、疑似クロック（第２クロック）として抽出クロックを用いて疑似映像信号を生成していたが、これに限らず、発振器（例えば水晶発振子等）によって発生された基準信号を用いて疑似クロックを生成してもよい。
In other words, in the above description, the pseudo video
また、本開示は、このような表示装置に含まれる特徴的な処理部が実行する処理をステップとする表示装置の表示切替方法として実現することができる。 Moreover, this indication is realizable as a display switching method of a display apparatus which uses the process which the characteristic process part contained in such a display apparatus performs as a step.
図８は、他の実施の形態における表示装置の表示切替方法を示すフローチャートであり、図９は、図８中の抽出クロックを生成する処理を具体的に示すフローチャートである。 FIG. 8 is a flowchart showing a display switching method of a display device according to another embodiment, and FIG. 9 is a flowchart specifically showing a process of generating an extraction clock in FIG.
これらの図に示すように、本開示の一態様に係る表示装置の表示切替方法は、映像信号に第１クロックが重畳された入力映像信号を用いて、映像を表示する表示装置の表示切替方法であって、所定の映像を表示するための疑似信号に第２クロックが重畳された疑似映像信号を生成するステップ（Ｓ２０１）と、入力映像信号及び疑似映像信号のうちの一方の信号に含まれる第１クロック又は第２クロックと同期するように、抽出クロックを生成するステップ（Ｓ２０２）と、生成された抽出クロックを用いて、一方の信号をデコードするステップ（Ｓ２０３）とを含む。また、抽出クロックを生成するステップ（Ｓ２０２）は、入力映像信号及び疑似映像信号のうちの一方の信号を選択するステップ（Ｓ２２１）と、一方の信号として入力映像信号が選択された場合、第１クロックと同期するように抽出クロックを生成するステップ（Ｓ２２２）と、一方の信号として疑似映像信号が選択された場合、第２クロックと同期するように抽出クロックを生成するステップ（Ｓ２２３）とを含む。 As shown in these drawings, a display switching method for a display device according to an aspect of the present disclosure is a display switching method for a display device that displays video using an input video signal in which a first clock is superimposed on the video signal. And a step (S201) of generating a pseudo video signal in which a second clock is superimposed on a pseudo signal for displaying a predetermined video, and included in one of the input video signal and the pseudo video signal. A step of generating an extracted clock so as to synchronize with the first clock or the second clock (S202) and a step of decoding one of the signals using the generated extracted clock (S203) are included. In addition, the step of generating the extraction clock (S202) includes the step of selecting one of the input video signal and the pseudo video signal (S221) and the first video signal when the input video signal is selected as one of the signals. A step of generating an extraction clock so as to be synchronized with the clock (S222) and a step of generating an extraction clock so as to be synchronized with the second clock when the pseudo video signal is selected as one of the signals (S223). .
また、例えば、上記説明では、入力映像信号は、表示装置の外部機器で生成されるとして説明したが、表示装置に組み込まれた記憶部に記憶された映像信号を用いて表示装置の内部で生成されていてもよい。 For example, in the above description, the input video signal is described as being generated by an external device of the display device. However, the input video signal is generated inside the display device using the video signal stored in the storage unit incorporated in the display device. May be.
また、例えば、上記説明では、検出部１５０は、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ｂにされ、かつ、キャリア検出部１５２によってキャリアが検出できた場合に、表示装置１に対する入力映像信号の入力が有ると判断したが、当該入力の有無の判断はこれに限らない。例えば、ＰＬＬ部１３０はロックしたことを示すロック信号を検出部１５０に出力してもよく、検出部１５０は、スイッチ１２０Ａ（ＳＷ１）の入力が入力端子ｂにされ、かつ、ＰＬＬ部１３０からロック信号が出力されている場合に、表示装置１に対する入力映像信号の入力が有ると判断してもよい。
Further, for example, in the above description, the
また、例えば、上記説明では、表示切替動作を行うトリガとして、表示装置１の電源投入時について説明したが、当該トリガはこれに限らない。例えば、ユーザ操作及び外部機器の接続又は取り外しに等によって、スイッチ１０が切り替えられた場合であってもよいし、入力映像信号に含まれるクロックの周波数が所定範囲から外れた場合であってもよい。
For example, in the above description, the trigger at which the display switching operation is performed is described when the
また、例えば、上記説明では、表示装置１に対する入力映像信号の入力が無い場合、抽出クロックの周波数を、所定の通信規格によって定められた周波数帯域の最大周波数（ＭＡＸ）、中心周波数（ＴＹＰ）及び最小周波数（ＭＩＮ）に変更したが、変更後の周波数はこれに限らず、変更前の周波数と異なっていればよい。つまり、当該場合、抽出クロックの周波数をスイープしてもよい。
Further, for example, in the above description, when there is no input video signal input to the
また、例えば、上記の各装置を構成する構成要素の一部または全部は典型的には集積回路であるＬＳＩとして実現されてもよい。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。 Further, for example, some or all of the components constituting each of the above devices may be realized as an LSI that is typically an integrated circuit. These may be individually made into one chip, or may be made into one chip so as to include a part or all of them.
ここでは、ＬＳＩとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。 The name used here is LSI, but it may also be called IC, system LSI, super LSI, or ultra LSI depending on the degree of integration.
また、集積回路化の手法はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）や、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。 Further, the method of circuit integration is not limited to LSI's, and implementation using dedicated circuitry or general purpose processors is also possible. An FPGA (Field Programmable Gate Array) that can be programmed after manufacturing the LSI or a reconfigurable processor that can reconfigure the connection and setting of circuit cells inside the LSI may be used.
さらには、半導体技術の進歩又は派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適応等が可能性としてありえる。 Further, if integrated circuit technology comes out to replace LSI's as a result of the advancement of semiconductor technology or a derivative other technology, it is naturally also possible to carry out function block integration using this technology. Biotechnology can be applied.
以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面及び詳細な説明を提供した。 As described above, the embodiments have been described as examples of the technology in the present disclosure. For this purpose, the accompanying drawings and detailed description are provided.
したがって、添付図面及び詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。 Accordingly, among the components described in the attached drawings and detailed description, not only the components essential for solving the problem, but also the components not essential for solving the problem in order to exemplify the above technique. May also be included. Therefore, it should not be immediately recognized that these non-essential components are essential as those non-essential components are described in the accompanying drawings and detailed description.
また、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。 Moreover, since the above-mentioned embodiment is for demonstrating the technique in this indication, a various change, replacement, addition, abbreviation, etc. can be performed in a claim or its equivalent range.
本開示は、表示装置に利用でき、特にテレビジョンセットなどの表示装置に利用することができる。 The present disclosure can be used for a display device, and in particular, can be used for a display device such as a television set.
１ 表示装置
２Ａ、２Ｂ、２Ｃ 映像信号発生器
１０、１２０Ａ、１２０Ｂ スイッチ
２０ 変換器
３０ 回路ブロック
３１、３１Ａ、９３１ 表示切替部
３２ 映像信号処理回路
３３ ＴＣＯＮ
４０ 表示パネル
４１ 画素
４２ 画素アレイ
４３ ゲートドライバ
４４ ソースドライバ
１１０、１１０Ａ 疑似映像信号生成部
１３０、１３０Ａ、９３０ ＰＬＬ部
１３１ プログラマブル分周器
１３１Ａ、１３１Ｂ 分周器
１３２ 位相比較器
１３３ ループフィルタ
１３４ ＶＣＯ
１４０、１４０Ａ、９４０ デコード回路
１５０ 検出部
１５１ エッジ検出部
１５２ キャリア検出部
１６０ 制御部
１６１ スタート抽出部
１６２ 同期信号検出部
１６３ 条件判定回路
１６４ 疑似信号基準周波数制御回路
９１０ 信号生成部
９２０ 選択部
DESCRIPTION OF
40
140, 140A, 940
Claims (8)
所定の映像を表示するための疑似信号に第２クロックが重畳された疑似映像信号を生成する生成部と、
前記入力映像信号及び前記疑似映像信号のうちの一方の信号が選択的に入力され、当該一方の信号に含まれる前記第１クロック又は前記第２クロックと同期するように、抽出クロックを出力するＰＬＬ部と、
前記抽出クロックを用いて、前記一方の信号をデコードすることにより、デコード後の映像信号及び同期信号を出力するデコード回路とを備える
表示装置。 A display device that displays video using an input video signal in which a first clock is superimposed on the video signal,
A generation unit that generates a pseudo video signal in which a second clock is superimposed on a pseudo signal for displaying a predetermined video;
A PLL that selectively inputs one of the input video signal and the pseudo video signal and outputs an extraction clock so as to be synchronized with the first clock or the second clock included in the one signal And
A display device, comprising: a decoding circuit that outputs a decoded video signal and a synchronization signal by decoding the one signal using the extracted clock.
前記検出部によって前記入力映像信号の入力が有ると検出された場合、前記入力映像信号を前記ＰＬＬ部に入力させ、無いと検出された場合、前記疑似映像信号を前記ＰＬＬ部に入力させる制御部とを備える
請求項１に記載の表示装置。 Furthermore, a detection unit that detects whether or not the input video signal is input to the display device from an external device of the display device;
When the detection unit detects that the input video signal is input, the control unit causes the input video signal to be input to the PLL unit, and if not detected, the control unit to input the pseudo video signal to the PLL unit. The display device according to claim 1.
請求項２に記載の表示装置。 The display device according to claim 2, wherein the detection unit repeatedly detects whether or not the input video signal is input at predetermined time intervals.
請求項２又は３に記載の表示装置。 The display device according to claim 2, wherein the control unit includes a changing unit that changes a frequency of the extraction clock when the detection unit detects that the input video signal is not input.
前記変更部は、前記所定の通信規格によって定められた周波数帯域の最大周波数、中心周波数及び最小周波数を前記周波数として、任意の順序で変更する
請求項４に記載の表示装置。 The input video signal is a signal conforming to a predetermined communication standard,
The display device according to claim 4, wherein the changing unit changes the maximum frequency, the center frequency, and the minimum frequency of a frequency band defined by the predetermined communication standard as the frequencies in any order.
請求項１〜５のいずれか１項に記載の表示装置。 When the decoding circuit is switched from the first state in which the pseudo video signal is decoded to the second state in which the input video signal is decoded, the frame after the switching is over after one frame period has passed from the synchronization signal immediately before the switching. The display device according to claim 1, which outputs a synchronization signal.
請求項１〜６のいずれか１項に記載の表示装置。 The display device according to claim 1, wherein the generation unit generates the pseudo video signal using the extracted clock as the second clock.
所定の映像を表示するための疑似信号に第２クロックが重畳された疑似映像信号を生成するステップと、
前記入力映像信号及び前記疑似映像信号のうちの一方の信号に含まれる前記第１クロック又は前記第２クロックと同期するように、抽出クロックを生成するステップと、
生成された前記抽出クロックを用いて、前記一方の信号をデコードするステップとを含み、
前記抽出クロックを生成するステップは、
前記入力映像信号及び前記疑似映像信号のうちの一方の信号を選択するステップと、
前記一方の信号として前記入力映像信号が選択された場合、前記第１クロックと同期するように前記抽出クロックを生成するステップと、
前記一方の信号として前記疑似映像信号が選択された場合、前記第２クロックと同期するように前記抽出クロックを生成するステップとを含む
表示装置の表示切替方法。 A display switching method for a display device that displays video using an input video signal in which a first clock is superimposed on the video signal,
Generating a pseudo video signal in which a second clock is superimposed on a pseudo signal for displaying a predetermined video;
Generating an extraction clock so as to be synchronized with the first clock or the second clock included in one of the input video signal and the pseudo video signal;
Decoding the one signal using the generated extracted clock; and
Generating the extracted clock comprises:
Selecting one of the input video signal and the pseudo video signal;
Generating the extracted clock so as to be synchronized with the first clock when the input video signal is selected as the one signal;
And a step of generating the extracted clock so as to synchronize with the second clock when the pseudo video signal is selected as the one signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014102595A JP2015220593A (en) | 2014-05-16 | 2014-05-16 | Display device and display switching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014102595A JP2015220593A (en) | 2014-05-16 | 2014-05-16 | Display device and display switching method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015220593A true JP2015220593A (en) | 2015-12-07 |
Family
ID=54779659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014102595A Pending JP2015220593A (en) | 2014-05-16 | 2014-05-16 | Display device and display switching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015220593A (en) |
-
2014
- 2014-05-16 JP JP2014102595A patent/JP2015220593A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4625863B2 (en) | Transmitting apparatus and transmitting / receiving apparatus | |
| US8074125B2 (en) | Apparatus and method for transmitting and receiving data bits | |
| KR102344545B1 (en) | Image processing apparatus and control method thereof | |
| US20110194590A1 (en) | Transceiver having embedded clock interface and method of operating transceiver | |
| US9761202B2 (en) | Seamless video transitions | |
| US8704805B2 (en) | System and method for handling image data transfer in a display driver | |
| US20130002954A1 (en) | Clock generation method and apparatus in multimedia system | |
| JP2011061785A (en) | Receiver for receiving signal containing clock information and data information, and clock-embedded interface method | |
| KR20100066957A (en) | Display apparatus and control method thereof | |
| JP5739727B2 (en) | Clock generation circuit | |
| KR20160043630A (en) | Apparatus and method for preventing of abnormal screen in image display device | |
| JP2014062972A (en) | Data reception circuit, data reception method and driver circuit | |
| JP2016021629A (en) | Cdr(clock data recovery) circuit and semiconductor device | |
| US20200111406A1 (en) | Display device | |
| JP2007017604A (en) | Drive device of display panel and method for driving display panel | |
| JP2015220593A (en) | Display device and display switching method | |
| JP4807222B2 (en) | LVDS receiving method and receiving apparatus | |
| JP6788996B2 (en) | Semiconductor devices, video display systems and video signal output methods | |
| JP2008276132A (en) | Dot clock generation circuit, semiconductor device and dot clock generation method | |
| KR100899781B1 (en) | Apparatus and method for transmitting data with clock information | |
| JPWO2008018325A1 (en) | Semiconductor integrated circuit and transmission device including the same | |
| US7432980B2 (en) | Method for reducing analog PLL jitter in video application | |
| JP2006295719A (en) | Timing generation circuit | |
| JP2005292437A (en) | Image signal processing apparatus and method for the same, and display apparatus and method for the same | |
| US8645781B2 (en) | TMDS receiver system and BIST method thereof |